WO1988006321A1 - Data processor for image reconstruction - Google Patents
Data processor for image reconstruction Download PDFInfo
- Publication number
- WO1988006321A1 WO1988006321A1 PCT/JP1988/000169 JP8800169W WO8806321A1 WO 1988006321 A1 WO1988006321 A1 WO 1988006321A1 JP 8800169 W JP8800169 W JP 8800169W WO 8806321 A1 WO8806321 A1 WO 8806321A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- data
- image reconstruction
- fpu
- backprojection
- pixel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/003—Reconstruction from projections, e.g. tomography
- G06T11/006—Inverse problem, transformation from projection-space into object-space, e.g. transform methods, back-projection, algebraic methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2211/00—Image generation
- G06T2211/40—Computed tomography
- G06T2211/428—Real-time
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S378/00—X-ray or gamma ray systems or devices
- Y10S378/901—Computer tomography program or processor
Definitions
- the present invention relates to an image reconstruction data processing device used for data processing for reconstructing a tomographic image of a subject from multidirectional projection data on the subject in an X-ray tomography apparatus or the like.
- the X Zon firing system captures a large number of projection data by irradiating the subject with X-rays from many angles and performs data processing on these projection data for image reconstruction.
- Data processing in such an X-ray tomography apparatus basically includes each step of pre-processing, reconstruction calculation, and post-processing.
- pre-processing step logarithmic conversion and predetermined corrections such as X-ray intensity correction, radiation hardening correction, and scattered radiation correction are performed on the projection data, and filtering is performed.
- the reconstruction calculation step backprojection calculation is performed using the preprocessed projection data to form image data representing a tomographic image of the subject. This image data is modified by post-processing to a form suitable for storage on a recording medium.
- a data processing device configured by combining one or more backprojection devices (hereinafter, referred to as BPU) with a high-speed operation device (hereinafter, referred to as FPU) is used.
- the FPU includes a main memory for storing projection data, and a calculation unit for performing pre-processing and the like on the projection data.
- the BPU includes a calculator for performing back projection and each pixel of the reconstructed image on a one-to-one basis. In order to increase the speed of image reconstruction, it is conceivable to operate a plurality of such data processing devices in parallel, in which case the following method is used.
- the data of the reconstructed image must be the sum of the backprojection data obtained by each BPU, and if the reconstructed image data cannot be post-processed by an arbitrary FPU. Therefore, a path for transmitting and receiving backprojection data between each BPU and between each FPU and each BPU and its control means are required, which complicates the configuration of the data processing apparatus. . (Disclosure of the Invention)
- An object of the present invention is to provide a data processing device for image reconstruction that can perform high-speed data processing by a parallel operation of a plurality of FPUs with a simple configuration.
- the present invention includes a plurality of FPUs and a single BPU connected to the plurality of FPUs.
- the BPU has a plurality of backprojection execution units provided corresponding to the plurality of FPUs, and a single pixel memory in which the sum of output data of these backprojection execution units is backprojected. It is characterized by the following.
- FIG. 1 is a block diagram of one embodiment of the present invention
- FIGS. 3 and 4 are block diagrams of another embodiment of the present invention.
- FIG. 1 a single BPU 11 is connected to two FPLMs 2 and 13 through general-purpose paths 16 and 19, respectively.
- the configuration of BPU1 ⁇ is as follows.
- Two back projection execution units 14 and 15 are provided corresponding to the FPLMs 2 and 13, respectively.
- the backprojection execution unit 14 has an address generation unit 17 and a data memory 18 connected to the FPU 2 via the general-purpose path 16.
- the back projection execution unit 15 includes an address generation unit 20 and a data memory 21 connected to the FPU 13 via the general-purpose path 19.
- Two registers 22 and 23 are provided corresponding to the two FPUs, hold control data supplied from each FPU, and supply the control data to the control unit 24.
- the control data is valid for the register connected to the FPU specified by switch 25.
- Switch 25 specifies which of FPUs 12 and 13 will be the master. Switch 25 can be switched manually or automatically to match the FPU appropriate for being the master. This switch may be a software switch.
- the control signal of the control unit 24 is given to the back projection execution units 14 and 15 and the buffers 27 and 28.
- the adder 26 receives the data read from the data memories 18 and 21 and the output data of the buffers 27 and 28 at its input ports, and outputs the result of addition of these data to the second port. Input to adder 30. Buffers 27 and 28 are controlled by the control unit 24 to enable or disable the operation, and output data “0” when the operation is enabled. Adder 30 is input from adder 26 /?
- the data and the data read from one address of the pixel memory 29 are added, and the result is stored in the surrounding addresses.
- the pixel memory 29 is a memory for storing data of a reconstructed image, and has an address corresponding to each pixel of the reconstructed image on a one-to-one basis.
- the pixel memory 29 has ports connected to the general-purpose paths 16 and 9, respectively, and can be accessed from the FPUs 12 and 13 through these ports.
- the backprojection execution units 14 and 15 execute backprojection focusing on pixels representing the same part of the subject. That is, the address generation units 17 and 20 specify the addresses of the common target pixel 31 at which the projection data in the i-view and j-view are stored in the data memories 18 and 21, respectively. ⁇ ⁇ ⁇ ⁇ Read the corresponding projection data from 21 respectively. After the two read data are added by the adder 26, they are added to the image data read from the address corresponding to the target pixel 31 in the pixel memory 29, and written again at the same address.
- back projection of the target pixel 31 is simultaneously performed using the projection data of the i-view and the j-view.
- Such an operation is performed sequentially for all pixels and for all views. That is, image reconstruction is performed by parallel operation of two FPUs.
- the reconstructed image is a It is completed in the cell memory 29.
- a data processing device that performs image reconstruction by parallel operation of two FPUs can be realized with a simpler configuration than before.
- the FPLMs 2 and 13 access the common pixel memory 29 from each port as necessary, and perform post-processing and the like in parallel.
- the switch 25 is turned on the FPU 12 side, and the control operation of the control unit 24 is specified by the contents of the register 22.
- the control information of the register 22 includes information indicating the single mode of the FPU 12.
- the output operation of the buffer 28 is validated by the control based on this control information, and the buffer 28 outputs “OJ output to forcibly set the left input of the adder 26 to 0.
- the output data becomes the output data itself of the backprojection execution unit 14, and this output data is added to the pixel data of the pixel memory 29 by the adder 30. In other words, the backprojection is performed by the FPU 12 alone.
- FIG. 3 shows a configuration in a case where the FPU 12 is fixedly used as a master when it is collapsed.
- the image reconstruction by the parallel operation of the FPU 12.13 and the image reconstruction by the single operation of the FP 12 by the apparatus shown in FIG. 3 are performed in the same manner as in the case of FIG.
- n FPUs as shown in FIG. in response to, back projection execution parts of the ⁇ ill-mannered 32, 32 2, ..., may be a 32 n, and that an adder 33 having an input port Bok of n ⁇ .
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Image Processing (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
Description
明 細 書
画像再構成用データ処理装置
(技術分野)
本発明は、 X線断層撮影装置等において、 被検体に関する多方向の投影データから 被検体の断層像を再構成するためのデータ処理に用いられる画像再構成用データ処理 装置に関するものである。
(背景技術)
X粽断雇撮影装置は、 周知のように、 X線を多数の角度方向から被検体に照射して 多数の投影データを収集し、 これら投影データについて画像再構成のためのデータ処 理を行って被検体の断層像を形成するものである。 このような X線断層撮影装置にお けるデータ処理は、 基本的には前処理、 再構成演算及び後処理の各工程からなる。 前 処理工程においては、 投影データについて対数変換や所定の補正即ち X線強度補正、 線質硬化補正、 及び散乱線補正等が行われ、 またフィルタリングが行われる。 再構成 演算工程においては、 前処理された投影データを用いて逆投影演算が行われ、 被検体 の断層像を表わす画像データが形成される。 この画像データは、 後処理によって記録 媒体への格納に適する形に修正される。
このようなデータ処理を高速に行うための装置として、 高速演算装置(以下 F P U という) に 1つ又は複数個の逆投影装置(以下 B P Uという》を組合せて構成された データ処理装置が用いられる。 ここで、 F P Uは、 投影データを格納するメインメモ リと、 投影データについて前処理等を行う演算部を備え、 B P Uは、 逆投影を行う演 算器と再構成画像の各ピクセルと 1対 1に対応したアドレスを有する画像メモリを備 える。 画像再構成の速度を高めるためには、 このようなデータ処理装置を複数台用い て並列に動作させることが考えられるが、 その場合は次のような問題点が生じる。 即 ち、 再構成画像のデータは各 B P Uで求められた逆投影データの総和でなければなら ず、 また再構成画像データについて任意の F P Uで後処理等を行えなければならない から、 各 B P U同士の間及び各 F P Uと各 B P Uの間で逆投影データの授受を行うた めのパスとその制御手段が必要になる。 このためにデータ処理装置の構成が複雜化す る。
(発明の開示)
本発明の目的は、 簡単な構成ながら複数の FPUの並列動作による髙速なデータ処 理が行える画像再構成用のデータ処理装置を提供することにある。
本発明は、 複数の FPUと、 これら複数の FPUに接続される単一の BPUからな る。 ここで、 BPUは複数の FPUに対応して設けられた複数の逆投影実行部と、 こ れらの逆投影実行部の出力データの総和が逆投影される単一のピクセルメモリを有す ることを特徴とする。
(図面の簡単な説明)
第 1図は、 本発明の 1つの実施例のブロック図、
第 2 A図および第 2 B図は、 被検体に関する 2つの方向の投影データの説明図、 第 3図及び第 4図は、 本発明の他の実施例のブロック図である。
(発明を実施するための最良の形態)
以下、 図を参照して本発明について詳細に説明する。 第 1図において、 単一の BP U11が、 2つの FPLM 2及び 13にそれぞれ汎用パス 16及び 19を通じて接続 されている。 BPU1 Ίの構成は次の通りである。 2つの逆投影実行部 14及び 15 が FPLM 2及び 13に対応して設けられる。逆投影実行部 14は、 汎用パス 16を 介して FPU Ί 2に接続されるアドレス発生部 17及びデータメモリ 18を有する。 逆投影実行部 15は、 汎用パス 19を介して FPU 13に接続されるアドレス発生部 20及びデータメモリ 21を有する。 2つのレジスタ 22及び 23が 2つの FPUに 対応して設けられており、 各 FPUから与えられる制御データをそれぞれ保持し、 そ の制御データを制御部 24に与えるようになつている。制御データは、 スィッチ 25 で指定された方の FPUに接続されているレジスタのものが有効とされる。 スィッチ 25は、 FPU12と 13のうちマスターとなる方を指定するものである。 スィッチ 25は、 マスターとするに相応しい FPUに合わせて手動的あるいは自動的に切換え られる。 このスィッチはソフ卜ウェアスィッチであってもよい。 制卸部 24の制御信 号は、 逆投影実行部 14, 15及びバッファ 27, 28に与えられる。加算器 26は、 その入力ポー卜に、 データメモリ 18及び 21からそれぞれ読み出されたデータと、 バッファ 27及び 28の出力データが入力され、 これらのデータの加算結果を第 2の
加算器 30に入力する。 バッファ 27及び 28は、 その動作の有効無効が制御部 24 によって制御され、 動作が有効化されたとき、 データ 「0」 を出力するものである。 加算器 30は、 加算器 26から入力され/?データと、 ピクセルメモリ 29の 1つのァ ドレスから読出されたデータとを加算し、 その結果を周じアドレスに格納するおので ある。 ピクセルメモリ 29は再構成画像のデータを記憶するメモリで、 再構成画像の 各ピクセルと 1対 1に対応したアドレスを有する。 ピクセルメモリ 29は、 汎用パス 16及び Ί 9にそれぞれ接続されるポー卜を有し、 これらのポー卜を通じて FPU 1 2及び 13からアクセスできるようになつている。
以上の構成において、 2つの FPUの並列動作により画像再構成を行う場合につい て説明する。 スィッチ 25が FPU12側に投入されているとすると、 制御部 24は レジスタ 22の内容に基づき FPU 12をマスターとして逆投影演算を制御する。 い ま制御データが 2つの FPUの並列動作による画像再構成を指示しているので、 パ ファ 27及び 28の動作は無効とされている。 このため、 加算器 26は逆投影実行部 14の出力データと逆投影実行部 15の出力データを加算して出力できる状態となつ ている。 このとき、 例えば、 FPU 12は、 第 2A図に示す iビューの前処理済みの 投影データを汎用バス 16を介してデータメモリ 18に書込み、 FPU 13は第 2B 図に示す jビューの前処理済みの投影データを ia用バス 19を介してデータメモリ 2 1に書込でいるとする。 逆投影実行部 14及び 15は被検体の同一の部位を表わすピ クセルに注目して逆投影を実行する。 即ち、 アドレス発生部 17及び 20が、 データ メモリ 18及び 21に対して、 共通の注目ピクセル 31の iビュー及び jビューにお ける投影データが格納されているアドレスをそれぞれ指定し、 データメモリ 18及ぴ 21から、 対応する投影データをそれぞれ読み出す。 読出された 2つのデータは加算 器 26で加算された後、 ピクセルメモリ 29の注目ピクセル 31に対応したアドレス から読出された画像データと加算され、 再び同じアドレスに書込まれる。 これにより、 注目ピクセル 31の逆投影が、 iビュー及び jビューの投影データを用いて同時に実 行される。 このような動作が、 全てのピクセルについて全てのビューにわたって逐次 行われる。 即ち、 2つの FPUの並列動作による画像再構成が行われる。 その際、 逆 投影は、 共通のピクセルメモリ 29に対して行われるので、 再構成画像は単一のピク
セルメモリ 29の中で完成する。 即ち、 2つの FPUの並列動作により画像再構成を 行うデータ処理装置が、 今までのものよりも簡単な構成で実現できる。逆投影動作が 終了した後、 FPLM 2及び 13は、 必要に応じてこの共通のピクセルメモリ 29に それぞれのポー卜からァクセスして後処理等を並列動作で行う。
ピクセルメモリ 29が共通なので、 2つの FPUのいずれか 1つが故障あるいは初 めから接続されていないときでも、画像再構成は残りの FPUによって行える。いま、 FPU 13が故障あるいは初めから接続されていないとすると、 スィッチ 25を FP U12側に投入し、 レジスタ 22の内容で制御部 24の制御動作を規定する。 このと きレジスタ 22の制御情報には、 FPU12の単独モードを示す情報が含まれている。 この制御情報に基づく制御によりバッファ 28の出力動作が有効化され、バッファ 2 8は、 「OJ出力を生じて加算器 26の左側の入力を強制的に 0にする。 このため、 加算器 26の出力データは逆投影実行部 14の出力データそのものとなり、 この出力 データが加算器 30によってピクセルメモリ 29のピクセルデータに加算される。即 ち、 FPU12の単独動作による逆投影が行われる。
マスターとなる FPUが固定的に決まっているときは、 データ処理装置の構成を第 3図のように簡略化することができる。第 3図は、 倒えば FPU 12を固定的にマス ターとする場合の構成である。第 3図の装置による、 FPU12. 13の並列動作に よる画像再構成及び FPじ 12の単独動作による画像再構成は、 いずれも第 1図の場 合と同様にして行われる。
上記実施例では 2個の FPUを用いた例を示したが、 更に多くの FPUを備えたデ ータ ¾理装置を望む場合は、 BPUの構成を第 4図のように、 n個の FPUに対応し て、 π俚の逆投影実行部 32 、 322、 ···、 32n と、 n儷の入力ポー卜を有する 加算器 33を備えたものとすればよい。
以上、 本発明を実施するための最良の形態について説明したが、本発明が属する技 術の分野の通常の知識を有する者にとって下記の請求の範囲を逸脱することなく種々 の変形をすることは容易である。
Claims
請求の範囲
複数の高速演算装置、
これら複数の高速演算装置に対応して設けられ、 対応する高速演算装置からそれぞ れ異なるビューの投影データが与えられ、 そのビューデータの中から共通の注目ピク セルに関する投影データを抽出して出力する複数の逆投影実行部、
これら複数の逆投影実行部の出力データの総和を求める第 1の加算手段、 再構成画像のピクセルに対応するアドレスを有するピクセルメモリ、 及び このピクセルメモリにおける前記注目ピクセルに対応するアドレスから読み出され たデータと第 1の加算手段の出力データとを加算して同じアドレスに書き込む第 2の 加算手段
を具備する画像再構成用データ処理装置。
2 複数の髙速演算装置の 1つをマスター制御装置として選択する手段を具備する請 求の範囲 Ίに記載の画像再構成用データ処理装置。
3 複数の高速演算装置の Ίつがマスター制御装置として固定されている請求の範囲 1に記載の画像再構成用データ処理装置。
4 複数の逆投影実行部から第 1の加算手段に入力されるデータを、 特定の 1つの逆 投影実行部の出力データを除いて強制的に 0にする手段を具備する請求の範囲 1に記 載の画像再構成用データ処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP88901919A EP0303709B1 (en) | 1987-02-19 | 1988-02-19 | Data processor for image reconstruction |
DE3855671T DE3855671T2 (de) | 1987-02-19 | 1988-02-19 | Datenprozessor zur bildrekonstruktion |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62/36600 | 1987-02-19 | ||
JP62036600A JPS63309244A (ja) | 1987-02-19 | 1987-02-19 | X線断層撮影装置 |
JP62/44327 | 1987-02-27 | ||
JP62044327A JPS63209628A (ja) | 1987-02-27 | 1987-02-27 | X線断層撮影装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1988006321A1 true WO1988006321A1 (en) | 1988-08-25 |
Family
ID=26375674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP1988/000169 WO1988006321A1 (en) | 1987-02-19 | 1988-02-19 | Data processor for image reconstruction |
Country Status (4)
Country | Link |
---|---|
US (1) | US4941094A (ja) |
EP (1) | EP0303709B1 (ja) |
DE (1) | DE3855671T2 (ja) |
WO (1) | WO1988006321A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047931A (en) * | 1989-05-30 | 1991-09-10 | General Electric Company | Parallel computation of fan-beam back-projection reconstruction algorithm in computed tomography |
US7165088B2 (en) * | 2001-01-24 | 2007-01-16 | Microsoft Corporation | System and method for incremental and reversible data migration and feature deployment |
DE102006040791B3 (de) * | 2006-08-31 | 2008-03-27 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zur Zusammenfassung mehrerer Teilbilder für beliebige Abbildungsflächen |
US7757193B2 (en) * | 2006-10-02 | 2010-07-13 | Agate Logic, Inc. | Structure cluster and method in programmable logic circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61296462A (ja) * | 1985-06-25 | 1986-12-27 | Yokogawa Medical Syst Ltd | 高速デ−タ処理装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6058504B2 (ja) * | 1980-11-17 | 1985-12-20 | 株式会社東芝 | 再構成装置 |
JPS60138680A (ja) * | 1983-12-27 | 1985-07-23 | Yokogawa Medical Syst Ltd | 放射線ct装置 |
US4680709A (en) * | 1984-11-13 | 1987-07-14 | General Electric Company | Back projection image reconstruction apparatus and method |
US4803639A (en) * | 1986-02-25 | 1989-02-07 | General Electric Company | X-ray inspection system |
-
1988
- 1988-02-19 WO PCT/JP1988/000169 patent/WO1988006321A1/ja active IP Right Grant
- 1988-02-19 US US07/274,997 patent/US4941094A/en not_active Expired - Lifetime
- 1988-02-19 DE DE3855671T patent/DE3855671T2/de not_active Expired - Fee Related
- 1988-02-19 EP EP88901919A patent/EP0303709B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61296462A (ja) * | 1985-06-25 | 1986-12-27 | Yokogawa Medical Syst Ltd | 高速デ−タ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0303709B1 (en) | 1996-11-20 |
DE3855671T2 (de) | 1997-05-07 |
DE3855671D1 (de) | 1997-01-02 |
US4941094A (en) | 1990-07-10 |
EP0303709A4 (en) | 1991-08-21 |
EP0303709A1 (en) | 1989-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5524223A (en) | Instruction accelerator for processing loop instructions with address generator using multiple stored increment values | |
JP3237858B2 (ja) | 演算装置 | |
JP3698754B2 (ja) | データ駆動型情報処理装置 | |
JPS62126478A (ja) | イメ−ジプロセツサ | |
WO1988006321A1 (en) | Data processor for image reconstruction | |
JPH0245451B2 (ja) | ||
JP2984842B2 (ja) | アレー処理装置ならびにそれを利用する画像再構成方法 | |
JP4503072B2 (ja) | 3次元陽電子放出断層撮影におけるオンラインデータ取得装置 | |
US4520442A (en) | Digital data processing and storage system especially for a tomodensitometer, and a tomodensitometer equipped with said system | |
JP3182000B2 (ja) | 複合情報処理システムにおける拡張記憶装置 | |
JPH02278417A (ja) | セクタアドレス変換回路 | |
JP2510219B2 (ja) | 画像処理装置 | |
JP6736343B2 (ja) | 画像処理装置、画像再構成方法及びプログラム | |
JP3039054B2 (ja) | 画像処理装置 | |
JPS63209628A (ja) | X線断層撮影装置 | |
JP2655619B2 (ja) | マイクロプログラム制御装置 | |
CN117043746A (zh) | 用于矢量处理器中的收集/分散操作的方法和设备 | |
CN117807014A (zh) | 电子装置和数据读取方法 | |
JPS63309244A (ja) | X線断層撮影装置 | |
JPH0375905B2 (ja) | ||
JPH02214986A (ja) | 画像演算装置 | |
JPH0217551A (ja) | メモリアクセス処理装置 | |
JPS62194543A (ja) | マイクロプログラム制御装置 | |
JPH05126911A (ja) | メモリ試験装置のパターン発生器 | |
JPH01223577A (ja) | Ct画像再構成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 1988901919 Country of ref document: EP |
|
WWP | Wipo information: published in national office |
Ref document number: 1988901919 Country of ref document: EP |
|
WWG | Wipo information: grant in national office |
Ref document number: 1988901919 Country of ref document: EP |