JPH02214986A - 画像演算装置 - Google Patents
画像演算装置Info
- Publication number
- JPH02214986A JPH02214986A JP3678289A JP3678289A JPH02214986A JP H02214986 A JPH02214986 A JP H02214986A JP 3678289 A JP3678289 A JP 3678289A JP 3678289 A JP3678289 A JP 3678289A JP H02214986 A JPH02214986 A JP H02214986A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- picture
- memory
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 43
- 238000004364 calculation method Methods 0.000 claims description 33
- 230000006870 function Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 101100421142 Mus musculus Selenon gene Proteins 0.000 description 1
- 101100533947 Mus musculus Serpina3k gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 101150070711 mcm2 gene Proteins 0.000 description 1
Landscapes
- Image Input (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は画像処理装置の高速画像演算を行う画像演算装
置に関するものである。
置に関するものである。
従来の技術
２ ヘ−ノ
従来よりコンビーータのソフトウェア−で画像処理を行
う場合、メモリーにある画像データを逐−読み出して演
算を行い、その結果をまたメモリーに記憶するという方
法をとっている。画像の演算の場合はデータ数が多く、
データの計算時間のみならず、計算ループを繰り返し実
行するための命令フェッチの時間も大きくなる。
う場合、メモリーにある画像データを逐−読み出して演
算を行い、その結果をまたメモリーに記憶するという方
法をとっている。画像の演算の場合はデータ数が多く、
データの計算時間のみならず、計算ループを繰り返し実
行するための命令フェッチの時間も大きくなる。
第６図に、従来の計算のための手順を示す。まず演算デ
ータ数（Ｃｏｕｎｔ ）を設定（Ａ）シ、始めの画像デ
ータをＣＰＵのレジスタにロード（Ｂ）シ、そのデータ
に対して画像演算を実行（（ロ）し、その結果を元の画
像領域にセーブ（Ｄ）する。その後火の画像データに対
して同じ演算を始めに設定したデータ数に達するまで繰
り返し実行（Ｂ、Ｆ）する。
ータ数（Ｃｏｕｎｔ ）を設定（Ａ）シ、始めの画像デ
ータをＣＰＵのレジスタにロード（Ｂ）シ、そのデータ
に対して画像演算を実行（（ロ）し、その結果を元の画
像領域にセーブ（Ｄ）する。その後火の画像データに対
して同じ演算を始めに設定したデータ数に達するまで繰
り返し実行（Ｂ、Ｆ）する。
この様な演算方法では、各画素に対して毎回′ノットウ
ェアーの演算が実行され、演算時間の累積が多い。
ェアーの演算が実行され、演算時間の累積が多い。
発明が解決しようとする課題
多量の画像演算を実行する時、演算を画素毎に繰り返し
行うと、同一の演算であるにもかがわら３ ・＼ ７ ず膨大な時間がかかるという問題点があった。
行うと、同一の演算であるにもかがわら３ ・＼ ７ ず膨大な時間がかかるという問題点があった。
本発明は上記問題を解決するもので、演算器を画像メモ
リーの入力部に持たせ、データ転送時に画像演算を実行
して高速画像演算を行うことを目的とするものである。
リーの入力部に持たせ、データ転送時に画像演算を実行
して高速画像演算を行うことを目的とするものである。
課題を解決するための手段
本発明は、マイクロコンピュータシステムに、２つの画
像メモリーとＤＭＡコントローラを持ち、一方の画像メ
モリーとＣＰＵデータバスとの間に画像演算器を設けて
、一方の画像メモリーからもう一方の画像メモリーにデ
ータをＤＭＡ転送することによって上記目的を達成する
ものである。
像メモリーとＤＭＡコントローラを持ち、一方の画像メ
モリーとＣＰＵデータバスとの間に画像演算器を設けて
、一方の画像メモリーからもう一方の画像メモリーにデ
ータをＤＭＡ転送することによって上記目的を達成する
ものである。
また３番目の画像メモリーを設け、上記画像演算器のも
う一方の入力とし、ＤＭＡ転送される画像データと演算
をしながら２番目の画像メモリーに格納する事によって
画像間の演算を高速実行できる。
う一方の入力とし、ＤＭＡ転送される画像データと演算
をしながら２番目の画像メモリーに格納する事によって
画像間の演算を高速実行できる。
作用
本発明は上記構成により、画像演算をＣＰＵで画素毎に
行わず、データをＣＰＵデータバスから画像メモリーに
ＤＭＡ転送する時に、画像メモリーの入力部に設けたハ
ードウェアーの画像演算器で行う事ができる。また、画
像演算器は、ＣＰＵからその機能を設定できる様にする
事により種々の演算機能を持たせる事が出来る。
行わず、データをＣＰＵデータバスから画像メモリーに
ＤＭＡ転送する時に、画像メモリーの入力部に設けたハ
ードウェアーの画像演算器で行う事ができる。また、画
像演算器は、ＣＰＵからその機能を設定できる様にする
事により種々の演算機能を持たせる事が出来る。
更に、画像演算器のもう一方の入力として、他の画像メ
モリーのデータを入力出来る様に構成する事で、画像間
演算がＤＭＡ転送中に高速に行う事が出来る。
モリーのデータを入力出来る様に構成する事で、画像間
演算がＤＭＡ転送中に高速に行う事が出来る。
実施例
第１図は本発明の一実施例における画像演算装置のブロ
ック構成図である。第１図において、１０１はＣＰＵ、
１０２は主メモリー、１０３はＤＭＡコントローラ、１
０４は画像メモリー、１０５は画像メモリー １０６は
画像メモＩＪ−１ｏｔｓの入力に設けられた画像演算器
である。
ック構成図である。第１図において、１０１はＣＰＵ、
１０２は主メモリー、１０３はＤＭＡコントローラ、１
０４は画像メモリー、１０５は画像メモリー １０６は
画像メモＩＪ−１ｏｔｓの入力に設けられた画像演算器
である。
第２図は画像演算器１０６の一つの構成例で、２０１は
画像演算器、２０２は画像演算ユニット、２０３は画像
メモリーを示す。
画像演算器、２０２は画像演算ユニット、２０３は画像
メモリーを示す。
第１図と第２図を用いて以下その動作について６ ・＼
説明する。１０１〜１０３は従来のマイクロコンピュー
タシステムの構成要素であり、それだけでいわゆるマイ
クロコンビーータを構成出来る。画像データは、主メモ
ＩＪ−１０２とは別に専用の画像メモリー１０４に蓄え
であるものとする。この状態でＤＭＡコントローラ１０
３により画像メモリー１０４のデータを画像メモリー１
０６にＣＰＵ１０１を介さずに高速転送する。この時に
画像演算器１０６をデータが通る時に目的とする演算を
実行する。画像演算器１０６は例えば第２図の画像演算
ユニット２０２の様に画像メモ１．１−２０３の入力デ
ータバスからのデータ線２０６上に設けたルックアップ
テーブル、掛算器、加減算器等（図示せず）で構成する
。画像メモＩＪ −２０３からの出力データ線２０４は
０ＰＵ１０１のデータバスに繋ぎ、演算された画像デー
タは０ＰＵ１０１が画像メモリー２０３を読んだり第１
の画像メモＩＪ−１０４へ再びＤＭＡ転送する事によっ
て次の演算の準備を行う。
タシステムの構成要素であり、それだけでいわゆるマイ
クロコンビーータを構成出来る。画像データは、主メモ
ＩＪ−１０２とは別に専用の画像メモリー１０４に蓄え
であるものとする。この状態でＤＭＡコントローラ１０
３により画像メモリー１０４のデータを画像メモリー１
０６にＣＰＵ１０１を介さずに高速転送する。この時に
画像演算器１０６をデータが通る時に目的とする演算を
実行する。画像演算器１０６は例えば第２図の画像演算
ユニット２０２の様に画像メモ１．１−２０３の入力デ
ータバスからのデータ線２０６上に設けたルックアップ
テーブル、掛算器、加減算器等（図示せず）で構成する
。画像メモＩＪ −２０３からの出力データ線２０４は
０ＰＵ１０１のデータバスに繋ぎ、演算された画像デー
タは０ＰＵ１０１が画像メモリー２０３を読んだり第１
の画像メモＩＪ−１０４へ再びＤＭＡ転送する事によっ
て次の演算の準備を行う。
演算器２０２は０ＰＩＪ１ｏ１からのデータに基づく制
御線２０６でその動作を選択する。演算器２０２６ へ
−ノ の演算時間分だけＤＭＡ転送時間が増大するが、０ＰＵ
１０１での毎回の演算に比べて命令を発行するのが１つ
の転送に１回でよいため大幅な計算時間の短縮が出来る
。
御線２０６でその動作を選択する。演算器２０２６ へ
−ノ の演算時間分だけＤＭＡ転送時間が増大するが、０ＰＵ
１０１での毎回の演算に比べて命令を発行するのが１つ
の転送に１回でよいため大幅な計算時間の短縮が出来る
。
第３図は他の画像との相対演算を行う時の演算器の構成
の実施例である。あらかじめ演算の対象としたい画像を
第３の画像メモリー３０５に第１の演算器３０４を介し
て記憶する。演算器３０４は上記演算器２０１と同じ機
能な持つ。第２の画像メモＩＪ −３０３に第１の画像
メモリー１０４から画像データをＤＭＡ転送する時に、
第３の画像メモリー３０５のデータも同時に読み取られ
、画像演算器３０２によってＤＭＡ転送中の第１の画像
メモＩＪ−１０４のデータとの演算結果が第２の画像メ
モＩＪ −３０３に記憶される。第４図は第３図の構成
のさらに詳しい説明図である。４０１は第２の画像メモ
リー（Ｍｅｍ２）、４０２は第３の画像メモリー（Ｍｅ
ｍ３ ）である。Ｍｅｍ３の書き込み（ＷＴ４）はＭｅ
ｍ３に書き込み時に発生するが、読み出しくＲ，Ｄ４）
はＭｃｍ２の書き込み時に発生する様にアドレスデコー
ダ４０７を構成する。Ｍｅｍ２の書き込み（ＷＴ５）と
読みだしくＲＤ５）は通常の書き込み又は読み出しのア
クセス時に発生する。
の実施例である。あらかじめ演算の対象としたい画像を
第３の画像メモリー３０５に第１の演算器３０４を介し
て記憶する。演算器３０４は上記演算器２０１と同じ機
能な持つ。第２の画像メモＩＪ −３０３に第１の画像
メモリー１０４から画像データをＤＭＡ転送する時に、
第３の画像メモリー３０５のデータも同時に読み取られ
、画像演算器３０２によってＤＭＡ転送中の第１の画像
メモＩＪ−１０４のデータとの演算結果が第２の画像メ
モＩＪ −３０３に記憶される。第４図は第３図の構成
のさらに詳しい説明図である。４０１は第２の画像メモ
リー（Ｍｅｍ２）、４０２は第３の画像メモリー（Ｍｅ
ｍ３ ）である。Ｍｅｍ３の書き込み（ＷＴ４）はＭｅ
ｍ３に書き込み時に発生するが、読み出しくＲ，Ｄ４）
はＭｃｍ２の書き込み時に発生する様にアドレスデコー
ダ４０７を構成する。Ｍｅｍ２の書き込み（ＷＴ５）と
読みだしくＲＤ５）は通常の書き込み又は読み出しのア
クセス時に発生する。
アドレスカウンター４０３はＭｅｍ２とＭｅｍ３の書き
込み時にカウントを行いＭｅｍ３のアドレスを発生する
。Ｍｅｍ３には演算器４０６を通ったデータが書き込ま
れる。Ｍｅｍ２にデータを書き込む時には、そのデータ
とＭｅｍ ３の読み取りデータが演算器４０５で演算し
た結果がＭｅｍ２に書き込まれる。
込み時にカウントを行いＭｅｍ３のアドレスを発生する
。Ｍｅｍ３には演算器４０６を通ったデータが書き込ま
れる。Ｍｅｍ２にデータを書き込む時には、そのデータ
とＭｅｍ ３の読み取りデータが演算器４０５で演算し
た結果がＭｅｍ２に書き込まれる。
アドレスデコーダ４０７はＣＰＵバスからアドレス信号
（Ａｄｄｒ）、読み出し信号（ＲＤ）、書き込み信号（
ＷＴ）から上記各ユニットの制御信号（ＲＤｎ、 ＷＴ
ｎ、 ５ＥＬｎ）を発生する。Ｓ ＥＬｎは各ユニット
の制御線として使用し、各ユニットの動作を決定する。
（Ａｄｄｒ）、読み出し信号（ＲＤ）、書き込み信号（
ＷＴ）から上記各ユニットの制御信号（ＲＤｎ、 ＷＴ
ｎ、 ５ＥＬｎ）を発生する。Ｓ ＥＬｎは各ユニット
の制御線として使用し、各ユニットの動作を決定する。
以上の説明で、第２や第３の画像メモリーは、特に全画
像データを保持する必要は無く、例えば１ラインなどの
限定した画像メモリーでも十分に高速演算が期待出来る
。また、画像演算器な画像メモリーの入力に設けたが、
出力側に設けても同様の構成ができることは言うまでも
無い。
像データを保持する必要は無く、例えば１ラインなどの
限定した画像メモリーでも十分に高速演算が期待出来る
。また、画像演算器な画像メモリーの入力に設けたが、
出力側に設けても同様の構成ができることは言うまでも
無い。
発明の効果
以上の様に本発明によれば、ＣＰＵのデータ空間に設け
た画像メモリーから、同じ（ＣＰＵのデータ空間に設け
た入力部に演算器を持った画像メモリーへデータをＤＭ
Ａ転送する事によって画像演算を高速に実行でき、従来
の画素単位の画像演算に比べてはるかに高速の画像演算
を行う事が出来る。
た画像メモリーから、同じ（ＣＰＵのデータ空間に設け
た入力部に演算器を持った画像メモリーへデータをＤＭ
Ａ転送する事によって画像演算を高速に実行でき、従来
の画素単位の画像演算に比べてはるかに高速の画像演算
を行う事が出来る。
第１図は本発明の一実施例における画像演算装置のブロ
ック構成図、第２図は第１図の要部である演算器のブロ
ック結線図、第３図は同演算器の他の実施例におけるブ
ロック結線図、第４図は第３図の演算器の詳細ブロック
結線図、第５図は従来の画素演算を繰り返し実行する時
のフローチャートである。 １０１ ＝−Ｃ！ＰＵ、１０２・・−主メモリ−１０３
−・・ＤＭＡコントローラ、１０４，１０６，２０３，
３０３゜９ ・＼ ７ ３０５ ・＝−画像メモリ−１１０６，３０２，３０４
−・・演算器。 代理人の氏名 弁理士 粟 野 重 孝 ばか１名第１
図 第 図 喧 ｂ 図
ック構成図、第２図は第１図の要部である演算器のブロ
ック結線図、第３図は同演算器の他の実施例におけるブ
ロック結線図、第４図は第３図の演算器の詳細ブロック
結線図、第５図は従来の画素演算を繰り返し実行する時
のフローチャートである。 １０１ ＝−Ｃ！ＰＵ、１０２・・−主メモリ−１０３
−・・ＤＭＡコントローラ、１０４，１０６，２０３，
３０３゜９ ・＼ ７ ３０５ ・＝−画像メモリ−１１０６，３０２，３０４
−・・演算器。 代理人の氏名 弁理士 粟 野 重 孝 ばか１名第１
図 第 図 喧 ｂ 図
Claims (2)
- （１）主メモリーと２つの画像メモリーとＤＭＡコント
ローラとから構成され、前記画像メモリーとＣＰＵデー
タバス間に演算器を設けて、一方の前記画像メモリーか
らもう一方の前記画像メモリーにデータを転送すること
によつて画像演算を行う画像演算装置。 - （２）請求項１記載の画像演算装置に、更に３番目の画
像メモリーを設け、画像メモリー間のデータ転送中に、
請求項１記載の演算器は３番目の画像メモリーのデータ
と演算出来る事を特徴とする画像演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3678289A JPH02214986A (ja) | 1989-02-16 | 1989-02-16 | 画像演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3678289A JPH02214986A (ja) | 1989-02-16 | 1989-02-16 | 画像演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02214986A true JPH02214986A (ja) | 1990-08-27 |
Family
ID=12479346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3678289A Pending JPH02214986A (ja) | 1989-02-16 | 1989-02-16 | 画像演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02214986A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839364A (ja) * | 1981-09-01 | 1983-03-08 | Sanyo Electric Co Ltd | 図形情報処理装置 |
| JPS6033669A (ja) * | 1983-08-04 | 1985-02-21 | Ricoh Co Ltd | 画像処理装置 |
| JPS6228874A (ja) * | 1985-07-31 | 1987-02-06 | Toshiba Corp | デ−タ転送方式 |
| JPS62243075A (ja) * | 1986-04-16 | 1987-10-23 | Olympus Optical Co Ltd | 画像デ−タ転送装置 |
-
1989
- 1989-02-16 JP JP3678289A patent/JPH02214986A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839364A (ja) * | 1981-09-01 | 1983-03-08 | Sanyo Electric Co Ltd | 図形情報処理装置 |
| JPS6033669A (ja) * | 1983-08-04 | 1985-02-21 | Ricoh Co Ltd | 画像処理装置 |
| JPS6228874A (ja) * | 1985-07-31 | 1987-02-06 | Toshiba Corp | デ−タ転送方式 |
| JPS62243075A (ja) * | 1986-04-16 | 1987-10-23 | Olympus Optical Co Ltd | 画像デ−タ転送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4426099B2 (ja) | 共有メモリを有するマルチプロセッサ装置 | |
| US5560030A (en) | Transfer processor with transparency | |
| US6185629B1 (en) | Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time | |
| US5724599A (en) | Message passing and blast interrupt from processor | |
| US5493646A (en) | Pixel block transfer with transparency | |
| US5651127A (en) | Guided transfers with variable stepping | |
| JP2009223758A (ja) | 画像処理装置 | |
| JPH1049428A (ja) | 演算処理機能付メモリｌｓｉとそれを用いる主記憶システム及びその制御方法 | |
| JPH0690682B2 (ja) | マルチプロセツサシステムの障害処理方式 | |
| JPH02214986A (ja) | 画像演算装置 | |
| JPS6029855A (ja) | アドレス制御方式 | |
| JPS6334658A (ja) | 画像処理用ｄｍａコントロ−ラ | |
| KR970008189B1 (ko) | 메모리 공간 제어방법 및 메모리 장치 | |
| JPH04349496A (ja) | 画像処理装置及びその方式 | |
| JP2510219B2 (ja) | 画像処理装置 | |
| JPH0728991A (ja) | メモリを用いたデータ処理回路 | |
| JPH03119484A (ja) | 画像処理装置 | |
| JPH0465777A (ja) | 画像データ転送方式 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPH0612368A (ja) | 高精細画像処理装置 | |
| JPS5952292A (ja) | ビデオｒａｍ書込み制御装置 | |
| JPH0656611B2 (ja) | ベクトル処理装置 | |
| JP2806376B2 (ja) | 画像処理装置および画像処理方法 | |
| JPS58116860A (ja) | イメ−ジ・メモリ・システムにおけるイメ−ジ配列の縦横変換回路 | |
| JPH0713920A (ja) | Ｄｍａ転送方法 |