UA45398C2 - Пристрій відновлення синхронізації для синхронної цифрової ієрархічної системи передачі даних - Google Patents

Abstract

Пристрій відновлення синхронізації для застосування у пристрої розділення у системі передачі SDH-даних використовує дані вирівнювання бітів, а не дані покажчика, для модифікації відновленого сигналу синхронізації та генерування сигналу синхронізації з метою відновлення синхронізації. Винахід особливо корисний для користувачів третьої сторони для передачі даних синхронізації основної частоти по SDH-мережі.

Description

Опис винаходу

Даний винахід відноситься до пристрою відновлення синхронізації для використання в синхронній цифровій 2 ієрархічній (БОН) системі передачі даних. Зокрема, винахід стосується створення пристрою, за допомогою якого треті сторони, що бажають використовувати ЗОН лінію зв'язку, яка знаходиться під керуванням іншого оператору, можуть передавати сигнали власної синхронізації та іншу інформацію в такій мережі.

Синхронізація третьої сторони встановлюється, коли сигнали синхронізації, які повинні бути передані в сигналі основної швидкості передачі, походять від джерела, яке несинхронізоване із джерелом, що 70 використовується для синхронізації ЗОН мережі. Тому синхронізація третьої сторони виявляється плезіохронною відносно до тактового сигналу широкополосного каналу передачі даних.

У ЗОН мережі сигнали основної частоти відображуються в модулі синхронної передачі (ЗТМ-М) з високою швидкістю передачі бітів в точці вводу мережі з використанням віртуальних накопичувачів (МС) та підпорядкованих блоків (ТО), розмір і тип яких залежить від швидкості передачі даних підпорядкованих блоків 12 об'єднуються разом в єдиний модуль синхронної передачі. У точці виділення модуль синхронної передачі демультиплексується і відображується назад в сигнали основної швидкості передачі. Однак, сигнали піддаються фазовим та частотним викривленням, що впливають на якість сигналу, який використовується для передачі синхронізуючої інформації. Ключовим компонентом у 5ОН системах, що використовується для зменшення цих викривлень, є так званий десинхронізатор або пристрій відновлення синхронізації.

Даний винахід спрямований на удосконалення системи, розкритої в заявці на патент Великобританії 91148411, опублікованої під Мо СВ 2257603ЗА 13 січня 1993.

Задача даного винаходу полягає в забезпеченні можливості третім сторонам, які використовують своє власне джерело синхронізації для основної швидкості передачі, передавати синхронізуючу інформацію по ЗОН мережі, яка використовується першою стороною. В даний час це неможливо і, як показано на фіг.1В згаданого с вище документу, потребує окремого каналу для передачі цієї синхронізуючої інформації. Ге)

В згаданому вище документі для відновлення синхронізації використовуються як дані показчика, так і дані вирівнювання бітів, або ніякі з таких даних, причому синхронізація забезпечується на виході основної швидкості передачі в припущенні, що сигнал основної швидкості передачі синхронізований із широкополосним каналом передачі даних. Заявник виявив, що коли дані вирівнювання бітів використовуються без даних со покажчика, то ЗОН мережа може бути адаптована для передачі такої синхронізуючої інформації третьої сторони Фу для надання окремого каналу.

Винахід пропонує пристрій відновлення синхронізації для синхронної цифрової ієрархічної (ЗОН) системи о передачі даних, що забезпечує можливість третім сторонам використовувати 5ОН канал та містить вхід (5) для ою прийому мультиплексованого сигналу модуля синхронної передачі, схеми (20) відновлення синхронізації для відновлення синхронізуючого сигналу із сигналу модуля синхронної передачі, демультиплексор (21) для З демультиплексування сигналу модуля синхронної передачі на безліч сигналів підпорядкованих блоків, процесор показчика (25) для зчитування даних показчика із сигналу підпорядкованих блоків, пристрій усунення бітів вирівнювання (28) для зчитування даних вирівнювання бітів із сигналу підпорядкованих блоків, буферний « запам'ятовуючий пристрій (30) з монітором (34) запам'ятовуючого пристрою. У вказаному запам'ятовуючому З 50 пристрої (30) тимчасово зберігаються дані процесора підпорядкованих блоків, до того, як вони будуть с синхронізовані з відновленою частотою синхронізації, при чому вказаний пристрій відновлення синхронізації

Із» відрізняється тим, що має засіб (32) для генерування сигналу відновленої синхронізації (31), який містить в собі три входи підстройки фази (ф1, ф2, ф3), які з'єднані з процесором (25) показчика, пристроєм усунення бітів вирівнювання (28) та монітором запам'ятовуючого пристрою (34) відповідно, при цьому використовуються тільки зчитані дані усування бітів вирівнювання, сформовані пристроєм усування бітів вирівнювання (28) (на шк вході ф2 підстройки фази) для модифікації відновленого синхронізуючого сигналу (23) і генерування 4! відновленого сигналу синхронізації (31).

Варіант здійснення винаходу буде описаний за допомогою приклада з посиланням на креслення, на яких о показано наступне: (Те) 20 Фіг.1 - схематично показана ЗОМ-мережа, яка може бути використана користувачем як третя сторона; фіг.2 - блок-схема, що ілюструє пристрій відновлення синхронізації, який виконаний у відповідності до со винаходу.

ЗОМ-мережа (фіг.1) має джерело синхронізації 1 мережі, яке подає сигнал, наприклад, частотою 2 МГЦ, в пристрій обміну АТО-2. Пристрій обміну 2 подає сигнал із швидкістю 2Мбіт/сек на М сигнальних виходів З 29 (зображено два), зв'язаних із ЗОН-мультиплексором 4. Мультиплексований ЗТМ-М сигнал потім передають по

ГФ) широкополосному ЗОН-каналу 5 в 5ОН-демультиплексор 6. Пристрій обміну 2 також приєднаний до ЗОН- мультиплексору 4 за допомогою лінії управління 7, яка синхронізує широкополосний 5ОН- канал 5 із частотою о синхронізації 2Мгц. У демультиплексорі б сигнал перетворюється назад у формат основної швидкості передачі 2Мбіт/сек та подається по лінії 8 до пристрою обміну 9. Лінія 10, відповідна до лінії 7, призначена для 60 отримання синхронізуючої інформації із широкополосного каналу.

Додатково до цього, використовуючи пристрій відновлення синхронізації, який буде описаний, користувач третьої сторони може використовувати БОН-мережу для передачі синхронізуючої інформації та інших даних від приватної мережі 11. Джерело синхронізації 10 приватної мережі, яке не синхронізовано з джерелом синхронізації 1 мережі, передає синхронізуючі сигнали, тобто сигнали основної швидкості передачі бо 41,544Мбіт/сек чи 2.048Мбіт/сек по каналу 12 до 50ОН-мультиплексора 4. Після демультиплексування синхронізуючі сигнали передаються по каналу 13. до приватної мережі 14. Можна бачити, порівнюючи фіг.1 з фіг.15 у вищезгаданий заявці на патент Великобританії, що синхронізуюча інформація від третьої сторони у пристрої, який передував даному винаходу, повинна була передаватися по окремому каналу.

На фіг.2 більш докладно зображено демультишіексор б разом з пристроєм десинхронізації чи пристроєм відновлення синхронізації. Мультиплексований ЗТМ-М сигнал спочатку подається на схему відновлення синхронізації 20, в якому так званий синхронізуючий сигнал "ТО" подається на лінію 23. Після цього об'єднаний сигнал надходить на демультиплексор 21, де він поділяється на М сигналів низького порядку, позначених як дані

ТО-11 чи ТО-12 в залежності від частоти проходження бітів сигналів основної швидкості (1.544Мбіт/сек чи 70 2.048Мбіт/сек відповідно). Кожний з М сигналів основної швидкості 22 потім надходить на пристрій відновлення синхронізаціхі. Хоча зображено тільки один такий пристрій для одного демультиплексора, на практиці має існувати окремий пристрій для кожного з М каналів 22. Дані ТО підпорядкованих блоків спочатку надходять на процесор 25 показчика. Процесор показчика є частиною засобів адаптації канапу високого порядку, і його функція полягає в інтерпретації різниць фаз та частот між сигналами синхронізації в точці входу та точці /5 ВвихОДУ ЗОН-мережі, які закодовані показчиком подпорядкованих блоків. "Показчики" більш детально описані у зазначеній вище заявці на патент Великобританії. По суті, кожний віртуальний накопичувач або МС сигнал має можливість знаходитися у об'єднаному потоці байтів, так що початкова точка віртуального накопичувача у спільному БОН- сигналі може змінюватися для кадрів, що йдуть один за одним. Значення показчика встановлює початкову точку конкретного віртуального накопичувача. Процесор 25 показчика, крім того, приймає сигнал дозволу по лінії 26, який функціонує як динамічний флаг для вказування, чи є дані у будь-якому конкретному

ЗОН- сигналі істинними чи дійсними даними, чи відносяться до службових (непродуктивних) даних.

Після процесору показчика отримані дані віртуального накопичувача передаються на пристрій усунення бітів вирівнювання 28, який утворює частину службових даних каналу низького порядку.

Бітове вирівнювання визначено стандартами МККТТ. По суті, дані вирівнювання бітів забезпечують засіб, сч який вказує, де у віртуальному накопичувачі знаходиться сигнал зі швидкістю передачі 2Мбіт/сек. Наприклад, у точці входу до системи може бути більше даних графіка, ніж це може бути розміщено у байтовому просторі, і) призначеному для цієї мети. Будь-які дані переповнення можуть бути розміщені у додаткових байтах вирівнювання. Вирівнювання бітів використовується для отримання засобу вказування, що дані графіка розміщені у додаткових байтах вирівнювання, і що їх необхідно віднайти перш, ніж сигнал може бути надісланий со зо на подальшу обробку. Після усунення бітів вирівнювання дані, що залишилися, подаються до "еластичного" запам'ятовуючого пристрою З0, в якому поглинаються тимчасові фазові перехідні процеси, зумовлені Ме проміжками, викликаними виділенням службових (додаткових) байтів та байтів вирівнювання. Сигнал основної с швидкості 29 з відновленою синхронізацією за допомогою засобу, який буде описаний, а потім зчитується з "еластичного" запам'ятовуючого пристрою по лініям 8 чи 13 (фіг.1). о

Схема фазової автопідстройки частоти (ФАПЧ) 32 отримує як вхідний опорний сигнал синхронізації ТО «Е широкополосного каналу, відновлений пристроєм 20 та видає модифікований сигнал синхронізації зчитування для використання у даних відновленої синхронізації з "еластичного" запам'ятовуючого пристрою 30. Сигнал синхронізації зчитування 31 може бути отриманий будь-яким з множини способів. Схема фазової автопідстройки частоти 32 має три входи підстройки фази ф1, ф2 та ф3. Вони з'єднані з процесором 25 показчика, пристроєм « усунення вирівнювання бітів 28 та монітором 34 запам'ятовуючого пристрою, відповідно. Вибір конкретної з с комбінації для використання регулюється через селектор режиму 36, який керує відповідними перемикачами для кожного з входів підстройки фази. ;» Робота схеми спочатку буде описана у нормальному режимі роботи, тобто без участі третьої сторони. У першому режимі вибирається вхід фі, і монитор запам'ятовуючого пристрою 34 регулюється так, щоб

Гарантувати, що "еластичний" запам'ятовуючий пристрій залишиться напівзаповненим, так що швидкість даних, ї5» що видаються із запам'ятовуючого пристрою, дорівнювала швидкості, з якою вони поступають до запам'ятовуючого пристрою. Таким чином, синхронізуючий сигнал для основної швидкості передачі може бути о відтворений точно. 2) У другому режимі обираються входи фі та ф2, а вхід ф3 блокується. У цьому режимі сигнал відновленої 5р бинхронізації широкополосного каналу на лінії 23 використовується безпосередньо з фазовим регулюванням, що ік здійснена процесором 25 показчика та пристроєм усунення бітового вирівнювання 28. с Коли зазначена вище схема повинна бути використана для відновлення синхронізації основної швидкості для користувача третьої сторони, жоден з наведених вище режимів не може бути використаний. Робота вищезгаданого пристрою десинхронізації виконує регулювання показчика підпорядкованих блоків, призводячи дв до фазового перехідного процесу, що приблизно дорівнює З3,5мксек на один показчик, на виході ЗОН мережі. При належній конструкції десинхронізатора буде мати місце обмеження швидкості "відходу" цієї фази за рахунок

Ф) обмеження відповідного зсуву частоти пристрою ФАПЧ десинхронізатора. Це обмеження звичайно набуває ка фазової форми звуження смуги пропускання ФАПЧ, призводячи до близько розташованих настройок показчика протилежної полярності, що взаємно компенсуються та не виявляють результативної дії на кінцевий вихідний бо сигнал. Однак, настройки показчика протилежної полярності, не розділені великим проміжком (більше, ніж постійна часу КС схеми ФАПУ) не будуть взаємно скомпенсовані.

У синхронізованих ЗОН-мережах зміни показчика ТО-1 будуть мати місце в результаті факторів, що повільно змінюються, наприклад, температурних ефектів у оптичних волокнах та мультиплексорі.

Хоча обладнання в основному допускає такі стрибки фази, що вводиться до сигналів основної швидкості, 65 існують деякі системи, призначені для плезіосинхронної цифрової ієрархічної (РОН) передачі, що використовує тільки способи вирівнювання бітів, що мають припустиме відхилення менш, ніж Імксек. Винахід пропонує засіб,

за допомогою якого вплив змін показчика ТО-1 може бути виключений, що призводить до вихідного фазового відгуку десинхронізатору, що можна порівняти із фазовим відгуком пристрою усунення вирівнювання бітів.

У третьому режимі роботи для використання при відновленні синхронізації для основної швидкості для третіх сторін, селектор 36 режиму працює так, що при нормальному режимі роботи третьої сторони вводиться в дію тільки вхід ф2, так що використовуються тільки дані усунення бітів вирівнювання для настройки частоти синхронізації ТО. Хоча на кресленні вхід фі зображений як вимкнений, в альтернативному варіанті схема ФАПЧ може працювати у відповідь на сигнали настройки ф1, але компенсуючи кожну появу сигналом настройки рівної величини та протилежної полярності. Таким чином, робота аналогічна роботі РОН-демультиплексора. Вхід ф3 /о0 також може бути введений в дію як запобіжний захід, але монітор 34 запам'ятовуючого пристрою та "еластичне" запам'ятовуючого пристрою працюють по-різному, як буде описано нижче.

До тих пір, поки 5ОН-мережа залишається синхронізованою, ігнорування показчиків не матиме тривалого впливу на синхронізацію, що виконується для сигналу основної швидкості. Фактично, будь-які тимчасові втрати синхронізації чи великі значення дрейфа у мережі ЗОН будуть врегульовані у "еластичному" запам'ятовуючому 7/5 пристрої 30. Це допускається у відносно великих межах, звичайно більше 4Омксек для врегулювання максимально допустимого дрейфу у ЗОН-каналі. Якщо синхронізація 5ХОН-мережі втрачена та протязі тривалого часу, то в результаті, можливо, буде мати місце незаповнення чи переповнення "еластичного" запам'ятовуючого пристрою 30. Монітор 34 запам'ятовуючого пристрою буде потім ініціювати "відхід" фази для відновлення ємності "еластичнго" запам'ятовуючого пристрою 32. Таким чином, монітор 34 запам'ятовуючого пристрою працює відмінним способом у порівнянні із способом, описаним для нормального режиму, чи без використання третьої сторони. Як альтернатива, ємність може бути відновлена шляхом тимчасової заміни операції десинхронізації на один з перших двох режимів, тобто використання тільки монітору запам'ятовуючого пристрою на вході ф3 чи настройка з використанням фі та ф2 на протязі обмеженого періоду часу. с

Claims (6)

29 Формула винаходу о

1. Пристрій відновлення синхронізації для синхронної цифрової ієрархічної (ЗОН) системи передачі даних, за допомогою якого треті сторони можуть використовувати ЗОН канал, що містить вхід для прийому со зо Мультиплексованого сигналу модуля синхронної передачі (ЗТМ), схему (20) відновлення синхронізації для відновлення синхронізуючого сигналу з ТМ сигналу, демультиплексор (21) для демультиплексування ЗМ б» сигналу на множину сигналів підпорядкованих блоків (ТО), процесор (25) показчика для зчитування даних со показчика з ТИ сигналу, пристрій усунення вірівнювання бітів (28) для зчитування даних вирівнювання бітів з ТИ сигналу, буферний запам'ятовуючий пристрій (ЗО) з монітором (34), причому у запам'ятовуючому пристрої іс) 35 (30) тимчасово зберігаються ТИ дані процесора, перш ніж вони будуть синхронізовані з відновленою частотою «т синхронізації, який відрізняється тим, що містить засіб фазового автопідстроювання частоти (32) для генерування сигналу відновленої синхронізації (31), причому засіб (32) включає в себе три входи підстроювання фази (ф1, ф2, ф3), які з'єднані з процесором показчика, пристроєм усунення вирівнювання бітів (28) та монітором (34) запам'ятовуючого пристрою відповідно, причому використовуються тільки зчитані дані усунення « вирівнювання бітів, зформовані пристроєм усунення вирівнювання бітів (28) (на вході ф2 підстройки фази) для з с змінення відновлюваного синхронізуючого сигналу (23) і генерування сигналу відновленої синхронізації (31).

2. Пристрій відновлення синхронізації за п. 1, який відрізняється тим, що запам'ятовуючий пристрій (30) є :з» "еластичним" запам'ятовуючим пристроєм, а вказані засоби (ф2, 32, 34) забезпечують перевірку умови недозаповнення чи переповнення запам'ятовуючого пристрою (30) для виконання підстроювання до сигналу відновленої синхронізації (31) так, щоб підтримати ємність запам'ятовуючого пристрою. їз З. Пристрій відновлення синхронізації за будь-яким з попередніх пунктів, який відрізняється тим, що відновлений сигнал синхронізації (31) модифікується у другому режимі (ф1т, ф2), використовуючи дані о вирівнювання бітів (28).

с

4. Пристрій відновлення синхронізації за будь-яким з попередніх пунктів, який відрізняється тим, що засіб (34) використовується в іншому режимі роботи (ф3) засобу фазового автопідстроювання частоти (32) для іс) перевірки того, що запам'ятовуючий пристрій (30) заповнено приблизно наполовину та для налагодження со швидкості передачі відновленого сигналу синхронізації так, щоб підтримати умову половинного заповнення.

5. Пристрій відновлення синхронізації за будь-яким з попередніх пунктів, який відрізняється тим, що містить пристрій фазової автопідстройки частоти (32), який використовує як вхідний відновлюваний синхронізуючий сигнал (23), що видає сигнал відновленої синхронізації (31) на виході, та включає один чи більше додаткових входів (ф1, ф2, ф3) для налагодження частоти вихідного сигналу. (Ф)

6. Пристрій відновлення синхронізації за будь-яким з попередніх пунктів, який відрізняється тим, що ефект ГІ використання даних покажчика обнульовується шляхом модифікації відновленого сигналу двічі з використанням даних покажчика, що мають однакову амплітуду, але протилежну полярність. 60 б5