CN1315280C - Sdh指针处理方法及电路 - Google Patents
Sdh指针处理方法及电路 Download PDFInfo
- Publication number
- CN1315280C CN1315280C CNB011191309A CN01119130A CN1315280C CN 1315280 C CN1315280 C CN 1315280C CN B011191309 A CNB011191309 A CN B011191309A CN 01119130 A CN01119130 A CN 01119130A CN 1315280 C CN1315280 C CN 1315280C
- Authority
- CN
- China
- Prior art keywords
- pointer
- stm
- code stream
- treatment
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000008929 regeneration Effects 0.000 claims abstract description 28
- 238000011069 regeneration method Methods 0.000 claims abstract description 28
- 238000009825 accumulation Methods 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 1
- 230000001172 regenerating effect Effects 0.000 abstract 2
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009432 framing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Abstract
本发明涉及SDH指针处理电路及方法，包括处理STM-64码流的若干指针处理通道，每一个通道含：一个时分转换电路，一个指针解释单元，及至少一个FIFO重定时和指针再生单元，将每一组STM-4码流输入相应通道的时分转换电路，切换成4路STM-1码流；将所述4路STM-1码流分时送入指针解释单元，提取h1h2指针值，然后再根据h1h2指针值控制指针解释状态机，将解释出的指针值累加处理分时送入相应FIFO单元，对每个STM-1码流进行再生和新指针再生处理。其构思新颖，实现了指针解释和FIFO重定时和指针再生单元的复用，使电路大大简化，大幅度节省芯片面积，提高了对STM-4等码流的指针处理效率。
Description
技术领域
本发明涉及SDH(同步数字系列)产品中的传输集成电路芯片技术，具体是一种减少芯片资源的SDH指针处理电路及其处理方法。
背景技术
指针的作用就是定位，通过定位使收端能正确地从STM-N中拆离出相应的VC(虚容器Virtual Container)，进而通过拆VC，也就是说实现从STM-N信号中直接下低速支路信号的功能。
指针为VC在帧内的定位提供了一种灵活、动态的方法。因为指针不仅能够容纳VC和SDH在相位上的差别，而且能够容纳帧速率上的差别。而指针处理就是在发生相对帧相位偏差使VC帧起点“浮动”时，指针值亦随之调整，从而始终保证指针值准确指示VC帧起点位置的过程。
目前在传输产品SDH的传输开销处理芯片中，指针处理部分主要是基于STM-1(Synchrous Transfer Mode-1同步转移模式1)的码流结构来进行指针处理，针对于一路STM-1码流进行包括指针解释、FIFO(First in First out先进先出)重定时和指针再生的操作。
指针解释主要包括两个状态机，FIFO重定时和指针再生主要包括Ram和其它控制部分。当处理STM-N码流时，相应的就需要N套上述的电路结构来实现。
以STM-64帧的码流形式为例，其指针处理模块的结构框架如图1所示。它是针对于STM-1码流处理，共有64路处理单元。图1可以看到：数据为STM-4的码流形式输入，对于每一路STM-1码流的处理实际上只占1/4的时间，采用64路指针处理单元实际上每4路分时工作，这样电路即没有满负荷工作。
STM-4的码流经过时分转换电路变成4路STM-1码流，每路STM-1码流进入指针解释单元进行相应的指针处理，然后每个STM-1码流进入FIFO重定时和指针再生单元，进行码流再生和新指针再生处理。
在集成电路芯片(ASIC)设计中，寄存器(register)的个数直接影响到芯片的门数，上述实现方法在寄存器的个数上相当于每路STM-1处理模块的64倍，这样将会大大增加芯片的面积。
根据以上分析，图1所示结构框架的指针处理具有以下缺陷：
a、电路工作效率不易提升。当芯片工作时钟频率较高时(如77MHz)，因为STM-N帧的码流结构限制，每路STM-1的指针处理结构就只能工作在其四分频(19MHz)工作时钟上，从而使电路不能满负荷运转。
b、芯片资源占用较大。因为上述电路结构是针对于一路STM-1码流处理的，所以当处理STM-64(10G模式)时，就需要64套上述的指针处理电路结构，这样对芯片资源的占用、增加很大。芯片的面积增加到一定级别，对ASIC后端流程的顺利进行影响很大。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种减少芯片资源的SDH指针处理电路及其指针处理方法，以减少芯片的资源，提高对STM-N(N＞4)码流的指针处理效率。
本发明提出的SDH指针处理方法，采取如下步骤：
a、将每一组STM-N码流输入相应的指针处理通道的时分转换电路，切换成N路STM-1码流；
b、将所述同一组的N路STM-1码流分时送入一个指针解释单元，提取h1h2指针值，然后再根据h1h2指针值控制指针解释状态机，将解释出的指针值累加处理分时送入相应FIFO重定时和指针再生单元，由FIFO重定时和指针再生单元对每路STM-1码流进行再生和新指针再生处理。
本发明的SDH指针处理电路，包括处理STM-N码流的若干指针处理通道，每一个指针处理通道含一个时分转换电路(TD-sw)，用于将一组STM-N码流切换成N路STM-1码流；
其特征在于每一个指针处理通道含有：一个指针解释单元(prt-interpreter)，它对输入的所述N路STM-1码流分时进行相应的指针处理；
以及至少一个FIFO重定时和指针再生单元(FIFO & ptr-generation)，用于对所述每路STM-1码流分时进行再生和新指针再生处理。
与现有技术相比，本发明的优点在于能够充分提升电路的工作效率，大幅度节省芯片面积。
本发明技术构思新颖，根据码流的特点，实现了指针解释单元和FIFO重定时和指针再生单元的复用，使电路大大简化，大幅度节省芯片面积，提高对STM—…码流的指针处理效率。
本发明已在传输产品(SDH)的开销处理芯片中得到应用，理想地实现了对STM-64等码流指针处理之目的。
附图说明
本发明的附图说明如下：
图1为传统的STM-64指针处理模块结构图；
图2为本发明STM-64指针复用的指针处理电路结构图；
图3为STM-64码流切换成4个STM-1码流的时分时序图；
图4为其STM-1指针解释单元内部结构图；
图5为其STM-64指针解释和FIFO复用的指针处理电路结构图；
具体实施方式
本发明主要采用了时分复用的设计思路，本着以减少芯片面积，提高电路工作效率为目的的原则。下面以STM-64码流，77MHz时钟为例，结合本发明实施例作详细描述。
如STM-64码流切换成4个STM-1码流的时分时序图3所示。在77MHz工作时钟下，STM-4码流中的四个STM-1～STM-4在时间上是错开的，而且指针解释电路单元对于4路STM的处理完全一致和相互独立的，所以，指针解释单元可进行复用。这样就节省了状态机的个数，由4个减少到1个数，大大减少了组合逻辑的资源耗费。
其指针解释的复用结构如图2。图示SDH指针处理电路包括处理STM-4码流的16个指针处理通道。每一个指针处理通道包含：一个时分转换电路(TD-sw)，用于将一个STM-4码流切换成4路STM-1码流；一个指针解释单元(prt-interpreter)，它对输入的4路STM-1码流分时进行相应的指针处理；以及4个FIFO重定时和指针再生单元(FIFO & ptr-generation)，它们用于对所述每路STM-1码流分时进行再生和新指针再生处理。
采用图2电路结构，对于STM-64码流来讲，指针解释单元从原来的4×16路减少到16路。上述16个指针处理通道电路结构是一样的。STM-4的码流经过时分转换电路变成4路STM-1码流，每路STM-1码流分时进入指针解释单元进行相应的指针处理，然后每个STM-1码流进入相应的FIFO重定时和指针再生单元，进行码流再生和新指针再生处理。
指针解释单元的内部结构图4所示。包括：h1h2指针提取电路、指针解释状态机电路和指针解释结果上告机制三部分。在指针提取电路先提取h1h2指针值，然后再根据h1h2的值控制指针解释状态机，最后将解释出的指针值经过累加处理上告。
在FIFO重定时单元部分，每四个STM-1码流需要4个FIFO单元，也同样可以根据码流时分的关系，可以将4个FIFO单元合并为一个FIFO单元。其典型实施例如图5所示。图示SDH指针处理电路包括处理STM-4码流的16个指针处理通道，每一个指针处理通道包含：一个时分转换电路，用于将一个STM-4码流切换成4路STM-1码流；一个指针解释单元，它对输入的4路STM-1码流分时进行相应的指针处理；以及1个FIFO重定时和指针再生单元，它们用于对所述每路STM-1码流分时进行再生和新指针再生处理。
将上述情况推广，当时钟频率为155MHz时，上述处理电路可以完成STM-8形式码流的相应处理。其指针解释单元可以分时处理8路STM-1信号，FIFO重定时可以将8个STM-1码流FIFO单元合并为1个FIFO单元。
综上所述，根据不同形式的码流信号处理的需要，本发明SDH指针处理电路可以设置一个、或4个、或8个FIFO重定时和指针再生单元。
传统的STM-1的FIFO重定时和指针再生单元针对于一路STM-1码流来处理的，所以FIFO的深度为48。利用时分的思想来看，因为STM4中的4路STM-1码流在时间上是错开的，所以对4路STM-1的FIFO的读写操作也是分开的，所以这4个FIFO可以合并为一个。
本发明已在传输产品SDH的开销处理芯片中得到应用，理想地实现了对STM-64等码流指针处理之目的。
Claims (4)
1、一种SDH指针处理方法，其采取如下步骤：
a、将每一组STM-N码流输入相应的指针处理通道的时分转换电路，切换成N路STM-1码流；
b、将所述的N路STM-1码流分时送入一个指针解释单元，提取h1h2指针值，然后再根据h1h2指针值控制指针解释状态机，将解释出的指针值累加处理分时送入相应FIFO重定时和指针再生单元，由FIFO重定时和指针再生单元对每个STM-1码流进行再生和新指针再生处理。
2、根据权利要求1所述的SDH指针处理方法，其特征在于：所述的STM-N码流是STM-4码流或STM-8码流。
3、一种SDH指针处理电路，包括处理STM-N码流的若干指针处理通道，每一个指针处理通道含一个时分转换电路TD-sw，用于将一个STM-N码流切换成N路STM-1码流；
其特征在于每一个指针处理通道含有：一个指针解释单元prt-interpreter，它对输入的所述N路STM-1码流分时进行相应的指针处理，所述的指针解释单元由h1h2指针提取电路、指针解释状态机电路和指针解释结果上告机制三部分组成，所述h1h2指针提取电路提取h1h2指针值，所述指针解释状态机解释提取出的h1h2指针值，所述指针解释结果上告机制将解释出的经过累加处理的指针值上告；
以及至少一个FIFO重定时和指针再生单元FIFO & ptr-generation，用于对所述每路STM-1码流分时进行再生和新指针再生处理。
4、根据权利要求3所述SDH指针处理电路，其特征在于：每一个指针处理通道含有1个、或4个、或8个FIFO重定时和指针再生单元。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011191309A CN1315280C (zh) | 2001-05-15 | 2001-05-15 | Sdh指针处理方法及电路 |
| PCT/CN2002/000419 WO2003107573A1 (fr) | 2001-05-15 | 2002-06-14 | Procede et circuit servant a traiter un pointeur sdh |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011191309A CN1315280C (zh) | 2001-05-15 | 2001-05-15 | Sdh指针处理方法及电路 |
| PCT/CN2002/000419 WO2003107573A1 (fr) | 2001-05-15 | 2002-06-14 | Procede et circuit servant a traiter un pointeur sdh |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1385360A CN1385360A (zh) | 2002-12-18 |
| CN1315280C true CN1315280C (zh) | 2007-05-09 |
Family
ID=32231729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011191309A Expired - Fee Related CN1315280C (zh) | 2001-05-15 | 2001-05-15 | Sdh指针处理方法及电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN1315280C (zh) |
| WO (1) | WO2003107573A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101039157B (zh) * | 2006-03-13 | 2010-05-12 | 华为技术有限公司 | 微波帧适配装置和方法 |
| CN102291195A (zh) * | 2011-03-30 | 2011-12-21 | 中兴通讯股份有限公司 | 管理单元和支路单元的指针处理方法及电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563890A (en) * | 1995-06-14 | 1996-10-08 | National Semiconductor Corporation | SONET/SDH pointer justification gap elimination circuit |
| EP0751641A2 (en) * | 1995-06-28 | 1997-01-02 | Ntt Mobile Communications Network Inc. | Pointer processor and pointer processing scheme for SDH/SONET transmission system |
| CN1183867A (zh) * | 1995-05-05 | 1998-06-03 | Gpt有限公司 | 同步数字分级数据传输系统的重新定时装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2723699B2 (ja) * | 1991-07-31 | 1998-03-09 | 日本電気株式会社 | Ｔｕ−３ポインター付替処理方式 |
-
2001
- 2001-05-15 CN CNB011191309A patent/CN1315280C/zh not_active Expired - Fee Related
-
2002
- 2002-06-14 WO PCT/CN2002/000419 patent/WO2003107573A1/zh not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183867A (zh) * | 1995-05-05 | 1998-06-03 | Gpt有限公司 | 同步数字分级数据传输系统的重新定时装置 |
| US5563890A (en) * | 1995-06-14 | 1996-10-08 | National Semiconductor Corporation | SONET/SDH pointer justification gap elimination circuit |
| EP0751641A2 (en) * | 1995-06-28 | 1997-01-02 | Ntt Mobile Communications Network Inc. | Pointer processor and pointer processing scheme for SDH/SONET transmission system |
| US5751720A (en) * | 1995-06-28 | 1998-05-12 | Nippon Telegraph And Telephone Corporation | Pointer processor and pointer processing scheme for SDH/SONET transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1385360A (zh) | 2002-12-18 |
| WO2003107573A1 (fr) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0447461B1 (en) | Virtual tributary cross connect switch and switch network utilizing the same | |
| CN100407699C (zh) | 信号拆分合并的方法及装置 | |
| CN1059437A (zh) | 同步数字系统码速再调整 | |
| JP2684362B2 (ja) | 可変長データの記憶方式 | |
| CN1315280C (zh) | Sdh指针处理方法及电路 | |
| CN1120652C (zh) | 2n×n多路交换机 | |
| US7684442B2 (en) | Method and circuit for processing data in communication networks | |
| CN100372252C (zh) | 对异步信号进行主备选收无损切换的方法和系统 | |
| JP2760797B2 (ja) | ディジタル信号の多重化方法 | |
| CN1213916A (zh) | 用来检测异步传输方式接收包超时的方法和设备 | |
| CN1534906A (zh) | 一种帧对齐方法及电路 | |
| CN1921370A (zh) | 一种基于gfp帧的映射交叉装置和方法 | |
| CN1486000A (zh) | 相位调整装置、相位调整方法和用于相位调整方法的程序 | |
| CN1585312A (zh) | 一种将异步时钟域转换成同步时钟域的方法 | |
| CN1667985A (zh) | Sdh/sonet未装载插入方法及设备 | |
| CN1691568A (zh) | 同步数据传送网中数据交叉的方法及装置 | |
| CN1213577C (zh) | 一种在成帧器中实现高速率数据复接的方法 | |
| CN1713602A (zh) | 提高vc－3和vc－4虚级联延时补偿能力的方法 | |
| CN1105791A (zh) | 二次变换式码流调整方法和装置 | |
| CN1855786A (zh) | 一种基于非整数泄露率的支路信号恢复方法及其装置 | |
| CN1346540A (zh) | 降低了功耗的复数匹配滤波器 | |
| CN1518312A (zh) | 多通道数据处理的方法 | |
| CN1553633A (zh) | 一种虚级联组中时隙调整的方法 | |
| JP3591586B2 (ja) | チャネルデータ抽出回路及び方法 | |
| JPH07131434A (ja) | Ｓｄｈ多重分離装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| DD01 | Delivery of document by public notice |
Addressee: Huawei Technologies Co., Ltd. Document name: Notification to Pay the Fees |
|
| DD01 | Delivery of document by public notice |
Addressee: Huawei Technologies Co., Ltd. Document name: Notification of Termination of Patent Right |
|
| DD01 | Delivery of document by public notice | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070509 Termination date: 20160515 |