TWI831448B - 溫度檢測控制電路以及存儲裝置 - Google Patents
溫度檢測控制電路以及存儲裝置 Download PDFInfo
- Publication number
- TWI831448B TWI831448B TW111141235A TW111141235A TWI831448B TW I831448 B TWI831448 B TW I831448B TW 111141235 A TW111141235 A TW 111141235A TW 111141235 A TW111141235 A TW 111141235A TW I831448 B TWI831448 B TW I831448B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- enable signal
- temperature detection
- enable
- test
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 112
- 238000009529 body temperature measurement Methods 0.000 claims abstract description 86
- 230000004044 response Effects 0.000 claims abstract description 18
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 230000010355 oscillation Effects 0.000 claims description 67
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 30
- 230000000630 rising effect Effects 0.000 description 9
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/42—Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Secondary Cells (AREA)
Abstract
本公開實施例提供一種溫度檢測控制電路以及存儲裝置，溫度檢測控制電路包括：第一信號模組，被配置為，響應於上電信號生成使能信號，使能信號為脈衝信號；模式控制模組，被配置為，接收測試信號對使能信號進行分段傳輸，在測試信號無效期間輸出使能信號並將使能信號作為第一使能信號，在測試信號有效期間輸出使能信號並將使能信號作為第二使能信號；其中，在測試模式下測試信號有效，在工作模式下測試信號無效；第二信號模組，被配置為，接收第一使能信號、第二使能信號以及測溫結束信號，基於第一使能信號和測溫結束信號生成測溫使能信號，基於第二使能信號和測溫結束信號生成測溫使能信號，測溫使能信號用於控制溫度檢測模組進行溫度檢測。
Description
本公開實施例涉及半導體技術領域，特別涉及一種溫度檢測控制電路以及存儲裝置。
用於存儲數據的存儲裝置可被分為易失性存儲器裝置和非易失性存儲器裝置。諸如動態隨機存取存儲器(DRAM)裝置的易失性存儲器裝置通過為存儲器單元中的電容器充電或放電來存儲數據，並且當斷電時丟失存儲的數據。諸如閃速存儲器裝置的非易失性存儲器裝置即使當斷電時也保持存儲的數據。易失性存儲器裝置廣泛用作各種設備的主存儲器，而非易失性存儲器裝置廣泛用於在例如計算機、移動裝置等的各種電子裝置中存儲程序代碼和/或數據。
存儲裝置的溫度影響著存儲裝置的存儲性能，因此，對存儲裝置進行溫度檢測是很有必要的。另外，存儲裝置還具有工作模式以及測試模式，且工作模式以及測試模式下均具有溫度檢測的需求。
本公開實施例提供一種溫度檢測控制電路以及存儲裝置，至少有利於在工作模式以及測試模式下均可生成測溫使能信號。
根據本公開一些實施例中，本公開實施例一方面提供一種溫度檢測控制電路，包括：第一信號模組，被配置為，響應於上電信號生成使能信號，所述使能信號為脈衝信號；模式控制模組，被配置為，接收測試信號對所述使能信號進行分段傳輸，在所述測試信號無效期間輸出所述使能信號並將所述使能信號作為第一使能信號，在所述測試信號有效期間輸出所述使能信號並將所述使能信號作為第二使能信號；其中，在測試模式下所述測試信號有效，在工作模式下所述測試信號無效；第二信號模組，被配置為，接收所述第一使能信號、所述第二使能信號以及測溫結束信號，基於所述第一使能信號和所述測溫結束信號生成測溫使能信號，基於所述第二使能信號和所述測溫結束信號生成所述測溫使能信號，所述測溫使能信號用於控制溫度檢測模組進行溫度檢測。
在一些實施例中，所述第一信號模組包括：振盪電路，被配置為，響應於所述上電信號生成振盪信號；使能信號產生電路，被配置為，接收所述振盪信號，並基於所述振盪信號的振盪次數，生成所述使能信號。
在一些實施例中，所述使能信號產生電路包括：計數器，被配置為，接收所述振盪信號並對所述振盪信號的振盪次數進行計數，獲取計數值，且所述計數值歸零後重新對所述振盪信號的振盪次數進行計數；脈衝生成單元，被配置為，接收所述計數值，並在所述計數值到達預設值時產生所述使能信號，並控制所述計數器的所述計數值歸零。
在一些實施例中，所述脈衝生成單元包括：解碼單元，被配置為，接收所述計數值，並在所述計數值到達所述預設值時產生解碼信號，所述解碼信號為脈衝信號；輸出單元，被配置為，響應於所述解碼信號，生成所述使能信號以及第一復位信號，所述使能信號的脈衝寬度大於所述解碼
信號的脈衝寬度，所述第一復位信號用於控制所述計數器的所述計數值歸零。
在一些實施例中，所述預設值包括第一預設值以及第二預設值，且所述第一預設值小於所述第二預設值；所述解碼單元包括；第一解碼單元，被配置為，接收所述計數值，並在所述計數值到達所述第一預設值時產生第一解碼信號，所述第一解碼信號用於控制所述使能信號的第一個脈衝生成；第二解碼單元，被配置為，接收所述計數值，並在所述計數值到達所述第二預設值時產生第二解碼信號，所述第二解碼信號用於控制所述使能信號的其餘脈衝生成；所述輸出單元還被配置為，響應於所述使能信號的第一個脈衝，生成關斷信號，所述關斷信號控制所述第一解碼單元停止工作。
在一些實施例中，所述模式控制模組包括：第一控制單元，具有第一節點，被配置為，接收所述測試信號和所述使能信號，並在所述測試信號無效期間通過所述第一節點輸出所述使能信號；在所述測試信號有效期間，關斷由所述第一信號模組提供的所述使能信號傳輸至所述第一節點的傳輸路徑，或者，在所述測試信號有效期間，使所述第一節點具有第一預設電平；第二控制單元，具有第二節點，被配置為，接收所述測試信號和所述使能信號，並在所述測試信號有效期間通過所述第二節點輸出所述使能信號；在所述測試信號無效期間，關斷由所述第一信號模組提供的所述使能信號傳輸至所述第二節點的傳輸路徑，或者，在所述測試信號無效期間，使所述第二節點具有第二預設電平。
在一些實施例中，所述第一控制單元包括：第一反相器，所述第一反相器的輸入端接收所述測試信號；第一與非門，具有第一輸入端以及第二輸入端，所述第一輸入端接收所述使能信號，所述第二輸入端與所述
第一反相器的輸出端連接；第二反相器，所述第二反相器的輸入端與所述第一與非門的輸出端連接，所述第二反相器的輸出端作為所述第一節點；所述第二控制單元包括：第二與非門，具有第三輸入端和第四輸入端，所述第三輸入端接收所述使能信號，所述第四輸入端接收所述測試信號；第三反相器，所述第三反相器的輸入端與所述第二與非門的輸出端連接，所述第三反相器的輸出端作為所述第二節點。
在一些實施例中，所述第二信號模組包括：邏輯電路，被配置為，接收所述第一使能信號和所述第二使能信號，生成觸發信號，所述觸發信號為脈衝信號；復位電路，被配置為，接收所述測溫結束信號，以生成第二復位信號；其中，所述測溫結束信號表示溫度檢測未結束，則所述第二復位信號無效；所述測溫結束信號表示溫度檢測已結束，則所述第二復位信號有效；觸發電路，被配置為，接收所述觸發信號以及所述第二復位信號，生成所述測溫使能信號；其中，所述第二復位信號無效期間；所述測溫使能信號用於控制所述溫度檢測模組進行溫度檢測，所述第二復位有效期間，所述測溫使能信號用於控制所述溫度檢測模組結束溫度檢測。
在一些實施例中，所述邏輯電路包括：第一邏輯電路，具有第三節點，被配置為，接收所述第一使能信號，並經由所述第三節點輸出第一觸發信號；其中，在所述測試信號有效期間，所述第一觸發信號具有第三預設電平，所述測試信號無效期間，所述第一觸發信號為脈衝信號；第二邏輯電路，具有第四節點，被配置為，接收所述第二使能信號，並經由所述第四節點輸出第二觸發信號；其中，在所述測試信號有效期間，所述第二觸發信號為脈衝信號，在所述測試信號無效期間，所述第二觸發信號具有第四預設電平；與門電路，兩個輸入端分別連接所述第三節點和所述第
四節點，並對所述第一觸發信號和所述第二觸發信號進行與運算，輸出所述觸發信號。
在一些實施例中，所述第一邏輯電路包括：第三與非門，具有第五輸入端和第六輸入端，所述第五輸入端接收所述第一使能信號，所述第六輸入端與所述第五輸入端之間經由奇數個第四反相器連接，所述第三與非門的輸出端為所述第三節點；所述第二邏輯電路包括：第四與非門，具有第七輸入端和第八輸入端，所述第七輸入端接收所述第二使能信號，所述第八輸入端與所述第七輸入端之間經由奇數個第五反相器連接，所述第四與非門的輸出端為所述第四節點。
在一些實施例中，所述復位電路包括：第五與非門，具有第九輸入端以及第十輸入端，所述第九輸入端接收所述測溫結束信號，所述第十輸入端與所述第九輸入端之間經由奇數個第六反相器連接，所述第五與非門的輸出端輸出所述第二復位信號。
在一些實施例中，所述觸發電路包括RS觸發器，所述RS觸發器的觸發端接收所述觸發信號，所述RS觸發器的復位端接收所述第二復位信號，所述RS觸發器的輸出端輸出所述測溫使能信號。
在一些實施例中，所述第二信號模組還包括：第六與非門，具有第十一輸入端以及第十二輸入端，所述第十一輸入端連接所述RS觸發器的輸出端，所述第十二輸入端接收所述上電信號；第七反相器，所述第七反相器的輸入端連接所述第六與非門的輸出端，所述第七反相器的輸出端輸出所述測溫使能信號。
根據本公開一些實施例中，本公開實施例另一方面提供一種存儲裝置，包括：存儲陣列；如上述的溫度檢測控制電路；溫度檢測模組，用
於響應於所述測溫使能信號對所述存儲陣列進行溫度檢測，並輸出溫度檢測值。
在一些實施例中，暫存器，所述暫存器用於存儲所述溫度檢測值；測試電路，所述測試電路用於輸出所述溫度檢測值至測試焊盤。
本公開實施例提供的技術方案至少具有以下優點：本公開實施例提供的溫度檢測控制電路中，第一信號模組在接收到上電信號後，生成使能信號；模式控制模組接收該使能信號和測試信號，在測試信號無效期間表示處於工作模式，則模式控制模組接收該使能信號並將測試信號無效期間對應的使能信號作為第一使能信號，在測試信號有效期間表示處於測試模式，則模式控制模組接收該使能信號並將測試信號有效期間對應的使能信號作為第二使能信號，如此，模式控制模組可以生成分別對應工作模式的第一使能信號以及和對應測試模式的第二使能信號；在工作模式下，第二信號生成模組接收第一使能信號生成測溫使能信號，在測試模式下，第二信號生成模組接收第二使能信號生成測溫使能信號，從而實現在測試模式以及工作模式下均能生成用於控制溫度檢測模組進行溫度檢測的測溫使能信號的目的。
11:計數器
12:脈衝生成單元
21:第一解碼單元
22:第二解碼單元
31:第一邏輯電路
32:第二邏輯電路
33:與門電路
101:第一信號模組
102:模式控制模組
103:第二信號模組
111:振盪電路
112:使能信號產生電路
113:邏輯電路
123:復位電路
133:觸發電路
300:存儲陣列
301:溫度檢測控制電路
302:溫度檢測模組
303:刷新控制模組
304:解碼器
305:暫存器
306:測試電路
307:焊盤
1201:解碼單元
1202:輸出單元
一個或多個實施例通過與之對應的附圖中的圖片進行示例性說明，這些示例性說明並不構成對實施例的限定，附圖中具有相同參考數字標號的元件表示為類似的元件，除非有特別申明，附圖中的圖不構成比例限制；為了更清楚地說明本公開實施例或傳統技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是
本公開的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1為本公開實施例提供的溫度檢測控制電路的一種方塊圖；圖2為本公開實施例提供的溫度檢測控制電路中第一信號模組的一種方塊圖；圖3為本公開實施例提供的溫度檢測控制電路中第一信號模組的一種電路結構示意圖；圖4為本公開實施例提供的第一信號模組中各信號的信號時序圖；圖5為本公開實施例提供的溫度檢測控制電路中模式控制模組以及第二信號模組1的一種電路結構示意圖；圖6為本公開實施例提供的溫度檢測控制電路中各信號的信號時序圖；圖7為本公開實施例提供的溫度檢測控制電路中第一邏輯電路具體電路結構示意圖以及各信號的時序圖；圖8為本公開實施例提供的溫度檢測控制電路中第二邏輯電路具體電路結構示意圖以及各信號的時序圖；圖9為本公開實施例提供的溫度檢測控制電路中復位電路的一種具體電路結構示意圖以及各信號的時序圖；圖10為本公開實施例提供的存儲裝置的一種方塊圖；圖11為本公開實施例提供的存儲裝置的另一種方塊圖。
圖1為本公開實施例提供的溫度檢測控制電路的一種方塊圖。
參考圖1，本公開實施例提供的溫度檢測控制電路包括：第一信號模組101，被配置為，響應於上電信號Poweron生成使能信號TSEn0，使能
信號為脈衝信號；模式控制模組102，被配置為，接收測試信號TmTSProbe對使能信號TSEn0進行分段傳輸，在測試信號TmTSProbe無效期間輸出使能信號TSEn0並將使能信號TSEn0作為第一使能信號TSEn，在測試信號TmTSProbe有效期間輸出使能信號TSEn0並將使能信號TSEn0作為第二使能信號TmTSEn；其中，在測試模式下測試信號TmTSProbe有效，在工作模式下測試信號TmTSProbe無效；第二信號模組103，被配置為，接收第一使能信號TSEn、第二使能信號TmTSEn以及測溫結束信號TSDone，基於第一使能信號TSEn和測溫結束信號TSDone生成測溫使能信號TSCoreEn，基於第二使能信號TmTSEn和測溫結束信號TSDone生成測溫使能信號TSCoreEn，測溫使能信號TSCoreEn用於控制溫度檢測模組進行溫度檢測。
上述技術方案中，第一信號模組101在接收到上電信號Poweron後，生成使能信號TSEn0；模式控制模組102接收該使能信號TSEn0和測試信號TmTSProbe，在測試信號TmTSProbe無效期間表示處於工作模式，則模式控制模組102接收該使能信號TSEn0並將測試信號TmTSProbe無效期間對應的使能信號TSEn0作為第一使能信號TSEn，在測試信號TmTSProbe有效期間表示處於測試模式，則模式控制模組102接收該使能信號TSEn0並將測試信號TmTSProbe有效期間對應的使能信號TSEn0作為第二使能信號TmTSEn，如此，模式控制模組102可以生成分別對應工作模式的第一使能信號TSEn以及和對應測試模式的第二使能信號；在工作模式下，第二信號生成模組103接收第一使能信號TSEn生成測溫使能信號TSCoreEn，在測試模式下，第二信號生成模組103接收第二使能信號TmTSEn生成測溫使能信號TSCoreEn，從而實現在不同模式下利用不同使能信號實現測試使能信號的生成，避免一模式運行條件下對相應使能信號的信號噪聲影響到另一模
式的運行，也就是說，避免第一使能信號或第二使能信號中的一者在運行過程中出現的噪聲，影響在後的另一者的有效運行。
另外，對於對應工作模式的第一使能信號TSEn和對應測試模式的第二使能信號TmTSEn而言，均來自第一信號模組101生成的使能信號TSEn0，也就是說，可以利用來自同一第一信號模組101生成的使能信號TSEn0來生成在不同時段有效的第一使能信號和第二使能信號，有利於降低電路複雜度，節省溫度檢測控制電路的功耗。
以下將結合附圖對本公開實施例提供的溫度檢測控制電路進行詳細說明。
在一些實施例中，溫度檢測控制電路可以應用於存儲裝置的溫度檢測中。第一信號模組101接收到上電信號Poweron，則表示溫度檢測控制電路需啟用溫度檢測控制功能，需生成用於控制溫度檢測的測溫使能信號TSCoreEn。
圖2為本公開實施例提供的溫度檢測控制電路中第一信號模組的一種方塊圖，圖3為本公開實施例提供的溫度檢測控制電路中第一信號模組的一種電路結構示意圖，圖4為本公開實施例提供的第一信號模組101中各信號的信號時序圖。
參考圖2，在一些實施例中，第一信號模組101可以包括：振盪電路111，被配置為，響應於上電信號Poweron生成振盪信號OSC；使能信號產生電路121，被配置為，接收振盪信號OSC，並基於振盪信號OSC的振盪次數，生成使能信號TSEn0。
上電信號Poweron為高電平信號，即上電信號Poweron為邏輯“1”電平，則振盪電路111開始起振。可以理解的，在一些實施例中，該上電信
號Poweron可以既傳輸至第一信號模組101，還傳輸至存儲裝置的存儲陣列中，表示對存儲陣列上電以進入工作狀態。
振盪電路111用於產生週期性變化的電壓信號即振盪信號OSC，振盪電路111可以為正弦波振盪器或者非正弦波振盪器。正弦波振盪器產生的波形非常接近於正弦波或余弦波，且振盪頻率比較穩定；非正弦波振盪器產生的波形是非正弦的脈衝波形，如方波、矩形波、鋸齒波等。非正弦振盪器的頻率穩定度不高。相應的，振盪信號OSC可以為正弦波或者余弦波，振盪信號OSC也可以為方波、矩形波或者鋸齒波。根據振盪電路111的具體電路結構不同，振盪信號OSC可以具有不同的波形。
參考圖3，在一些實施例中，振盪電路111可以為RC延遲環振盪器(RC delay based Ring oscillator)，包括：與非門AN，與非門AN的一輸入端接收上電信號；級聯的至少兩個電阻R以及至少兩個反相器inv，處於首位的電阻R與與非門AN的輸出端連接，處於尾級的電阻經由一反相器inv與與非門AN的另一端連接，且相鄰級的兩個電阻R經由一反相器inv連接；至少兩個電容C，電容C的一端與電阻R和反相器inv輸入端的連接節點連接，另一端接地。需要說明的是，圖3中僅示意出了2個電阻R、2個反相器inv以及2個電容C，實際上，振盪電路111可以包括N個電阻R、N個反相器inv以及N個電容C，N可以為大於或等於2的任意偶數，如4、6、8等。
在另一些例子中，振盪電路111也可以為LC振盪器或者石英晶體振盪器等。
振盪信號OSC傳輸至使能信號產生電路121，且使能信號產生電路121獲取振盪信號OSC的振盪週期，且在振盪週期達到預設週期時，產生一個脈衝；之後，使能信號產生電路121獲取的振盪週期歸零且重新獲取振盪
週期，在重新獲取的振盪週期達到預設週期時，產生下一個脈衝；如此循環往復，產生多個脈衝連續構成使能信號TSEn0。
繼續參考圖3，在一些實施例中，使能信號產生電路121可以包括：計數器11，被配置為，接收振盪信號OSC並對振盪信號OSC的振盪次數進行計數，獲取計數值B<n：0>，且計數值B<n：0>歸零後重新對振盪信號OSC的振盪次數進行計數；脈衝生成單元12，被配置為，接收計數值B<n：0>，並在計數值B<n：0>到達預設值時產生使能信號TSEn0，並控制計數器11的計數值B<n：0>歸零。
計數器11通過對振盪次數進行計數的方式，獲取振盪電路111的振盪週期的週期數量，可以理解為，計數值B<n：0>即表徵振盪週期的週期數量。計數值B<n：0>作為觸發脈衝生成單元12生成使能信號TSEn0的外部觸發信號，在計數值B<n：0>到達預設值時脈衝生成單元12產生使能信號TSEn0的一個脈衝，且計數器11的計數值B<n：0>歸零後重新對振盪信號OSC的振盪信號進行計數，並生成新的計數值B<n：0>；在新的計數值B<n：0>到達預設值時脈衝生成單元12產生使能信號TSEn0的下一個脈衝。如此循環往復，脈衝生成單元12生成所需的使能信號TSEn0。具體地，脈衝生成單元12還可以被配置為，若脈衝生成單元12產生使能信號TSEn0的一個脈衝，則還產生第一復位信號CntRst，計數器11響應於第一復位信號CntRst對計數值B<n：0>歸零。
可以理解的是，計數值B<n：0>表徵振盪週期的週期數量，且振盪電路111的單個振盪週期的時長可以被獲知，相應的計數值B<n：0>也可以表徵振盪時長，預設值也相應表徵預設時長，計數值B<n：0>達到預設值即表明振盪時長滿足預設時長，脈衝生成單元12產生使能信號TSEn0的一個脈衝。
計數器11可以為基於觸發器的計數電路。在一個具體例子中，計數器11可以為16位(bit)計數器，相應計數值B<n：0>中n為15。可以理解的是，計數器11的比特位數可以根據實際需要確定，計數器11具有最大計數值，且最大計數值表徵最大振盪時長，只要滿足計數器11的最大計數值表徵的最大振盪時長小於或等於預設值表徵的預設時長即可。例如，計數器11可以為4位計數器、8位計數器或者32位計數器等。
另外，計數器11具有復位端，計數器11的復位端也通過接收上電信號Poweron啟動。
繼續參考圖3，在一些實施例中，脈衝生成單元12可以包括：解碼單元1201，被配置為，接收計數值B<n：0>，並在計數值B<n：0>到達預設值時產生解碼信號，解碼信號為脈衝信號；輸出單元1202，被配置為，響應於解碼信號，生成使能信號TSEn0以及第一復位信號CntRst，使能信號TSEn0的脈衝寬度大於解碼信號的脈衝寬度，第一復位信號CntRst用於控制計數器11的計數值B<n：0>歸零。
具體地，計數值B<n：0>到達預設值，則解碼單元1201產生解碼信號的一個脈衝，在一個具體例子中，解碼單元1201產生的解碼信號的一個脈衝可以為高電平脈衝，解碼信號具有電平上升沿和電平下降沿。輸出單元1202可以由解碼信號的電平上升沿觸發，生成使能信號TSEn0的一個脈衝，在一個具體例子中，輸出單元1202產生的使能信號TSEn0的一個脈衝可以為高電平脈衝。可以理解的是，輸出單元1202也可以由解碼信號的電平下降沿觸發，生成使能信號TSEn0的一個脈衝。計數器11在接收到第一復位信號CntRst後對計數值B<n：0>歸零，以便於重新計數，進而使解碼單元1201生成解碼信號的下一個脈衝，輸出單元1202輸出使能信號TSEn0的下一個脈衝。
結合參考圖3及圖4，在一些實施例中，從接收到上電信號Poweron開始，到產生使能信號TSEn0的第一個脈衝之間的時間間隔為第一間隔t1，且使能信號TSEn0的其餘脈衝之間的時間間隔為第二間隔t2，第一間隔t1可以小於第二間隔t2。相應的，預設值可以包括第一預設值以及第二預設值，且第一預設值小於第二預設值；解碼單元1201可以包括；第一解碼單元21，被配置為，接收計數值B<n：0>，並在計數值B<n：0>到達第一預設值時產生第一解碼信號En1ms，第一解碼信號En1ms用於控制使能信號TSEn0的第一個脈衝生成；第二解碼單元22，被配置為，接收計數值B<n：0>，並在計數值B<n：0>到達第二預設值時產生第二解碼信號En32ms，第二解碼信號用於控制使能信號TSEn0的其餘脈衝生成；輸出單元1202還被配置為，響應於使能信號TSEn0的第一個脈衝，生成關斷信號En1msDis，關斷信號En1msDis控制第一解碼單元21停止工作。
輸出單元1202接收第一解碼信號En1ms，並生成使能信號TSEn0的第一個脈衝；輸出單元1202接收第二解碼信號En32ms，並生成使能信號TSEn0的其餘脈衝。
在一個具體例子中，第一間隔t1可以為1ms，第二間隔t2可以為32ms。可以理解的是，在另一些實施例中，第一間隔t1也可以與第二間隔t2相同，或者，相鄰脈衝之間的時間間隔即第二時間間隔也可以存在不相同的多種參數，解碼單元1201配置相應的產生不同解碼信號的多個子解碼單元，且各子解碼單元對應的預設值不相同即可實現，即各子解碼單元在計數至到達不同預設值時產生相應的解碼信號，相對應的，輸出單元基於預設的程序，例如根據接收到的脈衝信號的數量控制多個子解碼單元中至少一個子解碼單元開啟。可以理解的是，由於對應預設值較小的子解碼單元會屏蔽對應預設值較大的子解碼單元，因此，控制多個子解碼單元中的
至少一個子解碼單元開啟，本質是輸出單元需要關閉預設值小於目標預設值的其他子解碼單元，至少預設值大於目標預設值的其他子解碼單元，則可以根據實際需要，例如電流情況判斷是否開啟；進一步需要說明的是，實際輸出解碼信號的子解碼單元的開啟順序可以和其對應的預設值無關，即使能信號TSEn0的時間間隔不一定從大到小。
結合參考圖3及圖4，在接收到上電信號Poweron後，即上電信號Poweron為高電平信號，振盪電路111生成週期性的振盪信號OSC；計數器11開始計數，以計數器11為16位計數器，第一次的計數值B<15：0>對應的第一預設值表徵振盪時長為1ms，第二次及之後的計數值B<15：0>對應的第二預設值表徵振盪時長為32ms為例；在第一次計數值B<15：0>到達第一預設值時，產生第一解碼信號En1ms的脈衝；在在第一次計數值B<15：0>到達第二預設值時，產生第二解碼信號En32ms的脈衝。輸出單元1202響應於第一解碼信號En1ms產生使能信號TSEn0的第一個脈衝，並在產生TSEn0的第一個脈衝之後產生關斷信號En1msDis，響應於第二解碼信號En32ms產生使能信號TSEn0的其餘脈衝，在產生使能信號TSEn0的脈衝期間產生第一復位信號CntRst，此時計數器11的計數值B<15：0>歸零。
參考圖1，模式控制模組102具有第一節點net1和第二節點net2，在工作模式下，通過第一節點net1輸出使能信號TSEn0，且第一節點net1輸出的使能信號TSEn0作為第一使能信號TSEn；在測試模式下，通過第二節點net2輸出使能信號，且第二節點net2輸出的使能信號TSEn0作為第二使能信號TmTSEn。
具體地，工作模式下，模式控制模組102可以截斷使能信號TSEn0向第二節點net2傳輸的傳輸路徑，或者，模式控制模組102可以具有拉低第二節點net2電位的功能，使第二節點net2輸出的使能信號TSEn0直接變為低
電平信號，即為無效的使能信號TSEn0。在測試模式下，模式控制模組102可以截斷使能信號TSEn0向第一節點net1傳輸的傳輸路徑，或者，模式控制模組102可以具有拉低第一節點net1電位的功能，使第一節點net1輸出的使能信號TSEn0直接變為低電平信號，即為無效的使能信號TSEn0。
圖5為本公開實施例提供的溫度檢測控制電路中模式控制模組102以及第二信號模組103的一種電路結構示意圖，圖6為本公開實施例提供的溫度檢測控制電路中各信號的信號時序圖。
結合參考圖5及圖6，在一些實施例中，模式控制模組102包括：第一控制單元112，具有第一節點net1，被配置為，接收測試信號TmTSProbe和使能信號TSEn0，並在測試信號TmTSProbe無效期間通過第一節點net1輸出使能信號TSEn0；在測試信號TmTSProbe有效期間，關斷由第一信號模組101提供的使能信號TSEn0傳輸至第一節點net1的傳輸路徑，或者，在測試信號TmTSProbe有效期間，使第一節點net1具有第一預設電平。
在測試信號TmTSProbe無效期間，第一控制單元112通過第一節點net1輸出的使能信號TSEn0作為第一使能信號TSEn，在測試信號TmTSProbe有效期間，使能信號TSEn0無法傳輸至第一節點net1，相應的，第一使能信號TSEn無效；或者，第一控制單元112可以直接將第一節點net1拉低到第一預設電平，相應的，第一使能信號TSEn無效，第一預設電平可以為低電平。
繼續參考圖5及圖6，模式控制單元102還可以包括：第二控制單元122，具有第二節點net2，被配置為，接收測試信號TmTSProbe和使能信號TSEn0，並在測試信號TmTSProbe有效期間通過第二節點net2輸出使能信號TSEn0；在測試信號TmTSProbe無效期間，關斷由第一信號模組101提供的使能信號TSEn0傳輸至第二節點net2的傳輸路徑，或者，在測試信號TmTSProbe無效期間，使第二節點net2具有第二預設電平。
在測試信號TmTSProbe有效期間，第二控制單元122通過第二節點net2輸出的使能信號TSEn0作為第二使能信號TmTSEn。在測試信號TmTSProbe無效期間，使能信號TSEn0無法傳輸至第二節點net2，相應的，第二使能信號TmTSEn無效；或者，第二控制單元122可以直接將第二節點net2拉低到第二預設電平，相應的，第二使能信號TmTSEn無效，第二預設電平可以為低電平。
參考圖6，在一些例子中，測試信號TmTSProbe為高電平信號，即測試信號TmTSProbe為邏輯“1”，則測試信號TmTSProbe有效，測試信號TmTSProbe為低電平信號，即測試信號TmTSProbe為邏輯“0”，則測試信號TmTSProbe無效。其中，“高”和“低”為有效和無效期間電平相比較而言的。
參考圖5，在一些實施例中，第一控制單元112可以包括：第一反相器inv1，第一反相器inv1的輸入端接收測試信號TmTSProbe；第一與非門AN1，具有第一輸入端以及第二輸入端，第一輸入端接收使能信號TSEn0，第二輸入端與第一反相器inv1的輸出端連接；第二反相器inv2，第二反相器inv2的輸入端與第一與非門AN1的輸出端連接，第二反相器inv2的輸出端作為第一節點net1。
結合參考圖5及圖6，在工作模式下，測試信號TmTSProbe為低電平信號即邏輯“0”，第一反相器inv1的輸出端為高電平信號即邏輯“1”，第一與非門AN1的第二輸入端為邏輯“1”，第一與非門AN1的輸出端與第一輸入端反相，即第一與非門AN1的輸出端輸出使能信號TSEn0的反相信號；第二反相器inv2的輸入端接收使能信號TSEn0的反相信號，相應的，第二反相器inv2的輸出端輸出該使能信號TSEn0，即輸出有效的第一使能信號TSEn0。在測試模式下，測試信號TmTSProbe為高電平信號即邏輯
“1”，第一反相器inv1的輸出端輸出低電平信號即邏輯“0”，第一與非門AN1的輸出端輸出高電平信號邏輯“1”；第二反相器inv2的輸入端接收邏輯“1”相應輸出邏輯“0”，即第一節點net1輸出低電平信號，此時第一節點net1輸出的第一使能信號TSEn無效。
繼續參考圖5，在一些實施例中，第二控制單元122可以包括：第二與非門AN2，具有第三輸入端和第四輸入端，第三輸入端接收使能信號TSEn0，第四輸入端接收測試信號TmTSProbe；第三反相器inv3，第三反相器inv3的輸入端與第二與非門AN2的輸出端連接，第三反相器inv3的輸出端作為第二節點net2。
結合參考圖5及圖6，在工作模式下，測試信號TmTSProbe為低電平信號即邏輯“0”，第二與非門AN2的第四輸入端為邏輯“0”，則第二與非門AN2的輸出端輸出高電平信號即邏輯“1”，第三反相器inv3的輸入端接收邏輯“1”，相應的，第三反相器inv3的輸出端輸出低電平信號即邏輯“0”，即第二節點net2輸出低電平信號，此時第二節點net2輸出的第二使能信號TmTSEn無效。在測試模式下，測試信號TmTSProbe為高電平信號即邏輯“1”，第二與非門AN2的輸出端與第三輸入端反相，即第二與非門AN2的輸出端輸出使能信號TSEn0的反相信號；第三反相器inv3的輸入端接收使能信號TSEn0的反相信號，相應的，第三反相器inv3的輸出端輸出該使能信號TSEn0，即輸出有效的第二使能信號TmTSEn。
在測試信號TmTSProbe無效期間，第二信號模組103接收有效的第一使能信號TSEn，並生成測溫使能信號TSCoreEn；在測試信號TmTSProbe有效期間，第二信號模組103接收有效的第二使能信號TmTSEn，並生成測溫使能信號TSCoreEn。在一個例子中，第一使能信號TSEn的電平上升沿可以作為生成測溫使能信號TSCoreEn脈衝起始位置的觸發沿；在另一個例子
中，第一使能信號TSEn的電平下降沿可以作為生成測溫使能信號TSCoreEn脈衝起始位置的觸發沿。在一個例子中，第二使能信號TmTSEn的電平上升沿可以作為生成測溫使能信號TSCoreEn脈衝起始位置的觸發沿；在另一個例子中，第二使能信號TmTSEn的電平下降沿可以作為生成測溫使能信號TSCoreEn脈衝起始位置的觸發沿。在一個例子中，測溫結束信號TSDone的電平上升沿可以作為測溫使能信號TSCoreEn脈衝結束位置的觸發沿；在另一個例子中，測溫接收信號TSDone的電平下降沿可以作為測溫使能信號TSCoreEn脈衝結束位置的觸發沿。
在一些實施例中，參考圖5，第二信號模組103可以包括：邏輯電路113，被配置為，接收第一使能信號TSEn和第二使能信號TmTSEn，生成觸發信號，觸發信號為脈衝信號；復位電路123，被配置為，接收測溫結束信號TSDone，以生成第二復位信號；其中，測溫結束信號TSDone表示溫度檢測未結束，則第二復位信號無效；測溫結束信號TSDone表示溫度檢測已結束，則第二復位信號有效；觸發電路133，被配置為，接收觸發信號以及第二復位信號，生成測溫使能信號TSCoreEn；其中，第二復位信號無效期間；測溫使能信號TSCoreEn用於控制溫度檢測模組進行溫度檢測，第二復位有效期間，測溫使能信號TSCoreEn用於控制溫度檢測模組結束溫度檢測。
結合參考圖5和圖6，第一使能信號TSEn的電平上升沿和第二使能信號TmTSEn的電平上升沿作為生成測溫使能信號TSCoreEn的電平上升沿的觸發沿；測溫結束信號TSDone的電平上升沿作為生成測溫使能信號TSCoreEn的電平下降沿的觸發沿。
參考圖5，在一些實施例中，邏輯電路113可以包括：第一邏輯電路31，具有第三節點na，被配置為，接收第一使能信號TSEn，並經由第三
節點na輸出第一觸發信號；其中，在測試信號TmTSProbe有效期間，第一觸發信號具有第三預設電平，測試信號TmTSProbe無效期間，第一觸發信號為脈衝信號；第二邏輯電路32，具有第四節點nb，被配置為，接收第二使能信號TmTSEn，並經由第四節點nb輸出第二觸發信號；其中，在測試信號TmTSProbe有效期間，第二觸發信號為脈衝信號，在測試信號TmTSProbe無效期間，第二觸發信號具有第四預設電平；與門電路33，兩個輸入端分別連接第三節點na和第四節點nb，並對第一觸發信號和第二觸發信號進行與運算，輸出觸發信號，通過第五節點nc輸出觸發信號。其中，與門電路33可以由一個與非門以及連接在與非門的輸出端的反相器構成。
其中，第三預設電平可以為高電平，相應第一觸發信號為低電平脈衝，第四預設電平可以為高電平，相應第二觸發信號為低電平脈衝。在測試信號有效期間，第一觸發信號為高電平信號，則第二觸發信號經由第五節點nc輸出作為觸發信號，即第五節點nc輸出的觸發信號為低電平脈衝信號。在測試信號無效期間，第二觸發信號為高電平信號，則第一觸發信號經由第五節點nc輸出作為觸發信號，即第五節點nc輸出的觸發信號為低電平脈衝信號。
圖7為本公開實施例提供的溫度檢測控制電路中第一邏輯電路具體電路結構示意圖以及各信號的時序圖。參考圖7，在一些例子中，第五節點nc輸出的脈衝信號可以為低電平脈衝。相應的，第一邏輯電路31可以包括：第三與非門AN3，具有第五輸入端in1和第六輸入端，第五輸入端in1接收第一使能信號TSEn，第六輸入端與第五輸入端in1之間經由奇數個第四反相器inv4連接，第三與非門AN3的輸出端out1為第三節點na。第三節點na輸出的第一觸發信號為低電平脈衝信號。
圖8為本公開實施例提供的溫度檢測控制電路中第二邏輯電路具體電路結構示意圖以及各信號的時序圖。參考圖8，第二邏輯電路32可以包括：第四與非門AN4，具有第七輸入端in2和第八輸入端，第七輸入端in2接收第二使能信號TmTSEn，第八輸入端與第七輸入端in2之間經由奇數個第五反相器inv5連接，第四與非門AN4的輸出端out2為第四節點nb。第四節點nb輸出的第二觸發信號為低電平脈衝信號。
圖9為本公開實施例提供的溫度檢測控制電路中復位電路的一種具體電路結構示意圖以及各信號的時序圖。參考圖9，復位電路123可以包括：第五與非門AN5，具有第九輸入端in3以及第十輸入端，第九輸入端in3接收測溫結束信號TSDone，第十輸入端與第九輸入端in3之間經由奇數個第六反相器inv6連接，第五與非門AN5的輸出端out3輸出第二復位信號。
繼續參考圖5，觸發電路133可以包括RS觸發器，RS觸發器的觸發端S接收觸發信號，RS觸發器的復位端R接收第二復位信號，RS觸發器的輸出端輸出測溫使能信號TSCoreEn。
繼續參考圖5，在一些實施例中，第二信號模組103還可以包括：第六與非門AN6，具有第十一輸入端以及第十二輸入端，第十一輸入端連接觸發電路133的輸出端，第十二輸入端接收上電信號Poweron；第七反相器inv7，第七反相器inv7的輸入端連接第六與非門AN6的輸出端，第七反相器inv7的輸出端輸出測溫使能信號TSCoreEn。
第六與非門AN6和第七反相器inv7作為測溫使能信號TSCoreEn傳輸路徑上的驅動電路，以提高觸發電路33的輸出端輸出的測溫使能信號TSCoreEn傳輸至溫度檢測模組的傳輸能力。
以下將結合圖5至圖9對測溫檢測控制電路的工作原理進行說明：
在測試模式下，測試信號TmTSProbe為邏輯“1”，第一使能信號TSEn為無效信號，第二使能信號TmTSEn有效，即第二使能信號TmTSEn為高電平脈衝信號；第二使能信號TmTSEn的電平變化沿觸發第四節點nb和第五節點nc輸出低電平脈衝信號，且觸發電路133的輸出端輸出為高電平脈衝信號的測溫使能信號TSCoreEn；在溫度檢測結束之後，測溫結束信號TSDone具有電平變化沿，相應生成為低電平脈衝信號的第二復位信號；觸發電路133在接收到第二復位信號的低電平脈衝後，對觸發電路133的輸出端進行復位，以使測溫使能信號TSCoreEn復位為無效信號。
在工作模式下，測試信號TmTSProbe為邏輯“0”，第一使能信號TSEn有效，即第一使能信號TSEn為高電平脈衝信號，第二使能信號TmTSEn為無效信號；第一使能信號TSEn的電平變化沿觸發第三節點na和第五節點nc輸出低電平脈衝信號，且觸發電路133的輸出端輸出為高電平脈衝信號的測溫使能信號TSCoreEn；在溫度檢測結束之後，測溫結束信號TSDone具有電平變化沿，相應生成為低電平脈衝信號的第二復位信號；觸發電路133在接收到第二復位信號的低電平脈衝後，對觸發電路133的輸出端進行復位，以使測溫使能信號TSCoreEn復位為無效信號。
本公開實施例還提供一種存儲裝置，該存儲裝置包括前述實施例提供的溫度檢測控制電路。以下將結合附圖對本公開實施例提供的存儲裝置進行詳細說明，需要說明的是，與前述實施例相同或者相應的部分，可參考前述實施例的描述，以下不做贅述。圖10為本公開實施例提供的存儲裝置的一種方塊圖，圖11為本公開實施例提供的存儲裝置的另一種方塊圖。
結合參考圖6、圖10及圖11，存儲裝置包括：存儲陣列300；溫度檢測控制電路301；溫度檢測模組302，用於響應於測溫使能信號TSCoreEn對存儲陣列進行溫度檢測，並輸出溫度檢測值TSOut。
存儲裝置可以為DRAM存儲裝置，例如為DDR5 DRAM存儲裝置或者DDR4 DRAM存儲裝置。在其他實施例中，存儲裝置還可以為SRAM存儲裝置、SDRAM存儲裝置、ROM存儲裝置或者閃存存儲裝置。
在一些實施例中，溫度檢測控制電路301和存儲陣列300接收到的上電信號可以為同一上電信號poweron，且上電信號poweron還可以給溫度檢測模組302供電。溫度檢測控制電路301產生測溫使能信號TSCoreEn，溫度檢測模組302響應於測溫使能信號TSCoreEn對存儲陣列300進行溫度檢測，獲取並輸出溫度檢測值TSOut。且溫度檢測模組302在完成溫度檢測後生成測溫結束信號TSDone，該測溫結束信號TSDone傳輸至溫度檢測控制電路301，以使溫度檢測控制電路301控制測溫使能信號TSCoreEn處於無效狀態。
參考圖11，存儲裝置還可以包括：刷新模組303，響應於溫度檢測值TSOut並生成與溫度檢測值TSOut相對應的刷新信號Srefclk，存儲陣列300接收該刷新信號Srefclk並調整刷新頻率。在一個具體例子中，若溫度檢測值TSOut偏高，則刷新控制模組303生成控制存儲陣列300降低刷新頻率的刷新信號Srefclk；若溫度檢測值TSOut在容許範圍內，則刷新控制模組生成控制存儲陣列300刷新頻率的刷新信號Srefclk可以保持不變。
在一些實施例中，第一信號模組101可以和刷新模組303集成在一起，例如兩者共同集成於自刷新模組(未圖示)內，如此，有利於保證第一信號模組101這一最初生成使能信號的模組能夠有效驅動刷新模組303，換句話說，當上述兩者集成在一起時，若第一信號模組101正常上電並使能，可以認為刷新模組303也會正常上電並使能，此時，有利於保證第一信號模組101生成的使能信號最終能夠被有效執行；若上述兩者集成在一起時，可能出現第一信號模組101正常上電而刷新模組303沒有正常上電的情
況，此時會造成無效的電流消耗，而若兩者集成在一起，則在刷新模組303沒有正常上電時，第一信號模組101大概率也不會正常上電，如此，有利於節省模式控制電路102和第二信號模組103、溫度檢測模組302的無效電流消耗。
存儲裝置還可以包括：暫存器305，暫存器305用於存儲溫度檢測值TSOut；測試電路306，測試電路306用於輸出溫度檢測值TSOut至測試焊盤307。
存儲裝置還可以包括解碼器304，解碼器304對溫度檢測值TSOut進行解碼處理，且解碼處理後的溫度檢測值TSOut存入暫存器305內。在一個例子中，暫存器305可以為模式暫存器4(Mode Register 4，MR4)，解碼器304為模式暫存器4對應的解碼器(MR4Decoder)。
測試電路306將溫度檢測值TSOut傳輸至焊盤307，以方便從焊盤307直接獲取溫度檢測值TSOut。
由前述分析可知，本公開實施例提供的存儲裝置，既可以實現在測試模式下對存儲陣列300的溫度檢測，又可以實現在工作模式下對存儲陣列300進行溫度檢測。
本領域的普通技術人員可以理解，上述各實施方式是實現本公開的具體實施例，而在實際應用中，可以在形式上和細節上對其作各種改變，而不偏離本公開實施例的精神和範圍。任何本領域技術人員，在不脫離本公開實施例的精神和範圍內，均可作各自更動與修改，因此本公開實施例的保護範圍應當以請求項限定的範圍為准。
101:第一信號模組
102:模式控制模組
103:第二信號模組
Claims (10)
- 一種溫度檢測控制電路，其特徵在於，包括：第一信號模組，被配置為，響應於上電信號生成使能信號，所述使能信號為脈衝信號；模式控制模組，被配置為，接收測試信號對所述使能信號進行分段傳輸，在所述測試信號無效期間輸出所述使能信號並將所述使能信號作為第一使能信號，在所述測試信號有效期間輸出所述使能信號並將所述使能信號作為第二使能信號；其中，在測試模式下所述測試信號有效，在工作模式下所述測試信號無效；第二信號模組，被配置為，接收所述第一使能信號、所述第二使能信號以及測溫結束信號，基於所述第一使能信號和所述測溫結束信號生成測溫使能信號，基於所述第二使能信號和所述測溫結束信號生成所述測溫使能信號，所述測溫使能信號用於控制溫度檢測模組進行溫度檢測。
- 如請求項1所述之溫度檢測控制電路，其特徵在於，所述第一信號模組包括：振盪電路，被配置為，響應於所述上電信號生成振盪信號；使能信號產生電路，被配置為，接收所述振盪信號，並基於所述振盪信號的振盪次數，生成所述使能信號。
- 如請求項2所述之溫度檢測控制電路，其特徵在於，所述使能信號產生電路包括： 計數器，被配置為，接收所述振盪信號並對所述振盪信號的振盪次數進行計數，獲取計數值，且所述計數值歸零後重新對所述振盪信號的振盪次數進行計數；脈衝生成單元，被配置為，接收所述計數值，並在所述計數值到達預設值時產生所述使能信號，並控制所述計數器的所述計數值歸零。
- 如請求項3所述之溫度檢測控制電路，其特徵在於，所述脈衝生成單元包括：解碼單元，被配置為，接收所述計數值，並在所述計數值到達所述預設值時產生解碼信號，所述解碼信號為脈衝信號；輸出單元，被配置為，響應於所述解碼信號，生成所述使能信號以及第一復位信號，所述使能信號的脈衝寬度大於所述解碼信號的脈衝寬度，所述第一復位信號用於控制所述計數器的所述計數值歸零。
- 如請求項4所述之溫度檢測控制電路，其特徵在於，所述預設值包括第一預設值以及第二預設值，且所述第一預設值小於所述第二預設值；所述解碼單元包括：第一解碼單元，被配置為，接收所述計數值，並在所述計數值到達所述第一預設值時產生第一解碼信號，所述第一解碼信號用於控制所述使能信號的第一個脈衝生成；第二解碼單元，被配置為，接收所述計數值，並在所述計數值到達所述第二預設值時產生第二解碼信號，所述第二解碼信號用於控制所述使能信號的其餘脈衝生成； 所述輸出單元還被配置為，響應於所述使能信號的第一個脈衝，生成關斷信號，所述關斷信號控制所述第一解碼單元停止工作。
- 如請求項1所述之溫度檢測控制電路，其特徵在於，所述模式控制模組包括：第一控制單元，具有第一節點，被配置為，接收所述測試信號和所述使能信號，並在所述測試信號無效期間通過所述第一節點輸出所述使能信號；在所述測試信號有效期間，關斷由所述第一信號模組提供的所述使能信號傳輸至所述第一節點的傳輸路徑，或者，在所述測試信號有效期間，使所述第一節點具有第一預設電平；第二控制單元，具有第二節點，被配置為，接收所述測試信號和所述使能信號，並在所述測試信號有效期間通過所述第二節點輸出所述使能信號；在所述測試信號無效期間，關斷由所述第一信號模組提供的所述使能信號傳輸至所述第二節點的傳輸路徑，或者，在所述測試信號無效期間，使所述第二節點具有第二預設電平。
- 如請求項1所述之溫度檢測控制電路，其特徵在於，所述第二信號模組包括：邏輯電路，被配置為，接收所述第一使能信號和所述第二使能信號，生成觸發信號，所述觸發信號為脈衝信號；復位電路，被配置為，接收所述測溫結束信號，以生成第二復位信號；其中，所述測溫結束信號表示溫度檢測未結束，則所述第二復位信號無效；所述測溫結束信號表示溫度檢測已結束，則所述第二復位信號有效； 觸發電路，被配置為，接收所述觸發信號以及所述第二復位信號，生成所述測溫使能信號；其中，所述第二復位信號無效期間；所述測溫使能信號用於控制所述溫度檢測模組進行溫度檢測，所述第二復位有效期間，所述測溫使能信號用於控制所述溫度檢測模組結束溫度檢測。
- 如請求項7所述之溫度檢測控制電路，其特徵在於，所述邏輯電路包括：第一邏輯電路，具有第三節點，被配置為，接收所述第一使能信號，並經由所述第三節點輸出第一觸發信號；其中，在所述測試信號有效期間，所述第一觸發信號具有第三預設電平，所述測試信號無效期間，所述第一觸發信號為脈衝信號；第二邏輯電路，具有第四節點，被配置為，接收所述第二使能信號，並經由所述第四節點輸出第二觸發信號；其中，在所述測試信號有效期間，所述第二觸發信號為脈衝信號，在所述測試信號無效期間，所述第二觸發信號具有第四預設電平；與門電路，兩個輸入端分別連接所述第三節點和所述第四節點，並對所述第一觸發信號和所述第二觸發信號進行與運算，輸出所述觸發信號。
- 一種存儲裝置，其特徵在於，包括：存儲陣列；如請求項1-8中任一項所述的溫度檢測控制電路；所述溫度檢測模組，用於響應於所述測溫使能信號對所述存儲陣列進行溫度檢測，並輸出溫度檢測值。
- 如請求項9所述之存儲裝置，其特徵在於，還包括： 暫存器，所述暫存器用於存儲所述溫度檢測值；測試電路，所述測試電路用於輸出所述溫度檢測值至測試焊盤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210970506.X | 2022-08-12 | ||
| CN202210970506.XA CN117629450A (zh) | 2022-08-12 | 2022-08-12 | 温度检测控制电路以及存储装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI831448B true TWI831448B (zh) | 2024-02-01 |
| TW202407700A TW202407700A (zh) | 2024-02-16 |
Family
ID=89850458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111141235A TWI831448B (zh) | 2022-08-12 | 2022-10-28 | 溫度檢測控制電路以及存儲裝置 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN117629450A (zh) |
| TW (1) | TWI831448B (zh) |
| WO (1) | WO2024031817A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080129341A1 (en) * | 2006-12-01 | 2008-06-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus |
| US20110204957A1 (en) * | 2008-05-27 | 2011-08-25 | Renesas Electronics Corporation | Semiconductor integrated circuit and operation method for the same |
| US10365318B2 (en) * | 2014-08-20 | 2019-07-30 | Darryl G. Walker | Testing and setting performance parameters in a semiconductor device and method therefor |
| CN113472190A (zh) * | 2021-06-11 | 2021-10-01 | 深圳欧陆通电子股份有限公司 | 一种开关电源的低温启动方法和开关电源 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522433B1 (ko) * | 2003-04-29 | 2005-10-20 | 주식회사 하이닉스반도체 | 도메인 크로싱 회로 |
| KR20130015940A (ko) * | 2011-08-05 | 2013-02-14 | 에스케이하이닉스 주식회사 | 온도센서 테스트회로를 포함하는 반도체메모리장치 |
| CN104749515B (zh) * | 2015-03-31 | 2017-12-15 | 中国人民解放军国防科学技术大学 | 一种基于顺序等分分段式的低功耗扫描测试方法和装置 |
| CN106771981A (zh) * | 2017-01-18 | 2017-05-31 | 大唐微电子技术有限公司 | 一种测试控制电路、芯片及测试控制方法 |
| CN108896903A (zh) * | 2018-06-13 | 2018-11-27 | 天津大学 | 基于逻辑加密的逐次验证型安全扫描链装置和方法 |
| CN212909796U (zh) * | 2020-07-08 | 2021-04-06 | 深圳市华盛昌科技实业股份有限公司 | 带测温功能的可视门铃电路及可视门铃 |
| US20220149762A1 (en) * | 2020-11-11 | 2022-05-12 | Global Mixed-Mode Technology Inc. | Motor controller |
-
2022
- 2022-08-12 CN CN202210970506.XA patent/CN117629450A/zh active Pending
- 2022-10-09 WO PCT/CN2022/124146 patent/WO2024031817A1/zh unknown
- 2022-10-28 TW TW111141235A patent/TWI831448B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080129341A1 (en) * | 2006-12-01 | 2008-06-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus |
| US20110204957A1 (en) * | 2008-05-27 | 2011-08-25 | Renesas Electronics Corporation | Semiconductor integrated circuit and operation method for the same |
| US10365318B2 (en) * | 2014-08-20 | 2019-07-30 | Darryl G. Walker | Testing and setting performance parameters in a semiconductor device and method therefor |
| CN113472190A (zh) * | 2021-06-11 | 2021-10-01 | 深圳欧陆通电子股份有限公司 | 一种开关电源的低温启动方法和开关电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202407700A (zh) | 2024-02-16 |
| WO2024031817A1 (zh) | 2024-02-15 |
| CN117629450A (zh) | 2024-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI774787B (zh) | 記憶體控制器及其操作方法 | |
| US9647670B2 (en) | Oscillator with dynamic gain control | |
| JPS59162690A (ja) | 擬似スタテイツクメモリ | |
| US8116161B2 (en) | System and method for refreshing a DRAM device | |
| JP2004259343A (ja) | 半導体記憶装置 | |
| US9350336B2 (en) | Timing compensation using the system clock | |
| KR100476891B1 (ko) | 반도체 메모리 장치의 동작 모드에 따라 가변적인리스토어 시간을 갖는 리프레쉬 회로 및 그 리프레쉬 방법 | |
| JPH10177058A (ja) | 速度検出器を有する集積回路 | |
| TWI831448B (zh) | 溫度檢測控制電路以及存儲裝置 | |
| JPH05307882A (ja) | リフレッシュ要求回路 | |
| US10631248B2 (en) | Mid-cycle adjustment of internal clock signal timing | |
| TWI553655B (zh) | 動態隨機存取記憶體字元線控制電路、動態隨機存取記憶體模組及動態隨機存取記憶體字元線電壓控制方法 | |
| WO2024036725A1 (zh) | 监测电路以及存储系统 | |
| KR100808578B1 (ko) | 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치 | |
| US20240061026A1 (en) | Monitoring circuit and storage system | |
| TWI681631B (zh) | N位元計數器及除頻器 | |
| JPH04259986A (ja) | 半導体記憶装置 | |
| TWI789184B (zh) | 微控制器及其記憶體控制方法 | |
| US11817142B2 (en) | Refresh circuit and memory | |
| JPS5828608B2 (ja) | 演算処理装置 | |
| JPH01213892A (ja) | ダイナミック型半導体記憶装置 | |
| JPH0261890A (ja) | ダイナミック型半導体記憶装置 | |
| JPH0799621B2 (ja) | ダイナミック型半導体記憶装置 | |
| JP2924511B2 (ja) | 半導体記憶装置 | |
| KR100402099B1 (ko) | 메모리소자의 리프레쉬주기 발생회로 |