JPH05307882A - リフレッシュ要求回路 - Google Patents
リフレッシュ要求回路Info
- Publication number
- JPH05307882A JPH05307882A JP4080194A JP8019492A JPH05307882A JP H05307882 A JPH05307882 A JP H05307882A JP 4080194 A JP4080194 A JP 4080194A JP 8019492 A JP8019492 A JP 8019492A JP H05307882 A JPH05307882 A JP H05307882A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- temperature
- circuit
- refresh request
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】リフレッシュ周期がＤＲＡＭの保持時間と逆の
温度特性を有するために、リフレッシュ率，消費電流の
低減が阻害されるが、これを防ぐこと。 【構成】ＣＲ発振器１０１の周波数温度依存性を利用し
た温度検出回路により、低温，中温，高温の３区間の温
度領域を検出し、リフレッシュ周期設定用の分周回路１
０９の分周数を切りかえることで、低温時のリフレッシ
ュ周期を高温時よりも長くして、ＤＲＡＭの保持時間の
温度特性と合わせる。
温度特性を有するために、リフレッシュ率，消費電流の
低減が阻害されるが、これを防ぐこと。 【構成】ＣＲ発振器１０１の周波数温度依存性を利用し
た温度検出回路により、低温，中温，高温の３区間の温
度領域を検出し、リフレッシュ周期設定用の分周回路１
０９の分周数を切りかえることで、低温時のリフレッシ
ュ周期を高温時よりも長くして、ＤＲＡＭの保持時間の
温度特性と合わせる。
Description
【０００１】
【産業上の利用分野】本発明はリフレッシュ要求回路に
関し、特にＤＲＡＭ集積回路に使用されるリフレッシュ
要求回路に関する。
関し、特にＤＲＡＭ集積回路に使用されるリフレッシュ
要求回路に関する。
【０００２】
【従来の技術】メモリーセルの持つ容量に電荷を保持す
ることで記憶を行なうＤＲＡＭでは、デバイス中に存在
するさまざまなリーク電流により、保持した電荷は時間
と共に減少する。このため、一定時間毎にリフレッシュ
と呼ばれる記憶データの再書き込みを行なう必要があ
る。このように、一定時間内に全メモリーセルへリフレ
ッシュ動作を制御する回路がリフレッシュ要求回路であ
る。ＤＲＡＭ回路において、リフレッシュは各ワード線
単位で行なわれるため、ワード線の本数のリフレッシュ
実行で、全メモリーセルがリフレッシュされる。
ることで記憶を行なうＤＲＡＭでは、デバイス中に存在
するさまざまなリーク電流により、保持した電荷は時間
と共に減少する。このため、一定時間毎にリフレッシュ
と呼ばれる記憶データの再書き込みを行なう必要があ
る。このように、一定時間内に全メモリーセルへリフレ
ッシュ動作を制御する回路がリフレッシュ要求回路であ
る。ＤＲＡＭ回路において、リフレッシュは各ワード線
単位で行なわれるため、ワード線の本数のリフレッシュ
実行で、全メモリーセルがリフレッシュされる。
【０００３】従来のリフレッシュ要求回路は、図４に示
すように、４個のインバータからなるリング発振器３０
１，Ｎ分周器３０２，リフレッシュｎビットアドレスカ
ウンタ３０３より構成されている。リング発振器３０１
とＮ分周器３０２は、ＤＲＡＭの最小保持時間を満足す
る周期でリフレッシュ信号（ＱＲＥＦ）３０４を発生す
るよう設定され、リフレッシュ信号３０４が発生したと
き、２n 本のワード線のうち、リフレッシュｎビットア
ドレスカウンタ３０３で指定されるワード線上のメモリ
ーセルをリフレッシュする。リフレッシュ終了後、リフ
レッシュ終了信号（ＥＲＥＦ）３０５により、Ｎ分周器
３０２のリセットおよびリフレッシュｎビットアドレス
カウンタ３０３のカウントアップ３０６を行ない、次の
リフレッシュ期間に移る。
すように、４個のインバータからなるリング発振器３０
１，Ｎ分周器３０２，リフレッシュｎビットアドレスカ
ウンタ３０３より構成されている。リング発振器３０１
とＮ分周器３０２は、ＤＲＡＭの最小保持時間を満足す
る周期でリフレッシュ信号（ＱＲＥＦ）３０４を発生す
るよう設定され、リフレッシュ信号３０４が発生したと
き、２n 本のワード線のうち、リフレッシュｎビットア
ドレスカウンタ３０３で指定されるワード線上のメモリ
ーセルをリフレッシュする。リフレッシュ終了後、リフ
レッシュ終了信号（ＥＲＥＦ）３０５により、Ｎ分周器
３０２のリセットおよびリフレッシュｎビットアドレス
カウンタ３０３のカウントアップ３０６を行ない、次の
リフレッシュ期間に移る。
【０００４】
【発明が解決しようとする課題】ＤＲＡＭの保持時間
は、高温になる程小さく（１０℃で約１／２）なるか、
リング発振器３０１の周波数は高温になる程低くなると
いう逆依存を示す。リフレッシュ周期は、高温時の保持
特性に設定されているので、常温でのリフレッシュ周期
は保持時間に対して不必要に短かくなり、リフレッシュ
率の減少，消費電流の減少を阻害するという問題点があ
った。
は、高温になる程小さく（１０℃で約１／２）なるか、
リング発振器３０１の周波数は高温になる程低くなると
いう逆依存を示す。リフレッシュ周期は、高温時の保持
特性に設定されているので、常温でのリフレッシュ周期
は保持時間に対して不必要に短かくなり、リフレッシュ
率の減少，消費電流の減少を阻害するという問題点があ
った。
【０００５】本発明の目的は、前記問題点を解決し、リ
フレッシュ率を減少させず、消費電流の減少を阻害しな
いようにしたリフレッシュ要求回路を提供することにあ
る。
フレッシュ率を減少させず、消費電流の減少を阻害しな
いようにしたリフレッシュ要求回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明のリフレッシュ要
求回路の構成は、リフレッシュを必要とする回路に、所
定時間毎にリフレッシュ要求信号を出力するリフレッシ
ュ要求回路において、前記リフレッシュの周期を、高温
時には短かく、低温では長くしたパルスを、前記リフレ
ッシュ要求信号として出力する手段を設けたことを特徴
とする。
求回路の構成は、リフレッシュを必要とする回路に、所
定時間毎にリフレッシュ要求信号を出力するリフレッシ
ュ要求回路において、前記リフレッシュの周期を、高温
時には短かく、低温では長くしたパルスを、前記リフレ
ッシュ要求信号として出力する手段を設けたことを特徴
とする。
【０００７】
【実施例】図１は本発明の一実施例のリフレッシュ要求
回路を示すブロック図、図２は図１の各部のタイミング
図である。
回路を示すブロック図、図２は図１の各部のタイミング
図である。
【０００８】図１，図２において、本実施例は、抵抗１
０２，コンデンサ１０３，インバータ１１３，１１６か
らなるＣＲ発振器１０１が、正の温度特性を有する抵抗
１０２により、温度に対して発振周波数が変化する。水
晶振動子１１５，インバータ１１４，１１６からなる３
２ＫＨｚの水晶発振回路１０４は、４分周回路１０５で
分周した８ＫＨｚの出力（ＣＬＲＥＦ）を基準信号とし
て使用する。前記基準信号ＣＬＲＥＦのハイ区間にＣＲ
発振器１０１の出力ＣＬＶＲのパルス数を、４ビット２
進カウンタ１０６により計測する。ここで、ＡＮＤゲー
ト１１２を介している。
０２，コンデンサ１０３，インバータ１１３，１１６か
らなるＣＲ発振器１０１が、正の温度特性を有する抵抗
１０２により、温度に対して発振周波数が変化する。水
晶振動子１１５，インバータ１１４，１１６からなる３
２ＫＨｚの水晶発振回路１０４は、４分周回路１０５で
分周した８ＫＨｚの出力（ＣＬＲＥＦ）を基準信号とし
て使用する。前記基準信号ＣＬＲＥＦのハイ区間にＣＲ
発振器１０１の出力ＣＬＶＲのパルス数を、４ビット２
進カウンタ１０６により計測する。ここで、ＡＮＤゲー
ト１１２を介している。
【０００９】ＣＲ発振器１０１の発振周波数は、負の温
度特性を有するから、４ビット２進カウンタ１０６によ
り計測したパルス数は温度が高い程少なくなる。前記パ
ルス数の４ビット２進値ＣＯＵＮＴを、デコーダ１０７
により高温ＤＣＨ，中温出力ＤＣＭ，低温出力ＤＣＬの
３区間に分けて出力することで、温度検出ができる。
度特性を有するから、４ビット２進カウンタ１０６によ
り計測したパルス数は温度が高い程少なくなる。前記パ
ルス数の４ビット２進値ＣＯＵＮＴを、デコーダ１０７
により高温ＤＣＨ，中温出力ＤＣＭ，低温出力ＤＣＬの
３区間に分けて出力することで、温度検出ができる。
【００１０】４個のインバータ１１７，１１８，１１
９，１２０からなるリング発振器１０８の発振を５個の
２分周回路１０９で次々と分周することで、リフレッシ
ュ周期を決定している。クロックインバータ１１０は、
８分周，１６分周，３２分周の各出力信号を切り換え可
能である。この切り換えは、３つの温度検出出力ＤＣ
Ｈ，ＤＣＭ，ＤＣＬによって行なうことで、リフレッシ
ュ周期の高温時：中温時：低温時を、１：２：４とす
る。ここで、各分周回路１０９には、リセット信号１２
１が印加される。リフレッシュ要求信号（ＱＲＥＦ）は
インバータ１２２を介して、出力される。
９，１２０からなるリング発振器１０８の発振を５個の
２分周回路１０９で次々と分周することで、リフレッシ
ュ周期を決定している。クロックインバータ１１０は、
８分周，１６分周，３２分周の各出力信号を切り換え可
能である。この切り換えは、３つの温度検出出力ＤＣ
Ｈ，ＤＣＭ，ＤＣＬによって行なうことで、リフレッシ
ュ周期の高温時：中温時：低温時を、１：２：４とす
る。ここで、各分周回路１０９には、リセット信号１２
１が印加される。リフレッシュ要求信号（ＱＲＥＦ）は
インバータ１２２を介して、出力される。
【００１１】本実施例は、温度変化に対応して出力を変
える温度検出回路と前記出力により切り換え可能な可変
分周回路を有することを特徴とする。
える温度検出回路と前記出力により切り換え可能な可変
分周回路を有することを特徴とする。
【００１２】図３は本発明の他の実施例のブロック図で
ある。
ある。
【００１３】図３において、本実施例は、ＣＲ発振器２
０１，水晶発振器２０２，４分周回路２０３，ＡＮＤゲ
ート２１４，４ビット２進カウンタ２０４，デコーダ２
０５，インバータ２１５，２１６，２１７，可変リング
発振器２０６，３個の２分周回路２１０とを備えてい
る。
０１，水晶発振器２０２，４分周回路２０３，ＡＮＤゲ
ート２１４，４ビット２進カウンタ２０４，デコーダ２
０５，インバータ２１５，２１６，２１７，可変リング
発振器２０６，３個の２分周回路２１０とを備えてい
る。
【００１４】ここで、前記ＣＲ発振器２０１がデコーダ
２０５までは各々図１と同様であってよい。可変リング
発振器２０６は、第１，第２，第３のクロックインバー
タ２０７，２０８，２０９とインバータ２１２，２１
３，２１５とを有する。出力ＤＣＨ，ＤＣＭ，ＤＣＬ
は、直接及び各々インバータ２１５，２１６，２１７を
介して、リング発振器２０６に入力される。第１，第
２，第３のクロックインバータ２０７，２０８，２０９
は、いずれも４個の電界効果トランジスタからなる。３
個の２分周回路２１０は、次々と分周を行いリフレッシ
ュ要求信号（ＱＲＥＦ）２１１を出力する。
２０５までは各々図１と同様であってよい。可変リング
発振器２０６は、第１，第２，第３のクロックインバー
タ２０７，２０８，２０９とインバータ２１２，２１
３，２１５とを有する。出力ＤＣＨ，ＤＣＭ，ＤＣＬ
は、直接及び各々インバータ２１５，２１６，２１７を
介して、リング発振器２０６に入力される。第１，第
２，第３のクロックインバータ２０７，２０８，２０９
は、いずれも４個の電界効果トランジスタからなる。３
個の２分周回路２１０は、次々と分周を行いリフレッシ
ュ要求信号（ＱＲＥＦ）２１１を出力する。
【００１５】本実施例は、分周回路は固定であり、周波
数可変なリング発振器を有することを特徴とする。
数可変なリング発振器を有することを特徴とする。
【００１６】可変リング発振器２０６は、電流駆動能力
の異なる３種類の第１，第２，第３のクロックインバー
タ２０７，２０８，２０９を備え、デコーダ２０５出力
ＤＣＬ，ＤＣＭ，ＤＣＨによりこれらインバータの切り
換えを行ない、発振周波数を変更することで、温度に対
応してリフレッシュ要求周期を決定する。温度が低くな
る程、発振周波数を低くすることで、リング発振器２０
６の消費電力を小さくすることができる。
の異なる３種類の第１，第２，第３のクロックインバー
タ２０７，２０８，２０９を備え、デコーダ２０５出力
ＤＣＬ，ＤＣＭ，ＤＣＨによりこれらインバータの切り
換えを行ない、発振周波数を変更することで、温度に対
応してリフレッシュ要求周期を決定する。温度が低くな
る程、発振周波数を低くすることで、リング発振器２０
６の消費電力を小さくすることができる。
【００１７】
【発明の効果】以上説明したように、本発明は、特に温
度によるＤＲＡＭの保持時間に対応してリフレッシュの
要求の周期を高温では短く、低温では長くしたので、リ
フレッシュ率の低減，消費電流の低減という効果を有す
る。
度によるＤＲＡＭの保持時間に対応してリフレッシュの
要求の周期を高温では短く、低温では長くしたので、リ
フレッシュ率の低減，消費電流の低減という効果を有す
る。
【図１】本発明の一実施例のリフレッシュ要求回路を示
すブロック図である。
すブロック図である。
【図２】図１のリフレッシュ要求回路を示すタイミング
図である。
図である。
【図３】本発明の他の実施例のブロック図である。
【図４】従来のリフレッシュ要求回路を示すブロック図
である。
である。
１０１，２０１ ＣＲ発振器 １０４，２０２ 水晶発振器 １０６，２０４ ４ビット２進カウンタ １０７，２０５ デコーダ １０８，２０６ リング発振器 １０５，２０３ ４分周回路 １１２，２１４ ＡＮＤゲート １０９，２１０ ２分周回路 ２０７，２０８，２０９，１１０ クロックインバー
タ
タ
Claims (3)
- 【請求項１】 リフレッシュを必要とする回路に、所定
時間毎にリフレッシュ要求信号を出力するリフレッシュ
要求回路において、前記リフレッシュの周期を、高温時
には短かく、低温では長くしたパルスを、前記リフレッ
シュ要求信号として出力する手段を設けたことを特徴と
するリフレッシュ要求回路。 - 【請求項２】 前記手段が、温度検出回路の出力により
異ならしめた分周数のパルスが、前記リフレッシュ要求
信号として出力される回路となっている請求項１記載の
リフレッシュ要求回路。 - 【請求項３】 前記手段が、温度検出回路の出力により
異ならしめた発振周波数を分周して、前記リフレッシュ
要求信号として出力される回路となっている請求項１記
載のリフレッシュ要求回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080194A JPH05307882A (ja) | 1992-04-02 | 1992-04-02 | リフレッシュ要求回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080194A JPH05307882A (ja) | 1992-04-02 | 1992-04-02 | リフレッシュ要求回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05307882A true JPH05307882A (ja) | 1993-11-19 |
Family
ID=13711577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080194A Withdrawn JPH05307882A (ja) | 1992-04-02 | 1992-04-02 | リフレッシュ要求回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05307882A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030035835A (ko) * | 2001-10-29 | 2003-05-09 | 미쓰비시덴키 가부시키가이샤 | 반도체 기억 장치 |
| US6934210B2 (en) | 2001-08-30 | 2005-08-23 | Renesas Technology Corporation | Semiconductor memory circuit |
| WO2005124785A1 (ja) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | 半導体装置の温度検出器および半導体記憶装置 |
| US7005931B2 (en) | 2003-06-18 | 2006-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit |
| US7248526B2 (en) | 2004-07-16 | 2007-07-24 | Elpida Memory, Inc. | Refresh period generating circuit |
| KR100772150B1 (ko) * | 2005-07-06 | 2007-10-31 | 키몬다 아게 | 메모리 디바이스용 온도 의존적 자기-재생 모듈 |
| KR100806608B1 (ko) * | 2006-11-02 | 2008-02-25 | 주식회사 하이닉스반도체 | 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치 |
| KR100832006B1 (ko) * | 2006-09-29 | 2008-05-26 | 주식회사 하이닉스반도체 | 셀프리프레쉬 주기 생성장치를 구비하는 반도체메모리소자및 그의 구동방법 |
| US7459983B2 (en) | 2005-06-17 | 2008-12-02 | Renesas Technology Corp. | Temperature detecting semiconductor device |
| US7477562B2 (en) | 2005-08-10 | 2009-01-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device and a refresh clock signal generator thereof |
| EP2634919A1 (en) * | 2012-02-29 | 2013-09-04 | Nxp B.V. | Level shifter, oscillator circuit using the same and method |
-
1992
- 1992-04-02 JP JP4080194A patent/JPH05307882A/ja not_active Withdrawn
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6934210B2 (en) | 2001-08-30 | 2005-08-23 | Renesas Technology Corporation | Semiconductor memory circuit |
| US7088636B2 (en) | 2001-08-30 | 2006-08-08 | Renesas Technology Corporation | Semiconductor memory circuit |
| US8223577B2 (en) | 2001-08-30 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor memory circuit |
| US7292496B2 (en) | 2001-08-30 | 2007-11-06 | Renesas Technology Corporation | Semiconductor memory circuit |
| US7995417B2 (en) | 2001-08-30 | 2011-08-09 | Renesas Electronics Corporation | Semiconductor memory circuit |
| US7821862B2 (en) | 2001-08-30 | 2010-10-26 | Renesas Electronics Corporation | Semiconductor memory circuit |
| KR20030035835A (ko) * | 2001-10-29 | 2003-05-09 | 미쓰비시덴키 가부시키가이샤 | 반도체 기억 장치 |
| US7005931B2 (en) | 2003-06-18 | 2006-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor integrated circuit |
| US7492657B2 (en) | 2004-06-18 | 2009-02-17 | Fujitsu Limited | Semiconductor device temperature sensor and semiconductor storage device |
| WO2005124785A1 (ja) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | 半導体装置の温度検出器および半導体記憶装置 |
| US7646659B2 (en) | 2004-06-18 | 2010-01-12 | Fujitsu Microelectronics Limited | Semiconductor device temperature sensor and semiconductor storage device |
| US7248526B2 (en) | 2004-07-16 | 2007-07-24 | Elpida Memory, Inc. | Refresh period generating circuit |
| US7489580B2 (en) | 2004-07-16 | 2009-02-10 | Elpida Memory, Inc. | Refresh period generating circuit |
| US7459983B2 (en) | 2005-06-17 | 2008-12-02 | Renesas Technology Corp. | Temperature detecting semiconductor device |
| KR100772150B1 (ko) * | 2005-07-06 | 2007-10-31 | 키몬다 아게 | 메모리 디바이스용 온도 의존적 자기-재생 모듈 |
| US7477562B2 (en) | 2005-08-10 | 2009-01-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device and a refresh clock signal generator thereof |
| KR100832006B1 (ko) * | 2006-09-29 | 2008-05-26 | 주식회사 하이닉스반도체 | 셀프리프레쉬 주기 생성장치를 구비하는 반도체메모리소자및 그의 구동방법 |
| US7508332B2 (en) | 2006-11-02 | 2009-03-24 | Hynix Semiconductor Inc. | On die thermal sensor having analog-to-digital converter for use in semiconductor memory device |
| KR100806608B1 (ko) * | 2006-11-02 | 2008-02-25 | 주식회사 하이닉스반도체 | 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치 |
| EP2634919A1 (en) * | 2012-02-29 | 2013-09-04 | Nxp B.V. | Level shifter, oscillator circuit using the same and method |
| CN103297030A (zh) * | 2012-02-29 | 2013-09-11 | Nxp股份有限公司 | 电平移位器、采用电平移位器的振荡器电路和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7551505B1 (en) | Memory refresh method and apparatus | |
| US20040041606A1 (en) | Synchronous mirror delay (smd) circuit and method including a ring oscillator for timing coarse and fine delay intervals | |
| JP2843481B2 (ja) | リフレッシュアドレステスト回路を備えた半導体メモリ装置 | |
| JPS6057156B2 (ja) | 半導体メモリ装置 | |
| US6898140B2 (en) | Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors | |
| JPH08287676A (ja) | 半導体メモリ装置 | |
| US6795363B2 (en) | Refresh control method of semiconductor memory device and semiconductor memory device comprising the same control method | |
| JPH05307882A (ja) | リフレッシュ要求回路 | |
| JP2004259343A (ja) | 半導体記憶装置 | |
| EP0743757B1 (en) | Programmable binary/interleave sequence counter | |
| JP4167106B2 (ja) | 半導体メモリ装置の動作モードにより可変なリストア時間を有するリフレッシュ回路及びそのリフレッシュ方法 | |
| US6570802B2 (en) | Semiconductor memory device | |
| JP3880641B2 (ja) | Ｄｒａｍのリフレッシュコントロール回路及びリフレッシュコントロール方法 | |
| JPH0553677A (ja) | 発振回路 | |
| JPH0793971A (ja) | ダイナミック型半導体記憶装置 | |
| KR100421904B1 (ko) | 반도체 소자의 리프래쉬 회로 | |
| JPH05189964A (ja) | Ｄｒａｍコントロール回路及び半導体装置のコントロール回路 | |
| US6226223B1 (en) | Low latency dynamic random access memory | |
| JPH04318390A (ja) | 半導体メモリ | |
| JPH0411388Y2 (ja) | ||
| JP2924511B2 (ja) | 半導体記憶装置 | |
| KR100402099B1 (ko) | 메모리소자의 리프레쉬주기 발생회로 | |
| KR100348220B1 (ko) | 리프레쉬장치 | |
| JPS63257990A (ja) | シリアルアクセスメモリ | |
| JPH1145563A (ja) | 半導体集積回路並びに半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |