KR100772150B1 - 메모리 디바이스용 온도 의존적 자기-재생 모듈 - Google Patents

메모리 디바이스용 온도 의존적 자기-재생 모듈 Download PDF

Info

Publication number
KR100772150B1
KR100772150B1 KR1020060063083A KR20060063083A KR100772150B1 KR 100772150 B1 KR100772150 B1 KR 100772150B1 KR 1020060063083 A KR1020060063083 A KR 1020060063083A KR 20060063083 A KR20060063083 A KR 20060063083A KR 100772150 B1 KR100772150 B1 KR 100772150B1
Authority
KR
South Korea
Prior art keywords
signal
temperature
self
frequency
trimming
Prior art date
Application number
KR1020060063083A
Other languages
English (en)
Other versions
KR20070005517A (ko
Inventor
피터 스웨이트
볼프강 호켄마이어
Original Assignee
키몬다 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키몬다 아게 filed Critical 키몬다 아게
Publication of KR20070005517A publication Critical patent/KR20070005517A/ko
Application granted granted Critical
Publication of KR100772150B1 publication Critical patent/KR100772150B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

자기-재생 모듈은 제 1 주파수를 갖는 제 1 신호를 제공하도록 구성된 오실레이터, 제 2 주파수를 갖는 제 2 신호를 제공하기 위해 상기 제 1 신호를 트리밍하도록 구성된 트리밍 분배기, 및 상기 메모리 디바이스의 온도를 감지하고 온도 신호를 제공하도록 구성된 온도 센서를 포함한다. 상기 자기-재생 모듈은 상기 온도 신호를 수신하고 상기 온도 신호에 기초하여 제 3 신호를 제공하도록 구성된 온도 룩업 테이블, 및 상기 제 2 신호 및 상기 제 3 신호에 기초하여 자기-재생 펄스를 제공하도록 구성된 온도 분배기를 포함한다.

Description

메모리 디바이스용 온도 의존적 자기-재생 모듈{Temperature dependent self-refresh module for a memory device}
첨부한 도면들을 참조하면, 본 발명의 실시예들이 더욱 쉽게 이해된다. 상기 도면들의 요소들은 서로에 대해 축척(scale)대로 되어 있지는 않다. 동일한 참조 부호들은 대응하는 유사한 부분들을 나타낸다.
도 1은 메모리 디바이스용 자기-재생 모듈의 일 실시예를 나타내는 블록도;
도 2는 자기-재생 오실레이터에 의해 제공된 자기-재생 클록 신호 대 시간의 일 실시예를 나타내는 그래프;
도 3은 분배기 회로에 의해 제공된 제 1 분배 자기-재생 클록 신호의 일 실시예를 나타내는 그래프;
도 4는 트리밍 분배기에 의해 제공된 제 2 분배 자기-재생 클록 신호의 일 실시예를 나타내는 그래프;
도 5는 감지된 온도에 기초하여 온도 센서로부터 온도 출력 신호들의 로직 레벨의 일 실시예를 나타내는 테이블;
도 6은 룩업 테이블(lookup table)의 일 실시예를 나타내는 도면;
도 7은 온도 분배기의 일 실시예를 나타내는 도면;
도 8은 메모리 디바이스용 자기-재생 모듈의 또 다른 실시예를 나타내는 블 록도;
도 9는 고온 부스터(high temperature booster)의 일 실시예를 나타내는 도면; 및
도 10은 고온 부스터의 기능의 일 실시예를 나타내는 테이블의 일부분이다.
메모리 속도 및 메모리 용량은 시스템 어플리케이션(system application)의 요구를 충족시키기 위해 계속 증가된다. 이 시스템 어플리케이션 중 몇몇은 제한된 공간과 제한된 전력 리소스를 갖는 모바일 전자 시스템을 포함한다. 무선 전화(cellular telephone)와 PDA(personal digital assistant)와 같은 모바일 어플리케이션에서 메모리 셀 밀도 및 전력 소비는 다음 세대가 해결해야할 과제이다.
이러한 과제를 해결하기 위해서, 해당 산업은 모바일 어플리케이션용 랜덤 액세스 메모리(RAM)를 개발 중에 있다. CellularRAM 이라고도 하는 한가지 형태의 RAM은 향후 설계의 증가되는 메모리 밀도와 대역폭 요구들을 충족시키도록 설계된 고 성능 및 저 전력 메모리이다. CellularRAM은 통상적인 솔루션보다 비트 속도(bit ratio) 당 더 낮은 비용을 제공하는 의사 정적 RAM(pseudo static RAM: PSRAM)이다. 또한, CellularRAM은 정적 랜덤 액세스 메모리(static random access memory: SRAM) 핀, 기능 호환성(function compatibility), 외부의 무-재생 작동(external refresh-free operation) 및 저 전력 설계를 제공한다. CellularRAM 디바이스는 무선 전화와 같은 모바일 어플리케이션에서 통용되는 대부분의 비동기식 저 전력 SRAM에 대해 드롭-인 교체(drop-in replacement)이다.
DRAM 내의 각각의 메모리 셀은 트랜지스터 및 캐패시터를 포함한다. 캐패시터는 로직 "0" 또는 로직 "1"을 나타내도록 충전(charge) 또는 방전(discharge)된다. 판독 작동 시에는 캐패시터 상에 저장된 데이터 비트 값이 판독된다. 기록 작동 시에는 데이터 비트 값이 캐패시터에 기록된다. 메모리 셀 상에서의 판독 작동은 소거식(destructive)이다. 각각의 메모리 작동 이후, 캐패시터는 방금 판독된 데이터 값으로 재충전 또는 방전된다. 또한, 판독 작동 없이도 캐패시터 상의 전하는 시간이 지남에 따라 방전된다.
저장된 데이터 비트 값을 보유하기 위해서, 메모리 셀은 상기 메모리 셀을 판독 및/또는 기록함으로써 주기적으로 재생된다. DRAM 내의 모든 메모리 셀은 그들의 값을 유지하기 위해 주기적으로 재생된다. 자기-재생 시, 메모리 셀이 재생되는 속도는 통상적으로 자기-재생 오실레이터(self-refresh oscillator) 및 트리밍 회로(trimming circuit)를 포함하는 자기-재생 모듈에 의해 정의된다. 자기-재생 오실레이터 및 트리밍 회로는 통상적으로 메모리 셀의 자기-재생을 초기화하는 자기-재생 펄스를 제공한다. 자기-재생 오실레이터의 기본 주파수는 대기 전력 소비(standby power consumption)에 기여한다. 그러므로, 자기-재생 오실레이터의 오실레이터 기본 주파수를 감소시킴으로써 대기 전력 소비가 감소될 수 있다.
본 발명의 일 실시예는 메모리 디바이스에 자기-재생 모듈을 제공한다. 자기 -재생 모듈은 제 1 주파수를 갖는 제 1 신호를 제공하도록 구성된 오실레이터, 제 2 주파수를 갖는 제 2 신호를 제공하기 위해 상기 제 1 신호를 트리밍하도록 구성된 트리밍 분배기, 및 상기 메모리 디바이스의 온도를 감지하고 온도 신호를 제공하도록 구성된 온도 센서를 포함한다. 상기 자기-재생 모듈은 상기 온도 신호를 수신하고 상기 온도 신호에 기초하여 제 3 신호를 제공하도록 구성된 온도 룩업 테이블(temperature look-up table), 및 상기 제 2 신호 및 상기 제 3 신호에 기초하여 자기-재생 펄스 신호를 제공하도록 구성된 온도 분배기를 포함한다.
도 1은 자기-재생 모듈(100)의 일 실시예를 나타내는 블록도이다. 자기-재생 모듈(100)은 DRAM 또는 의사 SRAM(pseudo SRAM)과 같은 메모리 디바이스 내에 포함된 수개의 모듈들 중 하나이다. 자기-재생 모듈(100)은 자기-재생 오실레이터(102), 분배기(104), 트리밍 분배기(106), 온도 센서(108), 룩업 테이블(110) 및 온도 분배기(112)를 포함한다.
자기-재생 오실레이터(102)는 아날로그 오실레이터 트리밍 신호 경로(126) 상의 아날로그 오실레이터 트리밍 신호를 수신한다. 자기-재생 오실레이터(102)는 자기-재생 클록(SRF_CLK) 신호 경로(114)를 통해 분배기(104)에 전기적으로 커플링(couple)된다. 분배기(104)는 온도 독립적 타이밍 신호 경로(128) 상에 온도 독립적 타이밍 신호들을 제공한다. 분배기(104)는 제 1 자기-재생 클록 분배(SRF_CLKD1) 신호 경로(116)를 통해 트리밍 분배기(106)에 전기적으로 커플링된다. 트리밍 분배기(106)는 DIG_TRIM<5:0> 신호 경로(130) 상의 디지털 트리 밍(DIG_TRIM<5:0>) 신호들을 수신한다. 트리밍 분배기(106)는 제 2 자기-재생 클록 분배(SRF_CLKD2) 신호 경로(118)를 통해 온도 분배기(112)에 전기적으로 커플링된다. 온도 분배기(112)는 자기-재생 펄스(SRFPULSE) 신호 경로(124) 상에 SRFPULSE 신호를 제공한다. 온도 분배기(112)는 분배기(DIV<5:0>) 신호 경로(122)를 통해 룩업 테이블(110)에 전기적으로 커플링된다. 룩업 테이블(110)은 온도(TEMPS) 신호 경로(120)를 통해 온도 센서(108)에 전기적으로 커플링된다.
DRAM 디바이스 및 의사 SRAM 디바이스의 메모리 셀들은 상기 메모리 셀들 내에 저장된 데이터 또는 정보가 손실되거나 와전(corrupt)되지 않도록 주기적으로 재생된다. 자기-재생 모듈(100)은 온도 변화들에 영향을 받은 메모리 디바이스에 재생 기능을 제공할 수 있는 디바이스이다. DRAM 및 의사 SRAM과 같은 메모리 디바이스에 대한 재생 주파수는 메모리 디바이스의 외부 또는 내부 온도(전력 소비로 인한 자기 가열)에 영향을 받는다. 더 낮은 온도에서 DRAM 또는 의사 SRAM은 DRAM 디바이스 또는 의사 SRAM 디바이스의 캐패시터가 디바이스 온도에 비례하는 속도로 전하를 손실하기 때문에 전류 및 전력 소비를 최소화하는 더 낮은 주파수로 재생될 수 있다. 그 반대로, 더 높은 온도에서는 더 높은 재생 주파수가 정보 손실을 방지하는데 사용됨에 따라 전력 소비가 증가된다. 자기-재생 모듈(100)은 온도 센서(108)에 의해 감지된 온도에 기초하여 변형된 SRFPULSE 신호를 생성하고 제공한다.
자기-재생 오실레이터(102)는 신호 경로(126) 상의 아날로그 오실레이터 트리밍 신호에 기초하여 SRF_CLK 신호 경로(114) 상의 SRF_CLK 신호를 제공한다. 자 기-재생 오실레이터(102)는 자기-재생 모듈(100)의 요건들에 기초하여 오실레이터 주파수를 조정하도록 자기-재생 오실레이터(102) 내의 캐패시터들을 스위치 온(on)하고 스위치 오프(off)하는 아날로그 오실레이터 트리밍 신호를 수신한다. 캐패시턴스를 증가시키면 더 낮은 주파수를 갖는 SRF_CLK 신호가 제공된다. 그 반대로, 캐패시턴스를 감소시키면 더 높은 주파수를 갖는 SRF_CLK 신호가 제공된다.
도 2는 t1의 주기를 갖는 일련의 펄스들을 포함하는 SRF_CLK 신호의 일 실시예를 나타내는 그래프이다. 주기(t1)는 아날로그 오실레이터 트리밍 신호 및 자기-재생 오실레이터(102)에 의해 정의되고 제어된다. 자기-재생 오실레이터(102) 내의 비교적 큰 캐패시턴스는 대응적으로 낮은 주파수를 갖는 SRF_CLK 신호를 생성한다. 그 반대로, 자기-재생 오실레이터(102) 내의 비교적 작은 캐패시턴스는 대응적으로 높은 주파수를 갖는 SRF_CLK 신호를 생성한다. 일 실시예에서, 주기(t1)는 약 250 내지 750 나노초(nanosecond), 예컨대 500 나노초의 범위내에 있다.
SRF_CLK 신호는 SRF_CLK 신호 경로(114)를 통해 분배기(104)로 제공된다. 분배기(104)는 SRF_CLKD1 신호를 제공하기 위해 들어오는 SRF_CLK 신호를 분배한다. 일 실시예에서, 분배기(104)는 자기-재생 모듈(100)로부터 제외된다. 일 실시예에서, 분배기(104)는 SRF_CLK 신호에 기초하여 신호 경로(128) 상의 온도 독립적 타이밍 신호를 제공한다. 회로 구성에 따라, 온도 독립적 타이밍 신호는 메모리 디바이스의 다른 모듈에 의해 또는 자기-재생 모듈(100) 내의 다른 구성요소에 의해 사용될 수 있다. 예를 들어, 온도 독립적 타이밍 신호는 온도 센서(108)에 전기적으로 커플링될 수 있으며, 온도 변동이 순간적으로(instantaneously) 발생하지 않으 므로, 온도 센서(108)는 메모리 디바이스의 온도를 체크하기 위해 주기적으로 턴 온(turn on)된다. 일 실시예에서, 분배기(104)는 출력 신호(SRF_CLKD1), 및 이에 따라 일반적으로 증가된 재생 주파수를 필요로 하는 DRAM 상의 추가 잡음(noise)(예를 들어, 정상 재생 사이클 이외의 활성 사이클(active cycle)("활성 보유(active retention)"라고도 알려짐))이 존재하는지의 여부에 관한 정보에 기초하여 궁극적으로는 재생 속도를 조정한다. 이러한 추가 잡음이 존재하지 않는 경우("비활성 보유(passive retention))", SRF_CLKD1의 주파수가 낮아질 수 있으며, 이는 전력 소비의 추가 절약(saving)을 제공한다.
도 3은 주기(t2)를 갖는 일련의 펄스들을 포함하는 SRF_CLKD1 신호의 일 실시예를 나타내는 그래프이다. 주기(t2)는 SRF_CLK 신호에 기초하여 분배기(104)에 의해 정의되고 제어된다. 일 실시예에서, 분배기(104)는 약 500 나노초 내지 8 마이크로초(microsecond)의 범위 내에서 주기(t2)를 갖는 SRF_CLK 신호를 제공하도록 SRF_CLK 신호를 분할한다.
트리밍 분배기(106)는 SRF_CLKD2 신호를 제공하기 위해 DIG_TRIM<5:0>에 기초하여 들어오는 SRF_CLKD1 신호를 트리밍하는 디지털 분배기이다. 일 실시예에서, DIG_TRIM<5:0> 신호는 6개의 비트를 포함한다. DIG_TRIM<5:0> 신호에 기초하여, 트리밍 분배기(106)는 최대 64개의 값 중 하나에 의해 SRF_CLKD1 신호를 트리밍한다. 예를 들어, 000000은 디지털 값 0을 나타내고, 111111은 디지털 값 63을 나타내며, 100000은 디지털 값 32를 나타낸다. 값 63은 SRF_CLKD2 신호에 대해 가장 낮은 주파수를 생성한다. 그 반대로, 값 0은 SRF_CLKD2 신호에 대해 가장 빠른 주파수를 생성한다.
일 실시예에서, 트리밍 분배기(106)는 값 31을 나타내는 011111과 같은 중심 값에서 또는 그 중심값 근처에서 초기에 설정된다. 그러므로, SRF_CLKD1 신호의 트리밍은 미세한 단계(fine step)들 내에서 예컨대 011111(값 31)으로부터 100000(값 32)으로 조정될 수 있다. 이에 따라, SRF_CLKD2 신호를 제공하기 위한 SRF_CLKD1 신호의 트리밍은 초기 값에 기초하여 대략 32분의 1(1/32)의 증분(increment)으로, 또는 약 3 퍼센트(3%)의 트리밍 그래뉼러리티(trimming granularity)로 완료될 수 있다. 그 반대로, 트리밍 분배기(106)가 값 2를 나타내는 000010으로 초기에 설정되고 000010으로부터 값 3을 나타내는 000011로 트리밍이 생기는 경우, 50 퍼센트(50%)의 트리밍 그레뉼러리티가 달성된다. 따라서, 트리밍은 그 범위의 더 낮은 단부에서 더 개략적(coarse)이다. SRF_CLKD2 신호는 온도 독립적이며 특정한 메모리 셀 보유 시간 동안에 DIG_TRIM<5:0> 신호를 통해 설정된다.
도 4는 주기(t3)를 갖는 일련의 펄스들을 포함하는 SRF_CLKD2 신호의 일 실시예를 나타내는 그래프이다. 주기(t3)는 DIG_TRIM<5:0> 신호 및 트리밍 분배기(106)에 의해 정의되고 제어된다. 일 실시예에서, 주기(t3)는 약 500 나노초 내지 128 마이크로초의 범위 내에 있다.
온도 분배기(112)는 온도 센서(108)에 의해 감지된 바와 같은 메모리 디바이스의 온도에 기초하여 SRFPULSE 신호를 제공하도록 SRF_CLKD2 신호를 트리밍한다. 일 실시예에서, 온도 분배기(112)는 DIV<5:0> 신호의 6개의 비트를 통해 최대 64개의 디스팅트 값(distinct value) 중 하나에 의해 SRF_CLKD2 신호를 트리밍하도록 설계된다.
온도 센서(108)는 자기-재생 모듈(100)을 통합한 메모리 디바이스의 온도를 감지하도록 구성된다. 온도 센서(108)는 상기 온도 센서(108)에 의해 감지된 온도를 나타내는 TEMPS 신호 경로(120) 상의 온도 감지 신호(TEMPS)를 제공한다. 일 실시예에서, 온도 센서(108)는 -30℃ 내지 130℃ 범위 내의 온도를 감지할 수 있다.
도 5는 온도 센서(108)에 의해 출력된 TEMPS 신호의 논리 레벨의 일 실시예를 나타내는 테이블(109)이다. 테이블(109)은 -5℃ 이상, 105℃ 초과, -5℃ 내지 15℃ 사이, 15℃ 내지 40℃ 사이, 40℃ 내지 55℃ 사이, 55℃ 내지 70℃ 사이, 70℃ 내지 90℃ 사이, 및 90℃ 내지 105℃ 사이의 온도 범위를 포함한다. 또한, 테이블(109)은 각각의 온도 범위 내의 TEMPS 신호의 로직 레벨을 포함한다. TEMPS 신호는 TEMP125, TEMP105, TEMP90, TEMP70, TEMP55, TEMP40, TEMP15, 및 TEMP-5 신호를 포함한다. 각각의 온도 범위 내에서 TEMPS 신호 중 하나는 로직 HIGH이고, 나머지 TEMPS 신호는 로직 LOW이다. 예를 들어, 온도가 90℃ 내지 105℃ 사이에 있는 경우, TEMPS105 신호는 로직 HIGH이고, TEMP125, TEMP90, TEMP70, TEMP55, TEMP40, TEMP15, 및 TEMP-5 신호는 로직 LOW이다.
도 6은 룩업 테이블(110)의 일 실시예를 나타내는 도면이다. 룩업 테이블(110)은 온도 센서(108)로부터 TEMPS 신호를 수신하고 온도 분배기(112)에 DIV<5:0> 신호를 제공하도록 구성된다. 룩업 테이블(110)은 TEMPS 신호에 기초하여 DIV<5:0> 신호를 설정하는 8개의 부분을 포함한다. TEMP125 신호 경로(120a)는 도면번호(203)에 나타낸 바와 같이 추가 금속(metal option)들을 통해 TEMP125i<0> 신호 경로(202)에 전기적으로 커플링된다. 다른 TEMP125i<1> 내지 TEMP125i<5> 신호 경로(202)는 도면번호(204)에 나타낸 바와 같이 추가 금속들을 통해 접지(250)에 전기적으로 커플링된다. 그러므로, 이 실시예에서는 온도가 105℃를 초과하는 경우, 나타낸 바와 같이 DIV<5:0> 신호는 000001이 되도록 설정된다.
TEMP105 신호 경로(120b)는 도면번호(207)에 나타낸 바와 같이 추가 금속들을 통해 TEMP105i<0> 신호 경로(206)에 전기적으로 커플링된다. 다른 TEMP105i<1> 내지 TEMP105i<5> 신호 경로(206)는 도면번호(208)에 나타낸 바와 같이 추가 금속들을 통해 접지(250)에 전기적으로 커플링된다. 그러므로, 이 실시예에서는 온도가 90℃ 내지 105℃ 사이에 있는 경우, 나타낸 바와 같이 DIV<5:0> 신호는 000001이 되도록 설정된다.
TEMP90 신호 경로(120c)는 도면번호(211)에 나타낸 바와 같이 추가 금속들을 통해 TEMP90i<0> 신호 경로(210)에 전기적으로 커플링된다. 다른 TEMP90i<1> 내지 TEMP90i<5> 신호 경로(210)는 도면번호(212)에 나타낸 바와 같이 추가 금속들을 통해 접지(250)에 전기적으로 커플링된다. 그러므로, 이 실시예에서는 온도가 70℃ 내지 90℃ 사이에 있는 경우, 나타낸 바와 같이 DIV<5:0> 신호는 000001이 되도록 설정된다.
TEMP70 신호 경로(120d)는 도면번호(215)에 나타낸 바와 같이 추가 금속들을 통해 TEMP70i<1> 신호 경로(214)에 전기적으로 커플링된다. 다른 TEMP70i<0> 및 TEMP70i<2> 내지 TEMP70i<5> 신호 경로(214)는 도면번호(216)에 나타낸 바와 같이 추가 금속들을 통해 접지(250)에 전기적으로 커플링된다. 그러므로, 이 실시예에서 는 온도가 55℃ 내지 70℃ 사이에 있는 경우, 나타낸 바와 같이 DIV<5:0> 신호는 000010이 되도록 설정된다.
TEMP55 신호 경로(120e)는 도면번호(219)에 나타낸 바와 같이 추가 금속들을 통해 TEMP55i<1> 신호 경로(218)에 전기적으로 커플링된다. 다른 TEMP55i<0> 및 TEMP55i<2> 내지 TEMP55i<5> 신호 경로(218)는 도면번호(220)에 나타낸 바와 같이 추가 금속들을 통해 접지(250)에 전기적으로 커플링된다. 그러므로, 이 실시예에서는 온도가 40℃ 내지 55℃ 사이에 있는 경우, 나타낸 바와 같이 DIV<5:0> 신호는 000010이 되도록 설정된다.
TEMP40 신호 경로(120f)는 도면번호(223)에 나타낸 바와 같이 추가 금속들을 통해 TEMP40i<2> 신호 경로(222)에 전기적으로 커플링된다. 다른 TEMP40i<0>, TEMP40i<1> 및 TEMP40i<3> 내지 TEMP40i<5> 신호 경로(222)는 도면번호(224)에 나타낸 바와 같이 추가 금속들을 통해 접지(250)에 전기적으로 커플링된다. 그러므로, 이 실시예에서는 온도가 15℃ 내지 40℃ 사이에 있는 경우, 나타낸 바와 같이 DIV<5:0> 신호는 000100이 되도록 설정된다.
TEMP15 신호 경로(120g)는 도면번호(227)에 나타낸 바와 같이 추가 금속들을 통해 TEMP15i<2> 신호 경로(226)에 전기적으로 커플링된다. 다른 TEMP15i<0>, TEMP15i<1> 및 TEMP15i<3> 내지 TEMP15i<5> 신호 경로(226)는 도면번호(228)에 나타낸 바와 같이 추가 금속들을 통해 접지(250)에 전기적으로 커플링된다. 그러므로, 이 실시예에서는 온도가 -5℃ 내지 15℃ 사이에 있는 경우, 나타낸 바와 같이 DIV<5:0> 신호는 000100이 되도록 설정된다.
TEMP-5 신호 경로(120h)는 도면번호(231)에 나타낸 바와 같이 추가 금속들을 통해 TEMP-5i<2> 신호 경로(230)에 전기적으로 커플링된다. 다른 TEMP-5i<0>, TEMP-5i<1> 및 TEMP-5i<3> 내지 TEMP-5i<5> 신호 경로(230)는 도면번호(232)에 나타낸 바와 같이 추가 금속들을 통해 접지(250)에 전기적으로 커플링된다. 그러므로, 이 실시예에서는 온도가 -5℃ 미만인 경우, 나타낸 바와 같이 DIV<5:0> 신호는 000100이 되도록 설정된다.
또한, 룩업 테이블(110)은 NOR 게이트(240 및 244) 및 NAND 게이트(248)를 포함한다. TEMP125i<5:0> 신호 경로(202)는 NOR 게이트(240<5:0>)의 제 1 입력에 전기적으로 커플링된다. TEMP105i<5:0> 신호 경로(206)는 NOR 게이트(240<5:0>)의 제 2 입력에 전기적으로 커플링된다. TEMP90i<5:0> 신호 경로(210)는 NOR 게이트(240<5:0>)의 제 3 입력에 전기적으로 커플링된다. TEMP70i<5:0> 신호 경로(214)는 NOR 게이트(240<5:0>)의 제 4 입력에 전기적으로 커플링된다. NOR 게이트(240<5:0>)의 출력은 신호 경로(242)를 통해 NAND 게이트(248<5:0>)의 제 1 입력에 전기적으로 커플링된다. TEMP55i<5:0> 신호 경로(218)는 NOR 게이트(244<5:0>)의 제 1 입력에 전기적으로 커플링된다. TEMP40i<5:0> 신호 경로(222)는 NOR 게이트(244<5:0>)의 제 2 입력에 전기적으로 커플링된다. TEMP15i<5:0> 신호 경로(226)는 NOR 게이트(244<5:0>)의 제 3 입력에 전기적으로 커플링된다. TEMP-5i<5:0> 신호 경로(230)는 NOR 게이트(244<5:0>)의 제 4 입력에 전기적으로 커플링된다. NOR 게이트(244<5:0>)의 출력은 신호 경로(246)를 통해 NAND 게이트(248<5:0>)의 제 2 입력에 전기적으로 커플링된다. NAND 게이트(248<5:0>)의 출력은 DIV<5:0> 신호 경 로(122) 상의 DIV<5:0> 신호를 제공한다.
NOR 게이트(240<5:0> 및 244<5:0>) 및 NAND 게이트(248<5:0>)는 선택된 값들을 감지된 온도 범위에 대한 룩업 테이블로부터 DIV<5:0> 신호 경로(122)로 전달(pass)한다. 룩업 테이블 내의 추가 금속과 TEMPS 신호에 기초하여, DIV<5:0> 신호가 설정된다. 룩업 테이블(110)은 여하한의 64 비트 값이 추가 금속에 기초하여 각각의 온도 범위에 대해 선택될 수 있게 한다.
도 7은 온도 분배기(112)의 일 실시예를 예시하는 도면이다. 온도 분배기(112)는 트랜스퍼 게이트(transfer gate: 308), 인버터(304, 312, 314, 318 및 324), 카운터(322), 지연(DEL)(328) 및 AND 게이트(334)를 포함한다. DIV<5:0> 신호 경로(122)는 트랜스퍼 게이트(308)의 데이터 입력에 전기적으로 커플링된다. 트랜스퍼 게이트(308)의 데이터 출력은 신호 경로(310)를 통해 인버터(312)의 출력 및 인버터(314)의 입력에 전기적으로 커플링된다. 인버터(304)의 입력 및 트랜스퍼 게이트(308)의 로직 LOW 인에이블 입력(logic low enable input)은 인버트된 리셋(inverted reset: bRST) 신호 경로(302) 상의 bRST 신호를 수신한다. 인버터(304)의 출력은 신호 경로(306)를 통해 트랜스퍼 게이트(308)의 로직 HIGH 인에이블 입력에 전기적으로 커플링된다. 인버터(314)의 출력은 인버터(312)의 입력 및 신호 경로(316)를 통해 인버터(318)의 입력에 전기적으로 커플링된다. 인버터(318)의 출력은 DIVi<5:0> 신호 경로(320) 상의 DIVi<5:0> 신호를 제공한다.
카운터(322)의 클록(CLK)은 SFR_CLKD2 신호 경로(118) 상의 SFR_CLKD2 신호를 수신한다. 카운터(322)의 입력(IN<5:0>)은 DIVi<5:0> 신호 경로(320) 상의 DIVi<5:0> 신호를 수신한다. 카운터(322)의 출력은 SRFPULSE 신호를 제공하고 SRFPULSE 신호 경로(124)를 통해 인버터(324)의 입력에 전기적으로 커플링된다. 인버터(324)의 출력은 인버트된 SRFPULSE (bSRFPULSE) 신호 경로(326)를 통해 지연(328)의 입력(IN)에 전기적으로 커플링된다. 지연(328)의 출력은 지연된 bSRFPULSE (bSRFPULSE_DEL) 신호 경로(330)를 통해 AND 게이트(334)의 제 1 입력에 전기적으로 커플링된다. AND 게이트(334)의 제 2 입력은 자기-재생 온 (self-refresh on: SRFON) 신호 경로(332) 상의 SRFON 신호를 수신한다. AND 게이트(334)의 출력은 bRST 신호 경로(302)를 통해 카운터(322)의 bRESET 입력에 전기적으로 커플링된다.
인버터(304)는 신호 경로(306) 상의 신호를 제공하기 위해 bRST 신호 경로(302) 상의 bRST 신호를 인버트한다. 로직 LOW bRST 신호에 응답하여, 트랜스퍼 게이트(308)는 DIV<5:0> 신호 경로(122) 상의 DIV<5:0> 신호를 신호 경로(310)로 전달하기 위해 턴 온된다. 로직 HIGH bRST 신호에 응답하여, 트랜스퍼 게이트(308)는 DIV<5:0> 신호가 신호 경로(310) 상으로 전달되는 것을 막기 위해 턴 오프된다. 인버터(314 및 312)는 신호 경로(310) 상의 신호를 래치(latch)하는 래치로서 기능한다. 인버터(318)는 DIVi<5:0> 신호 경로(320) 상의 DIVi<5:0> 신호를 제공하도록 신호 경로(316) 상의 신호를 인버트한다.
카운터(322)는 SRF_CLKD2 신호에 의해 클록되고 최대 DIVi<5:0> 신호 값을 카운트한다. 상기 카운터가 최대 DIVi<5:0> 신호 값을 카운트하면, 카운터(322)는 SRFPULSE 신호 경로(124) 상의 로직 HIGH SRFPULSE 신호를 제공한다. 인버터(324) 는 bSRFPULSE 신호 경로(326) 상의 bSRFPULSE 신호를 제공하기 위해 SRFPULSE 신호 경로(124) 상의 SRFPULSE 신호를 인버트한다. 지연(328)은 bSRFPULSE_DEL 신호 경로(330) 상의 bSRFPULSE_DEL 신호를 제공하기 위해 bSRFPULSE 신호 경로(326) 상의 bSRFPULSE 신호를 수신하고 상기 신호를 지연시킨다.
AND 게이트(334)는 bRST 신호 경로(302) 상의 bRST 신호를 제공하기 위해 bSRFPULSE_DEL 신호 경로(330) 상의 bSRFPULSE_DEL 신호 및 SRFON 신호 경로(332) 상의 SRFON 신호를 수신한다. 로직 HIGH bSRFPULSE_DEL 신호 및 로직 HIGH SRFON 신호에 응답하여, AND 게이트(334)는 로직 HIGH bRST 신호를 제공한다. 로직 LOW bSRFPULSE_DEL 신호 또는 로직 LOW SRFON 신호에 응답하여, AND 게이트(334)는 로직 LOW bRST 신호를 제공한다. 로직 LOW bRST 신호에 응답하여 카운터(322)는 상기 카운터를 리셋한다. 로직 HIGH bRST 신호에 응답하여 카운터(322)가 시작되고 최대 DIVi<5:0> 신호 값을 계속 카운트한다.
작동 시, 트랜스퍼 게이트(308)는 카운터(322)가 리셋되는 경우에 인버터(314 및 312)에 의해 형성된 래치로 DIV<5:0> 신호를 전달하도록 인에이블된다. 그러므로, 카운터(322)가 카운트되고 있는 동안에는 DIVi<5:0> 신호가 변화되지 않는다. 온도 변화는 카운터(322)의 이전 카운트가 영향을 받지 않도록 카운터(322)의 리셋 시에 인식된다. 카운터(322)는 DIVi<5:0> 신호 값에 기초하여 SRFPULSE 신호를 제공하도록 SRF_CLKD2 신호를 트리밍한다. 지연(328)은 메모리 디바이스의 메모리 셀의 자기-재생을 초기화하는데 충분한 시간 동안에 SRFPULSE 신호 경로(124) 상의 로직 HIGH SRFPULSE 신호를 유지하도록 선택된다.
도 8은 자기-재생 모듈(150)의 또 다른 실시예를 나타내는 블록도이다. 자기-재생 모듈(150)은 몇 가지 측면에서 자기-재생 모듈(100)과 유사하다. 하지만, 자기-재생 모듈(150)은 고온 부스터(152) 및 디지털 트림 출력 (DIG_TRIM_OUT<5:0>) 신호 경로(156) 상의 DIG_TRIM_OUT<5:0> 신호를 더 포함한다. 또한, DIG_TRIM<5:0> 신호는 도 1에 예시된 바와 같은 자기-재생 모듈(100)의 트리밍 분배기(106)에 제공되는 것이 아니라, 고온 부스터(152)에 제공된다.
고온 부스터(152)는 높은 온도, 예컨대 90℃보다 높은 온도가 온도 센서(108)에 의해 감지되는 경우에 사용된다. 낮은 온도 내지 적당히 높은 온도(moderate temperature), 예컨대 90℃보다 낮은 온도에서, 재생 주파수는 가변하는 온도들에서의 전력 소비를 최소화하기 위해 도 1의 자기-재생 모듈(100)에 의해 제어될 수 있다. 하지만, 높은 온도, 예컨대 90℃보다 높은 온도에서는 기능성(functionality)이 전력 소비보다 더 중요하다. 그러므로, 높은 온도, 예컨대 90℃보다 높은 온도에서는 메모리 디바이스가 적절히 작동되는 것을 보장하는 것이 더 중요하다.
고온 부스터(152)는 감지된 온도가 90℃보다 높은 경우에 약 2 내지 5 배의 범위 내의 팩터(factor)만큼 SRF_CLKD2 신호의 주파수를 제공하도록 구성된다. 일 실시예에서, 고온 부스터(152)는 약 4의 팩터만큼 SRF_CLKD2 신호의 주파수를 증가시킨다.
도 9는 고온 부스터(152)의 일 실시예를 나타내는 도면이다. 고온 부스터(152)는 인버터(402, 410 및 414), NOR 게이트(406) 및 트랜스퍼 게이트(418, 422 및 426)를 포함한다. 인버터(402)의 입력 및 NOR 게이트(406)의 제 1 입력은 TEMP105 신호 경로(120b) 상의 TEMP105 신호를 수신한다. 인버터(402)의 출력은 인버트된 TEMP105 (bTEMP105) 신호 경로(404) 상의 bTEMP105 신호를 제공한다. NOR 게이트(406)의 제 2 입력 및 인버터(414)의 입력은 TEMP125 신호 경로(120a) 상의 TEMP125 신호를 수신한다. 인버터(414)의 출력은 인버트된 TEMP125 (bTEMP125) 신호 경로(416) 상의 bTEMP125 신호를 제공한다. NOR 게이트(406)의 출력은 NORMAL 신호 경로(408)를 통해 인버터(410)의 입력에 전기적으로 커플링된다. 인버터(410)의 출력은 인버트된 NORMAL (bNORMAL) 신호 경로(412) 상의 bNORMAL 신호를 제공한다.
트랜스퍼 게이트(418)는 DIG_TRIM<5:0> 신호 경로(130) 상의 DIG_TRIM<5:0> 신호를 수신하고 DIG_TRIM_OUT<5:0> 신호 경로(156) 상의 DIG_TRIM_OUT<5:0> 신호를 제공한다. 트랜스퍼 게이트(418)의 로직 LOW 인에이블 입력은 bNORMAL 신호 경로(412) 상의 bNORMAL 신호를 수신하고, 트랜스퍼 게이트(418)의 로직 HIGH 인에이블 입력은 NORMAL 신호 경로(408)의 NORMAL 신호를 수신한다.
트랜스퍼 게이트(422)는 접지 신호 및 신호 경로(420) 상의 DIG_TRIM<5:1> 신호를 수신하고 DIG_TRIM_OUT<5:0> 신호 경로(156) 상의 DIG_TRIM_OUT<5:0> 신호를 제공한다. 선택적인 추가 금속에 대해서는 트랜스퍼 게이트(422)의 로직 LOW 인에이블 입력은 Vint(428)에 전기적으로 커플링되고, 트랜스퍼 게이트(422)의 로직 HIGH 인에이블 입력은 접지(250)에 전기적으로 커플링된다. 트랜스퍼 게이트(422)에 대한 다른 비-선택된 추가 금속에 대해서는 트랜스퍼 게이트(422)의 로직 LOW 인에이블 입력은 bTEMP105 신호 경로(404) 상의 bTEMP105 신호를 수신하고, 트랜스퍼 게이트(422)의 로직 HIGH 인에이블 입력은 TEMP105 신호 경로(120b) 상의 TEMP105 신호를 수신한다.
트랜스퍼 게이트(426)는 DIG_TRIM_OUT<5:0> 신호 경로(156) 상의 DIG_TRIM_OUT<5:0> 신호를 제공하기 위해 2개의 접지 신호 및 신호 경로(424) 상의 DIG_TRIM<5:2> 신호를 수신한다. 선택적인 추가 금속에 대해서는 트랜스퍼 게이트(426)의 로직 LOW 인에이블 입력은 NORMAL 신호 경로(408) 상의 NORMAL 신호를 수신하고, 트랜스퍼 게이트(426)의 로직 HIGH 인에이블 입력은 bNORMAL 신호 경로(412) 상의 bNORMAL 신호를 수신한다. 트랜스퍼 게이트(426)의 다른 비-선택적 추가 금속에 대해서는 트랜스퍼 게이트(426)의 로직 LOW 인에이블 입력은 bTEMP125 신호 경로(416) 상의 bTEMP125 신호를 수신하고, 트랜스퍼 게이트(426)의 로직 HIGH 인에이블 입력은 TEMP125 신호 경로(120a) 상의 TEMP125 신호를 수신한다.
인버터(402)는 bTEMP105 신호 경로(404) 상의 bTEMP105 신호를 제공하기 위해 TEMP105 신호 경로(120b) 상의 TEMP105 신호를 인버트한다. 인버터(414)는 bTEMP125 신호 경로(416) 상의 bTEMP125 신호를 제공하기 위해 TEMP125 신호 경로(120a) 상의 TEMP125 신호를 인버트한다. TEMP105 신호 경로(120b) 상의 로직 LOW TEMP105 신호 및 TEMP125 신호 경로(120a) 상의 로직 LOW TEMP125 신호에 응답하여, NOR 게이트(406)는 NORMAL 신호 경로(408) 상의 로직 HIGH NORMAL 신호를 출력한다. 로직 HIGH TEMP105 신호 또는 로직 HIGH TEMP125 신호에 응답하여, NOR 게이트(406)는 로직 LOW NORMAL 신호를 출력한다. 인버터(410)는 bNORMAL 신호 경 로(412) 상의 bNORMAL 신호를 제공하기 위해 NORMAL 신호 경로(408) 상의 NORMAL 신호를 인버트한다.
로직 LOW bNORMAL 신호 및 로직 HIGH NORMAL 신호에 응답하여, 트랜스퍼 게이트(418)는 신호 경로(130) 상의 DIG_TRIM<5:0> 신호를 DIG_TRIM_OUT<5:0> 신호 경로(156)로 전달하기 위해 턴 온된다. 로직 HIGH bNORMAL 신호 및 로직 LOW NORMAL 신호에 응답하여, 트랜스퍼 게이트(418)는 신호 경로(130) 상의 DIG_TRIM<5:0> 신호가 DIG_TRIM_OUT<5:0> 신호 경로(156)로 전달되는 것을 막기 위해 턴 오프된다.
선택된 추가 금속에 대해서는 Vint(428) 및 접지(250)에 응답하여, 트랜스퍼 게이트(422)가 턴 오프된다. 다른 비-선택된 추가 금속에 대해서는 로직 LOW bTEMP105 신호 및 로직 HIGH TEMP105 신호에 응답하여, 트랜스퍼 게이트(422)는 접지 신호 및 신호 경로(420) 상의 DIG_TRIM<5:1> 신호를 DIG_TRIM_OUT<5:0> 신호 경로(156)로 전달하기 위해 턴 온된다. 로직 HIGH bTEMP105 신호 및 로직 LOW TEMP105 신호에 응답하여, 트랜스퍼 게이트(422)는 접지 신호 및 신호 경로(420) 상의 DIG_TRIM<5:1> 신호가 DIG_TRIM_OUT<5:0> 신호 경로(156)로 전달되는 것을 막기 위해 턴 오프된다. 턴 온되면, 트랜스퍼 게이트(422)는 DIG_TRIM<5:0> 신호를 오른쪽으로 1 비트만큼 시프트(최하위 비트(least significant bit)를 제거(discard))하고 최상위 비트(most significant bit)를 0으로 대체하여 DIG_TRIM_OUT<5:0> 신호를 제공한다.
선택된 추가 금속에 대해서는 로직 LOW NORMAL 신호 및 로직 HIGH bNORMAL 신호에 응답하여, 트랜스퍼 게이트(426)는 2개의 접지 신호 및 신호 경로(424) 상의 DIG_TRIM<5:2> 신호를 DIG_TRIM_OUT<5:0> 신호 경로(156)로 전달하기 위해 턴 온된다. 로직 HIGH NORMAL 신호 및 로직 LOW bNORMAL 신호에 응답하여, 트랜스퍼 게이트(426)는 2개의 접지 신호 및 신호 경로(424) 상의 DIG_TRIM<5:2> 신호가 DIG_TRIM_OUT<5:0> 신호 경로(156)로 전달되는 것을 막기 위해 턴 오프된다. 다른 비-선택된 추가 금속에 대해서는 로직 LOW bTEMP125 신호 및 로직 HIGH TEMP125 신호에 응답하여, 트랜스퍼 게이트(426)는 2개의 접지 신호 및 신호 경로(424) 상의 DIG_TRIM<5:2> 신호를 DIG_TRIM_OUT<5:0> 신호 경로(156)로 전달하기 위해 턴 온된다. 로직 HIGH bTEMP125 신호 및 로직 LOW TEMP125 신호에 응답하여, 트랜스퍼 게이트(426)는 2개의 접지 신호 및 신호 경로(424) 상의 DIG_TRIM<5:2> 신호를 DIG_TRIM_OUT<5:0> 신호 경로(156)로 전달되는 것을 막기 위해 턴 오프된다. 턴 온되면, 트랜스퍼 게이트(426)는 DIG_TRIM<5:0> 신호를 오른쪽으로 2 비트만큼 시프트(최하위 비트를 제거)하고 2개의 최상위 비트를 0으로 대체하여 DIG_TRIM_OUT<5:0> 신호를 제공한다.
작동 시, 선택된 추가 금속에 대해서는 로직 HIGH TEMP105 신호 또는 로직 HIGH TEMP125 신호에 응답하여, DIG_TRIM<5:0> 비트는 오른쪽으로 2 비트만큼 시프트되고 2개의 최상위 비트가 0으로 대체된다. 비-선택된 추가 금속에 대해서는 로직 HIGH TEMP125 신호에 응답하여, DIG_TRIM<5:0> 비트는 오른쪽으로 2 비트만큼 시프트되고 2개의 최상위 비트가 0으로 대체된다. 로직 HIGH TEMP105 신호에 응답하여, DIG_TRIM<5:0> 비트는 오른쪽으로 1 비트만큼 시프트되고 최상위 비트가 0으 로 대체된다.
도 10은 선택된 추가 금속에 대한 고온 부스터(152)의 기능의 일 실시예를 나타내는 테이블의 일부분이다. 고온 부스터(152)는 트리밍 분배기(106)의 6-비트 분배기를 이용하여 SRF_CLKD2를 증대(boost)시킨다. 고온 부스터(152)는 DIG_TRIM<5:0> 신호의 제 1 최하위 비트와 제 2 최하위 비트를 제거한다. 나머지 4개의 비트는 오른쪽으로 2 자리만큼 시프트(right shift)된다. 그 후, 제 1 최상위 비트 및 제 2 최상위 비트는 00으로 고정된다. 예를 들어, 도 10의 3번째 라인에 도시된 바와 같이, 수 값 16인 비트 번호 010000는 수 값 4인 000100으로 변환된다. 수 값 16을 수 값 4로 나눔으로써, SRF_CLKD2 신호의 주파수는 4의 팩터(factor)만큼 증가된다.
마찬가지로, 도 10의 일곱번째 라인에 도시된 바와 같이, 수 값 52인 디지털 값 110100은 수 값 13인 001101으로 변환된다. 수 값 52를 수 값 13으로 나눔으로써, SRF_CLKD2 신호의 주파수는 4의 팩터만큼 증가된다. 그러므로, 90℃보다 높은 온도에서는 재생 주파수가 400 퍼센트 감소된다. 자기-재생 모듈(150)은 90℃보다 낮은 온도에서보다 90℃보다 높은 온도에서 4배 더 빠르게 메모리 셀을 재생한다. 재생 주파수를 증가시키는 것은 전력 소비를 또한 증가시키는 한편, 적절한 데이터 저장을 보장하고 90℃보다 높은 온도를 포함하는 모든 온도에서 데이터의 손실 또는 와전을 방지하도록 메모리 회로의 무결성(integrity)이 유지된다.
일 실시예에서, 90℃보다 높은 온도에서 제공된 DIV<5:0> 신호는 더 낮은 온도에 대해서와 마찬가지로 동일하게 유지된다. 오히려, 고온 부스터(152)는 온도 보상을 제공한다. 이 실시예에서 온도 분배기(112)는 SRF_CLKD2 신호를 변형하지 않으며, SRFPULSE 신호는 SRF_CLKD2 신호이다.
본 발명의 실시예들은 메모리 디바이스의 온도에 기초하여 자기-재생 펄스 및 온도 독립적 타이밍을 제공하는 자기-재생 모듈을 제공한다. 온도에 기초하여 자기-재생 펄스의 주파수를 디지털적으로(digitally) 조정함으로써 전력이 보전된다. 또한, 고온 부스터는 데이터 손실 또는 와전을 방지하기 위해 고온에서 재생 주파수를 증가시키는데 사용된다.
본 발명에 따르면, 메모리 디바이스의 온도에 기초하여 자기-재생 펄스 및 온도 독립적 타이밍을 제공하는 자기-재생 모듈이 제공된다.

Claims (28)

  1. 메모리 디바이스용 자기-재생 모듈에 있어서,
    - 제 1 주파수를 갖는 제 1 신호를 제공하도록 구성된 오실레이터(oscillator);
    - 제 2 주파수를 갖는 제 2 신호를 제공하기 위해 상기 제 1 신호를 트리밍하도록 구성된 트리밍 분배기;
    - 상기 메모리 디바이스의 온도를 감지하고 온도 신호를 제공하도록 구성된 온도 센서;
    - 상기 온도 신호를 수신하고, 상기 온도 신호에 기초하여 제 3 신호를 제공하도록 구성된 온도 룩업 테이블(temperature look-up table);
    - 상기 제 2 신호 및 상기 제 3 신호에 기초하여 자기-재생 펄스 신호를 제공하도록 구성된 온도 분배기; 및
    상기 온도 신호를 수신하고, 상기 온도가 90℃ 보다 큰 것으로 감지되면 약 2 내지 5의 범위 내의 팩터(factor)만큼 상기 제 2 신호의 상기 제 2 주파수를 증가시키도록 구성된 고온 부스터(high temperature booster)를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 모듈.
  2. 제 1 항에 있어서,
    상기 제 3 신호는 육십사분의 일(1/64)의 증분(increment)으로 상기 제 2 신호를 트리밍하는 6 비트 분배기 값을 포함하여 이루어지는 것을 특징으로 하는 자기-재생 모듈.
  3. 제 1 항에 있어서,
    상기 트리밍 분배기는 육십사분의 일(1/64)의 증분으로 상기 제 2 신호를 트리밍하기 위한 6 비트 트리밍 분배기 값을 수신하는 것을 특징으로 하는 자기-재생 모듈.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 온도 룩업 테이블은 상기 온도 신호에 기초하여 상기 제 3 신호를 설정 하는 추가 금속(metal option)들을 포함하여 이루어지는 것을 특징으로 하는 자기-재생 모듈.
  7. 메모리 디바이스용 자기-재생 모듈에 있어서,
    - 제 1 주파수를 갖는 제 1 신호를 제공하도록 구성된 오실레이터;
    - 제 2 주파수를 갖는 제 2 신호를 제공하기 위해 상기 제 1 신호를 트리밍하도록 구성된 트리밍 분배기;
    - 상기 메모리 디바이스의 온도를 감지하고 온도 신호를 제공하도록 구성된 온도 센서;
    - 상기 제 2 신호 및 상기 온도에 기초하여 자기-재생 펄스 신호를 제공하도록 구성된 온도 분배기; 및
    - 상기 온도 신호를 수신하고, 그 감지된 온도가 90℃ 보다 크면 약 2 내지 5의 범위 내의 팩터만큼 상기 제 2 신호의 상기 제 2 주파수를 증대(boost)시키도록 구성된 고온 부스터를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 모듈.
  8. 제 7 항에 있어서,
    상기 고온 부스터는 6 비트 트리밍 분배기 값의 제 1 최하위 비트(least significant bit) 및 제 2 최하위 비트를 제거하고, 나머지 4개의 비트를 오른쪽으로 시프트(right shifting)하며, 제 1 최상위 비트(most significant bit) 및 제 2 최상위 비트를 영(0)으로 설정함으로써 상기 제 2 신호의 상기 제 2 주파수를 증대시키도록 구성되는 것을 특징으로 하는 자기-재생 모듈.
  9. 제 7 항에 있어서,
    상기 고온 부스터는 6 비트 트리밍 분배기 값의 최하위 비트를 제거하고, 나머지 5개의 비트를 오른쪽으로 시프트하며, 최상위 비트를 영(0)으로 설정함으로써 상기 제 2 신호의 상기 제 2 주파수를 증대시키도록 구성되는 것을 특징으로 하는 자기-재생 모듈.
  10. 메모리 디바이스용 자기-재생 모듈에 있어서,
    - 제 1 주파수를 갖는 제 1 신호를 제공하도록 구성된 오실레이터;
    - 분배된 제 1 신호를 제공하기 위해 상기 제 1 신호를 분배하도록 구성된 분배기를 포함하고, 상기 분배기는 상기 메모리 디바이스의 1 이상의 모듈에 의해 사용을 위한 온도 독립적 타이밍들을 제공하며;
    - 제 2 주파수를 갖는 제 2 신호를 제공하기 위해 상기 제 1 신호를 트리밍하도록 구성된 트리밍 분배기;
    - 상기 메모리 디바이스의 온도를 감지하고 온도 신호를 제공하도록 구성된 온도 센서;
    - 상기 제 2 신호 및 상기 온도에 기초하여 자기-재생 펄스 신호를 제공하도록 구성된 온도 분배기; 및
    - 상기 온도 신호를 수신하고, 그 감지된 온도가 90℃ 보다 크면 약 2 내지 5의 범위 내의 팩터만큼 상기 제 2 신호의 상기 제 2 주파수를 증대(boost)시키도록 구성된 고온 부스터를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 모듈.
  11. 제 7 항에 있어서,
    상기 온도 분배기는 상기 온도 신호의 변화에 기초하여 자기-재생 펄스 신호를 조정하기 이전에 상기 자기-재생 펄스 신호의 사이클을 완료하도록 구성되는 것을 특징으로 하는 자기-재생 모듈.
  12. 메모리 디바이스용 자기-재생 모듈에 있어서,
    - 제 1 주파수를 갖는 제 1 신호를 제공하도록 구성된 오실레이터;
    - 제 2 주파수를 갖는 제 2 신호를 제공하고, 상기 메모리 디바이스의 1 이상의 모듈에 의해 사용을 위한 온도 독립적 타이밍들을 제공하도록 구성된 분배기;
    - 제 3 주파수를 갖는 제 3 신호를 제공하기 위해 상기 제 2 신호를 트리밍하도록 구성된 트리밍 분배기;
    - 상기 메모리 디바이스의 온도를 감지하고 온도 신호를 제공하도록 구성된 온도 센서;
    - 상기 온도 신호를 수신하고, 상기 온도 신호에 기초하여 제 4 신호를 제공하도록 구성된 온도 룩업 테이블;
    - 상기 제 3 신호 및 상기 제 4 신호에 기초하여 자기-재생 펄스 신호를 제공하도록 구성된 온도 분배기; 및
    - 상기 온도 신호를 수신하고, 그 감지된 온도가 90℃ 보다 크면 약 2 내지 5의 범위 내의 팩터만큼 상기 제 3 신호의 상기 제 3 주파수를 증가시키도록 구성된 고온 부스터를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 모듈.
  13. 제 12 항에 있어서,
    상기 메모리 디바이스는 의사 SRAM(pseudo SRAM)을 포함하여 이루어지는 것 을 특징으로 하는 자기-재생 모듈.
  14. 제 12 항에 있어서,
    상기 제 1 신호의 주기는 약 250 내지 750 나노초(nanosecond)의 범위 내에 있는 것을 특징으로 하는 자기-재생 모듈.
  15. 제 12 항에 있어서,
    상기 제 2 신호의 주기는 약 500 나노초 내지 8 마이크로초(microsecond)의 범위 내에 있는 것을 특징으로 하는 자기-재생 모듈.
  16. 제 12 항에 있어서,
    상기 온도 센서는 약 -30℃ 내지 130℃의 범위 내에서 상기 메모리 디바이스의 온도들을 감지하기 위한 것을 특징으로 하는 자기-재생 모듈.
  17. 제 12 항에 있어서,
    상기 온도 분배기는 상기 자기-재생 펄스 신호의 개략적 트리밍과 미세한 트리밍을 모두 제공하도록 구성되는 것을 특징으로 하는 자기-재생 모듈.
  18. 메모리 디바이스의 자기-재생 주파수를 선택하는 방법에 있어서,
    - 오실레이터로부터 제 1 주파수 출력을 갖는 제 1 신호를 분할함에 따라, 제 2 주파수를 갖는 제 2 신호를 제공하는 단계;
    - 상기 제 1 신호에 기초하여 상기 메모리 디바이스의 1 이상의 모듈에 의해 사용을 위한 온도 독립적 타이밍들을 제공하는 단계;
    - 상기 제 2 신호를 트리밍함에 따라, 제 3 주파수를 갖는 제 3 신호를 제공하는 단계;
    - 상기 메모리 디바이스의 온도를 감지하는 단계;
    - 감지된 온도를 나타내는 온도 신호를 제공하는 단계;
    - 상기 온도 신호에 기초하여 자기-재생 펄스 신호를 제공하도록 상기 제 3 신호를 트리밍하는 단계; 및
    - 감지된 온도가 90℃ 보다 크면 약 2 내지 5의 범위 내의 팩터만큼 상기 제 3 신호의 상기 제 3 주파수를 증대시키는 단계를 포함하여 이루어지는 자기-재생 주파수 선택 방법.
  19. 제 18 항에 있어서,
    상기 제 2 신호를 트리밍하는 단계는 육십사분의 일(1/64)의 증분으로 상기 제 2 신호를 트리밍하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 자기-재생 주파수 선택 방법.
  20. 제 18 항에 있어서,
    상기 자기-재생 펄스 신호를 제공하도록 상기 제 3 신호를 트리밍하는 단계는 육십사분의 일(1/64)의 증분으로 상기 제 3 신호를 트리밍하는 단계를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 주파수 선택 방법.
  21. 제 18 항에 있어서,
    - 상기 제 3 신호의 상기 제 3 주파수를 증대시키는 단계는 6-비트 트리밍 분배기 값의 제 1 최하위 비트 및 제 2 최하위 비트를 제거하는 단계;
    - 나머지 4개의 비트를 2 자리만큼 오른쪽으로 각각 시프트하는 단계; 및
    - 제 1 최상위 비트 및 제 2 최상위 비트를 모두 영(0)으로 설정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 주파수 선택 방법.
  22. 제 18 항에 있어서,
    상기 제 3 신호의 상기 제 3 주파수를 증대시키는 단계는:
    - 6-비트 트리밍 분배기 값의 최하위 비트를 제거하는 단계;
    - 나머지 5개의 비트를 1 자리만큼 오른쪽으로 각각 시프트하는 단계; 및
    - 최상위 비트를 영(0)으로 설정하는 단계를 포함하여 이루어지는 자기-재생 주파수 선택 방법.
  23. 제 18 항에 있어서,
    자기-재생 펄스 신호를 제공하도록 상기 제 3 신호를 트리밍하는 단계는 상 기 온도 신호의 변화에 기초하여 상기 자기-재생 펄스 신호를 조정하기 이전에 상기 자기-재생 펄스 신호의 사이클을 종료하는 단계를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 주파수 선택 방법.
  24. 메모리 디바이스의 자기-재생 주파수를 선택하는 방법에 있어서,
    - 오실레이터로부터 제 1 주파수 출력을 갖는 제 1 신호를 트리밍함에 따라, 제 2 주파수를 갖는 제 2 신호를 생성하는 단계;
    - 상기 메모리 디바이스의 온도를 감지하는 단계;
    - 감지된 온도에 기초하여 허용가능한 자기-재생 주파수를 결정하는 단계;
    - 상기 감지된 온도에서의 상기 허용가능한 자기-재생 주파수와 같은 주파수를 갖는 자기-재생 펄스 신호를 제공하도록 상기 제 2 신호를 트리밍하는 단계; 및
    - 감지된 온도가 90℃ 보다 크면 약 2 내지 5의 범위 내의 팩터만큼 상기 제 2 신호의 상기 제 2 주파수를 증대시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 주파수 선택 방법.
  25. 제 24 항에 있어서,
    상기 허용가능한 자기-재생 주파수를 결정하는 단계는:
    - 온도 신호를 제공하는 온도 센서를 이용하여 상기 메모리 디바이스 온도를 감지하는 단계;
    - 룩업 테이블에서 감지된 온도에 대응하는 온도 의존적 신호를 결정하는 단계; 및
    - 상기 온도 의존적 신호에 기초하여 상기 허용가능한 자기-재생 주파수를 결정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 자기-재생 주파수 선택 방법.
  26. 삭제
  27. 제 24 항에 있어서,
    감지된 온도가 약 90℃ 내지 105℃의 범위 내에 있으면 약 2의 팩터만큼, 또한 감지된 온도가 105℃보다 크면 약 4의 팩터만큼 상기 제 2 신호의 상기 제 2 주파수를 증대시키는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 자기-재생 주파수 선택 방법.
  28. 메모리 디바이스용 자기-재생 모듈에 있어서,
    - 오실레이터로부터 제 1 주파수 출력을 갖는 제 1 신호를 분할함에 따라, 제 2 주파수를 갖는 제 2 신호를 제공하는 수단;
    - 상기 제 1 신호에 기초하여 상기 메모리 디바이스의 1 이상의 모듈에 의해 사용을 위한 온도 독립적 타이밍들을 제공하는 수단;
    - 상기 제 2 신호를 트리밍함에 따라, 제 3 주파수를 갖는 제 3 신호를 제공하는 수단;
    - 상기 메모리 디바이스의 온도를 감지하는 수단;
    - 감지된 온도를 나타내는 온도 신호를 제공하는 수단;
    - 온도 의존적 자기-재생 펄스 신호를 생성하기 위해 상기 온도 신호에 기초하여 상기 제 3 신호의 상기 제 3 주파수를 변경하는 수단; 및
    - 감지된 온도가 90℃ 보다 크면 약 2 내지 5의 범위 내의 팩터만큼 상기 제 3 신호의 상기 제 3 주파수를 증대시키는 수단을 포함하여 이루어지는 것을 특징으로 하는 자기-재생 주파수 선택 방법.
KR1020060063083A 2005-07-06 2006-07-05 메모리 디바이스용 온도 의존적 자기-재생 모듈 KR100772150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/175,724 2005-07-06
US11/175,724 US7292488B2 (en) 2005-07-06 2005-07-06 Temperature dependent self-refresh module for a memory device

Publications (2)

Publication Number Publication Date
KR20070005517A KR20070005517A (ko) 2007-01-10
KR100772150B1 true KR100772150B1 (ko) 2007-10-31

Family

ID=37618174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063083A KR100772150B1 (ko) 2005-07-06 2006-07-05 메모리 디바이스용 온도 의존적 자기-재생 모듈

Country Status (5)

Country Link
US (1) US7292488B2 (ko)
JP (1) JP2007018693A (ko)
KR (1) KR100772150B1 (ko)
CN (1) CN1945736A (ko)
DE (1) DE102006031346B4 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102389A1 (ja) * 2003-05-16 2004-11-25 Fujitsu Limited 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置
DE102006061753B4 (de) * 2006-04-03 2016-12-01 Hynix Semiconductor Inc. Halbleiterspeichereinheit mit Temperaturfühleinrichtung und deren Betrieb
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US8049145B1 (en) * 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
WO2010054670A1 (en) 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
US8621324B2 (en) * 2010-12-10 2013-12-31 Qualcomm Incorporated Embedded DRAM having low power self-correction capability
KR20140082181A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 메모리 시스템
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US9230616B2 (en) * 2014-01-09 2016-01-05 Micron Technology, Inc. Memory devices, memory device operational methods, and memory device implementation methods
CN103811048B (zh) * 2014-02-26 2017-01-11 上海新储集成电路有限公司 一种混合存储器结构的低功耗刷新方法
US9274007B2 (en) 2014-03-28 2016-03-01 Darryl G. Walker Semiconductor device having temperature sensor circuits
US9645191B2 (en) 2014-08-20 2017-05-09 Darryl G. Walker Testing and setting performance parameters in a semiconductor device and method therefor
CN105825822B (zh) * 2015-01-04 2018-10-02 联咏科技股份有限公司 显示装置及其再刷新频率的控制方法
KR102285772B1 (ko) * 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9613719B1 (en) 2015-02-17 2017-04-04 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
KR20170040838A (ko) * 2015-10-05 2017-04-14 에스케이하이닉스 주식회사 반도체장치
US11309011B2 (en) * 2020-02-26 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for refresh of memory devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307882A (ja) * 1992-04-02 1993-11-19 Nec Corp リフレッシュ要求回路
JPH06295584A (ja) * 1993-04-07 1994-10-21 Toshiba Corp 半導体集積回路
KR20000043181A (ko) * 1998-12-28 2000-07-15 김영환 주파수 변환기
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
KR20040007124A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306164A (ja) 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
KR100355302B1 (ko) * 2000-03-14 2002-10-11 학교법인 포항공과대학교 프로그램 가능한 고속의 주파수 분주기
US6288959B1 (en) 2000-08-04 2001-09-11 Dmel Incorporated Controlling the precharge operation in a DRAM array in a SRAM interface
US6836824B1 (en) 2000-09-26 2004-12-28 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a cache memory system
US6557072B2 (en) 2001-05-10 2003-04-29 Palm, Inc. Predictive temperature compensation for memory devices systems and method
US6643205B2 (en) 2001-10-23 2003-11-04 Coremagic, Inc. Apparatus and method for refresh and data input device in SRAM having storage capacitor cell
US6515929B1 (en) 2001-10-29 2003-02-04 Etron Technology, Inc. Partial refresh feature in pseudo SRAM
US6735137B2 (en) 2001-12-12 2004-05-11 Hynix Semiconductor Inc. Semiconductor memory device employing temperature detection circuit
JP4459495B2 (ja) 2001-12-13 2010-04-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置
KR100431303B1 (ko) 2002-06-28 2004-05-12 주식회사 하이닉스반도체 페이지 기록 모드를 수행할 수 있는 슈도 스태틱램
US6831873B1 (en) 2002-09-12 2004-12-14 Alcatel Independent in-line SDRAM control
US7123105B2 (en) * 2003-12-19 2006-10-17 Infineon Technologies North American Corporation Oscillator with temperature control
KR100610455B1 (ko) * 2004-06-28 2006-08-08 주식회사 하이닉스반도체 셀프 리프레쉬를 위한 펄스 발생 회로
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
US7158434B2 (en) * 2005-04-29 2007-01-02 Infineon Technologies, Ag Self-refresh circuit with optimized power consumption

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307882A (ja) * 1992-04-02 1993-11-19 Nec Corp リフレッシュ要求回路
JPH06295584A (ja) * 1993-04-07 1994-10-21 Toshiba Corp 半導体集積回路
KR20000043181A (ko) * 1998-12-28 2000-07-15 김영환 주파수 변환기
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
KR20040007124A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
DE102006031346B4 (de) 2014-12-24
JP2007018693A (ja) 2007-01-25
CN1945736A (zh) 2007-04-11
US7292488B2 (en) 2007-11-06
KR20070005517A (ko) 2007-01-10
US20070008798A1 (en) 2007-01-11
DE102006031346A1 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
KR100772150B1 (ko) 메모리 디바이스용 온도 의존적 자기-재생 모듈
US9984738B2 (en) Apparatuses and methods for refreshing memory cells of a semiconductor device
US6862205B2 (en) Semiconductor memory device
US7336555B2 (en) Refresh control circuit of pseudo SRAM
US7821860B2 (en) Stable temperature adjustment for refresh control
US6084795A (en) Ferroelectric memory device
US11356081B2 (en) Average interval generator
KR101607489B1 (ko) 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
JP4664126B2 (ja) 半導体メモリ
US6570802B2 (en) Semiconductor memory device
US6778003B1 (en) Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
US5400289A (en) Lockout circuit and method for preventing metastability during the termination of a refresh mode
CN112489706B (zh) 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统
US7835180B2 (en) Semiconductor memory device
US6813207B2 (en) Semiconductor memory device
CN115995246A (zh) 刷新电路、刷新方法及半导体存储器
US8488404B2 (en) Counter control signal generator and refresh circuit
JPH0536274A (ja) 半導体メモリ装置
KR100668739B1 (ko) 오실레이터 회로
US20240014822A1 (en) Delay control circuit, semiconductor memory device, and delay control method
CN118351907A (zh) 一种刷新电路、方法及存储器
CN115295034A (zh) 间隔振荡器及其控制方法、以及具备该间隔振荡器的存储器
JPS62251859A (ja) アドレスロ−ルコ−ル回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee