JP2007018693A - メモリデバイス用の温度依存性セルフリフレッシュモジュール - Google Patents

メモリデバイス用の温度依存性セルフリフレッシュモジュール Download PDF

Info

Publication number
JP2007018693A
JP2007018693A JP2006186638A JP2006186638A JP2007018693A JP 2007018693 A JP2007018693 A JP 2007018693A JP 2006186638 A JP2006186638 A JP 2006186638A JP 2006186638 A JP2006186638 A JP 2006186638A JP 2007018693 A JP2007018693 A JP 2007018693A
Authority
JP
Japan
Prior art keywords
signal
temperature
frequency
self
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006186638A
Other languages
English (en)
Inventor
Peter Thwaite
ピーター，スウェイト
Wolfgang Hokenmaier
ヴォルフガング，ホーケンマイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of JP2007018693A publication Critical patent/JP2007018693A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

【課題】セルフリフレッシュ発振器の基本周波数の低減することによって、待機時の電力消費量を低減する。
【解決手段】セルフリフレッシュモジュールは、第１の周波数を有する第１の信号を供給するように構成された発振器と、上記第１の信号をトリミングして、第２の周波数を有する第２の信号を供給するように構成されたトリミング分周器と、上記メモリデバイスの温度を感知して、温度信号を供給するように構成された温度センサとを有している。このセルフリフレッシュモジュールは、上記温度信号を受信して、この温度信号に基づいて第３の信号を供給するように構成された温度参照テーブルと、上記第２の信号および上記第３の信号に基づいてセルフリフレッシュパルスを供給するように構成された温度分割器とを有している。
【選択図】図１

Description

発明の詳細な説明
〔背景〕
メモリ速度およびメモリ容量は、システムアプリケーションの需要に対応するために増加し続けている。これらのシステムアプリケーションの一部として、スペースおよび電源が限定されたモバイル電子システムがある。携帯電話および個人用デジタル補助装置（personal digital assistant; PDA）などのモバイルアプリケーションでは、メモリセル密度および電力消費量が次世代への課題となっている。
業界はこれらの課題に対応するために、モバイルアプリケーション用のランダムアクセスメモリ（random access memory; RAM）の開発を進めている。ＣｅｌｌｕｌａｒＲＡＭと称されるＲＡＭの種類の１つは高性能であり、かつ次世代設計のメモリ密度および帯域幅に対して高まる要望に対応するために設計された低電力メモリを有している。ＣｅｌｌｕｌａｒＲＡＭは、典型的な解決策に比べてビットレート毎のコストを低く抑えることのできる疑似ＳＲＡＭ（pseudo static RAM; PSRAM）である。また、ＣｅｌｌｕｌａｒＲＡＭは、スタティックランダムアクセスメモリ（static random access memory; SRAM）ピンを有し、機能性の互換性があり、外部からのリフレッシュ動作が不要であり、さらに省電力設計されている。ＣｅｌｌｕｌａｒＲＡＭデバイスは、携帯電話などのモバイルアプリケーションに今日使用されている大部分の非同期低電力ＳＲＡＭの完全互換品（drop-in replacement）である。
ＤＲＡＭ内の各メモリセルは、トランジスタおよびキャパシタを有している。キャパシタは、荷電および放電されることによって、論理「０」または論理「１」を表す。キャパシタに蓄積されたデータビット値は、読み出し動作中に読み出される。データビット値は、書き込み動作中にキャパシタへ書き込まれる。メモリセルからの読み出し動作は、破壊読み出しである。各読み出し動作後に、読み出されたデータ値に対して、キャパシタが再荷電または放電される。さらに、読み出し動作がなくとも、キャパシタの電荷は経時的に放電する。
蓄積されたデータビット値を保持するために、メモリセルの読み出しおよび／または書き込みによって、メモリセルが周期的にリフレッシュされる。ＤＲＡＭ内の全てのメモリセルは、その値を保持するために周期的にリフレッシュされる。セルフリフレッシュ中におけるメモリセルのリフレッシュレートは、一般的には、セルフリフレッシュ発振器およびトリミング回路を含むセルフリフレッシュモジュールによって規定される。セルフリフレッシュ発振器およびトリミング回路は、一般的には、メモリセルのセルフリフレッシュを開始するためのセルフリフレッシュパルスを供給する。セルフリフレッシュ発振器の基本周波数は、待機時の電力消費量に関連している。従って、セルフリフレッシュ発振器の基本周波数を低減することによって、待機時の電力消費量を低減することができる。
従来技術資料としては、
ＵＳ ６、８３６、８２４
ＵＳ ６、８３１、８７３
ＵＳ ６、８０１、４６８
ＵＳ ６、７９５、３６３
ＵＳ ６、７３５、１３７
ＵＳ ６、６４３、２０５
ＵＳ ６、５５７、０７２
ＵＳ ６、５１５、９２９
ＵＳ ６、５４２、９５９
ＵＳ ６、２８８、９５９
がある。
〔概要〕
本発明の一実施例は、メモリデバイス用のセルフリフレッシュモジュールを提供する。セルフリフレッシュモジュールは、第１の周波数を有する第１の信号を供給するように構成された発振器と、上記第１の信号をトリミングして、第２の周波数を有する第２の信号を供給するように構成されたトリミング分周器と、上記メモリデバイスの温度を感知して温度信号を供給するように構成された温度センサとを有している。セルフリフレッシュモジュールは、上記温度信号を受信して、この温度信号に基づいて第３の信号を供給するように構成された温度参照テーブルと、上記第２の信号と上記第３の信号とに基づいてセルフリフレッシュパルス信号を供給するように構成された温度分割器とを有している。
〔図面の簡単な説明〕
本発明の実施形態は、以下の図面を参照することによって、よりよく理解することができる。これら図面の素子は、必ずしも互いにサイズを縮小させるものではない。同様の符号は、対応する同様の部品を示している。
図１は、メモリデバイス用のセルフリフレッシュモジュールの一実施形態を示すブロック図である。
図２は、セルフリフレッシュ発振器から供給されたセルフリフレッシュクロック信号と時間（time）との一実施形態を示すグラフである。
図３は、分周回路（divider circuit）から供給された第１の分周セルフリフレッシュクロック信号の一実施形態を示すグラフである。
図４は、トリミング分周器から供給された第２の分周セルフリフレッシュクロック信号の一実施形態を示すグラフである。
図５は、感知した温度に基づいた、温度センサからの温度出力信号の論理レベルの一実施形態を示す表である。
図６は、参照テーブル（look-up table）の一実施形態を示す図である。
図７は、温度分割器（temperature divider）の一実施形態を示す図である。
図８は、メモリデバイス用のセルフリフレッシュモジュールの別の実施形態を示すブロック図である。
図９は、高温ブースタ（high temperature booster）の一実施形態を示す図である。
図１０は、高温ブースタの機能の一実施形態を示す表の一部である。
〔詳細な説明〕
図１は、セルフリフレッシュモジュール１００の一実施形態を示すブロック図である。セルフリフレッシュモジュール１００は、例えばＤＲＡＭまたは疑似ＳＲＡＭなどのメモリデバイス内に内蔵された複数のモジュールの１つである。セルフリフレッシュモジュール１００は、セルフリフレッシュ発振器１０２、分周器１０４、トリミング分周器１０６、温度センサ１０８、参照テーブル１１０、および温度分割器１１２を有している。
セルフリフレッシュ発振器１０２は、アナログ発振器トリミング信号路１２６を介して、アナログ発振器トリミング信号を受信する。セルフリフレッシュ発振器１０２は、セルフリフレッシュクロック（ＳＲＦ＿ＣＬＫ）信号路１１４を介して、分周器１０４に電気的に結合されている。分周器１０４は、温度非依存性タイミング信号路１２８へ、温度非依存性タイミング信号を供給する。分周器１０４は、第１のセルフリフレッシュクロック分周（ＳＲＦ＿ＣＬＫＤ１）信号路１１６を介して、トリミング分周器１０６に電気的に結合されている。トリミング分周器１０６は、ＤＩＧ＿ＴＲＩＭ＜５：０＞信号路１３０を介して、デジタルトリミング（ＤＩＧ＿ＴＲＩＭ＜５：０＞）信号を受信する。トリミング分周器１０６は、第２のセルフリフレッシュクロック分周（ＳＲＦ＿ＣＬＫＤ２）信号路１１８を介して、温度分割器１１２に電気的に結合されている。温度分割器１１２は、ＳＲＦＰＵＬＳＥ信号路１２４へ、セルフリフレッシュパルス（ＳＲＦＰＵＬＳＥ）を供給する。温度分割器１１２は、分周器（ＤＩＶ＜５：０＞）信号路１２２を介して、参照テーブル１１０に電気的に結合されている。参照テーブル１１０は、温度（ＴＥＭＰＳ）信号路１２０を介して、温度センサ１０８に電気的に結合されている。
ＤＲＡＭデバイスおよび疑似ＳＲＡＭのメモリセルは、メモリセル内に記憶されたデータまたは情報が損失あるいは破損されないように、周期的にリフレッシュされる。セルフリフレッシュモジュール１００は、温度変化によって影響を受けるメモリデバイスに対してリフレッシュ機能を供給できるデバイスである。ＤＲＡＭおよび疑似ＳＲＡＭなどのメモリデバイスに対するリフレッシュ周波数は、メモリデバイスへの外部的または内部的（電力消費による自己発熱）温度によって影響を受ける。ＤＲＡＭまたは疑似ＳＲＡＭは、低温では低周波数でリフレッシュ可能であり、これによって電流および電力消費量を最小限に抑えることができる。なぜなら、ＤＲＡＭデバイスまたは疑似ＳＲＡＭデバイス内のキャパシタは、デバイス温度に比例した速度（rate）で電荷を失うからである。逆に高温では、情報の損失を防ぐために高いリフレッシュ周波数が用いられるため、電力消費量が増大する。セルフリフレッシュモジュール１００は、温度センサ１０８によって感知された温度に基づいて修正されたＳＲＦＰＵＬＳＥ信号を生成および供給する。
セルフリフレッシュ発振器１０２は、信号路１２６のアナログ発振器トリミング信号に基づいて、ＳＲＦ＿ＣＬＫ信号路１１４へＳＲＦ＿ＣＬＫ信号を供給する。セルフリフレッシュ発振器１０２は、アナログ発振器トリミング信号を受信する。アナログ発振器トリミング信号は、セルフリフレッシュ発振器１０２内のキャパシタのスイッチをオンおよびオフにして、セルフリフレッシュモジュール１００の要求に基づいて発振器周波数を調節する。キャパシタンスを増大させることによって、周波数の低いＳＲＦ＿ＣＬＫ信号が供給される。反対に、キャパシタンスを低減させることによって、周波数の高いＳＲＦ＿ＣＬＫ信号が供給される。
図２は、周期がｔ１である一連のパルスを含むＳＲＦ＿ＣＬＫ信号の一実施形態を示す図である。周期ｔ１は、アナログ発振器トリミング信号およびセルフリフレッシュ発振器１０２によって規定および制御される。セルフリフレッシュ発振器１０２のキャパシタンスが比較的大きい場合は、これに対応して周波数の低いＳＲＦ＿ＣＬＫ信号が生成される。反対に、セルフリフレッシュ発振器１０２のキャパシタンスが比較的小さい場合は、これに対応して周波数の高いＳＲＦ＿ＣＬＫ信号が生成される。一実施形態における周期ｔ１は、約２５０〜７５０ナノ秒の範囲内にあり、例えば５００ナノ秒である。
ＳＲＦ＿ＣＬＫ信号は、ＳＲＦ＿ＣＬＫ信号路１１４を介して分周器１０４へ供給される。分周器１０４は、送信されてくるＳＲＦ＿ＣＬＫ信号を分周して、ＳＲＦ＿ＣＬＫＤ１信号を供給する。一実施形態における分周器１０４は、セルフリフレッシュモジュール１００には含まれていない。一実施形態における分周器１０４は、ＳＲＦ＿ＣＬＫ信号に基づいて、温度非依存性タイミング信号を信号路１２８に供給する。温度非依存性タイミング信号は、回路構成に応じて、メモリデバイスの別のモジュール、またはセルフリフレッシュモジュール１００内の別の部品によって使用されてもよい。例えば、温度非依存性タイミング信号を温度センサ１０８に電気的に結合することができる。これによって温度センサ１０８が周期的にオンにされ、メモリデバイスの温度がチェックされる。なぜなら、温度変化は瞬時には起こらないからである。一実施形態では、分周器１０４は、出力信号ＳＲＦ＿ＣＬＫＤ１を調節し、それゆえ、最終的には、ＤＲＡＭに追加的なノイズ（通常のリフレッシュサイクル以外のアクティブサイクル。「能動的保持（active retention）」として知られている）があるか否かの情報に基づいて、リフレッシュレートを調節する。これには、一般的には、高いリフレッシュ周波数が必要である。このような追加的なノイズがない場合（受動的保持（passive retention））は、ＳＲＦ＿ＣＬＫＤ１の周波数を低くすることができ、これによって電力消費量をさらに抑えることができる。
図３は、周期がＴ２である一連のパルスを含むＳＲＦ＿ＣＬＫＤ１の一実施形態を示すグラフである。周期Ｔ２は、ＳＲＦ＿ＣＬＫ信号に基づいて、分周器１０４によって規定および制御される。一実施形態では、分周器１０４は、ＳＲＦ＿ＣＬＫ信号を分周して、約５００ナノ秒〜８マイクロ秒の範囲内にある周期Ｔ２を有するＳＲＦ＿ＣＬＫＤ１信号を供給する。
トリミング分周器１０６は、送信されてくるＳＲＦ＿ＣＬＫＤ１信号をＤＩＧ＿ＴＲＩＭ＜５：０＞に基づいてトリミングし、ＳＲＦ＿ＣＬＫＤ２信号を供給するためのデジタル分周器である。一実施形態では、ＤＩＧ＿ＴＲＩＭ＜５：０＞信号は６ビットを含んでいる。トリミング分周器１０６は、ＤＩＧ＿ＴＲＩＭ＜５：０＞に基づいて、最大６４の１値分トリミングする（by one of up to 64 values）。例えば、００００００はデジタル値０を表し、１１１１１１はデジタル値６３を表し、そして１０００００はデジタル値３２を表す。値６３は、ＳＲＦ＿ＣＬＫＤ２信号に対して最も低い周波数を生成する。反対に、値０は、ＳＲＦ＿ＣＬＫＤ２信号に対して最も高い周波数を生成する。
一実施形態では、トリマー分周器１０６の初期値は、例えば値３１を表す０１１１１１などの中央値付近に設定されている。従ってＳＲＦ＿ＣＬＫＤ１信号のトリミングは、例えば０１１１１１（値３１）から１０００００（値３２）まで等へ、精密な工程によって調節することができる。従って、ＳＲＦ＿ＣＬＫＤ２信号を供給するためのＳＲＦ＿ＣＬＫＤ１信号のトリミングは、約３２分の１（１／３２）の増加、あるいは初期値に基づいて約３パーセント（３％）のトリミング精度で完了する。反対に、トリマー分周器１０６の初期値が、値２を表す００００１０に設定され、そして００００１０から、値３を表す００００１１においてトリミングされる場合は、５０パーセント（５０％）のトリミング精度が達成される。このようにトリミングは、上記範囲の低い方の値においてより粗い。ＳＲＦ＿ＣＬＫＤ２信号は温度非依存性であり、また特定のメモリセルの保持時間に対するＤＩＧ＿ＴＲＩＭ＜５：０＞信号を介して設定される。
図４は、周期がＴ３である一連のパルスを含むＳＲＦ＿ＣＬＫＤ２の一実施形態を示すグラフである。周期Ｔ３は、ＤＩＧ＿ＴＲＩＭ＜５：０＞信号およびトリミング分周器１０６によって規定および制御される。一実施形態では、周期Ｔ３は、約５００ナノ秒〜１２８マイクロ秒の範囲内にある。
温度分割器１１２は、ＳＲＦ＿ＣＬＫ２信号をトリミングし、そして温度センサ１０８によって感知されたメモリデバイスの温度に基づいて、ＳＲＦＰＵＬＳＥ信号を供給する。一実施形態では、温度分割器１１２は、６ビットのＤＩＶ＜５：０＞信号を介して、最大６４の異なる値の１値分トリミングするように設計されている。
温度センサ１０８は、セルフリフレッシュモジュール１００を内蔵したメモリデバイスの温度を感知するように構成されている。温度センサ１０８は、ＴＥＭＰＳ信号路１２０へ温度感知信号（ＴＥＭＰＳ）を供給する。これらの温度感知信号（ＴＥＭＰＳ）は、温度センサ１０８によって感知された温度を表している。一実施形態では、温度センサ１０８は、−３０℃〜１３０℃までの温度を感知することができる。
図５は、温度センサ１０８によって出力されたＴＥＭＰＳ信号の論理レベルの一実施形態を表す表１０９である。表１０９は、−５℃未満、１０５℃を超える、−５℃〜１５℃の間、１５℃〜４０℃の間、４０℃〜５５℃の間、５５℃〜７０℃の間、７０℃〜９０℃の間、および９０℃〜１０５℃の間の温度幅を示している。表１０９はまた、各温度幅におけるＴＥＭＰＳ信号の論理レベルを示している。ＴＥＭＰＳ信号は、ＴＥＭＰ１２５、ＴＥＭＰ１０５、ＴＥＭＰ９０、ＴＥＭＰ７０、ＴＥＭＰ５５、ＴＥＭＰ４０、ＴＥＭＰ１５、およびＴＥＭＰ−５信号を含んでいる。各温度幅では、ＴＥＭＰＳ信号の１つが論理ハイであり、残りのＴＥＭＰＳ信号が論理ローである。例えば、温度が９０℃〜１０５℃の間では、ＴＥＭＰ１０５信号が論理ハイであり、ＴＥＭＰ１２５、ＴＥＭＰ９０、ＴＥＭＰ７０、ＴＥＭＰ５５、ＴＥＭＰ４０、ＴＥＭＰ１５、およびＴＥＭＰ−５信号が論理ローである。
図６は、参照テーブル１１０の一実施形態を表す図である。参照テーブル１１０は、温度センサ１０８からＴＥＭＰＳ信号を受信して、温度分割器１１２へＤＩＶ＜５：０＞信号を供給するように構成されている。参照テーブル１１０は、ＴＥＭＰＳ信号に基づいてＤＩＶ＜５：０＞信号を設定するための８つの部分を有している。ＴＥＭＰ１２５信号路１２０ａは、２０３で示されているように、メタルオプションを介して、ＴＥＭＰ１２５ｉ＜０＞信号路２０２に電気的に結合されている。ＴＥＭＰ１２５ｉ＜１＞からＴＥＭＰ１２５ｉ＜５＞までの別の信号路２０２は、２０４で示されているように、メタルオプションを介して、接地２５０に電気的に結合されている。従ってこの実施形態では、温度が１０５℃より高い場合は、図示されているように、ＤＩＶ＜５：０＞信号は０００００１と等しくなるように設定される。
ＴＥＭＰ１０５信号路１２０ｂは、２０７で示されているように、メタルオプションを介して、ＴＥＭＰ１０５ｉ＜０＞信号路２０６に電気的に結合されている。ＴＥＭＰ１０５ｉ＜１＞からＴＥＭＰ１０５ｉ＜５＞までの別の信号路２０６は、２０８で示されているように、メタルオプションを介して、接地２５０に電気的に結合されている。従ってこの実施形態では、温度が９０℃〜１０５℃の間である場合は、図示されているように、ＤＩＶ＜５：０＞信号は０００００１と等しくなるように設定される。
ＴＥＭＰ９０信号路１２０ｃは、２１１で示されているように、メタルオプションを介して、ＴＥＭＰ９０ｉ＜０＞信号路２１０に電気的に結合されている。ＴＥＭＰ９０ｉ＜１＞からＴＥＭＰ９０ｉ＜５＞までの別の信号路２１０は、２１２で示されているように、メタルオプションを介して、接地２５０に電気的に結合されている。従ってこの実施形態では、温度が７０℃〜９０℃の間である場合は、図示されているように、ＤＩＶ＜５：０＞信号は０００００１と等しくなるように設定される。
ＴＥＭＰ７０信号路１２０ｄは、２１５で示されているように、メタルオプションを介して、ＴＥＭＰ７０ｉ＜１＞信号路２１４に電気的に結合されている。ＴＥＭＰ７０ｉ＜０＞およびＴＥＭＰ７０ｉ＜２＞からＴＥＭＰ７０ｉ＜５＞までの別の信号路２１４は、２１６で示されているように、メタルオプションを介して、接地２５０に電気的に結合されている。従ってこの実施形態では、温度が５５℃〜７０℃の間である場合は、図示されているように、ＤＩＶ＜５：０＞信号は００００１０と等しくなるように設定される。
ＴＥＭＰ５５信号路１２０ｅは、２１９で示されているように、メタルオプションを介して、ＴＥＭＰ５０ｉ＜１＞信号路２１８に電気的に結合されている。ＴＥＭＰ５５ｉ＜０＞およびＴＥＭＰ５５ｉ＜２＞からＴＥＭＰ５５ｉ＜５＞までの別の信号路２１８は、２２０で示されているように、メタルオプションを介して、接地２５０に電気的に結合されている。従ってこの実施形態では、温度が４０℃〜５５℃の間である場合は、図示されているように、ＤＩＶ＜５：０＞信号は００００１０と等しくなるように設定される。
ＴＥＭＰ４０信号路１２０ｆは、２２３で示されているように、メタルオプションを介して、ＴＥＭＰ４０ｉ＜２＞信号路２２２に電気的に結合されている。ＴＥＭＰ４０ｉ＜０＞、ＴＥＭＰ４０ｉ＜１＞、およびＴＥＭＰ４０ｉ＜３＞からＴＥＭＰ４０ｉ＜５＞までの別の信号路２２２は、２２４で示されているように、メタルオプションを介して、接地２５０に電気的に結合されている。従ってこの実施形態では、温度が１５℃〜４０℃の間である場合は、図示されているように、ＤＩＶ＜５：０＞信号は０００１００と等しくなるように設定される。
ＴＥＭＰ１５信号路１２０ｇは、２２７で示されているように、メタルオプションを介して、ＴＥＭＰ１５ｉ＜２＞信号路２２６に電気的に結合されている。ＴＥＭＰ１５ｉ＜０＞、ＴＥＭＰ１５ｉ＜１＞、およびＴＥＭＰ１５ｉ＜３＞からＴＥＭＰ１５ｉ＜５＞までの別の信号路２２６は、２２８で示されているように、メタルオプションを介して、接地２５０に電気的に結合されている。従ってこの実施形態では、温度が−５℃〜１５℃の間である場合は、図示されているように、ＤＩＶ＜５：０＞信号は０００１００と等しくなるように設定される。
ＴＥＭＰ−５信号路１２０ｈは、２３１で示されているように、メタルオプションを介して、ＴＥＭＰ−５ｉ＜２＞信号路２３０に電気的に結合されている。ＴＥＭＰ−５ｉ＜０＞、ＴＥＭＰ−５ｉ＜１＞、およびＴＥＭＰ−５ｉ＜３＞からＴＥＭＰ−５ｉ＜５＞までの別の信号路２３０は、２３２で示されているように、メタルオプションを介して、接地２５０に電気的に結合されている。従ってこの実施形態では、温度が−５℃より低い場合は、図示されているように、ＤＩＶ＜５：０＞信号は０００１００と等しくなるように設定される。
参照テーブル１１０は、ＮＯＲゲート２４０、２４４、およびＮＡＮＤゲート２４８をさらに有している。ＴＥＭＰ１２５ｉ＜５：０＞信号路２０２は、ＮＯＲゲート２４０＜５：０＞の第１の入力に電気的に結合されている。ＴＥＭＰ１０５ｉ＜５：０＞信号路２０６は、ＮＯＲゲート２４０＜５：０＞の第２の入力に電気的に結合されている。ＴＥＭＰ９０ｉ＜５：０＞信号路２１０は、ＮＯＲゲート２４０＜５：０＞の第３の入力に電気的に結合されている。ＴＥＭＰ７０ｉ＜５：０＞信号路２１４は、ＮＯＲゲート２４０＜５：０＞の第４の入力に電気的に結合されている。ＮＯＲゲート２４０＜５：０＞の出力は、信号路２４２を介して、ＮＡＮＤゲート２４８＜５：０＞の第１の入力に電気的に結合されている。ＴＥＭＰ５５ｉ＜５：０＞信号路２１８は、ＮＯＲゲート２４４＜５：０＞の第１の入力に電気的に結合されている。ＴＥＭＰ４０ｉ＜５：０＞信号路２２２は、ＮＯＲゲート２４４＜５：０＞の第２の入力に電気的に結合されている。ＴＥＭＰ１５ｉ＜５：０＞信号路２２６は、ＮＯＲゲート２４４＜５：０＞の第３の入力に電気的に結合されている。ＴＥＭＰ−５ｉ＜５：０＞信号路２３０は、ＮＯＲゲート２４４＜５：０＞の第４の入力に電気的に結合されている。ＮＯＲゲート２４４＜５：０＞の出力は、信号路２４６を介して、ＮＡＮＤゲート２４８＜５：０＞の第２の入力に電気的に結合されている。ＮＡＮＤゲート２４８＜５：０＞の出力は、ＤＩＶ＜５：０＞信号路１２２へＤＩＶ＜５：０＞信号を供給する。
ＮＯＲゲート２４０＜５：０＞、ＮＯＲゲート２４４＜５：０＞、およびＮＡＮＤゲート２４８＜５：０＞は、感知された温度幅に対する参照テーブルからＤＩＶ＜５：０＞信号路１２２へと、選択された値を送る。参照テーブル１１０内のメタルオプションおよびＴＥＭＰＳ信号に基づいて、ＤＩＶ＜５：０＞信号が設定される。参照テーブル１１０は、メタルオプションに基づいて、各温度幅に対して任意の６４ビット値が選択されることを可能にする。
図７は、温度分割器１１２の一実施形態を示す図である。温度分割器１１２は、トランスファーゲート３０８、インバータ３０４、３１２、３１４、３１８、３２４、カウンタ３２２、遅延（ＤＥＬ）３２８、およびＡＮＤゲート３３４を有している。ＤＩＶ＜５：０＞信号路１２２は、トランスファーゲート３０８のデータ入力に電気的に結合されている。トランスファーゲート３０８のデータ出力は、インバータ３１４の入力と、信号路３１０を介してインバータ３１２の出力とに電気的に結合されている。インバータ３０４の入力および論理ローによって、トランスファーゲート３０８の入力が、反転されたリセット（ｂＲＳＴ）信号をｂＲＳＴ信号路３０２を介して受信することが可能になる。インバータ３０４の出力は、信号路３０６を介して、トランスファーゲート３０８の論理ハイイネーブル入力に電気的に結合されている。インバータ３１４の出力は、インバータ３１２の入力と、信号路３１６を介してインバータ３１８の入力とに電気的に結合されている。インバータ３１８の出力は、ＤＩＶｉ＜５：０＞信号路３２０へＤＩＶｉ＜５：０＞信号を供給する。
カウンタ３２２のクロック（ＣＬＫ）入力は、ＳＦＲ＿ＣＬＫＤ２信号路１１８を介してＳＦＲ＿ＣＬＫＤ２信号を受信する。カウンタ３２２の入力（ＩＮ＜５：０＞）は、ＤＩＶｉ＜５：０＞信号路３２０を介してＤＩＶｉ＜５：０＞信号を受信する。カウンタ３２２の出力は、ＳＲＦＰＵＬＳＥ信号を供給し、またＳＲＦＰＵＬＳＥ信号路１２４を介して、インバータ３２４の入力に電気的に結合されている。インバータ３２４の出力は、反転されたＳＲＦＰＵＬＳＥ（ｂＳＲＦＰＵＬＳＥ）信号路３２６を介して、遅延３２８の入力（ＩＮ）に電気的に結合されている。遅延３２８の出力は、遅延されたｂＳＲＦＰＵＬＳＥ（ｂＳＲＦＰＵＬＳＥ＿ＤＥＬ）信号路３３０を介して、ＡＮＤゲート３３４の第１の入力に電気的に結合されている。ＡＮＤゲート３３４の第２の入力は、ＳＲＦＯＮ信号路３３２を介して、セルフリフレッシュオン（ＳＲＦＯＮ）信号を受信する。ＡＮＤゲート３３４の出力は、ｂＲＳＴ信号路３０２を介して、カウンタ３２２のｂＲＥＳＥＴ入力に電気的に結合されている。
インバータ３０４は、ｂＲＳＴ信号路３０２においてｂＲＳＴ信号を反転させて、信号路３０６へ上記信号を供給する。トランスファーゲート３０８は、論理ローｂＲＳＴ信号に応答してオンになり、ＤＩＶ＜５：０＞信号路１２２のＤＩＶ＜５：０＞信号を信号路３１０へ送る。トランスファーゲート３０８は、論理ハイｂＲＳＴ信号に応答してオフになり、ＤＩＶ＜５：０＞信号が信号路３１０へ送られないように遮断する。インバータ３１４および３１２は、信号路３１０の信号をラッチするラッチとして機能する。インバータ３１８は、信号路３１６の信号を反転させて、ＤＩＶｉ＜５：０＞信号路３２０へＤＩＶｉ＜５：０＞信号を供給する。
カウンタ３２２は、ＳＲＦ＿ＣＬＫＤ２信号によってクロックされ、ＤＩＶｉ＜５：０＞信号値まで計数する。上記カウンタが一旦ＤＩＶｉ＜５：０＞信号値まで計数すると、カウンタ３２２は、ＳＲＦＰＵＬＳＥ信号路１２４へ論理ハイＳＲＦＰＵＬＳＥ信号を供給する。インバータ３２４は、ＳＲＦＰＵＬＳＥ信号路１２４のＳＲＦＰＵＬＳＥ信号を反転させ、ｂＳＲＦＰＵＬＳＥ信号路３２６へｂＳＲＦＰＵＬＳＥ信号を供給する。遅延３２８は、ｂＳＲＦＰＵＬＳＥ信号路３２６を介してｂＳＲＦＰＵＬＳＥ信号を受信し、上記信号を遅らせて、ｂＳＲＦＰＵＬＳＥ＿ＤＥＬ信号路３３０へｂＳＲＦＰＵＬＳＥ＿ＤＥＬ信号を供給する。
ＡＮＤゲート３３４は、ｂＳＲＦＰＵＬＳＥ＿ＤＥＬ信号路３３０を介してｂＳＲＦＰＵＬＳＥ＿ＤＥＬ信号を受信し、ＳＲＦＯＮ信号路３３２を介してＳＲＦＯＮ信号を受信して、ｂＲＳＴ信号路３０２へｂＲＳＴ信号を供給する。ＡＮＤゲート３３４は、論理ハイｂＳＲＦＰＵＬＳＥ＿ＤＥＬ信号および論理ハイＳＲＦＯＮ信号に応答して論理ハイｂＲＳＴ信号を供給する。ＡＮＤゲート３３４は、論理ローｂＳＲＦＰＵＬＳＥ＿ＤＥＬ信号または論理ローＳＲＦＯＮ信号に応答して論理ローｂＲＳＴ信号を供給する。カウンタ３２２は、論理ローｂＲＳＴ信号に応答してカウンタをリセットする。カウンタ３２２は、論理ハイｂＲＳＴ信号に応答して計数を開始し、ＤＩＶｉ＜５：０＞信号値まで計数を続ける。
動作中では、カウンタ３２２がリセットされたときに、トランスファーゲート３０８が有効にされて、インバータ３１４および３１２によって形成されたラッチにＤＩＶ＜５：０＞信号を送る。従ってＤＩＶｉ＜５：０＞信号は、カウンタ３２２の計数中は変化しない。温度変化は、カウンタ３２２による前の計数が影響を受けないように、カウンタ３２２がリセットされた時点で認識される。カウンタ３２２は、ＳＲＦ＿ＣＬＫＤ２信号をトリミングして、ＤＩＶｉ＜５：０＞信号値に基づいてＳＲＦＰＵＬＳＥ信号を供給する。遅延３２８は、選択されると、ＳＲＦＰＵＬＳＥ信号路１２４の論理ハイＳＲＦＰＵＬＳＥ信号を十分な時間保持して、メモリデバイスのメモリセルのセルフリフレッシュを開始する。
図８は、セルフリフレッシュモジュール１５０の別の実施形態を示すブロック図である。セルフリフレッシュモジュール１５０は、別の形態のセルフリフレッシュモジュール１００といくつかの点で同様である。しかしセルフリフレッシュモジュール１５０は、高温ブースタ１５２と、ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６のデジタルトリミング出力（ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞）信号とをさらに有している。また、ＤＩＧ＿ＴＲＩＭ＜５：０＞が、図１に示されているセルフリフレッシュモジュール１００のトリミング分周器１０６ではなく、高温ブースタ１５２に供給される。
高温ブースタ１５２は、温度センサ１０８が高温（例えば９０℃を超える温度）を感知したときに用いられる。低温から中温（例えば９０℃未満）では、図１のセルフリフレッシュモジュール１００によってリフレッシュ周波数が制御されて、様々な温度において電力消費量が最小化される。しかし高温（例えば９０℃を超える温度）では、電力消費量よりも機能性がより重要である。従って９０℃を超えるような高温では、メモリデバイスが正常に動作することを確実にすることが重要である。
高温ブースタ１５２は、感知された温度が９０℃を超えている場合は、ＳＲＦ＿ＣＬＫＤ２信号の周波数を約２〜５倍の範囲内で増加させるように構成されている。一実施形態では、高温ブースタ１５２は、ＳＲＦ＿ＣＬＫＤ２信号の周波数を約４倍に増加させる。
図９は、高温ブースタ１５２の一実施形態を示す図である。高温ブースタ１５２は、インバータ４０２、４１０、４１４、ＮＯＲゲート４０６、およびトランスファーゲート４１８、４２２、４２６を有している。インバータ４０２の入力およびＮＯＲゲート４０６の第１の入力は、ＴＥＭＰ１０５信号路１２０ｂを介してＴＥＭＰ１０５信号を受信する。インバータ４０２の出力は、ｂＴＥＭＰ１０５信号路４０４へ、反転されたＴＥＭＰ１０５（ｂＴＥＭＰ１０５）信号を供給する。ＮＯＲゲート４０６の第２の入力およびインバータ４１４の入力は、ＴＥＭＰ１２５信号路１２０ａを介してＴＥＭＰ１２５信号を受信する。インバータ４１４の出力は、ｂＴＥＭＰ１２５信号路４１６へ、反転されたＴＥＭＰ１２５（ｂＴＥＭＰ１２５）を供給する。ＮＯＲゲート４０６の出力は、ＮＯＲＭＡＬ信号路４０８を介して、インバータ４１０の入力に電気的に結合されている。インバータ４１０の出力は、ｂＮＯＲＭＡＬ信号路４１２へ、反転されたＮＯＲＭＡＬ（ｂＮＯＲＭＡＬ）信号を供給する。
トランスファーゲート４１８は、ＤＩＧ＿ＴＲＩＭ＜５：０＞信号路１３０を介して、ＤＩＧ＿ＴＲＩＭ＜５：０＞信号を受信し、そしてＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号を供給する。トランスファーゲート４１８の論理ローイネーブル入力は、ｂＮＯＲＭＡＬ信号路４１２を介してｂＮＯＲＭＡＬ信号を受信し、そしてトランスファーゲート４１８の論理ハイイネーブル入力は、ＮＯＲＭＡＬ信号路４０８を介してＮＯＲＭＡＬ信号を受信する。
トランスファーゲート４２２は、信号路４２０を介して接地信号（ground signal）およびＤＩＧ＿ＴＲＩＭ＜５：１＞信号を受信し、そしてＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号を供給する。選択されたメタルオプションに対して、トランスファーゲート４２２の論理ローイネーブル入力はＶｉｎｔ４２８に電気的に結合されていて、そしてトランスファーゲート４２２の論理ハイイネーブル入力は接地２５０に電気的に結合されている。トランスファーゲート４２２の選択されていないその他のメタルオプションに対して、トランスファーゲート４２２の論理ローイネーブル入力は、ｂＴＥＭＰ１０５信号路４０４を介してｂＴＥＭＰ１０５信号を受信し、そしてトランスファーゲート４２２の論理ハイイネーブル入力は、ＴＥＭＰ１０５信号路１２０ｂを介してＴＥＭＰ１０５信号を受信する。
トランスファーゲート４２６は、信号路４２４を介して、２つの接地信号とＤＩＧ＿ＴＲＩＭ＜５：２＞信号とを受信し、そしてＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号を供給する。選択されたメタルオプションに対して、トランスファーゲート４３６の論理ローイネーブル入力は、ＮＯＲＭＡＬ信号路４０８を介してＮＯＲＭＡＬ信号を受信し、そしてトランスファーゲート４２６の論理ハイイネーブル入力は、ｂＮＯＲＭＡＬ信号路４１２を介してｂＮＯＲＭＡＬ信号を受信する。トランスファーゲート４２６の選択されていないその他のメタルオプションに対して、トランスファーゲート４２６の論理ローイネーブル入力は、ｂＴＥＭＰ１０５信号路４１６を介してｂＴＥＭＰ１２５信号を受信し、そしてトランスファーゲート４２６の論理ハイイネーブル入力は、ＴＥＭＰ１２５信号路１２０ａを介してＴＥＭＰ１２５信号を受信する。
インバータ４０２は、ＴＥＭＰ１０５信号路１２０ｂのＴＥＭＰ１０５信号を反転させ、そしてｂＴＥＭＰ１０５信号路４０４へｂＴＥＭＰ１０５信号を供給する。インバータ４１４は、ＴＥＭＰ１２５信号路１２０ａのＴＥＭＰ１２５信号を反転させ、そしてｂＴＥＭＰ１２５信号路４１６へｂＴＥＭＰ１２５信号を供給する。ＮＯＲゲート４０６は、ＴＥＭＰ１０５信号路１２０ｂの論理ローＴＥＭＰ１０５信号、およびＴＥＭＰ１２５信号路１２０ａの論理ローＴＥＭＰ１２５信号に応答して、ＮＯＲＭＡＬ信号路４０８へ論理ハイＮＯＲＭＡＬ信号を出力する。ＮＯＲゲート４０６は、論理ハイＴＥＭＰ１０５信号または論理ハイＴＥＭＰ１２５信号に応答して、論理ローＮＯＲＭＡＬ信号を出力する。インバータ４１０は、ＮＯＲＭＡＬ信号路４０８のＮＯＲＭＡＬ信号を反転し、そしてｂＮＯＲＭＡＬ信号路４１２へｂＮＯＲＭＡＬ信号を供給する。
トランスファーゲート４１８は、論理ローｂＮＯＲＭＡＬ信号および論理ハイＮＯＲＭＡＬ信号に応答してオンになり、ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へ信号路１３０のＤＩＧ＿ＴＲＩＭ＜５：０＞信号を送る。トランスファーゲート４１８は、論理ハイｂＮＯＲＭＡＬ信号および論理ローＮＯＲＭＡＬ信号に応答してオフになり、信号路１３０のＤＩＧ＿ＴＲＩＭ＜５：０＞信号が、ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へ送られないように遮断する。
選択されたメタルオプションに対して、トランスファーゲート４２２は、Ｖｉｎｔ４２８および接地２５０に応答してオフになる。選択されていないその他のメタルオプションに対して、トランスファーゲート４２２は、論理ローｂＴＥＭＰ１０５信号および論理ハイＴＥＭＰ１０５信号に応答してオンになり、信号路４２０の接地信号およびＤＩＧ＿ＴＲＩＭ＜５：１＞信号をＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へ送る。トランスファーゲート４２２は、論理ハイｂＴＥＭＰ１０５信号および論理ローＴＥＭＰ１０５信号に応答してオフになり、信号路４２０の接地信号およびＤＩＧ＿ＴＲＩＭ＜５：１＞信号が、ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へ送られないように遮断する。トランスファーゲート４２２は、オンになると、ＤＩＧ＿ＴＲＩＭ＜５：０＞信号を右側へ１ビット分シフトさせ（最下位ビットの切り捨て）、そして最上位ビットをゼロと置き換えて、ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号を供給する。
選択されたメタルオプションに対して、トランスファーゲート４２６は、論理ローＮＯＲＭＡＬ信号および論理ハイｂＮＯＲＭＡＬ信号に応答してオンになり、信号路４２４の２つの接地信号およびＤＩＧ＿ＴＲＩＭ＜５：２＞信号をＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へ送る。トランスファーゲート４２６は、論理ハイＮＯＲＭＡＬ信号および論理ローｂＮＯＲＭＡＬ信号に応答してオフになり、信号路４２４の２つの接地信号およびＤＩＧ＿ＴＲＩＭ＜５：２＞信号が、ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へ送られないように遮断する。選択されていないその他のメタルオプションに対して、トランスファーゲート４２６は、論理ローｂＴＥＭＰ１２５信号および論理ハイＴＥＭＰ１２５信号に応答してオンになり、信号路４２４の２つの接地信号およびＤＩＧ＿ＴＲＩＭ＜５：２＞信号をＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へ送る。トランスファーゲート４２６は、論理ハイｂＴＥＭＰ１２５信号および論理ローＴＥＭＰ１２５信号に応答してオフになり、信号路４２４の２つの接地信号およびＤＩＧ＿ＴＲＩＭ＜５：２＞信号が、ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号路１５６へ送られないように遮断する。トランスファーゲート４２６は、オンになると、ＤＩＧ＿ＴＲＩＭ＜５：０＞信号を右側へ２ビット分シフトさせ（最下位２ビットの切り捨て）、そして最上位２ビットをゼロと置き換えて、ＤＩＧ＿ＴＲＩＭ＿ＯＵＴ＜５：０＞信号を供給する。
動作中では、選択されたメタルオプションに対して、ＤＩＧ＿ＴＲＩＭ＜５：０＞ビットは、論理ハイＴＥＭＰ１０５信号または論理ハイＴＥＭＰ１２５信号に応答して右側へ２ビット分シフトされ、最上位２ビットがゼロと置き換えられる。選択されていないメタルオプションに対して、ＤＩＧ＿ＴＲＩＭ＜５：０＞ビットは、論理ハイＴＥＭＰ１２５信号に応答して右側へ２ビット分シフトされ、最上位２ビットがゼロと置き換えられる。ＤＩＧ＿ＴＲＩＭ＜５：０＞ビットは、論理ハイＴＥＭＰ１０５信号に応答して右側へ１ビット分シフトされ、最上位ビットがゼロと置き換えられる。
図１０は、選択されたメタルオプションに対する高温ブースタ１５２の一機能の一実施形態を示す表の一部である。高温ブースタ１５２は、トリミング分周器１０６の６ビット分周器を用いて、ＳＲＦ＿ＣＬＫＤ２信号を増加させる（boost）。高温ブースタ１５２は、ＤＩＧ＿ＴＲＩＭ＜５：０＞信号の最下位ビットおよび最下位から２番目のビットを切り捨てる。残りの４ビットは、右側に２つ分シフトされる。最上位ビットおよび最上位から２番目のビットは００に固定される。例えば、図１０の３番目のラインに示されているように、数値１６と等しいビット数０１００００は、数値４である０００１００に変換される。数値４を数値１６で分周することによって、ＳＲＦ＿ＣＬＫＤ２信号の周波数が４倍に増加する。
同様に、図１０の７番目のラインに示されているように、数値５２と等しいデジタル値１１０１００は、数値１３と等しい００１１０１０に変換される。数値１３を数値５２で分周することによって、ＳＲＦ＿ＣＬＫＤ２信号の周波数が４倍に増加する。従って、９０℃を超える温度では、リフレッシュ周波数が４００パーセント増加する。セルフリフレッシュモジュール１５０は、温度が９０℃を超えている場合は、温度が９０℃未満である場合の４倍の速度でメモリセルをリフレッシュする。リフレッシュ周波数の増加に伴って電力消費量も増加するが、メモリデバイスの完全な状態（integrity）は維持され、データは適切に記憶され、そしてデータの破損または損失はあらゆる温度（９０℃を超える温度を含む）で防がれる。
一実施形態では、９０℃を超える温度で供給されたＤＩＶ＜５：０＞信号は、これより低い温度においても同じ状態を保つ。逆に、高温ブースタ１５２は温度修正を行う。この実施形態では、温度分割器１１２はＳＲＦ＿ＣＬＫＤ２信号を修正せず、ＳＲＦＰＵＬＳＥ信号はＳＲＦ＿ＣＬＫＤ２信号と等しい。
本発明の実施形態は、メモリデバイスの温度に基づいて、温度依存性タイミングおよびセルフリフレッシュパルスを提供するためのセルフリフレッシュモジュールを示している。セルフリフレッシュパルスの周波数を温度に基づいてデジタル調節することによって、電力が節約される。さらに、データの損失または破損を防止するために、高温ブースタを用いて高温でリフレッシュ周波数を増加させる。
メモリデバイス用のセルフリフレッシュモジュールの一実施形態を示すブロック図である。 セルフリフレッシュ発振器から供給されたセルフリフレッシュクロック信号と時間（time）との一実施形態を示すグラフである。 分周回路（divider circuit）から供給された第１の分周セルフリフレッシュクロック信号の一実施形態を示すグラフである。 トリミング分周器から供給された第２の分周セルフリフレッシュクロック信号の一実施形態を示すグラフである。 感知した温度に基づいた、温度センサからの温度出力信号の論理レベルの一実施形態を示す表である。 参照テーブル（look-up table）の一実施形態を示す図である。 温度分割器（temperature divider）の一実施形態を示す図である。 メモリデバイス用のセルフリフレッシュモジュールの別の実施形態を示すブロック図である。 高温ブースタ（high temperature booster）の一実施形態を示す図である。 高温ブースタの機能の一実施形態を示す表の一部である。

Claims (28)

  1. 第１の周波数を有する第１の信号を供給するように構成された発振器と、
    上記第１の信号をトリミングして、第２の周波数を有する第２の信号を供給するように構成されたトリミング分周器と、
    上記メモリデバイスの温度を感知して温度信号を供給するように構成された温度センサと、
    上記温度信号を受信して、この温度信号に基づいて第３の信号を供給するように構成された温度参照テーブルと、
    上記第２の信号と上記第３の信号とに基づいてセルフリフレッシュパルス信号を供給するように構成された温度分割器とを有している、メモリデバイス用のセルフリフレッシュモジュール。
  2. 上記第３の信号は、最大のトリミング値に基づいて、６４分の１の増加量において上記第２の信号をトリミングするための６ビット分周値を有している、請求項１に記載のセルフリフレッシュモジュール。
  3. 上記トリミング分周器は、最大のトリミング値に基づいて、６４分の１の増加量において上記第２の信号をトリミングするための６ビットトリミング分周値を受信する、請求項１に記載のセルフリフレッシュモジュール。
  4. 上記発振器と上記トリミング分周器との間に電気的に結合された分周器であって、
    上記第１の信号を分周し、分周された第１の信号を上記トリミング分周器に供給するように構成され、
    上記メモリデバイスの少なくとも一つのモジュールによって使用される温度非依存性タイミングを供給する、分周器を有している、請求項１に記載のセルフリフレッシュモジュール。
  5. 上記温度信号を受信して、９０℃を超えると感知された温度で、約２〜５倍の範囲で上記第２の信号の第２の周波数を増加させる高温ブースタを有している、請求項１に記載のセルフリフレッシュモジュール。
  6. 上記温度参照テーブルが、上記温度信号に基づいて上記第３の信号を設定するメタルオプションを有している、請求項１に記載のセルフリフレッシュモジュール。
  7. 第１の周波数を有する第１の信号を供給するように構成された発振器と、
    上記第１の信号をトリミングして、第２の周波数を有する第２の信号を供給するように構成されたトリミング分周器と、
    上記メモリデバイスの温度を感知して温度信号を供給するように構成された温度センサと、
    上記第２の信号と上記温度信号とに基づいてセルフリフレッシュパルス信号を供給するように構成された温度分割器と、
    上記温度信号を受信して、９０℃を超えると感知された温度で、約２〜５倍の範囲で上記第２の信号の第２の周波数を増加させる高温ブースタを有している、メモリデバイス用のセルフリフレッシュモジュール。
  8. 上記高温ブースタが、６ビットトリミング分周器の値の最下位ビットおよび最下位から２番目のビットを切り捨て、残りの４ビットを右側にシフトさせ、最上位ビットおよび最上位から２番目のビットをゼロ（０）に固定することによって、上記第２の信号の第２の周波数を増加させる、請求項７に記載のセルフリフレッシュモジュール。
  9. 上記高温ブースタが、６ビットトリミング分周器の値の最下位ビットを切り捨て、残りの５ビットを右側にシフトさせ、最上位ビットをゼロ（０）に固定することによって、上記第２の信号の第２の周波数を増加させる、請求項７に記載のセルフリフレッシュモジュール。
  10. 上記発振器と上記トリミング分周器との間に電気的に結合された分周器であって、
    上記第１の信号を分周し、分周された第１の信号を上記トリミング分周器に供給するように構成され、
    上記メモリデバイスの少なくとも一つのモジュールによって使用される温度非依存性タイミングを供給する、分周器を有している、請求項７に記載のセルフリフレッシュモジュール。
  11. 上記温度分割器は、上記温度信号の変化に基づいて、上記セルフリフレッシュパルス信号を調節する前に、上記セルフリフレッシュパルス信号の周期を完結させるように構成されている、請求項７に記載のセルフリフレッシュモジュール。
  12. 第１の周波数を有する第１の信号を供給するように構成された発振器と、
    上記第１の信号を分周し、第２の周波数を有する第２の信号を供給するとともに、上記メモリデバイスの少なくとも一つのモジュールによって使用可能な温度非依存性タイミングを供給する分周器と、
    上記第２の信号をトリミングして、第３の周波数を有する第３の信号を供給するように構成されたトリミング分周器と、
    上記メモリデバイスの温度を感知して温度信号を供給するように構成された温度センサと、
    上記温度信号を受信して、この温度信号に基づいて第４の信号を供給するように構成された温度参照テーブルと、
    上記第３の信号と上記第４の信号とに基づいてセルフリフレッシュパルス信号を供給するように構成された温度分割器とを有している、メモリデバイス用のセルフリフレッシュモジュール。
  13. 上記メモリデバイスが疑似ＳＲＡＭを含んでいる、請求項１２に記載のセルフリフレッシュモジュール。
  14. 上記第１の信号の周期が、約２５０〜７５０ナノ秒の範囲内にある、請求項１２に記載のセルフリフレッシュモジュール。
  15. 上記第２の信号の周期が、約５００ナノ秒〜８マイクロ秒の範囲内にある、請求項１２に記載のセルフリフレッシュモジュール。
  16. 上記温度センサは、約−３０℃〜１３０℃までの範囲で、上記メモリデバイスの温度を感知可能である、請求項１２に記載のセルフリフレッシュモジュール。
  17. 上記温度分割器は、上記セルフリフレッシュパルス信号の粗トリミングおよび細トリミングの両方を供給するように構成されている、請求項１２に記載のセルフリフレッシュモジュール。
  18. 発振器から出力される第１の周波数を有する第１の信号を分周し、それにより第２の周波数を有する第２の信号を供給し、
    上記第１の信号に基づいて上記メモリデバイスの少なくとも一つのモジュールによって使用可能な温度非依存性タイミングを供給し、
    上記第２の信号をトリミングし、それにより第３の周波数を有する第３の信号を供給し、
    上記メモリデバイスの温度を感知し、
    感知した温度を表す温度信号を供給し、
    上記温度信号に基づいて上記第３の信号をトリミングしてセルフリフレッシュパルス信号を供給し、
    ９０℃を超えると感知された温度で、約２〜５倍の範囲で上記第３の信号の第３の周波数を増加させる工程を含んでいる、
    メモリデバイスのセルフリフレッシュ周波数を選択する方法。
  19. 上記第２の信号は、最大のトリミング値に基づいて、６４分の１の増加量において上記第２の信号をトリミングする、請求項１８に記載の方法。
  20. 上記第３の信号をトリミングしてセルフリフレッシュパルス信号を供給する工程が、
    最大のトリミング値に基づいて、６４分の１の増加量において上記第３の信号をトリミングする工程を含んでいる、請求項１８に記載の方法。
  21. 上記第３の信号の第３の周波数を増加させる工程が、
    ６ビットトリミング分周器の値の最下位ビットおよび最下位から２番目のビットを切り捨て、
    残りの４ビットを右側に２つ分シフトさせ、
    最上位ビットおよび最上位から２番目のビットをゼロ（０）に固定する工程を含んでいる、請求項１８に記載の方法。
  22. 上記第３の信号の第３の周波数を増加させる工程が、
    ６ビットトリミング分周器の値の最下位ビットを切り捨て、
    残りの５ビットを右側に１つ分シフトさせ、
    最上位ビットをゼロ（０）に固定する工程を含んでいる、請求項１８に記載の方法。
  23. 上記第３の信号をトリミングしてセルフリフレッシュパルス信号を供給する工程が、
    上記温度信号の変化に基づいて、上記セルフリフレッシュパルス信号を調節する前に、上記セルフリフレッシュパルス信号の周期を完結させる工程を含んでいる、請求項１８に記載の方法。
  24. 発振器から出力される第１の周波数を有する第１の信号をトリミングし、それにより第２の周波数を有する第２の信号を供給し、
    上記メモリデバイスの温度を感知し、
    上記感知した温度に基づいて、許容可能なセルフリフレッシュ周波数を決定し、
    上記第２の信号をトリミングして、感知された温度での上記許容可能なセルフリフレッシュ周波数に等しい周波数を有するセルフリフレッシュパルス信号を供給する工程を含んでいる、
    メモリデバイスのセルフリフレッシュ周波数を選択する方法。
  25. 上記許容可能なセルフリフレッシュ周波数を決定する工程が、
    温度センサを用いて上記メモリデバイスの温度を感知し、温度信号を供給し、
    参照テーブルにおいける、上記感知された温度に対応する、温度依存性信号を決定し、
    上記温度依存性信号に基づいて、上記許容可能なセルフリフレッシュ周波数を決定する、請求項２４に記載の方法。
  26. ９０℃を超えると感知された温度で、約２〜５倍の範囲で上記第２の信号の第２の周波数を増加させる工程を含んでいる、請求項２４に記載の方法。
  27. 約９０℃ないし１０５℃の範囲と感知された温度で約２倍分、１０５℃を超えると感知された温度で約４倍分、上記第２の信号の第２の周波数を増加させる工程を含んでいる、請求項２４に記載の方法。
  28. 発振器から出力される第１の周波数を有する第１の信号を分周し、それにより第２の周波数を有する第２の信号を供給する手段と、
    上記第１の信号に基づいて上記メモリデバイスの少なくとも一つのモジュールによって使用可能な温度非依存性タイミングを供給する手段と、
    上記第２の信号をトリミングし、それにより第３の周波数を有する第３の信号を供給する手段と、
    上記メモリデバイスの温度を感知する手段と、
    感知した温度を表す温度信号を供給する手段と、
    上記温度信号に基づいて上記第３の信号の第３の周波数を変化させて、温度依存性セルフリフレッシュパルス信号を供給する手段と、
    ９０℃を超えると感知された温度で、約２〜５倍の範囲で上記第３の信号の第３の周波数を増加させる手段とを含んでいる、セルフリフレッシュモジュール。
JP2006186638A 2005-07-06 2006-07-06 メモリデバイス用の温度依存性セルフリフレッシュモジュール Pending JP2007018693A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/175,724 US7292488B2 (en) 2005-07-06 2005-07-06 Temperature dependent self-refresh module for a memory device

Publications (1)

Publication Number Publication Date
JP2007018693A true JP2007018693A (ja) 2007-01-25

Family

ID=37618174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006186638A Pending JP2007018693A (ja) 2005-07-06 2006-07-06 メモリデバイス用の温度依存性セルフリフレッシュモジュール

Country Status (5)

Country Link
US (1) US7292488B2 (ja)
JP (1) JP2007018693A (ja)
KR (1) KR100772150B1 (ja)
CN (1) CN1945736A (ja)
DE (1) DE102006031346B4 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166757B2 (ja) * 2003-05-16 2008-10-15 富士通株式会社 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置
DE102006061753B4 (de) * 2006-04-03 2016-12-01 Hynix Semiconductor Inc. Halbleiterspeichereinheit mit Temperaturfühleinrichtung und deren Betrieb
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US8049145B1 (en) * 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
WO2010054670A1 (en) 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
US8621324B2 (en) * 2010-12-10 2013-12-31 Qualcomm Incorporated Embedded DRAM having low power self-correction capability
KR20140082181A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 메모리 시스템
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US9230616B2 (en) * 2014-01-09 2016-01-05 Micron Technology, Inc. Memory devices, memory device operational methods, and memory device implementation methods
CN103811048B (zh) * 2014-02-26 2017-01-11 上海新储集成电路有限公司 一种混合存储器结构的低功耗刷新方法
US9810585B2 (en) 2014-03-28 2017-11-07 Darryl G. Walker Semiconductor device having a temperature circuit that provides a plurality of temperature operating ranges
US20160054378A1 (en) 2014-08-20 2016-02-25 Darryl G. Walker Testing and setting performance parameters in a semiconductor device and method therefor
CN105825822B (zh) * 2015-01-04 2018-10-02 联咏科技股份有限公司 显示装置及其再刷新频率的控制方法
KR102285772B1 (ko) * 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9286991B1 (en) 2015-02-17 2016-03-15 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
KR20170040838A (ko) * 2015-10-05 2017-04-14 에스케이하이닉스 주식회사 반도체장치
US11309011B2 (en) * 2020-02-26 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for refresh of memory devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307882A (ja) * 1992-04-02 1993-11-19 Nec Corp リフレッシュ要求回路
JP3026474B2 (ja) * 1993-04-07 2000-03-27 株式会社東芝 半導体集積回路
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
KR100422961B1 (ko) 1998-12-28 2004-06-23 주식회사 하이닉스반도체 주파수변환기
KR100355302B1 (ko) * 2000-03-14 2002-10-11 학교법인 포항공과대학교 프로그램 가능한 고속의 주파수 분주기
US6288959B1 (en) * 2000-08-04 2001-09-11 Dmel Incorporated Controlling the precharge operation in a DRAM array in a SRAM interface
US6836824B1 (en) * 2000-09-26 2004-12-28 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a cache memory system
US6557072B2 (en) * 2001-05-10 2003-04-29 Palm, Inc. Predictive temperature compensation for memory devices systems and method
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US6643205B2 (en) * 2001-10-23 2003-11-04 Coremagic, Inc. Apparatus and method for refresh and data input device in SRAM having storage capacitor cell
US6515929B1 (en) * 2001-10-29 2003-02-04 Etron Technology, Inc. Partial refresh feature in pseudo SRAM
US6735137B2 (en) * 2001-12-12 2004-05-11 Hynix Semiconductor Inc. Semiconductor memory device employing temperature detection circuit
JP4459495B2 (ja) * 2001-12-13 2010-04-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置
KR100431303B1 (ko) * 2002-06-28 2004-05-12 주식회사 하이닉스반도체 페이지 기록 모드를 수행할 수 있는 슈도 스태틱램
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
US6831873B1 (en) * 2002-09-12 2004-12-14 Alcatel Independent in-line SDRAM control
US7123105B2 (en) * 2003-12-19 2006-10-17 Infineon Technologies North American Corporation Oscillator with temperature control
KR100610455B1 (ko) * 2004-06-28 2006-08-08 주식회사 하이닉스반도체 셀프 리프레쉬를 위한 펄스 발생 회로
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit
US7158434B2 (en) * 2005-04-29 2007-01-02 Infineon Technologies, Ag Self-refresh circuit with optimized power consumption

Also Published As

Publication number Publication date
US7292488B2 (en) 2007-11-06
US20070008798A1 (en) 2007-01-11
KR20070005517A (ko) 2007-01-10
CN1945736A (zh) 2007-04-11
DE102006031346B4 (de) 2014-12-24
KR100772150B1 (ko) 2007-10-31
DE102006031346A1 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
JP2007018693A (ja) メモリデバイス用の温度依存性セルフリフレッシュモジュール
US7013363B2 (en) Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
KR100680441B1 (ko) 안정적인 승압 전압을 발생하는 승압 전압 발생기
JP2009535752A (ja) ダイナミックランダムアクセスメモリデバイス、および温度補償セルフリフレッシュを用いてメモリセルをセルフリフレッシュする方法
JP2001250381A (ja) 半導体集積回路
US7821860B2 (en) Stable temperature adjustment for refresh control
US7336555B2 (en) Refresh control circuit of pseudo SRAM
US7042776B2 (en) Method and circuit for dynamic read margin control of a memory array
US8837238B2 (en) Semiconductor device having a plurality of memory modules
JP4606565B2 (ja) 同期型半導体記憶装置
KR101607489B1 (ko) 리프레쉬 제어회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
EP1734535B1 (en) Semiconductor memory
US6778003B1 (en) Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
US6741516B2 (en) Semiconductor memory
US6226223B1 (en) Low latency dynamic random access memory
KR100422961B1 (ko) 주파수변환기
KR100668739B1 (ko) 오실레이터 회로
CN115295034A (zh) 间隔振荡器及其控制方法、以及具备该间隔振荡器的存储器
KR100571741B1 (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20070309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020