TWI813598B - 異質結雙極電晶體及用於製造其之方法 - Google Patents

異質結雙極電晶體及用於製造其之方法 Download PDF

Info

Publication number
TWI813598B
TWI813598B TW107140015A TW107140015A TWI813598B TW I813598 B TWI813598 B TW I813598B TW 107140015 A TW107140015 A TW 107140015A TW 107140015 A TW107140015 A TW 107140015A TW I813598 B TWI813598 B TW I813598B
Authority
TW
Taiwan
Prior art keywords
mesa
base
emitter
hbt
collector
Prior art date
Application number
TW107140015A
Other languages
English (en)
Other versions
TW201937729A (zh
Inventor
瑞納迪 多塔
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201937729A publication Critical patent/TW201937729A/zh
Application granted granted Critical
Publication of TWI813598B publication Critical patent/TWI813598B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/202—Electromagnetic wavelength ranges [W]
    • H01L2924/2027—Radio 1 mm - km 300 GHz - 3 Hz
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

在某些態樣，一種異質結雙極電晶體(HBT)包括集電極台狀物、集電極台狀物上的基極台狀物以及基極台狀物上的發射極台狀物。發射極台狀物具有複數個開口。該HBT亦包括複數個開口中的連接到基極台狀物的複數個基極金屬。

Description

異質結雙極電晶體及用於製造其之方法
本案的各態樣整體上係關於異質結雙極電晶體，更具體而言，係關於用於RF應用的異質結雙極電晶體的發射極台狀物(mesa)、基極台狀物和集電極台狀物的製造方法和佈置。
異質結雙極電晶體(HBT)是一種雙極結型電晶體(BJT)，其將不同的半導體材料用於發射極和基極區域，從而產生異質結。HBT改進了BJT，因為HBT可以處理高達幾百GHz的極高頻率的信號。HBT通常用於現代超快電路，主要是射頻(RF)系統，以及需要高功率效率的應用，例如蜂巢式電話中的RF功率放大器。
習知的異質結雙極電晶體佈局將發射極佈置成條形。然而，使用這種結構的HBT面臨一些挑戰。對於任何給定的發射極台狀物面積(由所需的輸出RF功率設定)，基極台狀物佔據非常大的面積。傳統HBT單元的基極台狀物與發射極台狀物面積的典型比約為2.4。HBT的基極-集電極結電容(Cbc)是裝置效能(例如，功率增益)的非常關鍵的限制因素，特別是在高頻下。來自大基極台狀物面積的大Cbc會損害裝置的功率增益和效率。具有條形佈局的HBT亦佔據大的佔用面積以容納下輸送給定輸出功率所需的發射極台狀物面積，導致大的晶粒尺寸和高製造成本。
因此，提供減小面積並改善裝置效能的改進的HBT結構和改進的製造方法將是有益的。
以下呈現一種或多中實施方式的簡化概要以提供對這些實施方式的基本理解。本發明內容不是對所有考慮到的實施方式的廣泛概述，既不意欲辨識所有實施方式的關鍵或重要要素，亦不意欲描述任何或所有實施方式的範疇。本發明內容的唯一目的是以簡化形式提出涉及一或多個實施方式的概念，作為稍後進行的更詳細描述的前序。
在一個態樣，一種異質結雙極電晶體（HBT）包括集電極台狀物、集電極台狀物上的基極台狀物以及基極台狀物上的發射極台狀物。發射極台狀物具有複數個開口。該HBT亦包括複數個開口中的連接到基極台狀物的複數個基極金屬。
在另一態樣，一種方法包括提供具有集電極台狀物疊置體、基極台狀物疊置體以及發射極台狀物疊置體的晶圓；圖案化發射極台狀物疊置體以限定具有複數個開口的發射極台狀物；在複數個開口中提供連接到基極台狀物疊置體的複數個基極金屬；及圖案化基極台狀物疊置體以限定基極台狀物。
為了實現前述和相關目的，一或多個實施方式包括下文中充分說明並且在請求項中特別指出的特徵。以下描述和附圖詳細闡述了一或多個實施方式的某些說明性態樣。然而，這些態樣僅指示可以採用各種實施方式的原理的各種方式中的幾種，並且所描述的實施方式意欲包括所有這些態樣及其等同方案。
以下結合附圖闡述的具體實施方式意欲作為對各種態樣的描述，並非意欲表示可以實施本文所述的概念的唯一態樣。本具體實施方式包括具體細節，目的是提供對各種概念的理解。然而，對於本發明所屬領域中具有通常知識者而言顯而易見的是，可以在沒有這些具體細節的情況下實施這些概念。在某些情況下，以方塊圖形式圖示公知的結構和部件，以避免使這些概念難以理解。
HBT的基極-集電極電容（Cbc）是其功率增益的非常關鍵的限制因素，特別是在高頻下。傳統的HBT通常將發射極台狀物佈置成條形，這導致高Cbc。圖1圖示具有條形佈局的實例HBT的俯視圖。HBT 100包括集電極台狀物102和集電極台狀物102上的基極台狀物104。HBT 100亦包括基極台狀物104上的一條基極金屬114，以提供與基極的連接。由複數個條帶106組成的發射極台狀物位於基極台狀物104上。為了容納更多的基極金屬或更大的發射極台狀物，可以將更多的基極金屬114與發射極台狀物條106交錯放置。另外，HBT 100亦包括複數個發射極台狀物條106上的複數個發射極金屬116，以提供與發射極的電連接。一或多個集電極金屬112放置在集電極台狀物102上，以提供與集電極的電連接。
圖2圖示圖1沿線A-A’的示例性橫截面。橫截面200包括集電極台狀物102，集電極台狀物102上的基極台狀物104，以及基極台狀物104上的發射極台狀物106。一或多條基極金屬114、一或多條發射極金屬116以及一或多條集電極金屬112分別放置（例如，經由沉積製程）在基極台狀物104、發射極台狀物106以及集電極台狀物102上。
儘管在橫截面200中將集電極台狀物、基極台狀物和發射極台狀物中的每一個示為單層，但是應該理解每層可以包括多個子層。圖3圖示NPN HBT的示例性橫截面。NPN HBT 300包括集電極台狀物302、基極台狀物304和發射極台狀物306。在該實例中，集電極台狀物包括兩個子層：半絕緣的GaAs襯底302A和N + GaAs子集電極302B。類似地，在該實例中，基極台狀物304亦包括多個子層：第一InGaP蝕刻停止層304A、N- GaAs集電極304B、P+ GaAs基極304C和第二InGaP蝕刻停止層304D。N+ GaAs子集電極302B、第一InGaP蝕刻停止層304A和N- GaAs集電極304B形成HBT 300的集電極。NPN HBT 300亦包括分別放置（例如，經由沉積製程）在基極台狀物304、發射極台狀物306和集電極台狀物302上的一或多條基極金屬314、一或多條發射極金屬316以及一或多條集電極金屬312。
對於任何給定的發射極台狀物面積（由所需的當前輸出RF功率設定），圖1中所示的佈局和結構受大的基極-集電極結面積的不利影響。由此產生的大Cbc損害HBT的功率增益和效率。根據本案的某些態樣，為了減小基極-集電極結面積和Cbc，可以將發射極台狀物與相關的發射極金屬一起佈置成網狀結構。網的開口可以成矩形形狀或六邊形形狀或其他適當的形式。用於HBT基極的金屬收集器（pickup）佈置在網的開口內部。該結構亦可以包括圍繞發射極網的可選的基極金屬環，以進一步降低基極電阻。可選的基極金屬提供額外的最佳化空間，從而在基極電阻（Rb）與Cbc之間進行折衷。可選的基極金屬環與發射極網的開口內的基極金屬點相互連接。結構將基極台狀物面積/發射極台狀物面積比減小到1.8以下。另外，結構相對於圖1中所示的結構實現了超過25％的效能改進。
圖4圖示根據本案的某些態樣的具有佈置成網狀結構的發射極台狀物的HBT的示例性實施方式。HBT 400包括集電極台狀物402、集電極台狀物402上的基極台狀物404以及基極台狀物404上的發射極台狀物406。發射極台狀物406佈置成網狀結構。發射極台狀物406具有複數個開口410。複數個開口410為將要被放置並連接到基極台狀物404的複數個基極金屬414提供訊窗。複數個基極金屬414經由另一層（或多層）金屬（未圖示）連接並且彼此電耦合。
複數個開口410可以為任何形狀，例如正方形（如圖4所示）、矩形、六邊形等。複數個開口410中的每一個的尺寸及/或形狀可以不同。複數個開口410可以具有相同的尺寸及/或相同的形狀，以便於設計及/或高封裝密度。複數個開口410中的每一個足夠大以容納開口內的基極金屬414，包括複數個基極金屬414中的每一個自身的尺寸以及複數個基極金屬414中的每一個與發射極台狀物406之間的必要間隔。由此，複數個開口410的最小尺寸受所使用的製程技術的限制。類似地，複數個開口410中的一個開口與複數個開口410中的相鄰開口之間的間隔也是設計選擇，其中最小間隔受所使用的製程技術的限制。然而，間隔可以是大於或等於製程技術允許的最小值的任何尺寸。
不同應用需要不同HBT的尺寸。例如，若HBT用作功率放大器，則選擇HBT的尺寸以滿足特定的輸出功率要求。網狀發射極台狀物結構在選擇HBT的尺寸以及集電極、基極和發射極的佈置態樣提供了靈活性。開口310的數量可以改變，並且可以是任何整數。例如，可以存在佈置成2×2陣列的四個開口。可以存在多於或少於4個開口，包括1個開口。複數個開口310的佈置是靈活的，並且不限於正方形陣列。其他陣列亦是可能的，例如2×2、3×3或3×1陣列，僅舉幾個實例。經由將HBT的發射極台狀物佈置成網狀結構（例如，具有複數個開口），從而改善了封裝密度。基極台狀物面積/發射極台狀物面積比可以減小到低於1.8。
HBT 400亦包括發射極台狀物406上的一或多個發射極金屬（未圖示）。發射極金屬可以完全或部分地覆蓋發射極台狀物406。HBT 400亦包括集電極台狀物402上的一或多個集電極金屬412以提供與HBT 400的集電極的連接。
為了進一步降低基極電阻，可以提供圍繞發射極台狀物的可選基極金屬。圖5圖示其發射極台狀物佈置成網狀結構並且具有圍繞發射極台狀物的可選基極金屬的HBT的示例性實施方式。與HBT 400類似，HBT 500包括集電極台狀物502、集電極台狀物502上的基極台狀物504以及基極台狀物504上的發射極台狀物506。發射極台狀物506佈置成網狀結構。發射極台狀物506具有複數個開口510。複數個開口510為將要被放置並連接到基極台狀物504的複數個基極金屬514提供訊窗。複數個基極金屬514經由另一層（或多層）金屬（未圖示）連接並且彼此電耦合。發射極金屬（未圖示）位於發射極台狀物506上。發射極金屬可以完全或部分地覆蓋發射極台狀物506。HBT 500亦包括集電極台狀物502上的一或多個集電極金屬512以提供與HBT 500的集電極的連接。
另外，HBT 500亦包括圍繞發射極台狀物506的可選基極金屬524。可選基極金屬524可以為環形形狀（如圖5所示）或者可以是一或多條金屬（未圖示）。可選基極金屬524是位於發射極台狀物網外部的外基極金屬。可選基極金屬524經由另一層（或多層）金屬（未圖示）連接到複數個基極金屬514，從而使可選基極金屬524與複數個基極金屬514電耦合。可選基極金屬524產生較低的基極電阻（Rb），但可能增加Cbc。這提供了額外的最佳化空間，從而在Rb與Cbc之間進行折衷。
圖6圖示根據本案的某些態樣的圖5沿線B-B’的示例性橫截面。橫截面600包括集電極台狀物502、集電極台狀物502上的基極台狀物504以及基極台狀物504上的發射極台狀物506。橫截面600亦包括可選基極金屬524。
儘管在橫截面600中將集電極台狀物、基極台狀物和發射極台狀物中的每一個示為單層，但是應該理解每層可以包括多個子層，類似於圖3中的橫截面300。例如，在NPN HBT中，集電極台狀物502可以包括本征或輕摻雜的GaAs襯底和N + GaAs子集電極。集電極金屬可以連接到N + GaAs子集電極並電耦合到HBT的集電極。發射極台狀物可以包括本征InGaAs子層，接著是輕度N摻雜（例如，5E17）的InGaP層和高度N +摻雜（例如，1E19）的InGaAs層。
圖7圖示根據本案的某些態樣的其發射極台狀物佈置成網狀結構的HBT的又一示例性實施方式。HBT 700類似於HBT 300，但具有不同的發射極台狀物網狀結構。HBT 700包括集電極台狀物702、集電極台狀物702上的基極台狀物704以及基極台狀物704上的發射極台狀物706。發射極台狀物706佈置成網狀結構。發射極台狀物706具有複數個開口710。複數個開口710為將要被放置並連接到基極台狀物704的複數個基極金屬714提供訊窗。複數個基極金屬714經由另一層（或多層）金屬（未圖示）連接並且彼此電耦合。發射極金屬（未圖示）位於發射極台狀物706上。發射極金屬可以完全或部分地覆蓋發射極台狀物706。HBT 700亦包括集電極台狀物702上的一或多個集電極金屬712以提供與HBT 700的集電極的連接
與其複數個開口410為正方形形狀的發射極台狀物400不同，複數個開口710為六邊形形狀。六邊形形狀提供比正方形形狀更高的封裝密度，導致在相同的輸出功率下HBT的面積更小。除了六邊形形狀開口之外，複數個基極金屬714可以為六邊形形狀，以最大化與基極的連接並減小基極電阻。
類似於圖5和6中的HBT，HBT 700可以包括圍繞發射極台狀物706的可選基極金屬（未圖示）。可選基極金屬可以為環形形狀（如圖5所示）或者可以包括一或多條金屬。可選基極金屬經由另一層（或多層）金屬（未圖示）連接到複數個基極金屬714，從而使可選基極金屬與複數個基極金屬714電耦合。
圖8a-8g圖示製造HBT的示例性程序流程。圖8a圖示具有所需epi疊置體的起始晶圓。晶圓包括集電極台狀物疊置體852、基極台狀物疊置體854和發射極台狀物疊置體856。集電極台狀物疊置體852、基極台狀物疊置體854和發射極台狀物疊置體856被定義為它們是分別用於HBT的集電極台狀物、基極台狀物和發射極台狀物的起始疊置體。集電極台狀物疊置體852、基極台狀物疊置體854和發射極台狀物疊置體856中的每一個可以包括多個子層。例如，集電極台狀物疊置體852包括一層半絕緣襯底802A（例如，包括本征GaAs）和一層子集電極802B（例如，包括N + GaAs）。基極台狀物疊置體854包括第一蝕刻停止層804A（例如，包括InGaP）、集電極層804B（例如，包括N- GaAs）、基極層804C（例如，包括P + GaAs）以及第二蝕刻停止層804D （例如，包括InGaP）。圖8b圖示在放置HBT的發射極金屬之後的晶圓的部分。圖案化並限定（例如光刻圖案化和蝕刻）發射極台狀物疊置體856上的一或多個發射極金屬816。圖8c圖示在經由蝕刻發射極台狀物疊置體856來圖案化發射極台狀物之後的晶圓的部分。圖案化並蝕刻發射極金屬疊置體856以形成作為發射極台狀物806的期望圖案。發射極台狀物806可以形成為多種形狀，包括圖4、5和7中所示的形狀。在圖8d中，在基極台狀物疊置體854上圖案化並限定基極金屬814。圖案化並蝕刻第二蝕刻停止層804D，從而使基極金屬814接觸集電極層804C。圖8e圖示在形成基極台狀物之後的結構。圖案化並蝕刻基極台狀物疊置體854以形成基極台狀物804，包括圖案化和蝕刻層804A-804D。在圖8f中，在集電極台狀物疊置體852上圖案化並限定一或多個集電極金屬812。最後，如圖8g所示，注入隔離環822可以圍繞HBT。注入隔離環限定了集電極台狀物802並形成HBT的邊界。
圖9圖示根據本案的某些態樣的用於製造其發射極台狀物佈置成網狀結構的HBT的示例性方法。以下方法900的說明和圖9中提供的程序流程圖僅僅是作為說明性實例，並不意欲要求或暗示必須以所呈現的循序執行各個態樣的操作。
HBT製造方法900以具有所需epi疊置體的晶圓開始。在902處，提供具有所需epi疊置體的晶圓，包括集電極台狀物疊置體（例如，集電極台狀物疊置體852）、基極台狀物疊置體（例如，基極台狀物疊置體854）以及發射極台狀物疊置體（例如，發射極台狀物疊置體856）。每個台狀物疊置體可以包括多個子層。例如，對於NPN HBT，集電極台狀物疊置體可以包括一層本征GaAs半絕緣襯底（例如，半絕緣襯底802A）和一層N+ GaAs子集電極（例如，子集電極802B）。基極台狀物疊置體可以包括第一InGaP蝕刻停止層（例如，蝕刻停止層804A）、N- GaAs集電極層（例如，集電極層804B）、P+ GaAs基極層（例如，基極層804C）和第二InGaP蝕刻停止層（例如，蝕刻停止層804D）。
在904處，將一或多個發射極金屬（例如，發射極金屬516或816）放置在發射極台狀物疊置體上。
在906處，經由適當的製程（例如，蝕刻）圖案化並形成發射極台狀物。發射極台狀物包括複數個開口（例如，複數個開口410、510或710）。複數個開口可以為任何形狀，例如正方形（如圖4所示）、矩形、六邊形（如圖7所示）等。複數個開口中的每一個的尺寸及/或形狀可以不同或可以相同。複數個開口中的每一個足夠大以容納基極金屬（例如，基極金屬414、514或714），包括基極金屬本身的尺寸以及基極金屬與發射極台狀物之間的必要間隔。因此，複數個開口的最小尺寸受所使用的製程技術的限制。類似地，一個開口與相鄰開口之間的間隔也是設計選擇，並且最小值受所使用的製程技術的限制。
在908處，在複數個開口中提供複數個基極金屬（例如，複數個基極金屬414、514或714）。複數個基極金屬位於基極台狀物疊置體上並提供與HBT的基極的連接。複數個基極金屬可以具有與多個開口相同的形狀。複數個基極金屬經由另一層（或多層）金屬層連接並且彼此電耦合。
在910處，可以將可選基極金屬（外基極金屬）（例如，基極金屬524）放置在基極台狀物疊置體上並連接到複數個開口中的基極金屬。可選基極金屬圍繞發射極台狀物並可以產生低基極電阻。可選基極金屬經由另一層（或多層）金屬電耦合到複數個基極金屬。
在912處，經由諸如蝕刻的製程圖案化並形成基極台狀物（例如，基極台狀物404、504、704或804）。
在914處，將一或多個集電極金屬（例如，集電極金屬412、512、712或812）放置在集電極台狀物疊置體上。
此外，可以經由將隔離環放置在集電極台狀物疊置體中來進一步限定集電極台狀物。隔離環亦形成HBT的邊界。
提供本案的前述描述以使本發明所屬領域中具有通常知識者能夠實現或使用本案。對本案的各種修改對於本發明所屬領域中具有通常知識者而言將是顯而易見的，並且可以在不背離本案的精神或範疇的情況下，將本文定義的一般原理應用於其他變形。因此，本案不意欲限於本文該的實例，而是被賦予與本文揭示的原理和新穎特徵一致的最大範疇。
100‧‧‧HBT102‧‧‧集電極台狀物104‧‧‧基極台狀物106‧‧‧發射極台狀物條112‧‧‧集電極金屬114‧‧‧基極金屬116‧‧‧發射極金屬200‧‧‧橫截面300‧‧‧NPN HBT302‧‧‧集電極台狀物302A‧‧‧半絕緣的GaAs襯底302B‧‧‧N + GaAs子集電極304‧‧‧基極台狀物304A‧‧‧第一InGaP蝕刻停止層304B‧‧‧N- GaAs集電極304C‧‧‧P+ GaAs基極304D‧‧‧第二InGaP蝕刻停止層306‧‧‧發射極台狀物312‧‧‧集電極金屬314‧‧‧基極金屬316‧‧‧發射極金屬400‧‧‧HBT402‧‧‧集電極台狀物404‧‧‧基極台狀物406‧‧‧發射極台狀物410‧‧‧開口412‧‧‧集電極金屬414‧‧‧基極金屬500‧‧‧HBT502‧‧‧集電極台狀物504‧‧‧基極台狀物506‧‧‧發射極台狀物510‧‧‧開口512‧‧‧集電極金屬514‧‧‧基極金屬524‧‧‧可選基極金屬600‧‧‧橫截面700‧‧‧HBT702‧‧‧集電極台狀物704‧‧‧基極台狀物706‧‧‧發射極台狀物710‧‧‧開口712‧‧‧集電極金屬714‧‧‧基極金屬802A‧‧‧半絕緣襯底802B‧‧‧子集電極804‧‧‧基極台狀物804A‧‧‧蝕刻停止層804B‧‧‧集電極層804C‧‧‧基極層804D‧‧‧蝕刻停止層806‧‧‧發射極台狀物812‧‧‧集電極金屬814‧‧‧基極金屬816‧‧‧發射極金屬822‧‧‧注入隔離環852‧‧‧集電極台狀物疊置體854‧‧‧基極台狀物疊置體856‧‧‧發射極台狀物疊置體900‧‧‧HBT製造方法902‧‧‧方塊904‧‧‧方塊906‧‧‧方塊908‧‧‧方塊910‧‧‧方塊912‧‧‧方塊914‧‧‧方塊
圖1圖示具有條形佈局的實例HBT的俯視圖。
圖2圖示圖1沿線A-A’的示例性橫截面。
圖3圖示圖1沿線A-A’的另一示例性橫截面。
圖4圖示根據本案的某些態樣的具有佈置成網狀結構的發射極台狀物的HBT的示例性實施方式。
圖5圖示根據本案的某些態樣的具有佈置成網狀結構的發射極台狀物的HBT的又一示例性實施方式。
圖6圖示根據本案的某些態樣的圖5沿線B-B’的示例性橫截面。
圖7圖示根據本案的某些態樣的具有佈置成網狀結構的發射極台狀物的HBT的又一示例性實施方式。
圖8a-8g圖示根據本案的某些態樣的製造HBT的示例性程序流程。
圖9圖示根據本案的某些態樣的用於製造具有佈置成網狀結構的發射極台狀物的HBT的示例性方法。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100:HBT
102:集電極台狀物
104:基極台狀物
106:發射極台狀物條
112:集電極金屬
114:基極金屬
116:發射極金屬

Claims (25)

  1. 一種異質結雙極電晶體(HBT)，包括：一集電極台狀物；該集電極台狀物上的一基極台狀物；該基極台狀物上的一發射極台狀物，其中該發射極台狀物具有複數個開口；該複數個開口中的連接到該基極台狀物的複數個基極金屬；及佈置在該發射極台狀物外部並連接到該基極台狀物的一外基極金屬，其中該複數個基極金屬與該外基極金屬電耦合。
  2. 根據請求項1之異質結雙極電晶體(HBT)，其中該外基極金屬被佈置成圍繞該發射極台狀物。
  3. 根據請求項1之異質結雙極電晶體(HBT)，亦包括耦合到該發射極台狀物的一發射極金屬。
  4. 根據請求項1之異質結雙極電晶體(HBT)，亦包括耦合到該集電極台狀物的一集電極金屬。
  5. 根據請求項1之異質結雙極電晶體(HBT)，其中該複數個開口中的每一個具有一相同的尺寸。
  6. 根據請求項5之異質結雙極電晶體(HBT)，其中該複數個開口中的每一個為正方形形狀。
  7. 根據請求項5之異質結雙極電晶體(HBT)，其中該複數個開口至少為四個。
  8. 根據請求項5之異質結雙極電晶體(HBT)，其中該複數個開口被佈置成一陣列。
  9. 根據請求項8之異質結雙極電晶體(HBT)，其中該複數個開口被佈置成2×2、3×3或3×1陣列。
  10. 根據請求項5之異質結雙極電晶體(HBT)，其中該複數個開口中的每一個為六邊形形狀。
  11. 根據請求項10之異質結雙極電晶體(HBT)，其中該複數個基極金屬中的每一個為六邊形形狀。
  12. 根據請求項1之異質結雙極電晶體(HBT)，其中該發射極台狀物與該複數個基極金屬之間的間隔是所使用的一製程技術所允許的一最小尺寸。
  13. 根據請求項1之異質結雙極電晶體(HBT)，其中該基極台狀物的一面積與該發射極台狀物的面積的一比小於1.8。
  14. 一種用於製造異質結雙極電晶體之方法，包括以下步驟：提供包括一集電極台狀物疊置體、一基極台狀物疊置體和一發射極台狀物疊置體的一晶圓； 圖案化該發射極台狀物疊置體以形成具有複數個開口的一發射極台狀物；在該複數個開口中提供連接到該基極台狀物疊置體的複數個基極金屬；及圖案化該基極台狀物疊置體以形成一基極台狀物。
  15. 根據請求項14之方法，亦包括提供佈置在該發射極台狀物外部並連接到該基極台狀物的一外基極金屬，其中該複數個基極金屬與該外基極金屬電耦合。
  16. 根據請求項15之方法，其中該外基極金屬被佈置成圍繞該發射極台狀物。
  17. 根據請求項14之方法，亦包括提供耦合到該發射極台狀物疊置體的一發射極金屬。
  18. 根據請求項14之方法，亦包括提供耦合到該集電極台狀物疊置體的一集電極金屬。
  19. 根據請求項14之方法，其中該複數個開口中的每一個具有一相同的尺寸。
  20. 根據請求項19之方法，其中該複數個開口被佈置成2×2、3×3或3×1陣列。
  21. 根據請求項19之方法，其中該發射極台狀物具有4個或更多個開口。
  22. 根據請求項14之方法，其中該複數個開口中的每一個為正方形形狀。
  23. 根據請求項14之方法，其中該複數個開口中的每一個為六邊形形狀。
  24. 根據請求項23之方法，其中該複數個基極金屬中的每一個為六邊形形狀。
  25. 根據請求項14之方法，其中該基極台狀物的一面積與該發射極台狀物的面積的一比小於1.8。
TW107140015A 2017-12-07 2018-11-12 異質結雙極電晶體及用於製造其之方法 TWI813598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/834,100 US20190181251A1 (en) 2017-12-07 2017-12-07 Mesh structure for heterojunction bipolar transistors for rf applications
US15/834,100 2017-12-07

Publications (2)

Publication Number Publication Date
TW201937729A TW201937729A (zh) 2019-09-16
TWI813598B true TWI813598B (zh) 2023-09-01

Family

ID=64477288

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140015A TWI813598B (zh) 2017-12-07 2018-11-12 異質結雙極電晶體及用於製造其之方法

Country Status (9)

Country Link
US (1) US20190181251A1 (zh)
EP (1) EP3721477A1 (zh)
JP (1) JP7201684B2 (zh)
KR (1) KR102645071B1 (zh)
CN (1) CN111448665B (zh)
BR (1) BR112020011108B1 (zh)
SG (1) SG11202003686WA (zh)
TW (1) TWI813598B (zh)
WO (1) WO2019112741A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020257974A1 (zh) * 2019-06-24 2020-12-30 华为技术有限公司 异质结双极型晶体管及其制备方法
JP2021048250A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 半導体装置
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
CN113594239B (zh) * 2021-07-20 2022-09-27 弘大芯源(深圳)半导体有限公司 一种具有网格结构的双极功率晶体管
CN113921598B (zh) * 2021-08-25 2023-06-20 厦门市三安集成电路有限公司 一种hbt器件的金属连线方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201351570A (zh) * 2012-06-13 2013-12-16 Win Semiconductors Corp 化合物半導體元件晶圓整合結構
TW201442229A (zh) * 2013-04-17 2014-11-01 Win Semiconductors Corp 異質接面雙極電晶體佈局結構
US8994075B1 (en) * 2013-10-11 2015-03-31 Rf Micro Devices, Inc. Heterojunction bipolar transistor geometry for improved power amplifier performance
TW201705284A (zh) * 2015-02-17 2017-02-01 Murata Manufacturing Co 異質接面雙極性電晶體及電力增幅模組

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319139A (en) * 1964-08-18 1967-05-09 Hughes Aircraft Co Planar transistor device having a reentrant shaped emitter region with base connection in the reentrant portion
NL6813997A (zh) * 1968-09-30 1970-04-01
JPS5818964A (ja) * 1981-07-28 1983-02-03 Fujitsu Ltd 半導体装置
JPS59210668A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd 半導体装置
JPS60165759A (ja) * 1984-02-07 1985-08-28 Nippon Denso Co Ltd 集積回路素子
US4654687A (en) * 1985-03-28 1987-03-31 Francois Hebert High frequency bipolar transistor structures
US5140399A (en) * 1987-04-30 1992-08-18 Sony Corporation Heterojunction bipolar transistor and the manufacturing method thereof
JPH01189961A (ja) * 1988-01-26 1989-07-31 Mitsubishi Electric Corp 半導体装置
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
JPH08279562A (ja) * 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
DE10004111A1 (de) * 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
JP2001230261A (ja) 2000-02-16 2001-08-24 Nec Corp 半導体装置及びその製造方法
JP2002076014A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 高周波用半導体装置
US8159048B2 (en) 2004-01-30 2012-04-17 Triquint Semiconductor, Inc. Bipolar junction transistor geometry
JP3847756B2 (ja) * 2004-02-25 2006-11-22 松下電器産業株式会社 高周波増幅回路
JP4089662B2 (ja) * 2004-07-21 2008-05-28 ソニー株式会社 バイポーラトランジスタとその製造方法
JP2006049693A (ja) 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2006332117A (ja) * 2005-05-23 2006-12-07 Sharp Corp トランジスタ構造および電子機器
US7566920B2 (en) * 2005-07-13 2009-07-28 Panasonic Corporation Bipolar transistor and power amplifier
JP2010080925A (ja) 2008-08-26 2010-04-08 Sanyo Electric Co Ltd 半導体装置
US8415764B2 (en) * 2009-06-02 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage BJT formed using CMOS HV processes
EP2458639A1 (en) * 2010-11-25 2012-05-30 Nxp B.V. Bipolar transistor with base trench contacts insulated from the emitter.
US20160020307A1 (en) * 2014-07-16 2016-01-21 Win Semiconductors Corp. Heterojunction Bipolar Transistor
US20160141220A1 (en) * 2014-11-18 2016-05-19 Sumitomo Electric Industries, Ltd. Hetero-bipolar transistor and method for producing the same
TWI585907B (zh) * 2016-05-13 2017-06-01 穩懋半導體股份有限公司 化合物半導體積體電路之先進抗濕氣結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201351570A (zh) * 2012-06-13 2013-12-16 Win Semiconductors Corp 化合物半導體元件晶圓整合結構
TW201442229A (zh) * 2013-04-17 2014-11-01 Win Semiconductors Corp 異質接面雙極電晶體佈局結構
US8994075B1 (en) * 2013-10-11 2015-03-31 Rf Micro Devices, Inc. Heterojunction bipolar transistor geometry for improved power amplifier performance
TW201705284A (zh) * 2015-02-17 2017-02-01 Murata Manufacturing Co 異質接面雙極性電晶體及電力增幅模組

Also Published As

Publication number Publication date
CN111448665A (zh) 2020-07-24
WO2019112741A1 (en) 2019-06-13
JP2021506114A (ja) 2021-02-18
EP3721477A1 (en) 2020-10-14
KR20200090174A (ko) 2020-07-28
BR112020011108A2 (pt) 2020-11-17
SG11202003686WA (en) 2020-06-29
BR112020011108B1 (pt) 2024-01-23
KR102645071B1 (ko) 2024-03-06
CN111448665B (zh) 2024-04-16
US20190181251A1 (en) 2019-06-13
TW201937729A (zh) 2019-09-16
JP7201684B2 (ja) 2023-01-10

Similar Documents

Publication Publication Date Title
TWI813598B (zh) 異質結雙極電晶體及用於製造其之方法
JP4970054B2 (ja) バイポーラ接合トランジスタジオメトリ
JP2006332295A (ja) ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法
US8697532B2 (en) InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer
JP4056226B2 (ja) 半導体装置
US20060108665A1 (en) Semiconductor device, manufacturing method of the same, and electronic device
Suligoj et al. Horizontal current bipolar transistor with a single polysilicon region for improved high-frequency performance of BiCMOS ICs
CN104078496B (zh) 半导体器件
US7495312B2 (en) Method for producing vertical bipolar transistors and integrated circuit
US7001819B2 (en) Semiconductor device and power amplifier using the same
US7045877B2 (en) Semiconductor protection device
US20060220064A1 (en) Method for manufacturing a bipolar transistor and bipolar transistor manufactured by the method
US8994075B1 (en) Heterojunction bipolar transistor geometry for improved power amplifier performance
CN113903799A (zh) 垂直的高阻断的iii-v族双极晶体管
US20130256756A1 (en) Integrated circuit having a staggered heterojunction bipolar transistor array
JP2010183054A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US7521310B1 (en) Vertical thyristor in complementary SiGe bipolar process
US8319315B2 (en) Bipolar junction transistor devices
Achouche et al. GaAs microwave power HBTs for mobile communications
TW475226B (en) Forming method for GaAs hetero-junction bipolar transistor and the high density layout of single chip
JP2001326283A (ja) 半導体装置および半導体製造方法
JP2010034312A (ja) 半導体装置およびその製造方法
JPS5898957A (ja) 半導体装置の製造方法
JP2005011951A (ja) バイポーラトランジスタおよびバイポーラトランジスタ配列構造
JPS637470B2 (zh)