KR102645071B1 - Rf 애플리케이션용 헤테로 접합 바이폴라 트랜지스터들에서의 이미터-베이스 메시 구조 - Google Patents

Rf 애플리케이션용 헤테로 접합 바이폴라 트랜지스터들에서의 이미터-베이스 메시 구조 Download PDF

Info

Publication number
KR102645071B1
KR102645071B1 KR1020207015816A KR20207015816A KR102645071B1 KR 102645071 B1 KR102645071 B1 KR 102645071B1 KR 1020207015816 A KR1020207015816 A KR 1020207015816A KR 20207015816 A KR20207015816 A KR 20207015816A KR 102645071 B1 KR102645071 B1 KR 102645071B1
Authority
KR
South Korea
Prior art keywords
mesa
base
emitter
hbt
openings
Prior art date
Application number
KR1020207015816A
Other languages
English (en)
Other versions
KR20200090174A (ko
Inventor
라나딥 두타
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20200090174A publication Critical patent/KR20200090174A/ko
Application granted granted Critical
Publication of KR102645071B1 publication Critical patent/KR102645071B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/202—Electromagnetic wavelength ranges [W]
    • H01L2924/2027—Radio 1 mm - km 300 GHz - 3 Hz
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

특정 양상들에서, HBT(heterojunction bipolar transistor)는 콜렉터 메사(502), 콜렉터 메사 상의 베이스 메사(504), 및 베이스 메사 상의 이미터 메사(506)를 포함한다. 이미터 메사는 복수의 개구들(510)을 갖는다. HBT는, 복수의 개구들에 있으며 베이스 메사에 연결된 복수의 베이스 금속들(514)을 더 포함한다.

Description

RF 애플리케이션용 헤테로 접합 바이폴라 트랜지스터들에서의 이미터-베이스 메시 구조
[0001] 본 특허 출원은, "MESH STRUCTURE FOR HETEROJUNCTION BIPOLAR TRANSISTORS FOR RF APPLICATIONS"란 명칭으로 2017년 12월 7일자로 출원된 출원 번호 제15/834,100호를 우선권으로 주장하며, 이 출원은 본원의 양수인에게 양도되고, 이로써 본원에 인용에 의해 명시적으로 포함된다.
[0002] 본 개시내용의 양상들은 일반적으로 헤테로 접합 바이폴라 트랜지스터에 관한 것으로, 더욱 상세하게는 RF 애플리케이션용 헤테로 접합 바이폴라 트랜지스터의 이미터 메사, 베이스 메사 및 콜렉터 메사의 제조 방법들 및 어레인지먼트(arrangement)에 관한 것이다.
[0003] 헤테로 접합 바이폴라 트랜지스터(HBT; heterojunction bipolar transistor)는, 이미터 구역 및 베이스 구역에 상이한 반도체 재료들을 사용하여 헤테로 접합을 생성하는 바이폴라 접합 트랜지스터(BJT; bipolar junction transistor)의 일종이다. HBT가 수백 GHz까지 초단파들의 신호들을 처리할 수 있다는 점에서, HBT는 BJT를 개선시킨다. HBT는 보통, 최신 초고속 회로들, 주로 RF(radio-frequency) 시스템들에서, 그리고 고전력 효율을 필요로 하는 애플리케이션들, 이를테면, 셀룰러 폰들에서의 RF 전력 증폭기들에서 사용된다.
[0004] 종래의 HBT(heterojunction bipolar transistor) 레이아웃은 이미터를 스트라이프들로 배열한다. 그러나, 그러한 구조를 사용하는 HBT는 몇몇 난제들에 직면한다. 임의의 주어진 이미터 메사 영역(필요한 출력 RF 전력에 의해 세팅됨)에 대해, 베이스 메사는 매우 큰 영역을 점유한다. 종래의 HBT 유닛 셀 상의 이미터 메사 면적에 대한 베이스 메사 면적의 통상적인 비(ratio)는 대략 2.4이다. HBT의 Cbc(base-collector junction capacitance)는 특히 고주파수에서 전력 이득과 같은 디바이스 성능의 매우 핵심적인 제한기이다. 큰 베이스 메사 영역으로부터의 큰 Cbc는 디바이스의 전력 이득 및 효율을 손상시킨다. 스트라이프 레이아웃을 갖는 HBT는 또한, 주어진 출력 전력을 전달하는 데 필요한 이미터 메사 영역을 수용하기 위해 큰 풋프린트를 점유하고, 이는 큰 다이 사이즈 및 높은 제조 비용으로 이어진다.
[0005] 이에 따라서, 영역을 감소시키고 디바이스 성능을 개선시키는, 개선된 HBT 구조 및 개선된 제조 방법을 제공하는 것이 유리할 것이다.
[0006] 다음은, 하나 이상의 구현들의 기본적인 이해를 제공하기 위해 그러한 구현들의 간략화된 요약을 제시한다. 이 요약은 모든 고려된 구현들의 광범위한 개요가 아니며, 모든 구현들의 핵심 또는 중요 엘리먼트들을 식별하지도 임의의 또는 모든 구현들의 범위를 서술하지도 않는 것으로 의도된다. 이 요약의 유일한 목적은, 나중에 제시되는 더욱 상세한 설명에 대한 서론으로서 간략화된 형태로 하나 이상의 구현들에 관한 개념들을 제시하는 것이다.
[0007] 일 양상에서, HBT(heterojunction bipolar transistor)는 콜렉터 메사, 콜렉터 메사 상의 베이스 메사, 및 베이스 메사 상의 이미터 메사를 포함한다. 이미터 메사는 복수의 개구들을 갖는다. HBT는, 베이스 메사에 연결된, 복수의 개구들에 있는 복수의 베이스 금속들을 더 포함한다.
[0008] 다른 양상에서, 방법은, 콜렉터 메사 스택, 베이스 메사 스택 및 이미터 메사 스택을 갖는 웨이퍼를 제공하는 단계; 복수의 개구들을 갖는 이미터 메사를 정의하기 위해 이미터 메사 스택을 패터닝하는 단계; 베이스 메사 스택에 연결되는 복수의 베이스 금속들을 복수의 개구들에 제공하는 단계; 및 베이스 메사를 정의하기 위해 베이스 메사 스택을 패터닝하는 단계를 포함한다.
[0009] 전술한 그리고 관련된 목적들의 달성을 위해, 하나 이상의 구현들은, 이하에서 완전히 설명되고 특히 청구항들에서 언급된 특징들을 포함한다. 다음의 설명 및 첨부된 도면들은, 하나 이상의 구현들의 특정 예시적인 양상들을 상세히 제시한다. 그러나, 이들 양상들은, 다양한 구현들의 원리들이 이용될 수 있는 다양한 방식들 중 오직 몇몇을 표시하며, 설명된 구현들은 모든 그러한 양상들 및 그들의 등가물들을 포함하는 것으로 의도된다.
[0010] 도 1은 스트라이프 레이아웃을 갖는 예시적인 HBT의 평면도(top-down view)를 예시한다.
[0011] 도 2는 라인(A-A')을 따른, 도 1의 예시적인 단면을 예시한다.
[0012] 도 3은 라인(A-A')을 따른, 도 1의 다른 예시적인 단면을 예시한다.
[0013] 도 4는 본 개시내용의 특정 양상들에 따른, 메시 구조로 배열된 이미터 메사를 갖는 HBT의 예시적인 구현을 예시한다.
[0014] 도 5는 본 개시내용의 특정 양상들에 따른, 메시 구조로 배열된 이미터 메사를 갖는 HBT의 또 다른 예시적인 구현을 예시한다.
[0015] 도 6은 본 개시내용의 특정 양상들에 따른, 라인(B-B')을 따른 도 5의 예시적인 단면을 예시한다.
[0016] 도 7은 본 개시내용의 특정 양상들에 따른, 메시 구조로 배열된 이미터 메사를 갖는 HBT의 또 다른 예시적인 구현을 예시한다.
[0017] 도 8a-도 8g는 본 개시내용의 특정 양상들에 따른, HBT를 만드는 예시적인 프로세스 흐름을 예시한다.
[0018] 도 9는 본 개시내용의 특정 양상들에 따른, 메시 구조로 배열된 이미터 메사를 갖는 HBT를 제조하기 위한 예시적인 방법을 예시한다.
[0019] 첨부된 도면들과 관련하여 아래에서 제시된 상세한 설명은 다양한 양상들의 설명으로서 의도되며, 본원에서 설명된 개념들이 실시될 수 있는 유일한 양상들을 표현하는 것으로 의도되지 않는다. 상세한 설명은 다양한 개념들의 이해를 제공할 목적을 위해 특정 세부사항들을 포함한다. 그러나, 이들 개념들이 이들 특정 세부사항들 없이 실시될 수 있다는 것이 당업자들에게 자명할 것이다. 일부 사례들에서, 잘 알려진 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 회피하기 위하여 블록 다이어그램 형태로 도시된다.
[0020] HBT의 Cbc(base-collector capacitance)는 특히 고주파수들에서 이 HBT의 전력 이득의 매우 핵심적인 제한기이다. 종래의 HBT는 종종, 이미터 메사를 스트라이프들로 배열하고, 이는 높은 Cbc를 야기한다. 도 1은 스트라이프 레이아웃을 갖는 예시적인 HBT의 평면도를 예시한다. HBT(100)는 콜렉터 메사(102) 및 콜렉터 메사(102) 상의 베이스 메사(104)를 포함한다. HBT(100)는, 베이스로의 연결을 제공하기 위해 베이스 메사(104) 상에 베이스 금속(114)의 스트라이프를 더 포함한다. 복수의 스트라이프들(106)로 구성된 이미터 메사가 베이스 메사(104) 상에 있다. 더 많은 베이스 금속들 또는 더 큰 이미터 메사를 수용하기 위해, 더 많은 베이스 금속들(114)이 이미터 메사 스트라이프들(106)과 인터리빙된 상태로 배치될 수 있다. 부가하여, HBT(100)는 또한, 이미터로의 전기 연결을 제공하기 위해 복수의 이미터 메사 스트라이프들(106) 상에 복수의 이미터 금속들(116)을 포함한다. 하나 이상의 콜렉터 금속들(112)이 콜렉터로의 전기 연결을 제공하기 위해 콜렉터 메사(102) 상에 배치된다.
[0021] 도 2는 라인(A-A')을 따른, 도 1의 예시적인 단면을 예시한다. 단면(200)은, 콜렉터 메사(102), 콜렉터 메사(102) 상의 베이스 메사(104), 및 베이스 메사(104) 상의 이미터 메사들(106)을 포함한다. 베이스 금속(114)의 하나 이상의 스트라이프들, 이미터 금속들(116)의 하나 이상의 스트라이프들 및 콜렉터 금속(112)의 하나 이상의 스트라이프들이, 각각, 베이스 메사(104), 이미터 메사들(106) 및 콜렉터 메사(102) 상에 (예컨대, 증착 프로세스에 의해) 배치된다.
[0022] 콜렉터 메사, 베이스 메사 및 이미터 메사 각각이 단면(200)에서 단일 층으로서 예시되지만, 당업자는, 각각의 층이 다수의 서브-층들을 포함할 수 있다는 것을 이해해야 한다. 도 3은 NPN HBT의 예시적인 단면을 예시한다. NPN HBT(300)는 콜렉터 메사(302), 베이스 메사(304) 및 이미터 메사(306)를 포함한다. 이 예에서, 콜렉터 메사는 2 개의 서브-층들: 반절연 GaAs 기판(302A) 및 N+ GaAs 서브-콜렉터(302B)를 포함한다. 유사하게, 이 예에서, 베이스 메사(304)는 또한, 다수의 서브-층들: 제1 InGaP 에칭 정지 층(304A), N- GaAs 콜렉터(304B), P+ GaAs 베이스(304C) 및 제2 InGaP 에칭 정지 층(304D)을 포함한다. N+ GaAs 서브-콜렉터(302B), 제1 InGaP 에칭 정지 층(304A) 및 N- GaAs 콜렉터(304B)는 HBT(300)의 콜렉터를 형성한다. NPN HBT(300)는, 베이스 메사(304), 이미터 메사들(306) 및 콜렉터 메사(302) 상에 (예컨대, 증착 프로세스에 의해) 각각 배치된, 베이스 금속(314)의 하나 이상의 스트라이프들, 이미터 금속들(316)의 하나 이상의 스트라이프들 및 콜렉터 금속(312)의 하나 이상의 스트라이프들을 더 포함한다.
[0023] 도 1에서 예시된 레이아웃 및 구조는, 임의의 주어진 이미터 메사 영역(필요한 전류 출력 RF 전력에 의해 세팅됨)에 대해, 큰 베이스-콜렉터 접합 영역을 겪는다. 결과적인 큰 Cbc는 HBT의 전력 이득 및 효율을 손상시킨다. 본 개시내용의 특정 양상들에 따르면, 베이스-콜렉터 접합 영역 및 Cbc를 감소시키기 위해, 이미터 메사는 연관된 이미터 금속과 함께 메시 구조로 배열될 수 있다. 메시의 개구들은 직사각형 또는 6각형 또는 다른 적절한 방식들로 형상화될 수 있다. HBT 베이스용 금속 픽업(pickup)들이 메시의 개구들 내부에 배열된다. 구조는, 베이스 저항을 추가로 낮추기 위해 이미터 메시를 둘러싸는 선택적 베이스 금속 도넛을 더 포함할 수 있다. 선택적 베이스 금속이 부가적인 최적화 공간을 제공하여서, Cbc와 베이스 저항(Rb)이 트레이드 오프된다. 선택적 베이스 금속 도넛은 이미터 메시 개구들 내부의 베이스 금속 도트들과 상호연결된다. 이 구조는, 베이스 메사 면적/이미터 메사 면적 비를 1.8 미만으로 감소시킨다. 부가하여, 이 구조는, 도 1에서 예시된 구조들보다 25%를 초과하는 성능 개선을 달성한다.
[0024] 도 4는 본 개시내용의 특정 양상들에 따른, 메시 구조로 배열된 이미터 메사를 갖는 HBT의 예시적인 구현을 예시한다. HBT(400)는, 콜렉터 메사(402), 콜렉터 메사(402) 상의 베이스 메사(404), 및 베이스 메사(404) 상의 이미터 메사(406)를 포함한다. 이미터 메사(406)는 메시형 구조로 배열된다. 이미터 메사(406)는 복수의 개구들(410)을 갖는다. 복수의 개구들(410)은, 복수의 베이스 금속들(414)이 베이스 메사(404)에 배치되어 연결되도록 윈도우들을 제공한다. 복수의 베이스 금속들(414)은 금속(미도시)의 다른 층(또는 층들)을 통해 연결되어 서로 전기적으로 커플링된다.
[0025] 복수의 개구들(410)은 임의의 형상, 이를테면, 정사각형(도 4에서 예시됨), 직사각형, 6각형 등일 수 있다. 복수의 개구들(410) 각각에 대한 사이즈 및/또는 형상은 상이할 수 있다. 복수의 개구들(410)은 설계의 용이성을 위해 그리고/또는 높은 패킹 밀도를 위해 동일한 사이즈 및/또는 동일한 형상을 가질 수 있다. 복수의 개구들(410) 각각은, 복수의 베이스 금속들(414) 각각의 사이즈 자체 및 복수의 베이스 금속들(414) 각각과 이미터 메사(406) 사이의 필요한 간격을 포함하여, 개구 내부에 베이스 금속들(414)을 수용하기에 충분히 크다. 따라서, 복수의 개구들(410)의 최소 사이즈는 사용되는 프로세스 기술에 의해 제한된다. 유사하게, 복수의 개구들(410) 중 하나의 개구와 복수의 개구들(410) 중 이웃 개구 사이의 간격은 또한, 최소 간격이 사용되는 프로세스 기술에 의해 제한되는 설계 선정이다. 그러나, 간격은, 프로세스 기술에 의해 허용되는 최소치 이상인 임의의 사이즈일 수 있다.
[0026] 상이한 애플리케이션들에 대해 상이한 사이즈들의 HBT들이 필요하다. 예컨대, HBT가 전력 증폭기로 사용되면, HBT의 사이즈는 특정 출력 전력 요건을 충족시키도록 선정된다. 메시형 이미터 메사 구조는 HBT의 사이즈, 그리고 콜렉터, 베이스 및 이미터의 어레인지먼트를 선정할 때 유연성을 제공한다. 개구들(410)의 수는 변화될 수 있고, 임의의 정수일 수 있다. 예컨대, 2x2 어레이로 배열된 4 개의 개구들이 있을 수 있다. 1 개의 개구를 포함하여, 4 개보다 더 많거나 또는 더 적은 수의 개구들이 있을 수 있다. 복수의 개구들(410)의 어레인지먼트는 유연성이 있고, 정사각형 어레이로 제한되지 않는다. 단지 몇몇 예들을 제공하자면, 2x2, 3x3 또는 3x1 어레이와 같은 다른 어레이가 가능하다. HBT의 이미터 메사를 메시 구조(예컨대, 복수의 개구들을 가짐)로 배열함으로써, 패킹 밀도가 개선된다. 베이스 메사 면적/이미터 메사 면적 비는 1.8 미만으로 감소될 수 있다.
[0027] HBT(400)는 이미터 메사(406) 상에 하나 이상의 이미터 금속(미도시)을 더 포함한다. 이미터 금속은 이미터 메사(406)를 완전히 또는 부분적으로 덮을 수 있다. HBT(400)는 또한, HBT(400)의 콜렉터로의 연결을 제공하기 위해 콜렉터 메사(402) 상에 하나 이상의 콜렉터 금속들(412)을 포함한다.
[0028] 베이스 저항을 추가로 낮추기 위해, 이미터 메사를 둘러싸는 선택적 베이스 금속이 제공될 수 있다. 도 5는, 자신의 이미터 메사가 메시 구조로 배열되며 그리고 선택적 베이스 금속이 이미터 메사를 둘러싸는 HBT의 예시적인 구현을 예시한다. HBT(400)와 같이, HBT(500)는, 콜렉터 메사(502), 콜렉터 메사(502) 상의 베이스 메사(504), 및 베이스 메사(504) 상의 이미터 메사(506)를 포함한다. 이미터 메사(506)는 메시형 구조로 배열된다. 이미터 메사(506)는 복수의 개구들(510)을 갖는다. 복수의 개구들(510)은, 복수의 베이스 금속들(514)이 베이스 메사(504)에 배치되어 연결되도록 윈도우들을 제공한다. 복수의 베이스 금속들(514)은 금속(미도시)의 다른 층(또는 층들)을 통해 연결되어 서로 전기적으로 커플링된다. 이미터 금속(미도시)은 이미터 메사(506) 상에 있다. 이미터 금속은 이미터 메사(506)를 완전히 또는 부분적으로 덮을 수 있다. HBT(500)는 또한, HBT(500)의 콜렉터로의 연결을 제공하기 위해 콜렉터 메사(502) 상에 하나 이상의 콜렉터 금속들(512)을 포함한다.
[0029] 부가하여, HBT(500)는 이미터 메사(506)를 둘러싸는 선택적 베이스 금속(524)을 더 포함한다. 선택적 베이스 금속(524)은 (도 5에서 예시된 바와 같이) 도넛 형상일 수 있거나, 또는 금속들의 하나 이상의 스트라이프들(미예시)일 수 있다. 선택적 베이스 금속(524)은 이미터 메사 메시의 외측에 있는 외부 베이스 금속이다. 선택적 베이스 금속(524)은, 선택적 베이스 금속(524)과 복수의 베이스 금속들(514)이 전기적으로 커플링되도록, 금속(미도시)의 다른 층(또는 층들)을 통해 복수의 베이스 금속들(514)에 연결된다. 선택적 베이스 금속(524)은 더 낮은 베이스 저항(Rb)을 산출하지만, Cbc를 증가시킬 수 있다. 이는 부가적인 최적화 공간을 제공하여서, Rb와 Cbc를 트레이드 오프한다.
[0030] 도 6은 본 개시내용의 특정 양상들에 따른, 라인(B-B')을 따른 도 5의 예시적인 단면을 예시한다. 단면(600)은, 콜렉터 메사(502), 콜렉터 메사(502) 상의 베이스 메사(504), 및 베이스 메사(504) 상의 이미터 메사(506)를 포함한다. 단면(600)은 또한, 선택적 베이스 금속(524)을 포함한다.
[0031] 콜렉터 메사, 베이스 메사 및 이미터 메사 각각이 단면(600)에서 단일 층으로서 예시되지만, 도 3의 단면(300)과 유사하게, 당업자는, 각각의 층이 다수의 서브-층들을 포함할 수 있다는 것을 이해해야 한다. 예컨대, NPN HBT에서, 콜렉터 메사(502)는 진성 또는 저농도로 도핑된 GaAs 기판 및 N+ GaAs 서브-콜렉터를 포함할 수 있다. 콜렉터 금속은, N+ GaAs 서브-콜렉터에 연결되고 HBT의 콜렉터에 전기적으로 커플링될 수 있다. 이미터 메사는, 진성 InGaAs 서브-층, 그 다음에 저농도로 N 도핑된(예컨대, 5E17) InGaP 층 및 고농도로 N+ 도핑된(예컨대, 1E19) InGaAs 층을 포함할 수 있다.
[0032] 도 7은 본 개시내용의 특정 양상들에 따른, 자신의 이미터 메사가 메시 구조로 배열된 HBT의 다른 예시적인 구현을 예시한다. HBT(700)는 HBT(300)와 유사하지만, 상이한 이미터 메사 메시 구조를 갖는다. HBT(700)는, 콜렉터 메사(702), 콜렉터 메사(702) 상의 베이스 메사(704), 및 베이스 메사(704) 상의 이미터 메사(706)를 포함한다. 이미터 메사(706)는 메시형 구조로 배열된다. 이미터 메사(706)는 복수의 개구들(710)을 갖는다. 복수의 개구들(710)은, 복수의 베이스 금속들(714)이 베이스 메사(704)에 배치되어 연결되도록 윈도우들을 제공한다. 복수의 베이스 금속들(714)은 금속(미도시)의 다른 층(또는 층들)을 통해 연결되어 서로 전기적으로 커플링된다. 이미터 금속(미도시)은 이미터 메사(706) 상에 있다. 이미터 금속은 이미터 메사(706)를 완전히 또는 부분적으로 덮을 수 있다. HBT(700)는 또한, HBT(700)의 콜렉터로의 연결을 제공하기 위해 콜렉터 메사(702) 상에 하나 이상의 콜렉터 금속들(712)을 포함한다.
[0033] 이미터 메사(400) ―이 이미터 메사(400)의 복수의 개구들(410)은 정사각형 형상임― 와는 달리, 복수의 개구들(710)은 6각형 형상이다. 6각형 형상은 정사각형 형상보다 더 높은 패킹 밀도를 제공하여서, 동일한 출력 전력 하의 HBT에 대해 더 작은 영역을 야기한다. 6각형 형상 개구들에 부가하여, 복수의 베이스 금속들(714)은, 베이스로의 연결을 최대화하기 위해 그리고 베이스 저항을 감소시키기 위해 6각형 형상일 수 있다.
[0034] 도 5 및 도 6의 HBT와 유사하게, HBT(700)는 이미터 메사(706)를 둘러싸는 선택적 베이스 금속(미도시)을 포함할 수 있다. 선택적 베이스 금속은 (도 5에서 예시된 바와 같이) 도넛 형상일 수 있거나, 또는 금속들의 하나 이상의 스트라이프들을 포함할 수 있다. 선택적 베이스 금속은, 선택적 베이스 금속과 복수의 베이스 금속들(714)이 전기적으로 커플링되도록, 금속(미도시)의 다른 층(또는 층들)을 통해 복수의 베이스 금속들(714)에 연결된다.
[0035] 도 8a-도 8g는 HBT를 만드는 예시적인 프로세스 흐름을 예시한다. 도 8a는 필요한 에피 스택들을 갖는 시작 웨이퍼를 도시한다. 웨이퍼는 콜렉터 메사 스택(852), 베이스 메사 스택(854) 및 이미터 메사 스택(856)을 포함한다. 콜렉터 메사 스택(852), 베이스 메사 스택(854) 및 이미터 메사 스택(856)은, 이들이 각각, HBT의 콜렉터 메사, 베이스 메사 및 이미터 메사에 대한 시작 스택들이 되는 것으로 정의된다. 콜렉터 메사 스택(852), 베이스 메사 스택(854) 및 이미터 메사 스택(856) 각각은 다수의 서브-층들을 포함할 수 있다. 예컨대, 콜렉터 메사 스택(852)은 반-절연 기판 층(802A)(예컨대, 진성 GaAs를 포함함) 및 서브-콜렉터 층(802B)(예컨대, N+ GaAs를 포함함)을 포함한다. 베이스 메사 스택(854)은 제1 에칭 정지 층(804A)(예컨대, InGaP를 포함함), 콜렉터 층(804B)(예컨대, N- GaAs를 포함함), 베이스 층(804C)(예컨대, P+ GaAs를 포함함) 및 제2 에칭 정지 층(804D)(예컨대, InGaP를 포함함)을 포함한다. 도 8b는 HBT의 이미터 금속의 배치 후의 웨이퍼의 일부를 예시한다. 이미터 메사 스택(856) 상의 하나 이상의 이미터 금속(816)은 패터닝 및 정의된다(이를테면, 리소그래피 패터닝 및 에칭). 도 8c는, 이미터 메사 스택(856)을 에칭함으로써 이미터 메사의 패터닝 후의 웨이퍼의 일부를 예시한다. 이미터 금속 스택(856)은, 이미터 메사(806)로서 원하는 패턴을 형성하도록 패터닝 및 에칭된다. 이미터 메사(806)는 도 4, 도 5 및 도 7에서 예시된 형상들을 포함하는 다양한 형상들로 형성될 수 있다. 도 8d에서, 베이스 금속(814)이 베이스 메사 스택(854) 상에 패터닝 및 정의된다. 제2 에칭 정지 층(804D)은, 베이스 금속(814)이 콜렉터 층(804C)과 접촉하도록 패터닝 및 에칭된다. 도 8e는 베이스 메사의 형성 후의 구조를 예시한다. 베이스 메사 스택(854)은, 층들(804A-804D)을 패터닝 및 에칭하는 것을 포함하여, 베이스 메사(804)를 형성하도록 패터닝 및 에칭된다. 도 8f에서, 하나 이상의 콜렉터 금속들(812)이 콜렉터 메사 스택(852) 상에 패터닝 및 정의된다. 마지막으로, 도 8g에서 예시된 바와 같이, 임플란트 격리 링(822)이 HBT를 둘러쌀 수 있다. 임플란트 격리 링은 콜렉터 메사(802)를 정의하고, HBT의 경계를 형성한다.
[0036] 도 9는 본 개시내용의 특정 양상들에 따른, 자신의 이미터 메사가 메시 구조로 배열된 HBT를 제조하기 위한 예시적인 방법을 예시한다. 아래의 방법(900)의 설명 및 도 9에서 제공된 프로세스 흐름 다이어그램들은 단지 예시적인 예들로서 있으며, 다양한 양상들의 동작들이 제시된 순서로 수행되어야 한다는 것을 요구하거나 또는 암시하는 것으로 의도되지 않는다.
[0037] HBT 제조 방법(900)은 필요한 에피 스택들을 갖는 웨이퍼로 시작한다. 902에서, 콜렉터 메사 스택(예컨대, 콜렉터 메사 스택(852)), 베이스 메사 스택(예컨대, 베이스 메사 스택(854)) 및 이미터 메사 스택(예컨대, 이미터 메사 스택(856))을 포함하여, 필요한 에피 스택들을 갖는 웨이퍼가 제공된다. 각각의 메사 스택은 다수의 서브-층들을 포함할 수 있다. 예컨대, NPN HBT의 경우, 콜렉터 메사 스택은 진성 GaAs 반-절연 기판 층(예컨대, 반-절연 기판(802A)) 및 N+ GaAs 서브-콜렉터 층(예컨대, 서브-콜렉터(802B))을 포함할 수 있다. 베이스 메사 스택은 제1 InGaP 에칭 정지 층(예컨대, 에칭 정지 층(804A)), N- GaAs 콜렉터 층(예컨대, 콜렉터 층(804B)), P+ GaAs 베이스 층(예컨대,베이스 층(804C)) 및 제2 InGaP 에칭 정지 층(예컨대, 에칭 정지 층(804D))을 포함할 수 있다.
[0038] 904에서, 이미터 메사 스택 상에 하나 이상의 이미터 금속들(예컨대, 이미터 금속들(516 또는 816))이 배치된다.
[0039] 906에서, 이미터 메사는 에칭과 같은 적절한 프로세스를 통해 패터닝 및 형성된다. 이미터 메사는 복수의 개구들(예컨대, 복수의 개구들(410, 510 또는 710))을 포함한다. 복수의 개구들은 임의의 형상, 이를테면, 정사각형(도 4에서 예시됨), 직사각형, 6각형(도 7에서 예시됨) 등일 수 있다. 복수의 개구들 각각에 대한 사이즈 및/또는 형상은 상이할 수 있거나 또는 동일할 수 있다. 복수의 개구들 각각은, 베이스 금속의 사이즈 자체 및 베이스 금속과 이미터 메사 사이의 필요한 간격을 포함하여, 베이스 금속(예컨대, 베이스 금속(414, 514 또는 714))을 수용하기에 충분히 크다. 따라서, 복수의 개구들의 최소 사이즈는 사용되는 프로세스 기술에 의해 제한된다. 또한, 유사하게, 하나의 개구와 이웃 개구 사이의 간격은 설계 선정이며, 최소치는 사용되는 프로세스 기술에 의해 제한된다.
[0040] 908에서, 복수의 베이스 금속들(예컨대, 복수의 베이스 금속들(414, 514 또는 714))이 복수의 개구들에 제공된다. 복수의 베이스 금속들은 베이스 메사 스택 상에 있으며, HBT의 베이스로의 연결을 제공한다. 복수의 베이스 금속들은 복수의 개구들과 동일한 형상을 가질 수 있다. 복수의 베이스 금속들은 금속의 다른 층(또는 층들)을 통해 연결되어 서로 전기적으로 커플링된다.
[0041] 910에서, 선택적 베이스 금속(외부 베이스 금속)(예컨대, 베이스 금속(524))이 베이스 메사 스택 상에 배치되고, 복수의 개구들에 있는 베이스 금속들에 연결될 수 있다. 선택적 베이스 금속은 이미터 메사를 둘러싸며, 그리고 낮은 베이스 저항을 산출할 수 있다. 선택적 베이스 금속은 금속의 다른 층(또는 층들)을 통해 복수의 베이스 금속들에 전기적으로 커플링된다.
[0042] 912에서, 베이스 메사(예컨대, 베이스 메사(404, 504, 704 또는 804))는 에칭과 같은 프로세스를 통해 패터닝 및 형성된다.
[0043] 914에서, 콜렉터 메사 스택 상에 하나 이상의 콜렉터 금속들(예컨대, 콜렉터 금속들(412, 512, 712 또는 812))이 배치된다.
[0044] 또한, 콜렉터 메사 스택에 격리 링을 배치함으로써, 콜렉터 메사가 추가로 정의될 수 있다. 격리 링은 또한, HBT의 경계를 형성한다.
[0045] 본 개시내용의 이전 설명은 당업자가 본 개시내용을 사용하거나 또는 실시하는 것을 가능하게 하기 위해 제공된다. 본 개시내용에 대한 다양한 수정들은 당업자들에게 용이하게 자명할 것이며, 본원에서 정의된 일반적인 원리들은 본 개시내용의 사상 또는 범위를 벗어나지 않고 다른 변형들에 적용될 수 있다. 따라서, 본 개시내용은 본원에서 설명된 예들로 제한되는 것으로 의도되는 것이 아니라, 본원에서 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims (26)

  1. 콜렉터 메사(mesa);
    상기 콜렉터 메사 상의 베이스 메사;
    상기 베이스 메사 상의 이미터 메사 ― 상기 이미터 메사는 복수의 개구들을 가지는 메시(mesh) 구조에서 배열됨 ―;
    상기 베이스 메사에 연결된, 상기 복수의 개구들에 있는 복수의 베이스 금속들; 및
    상기 이미터 메사 외측에 배열되어 상기 이미터 메사를 둘러싸고 상기 베이스 메사에 연결되는 외부 베이스 금속
    을 포함하고,
    상기 복수의 개구들은 상기 복수의 베이스 금속들을 둘러싸는 윈도우들을 제공하고, 상기 복수의 베이스 금속들과 상기 외부 베이스 금속은 전기적으로 커플링되며, 상기 외부 베이스 금속은 상기 이미터 메사를 둘러싸도록 배열되고, 상기 외부 베이스 금속은 금속의 다른 층을 통해 상기 복수의 베이스 금속들과 연결되는,
    HBT(heterojunction bipolar transistor).
  2. 제1 항에 있어서,
    상기 이미터 메사에 커플링된 이미터 금속
    을 더 포함하는,
    HBT(heterojunction bipolar transistor).
  3. 제1 항에 있어서,
    상기 콜렉터 메사에 커플링된 콜렉터 금속
    을 더 포함하는,
    HBT(heterojunction bipolar transistor).
  4. 제1 항에 있어서,
    상기 복수의 개구들 각각은 동일한 사이즈를 갖는,
    HBT(heterojunction bipolar transistor).
  5. 제4 항에 있어서,
    상기 복수의 개구들 각각은 정사각형 형상인,
    HBT(heterojunction bipolar transistor).
  6. 제4 항에 있어서,
    상기 복수의 개구들은 적어도 4 개인,
    HBT(heterojunction bipolar transistor).
  7. 제4 항에 있어서,
    상기 복수의 개구들은 어레이로 배열되는,
    HBT(heterojunction bipolar transistor).
  8. 제7 항에 있어서,
    상기 복수의 개구들은 2x2, 3x3 또는 3x1 어레이로 배열되는,
    HBT(heterojunction bipolar transistor).
  9. 제4 항에 있어서,
    상기 복수의 개구들 각각은 6각형 형상인,
    HBT(heterojunction bipolar transistor).
  10. 제9 항에 있어서,
    상기 복수의 베이스 금속들 각각은 6각형 형상인,
    HBT(heterojunction bipolar transistor).
  11. 제1 항에 있어서,
    상기 이미터 메사와 상기 복수의 베이스 금속들 사이의 간격은, 사용되는 프로세스 기술에 의해 허용되는 최소 사이즈인,
    HBT(heterojunction bipolar transistor).
  12. 제1 항에 있어서,
    상기 이미터 메사의 면적(area)에 대한 상기 베이스 메사의 면적의 비(ratio)는 1.8 미만인,
    HBT(heterojunction bipolar transistor).
  13. HBT(heterojunction bipolar transistor)를 제조하기 위한 방법으로서,
    콜렉터 메사 스택, 베이스 메사 스택 및 이미터 메사 스택을 포함하는 웨이퍼를 제공하는 단계;
    복수의 개구들을 갖는 메시 구조에서 배열되는 이미터 메사를 형성하기 위해 상기 이미터 메사 스택을 패터닝하는 단계;
    상기 베이스 메사 스택에 연결되는 복수의 베이스 금속들을 상기 복수의 개구들에 제공하는 단계 ― 상기 복수의 개구들은 상기 복수의 베이스 금속들을 둘러싸는 윈도우들을 제공함 ―; 및
    베이스 메사를 형성하기 위해 상기 베이스 메사 스택을 패터닝하는 단계
    를 포함하고,
    상기 방법은, 상기 이미터 메사 외측에 배열되어 상기 이미터 메사를 둘러싸고 상기 베이스 메사에 연결되는 외부 베이스 금속을 제공하는 단계를 더 포함하고,
    상기 복수의 베이스 금속들과 상기 외부 베이스 금속은 전기적으로 커플링되며, 상기 외부 베이스 금속은 상기 이미터 메사를 둘러싸도록 배열되고, 상기 외부 베이스 금속은 금속의 다른 층을 통해 상기 복수의 베이스 금속들과 연결되는,
    방법.
  14. 제13 항에 있어서,
    상기 복수의 개구들 각각은 동일한 사이즈를 갖거나, 상기 복수의 개구들은 2x2, 3x3 또는 3x1 어레이로 배열되거나, 또는 상기 이미터 메사는 4 개 이상의 개구들을 갖는,
    방법.
  15. 제13 항에 있어서,
    상기 이미터 메사의 면적에 대한 상기 베이스 메사의 면적의 비는 1.8 미만인,
    방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020207015816A 2017-12-07 2018-11-07 Rf 애플리케이션용 헤테로 접합 바이폴라 트랜지스터들에서의 이미터-베이스 메시 구조 KR102645071B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/834,100 2017-12-07
US15/834,100 US20190181251A1 (en) 2017-12-07 2017-12-07 Mesh structure for heterojunction bipolar transistors for rf applications
PCT/US2018/059532 WO2019112741A1 (en) 2017-12-07 2018-11-07 Emitter-base mesh structure in heterojunction bipolar transistors for rf applications

Publications (2)

Publication Number Publication Date
KR20200090174A KR20200090174A (ko) 2020-07-28
KR102645071B1 true KR102645071B1 (ko) 2024-03-06

Family

ID=64477288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207015816A KR102645071B1 (ko) 2017-12-07 2018-11-07 Rf 애플리케이션용 헤테로 접합 바이폴라 트랜지스터들에서의 이미터-베이스 메시 구조

Country Status (9)

Country Link
US (1) US20190181251A1 (ko)
EP (1) EP3721477A1 (ko)
JP (1) JP7201684B2 (ko)
KR (1) KR102645071B1 (ko)
CN (1) CN111448665B (ko)
BR (1) BR112020011108B1 (ko)
SG (1) SG11202003686WA (ko)
TW (1) TWI813598B (ko)
WO (1) WO2019112741A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020257974A1 (zh) * 2019-06-24 2020-12-30 华为技术有限公司 异质结双极型晶体管及其制备方法
JP2021048250A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 半導体装置
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
CN113594239B (zh) * 2021-07-20 2022-09-27 弘大芯源(深圳)半导体有限公司 一种具有网格结构的双极功率晶体管
CN113921598B (zh) * 2021-08-25 2023-06-20 厦门市三安集成电路有限公司 一种hbt器件的金属连线方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3319139A (en) * 1964-08-18 1967-05-09 Hughes Aircraft Co Planar transistor device having a reentrant shaped emitter region with base connection in the reentrant portion
NL6813997A (ko) * 1968-09-30 1970-04-01
JPS5818964A (ja) * 1981-07-28 1983-02-03 Fujitsu Ltd 半導体装置
JPS59210668A (ja) * 1983-05-16 1984-11-29 Fujitsu Ltd 半導体装置
JPS60165759A (ja) * 1984-02-07 1985-08-28 Nippon Denso Co Ltd 集積回路素子
US4654687A (en) * 1985-03-28 1987-03-31 Francois Hebert High frequency bipolar transistor structures
US5140399A (en) * 1987-04-30 1992-08-18 Sony Corporation Heterojunction bipolar transistor and the manufacturing method thereof
JPH01189961A (ja) * 1988-01-26 1989-07-31 Mitsubishi Electric Corp 半導体装置
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
JPH08279562A (ja) * 1994-07-20 1996-10-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
DE10004111A1 (de) 2000-01-31 2001-08-09 Infineon Technologies Ag Bipolartransistor
JP2001230261A (ja) 2000-02-16 2001-08-24 Nec Corp 半導体装置及びその製造方法
JP2002076014A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 高周波用半導体装置
US8159048B2 (en) * 2004-01-30 2012-04-17 Triquint Semiconductor, Inc. Bipolar junction transistor geometry
JP3847756B2 (ja) * 2004-02-25 2006-11-22 松下電器産業株式会社 高周波増幅回路
JP4089662B2 (ja) * 2004-07-21 2008-05-28 ソニー株式会社 バイポーラトランジスタとその製造方法
JP2006049693A (ja) 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置
JP2006332117A (ja) * 2005-05-23 2006-12-07 Sharp Corp トランジスタ構造および電子機器
US7566920B2 (en) * 2005-07-13 2009-07-28 Panasonic Corporation Bipolar transistor and power amplifier
JP2010080925A (ja) 2008-08-26 2010-04-08 Sanyo Electric Co Ltd 半導体装置
US8415764B2 (en) * 2009-06-02 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage BJT formed using CMOS HV processes
EP2458639A1 (en) * 2010-11-25 2012-05-30 Nxp B.V. Bipolar transistor with base trench contacts insulated from the emitter.
TWI512905B (zh) * 2012-06-13 2015-12-11 Win Semiconductors Corp 化合物半導體元件晶圓整合結構
TWI540722B (zh) * 2013-04-17 2016-07-01 Win Semiconductors Corp 異質接面雙極電晶體佈局結構
US8994075B1 (en) * 2013-10-11 2015-03-31 Rf Micro Devices, Inc. Heterojunction bipolar transistor geometry for improved power amplifier performance
US20160020307A1 (en) * 2014-07-16 2016-01-21 Win Semiconductors Corp. Heterojunction Bipolar Transistor
US20160141220A1 (en) * 2014-11-18 2016-05-19 Sumitomo Electric Industries, Ltd. Hetero-bipolar transistor and method for producing the same
JP6315300B2 (ja) * 2015-02-17 2018-04-25 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
TWI585907B (zh) * 2016-05-13 2017-06-01 穩懋半導體股份有限公司 化合物半導體積體電路之先進抗濕氣結構

Also Published As

Publication number Publication date
KR20200090174A (ko) 2020-07-28
CN111448665B (zh) 2024-04-16
EP3721477A1 (en) 2020-10-14
US20190181251A1 (en) 2019-06-13
BR112020011108B1 (pt) 2024-01-23
TWI813598B (zh) 2023-09-01
BR112020011108A2 (pt) 2020-11-17
JP2021506114A (ja) 2021-02-18
SG11202003686WA (en) 2020-06-29
JP7201684B2 (ja) 2023-01-10
TW201937729A (zh) 2019-09-16
CN111448665A (zh) 2020-07-24
WO2019112741A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
KR102645071B1 (ko) Rf 애플리케이션용 헤테로 접합 바이폴라 트랜지스터들에서의 이미터-베이스 메시 구조
JP4970054B2 (ja) バイポーラ接合トランジスタジオメトリ
JP4438133B2 (ja) ヘテロ接合型バイポーラトランジスタおよびその製造方法
JP4056226B2 (ja) 半導体装置
US8697532B2 (en) InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer
US20060267047A1 (en) Hetero-junction bipolar transistor and manufacturing method of the same
US20060157825A1 (en) Semiconductor device and manufacturing the same
US6943387B2 (en) Semiconductor device, manufacturing thereof and power amplifier module
US20060108665A1 (en) Semiconductor device, manufacturing method of the same, and electronic device
US10840236B2 (en) Semiconductor device
EP1643549B1 (en) Method for producing vertical bipolar transistors and integrated circuit with vertical bipolar transistors
CN113903799B (zh) 垂直的高阻断的iii-v族双极晶体管
US8994075B1 (en) Heterojunction bipolar transistor geometry for improved power amplifier performance
AU2004269433A1 (en) Heterojunction bipolar transistor with tunnelling mis emitter junction
JP3369202B2 (ja) パワートランジスタ
US20130256756A1 (en) Integrated circuit having a staggered heterojunction bipolar transistor array
JP2010183054A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
US11658210B2 (en) Low parasitic Ccb heterojunction bipolar transistor
JP2004274430A (ja) 電力増幅器モジュール及びその製造方法
JP2007036138A (ja) バイポーラトランジスタ及び電力増幅器
CN116779542A (zh) 在硅基自对准双极工艺中集成锗硅异质结晶体管的方法及半导体器件
JP2002246587A (ja) 半導体装置及びその製造方法
JPH03125477A (ja) ヘテロ接合バイポーラトランジスタの製造方法
CN103035644A (zh) 多晶体管半导体器件及其制作方法
JPS637470B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant