JPS5898957A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5898957A JPS5898957A JP56197832A JP19783281A JPS5898957A JP S5898957 A JPS5898957 A JP S5898957A JP 56197832 A JP56197832 A JP 56197832A JP 19783281 A JP19783281 A JP 19783281A JP S5898957 A JPS5898957 A JP S5898957A
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- base
- region
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000003321 amplification Effects 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000002441 reversible effect Effects 0.000 description 20
- 238000002955 isolation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に通常のバイポーラ集積回路と
集積注入論理回路（Ｉｎｔｅｇｒａｔｅｄ Ｌｎ −ｊ
ｅｃｔｉｏｎ ＬＯｇｉＣ＊ 以下［１１１，Ｊと呼
ぶ）とを含む半導体装置の製造方法に関する。
集積注入論理回路（Ｉｎｔｅｇｒａｔｅｄ Ｌｎ −ｊ
ｅｃｔｉｏｎ ＬＯｇｉＣ＊ 以下［１１１，Ｊと呼
ぶ）とを含む半導体装置の製造方法に関する。
１ｍｌ、は注入素子としての一極性型の横型トランジス
タ（インジェクタ・トランジスタ）とキャリア増幅素子
としての他の極性屋の縦型逆動作トランジスタ（インバ
ータ・トランジスタ）とから構成さｎ４１１ｆｉ ）ラ
ンジスタのコレクタと縦型逆動作トランジスタのベース
が共通であることを特徴としている。このＬＭ ｌ、に
は接合分離トランジスタよりも小さくできること、他の
論理回路形式より簡単であること等の優ｎた特徴がある
。さらには通常のバイポーラトランジスタと共存できる
特徴がある。
タ（インジェクタ・トランジスタ）とキャリア増幅素子
としての他の極性屋の縦型逆動作トランジスタ（インバ
ータ・トランジスタ）とから構成さｎ４１１ｆｉ ）ラ
ンジスタのコレクタと縦型逆動作トランジスタのベース
が共通であることを特徴としている。このＬＭ ｌ、に
は接合分離トランジスタよりも小さくできること、他の
論理回路形式より簡単であること等の優ｎた特徴がある
。さらには通常のバイポーラトランジスタと共存できる
特徴がある。
第１図に従来のＩＩＬの構造断面図を示す、同図におい
てＬはＰ型基板、２はＮ＋型型埋領領域３はＮ型エピタ
キシャル層、４は）’ ｍｅｌ縁分離碩域、５はＰ型
インジヱツタ（すなわち横型１’ＮＰトランジスタのＰ
礒エミッタ）、５Ｉは逆動作Ｎｌ’Ｎ）ランジスタのＰ
型ベース（すなわち横型１’Ｎ）’トランジスタのＰ型
コレクタ）、５１は通常のＮＰＮ）ランジスタのＰ型ベ
ース、６は逆動作Ｎ）’Ｎ）う／ジスタのへ十型エミッ
タコンタクト領域 ６＋は同トランジスタのＨ＋４コレ
クタ６１は通常のＮｌ’Ｎ）ランジスタＯＮ十型工１ツ
タ、６１′は同トランジスタのへ十型コレクタコンタク
ト領域をそｎぞｎ示す、同、横型）’ＮＰ）？ンジスタ
のベースおよび逆動作Ｎ？Ｎ）９ンジスタの工ξ、夕は
エピタキシャル層３で構成されている。
てＬはＰ型基板、２はＮ＋型型埋領領域３はＮ型エピタ
キシャル層、４は）’ ｍｅｌ縁分離碩域、５はＰ型
インジヱツタ（すなわち横型１’ＮＰトランジスタのＰ
礒エミッタ）、５Ｉは逆動作Ｎｌ’Ｎ）ランジスタのＰ
型ベース（すなわち横型１’Ｎ）’トランジスタのＰ型
コレクタ）、５１は通常のＮＰＮ）ランジスタのＰ型ベ
ース、６は逆動作Ｎ）’Ｎ）う／ジスタのへ十型エミッ
タコンタクト領域 ６＋は同トランジスタのＨ＋４コレ
クタ６１は通常のＮｌ’Ｎ）ランジスタＯＮ十型工１ツ
タ、６１′は同トランジスタのへ十型コレクタコンタク
ト領域をそｎぞｎ示す、同、横型）’ＮＰ）？ンジスタ
のベースおよび逆動作Ｎ？Ｎ）９ンジスタの工ξ、夕は
エピタキシャル層３で構成されている。
この構造においては、逆動作Ｎｌ’Ｎ）ランジスタのベ
ース５′は工（ツタ３より高ａ１１度であるためエミッ
タ注入効率が低下し同トランジスタの電流増幅率（以下
βｕｐと呼ぶ）が小さい、従ってβｕｐ１ｆｔ上昇させ
るためにけ■Ｎ＋型埋込領域２をベース５Ｉに近づける
、■ベース５ｔの濃度管下げる等の対策を施すことが必
要である。しかし従来の製造方法においてはＮ＋謔埋込
領域２は他の通常のＮＦへトランジスタのへ十型埋込領
域２とと同時に形成し、逆動作ＮＰへトランジスタのベ
ース領域５Ｉ も溝型１’Ｎ）’トランジスタのエミ。
ース５′は工（ツタ３より高ａ１１度であるためエミッ
タ注入効率が低下し同トランジスタの電流増幅率（以下
βｕｐと呼ぶ）が小さい、従ってβｕｐ１ｆｔ上昇させ
るためにけ■Ｎ＋型埋込領域２をベース５Ｉに近づける
、■ベース５ｔの濃度管下げる等の対策を施すことが必
要である。しかし従来の製造方法においてはＮ＋謔埋込
領域２は他の通常のＮＦへトランジスタのへ十型埋込領
域２とと同時に形成し、逆動作ＮＰへトランジスタのベ
ース領域５Ｉ も溝型１’Ｎ）’トランジスタのエミ。
り５や他の通常のＮ）’Ｎ）ランジスタ５１と同時に形
成しているため前記対策■及び■を行なうことができな
い、Ｉ’Ｌのためにこｎら対策■ｔ■全あえて行つと１
通常のＮＰＮ）ランジスタはリーチスルー及びパンチス
ルーが生じやすくなり。
成しているため前記対策■及び■を行なうことができな
い、Ｉ’Ｌのためにこｎら対策■ｔ■全あえて行つと１
通常のＮＰＮ）ランジスタはリーチスルー及びパンチス
ルーが生じやすくなり。
耐圧が低下してし１う。
本発明はかかる欠点をなくすべ〈発明さｎたものであり
、通常のバイポーラトランジスタの耐圧の低下を防止し
、かつＩＩＬの逆動作トランジスタのＩｕｐを上昇させ
た半導体装置の製造方法を提供するものである。
、通常のバイポーラトランジスタの耐圧の低下を防止し
、かつＩＩＬの逆動作トランジスタのＩｕｐを上昇させ
た半導体装置の製造方法を提供するものである。
すなわち、本発明においては、４常のバイポーラトラン
ジスタのベースｔ−２層構造とし、Ｉｎ２目には低濃度
かつ接合の深い領域を形成し、２端目には１層目よ！ｌ
１１も高濃度でかつ接合の浅い領域を形成する。ＩＩＬ
の逆動作トランジスタのベースはこのｌ＋−目と同時に
形成した領域の−Ｉ−構造としている。
ジスタのベースｔ−２層構造とし、Ｉｎ２目には低濃度
かつ接合の深い領域を形成し、２端目には１層目よ！ｌ
１１も高濃度でかつ接合の浅い領域を形成する。ＩＩＬ
の逆動作トランジスタのベースはこのｌ＋−目と同時に
形成した領域の−Ｉ−構造としている。
かかる本発明においては１通常のバイポーラトランジス
タのベースが２ノー構造でしかも低＃ＩＩ度側ペース領
域でコレクタ・ベース接合（以下ＣＢ接合と呼ぶ）′ｆ
ｒ形成するためコレクタ・ベースＮ圧（以下ｅｂ耐圧と
呼ぶ）が従来と同根Ｉｔ若しくはそｎ以上になる。又ｉ
ｓ Ｌの逆動作トランジスタにおいては従来よりも低纜
度ベース（厳密にはべ一スオーミ、クコンタクトの必要
性とｒｂｂ’の低減のため真性ベース領域のみ低濃度で
ある。）であるためエミッタ注入効率が上昇し、Ｉｕｐ
が上昇する。
タのベースが２ノー構造でしかも低＃ＩＩ度側ペース領
域でコレクタ・ベース接合（以下ＣＢ接合と呼ぶ）′ｆ
ｒ形成するためコレクタ・ベースＮ圧（以下ｅｂ耐圧と
呼ぶ）が従来と同根Ｉｔ若しくはそｎ以上になる。又ｉ
ｓ Ｌの逆動作トランジスタにおいては従来よりも低纜
度ベース（厳密にはべ一スオーミ、クコンタクトの必要
性とｒｂｂ’の低減のため真性ベース領域のみ低濃度で
ある。）であるためエミッタ注入効率が上昇し、Ｉｕｐ
が上昇する。
以下本発明を図面を参照して説明する。
＠２図（ａ）〜（ｅ）は本発明の一実施例の半導体装置
の製造ｒ、程を示す構造断面図である。まず同図（ａ）
のようにＰ型基板ｌに周知の方法でＮ＋Ｗ埋込領賦ｚを
形成し、 ｆ’１ｆｔ４エピタキシャル層３を気相成擾
法により基板ｌ上に成長させ、各素子′ｔ−電気的に絶
縁するためにエピタキシャル層−３よりｗｔｔ知の方法
でＰ＋型絶縁分離領域４ｔ−形成する。１５は表面酸化
膜である０次に同図（ｂ）のように、 ？ｌＪえばボ胃
ンのイオン注入により、逆動作Ｎｉ’Ｎ）ランジスタの
）″型ベース２５及び通常のＮ）’Ｎ）ランジスタのＰ
−型第１ベース２５′を同時に形成する。次に同図（ｃ
）（Ｄようにイオン注入若しくは熱拡散Ｋ よりＰ！
インＶｘ ツタ２６ ｅ逆ｆｉｔ”ｌ：Ｎｌ’Ｎ）ラン
ジスタのＰ型ベースコシタクト領域２６’及び通常ＯＮ
）’ＮトランジスタのＰ型＃！２ベース２６１を同時に
形成する。このとき！２ペース２６１は第１ベース２５
′よりも高濃度で接合が浅くなるように形成する。次に
同図（ｄ）のように陶知の方法で逆動作Ｎ）’Ｎ）ラン
ジスタＮ＋型エミッタコンタクト領域２７．Ｎ”ｍコレ
クタ２７’及び通常のＮＰＮトランジスタのへ十型エミ
ッタ２７’ｙＮ＋型コレクタコンタクト領域２７１′を
同時に形成する。
の製造ｒ、程を示す構造断面図である。まず同図（ａ）
のようにＰ型基板ｌに周知の方法でＮ＋Ｗ埋込領賦ｚを
形成し、 ｆ’１ｆｔ４エピタキシャル層３を気相成擾
法により基板ｌ上に成長させ、各素子′ｔ−電気的に絶
縁するためにエピタキシャル層−３よりｗｔｔ知の方法
でＰ＋型絶縁分離領域４ｔ−形成する。１５は表面酸化
膜である０次に同図（ｂ）のように、 ？ｌＪえばボ胃
ンのイオン注入により、逆動作Ｎｉ’Ｎ）ランジスタの
）″型ベース２５及び通常のＮ）’Ｎ）ランジスタのＰ
−型第１ベース２５′を同時に形成する。次に同図（ｃ
）（Ｄようにイオン注入若しくは熱拡散Ｋ よりＰ！
インＶｘ ツタ２６ ｅ逆ｆｉｔ”ｌ：Ｎｌ’Ｎ）ラン
ジスタのＰ型ベースコシタクト領域２６’及び通常ＯＮ
）’ＮトランジスタのＰ型＃！２ベース２６１を同時に
形成する。このとき！２ペース２６１は第１ベース２５
′よりも高濃度で接合が浅くなるように形成する。次に
同図（ｄ）のように陶知の方法で逆動作Ｎ）’Ｎ）ラン
ジスタＮ＋型エミッタコンタクト領域２７．Ｎ”ｍコレ
クタ２７’及び通常のＮＰＮトランジスタのへ十型エミ
ッタ２７’ｙＮ＋型コレクタコンタクト領域２７１′を
同時に形成する。
鍛後に同図（ｅ）のように周知のように所定コンタクト
領域を開口し、アルミニウムを電子ビーム方式により蒸
着し′−極パターン８ｒ９１１０−１１及び１２．１３
１１４を形成する。かようにしてｆｌＬを含む半導体集
積回路装置が製造さｎる。
領域を開口し、アルミニウムを電子ビーム方式により蒸
着し′−極パターン８ｒ９１１０−１１及び１２．１３
１１４を形成する。かようにしてｆｌＬを含む半導体集
積回路装置が製造さｎる。
以上、述べたように本発明の実施例によｎば通常のＮ）
’Ｎ）７ンジスタの耐圧を低下させることなく逆動作へ
ＰＮトランジスタのβｕｐを上昇させることができる。
’Ｎ）７ンジスタの耐圧を低下させることなく逆動作へ
ＰＮトランジスタのβｕｐを上昇させることができる。
さらに鉱道動作Ｎｆ’Ｎ）ランジスタのベースすなわち
横型）’Ｎｉ’）ランジスタのコレクタがインジェクタ
すなわち横型）’ＮＰ）ランジスタのエミ、りよＶ％低
濃度かつ浅い接合のため逆動作Ｎｌ’Ｎ）ランジスタの
エミッタ・ベース接合（ＥＢ接合）が順バイアスのとき
横ｆｊＩＩＰＮＰトランジスタのコレクタからの注入が
小さくなりかつ同トランジスタのエミ、りから注入さｎ
た正孔を効率よく収集することができるため、従来よう
へ横型ＰＮＰ）ランジスタの’４！５！増幅率ｈ□が上
昇する。このような利点はｉｌＬの高速化を計る上で１
喪な碩因となる。
横型）’Ｎｉ’）ランジスタのコレクタがインジェクタ
すなわち横型）’ＮＰ）ランジスタのエミ、りよＶ％低
濃度かつ浅い接合のため逆動作Ｎｌ’Ｎ）ランジスタの
エミッタ・ベース接合（ＥＢ接合）が順バイアスのとき
横ｆｊＩＩＰＮＰトランジスタのコレクタからの注入が
小さくなりかつ同トランジスタのエミ、りから注入さｎ
た正孔を効率よく収集することができるため、従来よう
へ横型ＰＮＰ）ランジスタの’４！５！増幅率ｈ□が上
昇する。このような利点はｉｌＬの高速化を計る上で１
喪な碩因となる。
以上述べたように本発明によれば通常のバイポーラトラ
ンジスタの耐圧の低下を防止し、逆動作トランジスタの
βｕｐ及び横債トランジスタのｈ□を上昇させることが
できるため工ｓＬの高速化（Ｄ＊たをはかることができ
る。
ンジスタの耐圧の低下を防止し、逆動作トランジスタの
βｕｐ及び横債トランジスタのｈ□を上昇させることが
できるため工ｓＬの高速化（Ｄ＊たをはかることができ
る。
同本発明は上記実施例に限らｎることなく、各領域の導
電型を入ｎかえることもできる。
電型を入ｎかえることもできる。
第１図は従来の１３Ｌの構造断面図、第２図（ａ）〜（
ｅ）は本発明の一実施Ｆｌｌの製造工８！を示す構造断
面図である。 １・・・・・・Ｐ型基板、２・・・・・・Ｎ ４埋込領
域、３”’・・・Ｎ−型エピタキシャル層、４・・・・
・・ピ型絶縁分離領域、５・・・・・・Ｐ減インジェツ
タエき、夕、５′・ｆ５１・・・・・・逆動作及び通常
のＮＰＮ）ランジスタ。 Ｐ型ベース、６シ６′・・・・・・逆動作Ｎｋ’Ｎ）ラ
ンジスタ（ＤＩ’４＋型エミ、タコンタクト領域及びＮ
十型コレクタ ６１ 、６ Ｊ・・・・・・通常のＮｌ
’ＮトランジスタのＮ十型エミ、り及びへ十型コレクタ
コンタクト領域、２５・・・・・・逆動作Ｎ）’Ｎ）ラ
ンジスタのＰ−型ペース、２５Ｉ・・・・・・通常のＮ
ＰＮトランジスタのＰ−型第１ベース、２６・・・・・
・Ｐ型インジェクタ、２６１・・・・・・逆動作Ｎ）’
Ｎ）ランジスタのＰ型ベースコンタクト領域、２６Ｍ・
・・・・・通常のＮ）’Ｎトラ／ジスタのｐｇ第２ベー
ス、２７ｔ２７’・・・・・・逆動作ｆ’ｌｌＮトラン
ジスタのへ十型工ｉワタコンタクト嬢域及びへ十型コレ
クタ＊ ２７ ’ ＊ ２７ ”・・・・・・通常の
へＰＮトランジスタのへ＋型エミッタ及びＮ＋４コレク
タコンタクト領域、８・・・・・・インジェクタｄｔ他
、９ｔｌＯｔｌｌ・・・・・・逆動作へＰＮトランジス
タのエミ、りφベース・コレ／ ｆｉ １！Ｌ極、
１２ ＋１３＃１４・・・・・・通常のＮ）’Ｎ）ラン
ジスタのエミ、り・ベース・コレクタ電極、１５・・・
・・・酸化膜。 ２
ｅ）は本発明の一実施Ｆｌｌの製造工８！を示す構造断
面図である。 １・・・・・・Ｐ型基板、２・・・・・・Ｎ ４埋込領
域、３”’・・・Ｎ−型エピタキシャル層、４・・・・
・・ピ型絶縁分離領域、５・・・・・・Ｐ減インジェツ
タエき、夕、５′・ｆ５１・・・・・・逆動作及び通常
のＮＰＮ）ランジスタ。 Ｐ型ベース、６シ６′・・・・・・逆動作Ｎｋ’Ｎ）ラ
ンジスタ（ＤＩ’４＋型エミ、タコンタクト領域及びＮ
十型コレクタ ６１ 、６ Ｊ・・・・・・通常のＮｌ
’ＮトランジスタのＮ十型エミ、り及びへ十型コレクタ
コンタクト領域、２５・・・・・・逆動作Ｎ）’Ｎ）ラ
ンジスタのＰ−型ペース、２５Ｉ・・・・・・通常のＮ
ＰＮトランジスタのＰ−型第１ベース、２６・・・・・
・Ｐ型インジェクタ、２６１・・・・・・逆動作Ｎ）’
Ｎ）ランジスタのＰ型ベースコンタクト領域、２６Ｍ・
・・・・・通常のＮ）’Ｎトラ／ジスタのｐｇ第２ベー
ス、２７ｔ２７’・・・・・・逆動作ｆ’ｌｌＮトラン
ジスタのへ十型工ｉワタコンタクト嬢域及びへ十型コレ
クタ＊ ２７ ’ ＊ ２７ ”・・・・・・通常の
へＰＮトランジスタのへ＋型エミッタ及びＮ＋４コレク
タコンタクト領域、８・・・・・・インジェクタｄｔ他
、９ｔｌＯｔｌｌ・・・・・・逆動作へＰＮトランジス
タのエミ、りφベース・コレ／ ｆｉ １！Ｌ極、
１２ ＋１３＃１４・・・・・・通常のＮ）’Ｎ）ラン
ジスタのエミ、り・ベース・コレクタ電極、１５・・・
・・・酸化膜。 ２
Claims (1)
- 一極性型のインジェクタ・トランジスタと、前記インジ
ェクタトランジスタのコレクタに連結さ−ｎた共通ベー
ス領域に形成された前記インジェクタトランジスタと反
対極性型の複数個のインバータ・トランジスタと、前記
インバータートランジスタ及び前記インジェクタ・トラ
ンジスタと同一半導体基板に形成さｎた前記反対極性型
のバイポーラトランジスタとを具備し九半導体装置の製
造方法において、前記インジェクタトランジスタに連結
さｎた共通ベース領域及び前記バイポーラトランジスタ
の第１のベース領域を低濃度かつ深く同時に形成する工
程と、しかる後前記バイポーラトランジスタの第２ベー
ス領域を高濃度、でかつ前記第１ベース領域より浅く形
成する工程とを含むことを特徴とした半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197832A JPS5898957A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197832A JPS5898957A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5898957A true JPS5898957A (ja) | 1983-06-13 |
Family
ID=16381080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197832A Pending JPS5898957A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5898957A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821366A (ja) * | 1981-07-30 | 1983-02-08 | Toshiba Corp | 半導体集積回路装置 |
-
1981
- 1981-12-09 JP JP56197832A patent/JPS5898957A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821366A (ja) * | 1981-07-30 | 1983-02-08 | Toshiba Corp | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3878551A (en) | Semiconductor integrated circuits having improved electrical isolation characteristics | |
| US7446012B2 (en) | Lateral PNP transistor and the method of manufacturing the same | |
| US3657612A (en) | Inverse transistor with high current gain | |
| US3253197A (en) | Transistor having a relatively high inverse alpha | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| JPH06104459A (ja) | 半導体装置 | |
| JPS582457B2 (ja) | ハンドウタイシユウセキカイロソウチ オヨビ ソノセイゾウホウホウ | |
| JPS5898957A (ja) | 半導体装置の製造方法 | |
| US7563685B2 (en) | Bipolar-transistor and method for the production of a bipolar-transistor | |
| Tilke et al. | A low-cost fully self-aligned SiGe BiCMOS technology using selective epitaxy and a lateral quasi-single-poly integration concept | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JPS60247968A (ja) | 半導体装置 | |
| JPS59766Y2 (ja) | 半導体装置 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| KR100332115B1 (ko) | 반도체전력소자및그제조방법 | |
| JPS58210672A (ja) | 半導体装置 | |
| JPS6262059B2 (ja) | ||
| JPS60150669A (ja) | 半導体装置 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPS5821366A (ja) | 半導体集積回路装置 | |
| JPH0629374A (ja) | 半導体集積回路装置 | |
| JPH05109745A (ja) | 半導体装置 | |
| Chen | Grahn, JV, Ostling, M.“Bipolar Technology” The VLSI Handbook. Ed. Wai-Kai Chen Boca Raton: CRC Press LLC, 2000 | |
| JPH01196170A (ja) | バイポーラトランジスタ |