JP2005011951A - バイポーラトランジスタおよびバイポーラトランジスタ配列構造 - Google Patents

バイポーラトランジスタおよびバイポーラトランジスタ配列構造 Download PDF

Info

Publication number
JP2005011951A
JP2005011951A JP2003173638A JP2003173638A JP2005011951A JP 2005011951 A JP2005011951 A JP 2005011951A JP 2003173638 A JP2003173638 A JP 2003173638A JP 2003173638 A JP2003173638 A JP 2003173638A JP 2005011951 A JP2005011951 A JP 2005011951A
Authority
JP
Japan
Prior art keywords
electrode
base
emitter
lead
out wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003173638A
Other languages
English (en)
Inventor
Toshiya Tsukao
俊哉 塚尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003173638A priority Critical patent/JP2005011951A/ja
Publication of JP2005011951A publication Critical patent/JP2005011951A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】エミッタ領域の長辺が長い場合であっても、該長辺方向に対して均一に動作させることのできるバイポーラトランジスタを提供する。
【解決手段】ベース引き出し配線電極2は、ベース電極12の長辺と直角にベース電極12と交差するように配置され、該交差部に接続部42が設けられている。ベース電極12において接続部42から最も遠い点と接続部42との距離がベース電極12の長辺長よりも小さくなるように設定されている。エミッタ引き出し配線電極1は、ベース引き出し配線電極2と平行で、かつ、エミッタ電極11と交差するように配置され、該交差部に接続部41が設けられている。エミッタ電極11において接続部41から最も遠い点と接続部41との距離がエミッタ電極11の長辺長よりも小さくなるように設定されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、特に高周波電力増幅集積回路に適したバイポーラトランジスタおよびバイポーラトランジスタ配列構造に関するものである。
【0002】
【従来の技術】
近年、携帯電話に代表される携帯無線通信や、無線LANに代表されるワイヤレスデータ通信など、高周波帯域を利用した無線通信の応用製品が開発され、利用が増加している。これらの製品の信号送信部には高周波電力増幅器として、高い動作周波数をもち高電流利得、高増幅率が得られる化合物半導体を用いたヘテロ接合バイポーラトランジスタ(以下、HBTという)が備えられたマイクロ波モノリシック集積回路(以下、MMICという)パワーアンプが広く用いられている。
【0003】
MMICパワーアンプに使用されるHBTは、さらに、高周波帯域において高電流利得が得られるように、エミッタ領域における周辺長/面積の比が大きく設計されている。そのため、一般に、エミッタ領域は細長い短冊状(長方形状)であり、長辺と短辺とを有している。エミッタ電極は、該エミッタ領域上に細長く短冊状に形成されている。また、高周波帯域において均一に動作させるためには、ベース電極とエミッタ領域直下の真性ベース領域との間のベース抵抗を低減する必要があり、ベース電極はエミッタ電極の直近に細長く短冊状に形成されている。さらに、トランジスタの最大動作周波数を規定する最大発振周波数(fmax)を高くするためには、ベース・コレクタ間の接合容量を低減する必要があり、ベース電極が形成される領域(外部ベース領域)の面積は可能な限り小さく設計されている。このため、ベース領域もエミッタ領域と同様に細長く短冊状に形成されている。したがって、エミッタ領域の長辺が長い場合には、ベース領域の長辺も同様に長くなる。
【0004】
上記MMICパワーアンプに備えられるICチップは、複数のHBTが並列に配置されたトランジスタ配列により形成されている。
【0005】
上記トランジスタ配列された単位トランジスタの従来例について図9〜図12を用いて説明する。
【0006】
化合物半導体を用いた単位トランジスタであるHBTの一つの例として、AlGaAsやInGaPをエミッタとするGaAsHBTの断面図を図9に、平面図を図10に示す。図9で示されるように、半導体基板125の上に、サブコレクタ層124、コレクタ層(コレクタ領域)123、ベース層(ベース領域)122、エミッタ層(エミッタ領域)121がこの順で積層されている。エミッタ領域121にはエミッタ電極111が、ベース領域122にはベース電極112が、コレクタ領域123にはコレクタ電極113がそれぞれ形成されている。
【0007】
エミッタ電極111およびベース電極112には、外部の素子との接続を可能とするために、エミッタ引き出し配線電極101およびベース引き出し配線電極102が接続されている。本従来例においては、図10で示されるように、エミッタ引き出し配線電極101およびベース引き出し配線電極102は、短冊状のエミッタ領域121およびベース領域122の短辺側からそれぞれ引き出されている。また、エミッタ引き出し配線電極101とエミッタ電極111とが重なる部分には両電極を接続するための接続部141が設けられている。同様に、ベース引き出し配線電極102とベース電極112との重なる部分には、両電極を接続するための接続部142が設けられている。
【0008】
なお、エミッタ領域121の長辺が40μm以下であり、短辺が5μm以下のHBTが選択される場合が多い。このようなエミッタ領域121の小さいトランジスタが配列されたICチップの場合には、高い出力電力を得るために、単位トランジスタの数を増やす必要がある。例えば、携帯電話システム用の電力増幅器の場合、50を超えることもある。単位トランジスタの数が増えると、ICチップ上においてトランジスタ配列に多くの面積が消費され、かつ、トランジスタ間の相互の配線で損失が生じやすく、電力利得の低下を招く。
【0009】
そこで、エミッタ領域121の長辺を40μm以上にして、単位トランジスタ当りのエミッタ領域121の面積を増やすことで、単位トランジスタの数を減らすことが考えられる。しかし、図10で示されるように、エミッタ引き出し配線電極101がエミッタ領域121の短辺側から引き出されている場合には、エミッタ領域121の長辺を長くすると、エミッタ引き出し電極101およびエミッタ電極111におけるエミッタ領域121長辺方向の配線抵抗やインダクタンスの影響が大きくなる。これにより、エミッタ電極111の信号入力側(エミッタ引き出し配線電極が引き出されている短辺側)からその反対側にかけて信号電圧の不均一が生じる。ベース領域122についても同様である。このため、最大出力電力も低下する。図11で示されるように、エミッタ領域の長辺長(エミッタ長辺長)が長くなるにつれて、最大出力電力が減少することがわかる。
【0010】
この改良として、図12に示すような、エミッタ引き出し配線電極がエミッタ領域の短辺側から引き出されていない構成を有する半導体装置がある。すなわち、エミッタ引き出し配線電極(エミッタ共通配線)101は、短冊状に形成されたエミッタ電極111のほぼ全体上に形成された接続部141を介してエミッタ領域121の長辺方向に垂直な方向に引き出されている。一方、ベース引き出し配線電極(ベース共通配線)102は、ベース領域122の短辺側に位置する接続部142を介してベース領域122の長辺方向に引き出されている。なお、この半導体装置には、コレクタ電極113および外部の回路の接続を可能とするコレクタ引き出し配線電極103と、コレクタ引き出し配線電極103とコレクタ電極113との重なり部分に両電極を接続するための接続部143とが設けられている。
【0011】
また、エミッタ引き出し配線電極がエミッタ領域の短辺側から引き出されていない別の従来例が特許文献1に開示されている。
【0012】
【特許文献1】
特開2002−246587号公報(2002年8月30日公開)
【0013】
【発明が解決しようとする課題】
しかしながら、図12や特許文献1に示されているような半導体装置では、ベース共通配線はベース領域の短辺側から長辺方向と平行な方向に引き出されており、ベース共通配線およびベース電極におけるエミッタ領域長辺方向の配線抵抗およびインダクタンスにより、ベース電極の信号入力側(ベース領域における一方の短辺側)から反対側(他方の短辺側)にかけて、信号電圧の不均一が生じるという問題がある。そのため、信号入力側から遠い領域は十分に機能することができず、エミッタ領域の長辺が長いトランジスタにおける、最大出力電力の低下を防止するには不十分である。
【0014】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、エミッタ領域の長辺が長い場合であっても、該長辺方向に対して均一に動作させることのできるバイポーラトランジスタおよびバイポーラトランジスタ配列構造を提供することにある。
【0015】
【課題を解決するための手段】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、短冊状のエミッタ領域を有し、該エミッタ領域に形成された短冊状のエミッタ電極と、エミッタ電極に平行して配置された短冊状のベース電極と、エミッタ電極に接続されているエミッタ引き出し配線電極と、ベース電極に接続されているベース引き出し配線電極とが備えられており、前記ベース引き出し配線電極は、ベース電極と交差するように配置され、該交差部にベース引き出し配線とベース電極との接続部が設けられており、ベース電極において該接続部から最も遠い点と該接続部との距離がベース電極の長辺長よりも小さくなるように設定されており、前記エミッタ引き出し配線電極は、エミッタ電極と交差するように配置され、該交差部にエミッタ引き出し配線電極とエミッタ電極との接続部が設けられており、エミッタ電極において該接続部から最も遠い点と該接続部との距離がエミッタ電極の長辺長よりも小さくなるように設定されている。
【0016】
上記の構成によれば、信号入力箇所であるベース電極とベース引き出し配線電極との接続部からみたベース電極の実効的な長辺長を実際の長辺長よりも低減できる。よって、ベース電極の短辺側から信号を入力する場合に比べて、ベース電極における抵抗やインダクタンスの影響を減少させることができ、ベース領域全体に入力される信号電圧の均一性をより向上することができる。
【0017】
エミッタ電極およびエミッタ引き出し配線電極についても、ベース電極およびベース引き出し配線電極についての上記作用と同様の作用をもつため、エミッタ電極の短辺側から信号電圧を入力する場合に比べて、エミッタ領域全体に入力される信号電圧の均一性をより向上することができる。
【0018】
以上のように、ベース領域およびエミッタ領域における入力される信号電圧の均一性を両者とも向上させることで、エミッタ領域の長辺が長い場合であっても、均一に動作させることのできるバイポーラトランジスタを提供することができる。
【0019】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、前記ベース引き出し配線電極が、前記エミッタ引き出し配線電極と平行であることを特徴としている。
【0020】
上記の構成によれば、エミッタ引き出し配線電極は、ベース引き出し配線電極に覆われていないエミッタ電極の領域を全て覆うことができ、エミッタ電極とエミッタ引き出し配線電極との接続部の面積を充分大きく設計することができる。よって、エミッタ電極への信号入力箇所が大きくなり、より一層エミッタ領域を均一に動作させることができる。
【0021】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、前記ベース引き出し配線電極とベース電極の長辺とが直角であることを特徴としている。
【0022】
上記の構成によれば、複数の上記バイポーラトランジスタが並列に配列された配列構造において、各バイポーラトランジスタのベース電極において同一箇所でベース引き出し配線電極とベース電極との接続部を設けることができ、各ベース電極に対して均一に信号を入力させることができる。
【0023】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、前記エミッタ引き出し配線電極と前記ベース引き出し配線電極とが交互に配置されていることを特徴としている。
【0024】
上記の構成によれば、エミッタ引き出し配線電極(もしくはベース引き出し配線電極)が隣接された配置に比べて、両引き出し配線電極が分散して配置されるので、ベース電極と接続部との接合面(信号入力箇所)からベース電極における信号が到達する最も遠い点までの実効的な平均長辺長、および、エミッタ電極と接続部との接合面(信号入力箇所)からエミッタ電極における信号が到達する最も遠い点までの実効的な平均長辺長の両方を同時により一層短く設定することができる。
【0025】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、ベース引き出し配線とベース電極との接続部が、ベース電極の長辺方向の中央であることを特徴としている。
【0026】
上記の構成によれば、ベース電極の長辺方向の中央でベース電極に入力信号を伝えることができるため、信号の入力地点からベース電極端までの距離をベース電極の長辺長の1/2以下とすることができる。これにより、ベース電極の短辺側より信号を入力していた従来の構成に比べて、ベース電極における入力信号の均一性を2倍以上向上させることができる。
【0027】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、前記エミッタ引き出し配線電極および前記ベース引き出し配線電極が複数本配置されていることを特徴としている。
【0028】
上記の構成によれば、ベース電極上の信号入力箇所が増えるため、ベース電極における信号入力箇所からの平均距離を小さくすることができる。これにより、ベース電極全体により一層均一に信号電圧を入力させることができる。また、エミッタ電極についても同様となる。
【0029】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、ヘテロ接合バイポーラトランジスタであることを特徴としている。
【0030】
上記の構成によれば、エミッタ領域がワイドバンドギャップをもつため、高い動作周波数をもち、高電流利得、高効率の電力増幅を得ることができる。
【0031】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、前記エミッタ領域の長辺長が40μm以上であることを特徴としている。
【0032】
上記の構成によれば、単位トランジスタあたりのエミッタ面積が大きいので、トランジスタ配列された集積回路を形成する場合に、配列される単位トランジスタの数を減らすことができる。これにより、集積回路チップのサイズを縮小することができ、また、トランジスタ相互間の接続配線数も少なくなるので配線による損失を低減するこができる。
【0033】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、前記ベース引き出し配線電極および前記エミッタ引き出し配線電極の下には1μm以上の厚みを有する絶縁膜が形成されていることを特徴としている。
【0034】
上記の構成によれば、ベース電極とエミッタ引き出し電極との間に1μm以上の厚みを有する絶縁膜が存在するために、ベース電極およびエミッタ引き出し電極間の容量を無視できる程度に小さくすることができる。同様に、エミッタ電極およびベース引き出し配線電極間の容量も無視できる程度に小さくすることができる。これにより、バイポーラトランジスタの性能をより一層向上させることができる。
【0035】
本発明に係るバイポーラトランジスタは、上記の課題を解決するために、上記の構成に加えて、前記ベース引き出し配線電極とエミッタ電極との間、および、前記エミッタ引き出し配線電極とベース電極との間に空気層が形成されていること特徴としている。
【0036】
上記の構成によれば、ベース電極とエミッタ引き出し電極との間は空気によって絶縁されるため、ベース電極およびエミッタ引き出し電極間の容量をさらに小さくすることができる。同様に、エミッタ電極およびベース引き出し配線電極間の容量も小さくすることができる。これにより、バイポーラトランジスタの性能をより一層向上させることができる。
【0037】
本発明に係るバイポーラトランジスタ配列構造は、上記の課題を解決するために、上記のバイポーラトランジスタが複数並列されており、各バイポーラトランジスタのベース電極は、共通の前記ベース引き出し配線電極と各接続部を介して接続され、前記ベース引き出し配線電極は、1個もしくは複数個のバイポーラトランジスタごとに前記ベース電極への信号を入力する引き出し配線電極が接続されていることを特徴としている。
【0038】
上記の構成によれば、長辺方向に対して均一に動作させることのできるバイポーラトランジスタを複数配列されており、かつ、引き出し配線電極が1個もしくは複数個のバイポーラトランジスタごとに設けられているため、1個もしくは複数個のバイポーラトランジスタごとに、遅延時間差なく、均一に信号を入力することができる。
【0039】
本発明に係るバイポーラトランジスタ配列構造は、上記の課題を解決するために、上記の構成に加えて、前記引き出し配線電極は、前記ベース引き出し配線電極における複数のバイポーラトランジスタ間の中央部分に接続されていることを特徴としている。
【0040】
上記の構成によれば、複数のバイポーラトランジスタ間の中央部分を境として分けられる2組のバイポーラトランジスタ配列に対して、遅延時間差なく、均一に信号を入力することができる。
【0041】
【発明の実施の形態】
〔実施形態1〕
本発明の実施の一形態について図1ないし図7に基づいて説明すれば、以下のとおりである。
【0042】
図1は、本実施形態に係るバイポーラトランジスタの平面図である。また、図2(a)は図1のA−A線に沿った矢視断面図であり、図2(b)は図1のB−B線に沿った矢視断面図である。
【0043】
図2(a)、図2(b)に示されるように、本実施形態に係るバイポーラトランジスタは、半絶縁性GaAs基板25の上に形成されたAlGaAs/GaAsからなるサブコレクタ層24と、サブコレクタ層24の上に形成されたn型GaAsからなるコレクタ層(コレクタ領域)23と、コレクタ層23の上に形成されたp型GaAsからなるベース層(ベース領域)22と、ベース層22の上に形成されたAlGaAsからなるエミッタ層(エミッタ領域)21とを有しているエミッタ・アップnpn型HBTである。
【0044】
HBTは、エミッタ領域21がワイドバンドギャップをもつため、高い動作周波数をもち、高電流利得、高効率の電力増幅を得ることのできる好ましいバイポーラトランジスタである。
【0045】
コレクタ領域23の断面は凸字状の形状を有しており、段差が設けられている。そのため、半絶縁性GaAs基板25から遠い上面と近い上面との2つの上面が形成されている。ここで、コレクタ領域23の上面のうち、半絶縁性GaAs基板25から遠い上面にのみベース領域22が形成されており、半絶縁性GaAs基板25から近い上面には、ベース領域22が形成されていない。また、エミッタ領域21は、ベース領域22の上面の中央部分に形成されており、ベース領域22の上面にはエミッタ領域21が形成されていない部分が存在している。なお、図には明記されていないが、各機能層には電極との低コンタクトのオーミック接続を実現するために不純物を高濃度にドーピングされているコンタクト層が含まれている。
【0046】
コレクタ領域23にはコレクタ電極13が、ベース領域22にはベース電極12が、エミッタ領域21にはエミッタ電極11がそれぞれオーミック接続により形成されている。
【0047】
図1で示されるように、コレクタ領域23の平面形状は、短冊状である。
【0048】
また、コレクタ電極13は、コレクタ領域23の一方の短辺側のみを除いて、ベース領域22を囲むように形成されており、U字形状を有している(図1では、U字を180度回転した形状となっている)。U字形状のコレクタ電極13のうち、コレクタ領域23の短辺と平行に形成されている部分を折り返し部とよぶ。
【0049】
エミッタ領域21は細長い短冊状を有している。これは、エミッタ・ベース接合部分の周囲長(エミッタ周囲長)/面積(エミッタ面積)の比をできるだけ大きくすることにより、電流利得遮断周波数(ft)を高くするためである。これにより、高周波帯域および大電流時に良好な特性を得ることができる。なお、エミッタ領域21は、その短辺長が2〜5μm、長辺長が40μm以上に設定されている。
【0050】
エミッタ領域21上に形成されるエミッタ電極11も、細長い短冊状に形成されている。エミッタ電極11の短辺長および長辺長は、エミッタ領域21の短辺長(2〜5μm)および長辺長(40μm以上)よりもわずかに小さい値に設定されている。
【0051】
エミッタ領域21と同様に、エミッタ領域21の下に形成されているベース領域22も細長い短冊状を有している。ベース領域22には、エミッタ領域21直下に位置する真性ベース領域と、それ以外の外部ベース領域とがある。なお、図1においては、ベース領域22のうち真性ベース領域はエミッタ領域21により隠れており、外部ベース領域のみが見えている。外部ベース領域の面積は小さく設計されており、これにより、ベース・コレクタ間の接合容量が小さくなり、最大発振周波数(fmax)の低下を抑えることができる。
【0052】
また、ベース電極12はエミッタ領域21の両側にある外部ベース領域の上にエミッタ電極11と平行して細長く短冊状に2本形成されている。該2本のベース電極12はエミッタ電極11の直近に形成されている。これは、ベース電極12とエミッタ領域21直下の真性ベース領域との距離を小さくして、ベース抵抗をできるだけ低減することで、高周波帯域における特性劣化を防止するためである。ベース電極12の短辺長は1〜2μmに設定されている。
【0053】
なお、上記コレクタ領域23、ベース領域22、エミッタ領域21のそれぞれの長辺方向は同じである。
【0054】
これらコレクタ領域23、ベース領域22、エミッタ領域21を覆うように絶縁膜71が形成されている。絶縁膜71の材料としては、例えば、ポリイミドが用いられる。各電極上の絶縁膜71に穴が設けられ、各接続部が形成されている。該接続部を介して、外部の回路要素との連絡を行うための引き出し配線電極と各電極とが接続される。引き出し配線電極には、コレクタ電極13と接続されるコレクタ引き出し配線電極3と、ベース電極12と接続されるベース引き出し配線電極2と、エミッタ電極11と接続されるエミッタ引き出し配線電極1とがある。
【0055】
ここで、絶縁膜71の厚みを制御することにより、ベース電極12とエミッタ引き出し電極1との間の容量、および、エミッタ電極11とベース引き出し配線電極2との間の容量を非常に小さくすることができる。無視できる程度に容量を小さくするために、絶縁膜71の膜厚は1μm以上であることが好ましい。例えば、本実施の形態では、絶縁膜71の膜厚は約1.5μmである。また、絶縁膜71が形成されていることで、引き出し配線電極の機械的強度および放熱性も向上する。
【0056】
コレクタ電極13とコレクタ引き出し配線電極3とを接続するための接続部43は、コレクタ電極13のうち、折り返し部の上に形成されている。該接続部43によりコレクタ電極13と接続されたコレクタ引き出し配線電極3は、コレクタ領域23の短辺側に引き出されている。言い換えると、コレクタ領域23の長辺方向と平行な方向に引き出されている。
【0057】
ベース電極12を外部の回路要素に連絡するためのベース引き出し配線電極2は、帯状であり、2本のベース電極12の長辺方向における中央部を含む領域でベース電極12の長辺と直角に交差するように形成されている。ここで、ベース引き出し配線電極2はエミッタ電極11の長辺方向の中央(ベース電極12の長辺方向の中央でもある)に対して対称に1本形成されており、ベース電極12の長辺方向の両端部以外の場所に形成されている。ベース引き出し配線電極2と2本のベース電極12との交差する部分の絶縁膜71が開口され、ベース電極12とベース引き出し配線電極2との接続部42が形成されている。
【0058】
図1で示されるように、接続部42はベース電極12の両端部以外の部分に形成されており、ベース電極12において接続部42から最も遠い点は、ベース電極12の短辺部となる。この短辺部と接続部42との距離はベース電極12の長辺長よりも短くなっている。つまり、ベース電極12における信号入力箇所(接続部42とベース電極12との接合面)からみた、ベース電極12の実効的な長辺長を実際のベース電極12の長辺長よりも短くすることができる。ベース電極の短辺側においてベース引き出し配線電極との接続部が設けられている従来例では、信号入力箇所からみたベース電極の実効的な長辺長は、実際のベース電極の長辺長とほぼ同じである。この実効的な長辺長に応じて配線抵抗やインダクタンスが生じ、信号電圧に不均一が生じる。よって、上記構成により、従来に比べて、ベース電極12における配線抵抗やインダクタンスの影響を低減することができ、ベース領域22全体に入力される信号電圧の均一性をより向上することができる。
【0059】
本実施の形態では、上述したように、接続部42がベース電極12の長辺方向における中央である。よって、ベース電極12における信号入力箇所からみたベース電極12の実効的な長辺長は、実際のベース電極12における長辺長の1/2以下である。これにより、ベース電極の短辺側より信号を入力していた従来の構成に比べて、ベース電極12における入力信号の均一性を2倍以上向上させることができる。
【0060】
また、接続部42はベース引き出し配線電極2の幅に見合う分の長さだけベース電極12上にその長辺方向に形成されている。接続部42の幅はベース電極12の短辺長に見合う分の長さを有している。つまり、ベース引き出し配線電極2の幅の長さよりわずかに短い長さ(ベース引き出し配線電極2の幅が許す長さ)をもち、かつ、ベース電極12の短辺長よりわずかに短い幅をもつようにベース電極12上にその長辺方向に長く短冊状に接続部42が設けられている。よって、ベース引き出し配線電極2の幅に従って、該接続部42とベース電極12との接合面の面積を充分に大きくすることができる。
【0061】
なお、図1におけるA−A線は、ベース引き出し配線電極2上にあるため、図2(a)は、ベース引き出し配線電極2の断面を含むトランジスタ断面を示している。2本のベース電極12の上には、絶縁膜71の形成されていない接続部42がそれぞれ形成されており、接続部42を介してベース引き出し配線電極2とベース電極12とが接続されている。
【0062】
エミッタ電極11を外部の回路要素に連絡するためのエミッタ引き出し配線電極1は、帯状であり、エミッタ電極11の長辺方向における両端部を含む領域でエミッタ電極11の長辺と交差しており、ベース引き出し配線電極2の両側にこれと平行に2本形成されている。該交差部の絶縁膜71が開口されることでエミッタ電極11とエミッタ引き出し配線電極1との接続部41が形成されている。
【0063】
エミッタ電極11における接続部41からもっとも遠い点は、エミッタ電極11の長辺方向の中点となる。よって、接続部41とエミッタ電極11における接続部41からもっとも遠い点との距離は、エミッタ電極11の長辺の長さより当然に短い。つまり、エミッタ電極11における信号入力箇所(接合部41とエミッタ電極11との接合面)からみたエミッタ電極11の実効的な長辺長を、実際のエミッタ電極の長辺長よりも短くすることができる。ベース電極12の場合と同様に、この実効的な長辺長に応じて配線抵抗やインダクタンスが生じ、入力信号電圧に不均一が生じる。よって、エミッタ電極11の短辺側から信号を入力する場合に比べて、エミッタ電極11における配線抵抗やインダクタンスの影響を低減することができ、エミッタ領域21全体に入力される信号電圧の均一性をより向上することができる。
【0064】
また、接続部41はエミッタ引き出し配線電極1の幅に見合う分の長さだけエミッタ電極11上にその長辺方向に形成されている。接続部41の幅はエミッタ電極11の短辺長に見合う分の長さを有している。つまり、エミッタ引き出し配線電極1の幅の長さよりわずかに短い長さ(エミッタ引き出し配線電極1の幅が許す長さ)をもち、かつ、エミッタ電極11の短辺長よりわずかに短い幅をもつようにエミッタ電極11上にその長辺方向に長く短冊状に接続部41が設けられている。よって、エミッタ引き出し配線電極1の幅に従って、該接続部41とエミッタ電極11との接合面の面積を充分に大きくすることができる。
【0065】
本実施の形態では、エミッタ引き出し配線電極1とベース引き出し配線電極2とが平行である好ましい構成を有している。これにより、2本のエミッタ引き出し配線電極1は、ベース引き出し配線電極2に覆われていないエミッタ電極11の領域を設計上許される範囲で覆うように配置することができる。つまり、ベース引き出し配線電極2からエミッタ電極11の短辺までの長さよりわずかに小さい幅をもち、ベース引き出し配線電極2とショートされないようにベース引き出し配線電極2と隙間が形成された状態で、エミッタ電極11と交差されている。これにより、接続部41とエミッタ電極11との接合面(エミッタ電極における信号入力箇所)の面積が大きくなり、エミッタ電極全体における入力信号の均一性がより一層向上する。
【0066】
なお、上述したように、ベース引き出し配線電極2はエミッタ電極11の長辺方向の中央に対して対称に形成されているため、2本のエミッタ引き出し配線電極1は、エミッタ電極11の長辺方向の中央に対して対称に形成されている。
【0067】
図1においてB−B線はエミッタ引き出し配線電極1上にあるため、図2(b)は、エミッタ引き出し配線電極1の断面を含むトランジスタ断面を示している。エミッタ電極11の上には、絶縁膜71の形成されていない接続部41がそれぞれ形成されており、接続部41を介してエミッタ引き出し配線電極1とエミッタ電極11とが接続されている。
【0068】
図3に本実施の形態に係るバイポーラトランジスタをMMICパワーアンプの出力段トランジスタ配列に適用したバイポーラトランジスタ配列構造の例を示す。
【0069】
図3で示すように、例えば4個の単位トランジスタは、互いのコレクタ領域23の長辺同士が隣り合うように、並列に配列された構造を有する。このとき、コレクタ電極13とコレクタ引き出し配線電極3との接続部43が形成されている側のコレクタ領域の短辺が、全てのトランジスタで同方向になるように並列されている。コレクタ引き出し配線電極3は、並列された4個のトランジスタ全てのコレクタ電極13と接続部43を介して接続されるように、一体として形成され、出力端子となるボンディングパッド63に接続されている。
【0070】
ベース引き出し配線電極1は、並列に配列されたトランジスタ全てのベース電極12を覆うように形成されている。ベース引き出し配線電極2と各ベース電極12との交差する部分に設けられた接続部42を介して、各トランジスタのベース電極12と1本のベース引き出し配線電極2とが接続されている。ここで、ベース引き出し配線電極2は、ベース電極12の長辺方向に対して垂直に引き出されている好ましい構成を有するため、各ベース電極12において長辺中央の同一部分を覆うことができ、各単位トランジスタのベース電極に対して同じように信号を入力することができる。これにより、各単位トランジスタの動作をより均一にすることができる。
【0071】
ベース引き出し配線2は別層の引き出し配線電極51に接続され、エミッタ引き出し配線電極1と交差して、MMIC内の他の回路へ接続されている。引き出し配線電極51は、4個の単位トランジスタのうち、中央に位置する隣り合う2個の単位トランジスタの中央に配置されている。よって、引き出し配線電極51を介してこの隣り合う単位トランジスタのベース電極12に入力される信号は、その配線距離に差がないため、遅延時間差が生じない。すなわち、引き出し配線電極51の両側にある単位トランジスタを均一に動作させることができる好ましい構成を有している。
【0072】
エミッタ引き出し配線電極1は、ベース引き出し配線電極2の両側に、これと平行に2本形成されている。2本のエミッタ引き出し配線電極1と並列された全てのトランジスタが有するエミッタ電極11との交差部分に設けられた接続部41を介して、エミッタ引き出し配線電極1と並列された全てのトランジスタが有するエミッタ電極11とが接続されている。
【0073】
2本のエミッタ引き出し配線電極1は、配列された単位トランジスタの外側に位置している両側2個の単位トランジスタのさらに外側に形成されているボンディングパッド61と接続部44を介して接続されている。ボンディングパッド61を配列された単位トランジスタの両外側に形成されており、2箇所から同時に信号が入力されるようになっている。よって、トランジスタ配列の中央から左側に配置されている単位トランジスタ群と右側に配置されたトランジスタ郡とを均一に動作させることができるため、ボンディングパッド61が片側だけ1箇所に形成されている構成に比べて、よりトランジスタ全体の動作均一性を向上させることができる。
【0074】
また、単位トランジスタに形成されているエミッタ電極11には2本のエミッタ引き出し配線電極1と接続できるように接続部41が2箇所形成されている。図3で示されるように、該2箇所の接続部41とボンディングパッド61との配線距離が同じになるように設計されているため、単位トランジスタにおける2箇所の接続部41に対して、遅延時間差のない均一な信号を入力できる好ましい構成を有している。
【0075】
本実施形態のように、エミッタ領域21が長辺方向に長い(40μm以上)トランジスタを使い、単位トランジスタのエミッタ領域21とベース領域22との接合面積(単位エミッタ面積)を大きく設定することで、1列に配置した単純なトランジスタ配列で充分なエミッタ面積を得ることが可能である。また、エミッタ電極11やベース電極12の大部分がトランジスタ上でエミッタ引き出し配線電極1やベース引き出し配線電極2により相互に接続されるため、非常に小さな面積で大出力のトランジスタ配列を実現する事ができる。
【0076】
以上のように、本実施形態に係るバイポーラトランジスタは、短冊状のエミッタ領域21を有し、該エミッタ領域21に形成された短冊状のエミッタ電極11と、エミッタ電極11に平行して配置された短冊状のベース電極12と、エミッタ電極11に接続されているエミッタ引き出し配線電極1と、ベース電極12に接続されているベース引き出し配線電極2とが備えられており、ベース引き出し配線電極2は、ベース電極12と交差するように配置され、該交差部にベース引き出し配線2とベース電極12との接続部42が設けられており、ベース電極12において該接続部42から最も遠い点(ベース電極12の短辺部)と該接続部42との距離がベース電極12の長辺長よりも小さくなるように設定されており、エミッタ引き出し配線電極1は、エミッタ電極11と交差するように配置され、該交差部にエミッタ引き出し配線電極1とエミッタ電極11との接続部41が設けられており、エミッタ電極11において該接続部41から最も遠い点(エミッタ電極11の長辺方向の中点)と該接続部41との距離がエミッタ電極11の長辺長よりも小さくなるように設定されている。
【0077】
これにより、信号入力箇所であるベース電極12とベース引き出し配線電極2との接続部42からみたベース電極12の実効的な長辺長を実際の長辺長よりも低減できる。よって、ベース電極の短辺側から信号を入力する場合に比べて、ベース電極12における抵抗やインダクタンスの影響を減少させることができ、ベース領域22全体に入力される信号電圧の均一性をより向上することができる。
【0078】
エミッタ電極11およびエミッタ引き出し配線電極1についても、ベース電極12およびベース引き出し配線電極2についての上記作用と同様の作用をもつため、エミッタ電極の短辺側から信号電圧を入力する場合に比べて、エミッタ領域21全体に入力される信号電圧の均一性をより向上することができる。
【0079】
以上のように、ベース領域22およびエミッタ領域21における入力される信号電圧の均一性を両者とも向上させることで、エミッタ領域21の長辺が長い場合であっても、均一に動作させることのできるバイポーラトランジスタを提供することができる。
【0080】
つぎに、図4(a)〜図4(c)に示した工程断面図に沿って、上記配線構造を適用したバイポーラトランジスタの形成方法をAlGaAs・HBTを例に説明する。図4(a)〜図4(c)は図2(a)同様、ベース引き出し配線電極2を含むトランジスタ断面を示したものである。
【0081】
まず、公知の手段により(例えば、電子通信学会技術研究報告ED90−135に記載されている)、半絶縁性GaAs基板25上にAlGaAs/GaAsからなるサブコレクタ層24、n型GaAsからなるコレクタ層(コレクタ領域)23、p型GaAsからなるベース層(ベース領域)22、AlGaAsからなるエミッタ層(エミッタ領域)21が、順次エピタキシャル形成による積層工程および所定の形状に加工するためのエッチング処理により形成される。その後、電極材料と各層とのオーミック接続を可能とするために、各領域において電極が形成される表面に不純物を高濃度にドーピングしたオーミックコンタクト層(図示しない)を形成する。エミッタ領域21の所定の箇所にエミッタ電極11を、ベース領域22の所定の箇所にベース電極12、コレクタ領域23の所定の箇所にコレクタ電極13を形成する。図4(a)は、この状態を示す断面図である。図には明示していないが、このとき全ての電極上を含めたウエハ全体は、プラズマCVD法により堆積された窒化珪素膜にカバーされており、引き出し配線電極と接続される各電極の部分にのみ開口が形成されている。
【0082】
次に、トランジスタの段差を平滑化するために、ポリイミドを用いた絶縁膜71をトランジスタのコレクタ領域23、ベース領域22、エミッタ領域21を覆うように形成し、同時に絶縁膜71のコレクタ電極13上、ベース電極12上、エミッタ電極11上の引き出し配線電極と接続する部分のみを開口する。本実施の形態では、感光性ポリイミドを利用してフォトリソグラフィにて膜厚が2.2μmである絶縁膜71と各接続部とが形成されている。図4(b)は、この状態を示す断面図である。
【0083】
続いて、MMICに最初の配線電極(第1層の配線電極)を形成すると同時に、コレクタ引き出し配線電極3と引き出し配線電極51とをリフトオフ法にて形成する。すなわち、フォトレジストをウエハ全体に塗布し、配線電極を形成したい部分のレジストをフォトリソグラフィにて開口し、配線電極材としてTi/Pt/Auを蒸着した後、有機溶剤洗浄によりレジストごと上に堆積した不要な配線電極材を取り除いて、所望の配線パターンを形成する。第1層の配線電極形成後、層間絶縁のためプラズマCVD法により窒化珪素膜が形成され、第1層の配線電極と第2層の配線電極間とを接続する箇所と、ベース電極12の接続部42およびエミッタ電極11の接続部41に当たる箇所と、ボンディングパッド61が備えられている電極上の接続部44に当たる箇所とにコンタクトホールが形成される。また、コレクタ引き出し配線電極3の上にもコンタクトホールを形成する。なお、第1層の配線電極の形成時には、ベース引き出し配線電極2を含むトランジスタ断面上には電極が形成されないので、この状態は図4(b)と同じである。
【0084】
次に、MMICの第2層の配線電極を形成する。この第2層の配線電極と同時に、ベース引き出し配線電極2およびエミッタ引き出し配線電極1も形成される。このときトランジスタ上のコレクタ引き出し配線電極3の上に、第2層の配線電極を重ねて形成する。配線電極を重ねることにより、全体の配線厚をさらに大きくできるので、パワー動作時の大電流と発熱に対応することが可能となる。第2層の配線電極は、第1層の配線電極と同様、リフトオフ法で形成することもできるが、パワートランジスタとしての特性を考慮すると、配線抵抗の低減、熱抵抗の低減のためにはメッキ法にて厚膜配線とすることが望ましい。本実施形態においてはメッキ法により7μmの厚膜配線を形成した。図4(c)は、この状態を示す断面図である。
【0085】
ベース電極引き出し配線2の両側には、平行してエミッタ引き出し配線電極1が配置されているため、図3に示すように、ベース引き出し配線電極2に接続されている引き出し配線電極51は、一方のエミッタ引き出し配線電極1と交差する必要がある。そこで、上記のように、大電流が流れるエミッタ引き出し配線電極1を厚膜配線である第2層の配線電極とし、引き出し配線電極51を第1層の配線電極とすることで、エミッタ引き出し配線電極1と引き出し配線電極51とを交差させている。なお、第2層の配線電極はエアブリッジ構造とする事が可能であり、本実施例においては、第1層の配線電極との交差部はエアブリッジとしている。
【0086】
図6は以上のような方法で作製したトランジスタの入出力特性を評価した結果である。横軸は出力電力(Pout)を、縦軸は電力利得(Gain)を表している。エミッタ領域の長辺長の短い(たとえば、40μm未満)トランジスタを行列状に多数並列接続した従来の配列のトランジスタと比較して、最大出力電力を維持したままで電力利得が向上している。
【0087】
図3に示したバイポーラトランジスタ配列構造では、4個の単位トランジスタが並列に配置されており、各単位トランジスタのベース引き出し配線電極2が共通している。この共通したベース引き出し配線電極2は、1本の引き出し配線電極51に接続し、ベース引き出し配線電極2への信号入力箇所は、トランジスタ配列の中央の1点としていたが、これに限るものではない。
【0088】
バイポーラトランジスタ配列構造内の単位トランジスタの数が多くなると、配線長が長くなることによる損失や信号の遅延時間差を小さくするために、信号入力箇所を多点とするほうが望ましい。例えば、図5で示したように、バイポーラトランジスタ配列構造が、8個の単位トランジスタが並列に配置された構造を有しており、トランジスタ配列構造内のベース引き出し配線電極2を1個もしくは数個の単位トランジスタごとにベース電極12への信号を入力する引き出し配線電極51が設けられていてもよい。2個の単位トランジスタ毎にベース引き出し配線電極2が形成され、各々のベース引き出し配線2に信号入力するための引き出し配線電極51が接続されている。
【0089】
上記実施の形態においては、図2(a)および図2(b)で示されるように、エミッタ引き出し配線電極1およびベース引き出し配線電極2の下層に絶縁膜71が形成されている構成としたが、これに限られない。例えば、絶縁膜71が設けられる代わりに、エミッタ引き出し配線電極およびベース引き出し配線電極の下層が空気層であり、エミッタ引き出し配線電極およびベース引き出し配線電極が空中配線として形成されている構成であってもよい。
【0090】
図7(a)に空中配線として形成されているベース引き出し配線電極2におけるバイポーラトランジスタの断面図を、図7(b)に空中配線として形成されているエミッタ引き出し配線電極1におけるバイポーラトランジスタの断面図を示した。図7(a)で示されるように、ベース引き出し配線電極2とエミッタ電極11との間には空気が充填されている。これにより、空気の誘電率がほぼ1であるため、ベース引き出し配線電極2とエミッタ電極11との間に発生する容量をより一層低減することができる。同様の原理により、図7(b)で示されるような、エミッタ引き出し配線電極1とベース電極12との間の容量もより一層低減できる。これにより、バイポーラトランジスタの性能を一層向上させることができる。さらに、図7(a)、図7(b)に示されるような構成では、ベース引き出し配線電極2とコレクタ電極13との間の容量、エミッタ引き出し配線電極1とコレクタ電極13との間の容量も低減することができる。
【0091】
このようなエミッタ引き出し配線電極1およびベース引き出し配線電極2が空中配線として形成される構造は、上述の絶縁膜71の代わりにフォトレジストで同様の形状を形成し、エミッタ引き出し配線電極1およびベース引き出し配線電極2を形成した後、有機洗浄やドライエッチ、もしくはこれらの組み合わせでフォトレジストを除去する工程を入れることで作製される。なお、上述の実施形態では、エミッタ引き出し配線電極1およびベース引き出し配線電極2は、MMICの第2層の配線電極と同時に形成されており、約7μmの厚膜配線であるため空中配線としても強度に問題はない。一方、エミッタ引き出し配線電極1およびベース引き出し配線電極2が第1層の配線電極と同時に形成される場合、一般に第1層の配線電極は厚さ1μm程度の薄膜で形成されることが多く、空中配線とするには強度が足りない場合がある。
【0092】
上記実施の形態においては、図3で示したように、引き出し配線電極51が、エミッタ引き出し配線電極1およびベース引き出し配線電極2の下に配置される構成であるとしたが、これに限られるものではない。例えば、引き出し配線電極51が、エミッタ引き出し配線電極1およびベース引き出し配線電極2の上に配置される構成であってもよい。
【0093】
引き出し配線電極51が、エミッタ引き出し配線電極1およびベース引き出し配線電極2の上に配置される構成をもつバイポーラトランジスタの形成方法を図4(a)〜図4(d)を用いて説明する。図4(d)は、図4(a)〜図4(c)と同様にベース引き出し配線電極2が設けられる部分のバイポーラトランジスタの断面図である。なお、図3で示したような引き出し配線電極51がベース引き出し配線電極2の下に配置される構成を有するバイポーラトランジスタについて上述した形成方法と同じものについては説明を省略する。
【0094】
まず、図4(a)、図4(b)で示したように、コレクタ領域、ベース領域、エミッタ領域を覆うようにポリイミドの絶縁膜71を形成し、コレクタ電極、ベース電極、エミッタ電極上に開口させる。
【0095】
次に、MMICの第1層の配線電極と同時に、エミッタ引き出し配線電極1、ベース引き出し配線電極2、コレクタ引き出し配線電極3を形成する。続いて、層間絶縁のための窒化珪素膜(図示しない)を形成し、第2層の配線電極と接続する箇所にコンタクトホールを形成する。ここでベース引き出し配線電極2上にもコンタクトホール(図示しない)を形成しておく。このときのベース引き出し配線電極2における断面図は図4(c)のようになる。
【0096】
さらに、MMICの第2層の配線電極を形成する。この第2層の配線電極と同時に、引き出し配線電極51およびベース引き出し配線電極2上の配線電極52も形成する。第2層の配線電極が形成された後のベース引き出し配線電極2における断面図は図4(d)のようになる。ベース引き出し配線電極2の上にも配線電極52が形成されており、両配線電極はコンタクトホールにて接続されているため、結果としてベース電極へ接続する配線電極の全体の配線厚をさらに大きくすることができる。これにより、パワー動作時の大電流と発熱に対応することができる。
【0097】
〔実施の形態2〕
本発明のバイポーラトランジスタに関する他の実施形態について、図8に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施の形態1にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【0098】
前記実施の形態1では、単位トランジスタが有するベース電極と交差するベース引き出し配線電極が1本である構成を示したが、本実施の形態2では、単位トランジスタが有するベース電極と交差する複数本のベース引き出し配線電極が設けられている。例えば、図8に示されるように、2本のベース引き出し配線電極2が設けられている。コレクタ引き出し配線電極3の接続部43に近い方から、エミッタ引き出し配線電極1、ベース引き出し配線電極2、エミッタ引き出し配線電極1、ベース引き出し配線電極2、エミッタ引き出し配線電極1の順で形成されている。つまり、ベース引き出し配線電極2が2本、エミッタ引き出し配線電極1が3本形成されている。
【0099】
単位トランジスタの長辺側の長さが一定の場合、ベース引き出し配線電極2が1本の場合にくらべ、2本の場合の方が、ベース引き出し配線電極2とベース電極12との接続部42から、ベース電極12の端部までの距離を短くすることが容易であるから、ベース電極12の抵抗やインダクタンスによるベース電極12の長辺方向の動作不均一をより一層低減することができる。また、同様に、エミッタ引き出し配線電極1についても、2本よりも3本の方が、エミッタ電極11の抵抗やインダクタンスによる電極長辺方向の動作不均一もより一層低減できる。
【0100】
つまり、ベース電極12、エミッタ電極11上の信号入力箇所の数が増え、各電極上で散在するために、各電極における信号入力箇所からの最も遠い点と信号入力箇所との距離を小さくする(各電極における信号入力箇所からの平均距離を小さくする)ことができる。これにより、各電極全体により一層均一に信号を入力することができるのである。
【0101】
また、単位トランジスタの長辺側の長さが大きくなった場合であっても、ベース引き出し配線電極2とエミッタ引き出し配線電極1の本数を共に複数にすることで、ベース引き出し配線電極2とベース電極12との接続部42からベース電極12の短辺側端部までの距離を短くすることができ、この距離から生じる電極抵抗やインダクタンスの影響を小さくすることができる。つまり、ベース引き出し配線電極2が1本形成されている構成の状態(図1に示す状態)で、ベース引き出し配線電極2の幅を大きくすると、接続部42からベース電極12の端部との距離も大きくなってしまうが、ベース引き出し配線電極2の本数を2以上とすることで、該距離が大きくならないようにすることができる。
【0102】
上記実施の形態1,2においては、ベース引き出し配線電極2とエミッタ引き出し配線電極1とが隣り合い、交互に配置されるような好ましい構成を有している。このような構成を有することで、ベース電極12における信号入力箇所およびベース電極12において該信号入力箇所から最も遠い点の距離と、エミッタ電極11における信号入力箇所およびエミッタ電極11において該信号入力箇所から最も遠い点の距離とをより一層効率的に同時に小さくすることができる。すなわち、エミッタ引き出し配線電極1(もしくはベース引き出し配線電極2)同士が隣接された配置に比べて、ベース電極12における接続部42(信号入力箇所)からみたベース電極12の実効的な平均長辺長およびエミッタ電極11における接続部41(信号入力箇所)からみたエミッタ電極11の実効的な平均長辺長の両方を同時により一層短く設定することができる。また、2本のベース引き出し配線電極2が隣り合うように配置する場合に比べて、2本分の幅を有するベース引き出し配線電極2を1本形成するほうが、より工程作業が簡略化できることはいうまでもない。
【0103】
また、上記実施の形態1,2においては、ベース引き出し配線電極2の本数をエミッタ引き出し配線電極1の本数よりも1本少ない構成であるとしたが、これに限らない。図1のように、ベース引き出し配線電極2とエミッタ引き出し配線電極1との本数の合計が3本の場合には、中央にエミッタ引き出し配線電極1を配置し、その両側にベース引き出し配線電極2が配置されていてもよい。このような構成であっても、ベース電極12における信号入力箇所およびベース電極12において該信号入力箇所から最も遠い点の距離をベース電極12の長辺長より小さくすることができ、エミッタ電極11における信号入力箇所およびエミッタ電極11において該信号入力箇所から最も遠い点の距離をエミッタ電極11の長辺長よりも小さくすることができる。
【0104】
【発明の効果】
本発明に係るバイポーラトランジスタは、以上のように、ベース引き出し配線電極は、ベース電極と交差するように配置され、該交差部にベース引き出し配線とベース電極との接続部が設けられており、ベース電極において該接続部から最も遠い点と該接続部との距離がベース電極の長辺長よりも小さくなるように設定されており、エミッタ引き出し配線電極は、エミッタ電極と交差するように配置され、該交差部にエミッタ引き出し配線電極とエミッタ電極との接続部が設けられており、エミッタ電極において該接続部から最も遠い点と該接続部との距離がエミッタ電極の長辺長よりも小さくなるように設定されている構成である。
【0105】
それゆえ、信号入力箇所であるベース電極とベース引き出し配線電極との接続部からみたベース電極の実効的な長辺長を実際の長辺長よりも小さくなり、ベース電極における抵抗やインダクタンスの影響を減少させることができ、ベース領域全体に入力される信号電圧の均一性をより向上することができる。エミッタ電極およびエミッタ引き出し配線電極についても、ベース電極およびベース引き出し配線電極と同様である。これにより、ベース領域およびエミッタ領域における入力される信号電圧の均一性を両者とも向上させることで、エミッタ領域の長辺が長い場合であっても、均一に動作させることのできるバイポーラトランジスタを提供することができるという効果を奏する。
【0106】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、前記ベース引き出し配線電極が、前記エミッタ引き出し配線電極と平行である構成である。
【0107】
それゆえ、エミッタ引き出し配線電極は、ベース引き出し配線電極に覆われていないエミッタ電極の領域を全て覆うことができ、エミッタ電極への信号入力箇所が大きくなり、より一層エミッタ領域を均一に動作させることができるという効果を奏する。
【0108】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、前記ベース引き出し配線電極とベース電極の長辺とが直角である構成である。
【0109】
それゆえ、複数の上記バイポーラトランジスタが並列に配列された配列構造において、各バイポーラトランジスタのベース電極において同一箇所でベース引き出し配線電極とベース電極との接続部を設けることができ、各ベース電極に対して均一に信号を入力させることができるという効果を奏する。
【0110】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、前記エミッタ引き出し配線電極と前記ベース引き出し配線電極とが交互に配置されている構成である。
【0111】
それゆえ、エミッタ引き出し配線電極(もしくはベース引き出し配線電極)が隣接された配置に比べて、ベース電極における接続部(信号入力箇所)からみたベース電極の実効的な平均長辺長およびエミッタ電極における接続部(信号入力箇所)からみたエミッタ電極の実効的な平均長辺長の両方を同時により一層短く設定することができるという効果を奏する。
【0112】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、ベース引き出し配線とベース電極との接続部が、ベース電極の長辺方向の中央である構成である。
【0113】
それゆえ、ベース電極の長辺方向の中央でベース電極に入力信号を伝えることができるため、信号の入力地点からベース電極端までの距離をベース電極の長辺長の1/2以下とすることができる。これにより、ベース電極の短辺側より信号を入力していた従来の構成に比べて、ベース電極における入力信号の均一性を2倍以上向上させることができるという効果を奏する。
【0114】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、前記エミッタ引き出し配線電極および前記ベース引き出し配線電極が複数本配置されている構成である。
【0115】
それゆえ、ベース電極上の信号入力箇所が増えるため、ベース電極における信号入力箇所からの平均距離を小さくすることができる。これにより、ベース電極全体により一層均一に信号電圧を入力させることができるという効果を奏する。また、エミッタ電極についても同様となる。
【0116】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、ヘテロ接合バイポーラトランジスタである構成である。
【0117】
それゆえ、エミッタ領域がワイドバンドギャップをもつため、高い動作周波数をもち、高電流利得、高効率の電力増幅を得ることができるという効果を奏する。
【0118】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、前記エミッタ領域の長辺長が40μm以上である構成である。
【0119】
それゆえ、トランジスタ配列された集積回路を形成する場合に、配列される単位トランジスタの数を減らすことができる。これにより、集積回路チップのサイズを縮小することができ、また、トランジスタ相互間の接続配線数も少なくなるので配線による損失を低減するこができるという効果を奏する。
【0120】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、前記ベース引き出し配線電極および前記エミッタ引き出し配線電極の下には1μm以上の厚みを有する絶縁膜が形成されている構成である。
【0121】
それゆえ、ベース電極およびエミッタ引き出し電極間の容量を無視できる程度に小さくすることができる。同様に、エミッタ電極およびベース引き出し配線電極間の容量も無視できる程度に小さくすることができる。これにより、バイポーラトランジスタの性能をより一層向上させることができるという効果を奏する。
【0122】
本発明に係るバイポーラトランジスタは、以上のように、上記の構成に加えて、前記ベース引き出し配線電極とエミッタ電極との間、および、前記エミッタ引き出し配線電極とベース電極との間に空気層が形成されていること特徴としている。
【0123】
それゆえ、ベース電極およびエミッタ引き出し電極間の容量、エミッタ電極およびベース引き出し配線電極間の容量をさらに小さくすることができる。これにより、バイポーラトランジスタの性能をより一層向上させることができるという効果を奏する。
【0124】
本発明に係るバイポーラトランジスタ配列構造は、以上のように、上記のバイポーラトランジスタが複数並列されており、各バイポーラトランジスタのベース電極は、共通の前記ベース引き出し配線電極と各接続部を介して接続され、前記ベース引き出し配線電極は、1個もしくは複数個のバイポーラトランジスタごとに前記ベース電極への信号を入力する引き出し配線電極が接続されている構成である。
【0125】
それゆえ、引き出し配線電極が1個もしくは複数個のバイポーラトランジスタごとに、遅延時間差なく、均一に信号を入力することができるという効果を奏する。
【0126】
本発明に係るバイポーラトランジスタ配列構造は、以上のように、上記の構成に加えて、前記引き出し配線電極は、前記ベース引き出し配線電極における複数のバイポーラトランジスタ間の中央部分に接続されている構成である。
【0127】
それゆえ、複数のバイポーラトランジスタ間の中央部分を境として分けられる2組のバイポーラトランジスタ配列に対して、遅延時間差なく、均一に信号を入力することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るバイポーラトランジスタの一構成例を示す平面図である。
【図2】(a)は図1中のA−A線に沿った上記バイポーラトランジスタの矢視断面図であり、(b)は図1中のB−B線に沿った上記バイポーラトランジスタの矢視断面図である。
【図3】上記バイポーラトランジスタを並列に配列したトランジスタ配列の一実施例を示す平面図である。
【図4】上記バイポーラトランジスタの形成方法を説明するための工程毎に示す断面図である。(a)はエミッタ電極、ベース電極、コレクタ電極が形成された後の状態を示す図であり、(b)は絶縁膜に接続部が形成された後の状態を示す図であり、(c)はベース引き出し配線電極が形成された後の状態を示す図であり、(d)はベース引き出し配線電極の上にさらに配線電極が形成された後の状態を示す図である。
【図5】上記バイポーラトランジスタを並列に配列したトランジスタ配列の別の実施例を示す平面図である。
【図6】従来例と図3で示したトランジスタ配列との入出力特性の比較を示したグラフである。
【図7】上記バイポーラトランジスタの他の構成例を示しており、(a)はベース引き出し配線電極を含む断面図、(b)はエミッタ引き出し配線電極を含む断面図である。
【図8】他の実施形態に係るバイポーラトランジスタの平面図である。
【図9】従来のバイポーラトランジスタの一構成例を示す断面図である。
【図10】従来のバイポーラトランジスタの一構成例を示す平面図である。
【図11】従来のバイポーラトランジスタの他の構成例を示す平面図である。
【図12】従来のバイポーラトランジスタにおけるエミッタ領域の長辺長と最大出力電力との関係を示すグラフである。
【符号の説明】
1 エミッタ引き出し配線電極
2 ベース引き出し配線電極
11 エミッタ電極
12 ベース電極
21 エミッタ領域
41・42 接続部
51 引き出し配線電極

Claims (12)

  1. 短冊状のエミッタ領域を有し、該エミッタ領域に形成された短冊状のエミッタ電極と、
    エミッタ電極に平行して配置された短冊状のベース電極と、
    エミッタ電極に接続されているエミッタ引き出し配線電極と、
    ベース電極に接続されているベース引き出し配線電極とが備えられており、
    前記ベース引き出し配線電極は、ベース電極と交差するように配置され、該交差部にベース引き出し配線とベース電極との接続部が設けられており、ベース電極において該接続部から最も遠い点と該接続部との距離がベース電極の長辺長よりも小さくなるように設定されており、
    前記エミッタ引き出し配線電極は、エミッタ電極と交差するように配置され、該交差部にエミッタ引き出し配線電極とエミッタ電極との接続部が設けられており、エミッタ電極において該接続部から最も遠い点と該接続部との距離がエミッタ電極の長辺長よりも小さくなるように設定されているバイポーラトランジスタ。
  2. 前記ベース引き出し配線電極が、前記エミッタ引き出し配線電極と平行であることを特徴とする請求項1に記載のバイポーラトランジスタ。
  3. 前記ベース引き出し配線電極とベース電極の長辺とが直角であることを特徴とする請求項1もしくは請求項2に記載のバイポーラトランジスタ。
  4. 前記エミッタ引き出し配線電極と前記ベース引き出し配線電極とが交互に配置されていることを特徴とする請求項1に記載のバイポーラトランジスタ。
  5. ベース引き出し配線とベース電極との接続部が、ベース電極の長辺方向の中央であることを特徴とする請求項1ないし請求項3に記載のバイポーラトランジスタ。
  6. 前記エミッタ引き出し配線電極および前記ベース引き出し配線電極が複数本配置されていることを特徴とする請求項1ないし請求項4に記載のバイポーラトランジスタ。
  7. 請求項1に記載のバイポーラトランジスタがヘテロ接合バイポーラトランジスタであることを特徴とするバイポーラトランジスタ。
  8. 前記エミッタ領域の長辺長が40μm以上であることを特徴とする請求項1に記載のバイポーラトランジスタ。
  9. 前記ベース引き出し配線電極および前記エミッタ引き出し配線電極の下には1μm以上の厚みを有する絶縁膜が形成されていることを特徴とする請求項1に記載のバイポーラトランジスタ。
  10. 前記ベース引き出し配線電極とエミッタ電極との間、および、前記エミッタ引き出し配線電極とベース電極との間に空気層が形成されていることを特徴とする請求項1に記載のバイポーラトランジスタ。
  11. 請求項1ないし10のいずれか1項に記載のバイポーラトランジスタが複数並列されており、
    各バイポーラトランジスタのベース電極は、共通の前記ベース引き出し配線電極と各接続部を介して接続され、
    前記ベース引き出し配線電極は、1個もしくは複数個のバイポーラトランジスタごとに前記ベース電極への信号を入力する引き出し配線電極が接続されていることを特徴とするバイポーラトランジスタ配列構造。
  12. 前記引き出し配線電極は、前記ベース引き出し配線電極における複数のバイポーラトランジスタ間の中央部分に接続されていることを特徴とする請求項11に記載のバイポーラトランジスタ配列構造。
JP2003173638A 2003-06-18 2003-06-18 バイポーラトランジスタおよびバイポーラトランジスタ配列構造 Pending JP2005011951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003173638A JP2005011951A (ja) 2003-06-18 2003-06-18 バイポーラトランジスタおよびバイポーラトランジスタ配列構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003173638A JP2005011951A (ja) 2003-06-18 2003-06-18 バイポーラトランジスタおよびバイポーラトランジスタ配列構造

Publications (1)

Publication Number Publication Date
JP2005011951A true JP2005011951A (ja) 2005-01-13

Family

ID=34097408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003173638A Pending JP2005011951A (ja) 2003-06-18 2003-06-18 バイポーラトランジスタおよびバイポーラトランジスタ配列構造

Country Status (1)

Country Link
JP (1) JP2005011951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227804B2 (en) 2019-05-08 2022-01-18 Murata Manufacturing Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227804B2 (en) 2019-05-08 2022-01-18 Murata Manufacturing Co., Ltd. Semiconductor device
US11817356B2 (en) 2019-05-08 2023-11-14 Murata Manufacturing Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP5011549B2 (ja) 半導体装置
JP4438133B2 (ja) ヘテロ接合型バイポーラトランジスタおよびその製造方法
US20060157825A1 (en) Semiconductor device and manufacturing the same
US5488252A (en) Layout for radio frequency power transistors
US20060108665A1 (en) Semiconductor device, manufacturing method of the same, and electronic device
JP7201684B2 (ja) Rf用途向けのヘテロ接合バイポーラトランジスタ用のメッシュ構造
US6825548B2 (en) Semiconductor device
JP3084541B2 (ja) 縦型構造トランジスタ
JP2007242727A (ja) ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
KR20030036102A (ko) 베이스와 콜렉터 스트랩을 구비한 전력 증폭기
JP2007012644A (ja) 半導体装置及びその製造方法
JP2005011951A (ja) バイポーラトランジスタおよびバイポーラトランジスタ配列構造
US6856004B2 (en) Compact layout for a semiconductor device
JP2007324422A (ja) 半導体装置およびその製造方法
JP5035588B2 (ja) バイポーラトランジスタを有する半導体装置
JP3195313B2 (ja) ヘテロジャンクション・バイポーラ・トランジスタ素子集積回路
US20030011045A1 (en) Compact layout for a semiconductor device
JP3152145B2 (ja) 半導体装置
JP5783241B2 (ja) 半導体装置
JPH10256268A (ja) 高出力用半導体装置
JP3509849B2 (ja) 高出力用半導体装置
JP5527313B2 (ja) 半導体装置およびそれを用いた無線通信機器
JP3243454B2 (ja) 縦型構造トランジスタ
JP2002246587A (ja) 半導体装置及びその製造方法
JP2005101402A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020