TWI791285B - 用於連接兩個半導體裝置的原子層沉積接合層 - Google Patents

用於連接兩個半導體裝置的原子層沉積接合層 Download PDF

Info

Publication number
TWI791285B
TWI791285B TW110134095A TW110134095A TWI791285B TW I791285 B TWI791285 B TW I791285B TW 110134095 A TW110134095 A TW 110134095A TW 110134095 A TW110134095 A TW 110134095A TW I791285 B TWI791285 B TW I791285B
Authority
TW
Taiwan
Prior art keywords
ald
bonding layer
semiconductor device
layer
bonding
Prior art date
Application number
TW110134095A
Other languages
English (en)
Other versions
TW202306090A (zh
Inventor
鄭光偉
倪其聰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI791285B publication Critical patent/TWI791285B/zh
Publication of TW202306090A publication Critical patent/TW202306090A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/291 - H01L2224/29191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一種方法可能包含，在第一半導體裝置的表面上形成第一原子層沉積接合層，及在第二半導體裝置的表面上形成第二原子層沉積接合層。該方法可能包含，包含第一原子層沉積接合層與第二原子層沉積接合層接合第一半導體裝置與第二半導體裝置。該方法可能包含，執行退火操作以熔合第一原子層沉積接合層和第二原子層沉積接合層，並形成接合第一半導體裝置與第二半導體裝置的單一原子層沉積接合層。

Description

用於連接兩個半導體裝置的原子層沉積接合層
本發明實施例係關於一種用於連接兩個半導體裝置的原子層沉積接合層。
半導體工業中的接合是一種可用於形成堆疊半導體裝置和三維積體電路的技術。接合的一些示例包含晶圓對晶圓接合、晶粒對晶圓接合、和晶粒對晶粒接合。
根據本發明的一實施例，一種製造半導體裝置的方法，該方法包含：在一第一半導體裝置的表面上形成一第一原子層沉積接合層；在一第二半導體裝置的表面上形成一第二原子層沉積接合層；藉由該第一原子層沉積接合層與該第二原子層沉積接合層連接該第一半導體裝置與該第二半導體裝置；及執行一退火操作以熔合該第一原子層沉積接合層和該第二原子層沉積接合層，並且形成將該第一半導體裝置與該第二半導體裝置接合的單一原子層沉積接合層，其中，在該第一原子層沉積接合層和該第二原子層沉積接合層之間的接合介面處的一氮濃度小於大約百分之2。
根據本發明的一實施例，一種半導體裝置，包含：一第一 半導體裝置；一第二半導體裝置；及一原子層沉積接合層，其連接該第一半導體裝置和該第二半導體裝置，其中該原子層沉積接合層具有厚度，該厚度的範圍從大約20埃到大約400埃，及該原子層沉積接合層包含氫氧化矽和一氧化矽的比率，該比率在大約百分之5到大約百分之20之間的範圍內。
根據本發明的一實施例，一種製造半導體裝置的方法，該方法包含：在一第一半導體裝置的一載體基板上方形成一第一原子層沉積接合層；在一第二半導體裝置的表面上形成一第二原子層沉積接合層；藉由該第一原子層沉積接合層與該第二原子層沉積接合層連接該第一半導體裝置與該第二半導體裝置；執行一退火操作以熔合該第一原子層沉積接合層和該第二原子層沉積接合層，並形成接合該第一半導體裝置與該第二半導體裝置的單一原子層沉積接合層；及在執行該退火操作之後，從該第二半導體裝置去除一矽層和一摻雜層。
100:示例環境
102:預清潔工具
104:沉積工具
106:退火工具
108:光阻工具
110:蝕刻工具
112:晶圓/晶粒運輸裝置
114:預清潔腔室
116:氣體源
118:電漿源
120:熱源
200:示例操作
202:第一半導體裝置
204:第一矽層
206:USG層
208:第一金屬接點
209:鈍化層
210:第二半導體裝置
212:第二矽層
214:摻雜層
216:磊晶層
218:IMD層
220:第二金屬接點
221:鈍化層
222:參考標號
224:第一原子層沉積(ALD)接合層
226:第二ALD接合層
228:參考標號
230:參考標號
232:單一ALD接合層
234:參考標號
236:參考標號
238:鈍化層
240:參考標號
242:金屬通孔
244:參考標號
246:第三金屬接點
300:裝置
310:匯流排
320:處理器
330:記憶體
340:儲存組件
350:輸入組件
360:輸出組件
370:通信組件
400:處理程序
410:步驟區塊
420:步驟區塊
430:步驟區塊
440:步驟區塊
500:示例操作
502:參考標號
504:參考標號
506:參考標號
508:參考標號
600:處理程序
610:步驟區塊
620:步驟區塊
630:步驟區塊
640:步驟區塊
650:步驟區塊
自結合附圖閱讀之以下詳細描述最佳理解本揭露之態樣。應注意，根據行業標準做法，各種構件未按比例繪製。實際上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1是其中可以實現本文所描述的系統及/或方法的示例環境圖。
圖2A-2H是製造本文所描述的示例半導體裝置所相關的一或多個示例操作圖。
圖3是圖1的一或多個工具及/或裝置的示例組件圖。
圖4是利用原子層沉積(ALD)接合層來連接兩個半導體裝置 的示例處理流程圖。
圖5A-5E是製造本文所描述的示例半導體裝置所相關的一或多個示例操作圖。
圖6是利用ALD接合層來連接兩個半導體裝置的示例處理流程圖。
以下揭露提供用於實現所提供標的之不同特徵之諸多不同實施例或示例。下文將描述組件及配置之特定示例以簡化本揭露。當然，此等僅為示例且不意在產生限制。例如，在以下描述中，在第二構件上方或第二構件上形成第一構件可包含其中形成直接接觸之第一構件及第二構件的實施例，且亦可包含其中可在第一構件與第二構件之間形成額外構件使得第一構件及第二構件可不直接接觸的實施例。另外，本揭露可在各個示例中重複參考符號及/或字母。此重複係為了簡單及清楚且其本身不指示所討論之各種實施例及/或組態之間的一關係。
此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者之空間相對術語在本文中可用於描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示出。除圖中所描繪之方向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中之不同方向。設備可依其他方式方向(旋轉90度或依其他方向)且亦可因此解譯本文中所使用之空間相對描述詞。
可以使用各種接合技術將第一半導體裝置與第二半導體裝置接合，例如直接接合(direct bonding)、化學活化接合(chemically activated bonding)、電漿活化接合(plasma activated bonding)、陽極接合 (anodic bonding)、共晶接合(eutectic bonding)、玻璃介質接合(glass frit bonding)、黏著接合(adhesive bonding)、熱壓縮接合(thermo-compressive bonding)、反應性接合(reactive bonding)及/或類似接合技術。例如，在一些接合技術中，厚接合膜可以沉積在第一半導體裝置上或第二半導體裝置上。厚接合膜可以是氧化物或其他介電材料的介電膜，並且可以使用厚膜沉積技術來沉積。可以使用平坦化技術(例如，化學機械拋光(CMP)技術)平坦化厚接合膜以平坦化厚接合膜的頂表面。電漿(例如，氮基電漿或其他類型的電漿)可用於預處理厚接合膜以促進第一半導體裝置和第二半導體裝置之間的黏著。這種接合技術可能包含若干昂貴且耗時的處理技術。
根據本文所描述的一些實施方式，一種方法可以包括利用原子層沉積(ALD)接合層來連接兩個半導體裝置。例如，該方法可以包括在第一半導體裝置的表面上形成第一ALD接合層，及/或在第二半導體裝置的表面上形成第二ALD接合層。該方法可以包括藉由第一ALD接合層及/或第二ALD接合層連接第一半導體裝置和第二半導體裝置，執行退火操作以熔合第一ALD接合層和第二ALD接合層，並形成接合第一半導體裝置與第二半導體裝置的單一ALD接合層。
以這種方式，一種方法可以包括利用原子層沉積接合層來連接兩個半導體裝置。一或多個ALD接合層可以形成(例如，在第一半導體裝置及/或第二半導體裝置上)作為薄接合層(例如，在從大約10埃到大約200埃的範圍內)同時保持對ALD接合層表面的均勻性和粗糙度的控制，降低了ALD接合層的材料成本。此外，兩個半導體裝置可以使用ALD接合層進行接合，在接合前沒有對ALD接合層進行平坦化和預處理，這降低 了接合處理的成本和複雜性，並防止在ALD接合層上形成平坦化漿料殘留物。
圖1是其中可以實現本文所描述的系統及/或方法的示例環境100的圖。如圖1所示，環境100可以包含預清潔工具102、沉積工具104、退火工具106、光阻工具108、蝕刻工具110和晶圓/晶粒運輸裝置112。示例環境100中包含的工具及/或裝置可以包含在半導體清潔腔室、半導體代工廠、半導體製程及/或製造設施等中。
預清潔工具102包含預清潔腔室114以及一或多個裝置，能夠對半導體裝置執行預清潔處理以從半導體裝置去除副產物層。一或多個裝置可以包含氣體源116、電漿源118、熱源120等。氣體源116可以向預清潔腔室114供應各種氣體，例如氨氣、三氟化氮氣體等。電漿源118可以產生電漿，該電漿引起供應到預清潔腔室114的氣體之間的反應。例如，電漿源118可以包含感應耦合電漿(ICP)源、變壓器耦合電漿(TCP)源、或者能夠引起氨氣和三氟化氮氣體之間的反應以引起氟化銨氣體的形成的其他類型的電漿源。如本文所描述，熱源120能夠加熱預清潔腔室114中的半導體裝置以引起半導體裝置上的一或多層分解。例如，如本文所描述，熱源120可包含加熱燈、加熱線圈或其他類型的加熱裝置，加熱半導體裝置以使半導體裝置上的氟化銨層分解成氨氣和氟化氫氣體。
沉積工具104是一種半導體處理工具，包含半導體處理腔室以及能夠將各種類型的材料沉積到半導體裝置上的一或多個裝置。例如，沉積工具104可以包含化學氣相沉積裝置(例如，靜電噴塗裝置、磊晶裝置及/或其他類型的化學氣相沉積裝置)、物理氣相沉積裝置(例如，濺鍍裝置及/或其他類型的物理氣相沉積裝置)、離子植入裝置及/或類似裝置。 在一些實施方式中，沉積工具104可以將金屬層沉積到半導體裝置的源極區域或汲極區域上、可以沉積接觸材料以形成半導體裝置的接點、及/或如本文所描述的類似物。
退火工具106是一種半導體處理工具，包含半導體處理腔室以及能夠加熱半導體裝置的一或多個裝置。例如，退火工具106可以包含快速熱退火(RTA)工具或其他類型的退火工具，能夠加熱半導體裝置以引起兩種或更多種材料或氣體之間的反應、使材料分解，及/或類似者。例如，如本文所描述，退火工具106可以加熱半導體裝置以引起磊晶區域(例如，源極區域或汲極區域)上的金屬層反應並形成金屬矽化物層。
光阻工具108是半導體處理工具，是以應用到半導體裝置的光阻層(例如，光阻遮罩)為根據從半導體裝置去除材料或向半導體裝置提供材料。光阻是一種光敏材料，用於多種製程(例如微影製程、照相雕刻製程及/或類似製程)以在半導體裝置的表面上形成圖案化塗層。光阻工具108可以用光敏有機材料塗覆半導體裝置，並且可以將圖案化遮罩應用到半導體裝置以阻擋光，使得僅光敏有機材料的未遮罩區域將暴露於光中。光阻工具108或其他工具(例如，蝕刻工具110)可將稱為顯影劑的溶劑應用到半導體裝置。在正光阻的情況下，光敏有機材料會被光降解，顯影劑溶解掉暴露在光下的區域，在放置遮罩的地方留下塗層。在負光阻的情況下，光敏有機材料被光強化(例如，聚合或交聯)，顯影劑僅溶解掉未曝光的區域，在未放置遮罩的區域留下塗層。
蝕刻工具110是從半導體裝置的表面去除材料的半導體處理工具。在一些實施方式中，經由抗蝕刻的遮罩材料保護半導體裝置的一部分免受蝕刻劑的影響。例如，遮罩材料可以包含使用微影圖案化的光 阻。蝕刻工具110可以在半導體裝置上執行濕式蝕刻製程或乾式(例如，電漿)蝕刻製程。在濕式蝕刻製程中，可以將半導體裝置浸入一批液相(例如，濕式)蝕刻劑中，可以被攪動以達到製程控制。例如，可以使用緩衝氫氟酸(BHF)來蝕刻矽基板上的二氧化矽。根據調整電漿的參數，電漿蝕刻製程可以以多種模式操作。例如，電漿蝕刻製程可以在從大約0.01托到大約5托的範圍內的壓力下操作。電漿產生高能自由基，其帶中性電荷並在半導體裝置的表面發生反應。電漿蝕刻可以是等向性的(例如，在圖案化表面上展現出與向下蝕刻率大致相同的橫向底切率)或異向性(例如，展現出比向下蝕刻率更小的橫向底切率)。電漿的來源氣體可以包含富含氯或氟的小分子。例如，可以使用四氟化碳來蝕刻矽並且可以使用氯來蝕刻鋁，可以使用三氟甲烷來蝕刻二氧化矽和氮化矽等。電漿還可包含用於氧化光阻並促進光阻去除的氧。
晶圓/晶粒運輸裝置112包含移動機器人、機械手臂、電車或軌道車、及/或其他類型的裝置，用於在半導體處理工具102-110之間及/或往返於其他位置，例如晶圓架、儲藏室等運送晶圓及/或晶粒。在一些實施方式中，晶圓/晶粒運輸裝置112可以是行進特定路徑及/或可以半自主或自主地操作的程式化裝置。
圖1中所示裝置的數量和設置作為一或多個示例提供。實際上，與圖1所示的裝置相比，可能有更多的裝置、更少的裝置、不同的裝置或不同設置的裝置。此外，圖1中所示的兩個或更多個裝置可以在單一裝置中實現，或者圖1中所示的單一裝置可以實現為多個分佈式裝置。另外地或可替代地，環境100的一組裝置(例如，一或多個裝置)可以執行被描述為由環境100的其他組裝置執行的一或多個功能。
圖2A-2H是關於製造本文所描述的示例半導體裝置(例如，邏輯裝置、記憶體裝置、finFET、MOSFET等)的一或多個示例操作200的圖。如圖2A所示，第一半導體裝置202可以包含第一矽層204、位於第一矽層204上的未摻雜矽酸鹽玻璃(USG)層206、形成在USG層206中的第一金屬接點208以及形成在USG層206和第一金屬接點208上的鈍化層209。第一半導體裝置202可以包含半導體晶圓、半導體晶粒及/或類似物。
第一矽層204可以包含從生長為圓柱體的矽晶錠切片的矽晶圓。第一矽層204可以包含介於導體(例如金屬銅)和絕緣體(例如玻璃)兩者之間的電導率值。第一矽層204可以使用其他材料代替，例如鍺、砷化鎵、矽鍺等。
USG層206可以包含保護和隔離第一半導體裝置202的元件的未摻雜矽酸鹽玻璃。USG層206可以包含在低溫下有高沉積速率，並且可以包含與二氧化矽相似的特性。USG層206可以用作多級層間介電裝置中的絕緣體和鈍化層(例如，將第一金屬接點208與第一半導體裝置202的其他組件電氣絕緣)。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於在第一矽層204的頂表面上形成USG層206。例如，沉積工具104可以執行電漿增強化學氣相沉積(PECVD)製程、高密度電漿CVD(HDPCVD)製程、次大氣壓CVD(SACVD)製程等以在第一矽層204的頂表面上沉積USG層206。
第一金屬接點208可以包含導電金屬，例如鈦、鈷、鎢、鋁、銅、釕、銥等。在一些實施方式中，第一金屬接點208可以形成在USG層206中形成的開口內。在一些實施方式中，上文結合圖1所描述的 環境100的沉積工具104可用於執行在USG層206的開口中形成第一金屬接點208的沉積操作。在一些實施方式中，在開口中形成第一金屬接點208之前，上文結合圖1所描述的環境100的蝕刻工具110可用於在USG層206中形成開口。
鈍化層209可以包含氧化物材料(例如，金屬氧化物)，該氧化物材料是惰性的並且不會由於與空氣或與鈍化層209接點的其他材料相互作用而改變半導體特性。鈍化層209可以讓電確實地滲透到位於鈍化層209下方的導電層，並且克服阻止電到達導電層的表面狀態。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於在USG層206和第一金屬接點208的頂表面上形成鈍化層209。
如圖2A進一步所示，第二半導體裝置210可以包含第二矽層212、位於第二矽層212上的摻雜層214、形成在摻雜層214上的磊晶層216、形成在磊晶層216上的金屬間介電(IMD)層218、形成在IMD層218中的第二金屬接點220、以及形成在IMD層218和第二金屬接點220上的鈍化層221。第二半導體裝置210可以包含半導體晶圓、半導體晶粒及/或類似物。在一些實施方式中，第一半導體裝置202和第二半導體裝置210的厚度之間的比率可以在大約5%和大約30%的範圍內。
第二矽層212可以包含從生長為圓柱體的矽晶錠切片的矽晶圓。第二矽層212可以包含介於導體(例如金屬銅)和絕緣體(例如玻璃)兩者之間的電導率值。第二矽層212可以用其他材料代替，例如鍺、砷化鎵、矽鍺等。
摻雜層214可以包含摻雜有摻雜材料(例如，硼、砷、磷、鎵及/或類似物)的材料(例如，矽、鍺、碳化矽、矽鍺等)類似)。摻雜是刻 意將雜質引入本質半導體材料中，以調節半導體材料的電氣、光學及/或結構特性。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於執行在第二矽層212的頂表面上形成本質半導體材料的沉積操作。沉積工具104(例如，離子植入工具)也可用於在本質半導體材料中植入摻雜劑材料並形成摻雜層214。
磊晶層216可以包含藉由磊晶生長形成的矽鍺。在一些實施方式中，磊晶層216包含其他材料，例如矽、碳化矽、矽鍺、砷化鎵、磷化鎵等。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於執行在摻雜層214的頂表面上形成磊晶層216的沉積操作。
IMD層218可以包含金屬間介電材料，例如二氧化矽、低介電常數(例如，k值在3.2到2.0範圍內)介電材料、氟化石英玻璃、矽、氮化矽、氧化矽等，將第二金屬接點220與第二半導體裝置210的其他組件電氣絕緣。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於在磊晶層216的頂表面上形成IMD層218。例如，沉積工具104可以執行PECVD製程、HDPCVD製程、SACVD製程及/或類似製程以在磊晶層216的頂表面上沉積IMD層218。
第二金屬接點220可以包含導電金屬，例如鈦、鈷、鎢、鋁、銅、釕、銥等。在一些實施方式中，第二金屬接點220可以形成在IMD層218中形成的開口內。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於執行在IMD層218的開口中形成第二金屬接點220的沉積操作。在一些實施方式中，在開口中形成第二金屬接點220之前，上文結合圖1所描述的環境100的蝕刻工具110可用於在IMD層218中形成開口。
鈍化層221可以包含氧化物材料(例如，金屬氧化物)，該氧化物材料是惰性的並且不會由於與空氣或與鈍化層221接觸的其他材料相互作用而改變半導體特性。鈍化層221可以讓電確實地滲透到位於鈍化層221下方的導電層，並且克服阻止電到達導電層的表面狀態。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於在IMD層218和第二金屬接點220的頂表面上形成鈍化層221。
如圖2B所示，經由參考標號222，可以執行原子層沉積(ALD)操作以在第一半導體裝置202的頂表面上形成第一ALD接合層224，以及在第二半導體裝置210的頂表面上形成第二ALD接合層226。例如，第一ALD接合層224可以形成在USG層206和第一金屬接點208的頂表面上，並且第二ALD接合層226可以形成在IMD層218和第二金屬接點220的頂表面上。在一些實施方式中，第一ALD接合層224和第二ALD接合層226各自包含一厚度，該厚度能夠保持對第一ALD接合層224和第二ALD接合層226表面的表面均勻性和粗糙度的控制，這降低了第一ALD接合層224和第二ALD接合層226的材料成本。例如，第一ALD接合層224和第二ALD接合層226可以各自包含從大約10埃到大約200埃範圍內的厚度，這比現今接合層的厚度要薄得多。作為另一示例，第一ALD接合層224及/或第二ALD接合層226可以各自包含在從大約20埃到大約50埃範圍內的厚度。第一ALD接合層224和第二ALD接合層226中的每一個可以包含介電材料，例如矽、氮化矽、氧化矽、二氧化矽、有機矽酸鹽玻璃、旋塗有機聚合物介電質及/或類似物。
在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於在第一半導體裝置202的頂表面上形成第一ALD接合層224 和在第二半導體裝置210的頂表面上形成第二ALD接合層226。例如，沉積工具104可以執行原子層沉積操作，以在第一半導體裝置202的頂表面上形成第一ALD接合層224和在第二半導體裝置210的頂表面上形成第二ALD接合層226。在一些實施方式中，可以在特定製程條件下執行原子層沉積操作，以在第一半導體裝置202的頂表面上形成第一ALD接合層224和在第二半導體裝置210的頂表面上形成第二ALD接合層226。例如，原子層沉積操作可以包含沉積操作，沉積具有一厚度的第一ALD接合層224和第二ALD接合層226中的每一個，該厚度使得能夠保持對第一ALD接合層224和第二ALD接合層226表面的表面均勻性和粗糙度的控制。以這種方式，原子層沉積操作可以降低第一ALD接合層224和第二ALD接合層226的材料成本。
在形成第一ALD接合層224和第二ALD接合層226之後，不對第一ALD接合層224和第二ALD接合層226進行CMP操作和電漿處理操作。CMP和電漿處理會增加第一ALD接合層224和第二ALD接合層226的表面粗糙度，這會降低第一ALD接合層224和第二ALD接合層226之間的直接接合性能。例如，在CMP後第一ALD接合層224和第二ALD接合層226的平均均方根表面粗糙度(Rq)可以是大約1埃，而在沒有CMP和沒有電漿處理的ALD沉積之後，第一ALD接合層224和第二ALD接合層226的Rq可以小於1埃。特別地是，在沒有CMP和沒有電漿處理的ALD沉積之後，第一ALD接合層224和第二ALD接合層226的Rq對於大約25埃的層厚度可以在大約等於或大於0.75埃的範圍內，對於大約100埃的層厚度可以在小於1埃的範圍內。
如圖2C所示，並且經由參考標號228，第一半導體裝置 202和第二半導體裝置210可以藉由第一ALD接合層224和第二ALD接合層226連接。例如，第一半導體裝置202或第二半導體裝置210其中一個可以旋轉180度，使得第一ALD接合層224面對第二ALD接合層226。圖2C示出了旋轉180度的第二半導體裝置210，不過可以將第一半導體裝置202旋轉180度以代替旋轉第二半導體裝置210。一旦第一ALD接合層224面對第二ALD接合層226，第一ALD接合層224就可以與第二ALD接合層226連接在一起，這可以連接第一半導體裝置202和第二半導體裝置210。因此，如圖2C的示例方向所示，第二ALD接合層226可以位於第一ALD接合層224的頂表面上。第二金屬接點220和IMD層218可以位於第二ALD接合層226上，磊晶層216可以位於IMD層218上。摻雜層214可以位於磊晶層216上，並且第二矽層212可以位於摻雜層214上。第一ALD接合層224和第二ALD接合層226可以在形成第一ALD接合層224和第二ALD接合層226之後，在第一ALD接合層224和第二ALD接合層226上連接而無需CMP操作和電漿處理操作。
在一些實施方式中，第一ALD接合層224和第二ALD接合層226中的每一個都包含在大約百分之5到大約百分之20的範圍內的氫氧化矽和一氧化矽的比率，使得第一半導體裝置202和第二半導體裝置210直接接合。第一ALD接合層224和第二ALD接合層226中的每一個的接合強度可以大於每平方米2焦耳，使得第一半導體裝置202和第二半導體裝置210直接接合。例如，第一ALD接合層224和第二ALD接合層226中的每一個的接合強度可以大約大於每平方米2.5焦耳。在一些實施方式中，沒有對第一ALD接合層224和第二ALD接合層226進行預處理而藉由第一ALD接合層224和第二ALD接合層226連接第一半導體裝置202和第二半導 體裝置210。第一ALD接合層224和第二ALD接合層226的接合強度消除了對現今接合製程中使用昂貴且耗時的電漿預處理的需要。
在一些實施方式中，第一ALD接合層224和第二ALD接合層226中的每一個的均勻性在大約百分之1到大約百分之2的範圍內，使得第一半導體裝置202和第二半導體裝置210直接接合。在一些實施方式中，第一ALD接合層224的表面和第二ALD接合層226的表面之間的氮濃度小於百分之2(例如，在第一ALD層224和第二ALD層226之間的接合介面處)，使得第一半導體裝置202和第二半導體裝置210直接接合。與第一ALD接合層224和第二ALD接合層226相關的均勻性和氮濃度消除了對現今接合製程中使用昂貴且耗時的化學機械拋光平坦化的需要。
在一些實施方式中，可以省略第一ALD接合層224或第二ALD接合層226，並且單一ALD接合層可以位於第一半導體裝置202的頂表面上或在第二半導體裝置210的頂表面上。在這樣的實施方式中，第一半導體裝置202和第二半導體裝置210可以經由單一ALD接合層連接在一起。單一ALD接合層可以包含上文所描述關於第一ALD接合層224及/或第二ALD接合層226的特性。
如圖2D所示，並且經由參考標號230，可以執行退火操作以熔合第一ALD接合層224和第二ALD接合層226並形成單一ALD接合層232。由於單一ALD接合層232是經由將第一ALD接合層224和第二ALD接合層226熔合在一起而形成的，因此單一ALD接合層232可以包含上文所描述關於第一ALD接合層224及/或第二ALD接合層226的特性。在一些實施方式中，單一ALD接合層232包含在大約百分之5到大約百分之20的範圍內的氫氧化矽和一氧化矽的比率，使得第一ALD接合層224和第二 ALD接合層226直接接合以形成單一ALD接合第232層。
在一些實施方式中，上文結合圖1所描述的環境100的退火工具106可用於執行退火操作以熔合第一ALD接合層224和第二ALD接合層226(例如，藉由共價接合第一ALD接合層224和第二ALD接合層226)並形成單一ALD接合層232。在一些實施方式中，可以在特定製程條件下執行退火操作以熔合第一ALD接合層224和第二ALD接合層226並形成單一ALD接合層232。例如，可以在大約攝氏150度到大約攝氏400度範圍內的溫度和大約30分鐘到大約3小時範圍內的時間週期執行退火操作，以熔合第一ALD接合層224和第二ALD接合層226並形成單一ALD接合層232。
如圖2E所示，並且經由參考標號234，可以執行蝕刻操作以從磊晶層216去除第二矽層212和摻雜層214。在一些實施方式中，執行第一蝕刻操作以從摻雜層214去除第二矽層212，並且執行第二蝕刻操作以從磊晶層216去除摻雜層214。在一些實施方式中，上文結合圖1所描述的環境100的蝕刻工具110可用於執行第一蝕刻操作以從摻雜層214移除第二矽層212，並執行第二蝕刻操作以從磊晶層216移除摻雜層214。在一些實施方式中，執行單一蝕刻操作以從磊晶層216去除第二矽層212和摻雜層214。
如圖2F所示，並且經由參考標號236，鈍化層238可以形成在磊晶層216上。例如，鈍化層238可以沉積在磊晶層216的頂表面上。鈍化層238可以包含氧化物材料(例如，金屬氧化物)，該氧化物材料是惰性的並且不會由於與空氣或與鈍化層238接觸的其他材料相互作用而改變半導體特性。鈍化層238可以讓電確實地滲透到位於鈍化層238下方的導電層，並且克服阻止電到達導電層的表面狀態。在一些實施方式中，上文結 合圖1所描述的環境100的沉積工具104可用於在磊晶層216的頂表面上形成鈍化層238。
如圖2G所示，參考標號240，可以形成金屬通孔242，穿過鈍化層238、磊晶層216、IMD層218和單一ALD接合層232，以連接第一金屬接點208和第二金屬接點220。例如，可以執行一或多個蝕刻操作以形成穿過鈍化層238、磊晶層216、IMD層218、第二金屬接點220和單一ALD接合層232的開口。然後可以執行一或多個沉積操作以在穿過鈍化層238、磊晶層216、IMD層218、第二金屬接點220和單一ALD接合層232形成的開口中提供金屬通孔242。金屬通孔242可以包含導電金屬，例如鈦、鈷、鎢、鋁、銅、釕、銥等。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104和蝕刻工具110可用於形成金屬通孔242，穿過鈍化層238、磊晶層216、IMD層218和單一ALD接合層232，以連接第一金屬接點208和第二金屬接點220。
在一些實施方式中，對於每一個第一金屬接點208和每一個第二金屬接點220可以形成金屬通孔242；可以形成單一金屬通孔242，其與兩個或更多個第一金屬接點208及/或兩個或更多個第二金屬接點220連接；及/或類似的。
如圖2H所示，並且經由參考標號244，第三金屬接點246可以形成在金屬通孔242上。第三金屬接點246可以包含導電金屬，例如鈦、鈷、鎢、鋁、銅、釕、銥等。在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104可用於在金屬通孔242上形成第三金屬接點246。最終設置可以包含堆疊半導體裝置(例如，第一半導體裝置202和第二半導體裝置210)、三維積體電路等。在一些實施方式中，第三金屬接點 246可以形成在每一個金屬通孔242上；單一第三金屬接點246可以形成在兩個或更多個金屬通孔242上；及/或類似的。
如上文所描述，圖2A-2H僅作為一或多個示例提供。其他示例可能與關於圖2A-2H所描述的不同。
圖3是裝置300的示例組件的圖。裝置300可以對應於預清潔工具102、沉積工具104、退火工具106、光阻工具108、蝕刻工具110及/或晶圓/晶粒運輸裝置112。在一些實施方式中，預清潔工具102、沉積工具104、退火工具106、光阻工具108、蝕刻工具110及/或晶圓/晶粒運輸裝置112可以包含一或多個裝置300及/或裝置300的一或多個組件。如圖3所示，裝置300可以包含匯流排310、處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360和通信組件370。
匯流排310包含實現裝置300的組件之間通信的組件。處理器320以硬體、韌體或硬體和軟體的組合來實現。處理器320包含中央處理器(CPU)、圖形處理器(GPU)、加速處理單元(APU)、微處理器、控制器、微控制器、數位信號處理器(DSP)、現場可程式邏輯閘陣列(FPGA)、特殊應用積體電路(ASIC)及/或其他類型的處理組件。在一些實施方式中，處理器320包含一或多個能夠被編程以執行功能的處理器。記憶體330包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)及/或其他類型的記憶體(例如，快閃記憶體、磁性記憶體及/或光學記憶體)，其儲存供處理器320使用的信息及/或指令。
儲存組件340儲存與裝置300的操作和使用有關的信息及/或軟體。例如，儲存組件340可能包含硬碟(例如，磁碟、光碟、磁光碟、及/固態磁碟)、光碟(CD)、數位多功能光碟(DVD)、軟碟、卡匣、磁帶、 及/或其他類型的非暫時性電腦可讀取媒體，以及相應的驅動機。
輸入組件350包含使裝置300能夠接收信息的組件，例如經由使用者輸入(例如，觸控螢幕、鍵盤、小鍵盤、滑鼠、按鈕、開關及/或麥克風)。另外地或可替代地，輸入組件350可能用於感測信息的感測器(例如，全球定位系統(GPS)組件、加速度計、陀螺儀及/或致動器)。輸出組件360包含提供來自裝置300(例如，顯示器、揚聲器及/或一或多個發光二極體(LED))的輸出信息的組件。
通信組件370包含類似收發器的組件(例如，收發器及/或單獨的接收器和發射器)，使裝置300能夠與其他裝置通信，例如經由有線連接、無線連接及/或兩者的組合。通信組件370可以使裝置300從另一裝置接收信息及/或向另一裝置提供信息。例如，通信組件370可以包含乙太網路介面、光學介面、同軸介面、紅外線介面、RF介面、通用序列匯流排(USB)介面、無線區域網路介面、蜂巢式網路介面及/或類似者。
裝置300可以執行本文描述的一或多個處理程序。裝置300可以根據處理器320執行由非暫時性電腦可讀取媒體儲存的軟體指令來執行處理程序，例如，記憶體330及/或儲存組件340。電腦可讀取媒體在本文中被定義為非暫時性記憶體裝置。記憶體包含單一實體儲存裝置內的記憶體空間或分佈在多個實體儲存裝置的記憶體空間。
軟體指令從另一電腦可讀取媒體或藉由通信組件370從另一個裝置讀入記憶體330及/或儲存組件340。當執行時，儲存在記憶體330及/或儲存組件340中的軟體指令可以使處理器320執行本文所描述的一或多個處理程序。此外，或替代地，固線式電路可以代替軟體指令或與軟體指令結合使用來執行本文所描述的一或多個處理程序。因此，本文所描述 的實施方式不限於硬體電路和軟體的任何特定組合。
圖3所示組件的數量和設置作為示例提供。實際上，與圖3所示的裝置相比，裝置300可能包含額外的組件、更少的組件、不同的組件或不同設置的組件。另外地或可替代地，裝置300的一組組件(例如，一或多個組件)可以執行被描述為由裝置300的其他組組件執行的一或多個功能。
圖4是用於利用ALD接合層來連接兩個半導體裝置的示例處理程序400之流程圖。在一些實施方式中，圖4的一或多個處理區塊可由裝置(例如，圖1中所描繪的工具中的一或多個)執行。在一些實施方式中，圖4的一或多個過處理區塊可以由與圖1中所描繪的一或多個工具分離或包含圖1中描繪的一或多個工具的其他裝置或一組裝置來執行。另外地或可替代地，圖4的一或多個處理區塊可由裝置300的一或多個組件執行，例如處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360及/或通信組件370等。
如圖4所示，處理程序400可以包含在第一半導體裝置的表面上形成第一原子層沉積(ALD)接合層(處理區塊410)。例如，該裝置可以在第一半導體裝置202的表面上形成第一ALD接合層224，如上文所描述。
如圖4進一步所示，處理程序400可以包含在第二半導體裝置的表面上形成第二ALD接合層(處理區塊420)。例如，該裝置可以在第二半導體裝置210的表面上形成第二ALD接合層226，如上文所描述。
如圖4進一步所示，處理程序400可以包含藉由第一ALD接合層和第二ALD接合層連接第一半導體裝置和第二半導體裝置(處理區塊 430)。例如，該裝置可以藉由第一ALD接合層224和第二ALD接合層226連接第一半導體裝置202和第二半導體裝置210，如上文所描述。
如圖4進一步所示，處理程序400可包含執行退火操作以熔合第一ALD接合層和第二ALD接合層並形成將第一半導體裝置與第二半導體裝置接合的單一ALD接合層(處理區塊440)。例如，該裝置可以執行退火操作以熔合第一ALD接合層224和第二ALD接合層226並形成將第一半導體裝置202與第二半導體裝置210接合的單一ALD接合層232，如上文所描述。
處理程序400可以包含額外的實施方式，諸如以下描述的及/或結合本文中其他地方描述的一或多個其他處理程序的任何單一實施方式，或實施方式的任何組合。
在第一實施方式中，第一ALD接合層224和第二ALD接合層226中的每一個包含從大約10埃到大約200埃範圍內的厚度。在第二實施方式中，單獨地或與第一實施方式結合，藉由第一ALD接合層224和第二ALD接合層226連接第一半導體裝置202和第二半導體裝置202包含，沒有對第一ALD接合層224或第二ALD接合層226進行平坦化而藉由第一ALD接合層224和第二ALD接合層226連接第一半導體裝置202和第二半導體裝置210。
在第三實施方式中，單獨地或與第一和第二實施方式中的一或多個結合，第一ALD接合層224和第二ALD接合層226中的每一個的接合強度大於每平方米2焦耳，使得第一半導體裝置202和第二半導體裝置210直接接合。在第四實施方式中，單獨地或與第一至第三實施方式中的一或多個結合，藉由第一ALD接合層224和第二ALD接合層226連接第 一半導體裝置202和第二半導體裝置210包含，沒有對第一ALD接合層224和第二ALD接合層226進行預處理而藉由第一ALD接合層224和第二ALD接合層226連接第一半導體裝置202和第二半導體裝置201。
在第五實施方式中，單獨地或與第一至第四實施方式中的一或多個結合，執行退火操作以熔合第一ALD接合層224和第二ALD接合層226並形成單一ALD接合層232包含，在大約攝氏150度到大約攝氏400度範圍內的溫度和大約30分鐘到大約3小時範圍內的時間週期執行退火操作，以熔合第一ALD接合層224和第二ALD接合層226並形成單一ALD接合層232。
在第六實施方式中，單獨地或與第一至第五實施方式中的一或多個結合，第一ALD接合層224和第二ALD接合層226中的每一個的均勻性在大約百分之1到大約百分之2的範圍內，使得第一半導體裝置202和第二半導體裝置210直接接合。在第七實施方式中，單獨地或與第一至第六實施方式中的一或多個結合，第一ALD接合層224和第二ALD接合層226中的每一個包含介電材料。
在第八實施方式中，單獨地或與第一至第七實施方式中的一或多個結合，第一ALD接合層224和第二ALD接合層226中的每一個可以包含介電材料，例如矽、氮化矽、氧化矽、二氧化矽、有機矽酸鹽玻璃、旋塗有機聚合物介電質中的一或多種。在第九實施方式中，單獨地或與第一至第八實施方式中的一或多個結合，第一半導體裝置202包含第一半導體晶圓或第一半導體晶粒中的一個，並且第二半導體裝置210包含第二半導體晶圓或第二半導體晶粒中的一個。
在第十實施方式中，單獨地或與第一至第九實施方式中的 一或多個結合，第一ALD接合層224和第二ALD接合層226中的每一個包含在大約百分之5到大約百分之20的範圍內的氫氧化矽和一氧化矽的比率。在第十一實施方式中，單獨地或與第一至第十實施方式中的一或多個結合，第一ALD接合層224的表面與第二ALD層226的表面之間的氮濃度小於百分之2。在第十二實施方式中，單獨地或與第一至第十一實施方式中的一或多個結合，單一ALD接合層232包含在大約百分之5到大約百分之20的範圍內的氫氧化矽和一氧化矽的比率。
儘管圖4示出處理程序400的示例區塊，但在一些實施方式中，與圖4中所描繪的那些相比，處理程序400可能包含額外的區塊、更少的區塊、不同的區塊或不同地佈置的區塊。另外，或者可替代地，處理程序400的兩個或更多區塊可以並行執行。
圖5A-5E是製造本文所描述的示例半導體裝置所相關的一或多個示例操作500的圖。特別的是，可以執行一或多個示例操作500以將第二半導體裝置210接合到載體基板例如矽載體晶圓，使得可以在第二半導體裝置210上執行一或多個額外操作(例如，一或多個背面操作)，同時第二半導體裝置210由載體基板支撐。
如圖5A所示，第一半導體裝置202可以包含第一矽層204。第一矽層204可以是載體基板，例如矽載體晶圓。如圖5A進一步所示，第二半導體裝置210可以包含第二矽層212、位於第二矽層212上的摻雜層214、形成在摻雜層214上的磊晶層216、形成在磊晶層216上的IMD層218和形成在IMD層218中的第二金屬接觸220。在一些實施方式中，鈍化層221也可以形成在IMD層218和第二金屬接點220上。
如圖5B所示，並且經由參考標號502，可以執行ALD操作 以在第一半導體裝置202的頂表面上形成第一ALD接合層224，以及在第二半導體裝置210的頂表面上形成第二ALD接合層226。例如，第一ALD接合層224可以形成在第一矽層204(例如，載體基板)的頂表面上，並且第二ALD接合層226可以形成在IMD層218和第二金屬接點220的頂表面上。在一些實施方式中，第一ALD接合層224和第二ALD接合層226各自包含一厚度，該厚度能夠保持對第一ALD接合層224和第二ALD接合層226表面的表面均勻性和粗糙度的控制，這降低了第一ALD接合層224和第二ALD接合層226的材料成本。例如，第一ALD接合層224和第二ALD接合層226每一個可以包含在從大約10埃到大約200埃範圍內的厚度，這比現今接合層的厚度要薄得多。另一示例，第一ALD接合層224及/或第二ALD接合層226各自可以包含在從大約20埃到大約50埃範圍內的厚度。第一ALD接合層224和第二ALD接合層226中的每一個可以包含介電材料，例如矽、氮化矽、氧化矽、二氧化矽、有機矽酸鹽玻璃、旋塗有機聚合物介電質及/或類似物。
在一些實施方式中，上文結合圖1所描述的環境100的沉積工具104，可用於在第一半導體裝置202的頂表面上形成第一ALD接合層224和在第二半導體裝置210的頂表面上形成第二ALD接合層226。例如，沉積工具104可以執行原子層沉積操作以在第一半導體裝置202的頂表面上形成第一ALD接合層224和在第二半導體裝置210的頂表面上形成第二ALD接合層226。在一些實施方式中，可以在特定製程條件下執行原子層沉積操作以在第一半導體裝置202的頂表面上形成第一ALD接合層224和在第二半導體裝置210的頂表面上形成第二ALD接合層226。例如，原子層沉積操作可以包含沉積操作，沉積第一ALD接合層224和第二ALD接合 層226中的每一個具有一厚度，該厚度能夠保持對第一ALD接合層224和第二ALD接合層226表面的表面均勻性和粗糙度的控制。以這種方式，原子層沉積操作可以降低第一ALD接合層224和第二ALD接合層226的材料成本。
如圖5C所示，並且經由參考標號504，可以藉由第一ALD接合層224和第二ALD接合層226連接第一半導體裝置202和第二半導體裝置210。例如，第一半導體裝置202或第二半導體裝置210中之一者可以旋轉180度，使得第一ALD接合層224面對第二ALD接合層226。圖5C示出了旋轉180度的第二半導體裝置210，不過可以將第一半導體裝置202旋轉180度以代替旋轉第二半導體裝置210。一旦第一ALD接合層224面對第二ALD接合層226，第一ALD接合層224就可以與第二ALD接合層226連接在一起，其可以連接第一半導體裝置202和第二半導體裝置210。因此，如圖5C的示例方向所示，第二ALD接合層226可以位於第一ALD接合層224的頂表面上。第二金屬接點220和IMD層218可以位於第二ALD接合層226上，磊晶層216可以位於IMD層218上。摻雜層214可以位於磊晶層216上，並且第二矽層212可以位於摻雜層214上。第一ALD接合層224和第二ALD接合層226可以在形成第一ALD接合層224和第二ALD接合層226之後，在第一ALD接合層224和第二ALD接合層226上連接而無需CMP操作和電漿處理操作。
在一些實施方式中，第一ALD接合層224和第二ALD接合層226中的每一個都包含範圍從大約百分之5到大約百分之20的氫氧化矽和一氧化矽的比率，使得第一半導體裝置202和第二半導體裝置210直接接合。第一ALD接合層224和第二ALD接合層226中的每一個的接合強度 可以大於每平方米2焦耳，使得第一半導體裝置202和第二半導體裝置210直接接合。例如，第一ALD接合層224和第二ALD接合層226中的每一個的接合強度可以大約大於每平方米2.5焦耳。在一些實施方式中，沒有對第一ALD接合層224和第二ALD接合層226進行預處理而藉由第一ALD接合層224和第二ALD接合層226連接第一半導體裝置202和第二半導體裝置210。第一ALD接合層224和第二ALD接合層226的接合強度消除了對現今接合製程中使用的昂貴且耗時的電漿預處理的需要。
在一些實施方式中，第一ALD接合層224和第二ALD接合層226中的每一個的均勻性在從大約百分之1到大約百分之2的範圍內，使得第一半導體裝置202和第二半導體裝置210直接接合。在一些實施方式中，第一ALD接合層224的表面和第二ALD接合層226的表面之間的氮濃度小於百分之2(例如，在第一ALD層224和第二ALD層226之間的接合介面處)，使得第一半導體裝置202和第二半導體裝置210直接接合。與第一ALD接合層224和第二ALD接合層226相關的均勻性和氮濃度消除了對現今接合製程中使用的昂貴且耗時的化學機械拋光平坦化的需要。
在一些實施方式中，第一ALD接合層224或第二ALD接合層226可以被省略並且可以在第一半導體裝置202的頂表面上或在第二半導體裝置210的頂表面上提供單一ALD接合層。在這樣的實施方式中，第一半導體裝置202和第二半導體裝置210可以經由單一ALD接合層連接在一起。單一ALD接合層可以包含上文所描述關於第一ALD接合層224及/或第二ALD接合層226的特性。
在形成第一ALD接合層224和第二ALD接合層226之後，不對第一ALD接合層224和第二ALD接合層226進行CMP操作和電漿處理 操作。CMP和電漿處理可以增加第一ALD接合層224和第二ALD接合層226的表面粗糙度，這會降低第一ALD接合層224和第二ALD接合層226之間的直接接合性能。例如，CMP之後第一ALD接合層224和第二ALD接合層226的平均均方根表面粗糙度(Rq)可以是大約1埃，而在沒有CMP和沒有電漿處理的ALD沉積之後，第一ALD接合層224和第二ALD接合層226的Rq可以小於1埃。特別地是，在沒有CMP和沒有電漿處理的ALD沉積之後，第一ALD接合層224和第二ALD接合層226的Rq對於大約25埃的層厚度可以在大約等於或大於0.75埃的範圍內，對於大約100埃的層厚度可以在小於1埃的範圍內。
如圖5D所示，並且經由參考標號506，可以執行退火操作以熔合第一ALD接合層224和第二ALD接合層226並形成單一ALD接合層232。由於單一ALD接合層232是藉由將第一ALD接合層224和第二ALD接合層226熔合在一起而形成的，因此單一ALD接合層232可以包含上文所描述關於第一ALD接合層224及/或第二ALD接合層226的特性。在一些實施方式中，單一ALD接合層232包含大約百分之5到大約百分之20的氫氧化矽和一氧化矽的比率，使得第一ALD接合層224和第二ALD接合層226直接接合以形成單一ALD接合層232。
在一些實施方式中，上文結合圖1所描述的環境100的退火工具106，可以利用退火操作來熔合第一ALD接合層224和第二ALD接合層226(例如，藉由第一ALD接合層224和第二ALD接合層226的共價接合)並形成單一ALD接合層232。在一些實施方式中，可以在特定製程條件下執行退火操作以熔合第一ALD接合層224和第二ALD接合層226並形成單一ALD接合層232。例如，可以在大約攝氏150度到大約攝氏400度範圍內 的溫度和大約30分鐘到大約3小時範圍內的時間週期執行退火操作，以熔合第一ALD接合層224和第二ALD接合層226並形成單一ALD接合層232。
如圖5E所示，並且經由參考標號508，可以執行蝕刻操作以從磊晶層216去除第二矽層212和摻雜層214。在一些實施方式中，執行第一蝕刻操作以從摻雜層214去除第二矽層212，並且執行第二蝕刻操作以從磊晶層216去除摻雜層214。在一些實施方式中，上文結合圖1所描述的環境100的蝕刻工具110，可用於執行第一蝕刻操作以從摻雜層214移除第二矽層212，並執行第二蝕刻操作以從磊晶層216移除摻雜層214。在一些實施方式中，執行單一蝕刻操作以從磊晶層216去除第二矽層212和摻雜層214。
以這種方式，可以執行上文結合參考標號506所描述的退火操作，以將第二半導體裝置210接合到例如矽載體晶圓(例如，第一矽層204)的載體基板，使得可以在第二半導體裝置210上執行一或多個額外操作(例如，一或多個背面操作)，同時第二半導體裝置210由載體基板支撐。
如上文所描述，圖5A-5E僅作為一或多個示例提供。其他示例可能與關於圖5A-5E所描述的不同。
圖6是用於利用ALD接合層來連接兩個半導體裝置的示例處理程序600的流程圖。在一些實施方式中，圖6的一或多個處理區塊可由裝置(例如，圖1中所描繪的工具中的一或多個)執行。在一些實施方式中，圖6的一或多個過處理區塊可以由與圖1中所描繪的一或多個工具分離或包含圖1中描繪的一或多個工具的其他裝置或一組裝置來執行。另外地 或可替代地，圖6的一或多個處理區塊可由裝置300的一或多個組件執行，例如處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360及/或通信組件370等。
如圖6所示，處理程序600可以包含在第一半導體裝置的載體基板上方形成第一ALD接合層(處理區塊610)。例如，裝置可以在第一半導體裝置202的載體基板上方形成第一ALD接合層224。載體基板包含第一矽層204，例如矽載體晶圓，如上文所描述。
如圖6進一步所示，處理程序600可以包含在第二半導體裝置的表面上形成第二ALD接合層(處理區塊620)。例如，裝置可以在第二半導體裝置210的表面上形成第二ALD接合層226，如上文所描述。
如圖6進一步所示，處理程序600可包含，藉由第一ALD接合層和第二ALD接合層連接第一半導體裝置和第二半導體裝置(處理區塊630)。例如，裝置可以藉由第一ALD接合層224和第二ALD接合層226連接第一半導體裝置202和第二半導體裝置210，如上文所描述。
如圖6進一步所示，處理程序600可包含，執行退火操作以熔合第一ALD接合層和第二ALD接合層，並形成將第一半導體裝置與第二半導體裝置接合的單一ALD接合層(處理區塊640)。例如，該裝置可以執行退火操作以熔合第一ALD接合層224和第二ALD接合層226，並形成單一ALD接合層232將第一半導體裝置202與第二半導體裝置210接合，如上文所描述。
如圖6進一步所示，處理程序600可以包含，在執行退火操作之後從第二半導體裝置去除矽層和摻雜層(處理區塊650)。例如，在執行退火操作之後，裝置可以從第二半導體裝置210去除第二矽層212和摻 雜層214，如上文所描述。
處理程序600可以包含額外的實施方式，諸如以下描述的及/或結合本文中其他地方描述的一或多個其他處理程序的任何單一實施方式，或實施方式的任何組合。儘管圖6示出處理程序600的示例區塊，但在一些實施方式中，與圖6中所描繪的那些相比，處理程序600可能包含額外的區塊、更少的區塊、不同的區塊或不同地佈置的區塊。另外，或者可替代地，處理程序600的兩個或更多區塊可以並行執行。
以這種方式，一種方法可以包括利用ALD接合層224和226來連接第一半導體裝置202和第二半導體裝置210。ALD接合層224和226可以形成為薄接合層(例如，比厚接合層要薄)，同時保持對ALD接合層224和226表面的表面均勻性和粗糙度的控制，這降低了ALD接合層224和226的材料成本。而且，第一半導體裝置202可以使用ALD接合層224和226接合到第二半導體裝置210，並且在接合之前沒有對ALD接合層224和226進行平坦化和預處理，這降低了接合製程的成本和復雜性並且防止在ALD接合層224和226上形成平坦化漿料殘留物。
如上文所更詳細地描述，這裡描述的一些實施方式提供了一種用於製造裝置的方法。該方法可能包含，在第一半導體裝置的表面上形成第一原子層沉積(ALD)接合層，並在第二半導體裝置的表面上形成第二ALD接合層。該方法可能包含，藉由第一ALD接合層和第二ALD接合層連接第一半導體裝置和第二半導體裝置，執行退火操作以熔合第一ALD接合層和第二ALD接合層，以及形成接合第一半導體裝置與第二半導體裝置的單一ALD接合層。第一ALD接合層與第二ALD接合層之間的接合介面處的氮濃度小於約百分之2。
如上文所更詳細地描述，這裡描述的一些實施方式提供了一種裝置。該裝置可以包含第一半導體裝置、第二半導體裝置和原子層沉積(ALD)接合層，該ALD接合層連接第一半導體裝置和第二半導體裝置。ALD接合層可以包含一厚度，該厚度從大約10埃到大約200埃的範圍內，並且ALD接合層包含氫氧化矽和一氧化矽的一比率，該比率從大約百分之5到大約百分之20。
如上文所更詳細地描述，這裡描述的一些實施方式提供了一種用於製造裝置的方法。該方法可以包括，在第一半導體裝置的表面上形成第一原子層沉積(ALD)接合層，在第二半導體裝置的表面形成第二ALD接合層。該方法可能包含，藉由第一ALD接合層和第二ALD接合層接合第一半導體裝置和第二半導體裝置，以及執行退火操作，使第一ALD接合層與第二ALD接合層熔合，形成厚度在大約20埃至大約400埃範圍內的單一ALD接合層。
上文已概述若干實施例之特徵，使得熟習技術者可較佳理解本揭露之態樣。熟習技術者應瞭解，其可易於將本揭露用作設計或修改其他程序及結構以實施相同於本文中所引入之實施例之目的及/或達成相同於本文中所引入之實施例之優點的一基礎。熟習技術者亦應認識到，此等等效建構不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇的情況下對本文作出各種改變、替換及變更。
100: 示例環境 102: 預清潔工具 104: 沉積工具 106: 退火工具 108: 光阻工具 110: 蝕刻工具 112: 晶圓/晶粒運輸裝置 114: 預清潔腔室 116: 氣體源 118: 電漿源 120: 熱源

Claims (10)

  1. 一種製造半導體裝置的方法，該方法包含：在一第一半導體裝置的表面上形成一第一原子層沉積接合層；在一第二半導體裝置的表面上形成一第二原子層沉積接合層；藉由該第一原子層沉積接合層與該第二原子層沉積接合層連接該第一半導體裝置與該第二半導體裝置；及執行一退火操作以熔合該第一原子層沉積接合層和該第二原子層沉積接合層，並且形成將該第一半導體裝置與該第二半導體裝置接合的單一原子層沉積接合層，其中，該單一原子層沉積接合層包含氫氧化矽和一氧化矽的比率，該比率在大約百分之5到大約百分之20之間的範圍內，及在該第一原子層沉積接合層和該第二原子層沉積接合層之間的接合介面處的一氮濃度小於大約百分之2。
  2. 如請求項1之方法，其中該第一原子層沉積接合層和該第二原子層沉積接合層各自包含在從大約10埃到大約200埃範圍內的厚度。
  3. 如請求項1之方法，其中藉由該第一原子層沉積接合層和該第二原子層沉積接合層連接該第一半導體裝置和該第二半導體裝置包含：沒有對該第一原子層沉積接合層或該第二原子層沉積接合層進行平坦化而藉由該第一原子層沉積接合層和該第二原子層沉積接合層連接該第一半導體裝置和該第二半導體裝置。
  4. 如請求項1之方法，其中該第一原子層沉積接合層或該第二原子層沉積接合層的一接合強度大於每平方米2焦耳，使得該第一半導體裝置和該第二半導體裝置直接接合。
  5. 一種半導體裝置，包含：一第一半導體裝置；一第二半導體裝置；及一原子層沉積接合層，其連接該第一半導體裝置和該第二半導體裝置，其中該原子層沉積接合層具有厚度，該厚度的範圍從大約20埃到大約400埃，及該原子層沉積接合層包含氫氧化矽和一氧化矽的比率，該比率在大約百分之5到大約百分之20之間的範圍內。
  6. 如請求項5之半導體裝置，其中該原子層沉積接合層的均勻性在大約百分之1到大約百分之2的範圍內，使得該第一半導體裝置和該第二半導體裝置直接接合。
  7. 如請求項5之半導體裝置，其中該原子層沉積接合層包含一介電材料。
  8. 一種製造半導體裝置的方法，該方法包含： 在一第一半導體裝置的一載體基板上方形成一第一原子層沉積接合層；在一第二半導體裝置的表面上形成一第二原子層沉積接合層；藉由該第一原子層沉積接合層與該第二原子層沉積接合層連接該第一半導體裝置與該第二半導體裝置；執行一退火操作以熔合該第一原子層沉積接合層和該第二原子層沉積接合層，並形成接合該第一半導體裝置與該第二半導體裝置的單一原子層沉積接合層；及在執行該退火操作之後，從該第二半導體裝置去除一矽層和一摻雜層，其中該單一原子層沉積接合層包含氫氧化矽和一氧化矽的比率，該比率在大約百分之5到大約百分之20之間的範圍內。
  9. 如請求項8之方法，其中該第二半導體裝置是該第二半導體晶圓或該第二半導體晶粒中之一者。
  10. 如請求項8之方法，其中該第一原子層沉積接合層的表面與該第二原子層沉積層的表面之間的氮濃度小於百分之2。
TW110134095A 2021-07-22 2021-09-13 用於連接兩個半導體裝置的原子層沉積接合層 TWI791285B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/443,186 US12094849B2 (en) 2021-07-22 2021-07-22 Atomic layer deposition bonding layer for joining two semiconductor devices
US17/443,186 2021-07-22

Publications (2)

Publication Number Publication Date
TWI791285B true TWI791285B (zh) 2023-02-01
TW202306090A TW202306090A (zh) 2023-02-01

Family

ID=84060463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134095A TWI791285B (zh) 2021-07-22 2021-09-13 用於連接兩個半導體裝置的原子層沉積接合層

Country Status (3)

Country Link
US (1) US12094849B2 (zh)
CN (1) CN115376897A (zh)
TW (1) TWI791285B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656196A (zh) * 2008-08-22 2010-02-24 中国砂轮企业股份有限公司 掺杂离子形成具有薄膜的基板结构制造方法及其基板结构
TW201732888A (zh) * 2010-12-03 2017-09-16 波音公司 直接的晶圓接合
TW202109804A (zh) * 2019-08-23 2021-03-01 台灣積體電路製造股份有限公司 接合結構及其形成方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US6326285B1 (en) * 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
US7217636B1 (en) * 2005-02-09 2007-05-15 Translucent Inc. Semiconductor-on-insulator silicon wafer
JP5009124B2 (ja) * 2007-01-04 2012-08-22 コバレントマテリアル株式会社 半導体基板の製造方法
US8859390B2 (en) * 2010-02-05 2014-10-14 International Business Machines Corporation Structure and method for making crack stop for 3D integrated circuits
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
US8278735B2 (en) * 2010-09-09 2012-10-02 Intermolecular, Inc. Yttrium and titanium high-k dielectric films
CN102738248B (zh) * 2011-04-11 2015-03-18 昆山中辰矽晶有限公司 光电组件及其制造方法
JP6127360B2 (ja) * 2011-09-27 2017-05-17 ソニー株式会社 半導体装置および半導体装置の製造方法
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
SG2014013585A (en) * 2012-07-26 2014-06-27 Ev Group E Thallner Gmbh Method for bonding of substrates
US8878355B2 (en) * 2012-10-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structure and process
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
US9472518B2 (en) * 2014-04-04 2016-10-18 Micron Technology, Inc. Semiconductor structures including carrier wafers and methods of using such semiconductor structures
US10032751B2 (en) * 2015-09-28 2018-07-24 Invensas Corporation Ultrathin layer for forming a capacitive interface between joined integrated circuit components
CN105428437A (zh) * 2015-11-25 2016-03-23 王所杰 光电组件及其制造方法
US9496239B1 (en) * 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding
US9881896B2 (en) * 2015-12-17 2018-01-30 International Business Machines Corporation Advanced chip to wafer stacking
US9716088B1 (en) * 2016-06-30 2017-07-25 International Business Machines Corporation 3D bonded semiconductor structure with an embedded capacitor
US20180057939A1 (en) * 2016-08-31 2018-03-01 Electronics And Telecommunications Research Institute Manufacturing method of transparent electrode
CN112004611A (zh) * 2018-03-09 2020-11-27 蝴蝶网络有限公司 超声换能器装置以及制造超声换能器装置的方法
US11393818B2 (en) * 2018-03-28 2022-07-19 Intel Corporation Stacked transistors with Si PMOS and high mobility thin film transistor NMOS
JP2021535613A (ja) * 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルパッケージ方法及びパッケージ構造
CN110875268A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN111564424A (zh) * 2019-01-30 2020-08-21 长江存储科技有限责任公司 使用混合键合的结构和器件及其形成方法
CN109923668A (zh) * 2019-01-30 2019-06-21 长江存储科技有限责任公司 使用虚设键合触点的混合键合
CN110192269A (zh) * 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
US11410929B2 (en) * 2019-09-17 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11177250B2 (en) * 2019-09-17 2021-11-16 Tokyo Electron Limited Method for fabrication of high density logic and memory for advanced circuit architecture
KR20220002440A (ko) * 2019-10-14 2022-01-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 nand를 위한 비트 라인 드라이버들의 격리를 위한 구조 및 방법
US11315903B2 (en) * 2020-03-05 2022-04-26 Nanya Technology Corporation Semiconductor device with connecting structure and method for fabricating the same
US11502072B2 (en) * 2020-04-16 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11715723B2 (en) * 2021-02-26 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer on wafer bonding structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656196A (zh) * 2008-08-22 2010-02-24 中国砂轮企业股份有限公司 掺杂离子形成具有薄膜的基板结构制造方法及其基板结构
TW201732888A (zh) * 2010-12-03 2017-09-16 波音公司 直接的晶圓接合
TW202109804A (zh) * 2019-08-23 2021-03-01 台灣積體電路製造股份有限公司 接合結構及其形成方法

Also Published As

Publication number Publication date
CN115376897A (zh) 2022-11-22
US12094849B2 (en) 2024-09-17
TW202306090A (zh) 2023-02-01
US20230026052A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
KR102552553B1 (ko) Mram 애플리케이션들을 위한 구조들을 형성하기 위한 방법들
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
KR102312122B1 (ko) 반도체 프로세스를 위한 통합 시스템
US20230402427A1 (en) Heterogenous bonding layers for direct semiconductor bonding
TW202018799A (zh) 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊
TWI791285B (zh) 用於連接兩個半導體裝置的原子層沉積接合層
US20230343842A1 (en) Topology selective and sacrificial silicon nitride layer for generating spacers for a semiconductor device drain
JP2024526209A (ja) 半導体基板の上面及び底面への選択的炭素堆積
TWI840569B (zh) 低k介電質之自形成阻障層
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
TW202232678A (zh) 用於半導體元件的鈍化層及其製造方法
TWI829012B (zh) 半導體裝置中的結構形成
TWI790675B (zh) 用於半導體裝置效能增益的無氟介面
TWI824278B (zh) 半導體裝置的鎢導孔的形成方法、半導體裝置及鰭式場效電晶體
US20240112888A1 (en) In-Situ Adsorbate Formation for Dielectric Etch
TW202218051A (zh) 形成具有縮減直徑的微穿孔之方法
TW202412087A (zh) 高選擇性氧化矽移除之方法
TW202418371A (zh) 使用循環沉積和蝕刻進行高深寬比間隙填充
CN115497908A (zh) 半导体器件及其形成方法
TW201842557A (zh) 子鰭片至絕緣體矽之轉換