CN101656196A - 掺杂离子形成具有薄膜的基板结构制造方法及其基板结构 - Google Patents

掺杂离子形成具有薄膜的基板结构制造方法及其基板结构 Download PDF

Info

Publication number
CN101656196A
CN101656196A CN200810212093A CN200810212093A CN101656196A CN 101656196 A CN101656196 A CN 101656196A CN 200810212093 A CN200810212093 A CN 200810212093A CN 200810212093 A CN200810212093 A CN 200810212093A CN 101656196 A CN101656196 A CN 101656196A
Authority
CN
China
Prior art keywords
layer
board structure
film
manufacture method
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810212093A
Other languages
English (en)
Other versions
CN101656196B (zh
Inventor
李天锡
赖朝松
黄敬涵
何嘉哲
巫秉融
郑守钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHINA EMERG WHEEL ENTERPRISE Co Ltd
Kinik Co
Original Assignee
CHINA EMERG WHEEL ENTERPRISE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA EMERG WHEEL ENTERPRISE Co Ltd filed Critical CHINA EMERG WHEEL ENTERPRISE Co Ltd
Publication of CN101656196A publication Critical patent/CN101656196A/zh
Application granted granted Critical
Publication of CN101656196B publication Critical patent/CN101656196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明是有关于一种掺杂离子形成具有薄膜的基板结构制造方法及其基板结构。其中该基板结构制造方法包括以下步骤：提供一目标基板，提供一原始基板，形成一脆化层于该原始基板上，形成一元件层于该脆化层上，掺杂氢离子，键合该元件层及该目标基板，以及分离该元件层及该原始基板；该基板结构包括：一目标基板，以及一元件层。本发明是藉由掺杂氢离子，以使得氢离子添入脆化层中，并可利用输入能量处理，而脆化碎裂脆化层以分离元件层与原始基板。由于氢离子是以掺杂的方式添入脆化层中，因此元件层的晶格结构在掺杂氢离子的过程中不会受到破坏而损伤。

Description

掺杂离子形成具有薄膜的基板结构制造方法及其基板结构
技术领域
本发明涉及一种具有薄膜的基板结构制造方法及其基板结构，特别是涉及一种利用掺杂离子制造具有薄膜的基板结构的方法及其基板结构。
背景技术
如美国专利第5,374,564号所揭露的制造半导体材料薄膜的方法，其是在原始基板中植入高剂量离子如氢或惰性气体等气体离子以产生一气体离子层，然后将原始基板与目标基板键合成一体后，再藉由加热处理使气体离子在气体离子层中聚合，并产生许多的微气泡(microbubbles)。微气泡会逐渐连成一片，进而使部份的原始基板上下分离，而被分离的原始基板即被转移至目标基板上，藉此在目标基板上形成薄膜。
然而，利用离子布植技术将气体离子植入原始基板时，由于离子布植装置是以一定能量使气体离子撞击原始基板，以使得气体离子得以植入原始基板中。因此在植入气体离子的过程中，容易使原始基板的晶格结构受损，也就是说被转移至目标基板上薄膜的晶格结构也容易受到损伤，进而降低了薄膜的品质。此外，在薄膜上制作半导体元件时，因为薄膜的晶格结构受到损伤，所以也无法制作出具有良好特性的半导体元件。
因此，如何改善植入离子的方法，进而避免薄膜的品格结构受到损伤是目前所要努力的目标。
由此可见，上述现有的利用离子布植技术制造半导体材料薄膜的方法在制造方法、产品结构及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法及产品又没有适切的方法及结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的掺杂离子形成具有薄膜的基板结构制造方法及其基板结构，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的利用离子布植技术制造半导体材料薄膜的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的掺杂离子形成具有薄膜的基板结构制造方法及其基板结构，能够改进一般现有的利用离子布植技术制造半导体材料薄膜的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的利用离子布植技术制造半导体材料薄膜的方法存在的缺陷，而提供一种新的掺杂离子形成具有薄膜的基板结构制造方法及其基板结构，所要解决的技术问题是使其具有避免薄膜在植入氢离子的过程中受到损伤的功效，非常适于实用。
本发明的另一目的在于，克服现有的利用离子布植技术制造半导体材料薄膜的方法存在的缺陷，而提供一种新的掺杂离子形成具有薄膜的基板结构制造方法及其基板结构，所要解决的技术问题是使其中脆化层可阻隔原始基板中用以吸附氢离子的掺杂元素扩散至元件层，并具有防止掺杂元素破坏元件层的品格结构的功效，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种掺杂离子形成具有薄膜的基板结构制造方法，其包括以下步骤：提供一目标基板；提供一原始基板，其含有具有吸附氢离子功效的一掺杂元素；形成一脆化层于该原始基板上；形成一元件层于该脆化层上；掺杂氢离子，将其添入该脆化层；键合该元件层及该目标基板；以及分离该元件层及该原始基板，其是藉由输入一能量处理进行分离。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的目标基板为一硅基板、一蓝宝石基板、一玻璃基板、一石英基板或一三五族材料基板。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的目标基板的一拟键合表面是形成有一绝缘层或多数层绝缘层。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的绝缘层为一氧化硅层、一氮化硅层、一氮氧化硅层、一氮碳化硅层、一低介电系数电介质层、一钻石层、一类钻石碳层、一氢氧化硅碳层或一二氧化铪层。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的掺杂元素为硼原子、碳原子、镓原子或其组合物。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的掺杂元素的浓度是大于等于1014/cm3。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的原始基板的材质为第四族材料、四四族材料、三五族材料或二六族材料。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的原始基板为一硅基板、一锗基板、一碳化硅基板、一锗化硅基板、一砷化镓基板、一磷化铟基板、一磷化镓基板、一氮化铝基板或一氮化镓基板。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的脆化层为一硅-锗层或一硅-锗-碳层。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的脆化层的锗浓度百分比为1％-20％或10％-15％。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的硅-锗-碳层的碳浓度百分比为0.01％-3％或0.05％-0.5％。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的元件层为一单晶薄膜层或一应变薄膜层。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的元件层为一单晶硅层、一应变硅层或一硅-锗层。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的掺杂氢离子步骤是藉由一离子浴式技术、一离子扩散技术或一离子布植技术进行掺杂。
前述的掺杂离子形成具有薄膜的基板结构制造方法，其中所述的能量处理为一热处理、一微波处理或一热力微波处理。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其包括：一目标基板；以及一元件层，其是键合于该目标基板上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其中所述的目标基板为一硅基板、一蓝宝石基板、一玻璃基板、一石英基板或一三五族材料基板。
前述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其中所述的目标基板的一拟键合表面是形成有一绝缘层或多数层绝缘层。
前述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其中所述的绝缘层为一氧化硅层、一氮化硅层、一氮氧化硅层、一氮碳化硅层、一低介电系数电介质层、一钻石层、一类钻石碳层、一氢氧化硅碳层或一二氧化铪层。
前述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其中所述的元件层为一单晶薄膜层或一应变薄膜层。
前述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其中所述的元件层为一单晶硅层、一应变硅层或一硅-锗层。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为达到上述目的，本发明提供了一种掺杂离子形成具有薄膜的基板结构制造方法，其包括下列步骤：提供一目标基板；提供一原始基板，其含有吸附氢离子功效的一掺杂元素；形成一脆化层于原始基板上；形成一元件层于脆化层上；掺杂氢离子，将其添入脆化层；键合元件层及目标基板；以及分离元件层及原始基板，其是藉由输入一能量处理进行分离。
此外，为达到上述目的，本发明还提供了一种基板结构，其包括：一目标基板；以及一元件层，其是键合于目标基板上。
借由上述技术方案，本发明掺杂离子形成具有薄膜的基板结构制造方法及其基板结构至少具有下列优点及有益效果：
藉由掺杂氢离子使氢离子可扩散添入脆化层中，以避免薄膜在掺杂氢离子的过程中受到损伤。
可藉由含锗元素层作为脆化层，用以避免掺杂于原始基板中的掺杂元素扩散至元件层，进而防止薄膜的晶格结构遭到破坏。
综上所述，本发明一种具有薄膜的基板结构制造方法及其基板结构，其中基板结构制造方法包括下列步骤：提供目标基板；提供原始基板；形成脆化层于原始基板上；形成元件层于脆化层上；掺杂氢离子；键合元件层及目标基板；以及分离元件层及原始基板。本发明是藉由掺杂氢离子，以使得氢离子添入脆化层中，并可利用输入能量处理，而脆化碎裂脆化层以分离元件层与原始基板。由于氢离子是以掺杂的方式添入脆化层中，因此元件层的晶格结构在掺杂氢离子的过程中不会受到破坏而损伤。本发明具有上述优点及实用价值，其不论在制造方法、产品结构或功能上皆有较大改进，在技术上有显着的进步，并产生了好用及实用的效果，且较现有的利用离子布植技术制造半导体材料薄膜的方法具有增进的突出功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明的一种具有薄膜的基板结构制造方法流程较佳实施例图。
图2A至图2G是图1中的制程状态较佳实施例图。
图3A是本发明的一种具有绝缘层的目标基板的较佳实施例图。
图3B是本发明的一种键合元件层及目标基板的制程状态较佳实施例图。
图3C是本发明的一种分离元件层及原始基板的制程状态较佳实施例图。
S10：具有薄膜的基板结构制造方法 S20：提供一目标基板
S30：提供一原始基板             S40：形成一脆化层于原始基板上
S50：形成一元件层于脆化层上     S60：掺杂氢离子
S70：键合元件层及目标基板       S80：分离元件层及原始基板
10：目标基板                    11：绝缘层
20：原始基板                    30：脆化层
30’：脆化层                    40：元件层
具体实施方式
为了更进一步阐述本发明为达成预定的发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的掺杂离子形成具有薄膜的基板结构制造方法及其基板结构的具体实施方式、制造方法、步骤、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参阅图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
图1是本发明的一种具有薄膜的基板结构制造方法S10流程较佳实施例图。图2A至图2G是图1中的制程状态较佳实施例图。图3A是本发明的一种具有绝缘层11的目标基板10的较佳实施例图。图3B是本发明的一种键合元件层40及目标基板10的制程状态较佳实施例图。图3C是本发明的一种分离元件层40及原始基板20的制程状态较佳实施例图。
请参阅图1所示，本发明较佳实施例的一种具有薄膜的基板结构制造方法S10，其包括下列步骤：提供一目标基板S20；提供一原始基板S30；形成一脆化层于原始基板上S40；形成一元件层于脆化层上S50；掺杂氢离子S60；键合元件层及目标基板S70；以及分离元件层及原始基板S80。
提供一目标基板S20：请参阅图2A及图2G所示，提供一目标基板10，用以使元件层40可转移至目标基板10上。目标基板10可以为一硅基板、一蓝宝石基板、一玻璃基板或一石英基板，又目标基板10的材质可以为三五族(III V)材料，例如：砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)、氮化铝(AlN)或氮化镓(GaN)……等。
提供一原始基板S30：请参阅图2B所示，提供一原始基板20，而原始基板20的材质可以为第四族材料，使原始基板20可以为一硅(Si)基板或一锗(Ge)基板……等，或者原始基板20的材质可以为四四族材料，例如原始基板20可以为一碳化硅(SiC)基板、一锗化硅(SiGe)基板，或者原始基板20的材质可以为二六族材料，又或者原始基板20的材质可以为三五族材料，使原始基板20可以为一砷化镓(GaAs)基板、一磷化铟(InP)基板、一磷化镓(GaP)基板、一氮化铝(AlN)基板或一氮化镓(GaN)基板。
原始基板20中含有一掺杂元素，且掺杂元素的浓度是大于等于1014/cm3。当掺杂氢离子且使氢离子扩散进入原始基板20时，可藉由掺杂元素吸附氢离子，而掺杂元素是例如硼原子、碳原子、镓原子或其组合物……等。举例来说，当掺杂元素为硼原子时，原始基板20则含有浓度大于等于1014/cm3的硼原子，又或者当原始基板20为硅基板且掺杂元素为硼原子时，可使原始基板20成为一P型硅基板，且含有浓度大于等于1014/cm3的硼原子。
形成一脆化层于原始基板上S40：请参阅图2C所示，可以藉由一化学气相沉积(Chemical Vapor Deposition，CVD)技术、一物理气相沉积(Physical Vapor Deposition，PVD)技术、一分子束磊晶成长(MoleculeBeam Epitaxy，MBE)技术、一液相磊晶(Liquid-Phase Epitaxy，LPE)成长技术或一气相磊晶(Vapor-Phase Epitaxy，VPE)成长技术……等技术形成脆化层30于原始基板20上。脆化层30可用以吸收氢离子，并且可藉由输入一能量处理以使得脆化层30中的氢离子聚合化而形成气体核种，并产生许多的微气泡，而微气泡会逐渐连成一片，进而膨胀碎裂脆化层30。此外，脆化层30亦可用以阻隔原始基板20中的掺杂元素扩散至元件层40，以避免元件层40的晶格结构受到破坏。
由于锗原子具有吸附氢离子及阻隔掺杂元素扩散的功效，所以脆化层30可以为一含锗元素层。例如，脆化层30可以为一硅-锗层，且锗浓度百分比可介于1％-20％之间，更佳的是可介于10％-15％之间。此外，由于碳原子亦具有吸附氢离子的功效，因此脆化层30也可以为一硅-锗-碳层，其中碳浓度百分比可介于0.01％-3％之间，更佳的是可介于0.05％-0.5％之间。
形成一元件层于脆化层上S50：请参阅图2D所示，同样可藉由化学气相沉积技术、物理气相沉积技术、分子束磊晶成长技术、液相磊晶成长技术或气相磊晶成长技术……等形成元件层40于脆化层30上。元件层40可以为一单晶薄膜层，例如一单晶硅层，藉此可在元件层40上制作半导体元件，又或者为了用以改善半导体元件的特性并提高半导体元件的可靠度，元件层40可以为一应变薄膜层，例如一应变硅层、一硅-锗层……等。
掺杂氢离子S60：请参阅图2E所示，可以藉由一离子浴式(Ion Shower)技术、一离子扩散(Diffusion)技术、一离子布植(Ion Implantation)技术……等技术由元件层40侧掺杂氢离子，藉此使氢离子添入脆化层30中，使脆化层30变为掺杂有氢离子的脆化层30’。由于氢离子是藉由掺杂、扩散等方式由元件层40侧添入于脆化层30中，因此在掺杂氢离子的过程中，元件层40的晶格结构不会因氢离子的添入而受到破坏、损伤。
键合元件层及目标基板S70：请参阅图2F所示，可以藉由晶圆键合技术，例如一直接键合技术、一阳极键合技术、一低温键合技术、一真空键合技术、一间接键合技术或一电浆强化键合技术……等技术，将元件层40与目标基板10键合。
分离元件层及原始基板S80：请参阅图2F及图2G所示，可藉由输入一能量处理，例如一热处理(thermal treatment)、一微波处理(microwavetreatment)或一热力微波处理(thermal microwave treatment)……等，使脆化层30’中的氢离子聚合产生微气泡，进而碎裂脆化层30’，藉此使元件层40与原始基板20分离并转移至目标基板10，以使得基板结构包括了目标基板10及元件层40。
此外，请参阅图3A所示，目标基板10具有一拟键合表面，用以与元件层40键合，且拟键合表面可形成有一绝缘层11或不同材质的多数层绝缘层11，绝缘层11是例如一氧化硅层(SiO2)、一氮化硅层(Si3N4)、一氮氧化硅层(SiON)、一氮碳化硅(SiCN)层、一低介电系数电介质层(low-kdielectric layer)、一钻石层、一类钻石碳层、一氢氧化硅碳(SiCOH)层或一二氧化铪(HfO2)层……等。
请参阅图3B所示，将具有绝缘层11的目标基板10与图2E中的元件层40键合，以使得绝缘层11设置于目标基板10与元件层40之间。请参阅图3B及图3C所示，可再利用输入能量处理使脆化层30’碎裂，进而使元件层40与原始基板20分离，藉此将元件层40转移至绝缘层11上，并且藉由绝缘层11的设置，可便于在元件层40上制作半导体元件。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (21)

1、一种掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其包括以下步骤：
提供一目标基板；
提供一原始基板，其含有具有吸附氢离子功效的一掺杂元素；
形成一脆化层于该原始基板上；
形成一元件层于该脆化层上；
掺杂氢离子，将其添入该脆化层；
键合该元件层及该目标基板；以及
分离该元件层及该原始基板，其是藉由输入一能量处理进行分离。
2、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的目标基板为一硅基板、一蓝宝石基板、一玻璃基板、一石英基板或一三五族材料基板。
3、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的目标基板的一拟键合表面是形成有一绝缘层或多数层绝缘层。
4、根据权利要求3所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的绝缘层为一氧化硅层、一氮化硅层、一氮氧化硅层、一氮碳化硅层、一低介电系数电介质层、一钻石层、一类钻石碳层、一氢氧化硅碳层或一二氧化铪层。
5、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的掺杂元素为硼原子、碳原子、镓原子或其组合物。
6、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的掺杂元素的浓度是大于等于1014/cm3。
7、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的原始基板的材质为第四族材料、四四族材料、三五族材料或二六族材料。
8、根据权利要求7所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的原始基板为一硅基板、一锗基板、一碳化硅基板、一锗化硅基板、一砷化镓基板、一磷化铟基板、一磷化镓基板、一氮化铝基板或一氮化镓基板。
9、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的脆化层为一硅-锗层或一硅-锗-碳层。
10、根据权利要求9所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的脆化层的锗浓度百分比为1％-20％或10％-15％。
11、根据权利要求9所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的硅-锗-碳层的碳浓度百分比为0.01％-3％或0.05％-0.5％。
12、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的元件层为一单晶薄膜层或一应变薄膜层。
13、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的元件层为一单晶硅层、一应变硅层或一硅-锗层。
14、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的掺杂氢离子步骤是藉由一离子浴式技术、一离子扩散技术或一离子布植技术进行掺杂。
15、根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法，其特征在于其中所述的能量处理为一热处理、一微波处理或一热力微波处理。
16、一种根据权利要求1所述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其特征在于其包括：
一目标基板；以及
一元件层，其是键合于该目标基板上。
17、根据权利要求16所述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其特征在于其中所述的目标基板为一硅基板、一蓝宝石基板、一玻璃基板、一石英基板或一三五族材料基板。
18、根据权利要求16所述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其特征在于其中所述的目标基板的一拟键合表面是形成有一绝缘层或多数层绝缘层。
19、根据权利要求18所述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其特征在于其中所述的绝缘层为一氧化硅层、一氮化硅层、一氮氧化硅层、一氮碳化硅层、一低介电系数电介质层、一钻石层、一类钻石碳层、一氢氧化硅碳层或一二氧化铪层。
20、根据权利要求16所述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其特征在于其中所述的元件层为一单晶薄膜层或一应变薄膜层。
21、根据权利要求16所述的掺杂离子形成具有薄膜的基板结构制造方法的基板结构，其特征在于其中所述的元件层为一单晶硅层、一应变硅层或一硅-锗层。
CN2008102120939A 2008-08-22 2008-09-12 具有薄膜的基板结构制造方法 Active CN101656196B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/230,076 US20100044827A1 (en) 2008-08-22 2008-08-22 Method for making a substrate structure comprising a film and substrate structure made by same method
US12/230,076 2008-08-22

Publications (2)

Publication Number Publication Date
CN101656196A true CN101656196A (zh) 2010-02-24
CN101656196B CN101656196B (zh) 2012-01-11

Family

ID=41695576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102120939A Active CN101656196B (zh) 2008-08-22 2008-09-12 具有薄膜的基板结构制造方法

Country Status (3)

Country Link
US (1) US20100044827A1 (zh)
CN (1) CN101656196B (zh)
TW (1) TWI485750B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632924A (zh) * 2012-08-23 2014-03-12 法国原子能及替代能源委员会 用于将InP薄膜转移到加强基板上的方法
CN112802890A (zh) * 2019-09-20 2021-05-14 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法
TWI791285B (zh) * 2021-07-22 2023-02-01 台灣積體電路製造股份有限公司 用於連接兩個半導體裝置的原子層沉積接合層

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224904B1 (en) * 2011-07-24 2015-12-29 Ananda Kumar Composite substrates of silicon and ceramic
EP3789745B1 (en) * 2019-09-09 2024-04-10 Yageo Nexensos GmbH Flexible passive electronic component and method for producing the same
CN111540684A (zh) * 2020-05-11 2020-08-14 中国科学院上海微系统与信息技术研究所 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584028A (en) * 1984-09-24 1986-04-22 Rca Corporation Neutralization of acceptor levels in silicon by atomic hydrogen
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
WO2004061943A1 (en) * 2003-01-07 2004-07-22 S.O.I.Tec Silicon On Insulator Technologies Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
CN100342486C (zh) * 2003-12-24 2007-10-10 联合晶圆公司 一种在基板上转移制作薄膜的方法
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7294574B2 (en) * 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
CN101027769B (zh) * 2004-09-21 2017-06-23 Soitec公司 具有对要键合表面的处理的转移方法
JP5064692B2 (ja) * 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
EP1933384B1 (en) * 2006-12-15 2013-02-13 Soitec Semiconductor heterostructure
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
KR100873299B1 (ko) * 2007-08-20 2008-12-11 주식회사 실트론 Ｓｓｏｉ 기판의 제조방법
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US7863169B2 (en) * 2007-11-30 2011-01-04 International Business Machines Corporation Lithography for printing constant line width features

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632924A (zh) * 2012-08-23 2014-03-12 法国原子能及替代能源委员会 用于将InP薄膜转移到加强基板上的方法
CN103632924B (zh) * 2012-08-23 2017-10-20 法国原子能及替代能源委员会 用于将InP薄膜转移到加强基板上的方法
CN112802890A (zh) * 2019-09-20 2021-05-14 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法
TWI791285B (zh) * 2021-07-22 2023-02-01 台灣積體電路製造股份有限公司 用於連接兩個半導體裝置的原子層沉積接合層

Also Published As

Publication number Publication date
CN101656196B (zh) 2012-01-11
US20100044827A1 (en) 2010-02-25
TWI485750B (zh) 2015-05-21
TW201009900A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
CN101656196B (zh) 具有薄膜的基板结构制造方法
US4962051A (en) Method of forming a defect-free semiconductor layer on insulator
US7915148B2 (en) Method of producing a tensioned layer on a substrate
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
US7202124B2 (en) Strained gettering layers for semiconductor processes
CN1332425C (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
TW556251B (en) a method of epitaxial-like wafer bonding at low temperature and bonded structure
CN1744298A (zh) 一种绝缘体上硅的制作方法
CN104347401B (zh) 一种绝缘栅双极性晶体管的制造方法
CN101292341A (zh) 绝缘体上应变硅结构的制造方法
CN101101891A (zh) 绝缘体上硅及其制备工艺
US20040262686A1 (en) Layer transfer technique
US11764054B2 (en) Methods of forming SOI substrates
US20190221481A1 (en) Methods for Splitting Semiconductor Devices and Semiconductor Device
TW521315B (en) Method for fabricating a semiconductor epitaxial wafer having doped carbon
CN101286442A (zh) Soi基板的制造方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
WO2011103093A1 (en) Semiconductor structure made using improved ion implantation process
Lin et al. The impact of polishing on germanium-on-insulator substrates
CN114447095A (zh) 一种复合碳化硅衬底及其制备方法
CN102569160A (zh) 半导体器件制作方法
CN103022093B (zh) 一种绝缘体上纳米级硅锗材料及其制备方法
JP2011166034A (ja) 半導体装置の製造方法
Chen et al. Investigation of low-fluence hydrogen implantation-induced cracking in B doped Si0. 70Ge0. 30
Chang et al. High quality extremely thin SOI fabricated by facilitated ion-cut with H-trapping effect

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant