TWI790675B - 用於半導體裝置效能增益的無氟介面 - Google Patents

用於半導體裝置效能增益的無氟介面 Download PDF

Info

Publication number
TWI790675B
TWI790675B TW110124997A TW110124997A TWI790675B TW I790675 B TWI790675 B TW I790675B TW 110124997 A TW110124997 A TW 110124997A TW 110124997 A TW110124997 A TW 110124997A TW I790675 B TWI790675 B TW I790675B
Authority
TW
Taiwan
Prior art keywords
layer
titanium
metal
trench
metal gate
Prior art date
Application number
TW110124997A
Other languages
English (en)
Other versions
TW202240776A (zh
Inventor
蔡宇庭
程仲良
羅浤珉
林群智
倪其聰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202240776A publication Critical patent/TW202240776A/zh
Application granted granted Critical
Publication of TWI790675B publication Critical patent/TWI790675B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Glass Compositions (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體可以包括主動區、經形成在主動區中並在主動區上方延伸的磊晶源極/汲極、以及經形成在主動區的一部分上的第一介電層。半導體可以包括經形成在第一介電層中的第一金屬閘極和第二金屬閘極、經形成在第一介電層和第二金屬閘極上方的第二介電層、以及經形成在金屬閘極和磊晶源極/汲極上的鈦層，沒有中間氟殘留層。半導體可以包括經形成在第一金屬閘極上的鈦層頂部的第一金屬層、經形成在磊晶源極/汲極上的鈦層頂部的第二金屬層，以及經形成在第二介電層上的第三介電層。半導體可以包括經形成在第三介電層中的第一通孔和第二通孔。

Description

用於半導體裝置效能增益的無氟介面
本發明實施例係關於用於半導體裝置效能增益的無氟介面。
邏輯裝置是一種電子裝置，其在一或多個二進位輸入上執行邏輯運算，產生單個二進位輸出。邏輯裝置可以包括多工器、暫存器、運算邏輯單元、計算機記憶體、微處理器等。一些邏輯裝置由金屬氧化物半導體場效應電晶體 (MOSFET) 製成。靜態隨機存取記憶體 (SRAM) 是一種半導體隨機存取記憶體裝置，它使用雙穩態閉鎖電路(例如，正反器)來存儲每個位元。
根據本發明的一實施例，一種半導體裝置的製造方法，該方法包括：去除經形成在該半導體裝置的一金屬閘極和一磊晶源極/汲極上的溝槽的側壁和底部的氧化層，其中去除該氧化層使得該金屬閘極上形成一氟殘留層；去除經形成在該金屬閘極上的該氟殘留層；在該溝槽的該側壁和該底部上形成鈦或氮化鈦層，使得在該磊晶源極/汲極上形成一矽化物層；在該溝槽中和經形成在該溝槽的該底部上的該鈦或氮化鈦層的頂部上形成一金屬層，其中該金屬層在該金屬閘極上方建立一多晶矽上金屬(MP)層並在該磊晶源極/汲極上方建立一操作區域上金屬(MD)層；在該MP層和該MD層上形成一介電層；去除該介電層的部分以在該MP層上的該介電層中建立一第一通孔並且在該MD層上的該介電層中建立一第二通孔；用一材料填充該第一通孔以在該MP層上形成一第一填充通孔；及用該材料填充該第二通孔以在該MD層上形成一第二填充通孔。
根據本發明的一實施例，一種半導體裝置的製造方法，該方法包括：執行一或多個預清洗操作以從經形成在該半導體裝置的一金屬閘極上的一第一溝槽和一磊晶源極/汲極上的一第二溝槽的側壁和底部去除氧化層，其中去除該氧化層使得在該金屬閘極上形成一氟殘留層；在大於或等於攝氏300度的一溫度下執行一原位高溫除氣操作，以去除經形成在該金屬閘極上的該氟殘留層；執行一或多個鈦沉積操作，以在該第一溝槽和該第二溝槽的該側壁和該底部形成鈦層，並在該磊晶層上形成一矽化物層；執行一或多個光阻、蝕刻或沉積操作以在該第一溝槽和該第二溝槽中以及在該第一溝槽和該第二溝槽的該底部經形成的該鈦層的頂部形成一金屬層，其中該金屬層在該金屬閘極上建立一第一層並在該磊晶層上建立一第二層；執行一介電沉積操作以在該第一層和該第二層上形成一介電層；執行光阻和蝕刻操作，以在經形成於該第一層上的該介電層中建立一第一通孔並在經形成於該第二層上的該介電層中形成一第二通孔；執行鎢沉積和平坦化操作以用鎢填充該第一通孔並在該第一層上形成一第一填充通孔；執行該鎢沉積和平坦化操作以用鎢填充該第二通孔並在該第二層上形成一第二填充通孔；及執行一或多個後端製程操作，以在該介電層、該第一填充通孔和該第二填充通孔上形成一金屬層。
根據本發明的一實施例，一種半導體裝置，包括：一主動區；一磊晶源極/汲極，其經形成在該主動區中並在該主動區上方延伸；一第一介電層，其經形成在該主動區的一部分上；一第一金屬閘極和一第二金屬閘極，經形成在該第一介電層中；一第二介電層，其經形成在該第一介電層和該第二金屬閘極上方；一鈦層，其經形成在該金屬閘極和該磊晶源極/汲極上，其中該鈦層經形成在該第一金屬閘極上沒有一中間氟殘留層，其中該鈦層經形成在該磊晶源極/汲極上有一中間矽化物層；一第一金屬層，其經形成在該第一金屬閘極上的該鈦層的頂部；一第二金屬層，其經形成在該磊晶源極/汲極上的該鈦層的頂部；一第三介電層，其經形成在該第二介電層上；一第一通孔，其在該第三介電層中，以一材料填充；一第二通孔，其在該第三介電層中，以該材料填充；一金屬層，其經形成在該第三介電層、該第一通孔和該第二通孔上；及一第四介電層，其經形成在該金屬層的部分上。
以下揭露提供用於實施所提供標的之不同特徵之諸多不同實施例或實例。下文將描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不意在產生限制。例如，在以下描述中，在第二構件上方或第二構件上形成第一構件可包含其中形成直接接觸之第一構件及第二構件的實施例，且亦可包含其中可在第一構件與第二構件之間形成額外構件使得第一構件及第二構件可不直接接觸的實施例。另外，本揭露可在各個實例中重複參考元件符號及/或字母。此重複係為了簡單及清楚且其本身不指示所討論之各種實施例及/或組態之間的一關係。
此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及其類似者之空間相對術語在本文中可用於描述一元件或構件與另一(些)元件或構件之關係，如圖中所繪示出。除圖中所描繪之定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中之不同定向。設備可依其他方式定向(旋轉90度或依其他定向)且亦可因此解譯本文中所使用之空間相對描述詞。
在一些情況下，在半導體裝置(例如，邏輯裝置或 SRAM)的製造過程中，可以使用各種預清洗腔室從經形成在金屬閘極和半導體裝置的磊晶源極/汲極上的溝槽的側壁和底部去除氧化層。去除氧化層後，可以在磊晶源極/汲極上形成金屬矽化物層，以降低磊晶源極/汲極與半導體裝置的金屬層之間的接觸電阻。然而，預清洗腔室(例如，柯林斯預清洗腔室、矽鈷鎳(SiCoNi)預清洗腔室等)可以使用氟基氣體來去除氧化層，氧化層可能與其他化學物質發生反應並在多晶矽上金屬(MP)層和金屬閘極之間留下殘留的氟層。殘留的氟層導致MP層和金屬閘極之間的接觸電阻更高，並且較高的接觸電阻會降低半導體裝置的效能。
根據本文描述的一些實施方式，一種用於製造半導體裝置(例如，邏輯裝置或 SRAM)的方法，根據在MP層和金屬閘極之間提供無氟介面以用於降低接觸電阻和降低金屬阻力。例如，該方法可以包括從形成在金屬閘極上並形成在半導體裝置的磊晶源極/汲極上的溝槽的側壁和底部去除氧化層。由於氧化物層的去除使得在金屬閘極上形成氟殘留層，該方法可以包括使用原位高溫退火製程去除氟殘留層。一旦去除殘留氟層，該方法可以包括在溝槽的側壁和底部上形成鈦或氮化鈦層，以在磊晶源極/汲極上形成矽化物層。該方法可以包括在溝槽中和在溝槽底部形成的鈦或氮化鈦層的頂部形成金屬層，其中金屬層在金屬閘極上方建立MP層，並在磊晶源極/汲極上方建立操作區域上金屬(MD)層。該方法可以包括在MP層和MD層上形成介電層，並去除部分介電層以在MP層上的介電層中建立第一通孔並在MD上的介電層中建立第二通孔層。該方法可以包括用材料填充第一通孔以在MP層上形成第一填充通孔，以及用該材料填充第二通孔以在MD層上形成第二填充通孔。
可以使用原位高溫除氣腔室來執行原位高溫退火製程以去除氟殘留層。原位高溫退火製程可以包括使用原位高溫除氣腔室來加熱半導體裝置，這使氟殘留層汽化。在一些實施方式中，原位高溫除氣腔室可以在大於或等於攝氏300度(≥300℃)的溫度下操作。此外，原位高溫退火製程可以包括在原位高溫除氣腔室中產生真空並利用真空從原位高溫除氣腔室中去除汽化的氟殘留層。這樣，該半導體裝置的製造方法在MP層與金屬閘極之間提供了無氟介面，降低了接觸電阻、降低了金屬電阻、且提高了半導體裝置的效能。
圖1是設備配置的示例實施方式100的圖。在一些實施方式中，設備配置可包括本文所描述的一或多個半導體處理腔室。設備配置可用於，在半導體裝置上執行一或多種處理技術以形成半導體裝置的一或多層、去除半導體裝置的一或多層的部分、為一或多個處理層及/或類似物預備半導體裝置。
如圖1所示，一或多個半導體處理腔室可以包括一或多個預清洗腔室、一或多個除氣腔室、一或多個高底部覆蓋鈦(Ti)腔室、一或多個沉積腔室、一或多個化學氣相沉積(CVD)氮化鈦(TiN)腔室、一或多個快速熱退火(RTA)腔室等。
預清洗腔室可以包括從半導體裝置有機污染物、離子污染物、氧化物層及/或類似物的腔室。例如，預清洗腔室可以使用各種氣體組合從半導體裝置去除有機污染物，以從半導體裝置的各個部分去除氧化物。示例預清洗腔室包括柯林斯預清洗腔室。柯林斯預清洗腔室可用於使用包括三氟化氮和氨(NF 3+NH 3)的組合的反應氣體從半導體裝置中選擇性地去除原始深底部氧化層(例如，以最小化矽和鎳的損失)。另一示例預清洗腔室包括SiCoNi預清洗腔室，該腔室包括SiCoNi腔室，通過使用包三氟化氮和氨的組合(NF 3+NH 3)的反應氣體選擇性地去除原始底部和側壁氧化物(例如，以最小化矽和鎳的損失)來清潔半導體裝置。SiCoNi腔室可以提供半導體裝置低溫、電漿基的預清洗。SiCoNi腔室可以在高度真空下執行從半導體裝置去除氧化矽的單步化學處理製程。SiCoNi腔室可以在形成層(例如，矽化物層)之前預備半導體裝置的表面以建立具有最小損傷和減少缺陷的介面。
除氣腔室可以包括對半導體裝置進行原位高溫退火製程的腔室，去除由於在預清洗腔室中使用的氣體而形成在半導體裝置上的污染物，例如氟。例如，作為三氟化氮和氨在預清洗腔室中反應的副產物，在半導體裝置的金屬閘極上可能形成氟殘留層。除氣腔室可以包括在真空下操作的原位高溫除氣腔室。除氣腔室可以在金屬閘極上方的多晶矽上金屬(MP)層形成之前，從金屬閘極去除氟殘留層，以在金屬閘極和MP層之間提供無氟介面。除氣腔室可加熱至大於或等於攝氏三百度的溫度以對半導體裝置進行退火，這使氟殘留層轉變為氣態。除氣腔室可使用其中形成的真空以從除氣腔室去除氣態氟殘留層。
高底部覆蓋鈦腔室可以包括在半導體裝置上形成金屬(例如，鈦)層的腔室。在一些實施方式中，高底部覆蓋鈦腔室包括能夠在半導體裝置上沉積金屬層的腔室。腔室可以填充保持在室溫或接近室溫並以特定流速(例如，每分鐘20、25、30及/或類似標準立方公分(sccm))提供的氣體(例如，氬氣)。在一些實施方式中，高底部覆蓋鈦腔室可以包括設置在室內的加熱器組件、目標組件和磁控管。加熱器組件可以包括尺寸和形狀經設計以成支撐半導體裝置的支撐墊。支撐墊可以包括生成熱量的一或多個加熱元件，熱量根據接觸支撐墊的半導體裝置傳遞到半導體裝置。目標阻件可以包括一種材料，用於通過已知為薄膜沉積的技術在半導體裝置上建立金屬層。例如，目標阻件可以包括鈦材料、鋁材料、銅材料、鋁銅材料等。磁控管可以包括多個磁柱，當磁控管旋轉時生成磁場。
在操作中，由於磁控管位於目標組件的後面，從目標組件產生的電漿可以被限制在半導體裝置的目標表面。磁控管的旋轉可以生成磁場，形成一個封閉迴圈環形路徑當作一個電子阱，將從目標組件噴射的二次電子的軌跡重塑為一個擺線路徑，這增加了室內濺鍍氣體電離的可能性。惰性氣體(例如氬氣)可用作濺鍍氣體，因為惰性氣體傾向於不與目標組件反應或與任何處理氣體結合，並且惰性氣體由於高分子量而產生更高的濺鍍和沈積速率。來自電漿的帶正電的氬離子可以朝著負偏壓的目標組件加速，使得材料從目標組件的表面移出並移到半導體裝置上。
沉積腔室可以包括用於在半導體裝置上沉積材料的腔室，例如絕緣層、介電層、光罩層、金屬層等。沉積是將材料生長、塗佈或以其他方式轉移到半導體裝置上的任何過程。沉積腔室可以包括用於通過物理氣相沉積(PVD)、CVD、原子層沉積(ALD)、分子束磊晶(MBE)、電化學沉積(ECD)及/或類似等在半導體裝置上形成材料薄膜的腔室。在一些實施方式中，沉積腔室包括能夠在半導體裝置上沉積層的腔室。取決於沉積在半導體裝置上的材料，腔室可以填充氣體(例如，氬氣)、以特定流速提供、保持在特定壓力等。
CVD TiN腔室可以包括用於在半導體裝置上沉積材料的腔室，例如絕緣層、介電層、光罩層、金屬層等。CVD TiN腔室可以包括用於通過CVD在半導體裝置上形成材料薄膜的腔室，然而CVD TiN設備可以用PVD設備、ALD設備等代替。在一些實施方式中，CVD TiN腔室包括能夠在半導體裝置上沉積層的腔室。取決於沉積在半導體裝置上的材料，腔室可以填充氣體(例如，氬氣)、以特定流速提供、保持在特定壓力等。
RTA腔室可以包括用於在短時間(例如，幾秒或更短)內將半導體裝置加熱到高溫(例如，超過1000ºC)以影響半導體裝置的電特性的腔室。例如，RTA 設備可以加熱半導體裝置以活化摻雜物、改變膜對膜或膜對晶圓的介面、緻密化沉積膜、改變成長膜的狀態、修復離子植入造成的損壞、移動摻雜物或驅動摻雜物從一個膜到另一個膜或從一個膜到半導體裝置，及/或類似等。RTA腔室可用於通過根據燈的加熱、雷射光、熱吸盤、熱板和/或類似物等為半導體裝置產生熱量。
半導體裝置可以經由操控器裝置(例如，機械手臂、多個機械手臂等)提供給一或多個上述腔室及/或之間。在一些實施方式中，設備配置用於生產以下關於圖2A-5所描述的半導體裝置。圖1所示設備配置中腔室的設置是用於說明目的。設備配置中的一或多個腔室可以不同地設置，一或多個腔室可以與其他腔室間隔開(例如，腔室可以間隔開，並且操控器裝置可以是將半導體裝置運送到及/或來自隔開的腔室運送的機器人)，及/或類似等。此外，圖1所示的設備配置中包括的腔室，可以與其他半導體處理設備及/或腔室結合使用以進一步預備及/或處理半導體裝置，例如蝕刻設備、光阻設備。
例如，蝕刻設備可用以從半導體裝置的表面去除材料。在一些實施方式中，通過抗蝕刻的遮罩材料保護半導體裝置的一部分免受蝕刻劑的影響。例如，遮罩材料可以包括使用微影製程圖案化的光阻。蝕刻設備可以對半導體裝置執行濕式蝕刻製程或乾式(例如，電漿)蝕刻製程。在濕式蝕刻製程中，可以將半導體裝置浸入一批液相(例如，濕式)蝕刻劑中，可以被攪動以達到製程控制。例如，緩衝氫氟酸(BHF)可用於蝕刻矽基板上的二氧化矽。根據調節電漿的參數，電漿蝕刻製程可以以多種模式操作。例如，電漿蝕刻製程可以在從大約0.1托到大約5托的範圍內的壓力下操作。電漿產生高能自由基，帶中性電荷並在半導體裝置的表面發生反應。電漿蝕刻可以是等向性(例如，在圖案化表面上表現出與向下蝕刻率大致相同的側向底切率)或非等向性(例如，表現出比向下蝕刻率更小的側向底切率)。電漿的源氣體可以包括富含氯或氟的小分子。例如，四氯化碳可用於蝕刻矽和鋁，三氟甲烷可用於蝕刻二氧化矽和氮化矽等。電漿還可包括用於氧化光阻並促進去除光阻的氧。
作為另一示例，光阻設備可用於根據施加到半導體裝置的光阻層(例如，光阻遮罩)，從半導體裝置去除材料或向半導體裝置提供材料。光阻是一種感光材料，用於多種製程(例如微影製程、照相雕刻術及/或類似製程)以在半導體裝置的表面上形成圖案化塗層。光阻設備可以用感光有機材料塗佈半導體裝置，並且可以將圖案化遮罩施加到半導體裝置以阻擋光，這樣只有感光有機材料的未遮罩區域會曝光。光阻設備或其他設備(例如，蝕刻設備)可以將稱為顯影劑的溶劑施加到半導體裝置。在正光阻的情況下，感光有機材料會被光降解，顯影劑溶解暴露在光下的區域，留下放置遮罩的塗層。在負光阻的情況下，感光有機材料被光強化(例如，不是聚合就是交聯)，顯影劑只會溶解未曝光的區域，在未放置遮罩的區域留下塗層。
如上所述，圖1僅提供作為一或多個示例。其他示例可能與關於圖1所描述的不同。
圖2A-2N是製造示例半導體裝置(例如，邏輯裝置、記憶體裝置、SRAM、MOSFET等)有關的一或多個示例操作200的圖。如上所述，包括在上述關於圖1示出和描述的設備配置中的腔室及/或其他設備/腔室可以用於處理示例半導體裝置。
如圖2A所示，半導體裝置可以包括絕緣層、主動區(例如，也可以稱為操作區域(OD)層)和磊晶源極/汲極經形成在並延伸到主動區之上。第一介電層可以形成在絕緣層上方和主動區的一部分上方，以及金屬閘極(例如，圖2A中左側的第一金屬閘極和圖2A中右側的第二金屬閘極)可以經形成在第一介電層中。可以在第一介電層和第二金屬閘極上方形成第二介電層。可以在磊晶源極/汲極和第一金屬閘極上方的第二介電層中形成溝槽。可以在第一金屬閘極上方形成第一溝槽，並且可以在磊晶源極/汲極上方形成第二溝槽。在一些實施方式中，第一溝槽和第二溝槽各自包括在從大約22奈米到大約24奈米的範圍內的寬度，以及從大約2到大約4的範圍內的長寬比。溝槽可以包括氮化矽側壁。氧化層可以經形成在溝槽的氮化矽側壁上和底部上。
絕緣層可以包括使半導體裝置的其他部分絕緣的材料。例如，絕緣層可以包括氮化鉭、氧化矽、矽酸鹽玻璃、碳氧化矽等。磊晶源極/汲極可以包括通過磊晶成長形成的矽鍺。在一些實施方式中，磊晶源極/汲極形成以電氣耦合到半導體裝置的一或多個其他組件的源極/汲極插栓。第一介電層可以包括使第一金屬閘極和第二金屬閘極彼此以電氣絕緣並且與半導體裝置的其他組件以電氣絕緣的材料。例如，第一介電層可以包括矽、氮化矽、氧化矽等。第一和第二金屬閘極可以包括導電金屬，例如鈦、鈷、鎢、鋁、銅、釕、銥等。第二介電層可以包括使溝槽(例如，在溝槽中提供的組件)彼此以電氣絕緣並且與半導體裝置的其他組件以電氣絕緣的材料。例如，第二介電層可以包括矽、氮化矽、氧化矽等。
如圖2A進一步所示，參考標號205，可以從經形成在半導體裝置的第一金屬閘極和磊晶源極/汲極上的溝槽的側壁和底部去除氧化層。在一些實施方式中，上文關於圖1所描述的設備配置的預清洗腔室可以用於從經形成在半導體裝置的第一金屬閘極和磊晶源極/汲極上的溝槽的側壁和底部去除氧化層。
如圖2B所示，從溝槽的側壁和底部去除氧化層會使得在第一金屬閘極頂部的第一溝槽的底部形成氟殘留層。氟殘留層使得第一金屬閘極與半導體裝置的其他部件(例如，諸如將在金屬閘極上方形成的MP層)之間的接觸電阻較高，並且較高的接觸電阻會降低半導體裝置的效能。為了防止在第一金屬閘極上形成氟殘留層或去除第一金屬閘極上形成的氟殘留層，如圖2B中的標號210所示，上文關於圖1所描述的設備配置的除氣腔室可用於處理半導體裝置。例如，除氣腔室可用於去除氟殘留層，其在去除預清洗腔室中的氧化物層期間所形成的。
在從第一金屬閘極頂部的第一溝槽底部去除氟殘留層期間，除氣腔室可加熱至大於或等於攝氏三百度(≥300°C)的內部溫度。除氣腔室的內部溫度升高使得半導體裝置的溫度升高。作為原位高溫退火製程的一部分，半導體裝置可以在除氣腔室中加熱或退火，直到及/或之後半導體裝置的溫度達到或超過氟殘留層分解的溫度(例如，＞210°C)。氟殘留層分解並轉變為氣體或蒸汽。
此外，在去除氟殘留層期間，可以在去除氟殘留層期間在除氣腔室中形成真空。真空可用於從除氣腔室中去除氣體或汽化的氟殘留層，從而當除氣腔室的內部溫度逐漸下降以完成原位高溫退火製程時，氟殘留層不會重新沉積回到半導體裝置上。以這種方式，除氣腔室從第一金屬閘極去除氟殘留層，從而可以在第一金屬閘極和其他組件(例如，要在第一金屬閘極上方形成的MP層)之間提供無氟介面，以用於降低接觸電阻、降低金屬電阻和改善半導體裝置的效能。
在一些實施方式中，除氣腔室可用於在上文關於參考標號205描述的每一預清洗腔室製程之後去除氟殘留層。在一些實施方式中，在上文關參考標號205描述的所有預清洗腔室製程完成之後，除氣腔室可用於去除氟殘留層。
如圖2C所示，參考標號215，可以在經形成在第一金屬閘極和磊晶源極/汲極上的溝槽的側壁和底部形成鈦或氮化鈦層，以使磊晶源極/汲極形成矽化鈦層。當鈦或氮化鈦層僅包括鈦時，鈦或氮化鈦層的厚度可包括從大約80埃(80Ǻ)到大約200埃(200Ǻ)範圍內，當鈦或氮化鈦層僅包括氮化鈦及/或類似物時，厚度在從大約20埃(20Ǻ)到大約40埃(40Ǻ)的範圍內。可以用矽化鎳層、矽化鈷層、矽化鉑層等代替矽化鈦層。在一些實施方式中，上文關於圖1所描述的設備配置的高底部覆蓋Ti腔室及/或CVD TiN腔室可用於在經形成在第一金屬閘極和磊晶源極/汲極上的溝槽的側壁和底部上形成鈦或氮化鈦層，使磊晶源極/汲極上形成矽化鈦層。
如圖2D所示，參考標號220，氮化鈦層可以經形成在第二介電層上和鈦或氮化鈦層的部分上。氮化鈦層可以包括從大約4奈米(4nm)到大約6奈米(6nm)範圍內的厚度。在一些實施方式中，上文關於圖1所描述的設備配置的高底部覆蓋Ti腔室及/或CVD TiN腔室可用於在第二介電層上和在鈦或氮化鈦層的部分上形成氮化鈦層。RTA腔室可以在形成氮化鈦層後使用，並且可以在攝氏575度(例如，575℃)的溫度下對半導體裝置執行一段時間(例如，15秒)的退火操作。
如圖2E所示，參考標號225，可以在經形成在第一金屬閘極和磊晶源極/汲極上的溝槽的底部的鈦或氮化鈦層上形成光阻層。每一光阻層可以包括光阻材料，例如底層抗反射塗層(Bottom Anti-Reflection Coating, BARC)材料、光聚合光阻(例如，甲基丙烯酸酯)、光分解光阻(例如，重氮萘醌)、光交聯光阻及/或類似物。在一些實施方式中，在經形成在溝槽底部上的鈦或氮化鈦層上形成光阻層，從而可以去除部分鈦或氮化鈦層。在一些實施方式中，可以使用光阻設備，例如旋轉塗佈設備或其他類型的設備，在經形成在金屬閘極和磊晶源極/汲極上的溝槽的底部形成的鈦或氮化鈦層上形成光阻層。
如圖2F所示，參考標號230，可以根據在溝槽的底部光阻層的形成來去除光阻層、氮化鈦層和部分鈦或氮化鈦層。在一些實施方式中，根據在溝槽的底部上光阻層的形成，執行一或多個蝕刻操作以去除光阻層、氮化鈦層和部分鈦或氮化鈦層。例如，可以利用四氟化碳氣體、六氟環丁烷氣體、八氟環丁烷氣體、氧氣等執行乾式蝕刻操作，根據在溝槽的底部光阻層的形成，以去除光阻層、氮化鈦層和部分鈦或氮化鈦層。在一些實施方式中，蝕刻設備，例如乾式蝕刻設備、濕式蝕刻設備或其他類型的蝕刻設備，可用於根據在溝槽的底部上光阻層的形成以去除光阻層、氮化鈦層和部分鈦或氮化鈦層。
如圖2G所示，參考標號235，可以預清洗經形成在第一金屬閘極和磊晶源極/汲極上的溝槽，並且可以在溝槽中形成氮化鈦原子層和金屬晶種層。在一些實施方式中，上文關於圖1所描述的設備配置的預清洗腔室可用於預清洗經形成在第一金屬閘極和磊晶源極/汲極上的溝槽，以從溝槽中去除有機污染物、氧化膜、離子污染物及/或類似物。在一些實施方式中，上文關於圖1所描述的設備配置的CVD TiN腔室可用於在溝槽中形成氮化鈦原子層。在一些實施方式中，執行金屬沉積操作以在具有氮化鈦原子層的溝槽中形成金屬晶種層(例如，鈷材料)。上文關於圖1所描述的設備配置的沉積腔室可用於在溝槽中形成金屬晶種層。
如圖2H所示，參考標號240，可以在經形成在第一金屬閘極和磊晶源極/汲極上的溝槽中形成金屬層。在一些實施方式中，金屬層經形成在溝槽中以及在溝槽的底部上形成的鈦或氮化鈦層的頂部。在一些實施方式中，金屬層在第一金屬閘極上方建立MP層並且在磊晶源極/汲極上方建立MD層。金屬層(例如MP層和MD層)可以包括鈷材料、釕材料、銥材料、鉬材料等。在一些實施方式中，執行金屬沉積操作以在經形成於第一金屬閘極和磊晶源極/汲極上的溝槽中形成金屬層。例如，可以通過PVD、CVD、ALD、MBE、ECD等方法在經形成在第一金屬閘極和磊晶源極/汲極上的溝槽中形成金屬層。
在一些實施方式中，上文關於圖1所描述的設備配置的沉積腔室可用於在經形成於第一金屬閘極和磊晶源極/汲極上的溝槽中形成金屬層。在一些實施方式中，除氣腔室可用於在上文關於參考標號235所描述的每一預清洗腔室製程之後從第一金屬閘極(和半導體裝置的其他金屬閘極)去除額外的氟殘留層。在一些實施方式中，在上文關於參考標號235所描述的所有預清洗腔室製程完成之後，除氣腔室可用於去除額外的氟殘留層。在一些實施方式中，除氣腔室可用於使用一或多種以上關於參考標號210所描述的技術來去除額外的氟殘留層。以此方式，除氣腔室從第一金屬閘極(和半導體裝置的其他金屬閘極)去除氟殘留層，使得在第一金屬閘極和MP層之間提供無氟界面。
如圖2I所示，參考標號245，可以對金屬層和第二介電層進行拋光，使金屬層與第二介電層實質上共面，並在第一金屬閘極上方形成MP層，在磊晶源極/汲極上方形成MD層。例如，CMP設備可以對金屬層和第二介電層進行拋光，使金屬層與第二介電層實質上共面，並在第一金屬閘極上方形成MP層，在磊晶源極/汲極上方形成MD層。
如圖2J所示，參考標號250，可以在第二介電層、MP層和MD層上形成第三介電層。第三介電層可以包括使半導體裝置的組件(例如，MP層和MD層)與半導體裝置的其他組件以電氣絕緣的材料。例如，第三介電層可以包括矽、氮化矽、氧化矽等。在一些實施方式中，上文關於圖1所描述的設備配置的沉積腔室可用於在第二介電層、MP層和MD層上形成第三介電層。
如圖2K所示，參考標號255，可以去除部分第三介電層以在MP層上的第三介電層中建立第一通孔，並在MD層上的第三介電層中建立第二通孔。在一些實施方式中，第一通孔和第二通孔各自包括從大約14奈米(14nm)到大約22奈米(22nm)範圍內的寬度，以及從大約1到大約2範圍內的長寬比。在一些實施方式中，除了要形成第一通孔和第二通孔的位置之外，執行一或多個光阻操作以在第三介電層上方施加和圖案化光阻層。可以執行一或多個蝕刻操作以去除光阻層，並在MP層上的第三介電層中建立第一通孔和在MD層上的第三介電層中建立第二通孔。例如，可以利用四氟化碳氣體、六氟環丁烷氣體、八氟環丁烷氣體、氧氣等執行乾式蝕刻操作，以去除光阻層並形成第一通孔和第二通孔。在一些實施方式中，可以使用光阻設備及/或蝕刻設備來去除部分第三介電層，以在MP層上的第三介電層中建立第一通孔並在MD上的第三介電層中建立第二通孔層。
如圖2L所示，參考標號260，可以在第三介電層上以及第一通孔和第二通孔內形成無膠鎢層。在一些實施方式中，鎢層可以由釕材料、銥材料、鉬材料等代替。鎢層可以是無膠的(例如，使用膠會降低半導體裝置的效能)，因為在第一通孔和第二通孔中形成鎢層之前，不需要提供膠給第一通孔和第二通孔。在一些實施方式中，上文關於圖1所描述的設備配置的沉積腔室可用於在第三介電層上以及在第一通孔和第二通孔內形成無膠鎢層。在一些實施方式中，在第三介電層上以及在第一通孔和第二通孔內形成無膠鎢層可以包括，在第三介電層上以及第一通孔和第二通孔內形成金屬有機鎢層、在金屬有機鎢層上沉積鎢原子層、並進行化學氣相沉積操作以在鎢原子層和金屬有機鎢層上提供鎢。
如圖2M所示，參考標號265，拋光無膠鎢層和第三介電層，使無膠鎢層與第三介電層實質上共面，並在MP層上形成第一填充通孔和在MD層上形成第二填充通孔。在一些實施方式中，執行CMP操作以對無膠鎢層和第三介電層進行拋光，使無膠鎢層與第三介電層實質上共面，並在MP層上形成第一填充通孔和在MD層上形成第二填充通孔。例如，可以使用CMP設備拋光無膠鎢層和第三介電層，使無膠鎢層與第三介電層實質上共面，並在MP層上形成第一填充通孔和在MD層上形成第二填充通孔。
如圖2N所示，參考標號270，可以執行一或多個後端(BEOL)製程以在第三介電層、第一填充通孔和第二填充通孔上形成金屬層和第四介電層。例如，可以在第三介電層、第一填充通孔和第二填充通孔上形成金屬層(例如，銅層)。可以蝕刻金屬層以形成一或多個延伸到金屬層表面上方的接觸點。除了一或多個接觸點的頂表面之外，第四介電層可以經形成在金屬層上並且可以覆蓋金屬層。第四介電層可以包括使半導體裝置的組件與半導體裝置的其他組件以電氣絕緣的材料。例如，第四介電層可以包括矽、氮化矽、氧化矽等。在一些實施方式中，上文關於圖1所描述的設備配置的沉積設備、蝕刻設備及/或光阻設備可用於執行一或多個BEOL製程以在第三介電層、第一填充通孔和第二填充通孔上形成金屬層和第四介電層。
如上所述，圖2A-2N僅提供作為一或多個示例。其他示例可能與關於圖2A-2N所描述的不同。
圖3是裝置300的示例組件圖。在一些實施方式中，除氣腔室、預清洗腔室、高底部覆蓋Ti腔室、CVD TiN腔室、RTA腔室及/或操控器裝置可包括一或多個裝置300及/或一或多個裝置300的組件。如圖3所示，裝置300可以包括匯流排310、處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360和通訊介面370。
匯流排310包括允許在裝置300的組件之間通訊的組件。處理器320以硬體、韌體或硬體和軟體的組合來實施。處理器320包括中央處理器(CPU)、圖形處理器(GPU) 、加速處理器(APU)、微處理器、微控制器、數位信號處理器(DSP)、現場可程式邏輯閘陣列(FPGA)、特殊應用積體電路(ASIC)及/或其他類型的處理組件。在一些實施方式中，處理器320包括一或多個能夠被編程以執行功能的處理器。記憶體330包括隨機存取記憶體(RAM)、唯讀記憶體(ROM)及/或其他類型的動態或靜態記憶體(例如，快閃記憶體、磁性記憶體及/或光學記憶體)，儲存供處理器320使用的信息及/或指令。
儲存組件340儲存與裝置300的操作有關的信息及/或軟體。例如，儲存組件340可以包括硬碟(例如，磁碟、光碟、磁光碟及/或固態磁碟)、光碟(CD)、數位多功能光碟(DVD) 、 軟磁碟、盒式磁帶、磁帶及/或其他類型的非暫時性電腦可讀取媒體，以及相對應的驅動器。
輸入組件350使裝置300能夠接收信息，例如用戶輸入(例如，觸控螢幕、鍵盤、小鍵盤、滑鼠、按鈕、開關及/或麥克風)。另外地或替代地，輸入組件350可以包括用於感測信息的感測器(例如，全球定位系統(GPS)組件、加速度計、陀螺儀及/或致動器)。輸出組件360包括來自裝置300(例如，顯示器、揚聲器及/或一或多個LED)的輸出信息的組件。
通訊介面370包括類似收發器的組件(例如，收發器和/或單獨的接收器和發射器)，使裝置300能夠與其他設備通訊，例如經由有線連接、無線連接或有線和無線的組合連接。通訊介面370可以允許裝置300從另一個裝置接收信息及/或向另一個裝置提供信息。例如，通訊介面370可以包括乙太網路介面、光學介面、同軸介面、紅外線介面、RF介面、通用串列匯流排(USB)介面、無線區域網路介面、蜂巢式網路介面等。
裝置300可以執行本文描述的一或多個處理程序。裝置300可以根據處理器320執行由例如記憶體330及/或儲存組件340的非暫時性電腦可讀取媒體儲存的軟體指令來執行這些處理程序。電腦可讀取媒體在本文中被限定為非暫時性儲存裝置。儲存裝置包括單個實體儲存裝置內的儲存空間，或跨多個實體儲存裝置的儲存空間。
軟體指令可以通過通訊介面370從另一個電腦可讀取媒體或從另一個裝置讀入記憶體330及/或儲存組件340。當軟體指令執行時，儲存在記憶體330及/或儲存組件340中的軟體指令可以使處理器320執行這裡描述的一或多個處理程序。另外地或替代地，可以代替或與軟體指令組合使用固線式電路來執行本文所描述的一或多個處理程序。因此，本文描述的實施方式不限於硬體電路和軟體的任何特定組合。
圖3所示組件的數量和設置是作為提供示例。實際上，與圖3所示的裝置相比，裝置300可以包括額外的組件、更少的組件、不同的組件或不同設置的組件。另外地或可替代地，裝置300的一組組件(例如，一或多個組件)可以執行被描述為由裝置300的另一組組件執行的一或多個功能。
圖4係用於製造具有無氟介面的示例半導體裝置的示例處理過程流程圖。在一些實施方式中，圖4的一或多個處理區塊可以由設備配置(例如，圖1的設備配置)來執行。在一些實施方式中，圖4的一或多個處理區塊可由與設備配置分開或包括設備配置的另一裝置或一組裝置來執行。另外地或可替代地，圖4的一或多個處理區塊可以通過裝置300的一或多個組件執行，例如處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360、通訊介面370及/或類似組件。
如圖4所示，處理過程400可以包括去除經形成在半導體裝置的金屬閘極和磊晶源極/汲極上的溝槽的側壁和底部的氧化層，其中去除氧化層使得金屬閘極上形成氟殘留層(區塊410)。例如，設備配置(例如，圖1的設備配置的預清洗腔室)可以從經形成在半導體裝置的金屬閘極和磊晶源極/汲極上的溝槽的側壁和底部去除氧化層，如上文關於圖2A的參考標號205所描述的。在一些實施方式中，氧化物層的去除會使得在金屬閘極上形成氟殘留層。金屬閘極可以包括來自鎢材料、鈷材料、釕材料或銥材料的間隙填充物。溝槽可以包括經形成在金屬閘極上的第一溝槽和經形成在磊晶源極/汲極上的第二溝槽，其中第一溝槽和第二溝槽可以各自包括從大約22奈米到大約24奈米範圍內的寬度，並且從大約2到大約4的範圍內的長寬比。
如圖4進一步所示，處理過程400可以包括去除經形成在金屬閘極上的氟殘留層(區塊420)。例如，設備配置(例如，圖1的設備配置的除氣腔室)可以去除經形成在金屬閘極上的氟殘留層，如上文關於圖2B的參考標號210所描述的。去除氟殘留層可以包括用原位高溫除氣腔室處理半導體裝置，去除由於原位高溫除氣腔室使用的真空而在金屬閘極上形成的氟殘留層。原位高溫除氣腔室可以在大於或等於攝氏300度的溫度下操作。原位高溫除氣腔室可以對半導體裝置進行原子層沉積、物理氣相沉積、化學氣相沉積或退火其中之一，以去除在金屬閘極上形成的氟殘留層。
如圖4進一步所示，處理過程400可以包括在溝槽的側壁和底部上形成鈦或氮化鈦層，使得在磊晶源極/汲極上形成矽化物層(區塊430)。例如，設備配置可以在溝槽的側壁和底部上形成鈦或氮化鈦層，使得在磊晶源極/汲極上形成矽化物層，如上文關於圖2C的參考標號215所描述的。矽化物層可以包括矽化鈦層、矽化鎳層、矽化鈷層或矽化鉑層。當鈦或氮化鈦層僅包括鈦時，鈦或氮化鈦層可以包括從大約80埃到大約200埃範圍內的厚度，或者當鈦或氮化鈦層僅包括氮化鈦時，在大約20埃到大約40埃的範圍內的厚度。
如圖4進一步所示，處理過程400可以包括在溝槽中和經形成在溝槽的底部上的鈦或氮化鈦層的頂部上形成金屬層，其中金屬層在金屬閘極上方建立MP層並在磊晶源極/汲極上方建立MD層(區塊440)。例如，設備配置可以在溝槽中和經形成在溝槽的底部上的鈦或氮化鈦層的頂部上形成金屬層，如上文關於圖2D-2H的參考標號220-245所描述的。在一些實施方式中，金屬層在金屬閘極上方建立MP層並在磊晶源極/汲極上方建立MD層。MD層可以包括鈷材料、釕材料、銥材料或鉬材料。在溝槽中形成金屬層可以包括執行電化學電鍍操作以在溝槽中形成金屬層。
如圖4進一步所示，處理過程400可以包括在MP層和MD層上形成介電層(區塊450)。例如，設備配置可以在MP層和MD層上形成介電層，如上文關於圖2J的參考標號250所描述的。
如圖4進一步所示，處理過程400可以包括去除部分介電層以在MP層上的介電層中建立第一通孔並且在MD層上的介電層中建立第二通孔(區塊460)。例如，設備配置可以去除部分介電層以在MP層上的介電層中建立第一通孔並在MD層上的介電層中建立第二通孔，如上文關於圖2K的參考標號255所描述的。第一通孔和第二通孔可以各自包括在從大約14奈米到大約22奈米範圍內的寬度，以及從大約1到大約2範圍內的長寬比。
如圖4進一步所示，處理過程400可以包括用材料填充第一通孔以在MP層上形成第一填充通孔(區塊470)。例如，設備配置可以用材料填充第一通孔以在MP層上形成第一填充通孔，如上文關於圖2L的參考標號260所描述的。形成第一填充通孔和第二填充通孔的材料可以包括鎢材料、釕材料、銥材料或鉬材料。第一填充通孔可以設置在MP層的頂部並且與MP層接觸，並且MP層可以設置在金屬閘極的頂部。當材料為鎢時，用材料填充第一通孔以形成第一填充通孔可以包括在第一通孔中形成金屬有機鎢層、在第一通孔中的金屬有機鎢層上沉積鎢原子層、以及進行化學氣相沉積操作以經設置在鎢原子層和金屬有機鎢層上的鎢填充第一通孔。
如圖4進一步所示，處理過程400可以包括用材料填充第二通孔以在MD層上形成第二填充通孔(區塊480)。例如，設備配置可以用材料填充第二通孔以在MD層上形成第二填充通孔，如上文關於圖2M的參考標號265所描述的。
在一些實施方式中，處理過程400包括在介電層、第一填充通孔和第二填充通孔上形成金屬層。
儘管圖4示出了處理過程400的示例區塊，在一些實施方式中，與圖4所描述的區塊相比，處理過程400可以包括額外的區塊、更少的區塊、不同的區塊或不同設置的區塊。另外地或可替代地，處理過程400的兩個或多個區塊可以並行執行。
圖5是用於製造具有無氟介面的示例半導體裝置的示例處理過程500的流程圖。在一些實施方式中，圖5的一或多個處理區塊可由與設備配置分開或包括設備配置的另一裝置或一組裝置來執行。另外地或可替代地，圖5的一或多個處理區塊可以通過裝置300的一或多個組件執行，例如處理器320、記憶體330、儲存組件340、輸入組件350、輸出組件360、通訊介面370及/或類似組件。
如圖5所示，處理過程500可以包括執行一或多個預清洗操作以從經形成在半導體裝置的金屬閘極上的第一溝槽和磊晶源極/汲極上的第二溝槽的側壁和底部去除氧化層，其中去除氧化層使得在金屬閘極上形成氟殘留層(區塊510)。例如，設備配置(例如，圖1的設備配置的預清洗腔室)可以執行一或多個預清洗操作以從經形成在半導體裝置的金屬閘極上的第一溝槽和磊晶源極/汲極上的第二溝槽的的側壁和底部去除氧化層，如上文關於圖2A的參考標號205所描述的。在一些實施方式中，氧化物層的去除使得在金屬閘極上形成氟殘留層。形成在金屬閘極上的第一溝槽和磊晶源極/汲極上的第二溝槽各自可以包括在大約22奈米到大約24奈米範圍內的寬度，和在大約2到大約4範圍內的長寬比。
如圖5進一步所示，處理過程500可以包括在大於或等於攝氏300度的溫度下進行原位高溫除氣操作，以去除形成在金屬閘極上的氟殘留層 (區塊520)。例如，設備配置(例如，圖1的設備配置的除氣腔室)可以在大於或等於攝氏300度的溫度下執行原位高溫除氣操作，以去除經形成在金屬閘極上的氟殘留層，如上文關於圖2B的參考標號210所描述的。
如圖5進一步所示，處理過程500可以包括執行一或多個鈦沉積操作，以在第一溝槽和第二溝槽的側壁和底部形成鈦層，並在磊晶層上形成矽化物層(區塊530)。例如，設備配置可以執行一或多個鈦沉積操作以在第一溝槽和第二溝槽的側壁和底部形成鈦層，並在磊晶層上形成矽化物層，如上文關於圖2C和2D的參考標號215和220所描述的。
如圖5進一步所示，處理過程500可以包括執行一或多個光阻、蝕刻或沉積操作以在第一溝槽和第二溝槽中以及在第一溝槽和第二溝槽的底部經形成的鈦層的頂部形成金屬層，其中金屬層在金屬閘極上建立第一層並在磊晶層上建立第二層(區塊540)。例如，設備配置可以執行一或多個光阻、蝕刻或沉積操作以在第一溝槽和第二溝槽中以及在第一溝槽和第二溝槽的底部經形成的鈦層的頂部形成金屬層，如上文關於圖2E-2H的參考標號225-234所描述的。在一些實施方式中，金屬層在金屬閘極上建立第一層並在磊晶層上建立第二層。
如圖5進一步所示，處理過程500可以包括執行介電沉積操作以在第一層和第二層上形成介電層(區塊550)。例如，設備配置可以執行介電沉積操作以在第一層和第二層上形成介電層，如上文關於圖2J的參考標號250所描述的。
如圖5進一步所示，處理過程500可以包括執行光阻和蝕刻操作，以在經形成於第一層上的介電層中建立第一通孔並在經形成於第二層上的介電層中形成第二通孔(區塊560)。例如，設備配置可以執行光阻和蝕刻操作，以在經形成於第一層上的介電層中建立第一通孔並在經形成於第二層上的介電層中形成第二通孔，如上文關於圖2K的參考標號255所描述的。第一通孔和第二通孔各自可以包括在從大約14奈米到大約22奈米範圍內的寬度以及在從大約1到大約2範圍內的長寬比。
如圖5進一步所示，處理過程500可以包括執行鎢沉積和平坦化操作以用鎢填充第一通孔並在第一層上形成第一填充通孔(區塊570)。例如，設備配置可以執行鎢沉積和平坦化操作以用鎢填充第一通孔並在第一層上形成第一填充通孔，如上文關於圖2L和2M的參考標號260和265所描述的。
如圖5進一步所示，處理過程500可以包括執行鎢沉積和平坦化操作以用鎢填充第二通孔並在第二層上形成第二填充通孔(區塊580)。例如，設備配置可以執行鎢沉積和平坦化操作以用鎢填充第二通孔並在第二層上形成第二填充通孔，如上文關於圖2L和2M的參考標號260和265所描述的。
如圖5進一步所示，處理過程500可以包括執行一或多個後端製程操作，以在介電層、第一填充通孔和第二填充通孔上形成金屬層(區塊590)。例如，設備配置可以執行一或多個後端製程操作，以在介電層、第一填充通孔和第二填充通孔上形成金屬層，如上所述。
儘管圖5示出了處理過程500的示例區塊，在一些實施方式中，與圖5所描述的區塊相比，處理過程500可以包括額外的區塊、更少的區塊、不同的區塊或不同設置的區塊。另外地或可替代地，處理過程500的兩個或多個區塊可以並行執行。
這樣，可以使用原位高溫除氣腔室進行原位高溫退火製程以去除半導體裝置的金屬閘極上的氟殘留層。原位高溫退火製程可以包括使用原位高溫除氣腔室來加熱半導體裝置，這使氟殘留層分解並轉變為氣體或蒸汽。原位高溫退火製程可以包括在原位高溫除氣腔室中產生真空並利用真空從原位高溫除氣腔室中去除氣態或汽化的氟殘留層。在原位高溫退火製程之後，可以在金屬閘極上方形成MP層。這樣，該半導體裝置的製造方法在MP層與金屬閘極之間提供了無氟介面，降低了接觸電阻、降低了金屬電阻、且提高了半導體裝置的效能。
如上文所詳細地描述，這裡描述的一些實施方式提供了一種用於製造半導體裝置的方法。該方法可以包括去除經形成在半導體裝置的金屬閘極和磊晶源極/汲極上的溝槽的側壁和底部的氧化層，其中去除氧化層使得金屬閘極上形成氟殘留層。該方法可以包括去除經形成在金屬閘極上的氟殘留層，並在溝槽的側壁和底部上形成鈦或氮化鈦層，使得在磊晶源極/汲極上形成矽化物層。該方法可以包括在溝槽中和經形成在溝槽的底部上的鈦或氮化鈦層的頂部上形成金屬層，其中金屬層在金屬閘極上方建立MP層並在磊晶源極/汲極上方建立MD層。該方法可以包括在MP層和MD層上形成介電層，並去除部分介電層以在MP層上的介電層中建立第一通孔並且在MD層上的介電層中建立第二通孔。該方法可以包括用材料填充第一通孔以在MP層上形成第一填充通孔，以及用材料填充第二通孔以在MD層上形成第二填充通孔。
如上文所詳細地描述，這裡描述的一些實施方式提供了一種用於製造半導體裝置的方法。該方法可以包括執行一或多個預清洗操作以從經形成在半導體裝置的金屬閘極上的第一溝槽和磊晶源極/汲極上的第二溝槽的側壁和底部去除氧化層，其中去除氧化層使得在金屬閘極上形成氟殘留層。該方法可以包括在大於或等於攝氏300度的溫度下進行原位高溫除氣操作，以去除形成在金屬閘極上的氟殘留層，以及執行一或多個鈦沉積操作，以在第一溝槽和第二溝槽的側壁和底部形成鈦層，並在磊晶層上形成矽化物層。該方法可以包括執行一或多個光阻、蝕刻或沉積操作以在第一溝槽和第二溝槽中以及在第一溝槽和第二溝槽的底部經形成的鈦層的頂部形成金屬層，其中金屬層在金屬閘極上建立第一層並在磊晶層上建立第二層。該方法可以包括執行介電沉積操作以在第一層和第二層上形成介電層，以及執行光阻和蝕刻操作，以在經形成於第一層上的介電層中建立第一通孔並在經形成於第二層上的介電層中形成第二通孔。該方法可以包括執行鎢沉積和平坦化操作以用鎢填充第一通孔並在第一層上形成第一填充通孔，以及執行鎢沉積和平坦化操作以用鎢填充第二通孔並在第二層上形成第二填充通孔。該方法可以包括執行一或多個後端製程操作，以在介電層、第一填充通孔和第二填充通孔上形成金屬層。
如上文所詳細地描述，這裡描述的一些實施方式提供了一種半導體裝置，該半導體裝置可以包括主動區、經形成在主動區中並在主動區上方延伸的磊晶源極/汲極、以及經形成在主動區的一部分上的第一介電層。半導體裝置可以包括經形成在第一介電層中的第一金屬閘極和第二金屬閘極、經形成在第一介電層和第二金屬閘極上方的第二介電層、以及經形成在金屬閘極和磊晶源極/汲極上的鈦層。鈦層可以經形成在第一金屬閘極上而且沒有中間氟殘留層，並且鈦層可以經形成在磊晶源極/汲極上並且有中間矽化物層。半導體裝置可以包括經形成在第一金屬閘極上的鈦層頂部的第一金屬層、經形成在磊晶源極/汲極上的鈦層頂部的第二金屬層，以及經形成在第二介電層上的第三介電層。半導體裝置可以包括經形成在第三介電層中填充有材料的第一通孔和在第三介電層中填充有材料的第二通孔。半導體裝置可以包括經形成在第三介電層、第一通孔和第二通孔上的金屬層，以及經形成在部分金屬層上的第四介電層。
上文已概述若干實施例之特徵，使得熟習技術者可較佳理解本揭露之態樣。熟習技術者應瞭解，其可易於將本揭露用作設計或修改其他程序及結構以實施相同於本文中所引入之實施例之目的及/或達成相同於本文中所引入之實施例之優點的一基礎。熟習技術者亦應認識到，此等等效建構不應背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇的情況下對本文作出各種改變、替換及變更。
100: 設備配置 200: 示例操作 205: 參考標號 210: 參考標號 215: 參考標號 220: 參考標號 225: 參考標號 230: 參考標號 235: 參考標號 240: 參考標號 245: 參考標號 250: 參考標號 255: 參考標號 260: 參考標號 265: 參考標號 270: 參考標號 310: 匯流排 320: 處理器 330: 記憶體 340: 儲存組件 350: 輸入組件 360: 輸出組件 370: 通訊介面 400: 處理過程 410: 處理區塊 420: 處理區塊 430: 處理區塊 440: 處理區塊 450: 處理區塊 460: 處理區塊 470: 處理區塊 480: 處理區塊 500: 處理過程 510: 處理區塊 520: 處理區塊 530: 處理區塊 540: 處理區塊 550: 處理區塊 560: 處理區塊 570: 處理區塊 580: 處理區塊 590: 處理區塊
自結合附圖閱讀之以下詳細描述最佳理解本揭露之態樣。應注意，根據行業標準做法，各種構件未按比例繪製。實際上，為使討論清楚，可任意增大或減小各種構件之尺寸。
圖1是本文所描述的半導體處理設備的示例實施方式圖。
圖2A-2N是與製造在此所描述的示例半導體裝置有關的一或多個示例操作圖。
圖3是圖1的一或多個裝置的示例組件圖。
圖4和圖5是用於製造具有無氟介面的示例半導體裝置的示例處理過程流程圖。
100: 設備配置

Claims (10)

  1. 一種半導體裝置的製造方法，該方法包括：去除經形成在該半導體裝置的一金屬閘極和一磊晶源極/汲極上的溝槽的側壁和底部的氧化層，其中去除該氧化層使得該金屬閘極上形成一氟殘留層；去除經形成在該金屬閘極上的該氟殘留層；在該溝槽的該側壁和該底部上形成鈦或氮化鈦層，使得在該磊晶源極/汲極上形成一矽化物層；在該溝槽中和經形成在該溝槽的該底部上的該鈦或氮化鈦層的頂部上形成一金屬層，其中該金屬層在該金屬閘極上方建立一多晶矽上金屬(MP)層並在該磊晶源極/汲極上方建立一操作區域上金屬(MD)層；在該MP層和該MD層上形成一介電層；去除該介電層的部分以在該MP層上的該介電層中建立一第一通孔並且在該MD層上的該介電層中建立一第二通孔；用一材料填充該第一通孔以在該MP層上形成一第一填充通孔；及用該材料填充該第二通孔以在該MD層上形成一第二填充通孔。
  2. 如請求項1之方法，其中去除該氟殘留層包括：用一原位高溫除氣腔室處理該半導體裝置，去除由於該原位高溫除氣腔室使用的一真空而經形成在該金屬閘極上的該氟殘留層。
  3. 如請求項1之方法，其中溝該槽包括經形成在該金屬閘極上的一第一溝槽和經形成在該磊晶源極/汲極上的一第二溝槽，其中該第一溝槽和該第二溝槽各自包括：從大約22奈米到大約24奈米的一範圍內的一寬度，及從大約2到大約4的一範圍內的一長寬比。
  4. 如請求項1之方法，其中該第一通孔和該第二通孔各自包括：從大約14奈米到大約22奈米的一範圍內的一寬度，及從大約1到大約2的一範圍內的一長寬比。
  5. 如請求項1之方法，其中該鈦或氮化鈦層包括以下之一：當該鈦或氮化鈦層僅包括鈦時，一厚度的一範圍從大約80埃到大約200埃，或當該鈦或氮化鈦層僅包括氮化鈦時，一厚度的一範圍從大約20埃到大約40埃。
  6. 一種半導體裝置的製造方法，該方法包括：執行一或多個預清洗操作以從經形成在該半導體裝置的一金屬閘極上的一第一溝槽和一磊晶源極/汲極上的一第二溝槽的側壁和底部去除氧化層，其中去除該氧化層使得在該金屬閘極上形成一氟殘留層；在大於或等於攝氏300度的一溫度下執行一原位高溫除氣操作，以去除經形成在該金屬閘極上的該氟殘留層； 執行一或多個鈦沉積操作，以在該第一溝槽和該第二溝槽的該側壁和該底部形成鈦層，並在該磊晶層上形成一矽化物層；執行一或多個光阻、蝕刻或沉積操作以在該第一溝槽和該第二溝槽中以及在該第一溝槽和該第二溝槽的該底部經形成的該鈦層的頂部形成一金屬層，其中該金屬層在該金屬閘極上建立一第一層並在該磊晶層上建立一第二層；執行一介電沉積操作以在該第一層和該第二層上形成一介電層；執行光阻和蝕刻操作，以在經形成於該第一層上的該介電層中建立一第一通孔並在經形成於該第二層上的該介電層中形成一第二通孔；執行鎢沉積和平坦化操作以用鎢填充該第一通孔並在該第一層上形成一第一填充通孔；執行該鎢沉積和平坦化操作以用鎢填充該第二通孔並在該第二層上形成一第二填充通孔；及執行一或多個後端製程操作，以在該介電層、該第一填充通孔和該第二填充通孔上形成一金屬層。
  7. 如請求項6之方法，其中：經形成在該金屬閘極上的該第一溝槽和經形成在該磊晶源極/汲極上的該第二溝槽各自包括：從大約22奈米到大約24奈米的一範圍內的一寬度，及從大約2到大約4的一範圍內的一長寬比；及該第一通孔和該第二通孔各自包括： 從大約14奈米到大約22奈米的一範圍內的一寬度，及從大約1到大約2的一範圍內的一長寬比。
  8. 一種半導體裝置，包括：一主動區；一磊晶源極/汲極，其經形成在該主動區中並在該主動區上方延伸；一第一介電層，其經形成在該主動區的一部分上；一第一金屬閘極和一第二金屬閘極，經形成在該第一介電層中；一第二介電層，其經形成在該第一介電層和該第二金屬閘極上方；一鈦層，其經形成在該金屬閘極和該磊晶源極/汲極上，其中該鈦層經形成在該第一金屬閘極上沒有一中間氟殘留層，其中該鈦層經形成在該磊晶源極/汲極上有一中間矽化物層；一第一金屬層，其經形成在該第一金屬閘極上的該鈦層的頂部；一第二金屬層，其經形成在該磊晶源極/汲極上的該鈦層的頂部；一第三介電層，其經形成在該第二介電層上；一第一通孔，其在該第三介電層中，以一材料填充；一第二通孔，其在該第三介電層中，以該材料填充；一金屬層，其經形成在該第三介電層、該第一通孔和該第二通孔上；及一第四介電層，其經形成在該金屬層的部分上。
  9. 如請求項8之半導體裝置，其中：經形成在該金屬閘極上和該磊晶源極/汲極上的該鈦層各自包括： 從大約22奈米到大約24奈米的一範圍內的一寬度，及從大約2到大約4的一範圍內的一長寬比；及該第一通孔和該第二通孔各自包括：從大約14奈米到大約22奈米的一範圍內的一寬度，及從大約1到大約2的一範圍內的一長寬比。
  10. 如請求項8之半導體裝置，其中該鈦層包括從大約80埃到大約200埃的一範圍內的一厚度。
TW110124997A 2021-04-08 2021-07-07 用於半導體裝置效能增益的無氟介面 TWI790675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/225,835 US11437477B1 (en) 2021-04-08 2021-04-08 Fluorine-free interface for semiconductor device performance gain
US17/225,835 2021-04-08

Publications (2)

Publication Number Publication Date
TW202240776A TW202240776A (zh) 2022-10-16
TWI790675B true TWI790675B (zh) 2023-01-21

Family

ID=82804363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124997A TWI790675B (zh) 2021-04-08 2021-07-07 用於半導體裝置效能增益的無氟介面

Country Status (3)

Country Link
US (3) US11437477B1 (zh)
CN (1) CN114927419A (zh)
TW (1) TWI790675B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220328626A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Contact Structures for Semiconductor Devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351563A1 (en) * 2015-05-28 2016-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing process thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102403734B1 (ko) * 2017-11-14 2022-05-30 삼성전자주식회사 집적회로 장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351563A1 (en) * 2015-05-28 2016-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing process thereof

Also Published As

Publication number Publication date
TW202240776A (zh) 2022-10-16
US20240145561A1 (en) 2024-05-02
US20220384592A1 (en) 2022-12-01
CN114927419A (zh) 2022-08-19
US11437477B1 (en) 2022-09-06
US11908909B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
US8992792B2 (en) Method of fabricating an ultra low-k dielectric self-aligned via
US9006106B2 (en) Method of removing a metal hardmask
US8987139B2 (en) Method of patterning a low-k dielectric film
US6559049B2 (en) All dual damascene oxide etch process steps in one confined plasma chamber
TW201826386A (zh) 用於高深寬比結構之移除方法
US20100091424A1 (en) Method for reducing sidewall etch residue
JP2020520554A (ja) 超伝導体相互接続のための予洗浄および堆積の方法
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
US11842930B2 (en) Gap patterning for metal-to-source/drain plugs in a semiconductor device
US20240145561A1 (en) Fluorine-free interface for semiconductor device performance gain
WO2019041858A1 (zh) 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置
US20070093069A1 (en) Purge process after dry etching
TW202234140A (zh) 極紫外光(euv)光阻的圖案化顯影方法
TWI843902B (zh) 用於減除式自我對齊之方法及裝置
US20230343842A1 (en) Topology selective and sacrificial silicon nitride layer for generating spacers for a semiconductor device drain
TW200408004A (en) Method for controlling etch bias of carbon doped oxide films
US7265053B2 (en) Trench photolithography rework for removal of photoresist residue
KR20150095593A (ko) Ge-함유 반도체 장치에의 컨택 형성
TWI791285B (zh) 用於連接兩個半導體裝置的原子層沉積接合層
KR100634258B1 (ko) 반도체 장치의 제조방법
KR101019704B1 (ko) 반도체 소자의 제조 방법
JP2005327884A (ja) 半導体装置の製造方法