CN112004611A - 超声换能器装置以及制造超声换能器装置的方法 - Google Patents

超声换能器装置以及制造超声换能器装置的方法 Download PDF

Info

Publication number
CN112004611A
CN112004611A CN201980027501.XA CN201980027501A CN112004611A CN 112004611 A CN112004611 A CN 112004611A CN 201980027501 A CN201980027501 A CN 201980027501A CN 112004611 A CN112004611 A CN 112004611A
Authority
CN
China
Prior art keywords
substrate
insulating layer
layer
cavity
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980027501.XA
Other languages
English (en)
Inventor
基思·G·菲费
刘建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Butterfly Network Inc
Original Assignee
Butterfly Network Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Butterfly Network Inc filed Critical Butterfly Network Inc
Publication of CN112004611A publication Critical patent/CN112004611A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207—Driving circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本文描述的技术的各方面涉及包括电容式微机械超声换能器(CMUT)的超声换能器装置以及用于在超声换能器装置中形成CMUT的方法。一些实施方式包括通过在第一衬底上形成第一绝缘材料层、在第一绝缘材料层上形成第二绝缘材料层、并且然后在第二绝缘材料中蚀刻腔来形成CMUT的腔。第二衬底可以键合到第一衬底以密封腔。第一绝缘材料层可以包括例如氧化铝。第一衬底可以包括集成电路。一些实施方式包括在形成第一绝缘层和第二绝缘层之前在第一衬底中形成硅通孔(TSV)(中间TSV工艺)或在键合第一衬底与第二衬底之后在第一衬底中形成硅通孔(TSV)(后TSV工艺)。

Description

超声换能器装置以及制造超声换能器装置的方法
相关申请的交叉应用
本申请要求根据35U.S.C.§119(e)于2018年3月9日提交的代理人案卷号为B1348.70045US00、并且题为“ULTRASOUND DEVICES AND METHODS FOR FABRICATINGULTRASOUND DEVICES”的美国专利申请序列第62/641,160号的权益，其全部内容在此通过引用并入本文中。
技术领域
总体而言，本文中描述的技术的各方面涉及超声换能器装置以及制造超声换能器装置的方法。
背景技术
超声换能器装置可以用于使用其频率相对于人类能听到的频率更高的声波来执行诊断成像和/或治疗。超声成像可以用于观察内部软组织体结构，例如，用于查找疾病源或排除任何病理。当超声脉冲被传送到组织中时(例如，通过使用探头)，声波被组织反射，其中不同组织反射不同程度的声。然后，这些反射声波可以被记录并且作为超声图像被显示给操作者。声信号的强度(幅度)以及波行进通过身体所花费的时间提供用于产生超声图像的信息。可以使用超声换能器装置形成许多不同类型的图像，包括实时图像。例如，可以生成示出组织的二维截面、血液流动、组织随时间的运动、血液的位置、特定分子的存在、组织的硬度或三维区域的解剖结构的图像。
发明内容
根据一个方面，一种制造超声换能器装置的方法包括：在包括有集成电路的第一衬底上形成第一绝缘层和第二绝缘层，其中第二绝缘层中存在第一腔；以及将第二衬底键合到第一衬底以密封第一腔。在一些实施方式中，该方法还包括在形成第一绝缘层和第二绝缘层之前，使用中间TSV工艺在第一衬底中形成硅通孔(TSV)。在一些实施方式中，该方法还包括在将第二衬底键合到第一衬底之后，使用后TSV在第一衬底中形成硅通孔(TSV)。在一些实施方式中，第二衬底包括绝缘体上硅(SOI)衬底。
根据另一方面，一种制造超声换能器装置的方法包括：在第一衬底上形成第一绝缘层；在第一绝缘层上形成第二绝缘层；在第二绝缘层中形成第一腔；以及将第二衬底键合到第一衬底以密封第一腔，其中第二衬底包括集成电路。在一些实施方式中，该方法还包括在将第二衬底键合到第一衬底之前，使用中间TSV工艺在第二衬底中形成硅通孔(TSV)。在一些实施方式中，该方法还包括在将第二衬底键合到第一衬底之后，使用后TSV在第二衬底中形成硅通孔(TSV)。在一些实施方式中，第一衬底包括绝缘体上硅(SOI)衬底。
以上方法中的任何方法的一些实施方式包括以下特征。在一些实施方式中，第一绝缘层包括氧化铝。在一些实施方式中，第二绝缘层包括氧化硅。在一些实施方式中，第二衬底包括氧化硅层，并且将第二衬底键合到第一衬底包括在第二衬底上的氧化硅层与第一衬底上的第二绝缘层之间形成氧化硅-氧化硅键合。
在一些实施方式中，方法还包括在第二衬底上形成第三绝缘层，其中第三绝缘层包括氧化铝。在一些实施方式中，第二绝缘层包括氧化硅，并且将第二衬底键合到第一衬底包括在第二衬底上的第三绝缘层与第一衬底上的第二绝缘层之间形成氧化铝-氧化硅键合。
在一些实施方式中，方法还包括在第二衬底上的第三绝缘层上形成第四绝缘层，以及在第四绝缘层中形成第二腔。在一些实施方式中，第四绝缘层包括氧化硅。在一些实施方式中，第二衬底包括氧化硅层，并且将第二衬底键合到第一衬底包括在第二衬底上的第四绝缘层与第一衬底上的第二绝缘层之间形成氧化硅-氧化硅键合。在一些实施方式中，将第二衬底键合到第一衬底包括将第一腔与第二腔对准。
在一些实施方式中，在第二绝缘层中形成第一腔包括向下蚀刻第二绝缘层到达第一绝缘层，并且第一绝缘层用作该蚀刻的蚀刻停止层。在一些实施方式中，方法还包括在第一衬底上形成第五绝缘层，并且在第一衬底上形成第一绝缘层包括将第一绝缘层形成在第五绝缘层上。在一些实施方式中，第五绝缘层包括氧化硅。在一些实施方式中，第一绝缘层的厚度在约0.005微米至0.100微米之间。在一些实施方式中，方法还包括在第一腔内形成第一绝缘层上的自组装单层(SAM)。在一些实施方式中，形成第一绝缘层包括使用原子层沉积(ALD)。在一些实施方式中，形成第二绝缘层包括使用原子层沉积(ALD)。
根据另一方面，一种超声换能器装置包括：第一衬底，其包括集成电路；第一绝缘层，其形成在第一衬底上；第二绝缘层，其形成在第一绝缘层上；第一腔，其形成在第二绝缘层中；以及第二衬底，其键合到第一衬底，使得第二衬底密封第一腔。在一些实施方式中，超声换能器装置还包括第一衬底中的硅通孔(TSV)。在一些实施方式中，第二衬底包括绝缘体上硅(SOI)衬底。
根据另一方面，一种超声换能器装置包括：第一衬底；第一绝缘层，其形成在第一衬底上；第二绝缘层，其形成在第一绝缘层上；第一腔，其形成在第二绝缘层中；以及第二衬底，其键合到第一衬底，使得第二衬底密封第一腔，其中，第二衬底包括集成电路。在一些实施方式中，超声换能器装置还包括第二衬底中的硅通孔(TSV)。在一些实施方式中，第一衬底包括绝缘体上硅(SOI)衬底。
以上超声换能器装置中的任何超声换能器装置的一些实施方式包括以下特征。在一些实施方式中，第一绝缘层包括氧化铝。在一些实施方式中，第二绝缘层包括氧化硅。在一些实施方式中，第二衬底包括氧化硅层，并且第二衬底与第一衬底之间的键合包括第二衬底上的氧化硅层与第一衬底上的第二绝缘层之间的氧化硅-氧化硅键合。
在一些实施方式中，超声换能器装置包括形成在第二衬底上的第三绝缘层，其中，第三绝缘层包括氧化铝。在一些实施方式中，第二绝缘层包括氧化硅，并且第二衬底与第一衬底之间的键合包括第二衬底上的第三绝缘层与第一衬底上的第二绝缘层之间的氧化铝-氧化硅键合。
在一些实施方式中，超声换能器装置还包括形成在第二衬底上的第三绝缘层上的第四绝缘层，以及形成在第四绝缘层中的第二腔。在一些实施方式中，第四绝缘层包括氧化硅。在一些实施方式中，第二衬底包括氧化硅层，并且第二衬底与第一衬底之间的键合包括第二衬底上的第四绝缘层与第一衬底上的第二绝缘层之间的氧化硅-氧化硅键合。在一些实施方式中，第一腔与第二腔对准。
在一些实施方式中，超声换能器装置还包括第五绝缘层，其形成在第一衬底上，使得第一绝缘层形成在第三绝缘层上。在一些实施方式中，第五绝缘层包括氧化硅。在一些实施方式中，第一绝缘层的厚度在约0.005微米至0.100微米之间。在一些实施方式中，超声换能器装置还包括在第一腔内形成的第一绝缘层上的自组装单层(SAM)。
附图说明
将参照以下示例性且非限制性的附图来描述各个方面和实施方式。应当认识到，附图不一定按比例绘制。出现在多个附图中的项在其出现的所有附图中由相同或相似的附图标记指示。
图1至图25示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。制造次序包括在衬底中制造用于电容式微机械超声换能器(CMUT)的腔，所述衬底还包括有集成电路。制造次序还包括制造用于引线接合到包括有集成电路的衬底中的金属化部的开口。
图26至图38示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。制造次序包括在衬底中制造用于CMUT的腔，所述衬底还包括集成电路。制造次序还包括使用“中间TSV(TSV-Middle)”工艺在包括有集成电路的衬底中制造硅通孔(TSV)。
图39至图42示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。制造次序包括在衬底中制造用于CMUT的腔，所述衬底还包括集成电路。制造次序还包括使用“后TSV(TSV-Last)”工艺在包括有集成电路的衬底中制造TSV。
图43至图69示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。制造次序包括通过将两个衬底键合在一起并且将这两个衬底键合到包括有集成电路的衬底来制造用于CMUT的腔。制造次序还包括使用“中间TSV”工艺在包括有集成电路的衬底中制造TSV。
图70至图73示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。制造次序包括通过将两个衬底键合在一起并且将这两个衬底键合到包括有集成电路的衬底来制造用于CMUT的腔。制造次序还包括使用“后TSV”工艺在包括有集成电路的衬底中制造TSV。
图74和图75示出了在图1至图25所示制造次序的替选制造次序期间超声换能器装置的示例截面。
图76和图77示出了在图1至图25所示制造次序的替选制造次序期间超声换能器装置的示例截面。
图78和图79示出了在图1至图25所示制造次序的替选制造次序期间超声换能器装置的示例截面。
图80和图81示出了在图1至图25所示制造次序的替选制造次序期间超声换能器装置的示例截面。
图82示出了使用本文中描述的制造次序中的任何制造次序形成的超声换能器装置的示例俯视图。
图83示出了制造超声换能器装置的示例过程。
图84示出了制造超声换能器装置的另一示例过程。
图85示出了制造超声换能器装置的另一示例过程。
图86示出了制造超声换能器装置的另一示例过程。
具体实施方式
本文中描述了包括电容式微机械超声换能器(CMUT)的超声换能器装置以及在超声换能器装置中形成CMUT的方法。CMUT可以包括腔、底部电极和顶部膜。由于在底部电极与顶部膜之间施加的电信号，顶部膜可以振动并且传送超声信号。另外，接收到的超声信号可以使顶部膜振动，并且该振动可以在底部电极与顶部膜之间生成电信号。一些实施方式包括通过以下步骤形成CMUT的腔：在第一衬底上形成第一绝缘材料层、在第一绝缘材料层上形成第二绝缘材料层、并且然后在第二绝缘材料中蚀刻腔。第一衬底可以是包括有集成电路的互补金属氧化物半导体(CMOS)衬底。第二衬底可以键合到第一衬底以密封腔，并且该第二衬底可以包括CMUT的顶部膜。第二衬底可以是绝缘体上硅(SOI)衬底。
第一绝缘材料层可以包括例如氧化铝，并且第二绝缘材料层可以包括例如氧化硅。因此，来自第一绝缘层的氧化铝材料可以被设置在腔的底部，并且可以帮助减少装置操作期间(例如，换能器操作的“塌陷模式”期间)膜接触腔底部时膜的荷电，膜的荷电可能对装置性能产生负面影响。例如，腔底部处的荷电可以抵消在底部电极与顶部膜之间施加或生成的电信号。
一些实施方式包括在第二衬底上形成绝缘层例如氧化铝，使得腔的顶部包括氧化铝，氧化铝可以减少腔顶部处的荷电。一些实施方式包括在第二衬底上形成第一绝缘材料(例如，氧化铝)层，在第一绝缘材料层上形成第二绝缘材料(例如，氧化硅)层，并且然后在第二绝缘材料中蚀刻腔。然后，可以将顶部衬底上的腔与底部衬底上的腔对准，并且可以将这两个衬底键合在一起。这可以使得两个衬底之间的键合是氧化硅-氧化硅键合，氧化硅-氧化硅键合可以是在不同类型的氧化物之间进行键合的更强且/或更可靠的键合。一些实施方式包括仅以上述方式在第二衬底上形成腔。
本文中描述的用于形成CMUT的腔的方法可以：提供可接受的少量寄生电容，这可以改善对超声信号的感测；使得能够以可接受的低成本和高容量进行生产；以及提供用于以可接受的高水平性能和可靠性将第一衬底与第二衬底键合的接触表面。
一些实施方式包括在第一衬底中形成硅通孔(TSV)以用于将电信号传送到第一衬底中的集成电路以及从第一衬底中的集成电路传送电信号。本文中公开了用于在键合第一衬底和第二衬底之前形成TSV(中间TSV工艺)或在键合第一衬底和第二衬底之后形成TSV(后TSV工艺)的方法。超声换能器装置中的TSV可以是有帮助的，原因如下：
1.与可能需要较长电路径的用于将超声换能器装置电连接到外部环境的其他互连相比，TSV可以呈现出较低的寄生电感和电阻，实现超声换能器装置的较高功率效率和较少发热。
2.使用TSV可以有助于使用表面贴装技术(SMT)过程将超声换能器装置耦接至中介层。可以将中介层的焊料凸块中的大部分或全部焊料凸块一次性焊料键合到超声换能器装置的焊料凸块，并且可以使用单个机器将多个超声换能器装置一次性焊料键合到多个中介层。换言之，使用TSV可以有助于进行高吞吐量封装过程，该过程可以更好地适合于封装大量的超声换能器装置。
3.在超声成像期间，可以使超声换能器装置的上表面压靠对象。(应当注意，在成像期间，在超声换能器装置的上表面与对象之间可以设置有一个或更多个结构，例如声透镜。)TSV不被设置在超声换能器装置的上表面附近，并且因此可以较少地受到由于该压力造成的损坏。
4.用于电连接到超声换能器装置的其他互连结构可以从超声换能器装置的上表面侧向延伸。因此，由于该侧向延伸，经封装的超声换能器装置的上表面的尺寸可以大于超声换能器装置自身的上表面。(为了测量这些尺寸，可以从鸟瞰图向下观看经封装的超声换能器装置。经封装的超声换能器装置的上表面的尺寸可以是当向下观看超声换能器装置时能够从鸟瞰图看到的经封装的超声换能器装置的总面积。超声换能器装置的上表面的尺寸可以是当向下观看超声换能器装置时能够从鸟瞰图看到的不包括任何互连或其他封装的仅超声换能器装置的面积。)如以上所讨论的，TSV不被设置在超声换能器装置的上表面附近，并且因此对超声换能器装置的上表面的尺寸没有显著贡献。在一些实施方式中，经封装的超声换能器装置的上表面的尺寸可以与未封装的片上超声的上表面的尺寸大致相同。(例如，经封装的超声换能器装置的上表面的尺寸可以在未封装的超声换能器装置的上表面的尺寸的100％至101％之间、100％至105％之间、100％至110％之间、100％至120％之间、100％至125％之间、100％至130％之间、100％至140％之间或100％至150％之间或者包括这些尺寸)。
避免通过互连使经封装的超声换能器装置的上表面的尺寸增大可以帮助减小超声换能器装置的整体尺寸并且实现超声换能器装置例如超声贴片的形状因子。减小超声换能器装置的整体尺寸还可以减少生产超声换能器装置的成本。另外，避免通过互连使经封装的超声换能器装置的上表面的尺寸增大可以例如帮助经封装的超声换能器装置的上表面在成像期间在对象的肋骨之间配合。这对于心脏成像尤其有帮助。另外，避免通过互连使经封装的超声换能器装置的上表面的尺寸增大可以帮助减少沉积在经封装的超声换能器装置的上表面上的声透镜材料的量。特别地，减小声透镜材料的厚度可以帮助减小由超声换能器装置生成的压力波的衰减。
应当认识到，如说明书和权利要求书中所使用的，在第二层“上”形成第一层可以意味着第一层直接形成在第二层上，或者第一层形成在第一层与第二层之间的一个或更多个其他层上。在衬底“上”形成第一层可以意味着第一层直接形成在衬底上，或者第一层形成在第一层与衬底之间的一个或更多个其他层上。
应当认识到，本文中描述的实施方式可以以许多方式中的任何方式来实现。以下仅出于说明性目的而提供具体实现方式的示例。应当认识到，所提供的这些实施方式和特征/能力可以单独使用、一起使用、或者以两个或更多个的任何组合使用，因为本文中描述的技术的各方面在该方面不受限制。
图1至图25示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。制造次序包括在衬底中制造用于电容式微机械超声换能器(CMUT)的腔，所述衬底还包括集成电路。制造次序还包括制造用于引线接合到包括有集成电路的衬底中的金属化部的开口。将认识到，示出的制造次序不是限制性的，并且一些实施方式可以包括另外的步骤以及/或者省去某些示出的步骤。
如图1所示，第一衬底102包括基础层(例如，体硅晶片)104、绝缘层106和金属化部108。基础层104的背面上形成有绝缘层110。金属化部108可以由铝、铜或任何其他合适的金属化材料形成，并且可以表示在第二衬底102中形成的集成电路的至少一部分。例如，金属化部108可以用作布线层，可以被图案化以形成一个或更多个电极，或者可以用于其他功能。在一些实施方式中，金属化部108可以电连接到基础层104内的其他金属化部(例如，布线层)。在一些实施方式中，金属化部108可以是电连接到基础层104内的其他金属化部的再分布层(再分布层可以被后处理，并且可以由铝铜合金制成)。因此，在实践中，第一衬底102可以包括多于一个金属化层和/或再分布层(其可以被后处理)，但是为简单起见仅示出了一个金属化部。第一衬底102可以是在商业代工厂制造的互补金属氧化物半导体(CMOS)衬底。可以作为前道工序(FEOL)过程的一部分在基础层104中形成诸如晶体管的半导体结构(未在图1中具体示出)。可以作为后道工序(BEOL)过程的一部分形成金属化部108。
如图2所示，在第一衬底102上形成层112和层114。层112可以是例如氮化物层，并且可以通过等离子体增强化学气相沉积(PECVD)形成。层114可以是例如通过氧化物的PECVD形成的氧化物层。
在图3中，从层114到金属化部108形成开口116。例如，通过将光致抗蚀剂层(未示出)图案化然后蚀刻层114和层112的露出区域来形成这样的开口，以为形成电极作准备。
在图4中，在第一衬底102上(通过合适的沉积和图案化)形成电极118和119。电极118和119被示为通过粘附结构120和122粘附至金属化部108。电极118和119可以包括任何合适的材料(例如，Al/Cu、Cu、Ti、TiN、W)。电极118和119可能未按比例示出，例如，电极118和119中示出的向下突起可能在高度上明显小于电极118和119的其余部分的高度。可以执行化学机械平坦化(CMP)(例如，以获得小于5埃的层114的粗糙度)。
在图5中，在第一衬底102上形成第一绝缘层124。第一绝缘层124可以包括例如使用原子层沉积(ALD)形成的高质量氧化硅。第一绝缘层124的厚度例如可以约为0.001微米至0.100微米。例如，第一绝缘层218的厚度可以约为0.02微米。
在图6中，在第一绝缘层124上形成第二绝缘层126。第二绝缘层126可以包括例如通过原子层沉积(ALD)形成的氧化铝(Al2O3)。第二绝缘层126的厚度例如可以约为0.005微米至0.100微米。例如，第二绝缘层126的厚度可以约为0.3微米。
在图7中，在第二绝缘层126上形成第三绝缘层128。在一个实施方式中，第三绝缘层128相对于第二绝缘层126具有蚀刻选择性，并且可以包括例如使用等离子体增强化学气相沉积(PECVD)形成的氧化硅。第三绝缘层128的厚度例如可以约为0.001微米至0.3微米。例如，第三绝缘层128的厚度可以约为0.2微米。
在图8中，在第一衬底102的第三绝缘层128上形成抗蚀剂层130(例如，光致抗蚀剂)。在图9中，抗蚀剂层130被图案化(例如，使用掩模和光学曝光)。然后，第三绝缘层128的通过图案化被露出的部分被蚀刻(使用任何合适的蚀刻剂)，其中第二绝缘层126用作蚀刻停止层。如以下将描述的，图案化的第三绝缘层128可以形成作为电容式微机械超声换能器(CMUT)的一部分的腔。CMUT可以包括在腔内振动的顶膜(在下面进一步详细描述)。存在于腔的底部的来自第二绝缘层126的氧化铝材料可以帮助减少装置操作期间(例如，在换能器操作的“塌陷模式”期间)顶膜接触腔的底部时顶膜的荷电。
图10示出了以下可选步骤：在图案化之后，在第二绝缘层126上形成氧化铝薄层、并且然后形成自组装单层(SAM)129的薄层(例如，以七氟四氢癸基三氯硅烷或十二烷基三氯硅烷为前体的SAM层)。(由于第二绝缘层126也可以是氧化铝，因此未单独示出氧化铝薄层)。在腔的底部处形成的自组装单层可以有助于减少装置操作期间(例如，在换能器操作的“塌陷模式”期间)顶膜接触腔底部时顶膜对腔底部的粘滞。下文中示出的附图未示出可选的自组装单层129，但是应当认识到，在某些实施方式中可以存在自组装单层129。在一些实施方式中，自组装单层129的厚度可以约为1纳米。
图11示出了抗蚀剂层130的去除(使用任何合适的剥离剂)以及产生的被限定在第三绝缘层128中的腔132。由于本申请的各方面在这点上不受限制，因此可以形成任何合适数目和构造的腔132。因此，尽管在图11的非限制性截面视图中仅示出了一个腔132，但是应当认识到，在一些实施方式中可以形成更多的腔132。例如，腔132的阵列可以包括数百个腔、数千个腔、数万个腔或者更多的腔，以形成具有期望大小的超声换能器阵列。
在最终形成超声换能器时，腔132可以采用各种形状(从顶侧观察)之一以提供期望的膜形状。例如，腔132可以具有圆形轮廓或多边轮廓(例如，矩形轮廓、六边形轮廓、八边形轮廓)。
现在参照图12，示出了第二衬底202(其将提供用于密封第一衬底102的腔132的顶膜)。第二衬底202可以是例如包括处理层204(例如，硅处理层)、掩埋氧化物(BOX)层206和硅器件层208的绝缘体上硅(SOI)衬底。被设置在处理层204的背面上设置有氧化物层210。在一些实施方式中，可以不存在氧化物层210。硅器件层208可以由单晶硅形成，并且在一些实施方式中可以被掺杂。在一些实施方式中，硅器件层208可以是高掺杂的P型，但是可以替选地使用N型掺杂。当使用掺杂时，掺杂可以是均匀的或者可以被图案化(例如，通过在图案化区域中注入)。由于掺杂的方式不是限制性的，因此硅器件层208可能在获得SOI晶片时已经被掺杂，或者可能通过离子注入被掺杂。在一些实施方式中，硅器件层208可以由多晶硅或非晶硅形成。在任一情况下，硅器件层208可以被掺杂或不被掺杂。
如图13所示，在第二衬底202上形成氧化物层212。氧化物层212可以是热硅氧化物，但是应当认识到，可以替选地使用除热氧化物之外的氧化物。
如图14至图15所示，然后，第一衬底102和第二衬底202键合在一起。在一些实施方式中，这样的键合可以仅涉及使用低温(例如，450℃以下)，这可以防止对第一衬底102上的电路的损坏。在第三绝缘层128包括氧化物的实施方式中，键合可以是氧化物-氧化物键合——即第三绝缘层128(即，氧化物)与氧化物层212之间的键合。例如，在第三绝缘层128包括氧化硅并且氧化物层212包括氧化硅的实施方式中，键合可以是氧化硅-氧化硅键合。
在图16中，去除第二衬底202的氧化物层210和处理层204。例如，可以使用研磨、蚀刻或者任何其他合适的技术或技术的组合。如将在下面讨论的，其余硅器件层208和氧化物层212可以限定一个或更多个电容式微机械超声换能器(CMUT)的顶膜。
在图17中，在硅器件层208、氧化物层212、第三绝缘层128、第二绝缘层126、第一绝缘层124和层114中形成开口303。可以使用任何合适的图案化和蚀刻剂来形成开口303。
在图18中，对形成在第二衬底202上的绝缘层206(例如，氧化硅)添加了另外的材料。绝缘层206衬在开口303上。
如图19至图20所示，在绝缘层206、硅器件层208、氧化物层212、第三绝缘层128、第二绝缘层126和第一绝缘层124中形成开口302。在绝缘层206中形成开口304。可以使用任何合适的图案化和蚀刻剂来形成开口302和开口304。如将在下面进一步描述的，开口302和开口304可以用于有助于第一衬底102与CMUT的顶膜之间的电接触。
在图21中，在开口302内沉积金属306，使得金属306衬在开口302上并且沉积在硅器件层208的与开口302相邻的部分上。在开口304上沉积金属308，使得金属308填充开口304并且沉积在硅器件层208的与开口304相邻的部分上。金属308和金属306可以包括例如铝。
在图22中，使用任何合适的蚀刻剂来蚀刻绝缘层206的处于腔132上方的一部分。
在图23中，向绝缘层206添加另外的材料。该材料形成在金属306和金属308上并且衬在开口302上。在进行该材料添加之前蚀刻腔132上方的绝缘层206(如图22所示)可以帮助减少被布置在腔132上方的材料的多少并且改善包括腔132的超声换能器的声学性能。例如，可以将腔132上方的材料的厚度控制为约6微米。
在图24中，在第二衬底202上形成钝化材料314(例如，双层SiOx/SiN)。钝化材料314形成在绝缘层206上，并且衬在开口302和开口303上。
在图25中，开口303被进一步向下蚀刻到金属化部108。开口303可以构成用于引线接合到第一衬底并且特别地引线接合到金属化部108的接入点。这样的引线接合可以构成从外部装置(未示出)到第一衬底102的电路的电连接。
以上描述的过程可以用于生产电容式微机械超声换能器(CMUT)。腔132可以是CMUT的微机械腔，腔132上方的硅器件层208(和层212)可以是CMUT的顶膜，并且腔132下方的电极118可以是CMUT的底部电极。第一衬底102内的电路可以通过电连接到电极118的金属化部108以及粘附结构120和122将电信号传送到CMUT的底部电极(即，电极118)。第一衬底102内的电路可以通过电连接到硅器件层208的金属化部108、粘附结构120和122、电极119以及金属306将电信号传送到CMUT的顶膜(即，硅器件层208)。金属306可以电连接到硅器件层208上的金属308和其他金属结构，以在硅器件层208的可以用作多个CMUT的顶膜的部分上分布电信号。对于金属306和金属308的进一步讨论，参见图82。以上关于CMUT和金属连接的讨论也适用于图26至图38以及图39至图42中示出的过程。
图26至图38示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。该制造次序包括在衬底中制造用于电容式微机械超声换能器(CMUT)的腔，所述衬底还包括集成电路。该示例性实施方式的制造次序消除了对引线接合形成的需要并且进一步包括使用“中间TSV”工艺在包括有集成电路的衬底中制造硅通孔(TSV)。将认识到，示出的制造次序不是限制性的，并且一些实施方式可以包括另外的步骤以及/或者省去某些示出的步骤。
如图26所示，第一衬底102包括基础层(例如，体硅晶片)104以及形成在基础层104的背面上的绝缘层110。第一衬底102可以是互补金属氧化物半导体(CMOS)衬底。可以作为前道工序(FEOL)过程的一部分在基础层104中形成诸如晶体管的半导体结构(未在图26中具体示出)。
在图27中，在基础层104中蚀刻沟槽105(使用任何合适的蚀刻剂)。例如，可以使用干反应离子蚀刻(DRIE)，其中沟槽105的深度由所使用的DRIE循环的数目以及每个循环的蚀刻速率控制。
在图28中，在沟槽105中沉积衬里材料107(例如，氧化硅层、诸如钛或钽的势垒层和/或诸如铜的种子层)和过孔材料109(例如，铜、掺杂多晶硅、或者钨)以形成硅通孔(TSV)111。这可以通过三个步骤来完成：衬里材料107的毯式(blanket)沉积，然后进行过孔材料109的毯式沉积，然后进行向下到第一衬底102的顶部的CMP。
在图29中，作为后道工序(BEOL)过程的一部分在第一衬底102上形成金属化部108和绝缘层106。金属化部108可以由铝、铜或任何其他合适的金属化材料形成，并且可以表示在第二衬底102中形成的集成电路的至少一部分。例如，金属化部108可以用作布线层，可以被图案化以形成一个或更多个电极，或者可以用于其他功能。在实践中，第一衬底102可以包括多于一个金属化层和/或后处理的再分布层，但是为了简单起见，仅示出了一个金属化部。金属化部108的一部分113形成为与TSV 111接触。图26至图29中示出的用于形成第一衬底102的步骤可以在商业代工厂处执行。TSV 111在FEOL过程之后但在BEOL过程之前形成。这可以被认为是“中间TSV”工艺。
在这一点上，在图2至图15中概述的第一实施方式的处理步骤可以在图29的中间结构上执行，以得到图30中描绘的结构。即，图30的结构包括与图15所示结构类似的键合的第一衬底102和第二衬底202，除了图30的结构还包括TSV 111来代替清除开口303(图17)以用于引线接合目的。然后，类似于图16，如图31所示，去除第二衬底的氧化物层210、处理层204和BOX层206。
在图32至图33中，在BOX层206、硅器件层208、氧化物层212、第三绝缘层128、第二绝缘层126和第一绝缘层124中形成开口302。在BOX层206中形成开口304。可以使用任何合适的图案化和蚀刻剂来形成开口302和开口304。如将在下面进一步描述的，开口302和开口304将用于有助于第一衬底102与CMUT的顶部膜之间的电接触。
在图34中，在开口302内沉积金属306，使得金属306衬在开口302上并且沉积在硅器件层208的与开口302相邻的部分上。在开口304上沉积金属308，使得金属308填充开口304并且沉积在硅器件层208的与开口304相邻的部分上。金属308和金属306可以包括例如铝。
在图35中，使用任何合适的蚀刻剂来蚀刻BOX层206的处于腔132上方的一部分。
在图36中，向BOX层206添加另外的材料。该材料形成在金属306和金属308上并且衬在开口302上。在进行该材料添加之前蚀刻腔132上方的BOX层206(如图35所示)可以帮助减少被布置在腔132上方的材料的多少并且改善包括腔132的超声换能器的声学性能。例如，可以将腔132上方的材料的厚度控制为约6微米。
在图37中，在第二衬底202上形成钝化材料314(例如，聚酰亚胺)。钝化材料314形成在BOX层206上并且衬在开口302上。
在图38中，以任何合适的方式去除第一衬底102的绝缘层110并且使基础层104变薄。例如，可以使用研磨、蚀刻或者任何其他合适的技术或技术的组合。在第一衬底的研磨期间，可以使用紫外线释放研磨带来处理衬底。例如，在第一衬底102的研磨期间，紫外线释放研磨带可以将衬底202的顶部粘附至表面。作为使基础层104变薄的结果，使TSV 111露出。因此，TSV 111可以耦接(例如，通过中介层，未示出)至外部装置(未示出)，从而实现从外部装置到TSV 111、金属化部108以及第一衬底102内的电路的电信号传送。再次强调，这可以避免对于如图1至图25的过程所示那样产生向下到达金属化部108的开口303以及引线接合到第一衬底102的需要。
图39至图42示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。制造次序包括在衬底中制造用于电容式微机械超声换能器(CMUT)的腔，所述衬底还包括集成电路。该示例性实施方式的制造次序消除了对引线接合形成的需要并且进一步包括使用“后TSV”工艺在包括有集成电路的衬底中制造硅通孔(TSV)。将认识到，示出的制造次序不是限制性的，并且一些实施方式可以包括另外的步骤以及/或者省去某些示出的步骤。
参照图39，描绘了包括第一衬底102被键合到第二衬底202的键合结构。可以使用图1至图16以及图19至图24中示出的处理步骤来形成图39中示出的结构；换言之，在该实施方式中，没有形成开口303(如图17和图18所示)。
然后，如图40所示，以任何合适的方式去除第一衬底102的绝缘层110并且使基础层104变薄。例如，可以使用研磨、蚀刻或者任何其他合适的技术或技术的组合。在第一衬底的研磨期间，可以使用紫外线释放研磨带来处理衬底。例如，在第一衬底102的研磨期间，紫外线释放研磨带可以将衬底202的顶部粘附至表面。
在图41中，在基础层104中蚀刻沟槽105(使用任何合适的蚀刻剂)。
在图42中，在沟槽105中沉积衬里材料107(例如，氧化硅层、诸如钛或钽的势垒层和/或诸如铜的种子层)和过孔材料109(例如，铜、掺杂多晶硅、或者钨)以形成硅通孔(TSV)111。这可以通过三个步骤来完成：衬里材料107的毯式沉积，然后进行过孔材料109的毯式沉积，然后进行向下到第一衬底102的顶部的CMP。TSV 111可以耦接(例如，通过中介层，未示出)至外部装置(未示出)，从而实现从外部装置到TSV 111、金属化部108以及第一衬底102内的电路的电信号传送。这可以避免对于如图1至图25的过程所示那样产生向下到达金属化部108的开口303以及引线接合到第一衬底102的需要。TSV 111在FEOL过程和BEOL过程之后形成。这可以被认为是“后TSV”工艺。
图43至图69示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。制造次序包括通过将两个衬底键合在一起并且将这两个衬底键合到包括有集成电路的衬底来制造用于电容式微机械超声换能器(CMUT)的腔。该示例性实施方式的制造次序消除了对引线接合形成的需要并且进一步包括使用“中间TSV”工艺在包括有集成电路的衬底中制造硅通孔(TSV)。将认识到，示出的制造次序不是限制性的，并且一些实施方式可以包括另外的步骤以及/或者省去某些示出的步骤。
如图43所示，第二衬底202以绝缘体上硅(SOI)衬底开始，该绝缘体上硅(SOI)衬底包括处理层204(例如，硅处理层)、掩埋氧化物(BOX)层206和硅器件层208。在处理层204的背面上设置有氧化物层210。在一些实施方式中，可以不存在氧化物层210。硅器件层208可以由单晶硅形成，并且在一些实施方式中可以被掺杂。在一些实施方式中，硅器件层208可以是高掺杂的P型，但是可以替选地使用N型掺杂。当使用掺杂时，掺杂可以是均匀的或者可以被图案化(例如，通过在图案化区域中注入)。由于掺杂的方式不是限制性的，因此硅器件层208可能在获得SOI晶片时已经被掺杂，或者可能通过离子注入被掺杂。在一些实施方式中，硅器件层208可以由多晶硅或非晶硅形成。在任一情况下，硅器件层208可以被掺杂或不被掺杂。
如图44所示，在第二衬底202上形成氧化物层212。氧化物层212可以是热硅氧化物，但是应当认识到，可以替选地使用除热氧化物之外的氧化物。
如图45所示，使用任何合适的技术(例如，使用合适的蚀刻)将氧化物层212图案化以形成腔132。在该非限制性实施方式中，腔132延伸至硅器件层208的表面，但是在替选实施方式中，腔132可以不延伸至硅器件层208的表面。在一些实施方式中，氧化物层212可以被蚀刻到硅器件层208的表面，并且然后可以形成另外的氧化物(例如，热硅氧化物)层，使得腔132由氧化物层限定。在一些实施方式中，腔132可以延伸到硅器件层208中。此外，在一些实施方式中，可以在腔132内形成诸如隔离柱的结构。
由于本申请的各方面在这点上不受限制，因此可以形成任何合适数目和构造的腔132。因此，尽管在图45的非限制性截面视图中仅示出了一个腔132，但是应当认识到，在一些实施方式中可以形成更多的腔132。例如，腔132的阵列可以包括数百个腔、数千个腔、数万个腔或者更多的腔，以形成具有期望大小的超声换能器阵列。
在最终形成超声换能器时，腔132可以采用各种形状(从顶侧观察)之一以提供期望的膜形状。例如，腔132可以具有圆形轮廓或多边轮廓(例如，矩形轮廓、六边形轮廓、八边形轮廓)。
图46示出了第二衬底202和第三衬底402。第三衬底402包括硅层215、氧化物层217和氧化物层213。
如图47所示，第二衬底202键合到第三衬底402。可以在低温下执行键合(例如，450℃以下的熔融键合)，但是然后可以进行高温下(例如，大于500℃)的退火以确保足够的键合强度。在示出的实施方式中，第二衬底202与第三衬底402之间的键合是氧化物层212与氧化物层213之间的氧化物-氧化物(即，SiO2-SiO2)键合。氧化物层212和氧化物层213的组合被示为氧化物层219。
如图48所示，以任何合适的方式去除氧化物层217并且使硅层215变薄。例如，可以使用研磨、蚀刻或者任何其他合适的技术或技术的组合。因此，第三衬底402中剩余的层包括硅层215和氧化物层213。这些层可以是薄层(例如，40微米、30微米、20微米、10微米、5微米、2.5微米、2微米、1微米或更小，包括小于40微米的范围内的任何范围或值)。然而，因为这些层被键合到具有其相应的处理层204的第二衬底202，所以可以保持足够的结构完整性以用于该处理步骤以及进一步的处理步骤。
在一些实施方式中，可能期望将形成在第一衬底202和第三衬底402中的一个或更多个超声换能器电隔离。因此，如图49所示，在硅层215中形成隔离沟槽418。在示出的实施方式中，隔离沟槽418从硅层215的背面延伸至氧化物层219，并且与上覆氧化物层219中由每个隔离沟槽418接触到的部分相比较窄(沿图中从左至右的方向)，以防止无意地穿过氧化物层219进入腔132中。因此，隔离沟槽418不影响腔132的结构完整性。然而，可以存在替选构造。
图50示出了使用任何合适的技术(例如，合适的沉积)利用绝缘材料420(例如，热硅氧化物与未掺杂的多晶硅组合)填充隔离沟槽418。应当注意，在示出的实施方式中，绝缘材料420完全填充隔离沟槽418，而并非简单地衬在隔离沟槽418上，这可以进一步有助于该阶段处器件的结构完整性，使器件更适合于进一步处理。
如图51所示，绝缘材料420被图案化(使用任何合适的蚀刻技术)，以准备好形成用于稍后进行的第一衬底202与第三衬底402的键合的键合位置。
如图52所示，然后在第三衬底402上形成键合结构426，以准备好将第三衬底402与第一衬底102键合。键合结构426中包括的材料的类型可以取决于要形成的键合的类型。例如，键合结构426可以包括适合于热压键合、共晶键合或硅化物键合的金属。在一些实施方式中，键合结构426可以包括导电材料，使得可以在第一衬底102与第二衬底402之间传送电信号。例如，在一些实施方式中，键合结构426可以包括金，并且可以通过电镀形成。在一些实施方式中，用于晶片级封装的材料和技术可以适用于第一衬底102与第三衬底402键合的情境。因此，例如，可以使用被选择以提供期望的粘附性、相互扩散势垒功能性和高键合质量的金属堆叠，并且键合结构426可以包括这样的金属堆叠。在图52中，键合结构426被示为粘附至硅层215上的粘附结构424。
如图53所示，第一衬底102包括基础层(例如，体硅晶片)104以及形成在基础层104的背面上的绝缘层110。第一衬底102可以是互补金属氧化物半导体(CMOS)衬底。可以作为前道工序(FEOL)过程的一部分在基础层104中形成诸如晶体管的半导体结构(未在图53中具体示出)。
在图54中，在基础层104中蚀刻沟槽105(使用任何合适的蚀刻剂)。
在图55中，在沟槽105中沉积衬里材料107(例如，氧化硅层、诸如钛或钽的势垒层和/或诸如铜的种子层)和过孔材料109(例如，铜、掺杂多晶硅、或者钨)以形成硅通孔(TSV)111。这可以通过三个步骤来完成：衬里材料107的毯式沉积，然后进行过孔材料109的毯式沉积，然后进行向下到第一衬底102的顶部的CMP。
在图56中，作为后道工序(BEOL)过程的一部分在第一衬底102上形成金属化部108和绝缘层106。金属化部108可以由铝、铜或任何其他合适的金属化材料形成，并且可以表示在第二衬底102中形成的集成电路的至少一部分。例如，金属化部108可以用作布线层，可以被图案化以形成一个或更多个电极，或者可以用于其他功能。在实践中，第一衬底102可以包括多于一个金属化层和/或后处理的再分布层，但是为了简单起见，仅示出了一个金属化部。金属化部108的一部分113形成为与TSV 111接触。图53至图56中示出的用于形成第一衬底102的步骤可以在商业代工厂处执行。TSV 111在FEOL过程之后但在BEOL过程之前形成。这可以被认为是“中间TSV”工艺。
如图57所示，在第一衬底102上形成层112和层114。层112可以是例如氮化物层，并且可以通过等离子体增强化学气相沉积(PECVD)形成。层114可以是例如通过氧化物的PECVD形成的氧化物层。
在图58中，从层114到金属化部108形成开口116。例如，通过将光致抗蚀剂层(未示出)图案化然后蚀刻层114和层112的露出区域来形成这样的开口，以准备好形成键合点。
在图59中，在第一衬底102上(通过合适的沉积和图案化)形成键合结构436。键合结构436被示为通过粘附结构120和122粘附至金属化部108。键合结构436可以包括用于与第三衬底402上的键合结构426键合的任何合适的材料。在一些实施方式中，可以形成低温共晶键合，并且在这样的实施方式中，键合结构426和键合结构436可以形成共晶对。例如，键合结构426和键合结构436可以形成铟-锡(In-Sn)共晶对、金-锡(Au-Sn)共晶对、铝-锗(Al-Ge)共晶对、或锡-银-铜(Sn-Ag-Cu)键合物。在Sn-Ag-Cu的情况下，材料中的两种可以在第三衬底402上形成为键合结构426，并且其余材料形成为键合结构436。键合结构436(以及本文中讨论的具有相似形式的其他键合结构)可能未按比例示出，例如，键合结构436中示出的向下突起可能在高度上明显小于键合结构436的其余部分的高度。
如图60至图61所示，然后，将第一衬底102和第三衬底402键合在一起。在一些实施方式中，这样的键合可以仅涉及使用低温(例如，在450℃以下)，这可以防止对第一衬底102上的其他部件和金属化部108的损坏。
在示出的非限制性示例中，键合是共晶键合，使得键合结构426与键合结构436组合形成键合点118和119。键合点118和119形成第一衬底102与第三衬底402之间的电接触。作为进一步的非限制性示例，可以使用Au作为键合材料来形成热压键合。例如，键合结构426可以包括其上形成有镀Au的Ti/TiW/Au的种子层(通过溅射或以其他方式形成)，并且键合结构436可以包括其上形成有镀Ni/Au的TiW/Au的种子层(通过溅射或以其他方式形成)。钛层可以用作粘附层。TiW层可以用作粘附层和扩散势垒。镍可以用作扩散势垒。Au可以形成键合。可以替选地使用其他键合材料。
在图62中，去除氧化物层210、处理层204和BOX层206。例如，可以使用研磨、蚀刻或者任何其他合适的技术或技术的组合。
在图63至图64中，在BOX层206、硅器件层208、氧化物层212、第三绝缘层128、第二绝缘层126和第一绝缘层124中形成开口302。在BOX层206中形成开口304。可以使用任何合适的图案化和蚀刻剂来形成开口302和开口304。如将在下面进一步描述的，开口302和开口304将用于有助于第一衬底102与CMUT的顶部膜之间的电接触。
在图65中，在开口302内沉积金属306，使得金属306衬在开口302上并且沉积在硅器件层208的与开口302相邻的部分上。在开口304上沉积金属308，使得金属308填充开口304并且沉积在硅器件层208的与开口304相邻的部分上。金属308和金属306可以包括例如铝。
在图66中，使用任何合适的蚀刻剂来蚀刻BOX层206的处于腔132上方的一部分。
在图67中，向BOX层206添加另外的材料。该材料形成在金属306和金属308上并且衬在开口302上。在进行该材料添加之前蚀刻腔132上方的BOX层206(如图66所示)可以帮助减少被布置在腔132上方的材料的多少并且改善包括腔132的超声换能器的声学性能。例如，可以将腔132上方的材料的厚度控制为约6微米。
在图68中，在第二衬底202上形成钝化材料314(例如，聚酰亚胺)。钝化材料314形成在BOX层206上并且衬在开口302上。
在图69中，以任何合适的方式去除第一衬底102的绝缘层110并且使基础层104变薄。例如，可以使用研磨、蚀刻或者任何其他合适的技术或技术的组合。在第一衬底的研磨期间，可以使用紫外线释放研磨带来处理衬底。例如，在第一衬底102的研磨期间，紫外线释放研磨带可以将衬底202的顶部粘附至表面。作为使基础层104变薄的结果，使TSV 111露出。因此，TSV 111可以耦接(例如，通过中介层，未示出)至外部装置(未示出)，从而实现从外部装置到TSV 111、金属化部108以及第一衬底102内的电路的电信号传送。
以上描述的过程可以用于生产电容式微机械超声换能器(CMUT)。腔132可以是CMUT的微机械腔，腔132上方的硅器件层208可以是CMUT的顶膜，并且腔132下方的硅层215可以是CMUT的底部电极。第一衬底102内的电路可以通过电连接到硅层215的金属化部108、粘附结构120和122、键合点118和粘附结构424将电信号传送到CMUT的底部电极(即，硅层215)。第一衬底102内的电路可以通过电连接到硅器件层208的金属化部108、粘附结构120和122、键合点119、粘附结构424以及金属306将电信号传送到CMUT的顶膜(即，硅器件层208)。金属306可以电连接到硅器件层208上的金属308和其他金属结构，以在硅器件层208的可以用作多个CMUT的顶膜的部分上分布电信号。对于金属306和金属308的进一步讨论，参见图82。以上关于CMUT和金属连接的讨论也适用于图70至图73中示出的过程。
图70至图73示出了根据本文中描述的某些实施方式的在形成超声换能器装置的制造次序期间超声换能器装置的示例截面。该制造次序包括通过将两个衬底键合在一起并且将这两个衬底键合到包括有集成电路的衬底来制造用于电容式微机械超声换能器(CMUT)的腔。该示例性实施方式的制造次序消除了对引线接合形成的需要并且进一步包括使用“后TSV”工艺在包括有集成电路的衬底中制造硅通孔(TSV)。将认识到，示出的制造次序不是限制性的，并且一些实施方式可以包括另外的步骤以及/或者省去某些示出的步骤。
参照图70，描绘了包括有键合到第一衬底102的两个键合衬底(第二衬底202和第三衬底402)的键合结构。可以使用图43至图52以及图57至图61中示出的处理步骤来形成图39中示出的结构，但是在该实施方式中，TSV 111(如图53至图56所示)尚未形成。
然后，如图71所示，以任何合适的方式去除第一衬底102的绝缘层110并且使基础层104变薄。例如，可以使用研磨、蚀刻或者任何其他合适的技术或技术的组合。在第一衬底的研磨期间，可以使用紫外线释放研磨带来处理衬底。例如，在第一衬底102的研磨期间，紫外线释放研磨带可以将衬底202的顶部粘附至表面。
在图72中，在基础层104中蚀刻沟槽105(使用任何合适的蚀刻剂)。
在图73中，在沟槽105中沉积衬里材料107(例如，氧化硅层、诸如钛或钽的势垒层和/或诸如铜的种子层)和过孔材料109(例如，铜、掺杂多晶硅、或者钨)以形成硅通孔(TSV)111。这可以通过三个步骤来完成：衬里材料107的毯式沉积，然后进行过孔材料109的毯式沉积，然后进行向下到第一衬底102的顶部的CMP。TSV 111可以耦接(例如，通过中介层，未示出)至外部装置(未示出)，从而实现从外部装置到TSV 111、金属化部108以及第一衬底102内的电路的电信号传送。TSV 111在FEOL过程和BEOL过程之后形成。这可以被认为是“后TSV”工艺。
在一些实施方式中，可以在不形成TSV的情况下使用图39至图73中示出的用于通过将两个衬底键合在一起而形成CMUT腔的过程。在这样的实施方式中，可以产生到第一衬底102中的金属化部的开口，以有助于将第一衬底引线接合到外部装置。对于该过程的进一步讨论，参见于2015年6月30日授权(并且转让给本申请的受让人)的题为“MICROFABRICATED ULTRASONIC TRANSDUCERS AND RELATED APPARATUS AND METHODS”的美国专利第9,067,779号，该美国专利在此通过引用以其全部内容并入本文中。
图74和图75示出了在图1至图25所示制造次序的替选制造次序期间超声换能器装置的示例截面。图74示出了在图14所示的制造步骤之后在第二衬底202上形成的另外的两个层，即第四绝缘层214和第五绝缘层216。特别地，第四绝缘层214形成在氧化物层212上，并且第五绝缘层216形成在第四绝缘层214上。第四绝缘层214可以包括例如使用原子层沉积(ALD)形成的高质量氧化硅。第四绝缘层214的厚度可以约为0.001微米至0.100微米。例如，第四绝缘层214的厚度可以约为0.02微米。可以使用与图5中示出的用于形成第一绝缘层124的过程相同的过程来形成第四绝缘层214。第五绝缘层216可以包括例如通过原子层沉积(ALD)形成的氧化铝(Al2O3)。第五绝缘层216的厚度可以例如约为0.005微米至0.100微米。例如，第五绝缘层216的厚度可以约为0.03微米。可以使用与图6中示出的用于形成第二绝缘层126的过程相同的过程来形成第五绝缘层216。图75示出了第一衬底102与第二衬底202的键合。在一些实施方式中，这样的键合可以仅涉及使用低温(例如，450℃以下)，这可以防止对第一衬底102上的电路的损坏。在第三绝缘层128包括氧化物并且第五绝缘层216包括氧化物的实施方式中，键合可以是氧化物-氧化物键合，即，第三绝缘层128(即，氧化物)与第五绝缘层216(即，氧化物)之间的键合。例如，如果第三绝缘层128包括氧化硅并且第五绝缘层216包括氧化铝，则键合可以是氧化硅-氧化铝键合。在第五绝缘层216包括氧化铝并且第二绝缘层126包括氧化铝的实施方式中，腔132的顶部和底部两者均可以包括氧化铝，如上面所讨论的，这可以帮助减少装置操作期间腔顶部(即，腔的顶膜)接触腔底部时腔顶部的荷电。其余制造次序可以以与图16至图25所示方式类似的方式进行。
图76和图77示出了在图1至图25所示制造次序的替选制造次序期间超声换能器装置的示例截面。图76示出了在第二衬底202上形成的另外的三个层，即第四绝缘层214、第五绝缘层216和第六绝缘层218。第四绝缘层214和第五绝缘层216可以以与图74所述方式类似的方式形成。在一个实施方式中，第六绝缘层218具有相对于第五绝缘层216的蚀刻选择性，并且可以包括例如使用等离子体增强化学气相沉积(PECVD)形成的氧化硅。第三绝缘层218的厚度可以例如约为0.001微米至0.3微米。例如，第六绝缘层218的厚度可以约为0.2微米。可以使用与图7中示出的用于形成第三绝缘层128的过程相同的过程来形成第六绝缘层218。可以以与图8至图9所示方式类似的方式使用抗蚀剂和蚀刻将第六绝缘层218图案化以形成腔133。图77示出了第一衬底102与第二衬底202的键合。在一些实施方式中，这样的键合可以仅涉及使用低温(例如，450℃以下)，这可以防止对第一衬底102上的电路的损坏。在第三绝缘层128包括氧化物并且第六绝缘层218包括氧化物的实施方式中，键合可以是氧化物-氧化物键合，即，第三绝缘层128(即，氧化物)与第六绝缘层218(即，氧化物)之间的键合。例如，如果第三绝缘层128包括氧化硅并且第六绝缘层218包括氧化硅，则键合可以是氧化硅-氧化硅键合。在图77中，第三绝缘层128与第六绝缘层218的组合被示为绝缘层221。在第五绝缘层216包括氧化铝并且第二绝缘层126包括氧化铝的实施方式中，腔132的顶部和底部两者均可以包括氧化铝，如上面所讨论的，这可以帮助减少装置操作期间腔顶部(即，腔的顶膜)接触腔底部时腔顶部的荷电。在一些实施方式中，第一衬底102与第二衬底202可以在键合之前对准，使得在键合时腔132与腔133对准，如图77所示。在图77中，腔132与腔133的组合被示为腔135。其余制造次序可以以与图16至图25所示方式类似的方式进行。
还应该注意，在图76至图77中示出的替选制造次序中，CMUT的腔135可以由两个分开的绝缘层128和218中的两个分开的腔132和133形成，而在本文中描述的其他制造次序中，CMUT的腔132或133可以形成在仅一个绝缘层128或218中。在图76至图77的替选制造次序中，绝缘层128和218的厚度可以是以其他制造次序在其中形成腔132或133的绝缘层128或218的厚度的大约一半，使得CMUT的最终腔135的深度与以本文中描述的其他制造次序形成的腔132或133的深度相似。在一些实施方式中，可以在腔132和133两者中设置SAM层，使得最终腔135在其顶表面和底表面两者上均具有SAM层。可以参照图10找到对SAM层的进一步描述。
图78和图79示出了在图1至图25所示制造次序的替选制造次序期间超声换能器装置的示例截面。除了不存在第三绝缘层128和腔132，可以以与参照图77讨论的方式类似的方式形成图78所示的装置。图79示出了第一衬底102与第二衬底202的键合。在一些实施方式中，这样的键合可以仅涉及使用低温(例如，450℃以下)，这可以防止对第一衬底102上的电路的损坏。在第二绝缘层126包括氧化物并且第六绝缘层218包括氧化物的实施方式中，键合可以是氧化物-氧化物键合，即，第二绝缘层126(即，氧化物)与第六绝缘层218(即，氧化物)之间的键合。例如，如果第二绝缘层126包括氧化铝并且第六绝缘层218包括氧化硅，则键合可以是氧化铝-氧化硅键合。在第五绝缘层216包括氧化铝并且第二绝缘层126包括氧化铝的实施方式中，腔133(其可以是CMUT的腔)的顶部和底部两者均可以包括氧化铝，如上面所讨论的，这可以帮助减少装置操作期间腔顶部(即，腔的顶部膜)接触腔底部时腔顶部的荷电。其余制造次序可以以与图16至图25所示方式类似的方式进行。
图80和图81示出了在图1至图25所示制造次序的替选制造次序期间超声换能器装置的示例截面。除了不存在第三绝缘层128、第二绝缘层126和腔132，可以以与参照图77讨论的方式类似的方式形成图80所示的装置。图81示出了第一衬底102与第二衬底202的键合。在一些实施方式中，这样的键合可以仅涉及使用低温(例如，450℃以下)，这可以防止对第一衬底102上的电路的损坏。在第一绝缘层124包括氧化物并且第六绝缘层218包括氧化物的实施方式中，键合可以是氧化物-氧化物键合，即，第一绝缘层124(即，氧化物)与第六绝缘层218(即，氧化物)之间的键合。例如，如果第一绝缘层146包括氧化硅并且第六绝缘层218包括氧化硅，则键合可以是氧化硅-氧化硅键合。在图81中，第一绝缘层124与第六绝缘层218的组合被示为绝缘层223。在第五绝缘层216包括氧化铝的实施方式中，腔133(其可以是CMUT的腔)的顶部可以包括氧化铝，如上面所讨论的，这可以帮助减少装置操作期间腔顶部(即，腔的顶部膜)接触腔底部时腔顶部的荷电。其余制造次序可以以与图16至图25所示方式类似的方式进行。
应当注意，图74至图81中示出的替选制造次序中的某些替选制造次序可能导致CMUT的顶膜与使用图1至图25的制造次序形成的CMUT的顶膜相比具有更多的层。例如，与使用图1至图25的制造次序形成的顶膜(其中，该顶膜可以包括硅器件层208和氧化物层212而不包括另外的层)相比，图74至图81中示出的制造次序可能产生除了硅器件层208和氧化物层212之外还包括另外的绝缘层214、绝缘层216、和/或绝缘层218的顶膜。在图74至图81所示的替选制造次序中，可以控制绝缘层214、绝缘层216、绝缘层218、硅器件层208和/或氧化物层212的厚度，使得顶膜的厚度与使用图1至图25的制造次序形成的顶膜的厚度相似。
应当认识到，图74至图81中示出的替选制造次序也可以应用于图26至图42中示出的制造次序。还应当认识到，尽管上述制造次序中的任何制造次序可以讨论使用ALD形成氧化物(例如，氧化硅或氧化铝)，但是也可以替选地使用用于形成这些氧化物的任何其他过程。
图82示出了使用本文中描述的任何制造次序形成的超声换能器装置的示例俯视图。图82示出了将第一衬底102上的键合点/电极与一个或更多个CMUT的顶膜电连接的金属306的示例位置。图82还示出了将电信号从金属306分布到超声换能器装置的其他位置处的CMUT的顶膜的金属308的示例位置。金属306和金属308彼此电连接，并且可以被实现在相同或不同的金属层中。
已经描述和示出了用于形成超声换能器装置的各种方法。图83至图86示出了用于制造具有密封腔和集成电路的超声换能器装置并且实现与集成电路的电连接的互为替选的过程。
图83示出了用于制造超声换能器装置的示例过程8300。
在动作8302中，在第一衬底上形成第一绝缘层，其中，第一衬底包括集成电路。可以参照图6找到对动作8302的进一步描述。过程8300从动作8302进行到动作8304。
在动作8304中，在第一绝缘层上形成第二绝缘层。可以参照图7找到对动作8304的进一步描述。过程8300从动作8304进行到动作8306。
在动作8306中，在第二绝缘层中形成第一腔。可以参照图8至图11找到对动作8306的进一步描述。也可以参照图74和图76找到对动作8302、8304和8306的进一步描述。过程8300从动作8306进行到动作8308。
在动作8308中，将第二衬底键合到第一衬底以密封第一腔。可以参照图16、图75和图77找到对动作8308的进一步描述。过程8300从动作8308进行到动作8310。
在动作8310中，形成到第一衬底的接入点。接入点可以用于引线接合到第一衬底。可以参照图25找到对动作8310的进一步描述。
图84示出了用于制造超声换能器装置的示例过程8400。
在动作8402中，在第一衬底中形成硅通孔(TSV)，其中，第一衬底包括集成电路。可以参照图26至图29找到对动作8402的进一步描述。过程8400从动作8402进行到动作8404。
在动作8404中，在第一衬底上形成第一绝缘层。可以参照图6找到对动作8404的进一步描述。过程8400从动作8404进行到动作8406。
在动作8406中，在第一绝缘层上形成第二绝缘层。可以参照图7找到对动作8406的进一步描述。过程8400从动作8406进行到动作8408。
在动作8408中，在第二绝缘层中形成第一腔。可以参照图8至图11找到对动作8408的进一步描述。也可以参照图74和图76找到对动作8404、8406和8408的进一步描述。过程8400从动作8408进行到动作8410。
在动作8410中，将第二衬底键合到第一衬底以密封第一腔。可以参照图30、图75和图77找到对动作8410的进一步描述。
图85示出了用于制造超声换能器装置的示例过程8500。
在动作8502中，在第一衬底上形成第一绝缘层，其中，第一衬底包括集成电路。可以参照图6找到对动作8502的进一步描述。过程8500从动作8502进行到动作8504。
在动作8504中，在第一绝缘层上形成第二绝缘层。可以参照图7找到对动作8504的进一步描述。过程8500从动作8504进行到动作8506。
在动作8506中，在第二绝缘层中形成第一腔。可以参照图8至图11找到对动作8506的进一步描述。也可以参照图74和图76找到对动作8502、8504和8506的进一步描述。过程8500从动作8506进行到动作8508。
在动作8508中，将第二衬底键合到第一衬底以密封第一腔。可以参照图16、图75和图77找到对动作8508的进一步描述。过程8500从动作8508进行到动作8510。
在动作8510中，在第一衬底中形成硅通孔(TSV)。可以参照图41至图42找到对动作8510的进一步描述。
图86示出了用于制造超声换能器装置的示例过程8600。
在动作8602中，在第一衬底上形成第一绝缘层，其中，第一衬底包括集成电路。过程8600从动作8602进行到动作8604。
在动作8604中，在第一绝缘层上形成第二绝缘层。过程8600从动作8604进行到动作8606。
在动作8606中，在第二绝缘层中形成第一腔。可以参照图76、图78和图80找到对动作8602、8604和8606的进一步描述。过程8600从动作8606进行到动作8608。
在动作8608中，将第二衬底键合到第一衬底以密封第一腔。可以参照图77、图79和图81找到对动作8608的进一步描述。
在一些实施方式中，可以如以上参照图26至图29所述那样在动作8602之前在第二衬底中形成TSV。在一些实施方式中，可以如以上参照图41至图42所述那样在动作8608之后在第二衬底中形成TSV。在一些实施方式中，可以如以上参照图25所述那样在动作8608之后形成到第二衬底的接入点。接入点可以用于引线接合到第二衬底。
各种发明构思可以体现为一个或更多个过程，已经提供了关于这些过程的示例。可以以任何合适的方式对作为每个过程的一部分执行的动作排序。因此，可以构造以与所示顺序不同的顺序执行动作的实施方式，其可以包括同时执行一些动作，即使在说明性实施方式中将这些动作示为顺序动作。此外，可以组合和/或省去过程中的一个或更多个过程，并且过程中的一个或更多个过程可以包括另外的步骤。
本公开内容的各个方面可以单独使用、组合使用、或者以前面描述的实施方式中未具体讨论的各种布置使用，并且因此在其应用中不限于前面的描述中阐述的或附图中示出的部件的细节和布置。例如，一个实施方式中描述的方面可以与其他实施方式中描述的方面以任何方式组合。
除非清楚地被指示为相反含义，否则如本文在说明书中和在权利要求中使用的不定冠词“a”和“an”应当被理解为意指“至少一个”。
如本文在说明书中和权利要求中使用的短语“和/或”应当被理解为意指如此结合的元素中的“任一者或两个都”，即，在一些情况下结合地存在而在其他情况下分离地存在的要素。用“和/或”列出的多个元素应当以相同的方式解释，即，如此结合的元素中的“一个或更多个”元素。除了由“和/或”子句具体标识的元素之外，可以可选性地存在其他元素，无论是与这些被具体标识的元素相关还是不相关。因此，作为非限制性示例，在与诸如“包括”的开放式语言结合使用时，对“A和/或B”的引用在一个实施方式中可以仅指A(可选地包括除了B之外的元素)；在另一实施方式中可以仅指B(可选地包括除了A之外的元素)；在又一实施方式中可以指A和B两者(可选地包括其他元素)；等等。
如本文在说明书中和权利要求中使用的，关于一个或更多个元素的列表的短语“至少一个”应当被理解为意指选自该元素列表的元素中的任何一个或更多个元素的至少一个元素，但不一定包括元素列表内具体列出的每一个元素中的至少一个元素，并且不排除元素列表中的任何元素组合。该定义还允许可以可选地存在除了短语“至少一个”所指的元素列表内具体标识的元素之外的元素，无论其与这些被具体标识的元素相关还是不相关。因此，作为非限制性示例，“A和B中至少一者”(或者等效地，“A或B中至少一者”，或者等效地，“A和/或B中至少一者”)在一个实施方式中可以指代至少一个A(可选地包括多于一个A),而不存在B(并且可选地包括除了B之外的元素)；在另一实施方式中可以指代至少一个B(可选地包括多于一个B)，而不存在A(并且可选地包括除了A之外的元素)；在又一实施方式中可以指代至少一个A(可选地包括多于一个A)以及至少一个B(可选地包括多于一个B)(并且可选地包括其他元素)；等等。
在权利要求中使用诸如“第一”、“第二”、“第三”等序数术语来修饰权利要求要素本身并不意味着一个权利要求要素相对于另一权利要求要素的任何优先次序、优先地位或顺序，也不意味着执行方法动作的时间顺序，而是仅用作用以区分具有某个名称的一个权利要求要素与具有同一名称的另一要素(如果没有使用序数术语)的标记以将这些权利要求要素区分开。
如本文所使用的，对处于两个端点之间的数值的引用应当被理解为涵盖该数值可以取任一端点的情况。例如，除非另有说明，否则陈述某一特性的值在A与B之间或近似在A与B之间应当被理解为意指所指示的范围包括端点A和B。
术语“近似”和“大约”可以用于意指在一些实施方式中处于目标值的±20％内，在一些实施方式中处于目标值的±10％内，在一些实施方式中处于目标值的±5％内，而在一些实施方式中处于目标值的±2％内。术语“近似”和“大约”可以包括该目标值。
此外，本文使用的措辞和术语是出于描述的目的，并且不应当被认为是限制性的。本文中“包括”、“包含”或“具有”、“含有”、“涉及”及其变型的使用意味着涵盖其后所列的项及其等同物以及附加项。
上面已经描述了至少一个实施方式的若干方面，应当认识到，本领域技术人员将容易想到各种改变、修改和改进。这样的改变、修改和改进旨在成为本公开内容的客体。因此，前面的描述和附图仅作为示例。

Claims (20)

1.一种制造超声换能器装置的方法，包括：
在第一集成电路衬底上形成第一绝缘层和第二绝缘层，其中在所述第二绝缘层中存在第一腔；以及
将第二衬底键合到所述第一集成电路衬底以密封所述第一腔。
2.根据权利要求1所述的方法，其中，所述第一绝缘层包括氧化铝。
3.根据权利要求1至2中任一项所述的方法，其中，所述第二绝缘层包括氧化硅。
4.根据权利要求3所述的方法，其中：
所述第二衬底包括氧化硅层；并且
将所述第二衬底键合到所述第一集成电路衬底包括在所述第二衬底上的所述氧化硅层与所述第一集成电路衬底上的所述第二绝缘层之间形成氧化硅-氧化硅键合。
5.根据权利要求1至4中任一项所述的方法，还包括：
在所述第二衬底上形成第三绝缘层，其中，所述第三绝缘层包括氧化铝。
6.根据权利要求5所述的方法，其中：
所述第二绝缘层包括氧化硅；并且
将所述第二衬底键合到所述第一集成电路衬底包括在所述第二衬底上的所述第三绝缘层与所述第一集成电路衬底上的所述第二绝缘层之间形成氧化铝-氧化硅键合。
7.根据权利要求5至6中任一项所述的方法，还包括：
在所述第二衬底上的所述第三绝缘层上形成第四绝缘层；以及
在所述第四绝缘层中形成第二腔。
8.根据权利要求7所述的方法，其中，所述第四绝缘层包括氧化硅。
9.根据权利要求8所述的方法，其中：
所述第二衬底包括氧化硅层；并且
将所述第二衬底键合到所述第一集成电路衬底包括在所述第二衬底上的所述第四绝缘层与所述第一集成电路衬底上的所述第二绝缘层之间形成氧化硅-氧化硅键合。
10.根据权利要求7至9中任一项所述的方法，其中，将所述第二衬底键合到所述第一集成电路衬底包括将所述第一腔与所述第二腔对准。
11.根据权利要求1至10中任一项所述的方法，其中，在所述第二绝缘层中形成所述第一腔包括向下蚀刻所述第二绝缘层到达所述第一绝缘层，并且其中，所述第一绝缘层用作所述蚀刻的蚀刻停止层。
12.根据权利要求1至11中任一项所述的方法，还包括：
在所述第一集成电路衬底上形成第五绝缘层；并且
其中，在所述第一集成电路衬底上形成所述第一绝缘层包括在所述第五绝缘层上形成所述第一绝缘层。
13.根据权利要求12所述的方法，其中，所述第五绝缘层包括氧化硅。
14.根据权利要求1至13中任一项所述的方法，还包括：在形成所述第一绝缘层和所述第二绝缘层之前，使用中间TSV工艺在所述第一集成电路衬底中形成硅通孔(TSV)。
15.根据权利要求1至14中任一项所述的方法，还包括：在将所述第二衬底键合到所述第一集成电路衬底之后，使用后TSV在所述第一集成电路衬底中形成硅通孔(TSV)。
16.根据权利要求1至15中任一项所述的方法，其中，所述第二衬底包括绝缘体上硅(SOI)衬底。
17.根据权利要求1至16中任一项所述的方法，其中，所述第一绝缘层的厚度在约0.005微米至0.100微米之间。
18.根据权利要求1至17中任一项所述的方法，还包括：在所述第一腔内形成所述第一绝缘层上的自组装单层(SAM)。
19.根据权利要求1至18中任一项所述的方法，其中，形成所述第一绝缘层包括使用原子层沉积(ALD)。
20.根据权利要求1至19中任一项所述的方法，其中，形成所述第二绝缘层包括使用原子层沉积(ALD)。
CN201980027501.XA 2018-03-09 2019-03-08 超声换能器装置以及制造超声换能器装置的方法 Pending CN112004611A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862641160P 2018-03-09 2018-03-09
US62/641,160 2018-03-09
PCT/US2019/021316 WO2019173694A1 (en) 2018-03-09 2019-03-08 Ultrasound transducer devices and methods for fabricating ultrasound transducer devices

Publications (1)

Publication Number Publication Date
CN112004611A true CN112004611A (zh) 2020-11-27

Family

ID=67844520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980027501.XA Pending CN112004611A (zh) 2018-03-09 2019-03-08 超声换能器装置以及制造超声换能器装置的方法

Country Status (9)

Country Link
US (2) US11590532B2 (zh)
EP (1) EP3762155B1 (zh)
JP (1) JP2021516899A (zh)
KR (1) KR20200130375A (zh)
CN (1) CN112004611A (zh)
AU (1) AU2019231793A1 (zh)
CA (1) CA3092139A1 (zh)
TW (1) TW201938834A (zh)
WO (1) WO2019173694A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201946700A (zh) 2018-05-03 2019-12-16 美商蝴蝶網路公司 超音波裝置
CN108793064A (zh) * 2018-05-07 2018-11-13 瑞声科技(新加坡)有限公司 导电结构的加工方法
WO2020010207A1 (en) 2018-07-06 2020-01-09 Butterfly Network, Inc. Methods and apparatuses for packaging an ultrasound-on-a-chip
TW202042750A (zh) 2018-09-28 2020-12-01 美商蝴蝶網路公司 用以在超聲波換能器空腔中捕集材料的製造技術和結構
WO2020102130A1 (en) 2018-11-13 2020-05-22 Butterfly Network, Inc. Getter technology for micromachined ultrasonic transducer cavities
US11571711B2 (en) 2018-11-15 2023-02-07 Bfly Operations, Inc. Anti-stiction bottom cavity surface for micromachined ultrasonic transducer devices
CA3121805A1 (en) 2018-12-07 2020-06-11 Octant, Inc. Systems for protein-protein interaction screening
WO2020163595A1 (en) 2019-02-07 2020-08-13 Butterfly Network, Inc Bi-layer metal electrode for micromachined ultrasonic transducer devices
US11583894B2 (en) 2019-02-25 2023-02-21 Bfly Operations, Inc. Adaptive cavity thickness control for micromachined ultrasonic transducer devices
US11484911B2 (en) 2019-04-12 2022-11-01 Bfly Operations, Inc. Bottom electrode via structures for micromachined ultrasonic transducer devices
US11501562B2 (en) 2019-04-30 2022-11-15 Bfly Operations, Inc. Ultrasound face scanning and identification apparatuses and methods
US11684951B2 (en) 2019-08-08 2023-06-27 Bfly Operations, Inc. Micromachined ultrasonic transducer devices having truncated circle shaped cavities
CN114868033A (zh) 2019-12-17 2022-08-05 布弗莱运营公司 用于封装片上超声装置的方法和设备
US11988640B2 (en) 2020-03-11 2024-05-21 Bfly Operations, Inc. Bottom electrode material stack for micromachined ultrasonic transducer devices
US20210404994A1 (en) * 2020-06-30 2021-12-30 Butterfly Network, Inc. Heaters in capacitive micromachined ultrasonic transducers and methods of forming and activating such heaters
US20230026052A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices
EP4368114A1 (en) 2022-11-08 2024-05-15 BFLY Operations, Inc. Systems and methods for transforming ultrasound images

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080139946A1 (en) * 2004-06-03 2008-06-12 Olympus Corporation Capacitive ultrasonic transducer, production method thereof, and capacitive ultrasonic probe
US20140239769A1 (en) * 2013-02-27 2014-08-28 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (cmut) device with through-substrate via (tsv)
US20140264660A1 (en) * 2013-03-15 2014-09-18 Butterfly Network, Inc. Complementary metal oxide semiconductor (cmos) ultrasonic transducers and methods for forming the same
CN104620603A (zh) * 2012-09-11 2015-05-13 三星电子株式会社 超声换能器及制造其的方法
US9596528B2 (en) * 2013-12-04 2017-03-14 Samsung Electronics Co., Ltd. Capacitive micromachined ultrasonic transducer and method of fabricating the same
US20170117872A1 (en) * 2015-10-21 2017-04-27 Qorvo Us, Inc. Resonator structure with enhanced reflection of shear and longitudinal modes of acoustic vibrations
US20170225196A1 (en) * 2013-02-05 2017-08-10 Butterfly Network, Inc. Cmos ultrasonic transducers and related apparatus and methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843022B2 (en) * 2007-10-18 2010-11-30 The Board Of Trustees Of The Leland Stanford Junior University High-temperature electrostatic transducers and fabrication method
US20110055447A1 (en) 2008-05-07 2011-03-03 Signostics Limited Docking system for medical diagnostic scanning using a handheld device
SG10201407632UA (en) 2013-11-26 2015-06-29 Agency Science Tech & Res Transducer and method for forming the same
US9067779B1 (en) * 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
JP2016039512A (ja) * 2014-08-08 2016-03-22 キヤノン株式会社 電極が貫通配線と繋がったデバイス、及びその製造方法
KR20160021559A (ko) * 2014-08-18 2016-02-26 삼성전자주식회사 나노필라 구조를 가진 정전용량 미세가공 초음파 변환기 및 그 제조방법
JP6276474B2 (ja) * 2014-12-11 2018-02-07 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． ２端子ｃｍｕｔデバイス
US20160009544A1 (en) 2015-03-02 2016-01-14 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
EP3265244A1 (en) 2015-03-03 2018-01-10 Koninklijke Philips N.V. A cmut array comprising an acoustic window layer
US10266395B2 (en) * 2015-08-21 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive structure and manufacturing method thereof
US10856840B2 (en) 2016-06-20 2020-12-08 Butterfly Network, Inc. Universal ultrasound device and related apparatus and methods
WO2018236956A1 (en) 2017-06-21 2018-12-27 Butterfly Network, Inc. MICROFABRICATED ULTRASONIC TRANSDUCER HAVING INDIVIDUAL CELLS HAVING ELECTRICALLY ISOLATED ELECTRODE SECTIONS
WO2019099638A1 (en) 2017-11-15 2019-05-23 Butterfly Network, Inc. Ultrasound apparatuses and methods for fabricating ultrasound devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080139946A1 (en) * 2004-06-03 2008-06-12 Olympus Corporation Capacitive ultrasonic transducer, production method thereof, and capacitive ultrasonic probe
CN104620603A (zh) * 2012-09-11 2015-05-13 三星电子株式会社 超声换能器及制造其的方法
US20170225196A1 (en) * 2013-02-05 2017-08-10 Butterfly Network, Inc. Cmos ultrasonic transducers and related apparatus and methods
US20140239769A1 (en) * 2013-02-27 2014-08-28 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (cmut) device with through-substrate via (tsv)
US20140264660A1 (en) * 2013-03-15 2014-09-18 Butterfly Network, Inc. Complementary metal oxide semiconductor (cmos) ultrasonic transducers and methods for forming the same
US9596528B2 (en) * 2013-12-04 2017-03-14 Samsung Electronics Co., Ltd. Capacitive micromachined ultrasonic transducer and method of fabricating the same
US20170117872A1 (en) * 2015-10-21 2017-04-27 Qorvo Us, Inc. Resonator structure with enhanced reflection of shear and longitudinal modes of acoustic vibrations

Also Published As

Publication number Publication date
US20230158543A1 (en) 2023-05-25
KR20200130375A (ko) 2020-11-18
EP3762155A4 (en) 2021-11-24
JP2021516899A (ja) 2021-07-08
WO2019173694A1 (en) 2019-09-12
US20190275561A1 (en) 2019-09-12
CA3092139A1 (en) 2019-09-12
EP3762155C0 (en) 2023-12-13
EP3762155A1 (en) 2021-01-13
US11590532B2 (en) 2023-02-28
AU2019231793A1 (en) 2020-09-24
TW201938834A (zh) 2019-10-01
EP3762155B1 (en) 2023-12-13

Similar Documents

Publication Publication Date Title
US11590532B2 (en) Ultrasound transducer devices and methods for fabricating ultrasound transducer devices
US11828729B2 (en) Microfabricated ultrasonic transducers and related apparatus and methods
TWI721183B (zh) 用於微製造超音波傳感器的電接點配置
US10196261B2 (en) Microfabricated ultrasonic transducers and related apparatus and methods
US11389137B2 (en) Methods and apparatuses for packaging an ultrasound-on-a-chip
US9511996B2 (en) Methods of forming semiconductor structures including MEMS devices and integrated circuits on common sides of substrates, and related structures and devices
US9085456B2 (en) Support structure for TSV in MEMS structure
US8324006B1 (en) Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
US20160009544A1 (en) Microfabricated ultrasonic transducers and related apparatus and methods
US11329098B2 (en) Piezoelectric micromachined ultrasonic transducers and methods for fabricating thereof
US9481566B2 (en) Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices
KR20130076530A (ko) 초음파 변환기 구조물, 초음파 변환기 및 초음파 변환기의 제조 방법
US20230060728A1 (en) Soc pmut suitable for high-density system integration, array chip, and manufacturing method thereof
US10829364B2 (en) MEMS transducer and method for manufacturing the same
TW201405738A (zh) 具有穿孔內墊層的積體電路組件以及結合此電路組件的方法
US20200239299A1 (en) Packaging structures and packaging methods for ultrasound-on-chip devices
TWI842066B (zh) 適合高密度系統集成的系統單晶片壓電式超音波換能器、陣列晶片及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination