TWI785249B - 初始化方法及關聯控制器、記憶體裝置及主機 - Google Patents

初始化方法及關聯控制器、記憶體裝置及主機 Download PDF

Info

Publication number
TWI785249B
TWI785249B TW108119614A TW108119614A TWI785249B TW I785249 B TWI785249 B TW I785249B TW 108119614 A TW108119614 A TW 108119614A TW 108119614 A TW108119614 A TW 108119614A TW I785249 B TWI785249 B TW I785249B
Authority
TW
Taiwan
Prior art keywords
card
host
voltage
pin
mode
Prior art date
Application number
TW108119614A
Other languages
English (en)
Other versions
TW202046131A (zh
Inventor
謝兆魁
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Publication of TW202046131A publication Critical patent/TW202046131A/zh
Application granted granted Critical
Publication of TWI785249B publication Critical patent/TWI785249B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G06F9/4413—Plug-and-play [PnP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07737—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
    • G06K19/07741—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts comprising a first part operating as a regular record carrier and a second attachable part that changes the functional appearance of said record carrier, e.g. a contact-based smart card with an adapter part which, when attached to the contact card makes the contact card function as a non-contact card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3804—Memory card connected to a computer port directly or by means of a reader/writer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)

Abstract

本發明提供一種由一安全數位(SD)卡執行以用於初始化該SD卡的方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者。該方法包含：(a)在經由一第一電壓供應插腳自耦接至該SD卡之一主機接收到一第一供應電壓之後，若該SD卡不處於該PCIe模式中且經由一命令插腳自耦接至該SD卡之該主機接收到進入該SD模式的一CMD0命令，則進入該SD模式；及(b)在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡不處於該SD模式中且經由一第二電壓供應插腳自耦接至該SD卡之該主機接收到一第二供應電壓，則執行一PCIe鏈接程序。若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式。

Description

初始化方法及關聯控制器、記憶體裝置及主機
本發明係關於一種用於記憶體裝置之方法，以及一種相關控制器、記憶體裝置及主機，且更特定言之，係關於一種用於記憶體裝置之初始化方法以及一種相關控制器、記憶體裝置及主機。
隨著用於處理視訊資料及/或音樂資料之數位通信裝置或電子裝置的廣泛使用及網際網路設備(Internet Appliance; IA)產品之通用化，已開發出用於儲存數位資料的各種類型之儲存裝置。記憶卡由於體積小、功率消耗低及儲存能力大而已變成市場中的主流產品。記憶卡相當適合用於各種類型之主機/裝置/系統中，諸如數位攝影機、數位視訊攝影機、MP3播放機、行動電話、個人數位助理(personal digital assistant; PDA)或全球定位系統(global positioning system; GPS)裝置。
安全數位(Secure digital； SD)卡為市場中受歡迎的記憶卡。由於資料傳輸之量近年來已顯著增加，故有需求較高速度之新的傳輸匯流排，諸如將周邊組件高速互連(peripheral component interconnect express; PCIe)匯流排用於SD卡中以替換傳統SD匯流排。
基於以上考量，所新產生的需求是一種可在SD模式或PCIe模式中操作之SD卡，且亦需要提供用於此類SD卡之初始化方法。因此，本發明之一個目標為提供一種能夠初始化支援SD傳輸模式及PCIe傳輸模式兩者之一SD卡的初始化方法，且提供相關SD卡、SD卡之控制器以及主機。
本發明之一實施例揭示一種由一安全數位(SD)卡執行以初始化該SD卡的方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者。該SD卡包含用於耦接至一主機之至少17個插腳。該至少17個插腳包含：一第一電壓供應插腳，其用於接收由該主機提供之一第一供應電壓；一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓；至少一個接地插腳，其用於耦接至一接地端；至少一個時脈插腳，其用於自該主機接收一時脈信號；及一命令插腳，其用於自該主機接收一命令。該方法包含：(a)在經由一第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡並不處於該PCIe模式中且經由該命令插腳自耦接至該SD卡之該主機接收到進入該SD模式的一CMD0命令，則進入該SD模式；及(b)在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡並不處於該SD模式中且經由該第二電壓供應插腳自耦接至該SD卡之該主機接收到該第二供應電壓，則執行一PCIe鏈接程序。若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式。
本發明之另一實施例揭示一種支援一SD模式及一PCIe模式兩者之SD卡。該SD卡包含用於耦接至一主機及一控制器之至少17個插腳。該至少17個插腳包含：一第一電壓供應插腳，其用於接收由該主機提供之一第一供應電壓；一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓；至少一個接地插腳，其用於耦接至一接地端；至少一個時脈插腳，其用於自該主機接收一時脈信號；及一命令插腳，其用於自該主機接收一命令。該方法包含：在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡並不處於該PCIe模式中且經由該命令插腳自耦接至該SD卡之該主機接收到進入該SD模式的一CMD0命令，則將該SD卡設定為該SD模式；及在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡並不處於該SD模式中且經由該第二電壓供應插腳接收到該第二供應電壓，則執行一PCIe鏈接程序。若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式。
本發明之另一實施例揭示一種由一主機執行以用於初始化耦接至該主機之一安全數位(SD)卡之方法。該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者。該主機包含一處理器及用於耦接至該SD卡之一通信介面。該通信介面包含：一第一電壓供應接點，其用於提供一第一供應電壓；一第二電壓供應接點，其用於提供低於該第一供應電壓之一第二供應電壓；至少一個接地接點，其用於耦接至一接地端；至少一個時脈接點，其用於將一時脈信號傳輸至該SD卡；及一命令接點，其用於將一命令傳輸至該SD卡。該方法包含：(a)經由該第一電壓供應接點將該第一供應電壓提供至該SD卡；(b)經由該第二電壓供應接點將該第二供應電壓提供至該SD卡；(c)在步驟(b)之後執行一PCIe鏈接程序；(d)判定該PCIe鏈接程序成功或出故障，其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式；及(e)若該PCIe鏈接程序出故障，則經由該命令接點將進入該SD模式之一CMD0命令傳輸至該SD卡。
本發明之另一實施例揭示一種用於初始化一安全數位(SD)卡之主機，該SD卡耦接至該主機。該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者。該主機包含一處理器及用於耦接至該SD卡之一通信介面。該通信介面包含：一第一電壓供應接點，其用於提供一第一供應電壓；一第二電壓供應接點，其用於提供低於該第一供應電壓之一第二供應電壓；至少一個接地接點，其用於耦接至一接地端；至少一個時脈接點，其用於將一時脈信號傳輸至該SD卡；及一命令接點，其用於將一命令傳輸至該SD卡。該處理器經組態以：經由該第一電壓供應接點將該第一供應電壓提供至該SD卡；經由該第二電壓供應接點將該第二供應電壓提供至該SD卡；在提供該第二供應電壓之後執行一PCIe鏈接程序；判定該PCIe鏈接程序成功或失敗，其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式；及若該PCIe鏈接程序失敗，則經由該命令接點將進入該SD模式之一CMD0命令傳輸至該SD卡。
本發明之又一實施例揭示一種由一主機執行以用於初始化耦接至該主機之一安全數位(SD)卡之方法。該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者。該主機包含一處理器及用於耦接至該SD卡之一通信介面。該通信介面包含：一第一電壓供應接點，其用於提供一第一供應電壓；一第二電壓供應接點，其用於提供低於該第一供應電壓之一第二供應電壓；至少一個接地接點，其用於耦接至一接地端；至少一個時脈接點，其用於將一時脈信號傳輸至該SD卡；及一命令接點，其用於將一命令傳輸至該SD卡。該方法包含：(a)經由該第一電壓供應接點將該第一供應電壓提供至該SD卡；(b)在步驟(a)之後，經由該命令接點將進入該SD模式之一CMD0命令傳輸至該SD卡；(c)在步驟(b)之後，經由該命令接點將進入該PCIe模式之一CMD8命令傳輸至該SD卡，其中若經由該命令接點自該SD卡並未接收到指示該SD卡支援該PCIe模式的一回應信號，則該SD卡保持處於該SD模式；(d)若自該SD卡接收到指示該SD卡支援該PCIe模式的該回應信號，則經由該第二電壓供應接點將該第二供應電壓提供至該SD卡；(e)在步驟(d)之後執行一PCIe鏈接程序；(f)判定該PCIe鏈接程序成功或失敗，其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式；及(g)若該PCIe鏈接程序失敗，則經由該命令接點將一CMD0命令傳輸至該SD卡。
本發明之又一實施例揭示一種用於初始化一安全數位(SD)卡之主機，該SD卡耦接至該主機。該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者。該主機包含一處理器及用於耦接至該SD卡之一通信介面。該通信介面包含：一第一電壓供應接點，其用於提供一第一供應電壓；一第二電壓供應接點，其用於提供低於該第一供應電壓之一第二供應電壓；至少一個接地接點，其用於耦接至一接地端；至少一個時脈接點，其用於將一時脈信號傳輸至該SD卡；及一命令接點，其用於將一命令傳輸至該SD卡。該處理器經組態以：經由該第一電壓供應接點將該第一供應電壓提供至該SD卡；在提供該第一供應電壓之後，經由該命令接點將進入該SD模式之一CMD0命令傳輸至該SD卡；在傳輸該CMD0命令之後，經由該命令接點將進入該PCIe模式之一CMD8命令傳輸至該SD卡，其中若經由該命令接點自該SD卡並未接收到指示該SD卡支援該PCIe模式的一回應信號，則該SD卡保持處於該SD模式；若自該SD卡接收到指示該SD卡支援該PCIe模式的該回應信號，則經由該第二電壓供應接點將該第二供應電壓提供至該SD卡；在提供該第二供應電壓之後執行一PCIe鏈接程序；判定該PCIe鏈接程序成功或失敗，其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式；及若該PCIe鏈接程序失敗，則經由該命令接點將一CMD0命令傳輸至該SD卡。
本發明之又一實施例揭示一種由一安全數位(SD)卡之一控制器執行以用於初始化該SD卡的方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者。該SD卡包含用於耦接至一主機之至少17個插腳。該至少17個插腳包含：一第一電壓供應插腳，其用於接收由該主機提供之用於SD模式的一第一供應電壓；一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓；至少一個接地插腳，其用於耦接至一接地端；至少一個時脈插腳，其用於自該主機接收一時脈信號；及一命令插腳，其用於自該主機接收一命令。該方法包含：(a)在經由該第一電壓供應插腳接收該第一供應電壓之後，若該SD卡並不處於該PCIe模式中且經由該命令插腳接收到進入該SD模式之一CMD0命令，則將該SD卡設定為該SD模式；及(b)在經由該第一電壓供應插腳接收到該第一供應電壓之後，若該SD卡並不處於該SD模式中且經由該第二電壓供應插腳接收到該第二供應電壓，則使該SD卡執行一PCIe鏈接程序；及(c)若該PCIe鏈接程序成功，則將該SD卡設定為該PCIe模式。
本發明之又一實施例揭示一種用於一安全數位(SD)卡之控制器，其經組態以執行上述方法。
在閱讀各種圖及圖式中所說明之較佳實施例的以下詳細描述之後，本發明之目標將無疑對一般熟習此項技術者變得明顯。
圖1為SD卡A之俯視圖。如圖1中所展示，SD卡A包括9個插腳，其被標註為A1至A9且形成單一列。SD卡A在SD傳輸模式(或被稱作「SD模式」)中操作。
圖2為圖1中所展示的SD卡A之插腳A1至A9之描述或定義的表。如該表中所展示，插腳A1及A7至A9為資料線。插腳A2被稱作命令(CMD)插腳。舉例而言，插腳A2可接收自主機傳輸至SD卡A之命令，且可回應於來自SD卡A之命令將回應傳輸至主機。插腳A4被稱作VDD插腳且作為用於SD卡A之電壓供應插腳進行操作。插腳A4可經組態以接收在2.7至3.6伏特(V)之範圍內的供應電壓。插腳A5被稱作時脈(CLK)插腳且經組態以接收時脈信號。插腳A3及/或A6為接地插腳。
圖3展示根據本發明之一些實施例的SD卡B。如圖3所展示，SD卡B包括18個插腳，其被標註為B1至B18且形成兩列R1及R2。由插腳B1至B9形成的列R1之配置或組態與圖1中之SD卡A之插腳A1至A9的配置或組態大體上相同。根據本發明，SD卡B可在SD模式及PCIe模式兩者中操作。當SD卡B在SD模式中操作時，利用插腳B1至B9且該等插腳具有與圖1中之SD卡A之插腳A1至A9相同的功能。在此情形下，插腳B1至B9分別對應於插腳A1至A9。舉例而言，插腳B2作為命令插腳進行操作。
圖4為當SD卡B在PCIe模式中操作時之SD卡B之插腳B1、B4及B7至B18的描述或定義的表。用於SD模式中之插腳B1、B4及B7至B9亦用於PCIe模式中。然而，PCIe模式中之插腳B1及B7至B9之功能不同於SD模式中之插腳B1及B7至B9之功能。
如圖4中所展示，插腳B4被稱作VDD1插腳且作為用於SD卡B之電壓供應插腳進行操作(與用於SD卡A之插腳A4一樣)。插腳B4可經組態以接收在2.7 V至3.6 V之範圍內的供應電壓。插腳B14被稱作VDD2插腳且作為用於SD卡B之電壓供應插腳進行操作。插腳B14可經組態以接收在1.7V至1.95V之範圍內的供應電壓。插腳B18被稱作VDD3插腳且作為用於SD卡B之電壓供應插腳進行操作。插腳B18可經組態以接收在1.14V至1.3V之範圍內的供應電壓。在一些實施例中，插腳B18可為選用的且可不為功能性的。插腳B7及B8被稱作時脈(CLK)插腳且可經組態以接收時脈信號。插腳B10、B13及/或B17為接地插腳。
圖5為展示根據本發明之一些實施例的SD卡B及主機H之組合的方塊圖。SD卡B經組態以經由插腳B1至B18與主機H耦接,且經由插腳B1至B18自主機H接收命令、資料及供應電壓。SD卡B包括快閃記憶體模組120及快閃記憶體控制器(或控制器)110，其中快閃記憶體控制器110經配置以存取快閃記憶體模組。快閃記憶體控制器110可經組態以將SD卡B之傳輸模式設定為SD模式或PCIe模式。根據此實施例，快閃記憶體控制器110包含微處理器112、唯讀記憶體(read-only memory; ROM) 112M、控制邏輯114、緩衝記憶體116及介面邏輯118。ROM 112M經配置以儲存程式碼112C，且微處理器112經配置以執行程式碼112C以便控制對快閃記憶體模組120之存取。控制邏輯114包含編碼器142及解碼器144。
通常，快閃記憶體模組120包含多個快閃記憶體晶片，其各自包含多個區塊，且快閃記憶體控制器110將「區塊」視為對快閃記憶體模組120執行操作(例如抹除)之單位。快閃記憶體控制器110可經由微處理器112執行程式碼112C。另外，區塊可包括特定數目個頁面，其中快閃記憶體控制器110將「頁面」視為將資料寫入至快閃記憶體模組120之單位。在一些實施例中，快閃記憶體模組120可包括3D NAND類型快閃記憶體。
實務上，經由微處理器112執行程式碼112C之快閃記憶體控制器110可使用其內部元件以執行各種控制操作，諸如使用控制邏輯114以控制快閃記憶體模組120之存取操作(尤其對至少一個區塊或至少一個頁面之存取操作)、使用緩衝記憶體116以執行所需緩衝程序，及使用介面邏輯118以經由圖3中所展示之插腳B1至B18與主機H通信。緩衝記憶體116可例如為靜態隨機存取記憶體(靜態RAM(SRAM))，但本發明不限於此。
圖6為展示根據本發明之一些實施例的在初始化期間之SD卡之狀態改變的狀態圖60。圖6展示各種狀態，其為在SD卡B連接(耦接)至主機H時在初始化期間的SD卡B之操作狀態。該狀態圖以偽初始化狀態62開始。當SD卡B連接至主機H時，經由插腳B4將電壓VDD1提供至SD卡B。SD卡B因此進入偽初始化狀態62。
在狀態62中，若經由插腳B14接收電壓VDD2或經由插腳B18接收電壓VDD3，則SD卡B (或控制器110)進入狀態64以執行PCIe鏈接程序。若經由插腳B14之電壓VDD2及經由VDD3插腳B18之電壓VDD3兩者皆不存在且經由命令插腳B2自主機H接收SD模式之CMD0命令，則SD卡B進入SD模式。亦即，SD卡B自狀態62進入狀態63。CMD0為軟體重設命令且將SD卡B設定成閒置狀態，而不論當前卡狀態如何。由SD組織所發佈之「實體層規格」中包括了CMD0之詳細資訊。
如上文所提及，若接收到電壓VDD2或VDD3，則SD卡B (或控制器110)進入狀態64。在狀態64中，由控制器執行PCIe鏈接程序。若在鏈接程序期間，SD卡B (或控制器110)偵測出插腳B1 (例如RERST#)為低電壓，則SD卡B (或控制器110)停用其在插腳B1上之內部上拉電阻器且接著驅動插腳B9 (例如CKLREQ#)為低電壓。若主機H偵測出插腳B9為低電壓，則主機H驅動插腳B1為高電壓且接著執行PCIe鏈路訓練及初始化。由SD組織發佈的「實體層規格」之「SD高速卡之初始化程序(Initialization Process of SD Express Card)」之章節8.3中包括了鏈接程序之詳細描述。
在狀態64中，若PCIe鏈接程序成功，則SD卡B (或控制器110)進入PCIe模式或由控制器110設定為PCIe模式，其被標註為狀態65。若在PCIe鏈接程序成功之前，關斷現有電壓VDD2或電壓VDD3(亦即，電壓VDD2及電壓VDD3兩者皆不存在)，則SD卡B (或控制器110)終止PCIe鏈接程序且返回至偽初始化狀態(亦即，狀態62)。
若在PCIe鏈接程序期間，經由命令插腳B2自主機H接收CMD0命令，則SD卡B進入SD模式或由控制器110設定為SD模式(狀態63)。若PCIe鏈接程序在預定時間段內無法成功，則PCIe鏈接程序可被主機H認定為失敗。在一些實施例中，主機H可經組態以在PCIe鏈接程序失敗的情況下經由命令插腳B2將CMD0命令傳輸至SD卡B。在一些其他實施例中，主機H可經組態以在PCIe鏈接程序出故障的情況下關斷電壓VDD2及電壓VDD3。
若SD卡B已進入PCIe模式(亦即，狀態65)且關斷現有電壓VDD2或VDD3 (亦即，電壓VDD2及電壓VDD3兩者皆不存在)，則SD卡B返回至偽初始化狀態62或由控制器110設定回至偽初始化狀態(回至狀態62)。
在狀態63中， SD卡B已進入SD模式，可經由命令插腳B2自主機H接收CMD8命令。CMD 8命令係表示支援多個電壓範圍且使用其以檢查SD卡是否支援所供應電壓。主機H使用CMD8命令以將電壓支援資訊提供至SD卡。在接收到CMD8命令之後，SD卡B (或控制器110)可經由命令插腳B2將回應信號(亦即，R7)傳輸至主機，以便將SD卡之電壓支援資訊提供至主機。SD卡回應電壓範圍且檢查引數(argument)中之型樣集(pattern set)。由SD組織發佈的「實體層規格版本7.00」之章節4.9.6中包括了R7之詳細資訊。然後，若自主機H接收到經由插腳B14之電壓VDD2或經由插腳B18之電壓VDD3，則SD卡B (或控制器110)執行PCIe鏈接程序(狀態64)；若否，則SD卡B保持處於SD模式中。
在上述實施例中，若經由命令插腳B2自主機H接收SD模式之CMD0命令，則SD卡B(或控制器110)自狀態62進入SD模式。然而，在一些其他實施例中，若SD卡並不處於PCIe模式中且經由命令插腳B5自主機H接收SD時脈信號，則SD卡B (或控制器110)自狀態62進入SD模式。應瞭解，在一些實施例中，插腳B18未經配置且因此將不提供VDD3。
圖7為根據本發明之一些實施例的由SD卡或SD卡之控制器執行之初始化程序700的流程圖。詳細步驟係如下： 步驟702：開始 步驟704：SD卡(或控制器)判定是否經由命令插腳接收到CMD0命令。若結果為肯定的，則程序轉至步驟716。若結果為否定的，則程序轉至步驟706。 步驟706：SD卡(或控制器)判定是否接收到電壓VDD2或電壓VDD3。若結果為肯定的，則程序轉至步驟708。若結果為否定的，則程序轉至步驟704。 步驟708：SD卡(或控制器)執行PCIe鏈接程序。 步驟710：SD卡(或控制器)判定PCIe鏈接程序是否成功。若結果為肯定的，則程序轉至步驟712。若結果為否定的(亦即，若PCIe鏈接程序失敗)，則程序轉至步驟704。若發生以下事件中之一者，則PCIe鏈接程序可被認為失敗：(i)PCIe鏈接程序在預定時間段內無法成功；(ii)電壓VDD2及電壓VDD3兩者皆消失；及(iii)接收到CMD0命令。 步驟712：SD卡進入PCIe模式或由控制器設定為PCIe模式。 步驟714：SD卡(或控制器)判定是否現有電壓VDD2或VDD3被關斷(亦即，電壓VDD2及電壓VDD3是否皆不存在)。若結果為肯定的，則程序轉至步驟704。若結果為否定的，則程序轉至步驟712，其中SD卡保持處於PCIe模式中。 步驟716：SD卡進入SD模式或由控制器設定為SD模式。 步驟718：SD卡(或控制器)判定是否經由命令插腳接收到CMD8命令。若結果為肯定的，則程序轉至步驟720。若結果為否定的，則程序轉至步驟716，其中SD卡保持處於SD模式中。 步驟720：SD卡經由命令插腳傳輸指示SD卡支援PCIe模式之回應信號(例如R7)。 步驟722：SD卡(或控制器)判定是否接收到電壓VDD2或電壓VDD3。若結果為肯定的，則程序轉至步驟708。若結果為否定的，則程序轉至步驟716，其中SD卡保持處於SD模式中。
熟習此項技術者將自上述揭示內容理解，可調整上述步驟之次序。舉例而言，可在步驟704之前執行步驟706。若在步驟706中未接收到VDD2及Vdd3，則轉至步驟704。
根據本發明，尤其關於圖6及圖7之揭示內容，一般熟習此項技術者可導出由SD卡或SD卡之控制器執行之初始化程序的其他流程圖。因此，本發明之初始化程序不限於圖7中所展示之初始化程序。
再次參看圖5，主機H可包括處理器132及用於耦接至SD卡之通信介面134。通信介面包括接點H1至H18，其中接點H1至H18分別對應於SD卡B之插腳B1至B18。當主機H想要與處於SD模式之SD卡B通信時，接點H1至H18之功能係如圖2所展示，且當主機H想要與處於PCIe模式之SD卡B通信時，接點H1至H18之功能係如圖4所展示。在以下段落中詳述用於進行初始化之主機H之操作。通常，主機H之處理器132至少執行可由處理器132存取以進行以下初始化程序(包括圖8、圖9及圖10)的程式碼。換言之，主機H經組態以執行以下初始化程序。
圖8為根據本發明之一些實施例的由主機執行之初始化程序的流程圖。根據一較佳實施例，初始化程序包括以下步驟： 步驟802：開始 步驟804：主機經由接點H4將VDD1提供至SD卡。 步驟806：主機經由接點H14將VDD2提供至SD卡或經由接點H18將VDD3提供至SD卡。 步驟808：主機進行PCIe鏈接程序且判定是否接收到指示PCIe鏈接程序成功之回應。若結果為肯定的，則程序轉至步驟810。若結果為否定的(亦即，若PCIe鏈接程序出故障)，則程序轉至步驟814。若PCIe鏈接程序成功，則將暫存器「PCIe鏈接」設定為1b。亦即，主機可藉由判定暫存器「PCIe鏈接」之值判定PCIe鏈接程序是否成功。 步驟810：主機判定SD卡處於PCIe模式中。 步驟812：主機判定是否接收到請求SD卡切換至SD模式之命令。若結果為肯定的，則程序轉至步驟814。若結果為否定的，則程序轉至步驟810。 步驟814：主機經由接點H2傳輸CMD0命令且切斷VDD2及VDD3兩者。 步驟816：主機判定SD卡處於SD模式中。 步驟818：主機判定是否接收到請求SD卡切換至PCIe模式之命令。若結果為肯定的，則程序轉至步驟820。若結果為否定的，則程序轉至步驟816。 步驟820：主機經由接點H2傳輸CMD8命令。 步驟822：主機判定是否經由接點H2接收到指示SD卡支援PCIe模式之回應信號(例如R7)。若結果為肯定的，則程序轉至步驟806。若結果為否定的，則程序轉至步驟816。
在初始化程序800中，主機提供VDD1且接著提供VDD2或VDD3。主機接著與SD卡一起執行PCIe鏈接程序。若PCIe鏈接程序失敗，則主機判定耦接至主機之SD卡可能不支援PCIe模式，且接著傳輸CMD0命令以便使SD卡進入SD模式。若PCIe鏈接程序成功，則SD卡進入PCIe模式。
在以上實施例中，主機在VDD1之後提供VDD2或VDD3。在一些實施例中，可同時執行步驟804及806。亦即，主機可提供VDD2或VDD3連同VDD1。熟習此項技術者應自以上揭示內容理解，可調整以上步驟之次序且初始化程序不限於以上實施例。
圖9為根據本發明之一些實施例的由主機執行之另一初始化程序的流程圖。
根據一較佳實施例，初始化程序900包括以下步驟： 步驟902：開始。 步驟904：主機經由接點H4將VDD1提供至SD卡。 步驟906：主機經由接點H2將CMD0命令傳輸至SD卡。 步驟908：主機經由接點H2將CMD8命令傳輸至SD卡。 步驟910：主機判定是否接收到指示SD卡支援PCIe模式的回應信號(例如R7)。若結果為肯定的，則程序轉至步驟912。若結果為否定的，則程序轉至步驟918。 步驟912：主機經由接點H14將VDD2提供至SD卡或經由接點H18將VDD3提供至SD卡。 步驟914：主機與SD卡一起執行PCIe鏈接程序且判定PCIe鏈接程序是否成功。若結果為肯定的，則程序轉至步驟916。若結果為否定的(亦即，若PCIe鏈接程序失敗)，則程序轉至步驟920。 步驟916：主機判定SD卡處於PCIe模式中。 步驟918：主機經由接點H2將CMD0命令傳輸至SD卡。 步驟920：主機判定SD卡處於SD模式中。
在初始化程序900中，主機提供VDD1且接著將CMD0命令傳輸至SD卡。因此，SD卡將在啟動之後進入SD模式。主機接著將CMD8命令傳輸至SD卡以確認SD卡是否支援PCIe模式。若SD卡將指示SD卡支援PCIe模式的回應信號R7傳輸至主機，則主機可與SD卡一起執行PCIe鏈接程序。基於以上揭示內容，可理解，本發明之初始化程序不限於圖7至圖9所描繪之初始化程序。熟習此項技術者可基於以上揭示內容，尤其是與圖6相關之揭示內容導出其他初始化程序。
圖10展示根據本發明之一些實施例的SD卡B (或控制器110)及主機H之初始化程序1000。在本實施例中，程序1000以SD模式命令，亦即由主機H發送之CMD0命令開始。在一較佳實施例中，可將程序1000劃分成四個階段：偽初始階段、SD模式階段、PCIe鏈接階段及PCIe模式階段。此等階段中之每一者被詳述如下：偽初始階段：
SD卡B (或控制器110)在經啟動之後處於偽初始階段。在此階段，主機接通電壓VDD1且藉由3.3V之電壓上拉命令插腳B2及插腳B1、B7、B8及B9 (亦即，SD模式中之資料線DAT[3:0]；參見圖2)。在接通電壓VDD1之後，主機H經由時脈插腳B5將SDCLK傳輸至SD卡B且經由命令插腳B2將CMD0命令傳輸至SD卡B。SD 模式階段：
SD卡B (或控制器110)在接收到CMD0命令之後進入SD模式。經由命令插腳B2自主機H傳輸CMD8命令。CMD8命令在其引數中具有「PCIe Avaliability」=1及「PCIe 1.2V Support」=1。應注意，1.2V係在1.14V至1.3V之電壓範圍內，VDD3插腳B18經組態以接收該電壓範圍。
若SD卡B接收到CMD8命令且成功地偵測到「PCIe Avaliability」=1及「PCIe 1.2V Support」=1，則SD卡B以「PCIe Response」=1及「PCIe 1.2V Support」=1對R7作出回應，此係因為其在本實施例中支援VDD3電壓供應。在一些實施例中，SD卡B (或控制器110)可代替地支援VDD2電壓供應。當主機H在R7中偵測到「PCIe Response」=1時，主機H驅動插腳B1、B7及B8為低電壓。應注意，插腳B1、B7及B8對應於SD模式中之DAT3、DAT0及DAT1且對應於PCIe模式中之PERST#、REFCLK+及REFCLK- (參見圖4)。另外，當主機H在R7中偵測到「PCIe 1.2V Support」=1、PERST#=低電壓且CLKREQ#=高電壓時，其經由VDD3插腳B18將電壓VDD3供應至SD卡B (或控制器110)。PCIe 鏈接階段：
SD卡B (或控制器110)在所接收電壓VDD3達到1.2V時進入PCIe鏈接程序。應注意，插腳B9對應於SD模式中之DAT2且對應於PCIe模式中之CLKREQ# (參見圖4)。CLKREQ#係針對參考時脈請求信號。
當SD卡B (或控制器110)偵測到電壓VDD3接通且PERST#為低的時，其停用DAT3上之內部上拉電阻器且在自所接收電壓VDD3已變得穩定之後的預定時間間隔TPVCRL內驅動CLKREQ#為低電壓。
當主機H偵測到CLKREQ#為低電壓時，其在超過自所接收電壓VDD3已變得穩定之後的預定時間間隔TPVPGL後，且在超過經由插腳B7及B8供應REFCLK以來之預定時間間隔TPERST#-CLK後驅動PERST#為高電壓。PCIe 模式階段：
SD卡B (或控制器110)在PCIe鏈接成功之後進入PCIe模式。
概言之，由本發明提供之初始化方法使SD卡(或控制器110)能夠支援SD模式及PCIe模式兩者。可基於不同應用根據連接至SD卡(或控制器110)之主機將SD卡(或控制器110)初始化至SD模式或PCIe模式。
鑒於上述內容，本發明提供用於支援SD模式及PCIe模式兩者之SD卡之初始化程序，以及相關記憶卡、控制器及主機。對於根據本發明之實施例之SD卡，其亦與不支援PCIe模式之主機相容。對於根據本發明之實施例之主機，其亦與不支援PCIe模式之SD卡相容。
可使用以下條項進一步描述本發明： 1.    一種由一安全數位(SD)卡執行以用於初始化該SD卡的方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者，該SD卡包含用於耦接至一主機之至少17個插腳，該至少17個插腳包含： 一第一電壓供應插腳，其用於接收由該主機提供之一第一供應電壓； 一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓； 至少一個接地插腳，其用於耦接至一接地端； 至少一個時脈插腳，其用於自該主機接收一時脈信號；及 一命令插腳，其用於自該主機接收一命令， 該方法包含： (a)在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡並不處於該PCIe模式中且經由該命令插腳自耦接至該SD卡之該主機接收到進入該SD模式的一CMD0命令，則進入該SD模式；及 (b)在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡並不處於該SD模式中且經由該第二電壓供應插腳自耦接至該SD卡之該主機接收到該第二供應電壓，則執行一PCIe鏈接程序； 其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式。 2.    如條項1之方法，其中若提供一第一供應電壓，則該SD卡進入一偽初始化狀態；若接收到該CMD0命令，則該SD卡自該偽初始化狀態進入該SD模式；且若接收到該第二供應電壓，則該SD卡自該偽初始化狀態進入執行該PCIe鏈接程序之一狀態。 3.    如條項1之方法，其進一步包含待在步驟(a)之後執行之以下步驟： (d)經由該命令插腳接收由該主機傳輸的進入該PCIe模式之一CMD8命令； (e)經由該命令插腳將指示該SD卡支援該PCIe模式的一回應信號傳輸至該主機；及 (f)在步驟(e)之後，若經由該第二電壓供應插腳自該主機接收到該第二供應電壓，則執行該PCIe鏈接程序；否則，保持處於該SD模式。 4.    如條項1之方法，其中步驟(b)進一步包含：若該SD卡經由該第二電壓供應插腳並未接收到該第二供應電壓，則終止該PCIe鏈接程序。 5.    如條項1之方法，其進一步包含：若該SD卡經由該第二電壓供應插腳並未接收到該第二供應電壓，則自該PCIe模式切換。 6.    如條項1之方法，其中該第一供應電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。 7.    如條項1之方法，其中步驟(a)包含以下各項中之一者： (g)若該PCIe鏈接程序失敗且經由該命令插腳自該主機接收到該CMD0命令，則進入該SD模式；及 (h)若經由該第一電壓供應插腳接收到該第一供應電壓、經由該第二電壓供應插腳之該第二供應電壓不存在且經由該命令插腳自該主機接收到該CMD0命令，則進入該SD模式。 8.    一種支援一SD模式及一PCIe模式兩者之SD卡，其包含： 至少17個插腳，其用於耦接至一主機，該至少17個插腳包含： 一第一電壓供應插腳，其用於接收由該主機提供之一第一供應電壓； 一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓； 至少一個接地插腳，其用於耦接至一接地端； 至少一個時脈插腳，其用於自該主機接收一時脈信號；及 一命令插腳，其用於自該主機接收一命令；及 一控制器， 其中該控制器經組態以： 在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡並不處於該PCIe模式中且經由該命令插腳自耦接至該SD卡之該主機接收到進入該SD模式的一CMD0命令，則將該SD卡設定為該SD模式；及 在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，若該SD卡並不處於該SD模式中且經由該第二電壓供應插腳接收到該第二供應電壓，則執行一PCIe鏈接程序； 其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式。 9.    如條項8之SD卡，其中該SD卡在提供一第一供應電壓的情況下進入一偽初始化狀態；該SD卡在接收到該CMD0命令的情況下自該偽初始化狀態進入該SD模式；且該SD卡在接收到該第二供應電壓的情況下自該偽初始化狀態進入執行該PCIe鏈接程序之一狀態。 10.  如條項8之SD卡，其中在將該SD卡設定為該SD模式之後，該控制器經進一步組態以： 經由該命令插腳接收由該主機傳輸的進入該PCIe模式之一CMD8命令； 經由該命令插腳將指示該SD卡支援該PCIe模式的一回應信號傳輸至該主機；及 在傳輸該回應信號之後，若經由該第二電壓供應插腳自該主機接收到該第二供應電壓，則執行該PCIe鏈接程序；否則，將該SD卡保持處於該SD模式。 11.  如條項8之SD卡，其中該控制器經進一步組態以在該SD卡經由該第二電壓供應插腳並未接收到該第二供應電壓的情況下終止該PCIe鏈接程序。 12.  如條項8之SD卡，其中該控制器經進一步組態以： 在該SD卡經由該第二電壓供應插腳並未接收到該第二供應電壓的情況下將該SD卡自該PCIe模式切換。 13.  如條項8之SD卡，其中該第一供應電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。 14.  如條項8之SD卡，其中該控制器經進一步組態以執行以下操作中之一者： 在該PCIe鏈接程序失敗且經由該命令插腳自該主機接收到該CMD0命令的情況下將該SD卡設定為該SD模式；及 在經由該第一電壓供應插腳接收到該第一供應電壓、經由該第二電壓供應插腳之該第二供應電壓不存在且經由該命令插腳自該主機接收到該CMD0命令的情況下將該SD卡設定為該SD模式。 15.  一種由一主機執行以用於初始化一安全數位(SD)卡之方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者，該主機包含： 一處理器； 一通信介面，其用於耦接至該SD卡，該通信介面包含： 一第一電壓供應接點，其用於提供一第一供應電壓； 一第二電壓供應接點，其用於提供低於該第一供應電壓之一第二供應電壓； 至少一個接地接點，其用於耦接至一接地端； 至少一個時脈接點，其用於將一時脈信號傳輸至該SD卡；及 一命令接點，其用於將一命令傳輸至該SD卡， 該方法包含： (a)經由該第一電壓供應接點將該第一供應電壓提供至該SD卡； (b)經由該第二電壓供應接點將該第二供應電壓提供至該SD卡； (c)在步驟(b)之後執行一PCIe鏈接程序； (d)判定該PCIe鏈接程序成功或失敗，其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式；及 (e)若該PCIe鏈接程序失敗，則經由該命令接點將進入該SD模式之一CMD0命令傳輸至該SD卡。 16.  如條項15之方法，其進一步包含： (f)若該SD卡處於該SD模式中且由該處理器接收到請求該SD卡進入該PCIe模式的一命令，則經由該命令接點將進入該PCIe模式之一CMD8命令傳輸至該SD卡；且 其中若經由該命令接點自該SD卡接收到指示該SD卡支援該PCIe模式的一回應信號，則執行步驟(b)及步驟(c)。 17.  如條項15之方法，其中該第一供應電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。 18.  如條項15之方法，其進一步包含： (g)若由該處理器接收到請求該SD卡自該PCIe模式進入該SD模式的一命令，則停止該第二供應電壓之傳輸且經由該命令接點將該CMD0命令傳輸至該SD卡。 19.  一種用於初始化一安全數位(SD)卡之主機，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者，該主機包含： 一處理器； 一通信介面，其用於耦接至該SD卡，該通信介面包含： 一第一電壓供應接點，其用於提供一第一供應電壓； 一第二電壓供應接點，其用於提供低於該第一供應電壓之一第二供應電壓； 至少一個接地接點，其用於耦接至一接地端； 至少一個時脈接點，其用於將一時脈信號傳輸至該SD卡；及 一命令接點，其用於將一命令傳輸至該SD卡； 其中該主機經組態以： 經由該第一電壓供應接點將該第一供應電壓提供至該SD卡； 經由該第二電壓供應接點將該第二供應電壓提供至該SD卡； 在提供該第二供應電壓之後執行一PCIe鏈接程序； 判定該PCIe鏈接程序成功或失敗，其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式；及 若該PCIe鏈接程序失敗，則經由該命令接點將進入該SD模式之一CMD0命令傳輸至該SD卡。 20.  如條項19之主機，其中該處理器經進一步組態以： 在該SD卡處於該SD模式中且由該處理器接收到請求該SD卡進入該PCIe模式的一命令的情況下經由該命令接點將進入該PCIe模式之一CMD8命令傳輸至該SD卡； 其中若經由該命令接點自該SD卡接收到指示該SD卡支援該PCIe模式的一回應信號，則該處理器經組態以提供該第二供應電壓且執行該PCIe鏈接程序。 21.  如條項19之主機，其中該第一供應電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。 22.  如條項19之主機，其中該處理器經進一步組態以： 在接收到請求該SD卡自該PCIe模式進入該PCIe模式的一命令的情況下，停止傳輸該第二供應電壓且經由該命令接點將該CMD0命令傳輸至該SD卡。 23.  一種由一主機執行以用於初始化耦接至該主機之一安全數位(SD)卡的方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者，該主機包含： 一處理器； 一通信介面，其用於耦接至該SD卡，該通信介面包含： 一第一電壓供應接點，其用於提供一第一供應電壓； 一第二電壓供應接點，其用於提供低於該第一供應電壓之一第二供應電壓； 至少一個接地接點，其用於耦接至一接地端； 至少一個時脈接點，其用於將一時脈信號傳輸至該SD卡；及 一命令接點，其用於將一命令傳輸至該SD卡， 該方法包含： (a)經由該第一電壓供應接點將該第一供應電壓提供至該SD卡； (b)在步驟(a)之後，經由該命令接點將進入該SD模式之一CMD0命令傳輸至該SD卡； (c)在步驟(b)之後，經由該命令接點將進入該PCIe模式之一CMD8命令傳輸至該SD卡，其中若經由該命令接點自該SD卡並未接收到指示該SD卡支援該PCIe模式的一回應信號，則該SD卡保持處於該SD模式； (d)若自該SD卡接收到指示該SD卡支援該PCIe模式的該回應信號，則經由該第二電壓供應接點將該第二供應電壓提供至該SD卡； (e)在步驟(d)之後執行一PCIe鏈接程序； (f)判定該PCIe鏈接程序成功或失敗，其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式；及 (g)若該PCIe鏈接程序失敗，則經由該命令接點將一CMD0命令傳輸至該SD卡。 24.  如條項23之方法，其中若該SD卡處於該SD模式中且由該處理器接收到請求該SD卡進入該PCIe模式的一命令，則執行步驟(c)及步驟(d)。 25.  如條項23之方法，其中該第一供應電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。 26.  如條項23之方法，其進一步包含： (h)若由該處理器接收到請求該SD卡自該PCIe模式進入該SD模式的一命令，則停止該第二供應電壓之傳輸且經由該命令接點將該CMD0命令傳輸至該SD卡。 27.  一種用於初始化一安全數位(SD)卡之主機，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者，該主機包含： 一處理器； 一通信介面，其用於耦接至該SD卡，該通信介面包含： 一第一電壓供應接點，其用於提供一第一供應電壓； 一第二電壓供應接點，其用於提供低於該第一供應電壓之一第二供應電壓； 至少一個接地接點，其用於耦接至一接地端； 至少一個時脈接點，其用於將一時脈信號傳輸至該SD卡；及 一命令接點，其用於將一命令傳輸至該SD卡； 其中該主機經組態以： 經由該第一電壓供應接點將該第一供應電壓提供至該SD卡； 在提供該第一供應電壓之後，經由該命令接點將進入該SD模式之一CMD0命令傳輸至該SD卡； 在傳輸該CMD0命令之後，經由該命令接點將進入該PCIe模式之一CMD8命令傳輸至該SD卡，其中若經由該命令接點自該SD卡並未接收到指示該SD卡支援該PCIe模式的一回應信號，則該SD卡保持處於該SD模式； 若自該SD卡接收到指示該SD卡支援該PCIe模式的該回應信號，則經由該第二電壓供應接點將該第二供應電壓提供至該SD卡； 在提供該第二供應電壓之後執行一PCIe鏈接程序； 判定該PCIe鏈接程序成功或失敗，其中若該PCIe鏈接程序成功，則該SD卡進入該PCIe模式；及 若該PCIe鏈接程序失敗，則經由該命令接點將一CMD0命令傳輸至該SD卡。 28.  如條項27之主機，其中若該SD卡處於該SD模式中且由該處理器接收到請求該SD卡進入該PCIe模式的一命令，則該CMD8命令係經由該命令接點而傳輸至該SD卡。 29.  如條項27之主機，其中該第一供應電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。 30.  如條項27之主機，其中該處理器經進一步組態以： 在由該處理器接收到請求該SD卡自該PCIe模式進入該SD模式的一命令的情況下，停止該第二供應電壓之傳輸且經由該命令接點將該CMD0命令傳輸至該SD卡。 31.  一種由一安全數位(SD)卡之一控制器執行以用於初始化該SD卡的方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者，該SD卡包含用於耦接至一主機之至少17個插腳，且該至少17個插腳包含： 一第一電壓供應插腳，其用於接收由該主機提供之用於SD模式之一第一供應電壓； 一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓； 至少一個接地插腳，其用於耦接至一接地端； 至少一個時脈插腳，其用於自該主機接收一時脈信號；及 一命令插腳，其用於自該主機接收一命令， 該方法包含： (a)在經由該第一電壓供應插腳接收該第一供應電壓之後，若該SD卡並不處於該PCIe模式中且經由該命令插腳接收到進入該SD模式之一CMD0命令，則將該SD卡設定為該SD模式；及 (b)在經由該第一電壓供應插腳接收到該第一供應電壓之後，若該SD卡並不處於該SD模式中且經由該第二電壓供應插腳接收到該第二供應電壓，則使該SD卡執行一PCIe鏈接程序；及 (c)若該PCIe鏈接程序成功，則將該SD卡設定為該PCIe模式。 32.  如條項31之方法，其進一步包含待在步驟(a)之後執行之以下步驟： (d)經由該命令插腳接收進入該PCIe模式之一CMD8命令； (e)經由該命令插腳傳輸指示該SD卡支援該PCIe的一回應信號；及 (f)在步驟(e)之後，若經由該第二電壓供應插腳接收到該第二供應電壓，則使該SD卡執行該PCIe鏈接程序；否則，將該SD卡保持處於該SD模式。 33.  如條項31之方法，其中步驟(b)進一步包含：若經由該第二電壓供應插腳並未接收到該第二供應電壓，則終止該PCIe鏈接程序。 34.  如條項31之方法，其進一步包含：若經由該第二電壓供應插腳並未接收到該第二供應電壓，則設定該SD卡退出該PCIe模式。 35.  如條項31之方法，其中該第一電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。 36.  如條項31之方法，其中步驟(a)包含以下各項中之一者： (g)若該PCIe鏈接程序失敗且經由該命令插腳自該主機接收到該CMD0命令，則進入該SD模式；及 (h)若經由該第一電壓供應插腳接收到該第一供應電壓、經由該第二電壓供應插腳之該第二供應電壓不存在且經由該命令插腳自該主機接收到該CMD0命令，則進入該SD模式。 37.  一種用於一安全數位(SD)卡之控制器，其經組態以執行如條項31至36中任一項之方法。
應注意，以上揭示內容係出於說明性目的，且不應被視為限制本發明。熟習此項技術者將易於觀測到，可在保留本發明之教示的同時進行裝置及方法之許多修改及變更。因此，以上揭示內容應被認作僅由所附申請專利範圍之邊界及界限限制。
60:狀態圖 62:偽初始化狀態 63:狀態 64:狀態 65:狀態 110:快閃記憶體控制器 112:微處理器 112C:程式碼 112M:唯讀記憶體(ROM) 114:控制邏輯 116:緩衝記憶體 118:介面邏輯 120:快閃記憶體模組 132:處理器 134:通信介面 142:編碼器 144:解碼器 700:初始化程序 702:步驟 704:步驟 706:步驟 708:步驟 710:步驟 712:步驟 714:步驟 716:步驟 718:步驟 720:步驟 722:步驟 800:初始化程序 802:步驟 804:步驟 806:步驟 808:步驟 810:步驟 812:步驟 814:步驟 816:步驟 818:步驟 820:步驟 822:步驟 900:初始化程序 902:步驟 904:步驟 906:步驟 908:步驟 910:步驟 912:步驟 914:步驟 916:步驟 918:步驟 920:步驟 1000:初始化程序 A:安全數位(SD)卡 A1:插腳 A2:插腳 A3:插腳 A4:插腳 A5:插腳 A6:插腳 A7:插腳 A8:插腳 A9:插腳 B:安全數位(SD)卡 B1:插腳 B2:命令插腳 B3:插腳 B4:插腳 B5:時脈插腳 B6:插腳 B7:插腳 B8:插腳 B9:插腳 B10:插腳 B11:插腳 B12:插腳 B13:插腳 B14:插腳 B15:插腳 B16:插腳 B17:插腳 B18:VDD3插腳 H:主機 R1:列 R2:列
圖1為SD卡之示意圖。
圖2為SD卡之插腳之描述的表。
圖3為根據本發明之一些實施例的SD卡之示意圖。
圖4為根據本發明之一些實施例的SD卡之插腳之描述的表。
圖5為展示根據本發明之一些實施例的SD卡及主機之組合的方塊圖。
圖6為展示根據本發明之一些實施例的在初始化期間之SD卡之狀態改變的狀態圖。
圖7為根據本發明之一些實施例的SD卡之初始化方法的流程圖。
圖8為根據本發明之一些實施例的主機之初始化方法的流程圖。
圖9為根據本發明之一些實施例的主機之另一初始化方法的流程圖。
圖10說明根據本發明之一些實施例的用於初始化SD卡之步驟序列的實例。
110:快閃記憶體控制器
112:微處理器
112C:程式碼
112M:唯讀記憶體(ROM)
114:控制邏輯
116:緩衝記憶體
118:介面邏輯
120:快閃記憶體模組
132:處理器
134:通信介面
142:編碼器
144:解碼器
B:安全數位(SD)卡
H:主機

Claims (11)

  1. 一種由一安全數位(SD)卡執行以用於初始化該SD卡的方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者，該SD卡包含用於耦接至一主機之至少17個插腳，該至少17個插腳包含：一第一電壓供應插腳，其用於接收由該主機提供之一第一供應電壓；一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓；至少一個接地插腳，其用於耦接至一接地端；至少一個時脈插腳，其用於自該主機接收一時脈信號；及一命令插腳，其用於自該主機接收一命令，該方法包含：(a)在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，回應於經由該命令插腳自耦接至該SD卡之該主機接收到至少一CMD0命令且/或經由該時脈插腳自耦接至該SD卡之該主機接收到一時脈信號SDCLK，進入該SD模式；(b)在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，回應於經由該第二電壓供應插腳自耦接至該SD卡之該主機接收到該第二供應電壓，則執行一PCIe鏈接程序；在步驟(a)之後執行之以下步驟：(c)回應於自該主機接收到一CMD8命令，經由該命令插腳將指示該SD卡支援該PCIe模式的一回應信號傳輸至該主機；及 (d)在步驟(c)之後，回應於經由該第二電壓供應插腳自該主機接收到該第二供應電壓，執行該PCIe鏈接程序；否則，保持處於該SD模式；其中回應於該PCIe鏈接程序成功，該SD卡進入該PCIe模式；及其中回應於提供一第一供應電壓，該SD卡進入一偽(Pseudo)初始化狀態；回應於接收到該CMD0命令，該SD卡自該偽初始化狀態進入該SD模式；且回應於接收到該第二供應電壓，該SD卡自該偽初始化狀態進入執行該PCIe鏈接程序之一狀態。
  2. 如請求項1之方法，其中步驟(b)進一步包含：在該SD卡已進入PCIe鏈接程序後，回應於該SD卡不再(no longer)經由該第二電壓供應插腳接收到該第二供應電壓，終止該PCIe鏈接程序。
  3. 如請求項1之方法，其進一步包含：在該SD卡已進入PCIe模式後，回應於該SD卡不再經由該第二電壓供應插腳接收到該第二供應電壓，離開該PCIe模式。
  4. 如請求項1之方法，其中該第一供應電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。
  5. 如請求項1之方法，其中步驟(a)包含以下各項中之一者：(a1)回應於該PCIe鏈接程序失敗且經由該命令插腳自該主機接收到 該CMD0命令，進入該SD模式；及(a2)回應於經由該第一電壓供應插腳接收到該第一供應電壓、不再接收到經由該第二電壓供應插腳之該第二供應電壓且經由該命令插腳自該主機接收到該CMD0命令，進入該SD模式。
  6. 一種由一安全數位(SD)卡執行以用於初始化該SD卡的方法，該SD卡支援一SD模式及一周邊組件高速互連(PCIe)模式兩者，該SD卡包含用於耦接至一主機之至少17個插腳，該至少17個插腳包含：一第一電壓供應插腳，其用於接收由該主機提供之一第一供應電壓；一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓；至少一個接地插腳，其用於耦接至一接地端；至少一個時脈插腳，其用於自該主機接收一時脈信號；及一命令插腳，其用於自該主機接收一命令，該方法包含：(a)在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，回應於經由該命令插腳自耦接至該SD卡之該主機接收到至少一CMD0命令且/或經由該時脈插腳自耦接至該SD卡之該主機接收到一時脈信號SDCLK，進入該SD模式；及(b)在經由該第一電壓供應插腳自耦接至該SD卡之該主機接收到該第一供應電壓之後，回應於經由該第二電壓供應插腳自耦接至該SD卡之該主機接收到該第二供應電壓，執行一PCIe鏈接程序；及回應 於該SD卡不再經由該第二電壓供應插腳接收到該第二供應電壓，終止該PCIe鏈接程序；其中回應於該PCIe鏈接程序成功，該SD卡進入該PCIe模式；及其中回應於提供一第一供應電壓，該SD卡進入一偽初始化狀態；回應於接收到該CMD0命令，該SD卡自該偽初始化狀態進入該SD模式；且回應於接收到該第二供應電壓，該SD卡自該偽初始化狀態進入執行該PCIe鏈接程序之一狀態。
  7. 如請求項6之方法，其進一步包含：在該SD卡已進入PCIe模式後，回應於該SD卡不再經由該第二電壓供應插腳接收到該第二供應電壓，離開該PCIe模式。
  8. 如請求項6之方法，其中該第一供應電壓處於自2.7伏特至3.6伏特之一範圍內，且該第二供應電壓處於自1.7伏特至1.95伏特之一範圍內或處於自1.14伏特至1.3伏特之一範圍內。
  9. 如請求項6之方法，其中步驟(a)包含以下各項中之一者：(c)回應於該PCIe鏈接程序失敗且經由該命令插腳自該主機接收到該CMD0命令，進入該SD模式；及(d)回應於經由該第一電壓供應插腳接收到該第一供應電壓、不再接收到經由該第二電壓供應插腳之該第二供應電壓且經由該命令插腳自該主機接收到該CMD0命令，進入該SD模式。
  10. 一種支援一SD模式及一PCIe模式兩者之SD卡，其包含：至少17個插腳，其用於耦接至一主機，該至少17個插腳包含：一第一電壓供應插腳，其用於接收由該主機提供之一第一供應電壓；一第二電壓供應插腳，其用於接收由該主機提供之一第二供應電壓，其中該第二供應電壓低於該第一供應電壓；至少一個接地插腳，其用於耦接至一接地端；至少一個時脈插腳，其用於自該主機接收一時脈信號；及一命令插腳，其用於自該主機接收一命令；及一控制器，其中該控制器經組態以執行如請求項1之方法。
  11. 一種用於一安全數位(SD)卡之控制器，其經組態以執行如請求項1之方法。
TW108119614A 2019-01-18 2019-06-05 初始化方法及關聯控制器、記憶體裝置及主機 TWI785249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/251,544 US10949106B2 (en) 2019-01-18 2019-01-18 Initialization methods and associated controller, memory device and host
US16/251,544 2019-01-18

Publications (2)

Publication Number Publication Date
TW202046131A TW202046131A (zh) 2020-12-16
TWI785249B true TWI785249B (zh) 2022-12-01

Family

ID=71608879

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111130532A TWI812398B (zh) 2019-01-18 2019-06-05 初始化方法及關聯控制器、記憶體裝置及主機
TW108119614A TWI785249B (zh) 2019-01-18 2019-06-05 初始化方法及關聯控制器、記憶體裝置及主機

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111130532A TWI812398B (zh) 2019-01-18 2019-06-05 初始化方法及關聯控制器、記憶體裝置及主機

Country Status (7)

Country Link
US (4) US10949106B2 (zh)
EP (1) EP3912051A4 (zh)
JP (1) JP7179073B2 (zh)
KR (2) KR20200091401A (zh)
CN (1) CN111459553B (zh)
TW (2) TWI812398B (zh)
WO (1) WO2020147506A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705334B (zh) * 2019-04-22 2020-09-21 緯創資通股份有限公司 擴展系統與伺服器主機及其操作方法
WO2021118576A1 (en) * 2019-12-12 2021-06-17 Hewlett-Packard Development Company, L.P. Communication protocols for secure digital (sd) cards
CN111966618B (zh) * 2020-08-07 2022-04-22 浪潮(北京)电子信息产业有限公司 一种PCIe板卡的供电系统及方法
TWI816046B (zh) * 2020-08-19 2023-09-21 創惟科技股份有限公司 記憶體儲存裝置的讀寫控制系統及方法
US11442665B2 (en) * 2020-12-04 2022-09-13 Western Digital Technologies, Inc. Storage system and method for dynamic selection of a host interface
US11907587B2 (en) 2021-06-09 2024-02-20 Western Digital Technologies, Inc. Managing persistent memory regions across multiple protocols

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110040918A1 (en) * 2009-08-14 2011-02-17 Yosi Pinto Host for Use with Dual Interface Card with Backward and Forward Compatibility
US20120159008A1 (en) * 2010-12-21 2012-06-21 Samsung Electronics Co., Ltd. Multi-interface memory card and method of operation
TWI386946B (zh) * 2008-06-13 2013-02-21 Silicon Motion Inc 記憶卡測試裝置及其測試方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7836236B2 (en) * 2004-02-12 2010-11-16 Super Talent Electronics, Inc. Extended secure-digital (SD) devices and hosts
KR100440972B1 (ko) 2002-07-27 2004-07-21 삼성전자주식회사 카드 삽입 인식에 의한 데이터 전송 상태 자동 설정 장치및 방법
US7305535B2 (en) 2003-04-17 2007-12-04 Sandisk Corporation Memory cards including a standard security function
KR100524988B1 (ko) 2003-10-02 2005-10-31 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법
US7069369B2 (en) 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
JP2006268459A (ja) 2005-03-24 2006-10-05 Ricoh Co Ltd 不揮発性メモリーカード及び形状変換アダプタ
KR100725981B1 (ko) * 2005-08-01 2007-06-08 삼성전자주식회사 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법
US20080301355A1 (en) 2007-05-30 2008-12-04 Phison Electronics Corp. Flash memory information reading/writing method and storage device using the same
CN101620514B (zh) 2009-08-11 2010-12-08 成都市华为赛门铁克科技有限公司 硬盘存储系统及数据存储方法
CN101697180B (zh) 2009-11-06 2012-07-04 深圳市优特普科技有限公司 一种计算机数据通讯隔离管理系统及数据监控方法
TWI405087B (zh) 2010-01-12 2013-08-11 Imicro Technology Ltd 用於差分資料傳輸之快閃記憶卡
CN102902489B (zh) 2012-08-17 2015-09-09 杭州华澜微电子股份有限公司 一种双界面存储控制器及其系统
KR102225313B1 (ko) 2014-08-20 2021-03-10 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
US9524108B2 (en) 2014-08-29 2016-12-20 Dell Products, Lp System and method for providing personality switching in a solid state drive device
US9886080B2 (en) * 2014-12-30 2018-02-06 Sandisk Technologies Llc Low voltage detection and initialization for non-volatile memory systems
JP2017097825A (ja) 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
JP6620313B2 (ja) * 2016-01-06 2019-12-18 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
KR102646895B1 (ko) 2016-09-29 2024-03-12 삼성전자주식회사 메모리 카드 및 이를 포함하는 스토리지 시스템
JP2018156506A (ja) * 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
TWI638266B (zh) * 2017-03-22 2018-10-11 瑞昱半導體股份有限公司 記憶卡存取模組及記憶卡存取方法
JP2018180770A (ja) * 2017-04-07 2018-11-15 パナソニックＩｐマネジメント株式会社 デバイス、ホスト装置、および統合インタフェースシステム
JP6861348B2 (ja) * 2017-04-07 2021-04-21 パナソニックＩｐマネジメント株式会社 スレーブ装置およびホスト装置
JPWO2018186456A1 (ja) * 2017-04-07 2020-01-16 パナソニックＩｐマネジメント株式会社 ホスト装置及びリムーバブルシステム
JP2018180769A (ja) * 2017-04-07 2018-11-15 パナソニックＩｐマネジメント株式会社 ホスト装置および識別方法
US20180335971A1 (en) 2017-05-16 2018-11-22 Cisco Technology, Inc. Configurable virtualized non-volatile memory express storage
CN117669631A (zh) * 2017-06-05 2024-03-08 铠侠股份有限公司 存储卡及主机设备
JP6854407B2 (ja) * 2017-08-08 2021-04-07 パナソニックＩｐマネジメント株式会社 カード装置、ホスト装置および通信方法
JP2019057229A (ja) * 2017-09-22 2019-04-11 パナソニックＩｐマネジメント株式会社 通信形式判定方法
TWI709859B (zh) * 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI386946B (zh) * 2008-06-13 2013-02-21 Silicon Motion Inc 記憶卡測試裝置及其測試方法
US20110040918A1 (en) * 2009-08-14 2011-02-17 Yosi Pinto Host for Use with Dual Interface Card with Backward and Forward Compatibility
US20120159008A1 (en) * 2010-12-21 2012-06-21 Samsung Electronics Co., Ltd. Multi-interface memory card and method of operation

Also Published As

Publication number Publication date
KR20200091401A (ko) 2020-07-30
US11726686B2 (en) 2023-08-15
EP3912051A1 (en) 2021-11-24
EP3912051A4 (en) 2022-10-05
US11409452B2 (en) 2022-08-09
US20220317904A1 (en) 2022-10-06
TWI812398B (zh) 2023-08-11
TW202246998A (zh) 2022-12-01
JP2021514505A (ja) 2021-06-10
US20200233595A1 (en) 2020-07-23
JP7179073B2 (ja) 2022-11-28
CN111459553A (zh) 2020-07-28
US20230350592A1 (en) 2023-11-02
KR20220116076A (ko) 2022-08-19
US10949106B2 (en) 2021-03-16
WO2020147506A1 (en) 2020-07-23
TW202046131A (zh) 2020-12-16
CN111459553B (zh) 2023-09-05
US20210019065A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
TWI785249B (zh) 初始化方法及關聯控制器、記憶體裝置及主機
US8001304B2 (en) Portable memory device with multiple I/O interfaces wherein each I/O interface has respective protocol and device parameters are requested from one I/O interface using only respective protocol
US20070283059A1 (en) Method for configuring a Peripheral Component Interconnect Express (PCIE)
US10719112B2 (en) Dynamic VCONN swapping in dual-powered type-C cable applications
US20180101492A1 (en) Memory system and host device that maintain compatibility with memory dvices under previous standards and/or versions of standards
US9424134B2 (en) Boot management in a non-volatile memory system
TWI711040B (zh) 用來在記憶裝置中進行電源管理的方法、記憶裝置及其控制器、以及電子裝置
US20040103328A1 (en) Semiconductor data processing device and data processing system
US20070234027A1 (en) Determining storage device connection information for serial and parallel computer interfaces to storage devices
KR20160022671A (ko) 데이터 저장 장치의 동작 방법
US6675303B1 (en) PC card controller with advanced power management reset capabilities
CN107145198B (zh) 一种提升服务器对硬盘兼容能力的方法及其主板
US8495353B2 (en) Method and circuit for resetting register
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
CN105095000A (zh) Bios恢复电路
US20040054936A1 (en) Method and apparatus for setting core voltage for a central processing unit
CN103902301A (zh) 读取bios的方法、装置以及处理器
CN107451005B (zh) 配置板载内存的方法、控制装置、计算机主板及计算机
TW202409852A (zh) 初始化方法及關聯控制器、記憶體裝置及主機
US6772307B1 (en) Firmware memory having multiple protected blocks
US20230273630A1 (en) System on chip, bus power gating method thereof, and bus power gating system
KR20040094194A (ko) 다양한 인스트럭션 코드들을 제공하는 아이2씨 통신프로토콜 방법
CN116661582A (zh) 片上系统、该片上系统的总线电力门控方法和总线
JP2010129085A (ja) 情報処理システム、システムコントローラ及びメモリ制御方法