CN111459553A - 初始化方法及关联控制器、内存装置及主机 - Google Patents

初始化方法及关联控制器、内存装置及主机 Download PDF

Info

Publication number
CN111459553A
CN111459553A CN201911318848.8A CN201911318848A CN111459553A CN 111459553 A CN111459553 A CN 111459553A CN 201911318848 A CN201911318848 A CN 201911318848A CN 111459553 A CN111459553 A CN 111459553A
Authority
CN
China
Prior art keywords
card
mode
host
pcie
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911318848.8A
Other languages
English (en)
Other versions
CN111459553B (zh
Inventor
谢兆魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN111459553A publication Critical patent/CN111459553A/zh
Application granted granted Critical
Publication of CN111459553B publication Critical patent/CN111459553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G06F9/4413—Plug-and-play [PnP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07737—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
    • G06K19/07741—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts comprising a first part operating as a regular record carrier and a second attachable part that changes the functional appearance of said record carrier, e.g. a contact-based smart card with an adapter part which, when attached to the contact card makes the contact card function as a non-contact card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3804—Memory card connected to a computer port directly or by means of a reader/writer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请涉及初始化方法及关联控制器、内存装置及主机。本申请提供一种由一安全数字(SD)卡执行以用于初始化SD卡的方法，SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者。方法包含：(a)在经由一第一电压供应插脚自耦接至SD卡之一主机接收到一第一供应电压之后，若SD卡不处于PCIe模式中且经由一命令插脚自耦接至SD卡之主机接收到进入SD模式的一CMD0命令，则进入SD模式；及(b)在经由第一电压供应插脚自耦接至SD卡之主机接收到第一供应电压之后，若SD卡不处于SD模式中且经由一第二电压供应插脚自耦接至SD卡之主机接收到一第二供应电压，则执行一PCIe链接程序。若PCIe链接程序成功，则SD卡进入PCIe模式。

Description

初始化方法及关联控制器、内存装置及主机
技术领域
本发明涉及一种用于内存装置的方法，以及一种相关控制器、内存装置及主机，且更确切地说，是涉及一种用于内存装置的初始化方法以及一种相关控制器、内存装置及主机。
背景技术
随着用于处理视讯数据及/或音乐数据的数字通信装置或电子装置的广泛使用及因特网设备(Internet Appliance；IA)产品的通用化，已开发出用于储存数字数据的各种类型的储存装置。记忆卡由于体积小、功率消耗低及储存能力大而已变成市场中的主流产品。记忆卡相当适合用于各种类型的主机/装置/系统中，诸如数字摄影机、数字视频摄影机、MP3播放器、移动电话、个人数字助理(personal digital assistant；PDA)或全球定位系统(global positioning system；GPS)装置。
安全数字(Secure digital；SD)卡为市场中受欢迎的记忆卡。由于数据传输的量近年来已显着增加，故有需求较高速度的新的传输总线，诸如将周边组件高速互连(peripheral component interconnect express；PCIe)总线用于SD卡中以替换传统SD总线。
发明内容
基于以上考虑，所新产生的需求是一种可在SD模式或PCIe模式中操作的SD卡，且亦需要提供用于此类SD卡的初始化方法。因此，本发明的一个目标为提供一种能够初始化支持SD传输模式及PCIe传输模式两者的一SD卡的初始化方法，且提供相关SD卡、SD卡的控制器以及主机。
本发明的一实施例揭示一种由一安全数字(SD)卡执行以初始化所述SD卡的方法，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者。所述SD卡包含用于耦接至一主机的至少17个插脚。所述至少17个插脚包含：一第一电压供应插脚，其用于接收由所述主机提供的一第一供应电压；一第二电压供应插脚，其用于接收由所述主机提供的一第二供应电压，其中所述第二供应电压低于所述第一供应电压；至少一个接地插脚，其用于耦接至一接地端；至少一个频率插脚，其用于自所述主机接收一频率信号；及一命令插脚，其用于自所述主机接收一命令。所述方法包含：(a)在经由一第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述PCIe模式中且经由所述命令插脚自耦接至所述SD卡的所述主机接收到进入所述SD模式的一CMD0命令，则进入所述SD模式；及(b)在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述SD模式中且经由所述第二电压供应插脚自耦接至所述SD卡的所述主机接收到所述第二供应电压，则执行一PCIe链接程序。若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式。
本发明的另一实施例揭示一种支持一SD模式及一PCIe模式两者的SD卡。所述SD卡包含用于耦接至一主机及一控制器的至少17个插脚。所述至少17个插脚包含：一第一电压供应插脚，其用于接收由所述主机提供的一第一供应电压；一第二电压供应插脚，其用于接收由所述主机提供的一第二供应电压，其中所述第二供应电压低于所述第一供应电压；至少一个接地插脚，其用于耦接至一接地端；至少一个频率插脚，其用于自所述主机接收一频率信号；及一命令插脚，其用于自所述主机接收一命令。所述方法包含：在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述PCIe模式中且经由所述命令插脚自耦接至所述SD卡的所述主机接收到进入所述SD模式的一CMD0命令，则将所述SD卡设定为所述SD模式；及在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述SD模式中且经由所述第二电压供应插脚接收到所述第二供应电压，则执行一PCIe链接程序。若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式。
本发明的另一实施例揭示一种由一主机执行以用于初始化耦接至所述主机的一安全数字(SD)卡的方法。所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者。所述主机包含一处理器及用于耦接至所述SD卡的一通信接口。所述通信接口包含：一第一电压供应接点，其用于提供一第一供应电压；一第二电压供应接点，其用于提供低于所述第一供应电压的一第二供应电压；至少一个接地接点，其用于耦接至一接地端；至少一个频率接点，其用于将一频率信号传输至所述SD卡；及一命令接点，其用于将一命令传输至所述SD卡。所述方法包含：(a)经由所述第一电压供应接点将所述第一供应电压提供至所述SD卡；(b)经由所述第二电压供应接点将所述第二供应电压提供至所述SD卡；(c)在步骤(b)后执行一PCIe链接程序；(d)判定所述PCIe链接程序成功或出故障，其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式；及(e)若所述PCIe链接程序出故障，则经由所述命令接点将进入所述SD模式的一CMD0命令传输至所述SD卡。
本发明的另一实施例揭示一种用于初始化一安全数字(SD)卡的主机，所述SD卡耦接至所述主机。所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者。所述主机包含一处理器及用于耦接至所述SD卡的一通信接口。所述通信接口包含：一第一电压供应接点，其用于提供一第一供应电压；一第二电压供应接点，其用于提供低于所述第一供应电压的一第二供应电压；至少一个接地接点，其用于耦接至一接地端；至少一个频率接点，其用于将一频率信号传输至所述SD卡；及一命令接点，其用于将一命令传输至所述SD卡。所述处理器经组态以：经由所述第一电压供应接点将所述第一供应电压提供至所述SD卡；经由所述第二电压供应接点将所述第二供应电压提供至所述SD卡；在提供所述第二供应电压后执行一PCIe链接程序；判定所述PCIe链接程序成功或失败，其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式；及若所述PCIe链接程序失败，则经由所述命令接点将进入所述SD模式的一CMD0命令传输至所述SD卡。
本发明的又一实施例揭示一种由一主机执行以用于初始化耦接至所述主机的一安全数字(SD)卡的方法。所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者。所述主机包含一处理器及用于耦接至所述SD卡的一通信接口。所述通信接口包含：一第一电压供应接点，其用于提供一第一供应电压；一第二电压供应接点，其用于提供低于所述第一供应电压的一第二供应电压；至少一个接地接点，其用于耦接至一接地端；至少一个频率接点，其用于将一频率信号传输至所述SD卡；及一命令接点，其用于将一命令传输至所述SD卡。所述方法包含：(a)经由所述第一电压供应接点将所述第一供应电压提供至所述SD卡；(b)在步骤(a)后，经由所述命令接点将进入所述SD模式的一CMD0命令传输至所述SD卡；(c)在步骤(b)后，经由所述命令接点将进入所述PCIe模式的一CMD8命令传输至所述SD卡，其中若经由所述命令接点自所述SD卡并未接收到指示所述SD卡支持所述PCIe模式的一响应信号，则所述SD卡保持处于所述SD模式；(d)若自所述SD卡接收到指示所述SD卡支持所述PCIe模式的所述响应信号，则经由所述第二电压供应接点将所述第二供应电压提供至所述SD卡；(e)在步骤(d)后执行一PCIe链接程序；(f)判定所述PCIe链接程序成功或失败，其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式；及(g)若所述PCIe链接程序失败，则经由所述命令接点将一CMD0命令传输至所述SD卡。
本发明的又一实施例揭示一种用于初始化一安全数字(SD)卡的主机，所述SD卡耦接至所述主机。所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者。所述主机包含一处理器及用于耦接至所述SD卡的一通信接口。所述通信接口包含：一第一电压供应接点，其用于提供一第一供应电压；一第二电压供应接点，其用于提供低于所述第一供应电压的一第二供应电压；至少一个接地接点，其用于耦接至一接地端；至少一个频率接点，其用于将一频率信号传输至所述SD卡；及一命令接点，其用于将一命令传输至所述SD卡。所述处理器经组态以：经由所述第一电压供应接点将所述第一供应电压提供至所述SD卡；在提供所述第一供应电压后，经由所述命令接点将进入所述SD模式的一CMD0命令传输至所述SD卡；在传输所述CMD0命令后，经由所述命令接点将进入所述PCIe模式的一CMD8命令传输至所述SD卡，其中若经由所述命令接点自所述SD卡并未接收到指示所述SD卡支持所述PCIe模式的一响应信号，则所述SD卡保持处于所述SD模式；若自所述SD卡接收到指示所述SD卡支持所述PCIe模式的所述响应信号，则经由所述第二电压供应接点将所述第二供应电压提供至所述SD卡；在提供所述第二供应电压后执行一PCIe链接程序；判定所述PCIe链接程序成功或失败，其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式；及若所述PCIe链接程序失败，则经由所述命令接点将一CMD0命令传输至所述SD卡。
本发明的又一实施例揭示一种由一安全数字(SD)卡的一控制器执行以用于初始化所述SD卡的方法，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者。所述SD卡包含用于耦接至一主机的至少17个插脚。所述至少17个插脚包含：一第一电压供应插脚，其用于接收由所述主机提供的用于SD模式的一第一供应电压；一第二电压供应插脚，其用于接收由所述主机提供的一第二供应电压，其中所述第二供应电压低于所述第一供应电压；至少一个接地插脚，其用于耦接至一接地端；至少一个频率插脚，其用于自所述主机接收一频率信号；及一命令插脚，其用于自所述主机接收一命令。所述方法包含：(a)在经由所述第一电压供应插脚接收所述第一供应电压后，若所述SD卡并不处于所述PCIe模式中且经由所述命令插脚接收到进入所述SD模式的一CMD0命令，则将所述SD卡设定为所述SD模式；及(b)在经由所述第一电压供应插脚接收到所述第一供应电压后，若所述SD卡并不处于所述SD模式中且经由所述第二电压供应插脚接收到所述第二供应电压，则使所述SD卡执行一PCIe链接程序；及(c)若所述PCIe链接程序成功，则将所述SD卡设定为所述PCIe模式。
本发明的又一实施例揭示一种用于一安全数字(SD)卡的控制器，其经组态以执行上述方法。
在阅读各种图及图式中所说明的较佳实施例的以下详细描述后，本发明的目标将无疑对一般熟习此项技术者变得明显。
附图说明
图1为SD卡的示意图。
图2为SD卡的插脚的描述的表。
图3为根据本发明的一些实施例的SD卡的示意图。
图4为根据本发明的一些实施例的SD卡的插脚的描述的表。
图5为展示根据本发明的一些实施例的SD卡及主机的组合的方块图。
图6为展示根据本发明的一些实施例的在初始化期间的SD卡的状态改变的状态图。
图7为根据本发明的一些实施例的SD卡的初始化方法的流程图。
图8为根据本发明的一些实施例的主机的初始化方法的流程图。
图9为根据本发明的一些实施例的主机的另一初始化方法的流程图。
图10说明根据本发明的一些实施例的用于初始化SD卡的步骤序列的实例。
具体实施方式
图1为SD卡A的俯视图。如图1中所展示，SD卡A包括9个插脚，其被标注为A1至A9且形成单一列。SD卡A在SD传输模式(或被称作「SD模式」)中操作。
图2为图1中所展示的SD卡A的插脚A1至A9的描述或定义的表。如所述表中所展示，插脚A1及A7至A9为资料线。插脚A2被称作命令(CMD)插脚。举例而言，插脚A2可接收自主机传输至SD卡A的命令，且可响应于来自SD卡A的命令将响应传输至主机。插脚A4被称作VDD插脚且作为用于SD卡A的电压供应插脚进行操作。插脚A4可经组态以接收在2.7至3.6伏特(V)的范围内的供应电压。插脚A5被称作频率(CLK)插脚且经组态以接收频率信号。插脚A3及/或A6为接地插脚。
图3展示根据本发明的一些实施例的SD卡B。如图3所展示，SD卡B包括18个插脚，其被标注为B1至B18且形成两列R1及R2。由插脚B1至B9形成的列R1的配置或组态与图1中的SD卡A的插脚A1至A9的配置或组态大体上相同。根据本发明，SD卡B可在SD模式及PCIe模式两者中操作。当SD卡B在SD模式中操作时，利用插脚B1至B9且所述等插脚具有与图1中的SD卡A的插脚A1至A9相同的功能。在此情形下，插脚B1至B9分别对应于插脚A1至A9。举例而言，插脚B2作为命令插脚进行操作。
图4为当SD卡B在PCIe模式中操作时的SD卡B的插脚B1、B4及B7至B18的描述或定义的表。用于SD模式中的插脚B1、B4及B7至B9亦用于PCIe模式中。然而，PCIe模式中的插脚B1及B7至B9的功能不同于SD模式中的插脚B1及B7至B9的功能。
如图4中所展示，插脚B4被称作VDD1插脚且作为用于SD卡B的电压供应插脚进行操作(与用于SD卡A的插脚A4一样)。插脚B4可经组态以接收在2.7V至3.6V的范围内的供应电压。插脚B14被称作VDD2插脚且作为用于SD卡B的电压供应插脚进行操作。插脚B14可经组态以接收在1.7V至1.95V的范围内的供应电压。插脚B18被称作VDD3插脚且作为用于SD卡B的电压供应插脚进行操作。插脚B18可经组态以接收在1.14V至1.3V的范围内的供应电压。在一些实施例中，插脚B18可为选用的且可不为功能性的。插脚B7及B8被称作频率(CLK)插脚且可经组态以接收频率信号。插脚B10、B13及/或B17为接地插脚。
图5为展示根据本发明的一些实施例的SD卡B及主机H的组合的方块图。SD卡B经组态以经由插脚B1至B18与主机H耦接,且经由插脚B1至B18自主机H接收命令、数据及供应电压。SD卡B包括闪存模块120及闪存控制器(或控制器)110，其中闪存控制器110经配置以存取闪存模块。闪存控制器110可经组态以将SD卡B的传输模式设定为SD模式或PCIe模式。根据此实施例，闪存控制器110包含微处理器112、只读存储器(read-only memory；ROM)112M、控制逻辑114、缓冲存储器116及接口逻辑118。ROM 112M经配置以储存程序代码112C，且微处理器112经配置以执行程序代码112C以便控制对闪存模块120的存取。控制逻辑114包含编码器142及译码器144。
通常，闪存模块120包含多个闪存芯片，其各自包含多个区块，且闪存控制器110将「区块」视为对闪存模块120执行操作(例如抹除)的单位。闪存控制器110可经由微处理器112执行程序代码112C。另外，区块可包括特定数目个页面，其中闪存控制器110将「页面」视为将数据写入至闪存模块120的单位。在一些实施例中，闪存模块120可包括3D NAND类型闪存。
实务上，经由微处理器112执行程序代码112C的闪存控制器110可使用其内部组件以执行各种控制操作，诸如使用控制逻辑114以控制闪存模块120的存取操作(尤其对至少一个区块或至少一个页面的存取操作)、使用缓冲存储器116以执行所需缓冲程序，及使用接口逻辑118以经由图3中所展示的插脚B1至B18与主机H通信。缓冲存储器116可例如为静态随机存取内存(静态RAM(SRAM))，但本发明不限于此。
图6为展示根据本发明的一些实施例的在初始化期间的SD卡的状态改变的状态图60。图6展示各种状态，其为在SD卡B连接(耦接)至主机H时在初始化期间的SD卡B的操作状态。所述状态图以伪初始化状态62开始。当SD卡B连接至主机H时，经由插脚B4将电压VDD1提供至SD卡B。SD卡B因此进入伪初始化状态62。
在状态62中，若经由插脚B14接收电压VDD2或经由插脚B18接收电压VDD3，则SD卡B(或控制器110)进入状态64以执行PCIe链接程序。若经由插脚B14的电压VDD2及经由VDD3插脚B18的电压VDD3两者皆不存在且经由命令插脚B2自主机H接收SD模式的CMD0命令，则SD卡B进入SD模式。亦即，SD卡B自状态62进入状态63。CMD0为软件重设命令且将SD卡B设定成闲置状态，而不论当前卡状态如何。由SD组织所发布的「物理层规格」中包括了CMD0的详细信息。
如上文所提及，若接收到电压VDD2或VDD3，则SD卡B(或控制器110)进入状态64。在状态64中，由控制器执行PCIe链接程序。若在链接程序期间，SD卡B(或控制器110)侦测出插脚B1(例如RERST#)为低电压，则SD卡B(或控制器110)停用其在插脚B1上的内部上拉电阻器且接着驱动插脚B9(例如CKLREQ#)为低电压。若主机H侦测出插脚B9为低电压，则主机H驱动插脚B1为高电压且接着执行PCIe链路训练及初始化。由SD组织发布的「物理层规格」的「SD高速卡的初始化程序(Initialization Process of SD Express Card)」的章节8.3中包括了链接程序的详细描述。
在状态64中，若PCIe链接程序成功，则SD卡B(或控制器110)进入PCIe模式或由控制器110设定为PCIe模式，其被标注为状态65。若在PCIe链接程序成功的前，关断现有电压VDD2或电压VDD3(亦即，电压VDD2及电压VDD3两者皆不存在)，则SD卡B(或控制器110)终止PCIe链接程序且返回至伪初始化状态(亦即，状态62)。
若在PCIe链接程序期间，经由命令插脚B2自主机H接收CMD0命令，则SD卡B进入SD模式或由控制器110设定为SD模式(状态63)。若PCIe链接程序在预定时间段内无法成功，则PCIe链接程序可被主机H认定为失败。在一些实施例中，主机H可经组态以在PCIe链接程序失败的情况下经由命令插脚B2将CMD0命令传输至SD卡B。在一些其他实施例中，主机H可经组态以在PCIe链接程序出故障的情况下关断电压VDD2及电压VDD3。
若SD卡B已进入PCIe模式(亦即，状态65)且关断现有电压VDD2或VDD3(亦即，电压VDD2及电压VDD3两者皆不存在)，则SD卡B返回至伪初始化状态62或由控制器110设定回至伪初始化状态(回至状态62)。
在状态63中，SD卡B已进入SD模式，可经由命令插脚B2自主机H接收CMD8命令。CMD8命令系表示支持多个电压范围且使用其以检查SD卡是否支持所供应电压。主机H使用CMD8命令以将电压支持信息提供至SD卡。在接收到CMD8命令后，SD卡B(或控制器110)可经由命令插脚B2将响应信号(亦即，R7)传输至主机，以便将SD卡的电压支持信息提供至主机。SD卡响应电压范围且检查自变量(argument)中的型样集(pattern set)。由SD组织发布的「物理层规格版本7.00」的章节4.9.6中包括了R7的详细信息。然后，若自主机H接收到经由插脚B14的电压VDD2或经由插脚B18的电压VDD3，则SD卡B(或控制器110)执行PCIe链接程序(状态64)；若否，则SD卡B保持处于SD模式中。
在上述实施例中，若经由命令插脚B2自主机H接收SD模式的CMD0命令，则SD卡B(或控制器110)自状态62进入SD模式。然而，在一些其他实施例中，若SD卡并不处于PCIe模式中且经由命令插脚B5自主机H接收SD频率信号，则SD卡B(或控制器110)自状态62进入SD模式。应了解，在一些实施例中，插脚B18未经配置且因此将不提供VDD3。
图7为根据本发明的一些实施例的由SD卡或SD卡的控制器执行的初始化程序700的流程图。详细步骤系如下：
步骤702：开始
步骤704：SD卡(或控制器)判定是否经由命令插脚接收到CMD0命令。若结果为肯定的，则程序转至步骤716。若结果为否定的，则程序转至步骤706。
步骤706：SD卡(或控制器)判定是否接收到电压VDD2或电压VDD3。若结果为肯定的，则程序转至步骤708。若结果为否定的，则程序转至步骤704。
步骤708：SD卡(或控制器)执行PCIe链接程序。
步骤710：SD卡(或控制器)判定PCIe链接程序是否成功。若结果为肯定的，则程序转至步骤712。若结果为否定的(亦即，若PCIe链接程序失败)，则程序转至步骤704。若发生以下事件中的一者，则PCIe链接程序可被认为失败：(i)PCIe链接程序在预定时间段内无法成功；(ii)电压VDD2及电压VDD3两者皆消失；及(iii)接收到CMD0命令。
步骤712：SD卡进入PCIe模式或由控制器设定为PCIe模式。
步骤714：SD卡(或控制器)判定是否现有电压VDD2或VDD3被关断(亦即，电压VDD2及电压VDD3是否皆不存在)。若结果为肯定的，则程序转至步骤704。若结果为否定的，则程序转至步骤712，其中SD卡保持处于PCIe模式中。
步骤716：SD卡进入SD模式或由控制器设定为SD模式。
步骤718：SD卡(或控制器)判定是否经由命令插脚接收到CMD8命令。若结果为肯定的，则程序转至步骤720。若结果为否定的，则程序转至步骤716，其中SD卡保持处于SD模式中。
步骤720：SD卡经由命令插脚传输指示SD卡支持PCIe模式的响应信号(例如R7)。
步骤722：SD卡(或控制器)判定是否接收到电压VDD2或电压VDD3。若结果为肯定的，则程序转至步骤708。若结果为否定的，则程序转至步骤716，其中SD卡保持处于SD模式中。
熟习此项技术者将自上述揭示内容理解，可调整上述步骤的次序。举例而言，可在步骤704的前执行步骤706。若在步骤706中未接收到VDD2及Vdd3，则转至步骤704。
根据本发明，尤其关于图6及图7的揭示内容，一般熟习此项技术者可导出由SD卡或SD卡的控制器执行的初始化程序的其他流程图。因此，本发明的初始化程序不限于图7中所展示的初始化程序。
再次参看图5，主机H可包括处理器132及用于耦接至SD卡的通信接口134。通信接口包括接点H1至H18，其中接点H1至H18分别对应于SD卡B的插脚B1至B18。当主机H想要与处于SD模式的SD卡B通信时，接点H1至H18的功能系如图2所展示，且当主机H想要与处于PCIe模式的SD卡B通信时，接点H1至H18的功能系如图4所展示。在以下段落中详述用于进行初始化的主机H的操作。通常，主机H的处理器132至少执行可由处理器132存取以进行以下初始化程序(包括图8、图9及图10)的程序代码。换言的，主机H经组态以执行以下初始化程序。
图8为根据本发明的一些实施例的由主机执行的初始化程序的流程图。根据一较佳实施例，初始化程序包括以下步骤：
步骤802：开始
步骤804：主机经由接点H4将VDD1提供至SD卡。
步骤806：主机经由接点H14将VDD2提供至SD卡或经由接点H18将VDD3提供至SD卡。
步骤808：主机进行PCIe链接程序且判定是否接收到指示PCIe链接程序成功的响应。若结果为肯定的，则程序转至步骤810。若结果为否定的(亦即，若PCIe链接程序出故障)，则程序转至步骤814。若PCIe链接程序成功，则将缓存器「PCIe链接」设定为1b。亦即，主机可藉由判定缓存器「PCIe链接」的值判定PCIe链接程序是否成功。
步骤810：主机判定SD卡处于PCIe模式中。
步骤812：主机判定是否接收到请求SD卡切换至SD模式的命令。若结果为肯定的，则程序转至步骤814。若结果为否定的，则程序转至步骤810。
步骤814：主机经由接点H2传输CMD0命令且切断VDD2及VDD3两者。
步骤816：主机判定SD卡处于SD模式中。
步骤818：主机判定是否接收到请求SD卡切换至PCIe模式的命令。若结果为肯定的，则程序转至步骤820。若结果为否定的，则程序转至步骤816。
步骤820：主机经由接点H2传输CMD8命令。
步骤822：主机判定是否经由接点H2接收到指示SD卡支持PCIe模式的响应信号(例如R7)。若结果为肯定的，则程序转至步骤806。若结果为否定的，则程序转至步骤816。
在初始化程序800中，主机提供VDD1且接着提供VDD2或VDD3。主机接着与SD卡一起执行PCIe链接程序。若PCIe链接程序失败，则主机判定耦接至主机的SD卡可能不支持PCIe模式，且接着传输CMD0命令以便使SD卡进入SD模式。若PCIe链接程序成功，则SD卡进入PCIe模式。
在以上实施例中，主机在VDD1后提供VDD2或VDD3。在一些实施例中，可同时执行步骤804及806。亦即，主机可提供VDD2或VDD3连同VDD1。熟习此项技术者应自以上揭示内容理解，可调整以上步骤的次序且初始化程序不限于以上实施例。
图9为根据本发明的一些实施例的由主机执行的另一初始化程序的流程图。
根据一较佳实施例，初始化程序900包括以下步骤：
步骤902：开始。
步骤904：主机经由接点H4将VDD1提供至SD卡。
步骤906：主机经由接点H2将CMD0命令传输至SD卡。
步骤908：主机经由接点H2将CMD8命令传输至SD卡。
步骤910：主机判定是否接收到指示SD卡支持PCIe模式的响应信号(例如R7)。若结果为肯定的，则程序转至步骤912。若结果为否定的，则程序转至步骤918。
步骤912：主机经由接点H14将VDD2提供至SD卡或经由接点H18将VDD3提供至SD卡。
步骤914：主机与SD卡一起执行PCIe链接程序且判定PCIe链接程序是否成功。若结果为肯定的，则程序转至步骤916。若结果为否定的(亦即，若PCIe链接程序失败)，则程序转至步骤920。
步骤916：主机判定SD卡处于PCIe模式中。
步骤918：主机经由接点H2将CMD0命令传输至SD卡。
步骤920：主机判定SD卡处于SD模式中。
在初始化程序900中，主机提供VDD1且接着将CMD0命令传输至SD卡。因此，SD卡将在启动后进入SD模式。主机接着将CMD8命令传输至SD卡以确认SD卡是否支持PCIe模式。若SD卡将指示SD卡支持PCIe模式的响应信号R7传输至主机，则主机可与SD卡一起执行PCIe链接程序。基于以上揭示内容，可理解，本发明的初始化程序不限于图7至图9所描绘的初始化程序。熟习此项技术者可基于以上揭示内容，尤其是与图6相关的揭示内容导出其他初始化程序。
图10展示根据本发明的一些实施例的SD卡B(或控制器110)及主机H的初始化程序1000。在本实施例中，程序1000以SD模式命令，亦即由主机H发送的CMD0命令开始。在一较佳实施例中，可将程序1000划分成四个阶段：伪初始阶段、SD模式阶段、PCIe链接阶段及PCIe模式阶段。此等阶段中的每一者被详述如下：
伪初始阶段：
SD卡B(或控制器110)在经启动后处于伪初始阶段。在此阶段，主机接通电压VDD1且藉由3.3V的电压上拉命令插脚B2及插脚B1、B7、B8及B9(亦即，SD模式中的数据线DAT[3:0]；参见图2)。在接通电压VDD1后，主机H经由频率插脚B5将SDCLK传输至SD卡B且经由命令插脚B2将CMD0命令传输至SD卡B。
SD模式阶段：
SD卡B(或控制器110)在接收到CMD0命令后进入SD模式。经由命令插脚B2自主机H传输CMD8命令。CMD8命令在其自变量中具有「PCIe Avaliability」＝1及「PCIe 1.2VSupport」＝1。应注意，1.2V系在1.14V至1.3V的电压范围内，VDD3插脚B18经组态以接收所述电压范围。
若SD卡B接收到CMD8命令且成功地侦测到「PCIe Avaliability」＝1及「PCIe1.2VSupport」＝1，则SD卡B以「PCIe Response」＝1及「PCIe 1.2V Support」＝1对R7作出回应，此系因为其在本实施例中支持VDD3电压供应。在一些实施例中，SD卡B(或控制器110)可代替地支持VDD2电压供应。当主机H在R7中侦测到「PCIe Response」＝1时，主机H驱动插脚B1、B7及B8为低电压。应注意，插脚B1、B7及B8对应于SD模式中的DAT3、DAT0及DAT1且对应于PCIe模式中的PERST#、REFCLK+及REFCLK-(参见图4)。另外，当主机H在R7中侦测到「PCIe1.2V Support」＝1、PERST#＝低电压且CLKREQ#＝高电压时，其经由VDD3插脚B18将电压VDD3供应至SD卡B(或控制器110)。
PCIe链接阶段：
SD卡B(或控制器110)在所接收电压VDD3达到1.2V时进入PCIe链接程序。应注意，插脚B9对应于SD模式中的DAT2且对应于PCIe模式中的CLKREQ#(参见图4)。CLKREQ#系针对参考频率请求信号。
当SD卡B(或控制器110)侦测到电压VDD3接通且PERST#为低的时，其停用DAT3上的内部上拉电阻器且在自所接收电压VDD3已变得稳定后的预定时间间隔TPVCRL内驱动CLKREQ#为低电压。
当主机H侦测到CLKREQ#为低电压时，其在超过自所接收电压VDD3已变得稳定后的预定时间间隔TPVPGL后，且在超过经由插脚B7及B8供应REFCLK以来的预定时间间隔TPERST#-CLK后驱动PERST#为高电压。
PCIe模式阶段：
SD卡B(或控制器110)在PCIe链接成功后进入PCIe模式。
概言的，由本发明提供的初始化方法使SD卡(或控制器110)能够支持SD模式及PCIe模式两者。可基于不同应用根据连接至SD卡(或控制器110)的主机将SD卡(或控制器110)初始化至SD模式或PCIe模式。
鉴于上述内容，本发明提供用于支持SD模式及PCIe模式两者的SD卡的初始化程序，以及相关记忆卡、控制器及主机。对于根据本发明的实施例的SD卡，其亦与不支持PCIe模式的主机兼容。对于根据本发明的实施例的主机，其亦与不支持PCIe模式的SD卡兼容。
可使用以下条项进一步描述本发明：
1.一种由一安全数字(SD)卡执行以用于初始化所述SD卡的方法，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者，所述SD卡包含用于耦接至一主机的至少17个插脚，所述至少17个插脚包含：
一第一电压供应插脚，其用于接收由所述主机提供的一第一供应电压；
一第二电压供应插脚，其用于接收由所述主机提供的一第二供应电压，其中所述第二供应电压低于所述第一供应电压；
至少一个接地插脚，其用于耦接至一接地端；
至少一个频率插脚，其用于自所述主机接收一频率信号；及
一命令插脚，其用于自所述主机接收一命令，
所述方法包含：
(a)在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述PCIe模式中且经由所述命令插脚自耦接至所述SD卡的所述主机接收到进入所述SD模式的一CMD0命令，则进入所述SD模式；及
(b)在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述SD模式中且经由所述第二电压供应插脚自耦接至所述SD卡的所述主机接收到所述第二供应电压，则执行一PCIe链接程序；
其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式。
2.如条项1的方法，其中若提供一第一供应电压，则所述SD卡进入一伪初始化状态；若接收到所述CMD0命令，则所述SD卡自所述伪初始化状态进入所述SD模式；且若接收到所述第二供应电压，则所述SD卡自所述伪初始化状态进入执行所述PCIe链接程序的一状态。
3.如条项1的方法，其进一步包含待在步骤(a)后执行的以下步骤：
(d)经由所述命令插脚接收由所述主机传输的进入所述PCIe模式的一CMD8命令；
(e)经由所述命令插脚将指示所述SD卡支持所述PCIe模式的一响应信号传输至所述主机；及
(f)在步骤(e)后，若经由所述第二电压供应插脚自所述主机接收到所述第二供应电压，则执行所述PCIe链接程序；否则，保持处于所述SD模式。
4.如条项1的方法，其中步骤(b)进一步包含：若所述SD卡经由所述第二电压供应插脚并未接收到所述第二供应电压，则终止所述PCIe链接程序。
5.如条项1的方法，其进一步包含：若所述SD卡经由所述第二电压供应插脚并未接收到所述第二供应电压，则自所述PCIe模式切换。
6.如条项1的方法，其中所述第一供应电压处于自2.7伏特至3.6伏特的一范围内，且所述第二供应电压处于自1.7伏特至1.95伏特的一范围内或处于自1.14伏特至1.3伏特的一范围内。
7.如条项1的方法，其中步骤(a)包含以下各项中的一者：
(g)若所述PCIe链接程序失败且经由所述命令插脚自所述主机接收到所述CMD0命令，则进入所述SD模式；及
(h)若经由所述第一电压供应插脚接收到所述第一供应电压、经由所述第二电压供应插脚的所述第二供应电压不存在且经由所述命令插脚自所述主机接收到所述CMD0命令，则进入所述SD模式。
8.一种支持一SD模式及一PCIe模式两者的SD卡，其包含：
至少17个插脚，其用于耦接至一主机，所述至少17个插脚包含：
一第一电压供应插脚，其用于接收由所述主机提供的一第一供应电压；
一第二电压供应插脚，其用于接收由所述主机提供的一第二供应电压，其中所述第二供应电压低于所述第一供应电压；
至少一个接地插脚，其用于耦接至一接地端；
至少一个频率插脚，其用于自所述主机接收一频率信号；及
一命令插脚，其用于自所述主机接收一命令；及
一控制器，
其中所述控制器经组态以：
在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述PCIe模式中且经由所述命令插脚自耦接至所述SD卡的所述主机接收到进入所述SD模式的一CMD0命令，则将所述SD卡设定为所述SD模式；及
在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述SD模式中且经由所述第二电压供应插脚接收到所述第二供应电压，则执行一PCIe链接程序；
其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式。
9.如条项8的SD卡，其中所述SD卡在提供一第一供应电压的情况下进入一伪初始化状态；所述SD卡在接收到所述CMD0命令的情况下自所述伪初始化状态进入所述SD模式；且所述SD卡在接收到所述第二供应电压的情况下自所述伪初始化状态进入执行所述PCIe链接程序的一状态。
10.如条项8的SD卡，其中在将所述SD卡设定为所述SD模式后，所述控制器经进一步组态以：
经由所述命令插脚接收由所述主机传输的进入所述PCIe模式的一CMD8命令；
经由所述命令插脚将指示所述SD卡支持所述PCIe模式的一响应信号传输至所述主机；及
在传输所述响应信号后，若经由所述第二电压供应插脚自所述主机接收到所述第二供应电压，则执行所述PCIe链接程序；否则，将所述SD卡保持处于所述SD模式。
11.如条项8的SD卡，其中所述控制器经进一步组态以在所述SD卡经由所述第二电压供应插脚并未接收到所述第二供应电压的情况下终止所述PCIe链接程序。
12.如条项8的SD卡，其中所述控制器经进一步组态以：
在所述SD卡经由所述第二电压供应插脚并未接收到所述第二供应电压的情况下将所述SD卡自所述PCIe模式切换。
13.如条项8的SD卡，其中所述第一供应电压处于自2.7伏特至3.6伏特的一范围内，且所述第二供应电压处于自1.7伏特至1.95伏特的一范围内或处于自1.14伏特至1.3伏特的一范围内。
14.如条项8的SD卡，其中所述控制器经进一步组态以执行以下操作中的一者：
在所述PCIe链接程序失败且经由所述命令插脚自所述主机接收到所述CMD0命令的情况下将所述SD卡设定为所述SD模式；及
在经由所述第一电压供应插脚接收到所述第一供应电压、经由所述第二电压供应插脚的所述第二供应电压不存在且经由所述命令插脚自所述主机接收到所述CMD0命令的情况下将所述SD卡设定为所述SD模式。
15.一种由一主机执行以用于初始化一安全数字(SD)卡的方法，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者，所述主机包含：
一处理器；
一通信接口，其用于耦接至所述SD卡，所述通信接口包含：
一第一电压供应接点，其用于提供一第一供应电压；
一第二电压供应接点，其用于提供低于所述第一供应电压的一第二供应电压；
至少一个接地接点，其用于耦接至一接地端；
至少一个频率接点，其用于将一频率信号传输至所述SD卡；及
一命令接点，其用于将一命令传输至所述SD卡，
所述方法包含：
(a)经由所述第一电压供应接点将所述第一供应电压提供至所述SD卡；
(b)经由所述第二电压供应接点将所述第二供应电压提供至所述SD卡；
(c)在步骤(b)后执行一PCIe链接程序；
(d)判定所述PCIe链接程序成功或失败，其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式；及
(e)若所述PCIe链接程序失败，则经由所述命令接点将进入所述SD模式的一CMD0命令传输至所述SD卡。
16.如条项15的方法，其进一步包含：
(f)若所述SD卡处于所述SD模式中且由所述处理器接收到请求所述SD卡进入所述PCIe模式的一命令，则经由所述命令接点将进入所述PCIe模式的一CMD8命令传输至所述SD卡；且
其中若经由所述命令接点自所述SD卡接收到指示所述SD卡支持所述PCIe模式的一响应信号，则执行步骤(b)及步骤(c)。
17.如条项15的方法，其中所述第一供应电压处于自2.7伏特至3.6伏特的一范围内，且所述第二供应电压处于自1.7伏特至1.95伏特的一范围内或处于自1.14伏特至1.3伏特的一范围内。
18.如条项15的方法，其进一步包含：
(g)若由所述处理器接收到请求所述SD卡自所述PCIe模式进入所述SD模式的一命令，则停止所述第二供应电压的传输且经由所述命令接点将所述CMD0命令传输至所述SD卡。
19.一种用于初始化一安全数字(SD)卡的主机，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者，所述主机包含：
一处理器；
一通信接口，其用于耦接至所述SD卡，所述通信接口包含：
一第一电压供应接点，其用于提供一第一供应电压；
一第二电压供应接点，其用于提供低于所述第一供应电压的一第二供应电压；
至少一个接地接点，其用于耦接至一接地端；
至少一个频率接点，其用于将一频率信号传输至所述SD卡；及
一命令接点，其用于将一命令传输至所述SD卡；
其中所述主机经组态以：
经由所述第一电压供应接点将所述第一供应电压提供至所述SD卡；
经由所述第二电压供应接点将所述第二供应电压提供至所述SD卡；
在提供所述第二供应电压后执行一PCIe链接程序；
判定所述PCIe链接程序成功或失败，其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式；及
若所述PCIe链接程序失败，则经由所述命令接点将进入所述SD模式的一CMD0命令传输至所述SD卡。
20.如条项19的主机，其中所述处理器经进一步组态以：
在所述SD卡处于所述SD模式中且由所述处理器接收到请求所述SD卡进入所述PCIe模式的一命令的情况下经由所述命令接点将进入所述PCIe模式的一CMD8命令传输至所述SD卡；
其中若经由所述命令接点自所述SD卡接收到指示所述SD卡支持所述PCIe模式的一响应信号，则所述处理器经组态以提供所述第二供应电压且执行所述PCIe链接程序。
21.如条项19的主机，其中所述第一供应电压处于自2.7伏特至3.6伏特的一范围内，且所述第二供应电压处于自1.7伏特至1.95伏特的一范围内或处于自1.14伏特至1.3伏特的一范围内。
22.如条项19的主机，其中所述处理器经进一步组态以：
在接收到请求所述SD卡自所述PCIe模式进入所述PCIe模式的一命令的情况下，停止传输所述第二供应电压且经由所述命令接点将所述CMD0命令传输至所述SD卡。
23.一种由一主机执行以用于初始化耦接至所述主机的一安全数字(SD)卡的方法，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者，所述主机包含：
一处理器；
一通信接口，其用于耦接至所述SD卡，所述通信接口包含：
一第一电压供应接点，其用于提供一第一供应电压；
一第二电压供应接点，其用于提供低于所述第一供应电压的一第二供应电压；
至少一个接地接点，其用于耦接至一接地端；
至少一个频率接点，其用于将一频率信号传输至所述SD卡；及
一命令接点，其用于将一命令传输至所述SD卡，
所述方法包含：
(a)经由所述第一电压供应接点将所述第一供应电压提供至所述SD卡；
(b)在步骤(a)后，经由所述命令接点将进入所述SD模式的一CMD0命令传输至所述SD卡；
(c)在步骤(b)后，经由所述命令接点将进入所述PCIe模式的一CMD8命令传输至所述SD卡，其中若经由所述命令接点自所述SD卡并未接收到指示所述SD卡支持所述PCIe模式的一响应信号，则所述SD卡保持处于所述SD模式；
(d)若自所述SD卡接收到指示所述SD卡支持所述PCIe模式的所述响应信号，则经由所述第二电压供应接点将所述第二供应电压提供至所述SD卡；
(e)在步骤(d)后执行一PCIe链接程序；
(f)判定所述PCIe链接程序成功或失败，其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式；及
(g)若所述PCIe链接程序失败，则经由所述命令接点将一CMD0命令传输至所述SD卡。
24.如条项23的方法，其中若所述SD卡处于所述SD模式中且由所述处理器接收到请求所述SD卡进入所述PCIe模式的一命令，则执行步骤(c)及步骤(d)。
25.如条项23的方法，其中所述第一供应电压处于自2.7伏特至3.6伏特的一范围内，且所述第二供应电压处于自1.7伏特至1.95伏特的一范围内或处于自1.14伏特至1.3伏特的一范围内。
26.如条项23的方法，其进一步包含：
(h)若由所述处理器接收到请求所述SD卡自所述PCIe模式进入所述SD模式的一命令，则停止所述第二供应电压的传输且经由所述命令接点将所述CMD0命令传输至所述SD卡。
27.一种用于初始化一安全数字(SD)卡的主机，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者，所述主机包含：
一处理器；
一通信接口，其用于耦接至所述SD卡，所述通信接口包含：
一第一电压供应接点，其用于提供一第一供应电压；
一第二电压供应接点，其用于提供低于所述第一供应电压的一第二供应电压；
至少一个接地接点，其用于耦接至一接地端；
至少一个频率接点，其用于将一频率信号传输至所述SD卡；及
一命令接点，其用于将一命令传输至所述SD卡；
其中所述主机经组态以：
经由所述第一电压供应接点将所述第一供应电压提供至所述SD卡；
在提供所述第一供应电压后，经由所述命令接点将进入所述SD模式的一CMD0命令传输至所述SD卡；
在传输所述CMD0命令后，经由所述命令接点将进入所述PCIe模式的一CMD8命令传输至所述SD卡，其中若经由所述命令接点自所述SD卡并未接收到指示所述SD卡支持所述PCIe模式的一响应信号，则所述SD卡保持处于所述SD模式；
若自所述SD卡接收到指示所述SD卡支持所述PCIe模式的所述响应信号，则经由所述第二电压供应接点将所述第二供应电压提供至所述SD卡；
在提供所述第二供应电压后执行一PCIe链接程序；
判定所述PCIe链接程序成功或失败，其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式；及
若所述PCIe链接程序失败，则经由所述命令接点将一CMD0命令传输至所述SD卡。
28.如条项27的主机，其中若所述SD卡处于所述SD模式中且由所述处理器接收到请求所述SD卡进入所述PCIe模式的一命令，则所述CMD8命令系经由所述命令接点而传输至所述SD卡。
29.如条项27的主机，其中所述第一供应电压处于自2.7伏特至3.6伏特的一范围内，且所述第二供应电压处于自1.7伏特至1.95伏特的一范围内或处于自1.14伏特至1.3伏特的一范围内。
30.如条项27的主机，其中所述处理器经进一步组态以：
在由所述处理器接收到请求所述SD卡自所述PCIe模式进入所述SD模式的一命令的情况下，停止所述第二供应电压的传输且经由所述命令接点将所述CMD0命令传输至所述SD卡。
31.一种由一安全数字(SD)卡的一控制器执行以用于初始化所述SD卡的方法，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者，所述SD卡包含用于耦接至一主机的至少17个插脚，且所述至少17个插脚包含：
一第一电压供应插脚，其用于接收由所述主机提供的用于SD模式的一第一供应电压；
一第二电压供应插脚，其用于接收由所述主机提供的一第二供应电压，其中所述第二供应电压低于所述第一供应电压；
至少一个接地插脚，其用于耦接至一接地端；
至少一个频率插脚，其用于自所述主机接收一频率信号；及
一命令插脚，其用于自所述主机接收一命令，
所述方法包含：
(a)在经由所述第一电压供应插脚接收所述第一供应电压后，若所述SD卡并不处于所述PCIe模式中且经由所述命令插脚接收到进入所述SD模式的一CMD0命令，则将所述SD卡设定为所述SD模式；及
(b)在经由所述第一电压供应插脚接收到所述第一供应电压后，若所述SD卡并不处于所述SD模式中且经由所述第二电压供应插脚接收到所述第二供应电压，则使所述SD卡执行一PCIe链接程序；及
(c)若所述PCIe链接程序成功，则将所述SD卡设定为所述PCIe模式。
32.如条项31的方法，其进一步包含待在步骤(a)后执行的以下步骤：
(d)经由所述命令插脚接收进入所述PCIe模式的一CMD8命令；
(e)经由所述命令插脚传输指示所述SD卡支持所述PCIe的一响应信号；及
(f)在步骤(e)后，若经由所述第二电压供应插脚接收到所述第二供应电压，则使所述SD卡执行所述PCIe链接程序；否则，将所述SD卡保持处于所述SD模式。
33.如条项31的方法，其中步骤(b)进一步包含：若经由所述第二电压供应插脚并未接收到所述第二供应电压，则终止所述PCIe链接程序。
34.如条项31的方法，其进一步包含：若经由所述第二电压供应插脚并未接收到所述第二供应电压，则设定所述SD卡退出所述PCIe模式。
35.如条项31的方法，其中所述第一电压处于自2.7伏特至3.6伏特的一范围内，且所述第二供应电压处于自1.7伏特至1.95伏特的一范围内或处于自1.14伏特至1.3伏特的一范围内。
36.如条项31的方法，其中步骤(a)包含以下各项中的一者：
(g)若所述PCIe链接程序失败且经由所述命令插脚自所述主机接收到所述CMD0命令，则进入所述SD模式；及
(h)若经由所述第一电压供应插脚接收到所述第一供应电压、经由所述第二电压供应插脚的所述第二供应电压不存在且经由所述命令插脚自所述主机接收到所述CMD0命令，则进入所述SD模式。
37.一种用于一安全数字(SD)卡的控制器，其经组态以执行如条项31至36中任一项的方法。
应注意，以上揭示内容系出于说明性目的，且不应被视为限制本发明。熟习此项技术者将易于观测到，可在保留本发明的教示的同时进行装置及方法的许多修改及变更。因此，以上揭示内容应被认作仅由所附申请专利范围的边界及界限限制。

Claims (7)

1.一种由一安全数字(SD)卡执行以用于初始化所述SD卡的方法，所述SD卡支持一SD模式及一周边组件高速互连(PCIe)模式两者，所述SD卡包含用于耦接至一主机的至少17个插脚，所述至少17个插脚包含：
一第一电压供应插脚，其用于接收由所述主机提供的一第一供应电压；
一第二电压供应插脚，其用于接收由所述主机提供的一第二供应电压，其中所述第二供应电压低于所述第一供应电压；
至少一个接地插脚，其用于耦接至一接地端；
至少一个频率插脚，其用于自所述主机接收一频率信号；及
一命令插脚，其用于自所述主机接收一命令，
所述方法包含：
(a)在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述PCIe模式中且经由所述命令插脚自耦接至所述SD卡的所述主机接收到进入所述SD模式的一CMD0命令，则进入所述SD模式；及
(b)在经由所述第一电压供应插脚自耦接至所述SD卡的所述主机接收到所述第一供应电压后，若所述SD卡并不处于所述SD模式中且经由所述第二电压供应插脚自耦接至所述SD卡的所述主机接收到所述第二供应电压，则执行一PCIe链接程序；
其中若所述PCIe链接程序成功，则所述SD卡进入所述PCIe模式。
2.如据权利要求1所述的方法，其中若提供一第一供应电压，则所述SD卡进入一伪初始化状态；若接收到所述CMD0命令，则所述SD卡自所述伪初始化状态进入所述SD模式；且若接收到所述第二供应电压，则所述SD卡自所述伪初始化状态进入执行所述PCIe链接程序的一状态。
3.如据权利要求1所述的方法，其进一步包含待在步骤(a)后执行的以下步骤：
(d)经由所述命令插脚接收由所述主机传输的进入所述PCIe模式的一CMD8命令；
(e)经由所述命令插脚将指示所述SD卡支持所述PCIe模式的一响应信号传输至所述主机；及
(f)在步骤(e)后，若经由所述第二电压供应插脚自所述主机接收到所述第二供应电压，则执行所述PCIe链接程序；否则，保持处于所述SD模式。
4.如据权利要求1所述的方法，其中步骤(b)进一步包含：若所述SD卡经由所述第二电压供应插脚并未接收到所述第二供应电压，则终止所述PCIe链接程序。
5.如据权利要求1所述的方法，其进一步包含：若所述SD卡经由所述第二电压供应插脚并未接收到所述第二供应电压，则自离开所述PCIe模式。
6.如据权利要求1所述的方法，其中所述第一供应电压处于自2.7伏特至3.6伏特的一范围内，且所述第二供应电压处于自1.7伏特至1.95伏特的一范围内或处于自1.14伏特至1.3伏特的一范围内。
7.如据权利要求1所述的方法，其中步骤(a)包含以下各项中的一者：
(g)若所述PCIe链接程序失败且经由所述命令插脚自所述主机接收到所述CMD0命令，则进入所述SD模式；及
(h)若经由所述第一电压供应插脚接收到所述第一供应电压、经由所述第二电压供应插脚的所述第二供应电压不存在且经由所述命令插脚自所述主机接收到所述CMD0命令，则进入所述SD模式。
CN201911318848.8A 2019-01-18 2019-12-19 初始化方法及关联控制器、内存装置及主机 Active CN111459553B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/251,544 2019-01-18
US16/251,544 US10949106B2 (en) 2019-01-18 2019-01-18 Initialization methods and associated controller, memory device and host

Publications (2)

Publication Number Publication Date
CN111459553A true CN111459553A (zh) 2020-07-28
CN111459553B CN111459553B (zh) 2023-09-05

Family

ID=71608879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911318848.8A Active CN111459553B (zh) 2019-01-18 2019-12-19 初始化方法及关联控制器、内存装置及主机

Country Status (7)

Country Link
US (4) US10949106B2 (zh)
EP (1) EP3912051A4 (zh)
JP (1) JP7179073B2 (zh)
KR (1) KR20200091401A (zh)
CN (1) CN111459553B (zh)
TW (3) TWI812398B (zh)
WO (1) WO2020147506A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114077560A (zh) * 2020-08-19 2022-02-22 创惟科技股份有限公司 内存储存装置的读写控制系统及方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705334B (zh) * 2019-04-22 2020-09-21 緯創資通股份有限公司 擴展系統與伺服器主機及其操作方法
WO2021118576A1 (en) * 2019-12-12 2021-06-17 Hewlett-Packard Development Company, L.P. Communication protocols for secure digital (sd) cards
CN111966618B (zh) * 2020-08-07 2022-04-22 浪潮(北京)电子信息产业有限公司 一种PCIe板卡的供电系统及方法
US11442665B2 (en) * 2020-12-04 2022-09-13 Western Digital Technologies, Inc. Storage system and method for dynamic selection of a host interface
US11907587B2 (en) 2021-06-09 2024-02-20 Western Digital Technologies, Inc. Managing persistent memory regions across multiple protocols

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050086434A1 (en) * 2003-10-02 2005-04-21 Kang Sang-Wook Multimedia/secure digital cards and adapters for interfacing to hosts and methods of operating
US20050197017A1 (en) * 2004-02-12 2005-09-08 Super Talent Electronics Inc. Extended secure-digital (SD) devices and hosts
US20070055823A1 (en) * 2005-08-01 2007-03-08 Samsung Electronics Co., Ltd. Multi-interface, controller, memory card having the multi-interface controller, and interface setting method
US20080257955A1 (en) * 2005-03-24 2008-10-23 Masaharu Adachi Nonvolatile Memory Card Adaptable to Plural Specifications

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440972B1 (ko) 2002-07-27 2004-07-21 삼성전자주식회사 카드 삽입 인식에 의한 데이터 전송 상태 자동 설정 장치및 방법
US7305535B2 (en) 2003-04-17 2007-12-04 Sandisk Corporation Memory cards including a standard security function
US7069369B2 (en) 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
US20080301355A1 (en) 2007-05-30 2008-12-04 Phison Electronics Corp. Flash memory information reading/writing method and storage device using the same
US7743292B2 (en) * 2008-06-13 2010-06-22 Silicon Motion Inc. Apparatus and method for memory card testing
CN101620514B (zh) 2009-08-11 2010-12-08 成都市华为赛门铁克科技有限公司 硬盘存储系统及数据存储方法
CN102473152B (zh) * 2009-08-14 2015-02-25 桑迪士克以色列有限公司 具有向后及向前兼容性的双接口卡
CN101697180B (zh) 2009-11-06 2012-07-04 深圳市优特普科技有限公司 一种计算机数据通讯隔离管理系统及数据监控方法
TWI405087B (zh) 2010-01-12 2013-08-11 Imicro Technology Ltd 用於差分資料傳輸之快閃記憶卡
KR101822977B1 (ko) * 2010-12-21 2018-01-29 삼성전자주식회사 멀티-인터페이스 메모리 카드와 이의 동작 방법
CN102902489B (zh) 2012-08-17 2015-09-09 杭州华澜微电子股份有限公司 一种双界面存储控制器及其系统
KR102225313B1 (ko) 2014-08-20 2021-03-10 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
US9524108B2 (en) 2014-08-29 2016-12-20 Dell Products, Lp System and method for providing personality switching in a solid state drive device
US9886080B2 (en) * 2014-12-30 2018-02-06 Sandisk Technologies Llc Low voltage detection and initialization for non-volatile memory systems
JP2017097825A (ja) 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
JP6620313B2 (ja) 2016-01-06 2019-12-18 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
KR102646895B1 (ko) 2016-09-29 2024-03-12 삼성전자주식회사 메모리 카드 및 이를 포함하는 스토리지 시스템
JP2018156506A (ja) 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
TWI638266B (zh) * 2017-03-22 2018-10-11 瑞昱半導體股份有限公司 記憶卡存取模組及記憶卡存取方法
JPWO2018186456A1 (ja) * 2017-04-07 2020-01-16 パナソニックＩｐマネジメント株式会社 ホスト装置及びリムーバブルシステム
JP2018180770A (ja) 2017-04-07 2018-11-15 パナソニックＩｐマネジメント株式会社 デバイス、ホスト装置、および統合インタフェースシステム
WO2018186457A1 (ja) * 2017-04-07 2018-10-11 パナソニックＩｐマネジメント株式会社 スレーブ装置およびホスト装置
JP2018180769A (ja) 2017-04-07 2018-11-15 パナソニックＩｐマネジメント株式会社 ホスト装置および識別方法
US20180335971A1 (en) 2017-05-16 2018-11-22 Cisco Technology, Inc. Configurable virtualized non-volatile memory express storage
US11093811B2 (en) * 2017-06-05 2021-08-17 Kioxia Corporation Memory card with multiple modes, and host device corresponding to the memory card
WO2019031295A1 (ja) 2017-08-08 2019-02-14 パナソニックＩｐマネジメント株式会社 カード装置、ホスト装置および通信方法
JP2019057229A (ja) 2017-09-22 2019-04-11 パナソニックＩｐマネジメント株式会社 通信形式判定方法
TWI709859B (zh) * 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050086434A1 (en) * 2003-10-02 2005-04-21 Kang Sang-Wook Multimedia/secure digital cards and adapters for interfacing to hosts and methods of operating
US20050197017A1 (en) * 2004-02-12 2005-09-08 Super Talent Electronics Inc. Extended secure-digital (SD) devices and hosts
US20080257955A1 (en) * 2005-03-24 2008-10-23 Masaharu Adachi Nonvolatile Memory Card Adaptable to Plural Specifications
US20070055823A1 (en) * 2005-08-01 2007-03-08 Samsung Electronics Co., Ltd. Multi-interface, controller, memory card having the multi-interface controller, and interface setting method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114077560A (zh) * 2020-08-19 2022-02-22 创惟科技股份有限公司 内存储存装置的读写控制系统及方法
CN114077560B (zh) * 2020-08-19 2023-07-18 创惟科技股份有限公司 内存储存装置的读写控制系统及方法

Also Published As

Publication number Publication date
EP3912051A1 (en) 2021-11-24
JP7179073B2 (ja) 2022-11-28
TWI785249B (zh) 2022-12-01
KR20220116076A (ko) 2022-08-19
TW202246998A (zh) 2022-12-01
TW202409852A (zh) 2024-03-01
KR20200091401A (ko) 2020-07-30
US11409452B2 (en) 2022-08-09
CN111459553B (zh) 2023-09-05
EP3912051A4 (en) 2022-10-05
US20230350592A1 (en) 2023-11-02
TW202046131A (zh) 2020-12-16
WO2020147506A1 (en) 2020-07-23
US20210019065A1 (en) 2021-01-21
US20220317904A1 (en) 2022-10-06
US20200233595A1 (en) 2020-07-23
TWI812398B (zh) 2023-08-11
JP2021514505A (ja) 2021-06-10
US10949106B2 (en) 2021-03-16
US11726686B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
CN111459553B (zh) 初始化方法及关联控制器、内存装置及主机
US11169594B2 (en) Card and host apparatus
EP1132824B1 (en) Electronic device with card interface
US8291210B2 (en) Methods of booting application processors from external devices
US20030056050A1 (en) Card device
US20060047982A1 (en) Mult-interface auto-switch circuit and memory device with dual interface auto-switch circuit
EP1135728A1 (en) A method and apparatus for configuring and initializing a memory device and memory channel
US20170168747A1 (en) Intelligent memory support for platform reset operation
US20220350502A1 (en) Memory addressing methods and associated controller, memory device and host
US6148347A (en) Mode selectable memory controller for PCMCIA standard memory cards and non-standard memory cards
JP2010282617A (ja) 接続バス、電子装置及びシステム
KR102721882B1 (ko) 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트
CN105095000A (zh) Bios恢复电路
CN114546899A (zh) Usb设备连接方法、系统及计算机可读存储介质
CN116414470A (zh) 存储卡的启动方法、存储设备及计算机设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant