KR20200091401A - 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트 - Google Patents

초기화 방법 및 관련 제어기, 메모리 장치 및 호스트 Download PDF

Info

Publication number
KR20200091401A
KR20200091401A KR1020207014255A KR20207014255A KR20200091401A KR 20200091401 A KR20200091401 A KR 20200091401A KR 1020207014255 A KR1020207014255 A KR 1020207014255A KR 20207014255 A KR20207014255 A KR 20207014255A KR 20200091401 A KR20200091401 A KR 20200091401A
Authority
KR
South Korea
Prior art keywords
card
mode
pcie
host
pin
Prior art date
Application number
KR1020207014255A
Other languages
English (en)
Inventor
차오-쿠에이 시에
Original Assignee
실리콘 모션 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 모션 인코포레이티드 filed Critical 실리콘 모션 인코포레이티드
Priority to KR1020227027327A priority Critical patent/KR20220116076A/ko
Publication of KR20200091401A publication Critical patent/KR20200091401A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G06F9/4413—Plug-and-play [PnP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07737—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
    • G06K19/07741—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts comprising a first part operating as a regular record carrier and a second attachable part that changes the functional appearance of said record carrier, e.g. a contact-based smart card with an adapter part which, when attached to the contact card makes the contact card function as a non-contact card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3804—Memory card connected to a computer port directly or by means of a reader/writer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법을 제공한다. 상기 방법은 (a) SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 PCIe 모드에 있지 않고 SD 모드 진입을 위한 CMD0 명령이 SD 카드에 커플링된 호스트로부터의 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계; 및 (b) SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 SD 모드에 있지 않고 제 2 공급 전압이 SD 카드에 커플링된 호스트로부터 제 2 전압 공급 핀을 통해 수신되면 PCIe 링크업 프로세스를 수행하는 단계를 포함한다. PCIe 링크업 프로세스가 성공하면 SD 카드는 PCIe 모드로 진입한다.

Description

초기화 방법 및 관련 제어기, 메모리 장치 및 호스트
본 발명은 메모리 장치 및 관련된 제어기, 메모리 장치 및 호스트를 위한 방법에 관한 것으로, 더 구체적으로는 메모리 장치 및 관련된 제어기, 메모리 장치 및 호스트를 위한 초기화 방법에 관한 것이다.
비디오 데이터 및/또는 음악 데이터를 처리하기 위한 디지털 통신 장치 또는 전자 장치의 광범위한 사용 및 IA(인터넷 기기(Internet Appliance)) 제품의 보편화와 함께, 디지털 데이터를 저장하기 위한 다양한 유형의 저장 장치가 개발되었다. 메모리 카드는 소형 부피, 저전력 소비 및 대용량 저장 기능의 장점으로 인해 시장에서 주류 제품이 되었다. 메모리 카드는 디지털 카메라, 디지털 비디오 카메라, MP3 플레이어, 휴대폰, PDA(개인 휴대 정보 단말기(personal digital assistants)) 또는 GPS 장치와 같은 다양한 유형의 호스트/장치/시스템에 사용하는데 매우 적합하다.
SD(보안 디지털(Secure Digital)) 카드는 시장에서 많이 사용되는 메모리 카드이다. 데이터 전송량이 최근에 크게 증가했기 때문에, 기존의 SD 버스를 대체하기 위해서 PCIe(주변 컴포넌트 상호접속 익스프레스(Peripheral Component Interconnect Express)) 버스와 같은 고속을 지원하는 새로운 전송 버스가 SD 카드에 사용된다. 따라서, SD 모드 또는 PCIe 모드에서 작동할 수 있는 SD 카드를 제공할 필요가 있으며, 또한 그러한 SD 카드에 대한 초기화 방법을 제공할 필요가 있다.
따라서, 본 발명의 목적은 SD 전송 모드와 PCIe 전송 모드를 모두 지원하는 SD 카드를 초기화할 수 있는 초기화 방법을 제공하고, 관련 SD 카드, SD 카드의 제어기 및 호스트를 제공하는 것이다.
본 발명의 실시예는 SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법을 개시한다. SD 카드는 호스트에 커플링하기 위한 적어도 17 개의 핀을 포함한다. 적어도 17 개의 핀은 호스트에 의해 제공된 제 1 공급 전압을 수신하기 위한 제 1 전압 공급 핀; 호스트에 의해 제공된, 제 1 공급 전압보다 낮은 제 2 공급 전압을 수신하기 위한 제 2 전압 공급 핀; 접지에 커플링하기 위한 적어도 하나의 접지 핀; 호스트로부터 클록 신호를 수신하기 위한 적어도 하나의 클록 핀; 및 호스트로부터 명령을 수신하기 위한 명령 핀을 포함한다. 상기 방법은 (a) SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 PCIe 모드에 있지 않고 SD 모드 진입을 위한 CMD0 명령이 SD 카드에 커플링된 호스트로부터의 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계; 및 (b) SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 SD 모드에 있지 않고 제 2 공급 전압이 SD 카드에 커플링된 호스트로부터 제 2 전압 공급 핀을 통해 수신되면 PCIe 링크업 프로세스를 수행하는 단계를 포함한다. PCIe 링크업 프로세스가 성공하면 SD 카드는 PCIe 모드로 진입한다.
본 발명의 다른 실시예는 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드를 개시한다. SD 카드는 호스트 및 제어기에 커플링하기 위한 적어도 17 개의 핀을 포함한다. 적어도 17 개의 핀은 호스트에 의해 제공된 제 1 공급 전압을 수신하기 위한 제 1 전압 공급 핀; 호스트에 의해 제공된, 제 1 공급 전압보다 낮은 제 2 공급 전압을 수신하기 위한 제 2 전압 공급 핀; 접지에 커플링하기 위한 적어도 하나의 접지 핀; 호스트로부터 클록 신호를 수신하기 위한 적어도 하나의 클록 핀; 및 호스트로부터 명령을 수신하기 위한 명령 핀을 포함한다. 제어기는 SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 PCIe 모드에 있지 않고 SD 모드 진입을 위한 CMD0 명령이 SD 카드에 연결된 호스트로부터의 명령 핀을 통해 수신되면 SD 카드를 SD 모드로 설정하고; SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 SD 모드에 있지 않고 제 2 공급 전압이 제 2 전압 공급 핀을 통해 수신되면 PCIe 링크업 프로세스를 수행하도록 구성된다. PCIe 링크업 프로세스가 성공하면 SD 카드는 PCIe 모드로 진입한다.
본 발명의 다른 실시예는 호스트에 커플링되는 SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법을 개시한다. SD 카드는 SD 모드와 PCIe 모드를 모두 지원한다. 호스트는 프로세서 및 SD 카드에 커플링하기 위한 통신 인터페이스를 포함한다. 통신 인터페이스는 제 1 공급 전압을 제공하기 위한 제 1 전압 공급 접점; 제 1 공급 전압보다 낮은 제 2 공급 전압을 제공하기 위한 제 2 전압 공급 접점; 접지에 커플링하기 위한 적어도 하나의 접지 접점; 클록 신호를 SD 카드에 전송하기 위한 적어도 하나의 클록 접점; 및 SD 카드에 명령을 전송하기 위한 명령 접점을 포함한다. 상기 방법은 (a) 제 1 전압 공급 접점을 통해 제 1 공급 전압을 SD 카드에 제공하는 단계; (b) 제 2 전압 공급 접점을 통해 SD 카드에 제 2 공급 전압을 제공하는 단계; (c) 단계(b) 후에 PCIe 링크업 프로세스를 수행하는 단계; (d) PCIe 링크업 프로세스의 성공 또는 실패를 결정하는 단계로서, PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하는 단계; 및 (e) PCIe 링크업 프로세스가 실패하면 SD 모드로 진입하기 위한 CMD0 명령을 명령 접점을 통해 SD 카드로 전송하는 단계를 포함한다.
본 발명의 다른 실시예는 호스트에 커플링되는 SD 카드의 초기화를 위한 호스트를 개시한다. SD 카드는 SD 모드와 PCIe 모드를 모두 지원한다. 호스트는 프로세서; 및 SD 카드에 커플링하기 위한 통신 인터페이스를 포함한다. 통신 인터페이스는 제 1 공급 전압을 제공하기 위한 제 1 전압 공급 접점; 제 1 공급 전압보다 낮은 제 2 공급 전압을 제공하기 위한 제 2 전압 공급 접점; 접지에 커플링하기 위한 적어도 하나의 접지 접점; 클록 신호를 SD 카드에 전송하기 위한 적어도 하나의 클록 접점; 및 SD 카드에 명령을 전송하기 위한 명령 접점을 포함한다. 프로세서는 제 1 전압 공급 접점을 통해 제 1 공급 전압을 SD 카드에 제공하고; 제 2 전압 공급 접점을 통해 SD 카드에 제 2 공급 전압을 제공하고; 제 2 공급 전압을 제공한 후에 PCIe 링크업 프로세스를 수행하고; PCIe 링크업 프로세스의 성공 또는 실패를 결정하고, PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하고; PCIe 링크업 프로세스가 실패하면 SD 모드로 진입하기 위한 CMD0 명령을 명령 접점을 통해 SD 카드로 전송하도록 구성된다.
본 발명의 또 다른 실시예는 호스트에 커플링된 SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법을 개시한다. SD 카드는 SD 모드와 PCIe 모드를 모두 지원한다. 호스트는 프로세서 및 SD 카드에 커플링하기 위한 통신 인터페이스를 포함한다. 통신 인터페이스는 제 1 공급 전압을 제공하기 위한 제 1 전압 공급 접점; 제 1 공급 전압보다 낮은 제 2 공급 전압을 제공하기 위한 제 2 전압 공급 접점; 접지에 커플링하기 위한 적어도 하나의 접지 접점; 클록 신호를 SD 카드에 전송하기 위한 적어도 하나의 클록 접점; 및 SD 카드에 명령을 전송하기 위한 명령 접점을 포함한다. 상기 방법은 (a) 제 1 전압 공급 접점을 통해 제 1 공급 전압을 SD 카드에 제공하는 단계; (b) 단계(a) 후에 명령 접점을 통해 SD 카드로 SD 모드로 진입하기 위한 CMD0 명령을 전송하는 단계; (c) 단계(b) 후에 명령 접점을 통해 SD 카드로 PCIe 모드로 진입하기 위한 CMD8 명령을 전송하는 단계로서, SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 SD 카드로부터 명령 접점을 통해 수신되지 않으면, SD 카드를 SD 모드로 유지하는, 단계; (d) SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 SD 카드로부터 수신되면, 제 2 전압 공급 접점을 통해 SD 카드에 제 2 공급 전압을 제공하는 단계; (e) 단계(d) 후에 PCIe 링크업 프로세스를 수행하는 단계; (f) PCIe 링크업 프로세스의 성공 또는 실패를 결정하는 단계로서, PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하는 단계; 및 (g) PCIe 링크업 프로세스가 실패하면 CMD0 명령을 명령 접점을 통해 SD 카드로 전송하는 단계를 포함한다.
본 발명의 또 다른 실시예는 호스트에 커플링된 SD 카드의 초기화를 위한 호스트를 개시한다. SD 카드는 SD 모드와 PCIe 모드를 모두 지원한다. 호스트는 프로세서 및 SD 카드에 커플링하기 위한 통신 인터페이스를 포함한다. 통신 인터페이스는 제 1 공급 전압을 제공하기 위한 제 1 전압 공급 접점; 제 1 공급 전압보다 낮은 제 2 공급 전압을 제공하기 위한 제 2 전압 공급 접점; 접지에 커플링하기 위한 적어도 하나의 접지 접점; 클록 신호를 SD 카드에 전송하기 위한 적어도 하나의 클록 접점; 및 SD 카드에 명령을 전송하기 위한 명령 접점을 포함한다. 프로세서는 제 1 전압 공급 접점을 통해 제 1 공급 전압을 SD 카드에 제공하고; 제 1 공급 전압을 제공한 후에 명령 접점을 통해 SD 카드로 SD 모드로 진입하기 위한 CMD0 명령을 전송하고; CMD0 명령의 전송 후에 명령 접점을 통해 SD 카드로 PCIe 모드로 진입하기 위한 CMD8 명령을 전송하고, SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 SD 카드로부터 명령 접점을 통해 수신되지 않으면, SD 카드를 SD 모드로 유지하고; SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 SD 카드로부터 수신되면, 제 2 전압 공급 접점을 통해 SD 카드에 제 2 공급 전압을 제공하고; 제 2 공급 전압의 제공 후에 PCIe 링크업 프로세스를 수행하고; PCIe 링크업 프로세스의 성공 또는 실패를 결정하고, PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하고; PCIe 링크업 프로세스가 실패하면 CMD0 명령을 명령 접점을 통해 SD 카드로 전송하도록 구성된다.
본 발명의 또 다른 실시예는 SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드의 제어기에 의해 수행되는 방법을 개시한다. SD 카드는 호스트에 커플링하기 위한 적어도 17 개의 핀을 포함한다. 적어도 17 개의 핀은 호스트에 의해 제공된 SD 모드를 위한 제 1 공급 전압을 수신하기 위한 제 1 전압 공급 핀; 호스트에 의해 제공된, 제 1 공급 전압보다 낮은 제 2 공급 전압을 수신하기 위한 제 2 전압 공급 핀; 접지에 커플링하기 위한 적어도 하나의 접지 핀; 호스트로부터 클록 신호를 수신하기 위한 적어도 하나의 클록 핀; 및 호스트로부터 명령을 수신하기 위한 명령 핀을 포함한다. 상기 방법은 (a) 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 PCIe 모드에 있지 않고 SD 모드로 진입하기 위한 CMD0 명령이 명령 핀을 통해 수신되면 SD 카드를 SD 모드로 설정하는 단계; 및 (b) 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 SD 모드에 있지 않고 제 2 공급 전압이 제 2 전압 공급 핀을 통해 수신되면 SD 카드가 PCIe 링크업 프로세스를 수행하게 하는 단계; 및 (c) PCIe 링크업 프로세스가 성공하면 SD 카드를 PCIe 모드로 설정하는 단계를 포함한다.
본 발명의 또 다른 실시예는 상기 방법을 수행하도록 구성된 SD 카드의 제어기를 개시한다.
본 발명의 목적은 다양한 도형 및 도면에 예시된 바람직한 실시예에 대한 다음의 상세한 설명을 읽은 후 당업자에게 틀림없이 명백해질 것이다.
도 1은 SD 카드의 개략도이다.
도 2는 SD 카드의 핀을 설명하는 표이다.
도 3은 본 발명의 몇몇 실시예에 따른 SD 카드의 개략도이다.
도 4는 본 발명의 몇몇 실시예에 따른 SD 카드의 핀을 설명하는 표이다.
도 5는 본 발명의 몇몇 실시예에 따른 SD 카드와 호스트의 조합을 보여주는 블록도이다.
도 6은 본 발명의 몇몇 실시예에 따른 초기화 동안 SD 카드의 상태 변화를 보여주는 상태도이다.
도 7은 본 발명의 몇몇 실시예에 따른 SD 카드의 초기화 방법의 흐름도이다.
도 8은 본 발명의 몇몇 실시예에 따른 호스트의 초기화 방법의 흐름도이다.
도 9는 본 발명의 몇몇 실시예에 따른 호스트의 다른 초기화 방법의 흐름도이다.
도 10은 본 발명의 몇몇 실시예에 따른 SD 카드를 초기화하기 위한 단계의 순서의 예를 예시한다.
도 1은 SD 카드(A)의 평면도이다. 도 1에 도시된 바와 같이, SD 카드(A)는 9 개의 핀을 포함하며, 이는 A1 내지 A9로 표시되고 단일 행을 형성한다. SD 카드(A)는 SD 전송 모드(또는 "SD 모드"로 지칭됨)에서 작동한다.
도 2는 도 1에 도시된 SD 카드(A)의 핀(A1 내지 A9)을 설명 또는 정의하는 표이다. 표에 도시된 바와 같이, 핀(A1 및 A7 내지 A9)은 데이터 라인이다. 핀(A2)은 명령(CMD) 핀으로 지칭된다. 예를 들어, 핀(A2)은 호스트로부터 SD 카드(A)로 전송된 명령을 수신할 수 있고 SD 카드(A)로부터 호스트로의 명령에 응답하여 응답을 전송할 수 있다. 핀(A4)은 VDD 핀으로 지칭되고 SD 카드(A)의 전압 공급 핀으로 작동한다. 핀(A4)은 2.7 내지 3.6 볼트(V) 범위 내의 공급 전압을 수신하도록 구성될 수 있다. 핀(A5)은 클록(CLK) 핀으로 지칭되고 클록 신호를 수신하도록 구성된다. 핀(A3 및/또는 A6)은 접지 핀이다.
도 3은 본 발명의 몇몇 실시예에 따른 SD 카드(B)를 도시한다. 도 3에 도시된 바와 같이, SD 카드(B)는 B1 내지 B18로 표시되고 2 개의 행(R1 및 R2)을 형성하는 18 핀을 포함한다. 핀(B1 내지 B9)에 의해 형성된 행(R1)의 배열 또는 구성은 도 1의 SD 카드(A)의 핀(A1 내지 A9)의 배열 또는 구성과 실질적으로 동일하다. 본 개시에 따르면, SD 카드(B)는 SD 모드 및 PCIe 모드 모두에서 작동할 수 있다. SD 카드(B)가 SD 모드에서 작동할 때, 핀(B1 내지 B9)이 이용되고 도 1의 SD 카드(A)의 핀(A1 내지 A9)과 동일한 기능을 가진다. 이러한 상황에서, 핀(B1 내지 B9)은 각각 핀(A1 내지 A9)에 대응한다. 예를 들어, 핀(B2)은 명령 핀으로 작동한다.
도 4는 SD 카드(B)가 PCIe 모드에서 작동할 때 SD 카드(B)의 핀(B1, B4 및 B7 내지 B18)을 설명 또는 정의하는 표이다. 핀(B1, B4 및 B7 내지 B9)은 SD 모드에서 이용되고 PCIe 모드에서 또한 이용된다. 그럼에도 불구하고, PCIe 모드에서 핀(B1 및 B7 내지 B9)의 기능은 SD 모드에서 핀(B1 및 B7 내지 B9)의 기능과 상이하다.
도 4에 도시된 바와 같이, 핀(B4)은 VDD1 핀으로 지칭되고 SD 카드(B)용 전압 공급 핀(SD 카드(A)용 핀(A4))으로 작동한다. 핀(B4)은 2.7 내지 3.6 V 범위 내의 공급 전압을 수신하도록 구성될 수 있다. 핀(B14)은 VDD2 핀으로 지칭되고 SD 카드(B)의 전압 공급 핀으로 작동한다. 핀(B14)은 1.7 내지 1.95 V 범위 내의 공급 전압을 수신하도록 구성될 수 있다. 핀(B18)은 VDD3 핀으로 지칭되고 SD 카드(B)의 전압 공급 핀으로 작동한다. 핀(B18)은 1.14 내지 1.3V 범위 내의 공급 전압을 수신하도록 구성될 수 있다. 몇몇 실시예에서, 핀(B18)은 선택적일 수 있고 기능을 하지 않을 수 있다. 핀(B7 및 B8)은 클록(CLK) 핀으로 지칭되고 클록 신호를 수신하도록 구성될 수 있다. 핀(B10, B13 및/또는 B17)은 접지 핀이다.
도 5는 본 발명의 몇몇 실시예에 따른 SD 카드(B)와 호스트(H)의 조합을 보여주는 블록도이다. SD 카드(B)는 핀(B1 내지 B18)을 통해 호스트(H)와 커플링되도록 구성되고, 핀(B1 내지 B18)을 통해 호스트(H)로부터 명령, 데이터 및 공급 전압을 수신한다. SD 카드(B)는 플래시 메모리 모듈(120) 및 플래시 메모리 제어기(또는 제어기)(110)를 포함하고, 플래시 메모리 제어기(110)는 플래시 메모리 모듈에 액세스하도록 구성된다. 플래시 메모리 제어기(110)는 SD 카드(B)의 전송 모드를 SD 모드 또는 PCIe 모드로 설정하도록 구성될 수 있다. 이러한 실시예에 따르면, 플래시 메모리 제어기(110)는 마이크로프로세서(112), ROM(판독 전용 메모리(read-only memory))(112M), 제어 로직(114), 버퍼 메모리(116) 및 인터페이스 로직(118)을 포함한다. ROM(112M)은 프로그램 코드(112C)를 저장하도록 배열되고, 마이크로프로세서(112)는 플래시 메모리 모듈(120)에 대한 액세스를 제어하기 위해 프로그램 코드(112C)를 실행하도록 배열된다. 제어 로직(114)은 인코더(142) 및 디코더(144)를 포함한다.
전형적으로, 플래시 메모리 모듈(120)은 각각 다중 블록을 포함하는 다중 플래시 메모리 칩을 포함하고, 플래시 메모리 제어기(110)는 플래시 메모리 모듈(120)에서의 작동(예를 들어, 소거)을 수행하는 단위로서 "블록(block)"을 취한다. 플래시 메모리 제어기(110)는 마이크로프로세서(112)를 통해 프로그램 코드(112C)를 실행할 수 있다. 또한, 블록은 특정 수의 페이지를 포함할 수 있고, 플래시 메모리 제어기(110)는 플래시 메모리 모듈에 데이터를 기록하는 단위로서 "페이지(page)"를 취한다. 몇몇 실시예에서, 플래시 메모리 모듈(120)은 3D NAND형 플래시 메모리를 포함할 수 있다.
실제로, 마이크로프로세서(112)를 통해 프로그램 코드(112C)를 실행하는 플래시 메모리 제어기(110)는 플래시 메모리 모듈(120)의 액세스 작동(특히, 적어도 하나의 블록 또는 적어도 하나의 페이지에 대한 액세스 작동)을 제어하기 위해 제어 로직(114)을 사용하고, 필요한 버퍼링 프로세스를 수행하기 위해 버퍼 메모리(116)를 사용하고, 그리고 도 3에 도시된 핀(B1 내지 B18)을 통해 호스트(H)와 통신하기 위해 인터페이스 로직(118)을 사용하는 것과 같은 다양한 제어 작동을 수행하도록 그의 내부 요소를 사용할 수 있다. 버퍼 메모리(116)는 예를 들어, 정적 랜덤 액세스 메모리(Static Random Access Memory(SRAM))일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
도 6은 본 발명의 몇몇 실시예에 따른 초기화 동안 SD 카드의 상태 변화를 보여주는 상태도이다. SD 카드(B)가 호스트(H)에 연결(커플링)될 때 초기화 동안 SD 카드(B)의 작동 상태인, 도 6에 도시된 다양한 상태가 있다. 상태도는 의사 초기화 상태(pseudo initialization state)(62)로 시작한다. SD 카드(B)가 호스트(H)에 연결될 때, 전압(VDD1)은 핀(B4)을 통해 SD 카드(B)에 제공된다. 따라서 SD 카드(B)는 의사 초기화 상태(62)로 진입한다.
상태(62)에서, 전압(VDD2)이 핀(B14)을 통해 수신되거나 전압(VDD3)이 핀(B18)을 통해 수신되면, SD 카드(B)(또는 제어기(110))는 PCIe 링크업 프로세스(linkup process)을 수행하기 위해 상태(64)로 진입한다. 핀(B14)을 통한 전압(VDD2) 및 핀(B18)을 통한 전압(VDD3)이 모두 없고 SD 모드의 CMD0 명령이 호스트(H)로부터 명령 핀(B2)을 통해 수신되면, SD 카드(B)는 SD 모드로 진입한다. 즉, SD 카드(B)는 상태(62)로부터 상태(63)로 진입한다. CMD0은 소프트웨어 재설정 명령이며 현재 카드 상태에 관계없이 SD 카드(B)를 유휴 상태로 설정한다. CMD0에 대한 상세 정보는 SD Group에서 발표한 "물리 계층 사양(Physical Layer Specification)"에 포함되어 있다.
위에서 언급한 바와 같이, 전압(VDD2 또는 VDD3)이 수신되면, SD 카드 B(또는 제어기(110))는 상태(64)로 진입한다. 상태(64)에서, PCIe 링크업 프로세스는 제어기에 의해 수행된다. 링크업 프로세스 중에 핀(B1)(예를 들어, RERST #)이 낮음을 SD 카드(B)(또는 제어기(110))가 검출하면, SD 카드(B)(또는 제어기(110))가 핀(B1)에서 내부 풀업 저항을 비활성화한 다음 핀(B9)(예를 들어, CKLREQ #)을 낮게 구동한다. 핀(B9)이 낮음을 호스트(H)가 검출하면 호스트(H)는 핀(B1)을 높게 구동한 다음 PCIe 링크 훈련 및 초기화를 실행한다. 링크업 프로세스에 대한 상세한 설명은 SD 그룹에서 발표한 "물리 계층 사양" 8.3 절 "SD 익스프레스 카드의 초기화 프로세스"에 포함되어 있다.
상태(64)에서, PCIe 링크업 프로세스가 성공하면, SD 카드(B)(또는 제어기(110))는 PCIe 모드로 진입하거나 제어기(110)에 의해 PCIe 모드로 설정되며, 이는 상태(65)로 표시된다. PCIe 링크업 프로세스가 성공하기 전에 기존 전압(VDD2) 또는 전압(VDD3)이 꺼지면(즉, 전압(VDD2) 및 전압(VDD3)이 모두 없으면), SD 카드(B)(또는 제어기(110))는 PCIe 링크업 프로세스를 종료하고 의사 초기화 상태(즉, 상태(62))로 복귀한다.
PCIe 링크업 프로세스 동안, CMD0 명령이 호스트(H)로부터 명령 핀(B2)를 통해 수신되면, SD 카드(B)는 SD 모드로 진입하가거나 제어기(110)에 의해 SD 모드로 설정된다(상태(63)). PCIe 링크업 프로세스가 미리 결정된 기간 내에 성공할 수 없으면, PCIe 링크업 프로세스가 호스트(H)에 의해 실패한 것으로 간주될 수 있다. 몇몇 실시예에서, 호스트(H)는 PCIe 링크업 프로세스가 실패하면, 명령 핀(B2)을 통해 CMD0 명령을 SD 카드(B)로 전송하도록 구성될 수 있다. 몇몇 다른 실시예에서, 호스트(H)는 PCIe 링크업 프로세스가 실패하면, 전압(VDD2) 및 전압(VDD3)을 끄도록 구성될 수 있다.
SD 카드(B)가 PCIe 모드(즉, 상태(65))로 진입하고 기존 전압(VDD2 또는 VDD3)이 꺼지면(즉, 전압(VDD2 및 전압 VDD3)이 모두 없으면), SD 카드(B)는 의사 초기화 상태로 복귀하거나 제어기(110)에 의해 의사 초기화 상태로 다시 설정된다(상태(62)로 복귀한다).
SD 카드(B)가 SD 모드로 진입되는 상태(63)에서, CMD8 명령은 호스트(H)로부터 명령 핀(B2)을 통해 수신될 수 있다. CMD8 명령은 다중 전압 범위를 지원하기 위해 추가되고 SD 카드가 공급 전압을 지원하는 지의 여부를 체크하는데 사용된다. 호스트(H)는 CMD8 명령을 사용하여 전압 지원 정보를 SD 카드에 제공한다. CMD8 명령을 수신하면, SD 카드(B)(또는 제어기(110))는 SD 카드의 전압 지원 정보를 호스트에 제공하기 위해서 명령 핀(B2)을 통해 응답 신호(즉, R7)를 호스트에 전송할 수 있다. 응답으로서, SD 카드는 독립변수에 설정된 전압 범위와 점검 패턴을 모두 다시 에코한다. R7에 대한 상세 정보는 SD 그룹에서 발표한 "물리 계층 사양 버전 7.00" 4.9.6 절에 포함되어 있다. 그 후, 핀(B14)을 통한 전압(VDD2) 또는 핀(B18)을 통한 전압(VDD3)이 호스트(H)로부터 수신되면, SD 카드(B)(또는 제어기(110))는 PCIe 링크업 프로세스(상태(64))를 수행하고; 그렇지 않으면 SD 카드(B)는 SD 모드로 유지된다.
위의 실시예에서, SD 모드의 CMD0 명령이 호스트(H)로부터 명령 핀(B2)을 통해 수신되면, SD 카드(B)(또는 제어기(110))는 상태(62)로부터 SD 모드로 진입한다. 그럼에도 불구하고, 몇몇 다른 실시예에서, SD 카드가 PCIe 모드에 있지 않고 SD 클록 신호가 호스트(H)로부터 명령 핀(B5)을 통해 수신되면, SD 카드(B)(또는 제어기(110))는 상태(62)로부터 SD 모드로 진입한다. 몇몇 실시예에서, 핀(B18)은 배열되지 않으므로 VDD3은 제공되지 않음이 이해된다.
도 7은 본 발명의 몇몇 실시예에 따른 SD 카드 또는 SD 카드의 제어기에 의해 수행되는 초기화 프로세스(700)의 흐름도이다. 상세한 단계는 다음과 같다:
702 단계: 시작
단계 704: SD 카드(또는 제어기)는 CMD0 명령이 명령 핀을 통해 수신되는지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(716)로 진행한다. 결과가 부정적이면, 프로세스는 단계(706)로 진행한다.
단계 706: SD 카드(또는 제어기)는 전압(VDD2) 또는 전압(VDD3)이 수신되는지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(708)로 진행한다. 결과가 부정적이면, 프로세스는 단계(704)로 진행한다.
단계 708: SD 카드(또는 제어기)가 PCIe 링크업 프로세스를 수행한다.
단계 710: SD 카드(또는 제어기)는 PCIe 링크업 프로세스가 성공했는지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(712)로 진행한다. 결과가 부정적이면(즉, PCIe 링크업 프로세스가 실패하면), 프로세스는 단계(704)로 진행한다. 다음 이벤트, 즉 (i) PCIe 링크업 프로세스가 미리 결정된 기간 내에 성공할 수 없고, (ii) 전압(VDD2) 및 전압(VDD3)이 모두 존재하지 않고, (iii) CMD0 명령이 수신되는 이벤트 중 하나가 발생하면, PCIe 링크업 프로세스가 실패한 것으로 간주될 수 있다.
단계 712: SD 카드가 PCIe 모드로 진입하거나 제어기에 의해 PCIe 모드로 설정된다.
단계 714: SD 카드(또는 제어기)는 기존 전압(VDD2 또는 VDD3)이 꺼져 있는지(즉, 전압(VDD2) 및 전압(VDD3)이 모두 없는지)를 결정한다. 결과가 긍정적이면, 프로세스는 단계(704)로 진행한다. 결과가 부정적이면, 프로세스는 단계(712)로 진행하며, 여기서 SD 카드는 PCIe 모드로 유지된다.
단계 716: SD 카드가 SD 모드로 진입하거나 제어기에 의해 SD 모드로 설정된다.
단계 718: SD 카드(또는 제어기)는 CMD8 명령이 명령 핀을 통해 수신되는지를 결정한다. 결과가 긍정이면, 프로세스는 단계(720)로 진행한다. 결과가 부정적이면, 프로세스는 단계(716)으로 진행하며, 여기서 SD 카드는 SD 모드로 유지된다.
단계 720: SD 카드는 명령 핀을 통해 SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호(예를 들어, R7)를 전송한다.
단계 722: SD 카드(또는 제어기)는 전압(VDD2) 또는 전압(VDD3)이 수신되는지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(708)로 진행한다. 결과가 부정적이면, 프로세스는 단계(716)로 진행하며, 여기서 SD 카드는 SD 모드로 유지된다.
당업자는 위의 개시로부터 위의 단계의 순서가 조정될 수 있음을 이해할 것이다. 예를 들어, 단계(706)는 단계(704) 이전에 수행될 수 있다. 단계(706)에서 VDD2도 Vdd3도 모두 수신되지 않으면, 단계 704로 진행한다.
본 개시, 특히 도 6 및 도 7에 관련된 개시에 따르면, 당업자는 SD 카드 또는 SD 카드의 제어기에 의해 수행되는 초기화 프로세스의 다른 흐름도를 도출할 수 있다. 따라서, 본 발명의 초기화 프로세스는 도 7에 도시된 것으로 한정되지 않는다.
다시 도 5를 참조하면, 호스트(H)는 프로세서(132) 및 SD 카드에 커플링하기 위한 통신 인터페이스(134)를 포함할 수 있다. 통신 인터페이스는 접점(H1 내지 H18)을 포함하고, 접점(H1 내지 H18)은 각각 SD 카드(B)의 핀(B1 내지 B18)에 대응한다. 호스트(H)가 SD 모드에서 SD 카드(B)와 통신하기를 원할 때 접점(H1 내지 H18)의 기능은 도 2에 도시된 바와 같고, 호스트(H)가 PCIe 모드에서 SD 카드(B)와 통신하기를 원할 때 접점(H1 내지 H18)의 기능은 도 4에 도시된 바와 같다. 초기화를 수행하기 위한 호스트(H)의 작동은 다음 단락에서 상세히 설명된다. 일반적으로, 호스트(H)의 프로세서(132)는 도 8, 도 9 및 도 10을 포함한, 다음의 초기화 프로세스를 수행하기 위해서 적어도 프로세서(132)에 의해 액세스될 수 있는 프로그램 코드를 실행한다. 즉, 호스트(H)는 다음의 초기화 프로세스를 수행하도록 구성된다.
도 8은 본 발명의 몇몇 실시예에 따른 호스트에 의해 수행되는 초기화 프로세스의 흐름도이다. 바람직한 실시예에 따르면, 초기화 프로세스는 다음 단계를 포함한다:
단계 802: 시작.
단계 804: 호스트는 접점(H4)를 통해 VDD1을 SD 카드에 제공한다.
단계 806: 호스트는 접점(H14)를 통해 VDD2를 또는 접점(H18)을 통해 VDD3을 SD 카드에 제공한다.
단계 808: 호스트는 PCIe 링크업 프로세스를 수행하고 PCIe 링크업 프로세스가 성공했음을 나타내는 응답이 수신되는지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(810)으로 진행한다. 결과가 부정적이면(즉, PCIe 링크업 프로세스가 실패하면), 프로세스는 단계(814)로 진행한다. PCIe 링크업 프로세스가 성공하면, 레지스터 "PCIe 링크업"이 1b로 설정된다. 즉, 호스트는 레지스터 "PCIe 링크업"의 값을 결정함으로써 PCIe 링크업 프로세스가 성공했는 지를 결정할 수 있다.
단계 810: 호스트는 SD 카드가 PCIe 모드에 있음을 결정한다.
단계 812: 호스트는 SD 모드로 전환할 것을 SD 카드에 요청하는 명령이 수신되는지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(814)로 진행한다. 결과가 부정적이면, 프로세스는 단계(810)로 진행한다.
단계 814: 호스트는 접점(H2)을 통해 CMD0 명령을 전송하고 VDD2와 VDD3 모두를 차단한다.
단계 816: 호스트는 SD 카드가 SD 모드에 있음을 결정한다.
단계 818: 호스트는 PCIe 모드로 전환할 것을 SD 카드에게 요청하는 명령이 수신되는지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(820)로 진행한다. 결과가 부정적이면, 프로세스는 단계(816)로 진행한다.
단계 820: 호스트는 접점(H2)을 통해 CMD8 명령을 전송한다.
단계 822: 호스트는 SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호(예를 들어, R7)가 접점(H2)을 통해 수신되는 지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(806)로 진행한다. 결과가 부정적이면, 프로세스는 단계(816)로 진행한다.
초기화 프로세스(800)에서 호스트는 VDD1을 제공한 후 VDD2 또는 VDD3을 제공한다. 그런 다음 호스트는 SD 카드로 PCIe 링크업 프로세스를 수행한다. PCIe 링크업 프로세스가 실패하면, 호스트는 호스트에 커플링된 SD 카드가 PCIe 모드를 지원하지 않을 수 있음을 결정한 다음 SD 카드가 SD 모드로 진입하도록 CMD0 명령을 전송한다. PCIe 링크업 프로세스가 성공하면, SD 카드가 PCIe 모드로 진입한다.
위의 실시예에서 호스트는 VDD1 이후에 VDD2 또는 VDD3를 제공한다. 몇몇 실시예에서 단계(804 및 806)는 동시에 수행될 수 있다. 즉, 호스트는 VDD1과 함께 VDD2 또는 VDD3을 제공할 수 있다. 당업자는 위의 개시로부터 위의 단계의 순서가 조정될 수 있고 초기화 프로세스가 위의 실시예에 한정되지 않는다는 것을 이해할 것이다.
도 9는 본 발명의 몇몇 실시예에 따른 호스트에 의해 수행되는 다른 초기화 프로세스의 흐름도이다.
바람직한 실시예에 따르면, 초기화 프로세스(900)는 다음 단계를 포함한다:
단계 902: 시작.
단계 904: 호스트는 접점(H4)을 통해 VDD1을 SD 카드에 제공한다.
단계 906: 호스트는 접점(H2)을 통해 CMD0 명령을 SD 카드로 전송한다.
단계 908: 호스트는 접점(H2)을 통해 CMD8 명령을 SD 카드로 전송한다.
단계 910: 호스트는 SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호(예를 들어, R7)가 수신되는 지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(912)로 진행한다. 결과가 부정적이면, 프로세스는 단계(918)로 진행한다.
단계 912: 호스트는 접점(H14)을 통해 VDD2를 또는 접점(H18)을 통해 VDD3를 SD 카드에 제공한다.
단계 914: 호스트는 SD 카드로 PCIe 링크업 프로세스를 수행하고 PCIe 링크업 프로세스가 성공했는지를 결정한다. 결과가 긍정적이면, 프로세스는 단계(916)로 진행한다. 결과가 부정적이면(즉, PCIe 링크업 프로세스가 실패하면), 프로세스는 단계(920)로 진행한다.
단계 916: 호스트는 SD 카드가 PCIe 모드에 있음을 결정한다.
단계 918: 호스트는 접점(H2)을 통해 CMD0 명령을 SD 카드로 전송한다.
단계 920: 호스트는 SD 카드가 SD 모드에 있음을 결정한다.
초기화 프로세스(900)에서 호스트는 VDD1을 제공한 후 CMD0 명령을 SD 카드로 전송한다. 따라서 부팅 후 SD 카드가 SD 모드로 진입할 것이다. 그런 다음 호스트는 CMD8 명령을 SD 카드로 전송하여 SD 카드가 PCIe 모드를 지원하는지를 확인한다. SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호(R7)를 SD 카드가 호스트로 전송하면, 호스트는 SD 카드로 PCIe 링크업 프로세스를 수행할 수 있다. 위의 개시에 기초하여, 본 발명의 초기화 프로세스는 도 7 내지 도 9에 도시된 것으로 한정되지 않음을 이해할 수 있다. 당업자는 위의 개시, 특히 도 6과 관련된 개시에 기초하여 다른 초기화 프로세스를 도출할 수 있다.
도 10은 본 발명의 몇몇 실시예에 따른 SD 카드(B)(또는 제어기(110)) 및 호스트(H)의 초기화 프로세스(1000)를 도시한다. 본 실시예에서, 프로세스(1000)는 SD 모드 명령, 즉 호스트(H)에 의해 송신된 CMD0 명령으로 시작한다. 바람직한 실시예에서, 프로세스(1000)는 의사 초기 단계, SD 모드 단계, PCIe 링크업 단계 및 PCIe 모드 단계의 4 단계로 나누어질 수 있다. 이들 각각의 단계는 다음과 같이 상세히 설명된다:
의사 초기 단계(Pseudo Initial Stage):
SD 카드(B)(또는 제어기(110))는 부스트-업(boosted up)된 후 의사 초기 단계에 있다. 이러한 단계에서, 호스트(H)는 전압(VDD1)을 켜고 3.3 V의 전압까지 명령 핀(B2)과 핀(B1, B7, B8 및 B9)(즉, SD 모드에서 데이터 라인(DAT[3:0]); 도 2 참조)을 끌어 올린다. 전압(VDD1)이 켜진 후에, 호스트(H)는 클록 핀(B5)을 통해 SDCLK를 그리고 명령 핀(B2)을 통해 CMD0 명령을 SD 카드(B)로 전송한다.
SD 모드 단계:
SD 카드(B)(또는 제어기(110))는 CMD0 명령을 수신한 후 SD 모드로 진입한다. CMD8 명령은 호스트(H)로부터 명령 핀(B2)을 통해 전송된다. CMD8 명령은 그의 독립변수에 "PCIe 이용률"= 1 및 "PCIe 1.2V 지원" = 1("PCIe Avaliability"=1 and "PCIe 1.2V Support"=1)을 가진다. 1.2 V는 VDD3 핀 B18이 수신하도록 구성되는 1.14V 내지 1.3V의 전압 범위 내에 있다.
SD 카드(B)가 CMD8 명령을 수신하고 "PCIe 이용률"= 1 및 "PCIe 1.2V 지원"= 1을 성공적으로 검출하면, SD 카드(B)는 "PCIe 응답"= 1 및 "PCIe 1.2V 지원"= 1로 R7에 응답하는데, 이는 본 실시예에서 VDD3 전압 공급을 지원하기 때문이다. 몇몇 실시예에서, SD 카드(B)(또는 제어기(110))는 대신 VDD2 전압 공급을 지원할 수 있다. 호스트(H)가 R7에서 "PCIe 응답"= 1을 검출할 때, 호스트(H)는 핀(B1, B7 및 B8)을 낮게 구동한다. 핀(B1, B7 및 B8)은 SD 모드에서 DAT3, DAT0 및 DAT1에 대응하고 PCIe 모드에서 PERST#, REFCLK+ 및 REFCLK-에 대응한다(도 4 참조). 또한, 호스트(H)가 R7에서 "PCIe 1.2V 지원"= 1, PERST# = 낮음(low) 및 CLKREQ# = 높음(high)을 검출할 때, VDD3 핀 B18을 통해 전압(VDD3)을 SD 카드(B)(또는 제어기(110))에 공급한다.
PCIe 링크업 단계(PCIe Linkup Stage):
수신된 전압(VDD3)이 1.2 V에 도달할 때 SD 카드(B)(또는 제어기(110))는 PCIe 링크업 프로세스로 진입한다. 핀(B9)은 SD 모드의 DAT2에 대응하고 PCIe 모드의 CLKREQ#에 대응한다(도 4 참조). CLKREQ#은 기준 클록 요청 신호용이다.
전압(VDD3)이 켜지고 PERST#이 낮음을 SD 카드(B)(또는 제어기(110))가 검출할 때, DAT3에서 내부 풀-업 저항을 불능화하고 미리 결정된 시간 간격(TPVCRL) 내에서 CLKREQ#을 낮게 구동하는데, 이는 수신된 전압(VDD3)이 안정되었기 때문이다.
CLKREQ#가 낮음을 호스트(H)가 검출할 때, 수신된 전압(VDD3)이 안정되기 때문에 미리 결정된 시간 간격(TPVPGL)보다 높고 핀(B7 및 B8)을 통해 REFCLK을 공급하기 때문에 PERST#를 높게 구동한다.
PCIe 모드 단계:
PCIe 링크업이 성공한 후에 SD 카드(B)(또는 제어기(110))는 PCIe 모드로 진입한다.
요약하면, 본 발명에 의해 제공된 초기화 방법은 SD 카드(또는 제어기(110))가 SD 모드 및 PCIe 모드를 모두 지원할 수 있게 한다. SD 카드(또는 제어기(110))는 상이한 애플리케이션에 기초하여 SD 카드(또는 제어기(110))에 연결된 호스트에 따라 SD 모드 또는 PCIe 모드로 초기화될 수 있다.
위의 관점에서, 본 개시는 SD 모드 및 PCIe 모드 모두 지원하는 SD 카드 및 관련 메모리 카드, 제어기 및 호스트에 대한 초기화 프로세스를 제공한다. 본 개시의 실시예에 따른 SD 카드에 대해서는 PCIe 모드를 지원하지 않는 호스트와도 호환 가능하다. 본 개시의 실시예에 따른 호스트에 대해서는 PCIe 모드를 지원하지 않는 SD 카드와도 호환 가능하다.
본 개시는 다음의 항목을 사용하여 추가로 설명될 수 있다:
1. SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법으로서,
SD 카드는 호스트에 커플링하기 위한 적어도 17 개의 핀을 포함하며, 적어도 17 개의 핀은:
호스트에 의해 제공된 제 1 공급 전압을 수신하기 위한 제 1 전압 공급 핀;
호스트에 의해 제공된, 제 1 공급 전압보다 낮은 제 2 공급 전압을 수신하기 위한 제 2 전압 공급 핀;
접지에 커플링하기 위한 적어도 하나의 접지 핀;
호스트로부터 클록 신호를 수신하기 위한 적어도 하나의 클록 핀; 및
호스트로부터 명령을 수신하기 위한 명령 핀을 포함하며;
상기 방법은:
(a) SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 PCIe 모드에 있지 않고 SD 모드 진입을 위한 CMD0 명령이 SD 카드에 커플링된 호스트로부터의 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계; 및
(b) SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 SD 모드에 있지 않고 제 2 공급 전압이 SD 카드에 커플링된 호스트로부터 제 2 전압 공급 핀을 통해 수신되면 PCIe 링크업 프로세스를 수행하는 단계를 포함하며;
PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
2. 항목 1의 방법에 있어서,
제 1 공급 전압이 제공되면, SD 카드는 의사 초기화 상태로 진입하며; CMD0 명령이 수신되면 SD 카드는 의사 초기화 상태로부터 SD 모드로 진입하며; 제 2 공급 전압이 수신되면 SD 카드는 의사 초기화 상태로부터 PCIe 링크업 프로세스를 수행하기 위한 상태로 진입하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
3. 항목 1의 방법에 있어서,
단계(a) 후에 실행될:
(d) 명령 핀을 통해 호스트에 의해 전송된 PCIe 모드로 진입하기 위한 CMD8 명령을 수신하는 단계;
(e) SD 카드가 PCIe 모드의 지원을 나타내는 응답 신호를 명령 핀을 통해 호스트로 전송하는 단계; 및
(f) 단계(e) 후에, 제 2 공급 전압이 제 2 전압 공급 핀을 통해 호스트로부터 수신되면 PCIe 링크업 프로세스를 수행하거나, 아니면 SD 모드를 유지하는 단계를 더 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
4. 항목 1의 방법에 있어서,
단계(b)는 SD 카드가 제 2 전압 공급 핀을 통해 제 2 공급 전압을 수신하지 않으면 PCIe 링크업 프로세스를 종료하는 단계를 더 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
5. 항목 1의 방법에 있어서,
SD 카드가 제 2 전압 공급 핀을 통해 제 2 공급 전압을 수신하지 않으면 PCIe 모드로부터 전환하는 단계를 더 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
6. 항목 1의 방법에 있어서,
제 1 공급 전압은 2.7 내지 3.6 볼트 범위 내에 있으며, 제 2 공급 전압은 1.7 내지 1.95 볼트 범위 또는 1.14 내지 1.3 볼트 범위 내에 있는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
7. 항목 1의 방법에 있어서,
단계(a)는:
(g) PCIe 링크업 프로세스가 실패하고 CMD0 명령이 호스트로부터 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계; 및
(h) 제 1 공급 전압이 제 1 전압 공급 핀을 통해 수신되고, 제 2 전압 공급 핀을 통한 제 2 공급 전압이 없고, CMD0 명령이 호스트로부터 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계 중 하나를 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
8. SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드로서,
호스트에 커플링하기 위한 적어도 17 개의 핀을 포함하며, 적어도 17 개의 핀은:
호스트에 의해 제공된 제 1 공급 전압을 수신하기 위한 제 1 전압 공급 핀;
호스트에 의해 제공된, 제 1 공급 전압보다 낮은 제 2 공급 전압을 수신하기 위한 제 2 전압 공급 핀;
접지에 커플링하기 위한 적어도 하나의 접지 핀;
호스트로부터 클록 신호를 수신하기 위한 적어도 하나의 클록 핀;
호스트로부터 명령을 수신하기 위한 명령 핀; 및
제어기를 포함하며;
상기 제어기는:
SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 PCIe 모드에 있지 않고 SD 모드 진입을 위한 CMD0 명령이 SD 카드에 연결된 호스트로부터의 명령 핀을 통해 수신되면 SD 카드를 SD 모드로 설정하고;
SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 SD 모드에 있지 않고 제 2 공급 전압이 제 2 전압 공급 핀을 통해 수신되면 PCIe 링크업 프로세스를 수행하도록 구성되며;
PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하는,
SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드.
9. 항목 8의 SD 카드에 있어서,
제 1 공급 전압이 제공되면, SD 카드는 의사 초기화 상태로 진입하며; CMD0 명령이 수신되면 SD 카드는 의사 초기화 상태로부터 SD 모드로 진입하며; 제 2 공급 전압이 수신되면 SD 카드는 의사 초기화 상태로부터 PCIe 링크업 프로세스를 수행하기 위한 상태로 진입하는,
SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드.
10. 항목 8의 SD 카드에 있어서,
SD 카드를 SD 모드로 설정한 후에, 제어기는:
명령 핀을 통해 호스트에 의해 전송된 PCIe 모드로 진입하기 위한 CMD8 명령을 수신하고;
SD 카드가 PCIe 모드의 지원을 나타내는 응답 신호를 명령 핀을 통해 호스트로 전송하고;
응답 신호를 전송한 후에, 제 2 공급 전압이 제 2 전압 공급 핀을 통해 호스트로부터 수신되면 PCIe 링크업 프로세스를 수행하거나, 아니면 SD 카드를 SD 모드로 유지하도록 추가로 구성되는,
SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드.
11. 항목 8의 SD 카드에 있어서,
제어기는 SD 카드가 제 2 전압 공급 핀을 통해 제 2 공급 전압을 수신하지 않으면 PCIe 링크업 프로세스를 종료하도록 추가로 구성되는,
SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드.
12. 항목 8의 SD 카드에 있어서,
제어기는 SD 카드가 제 2 전압 공급 핀을 통해 제 2 공급 전압을 수신하지 않으면 PCIe 모드로부터 SD 카드를 전환하도록 추가로 구성되는,
SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드.
13. 항목 8의 SD 카드에 있어서,
제 1 공급 전압은 2.7 내지 3.6 볼트 범위 내에 있으며, 제 2 공급 전압은 1.7 내지 1.95 볼트 범위 또는 1.14 내지 1.3 볼트 범위 내에 있는,
SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드.
14. 항목 8의 SD 카드에 있어서,
제어기는:
PCIe 링크업 프로세스가 실패하고 CMD0 명령이 호스트로부터 명령 핀을 통해 수신되면 SD 카드를 SD 모드로 설정하고;
제 1 공급 전압이 제 1 전압 공급 핀을 통해 수신되고, 제 2 전압 공급 핀을 통한 제 2 공급 전압이 없고, CMD0 명령이 호스트로부터 명령 핀을 통해 수신되면 SD 카드를 SD 모드로 설정하는 것 중 하나를 수행하도록 추가로 구성되는,
SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드.
15. SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법으로서,
SD 카드는 SD 모드와 PCIe 모드를 모두 지원하며, 호스트는:
프로세서; 및
SD 카드에 커플링하기 위한 통신 인터페이스를 포함하며: 통신 인터페이스는:
제 1 공급 전압을 제공하기 위한 제 1 전압 공급 접점;
제 1 공급 전압보다 낮은 제 2 공급 전압을 제공하기 위한 제 2 전압 공급 접점;
접지에 커플링하기 위한 적어도 하나의 접지 접점;
클록 신호를 SD 카드에 전송하기 위한 적어도 하나의 클록 접점; 및
SD 카드에 명령을 전송하기 위한 명령 접점을 포함하며;
상기 방법은:
(a) 제 1 전압 공급 접점을 통해 제 1 공급 전압을 SD 카드에 제공하는 단계;
(b) 제 2 전압 공급 접점을 통해 SD 카드에 제 2 공급 전압을 제공하는 단계;
(c) 단계(b) 후에 PCIe 링크업 프로세스를 수행하는 단계;
(d) PCIe 링크업 프로세스의 성공 또는 실패를 결정하는 단계로서, PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하는 단계; 및
(e) PCIe 링크업 프로세스가 실패하면 SD 모드로 진입하기 위한 CMD0 명령을 명령 접점을 통해 SD 카드로 전송하는 단계를 포함하는,
SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법.
16. 항목 15의 방법에 있어서,
(f) SD 카드가 SD 모드에 있고 SD 카드가 PCIe 모드로 진입할 것을 요청하는 명령이 프로세서에 의해 수신되면, PCIe 모드로 진입하기 위한 CMD8 명령을 명령 접점을 통해 SD 카드로 전송하는 단계를 더 포함하며;
SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 명령 접점을 통해 SD 카드로부터 수신되면 단계(b) 및 단계(c)가 수행되는,
SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법.
17. 항목 15의 방법에 있어서,
제 1 공급 전압은 2.7 내지 3.6 볼트 범위 내에 있으며, 제 2 공급 전압은 1.7 내지 1.95 볼트 범위 또는 1.14 내지 1.3 볼트 범위 내에 있는,
SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법.
18. 항목 15의 방법에 있어서,
(g) SD 카드가 PCIe 모드로부터 SD 모드로 진입할 것을 요청하는 명령이 프로세서에 의해 수신되면, 제 2 공급 전압의 전송을 중단하고 명령 접점을 통해 SD 카드로 CMD0 명령을 전송하는 단계를 더 포함하는,
SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법.
19. SD 카드의 초기화를 위한 호스트로서,
SD 카드는 SD 모드와 PCIe 모드를 모두 지원하며, 호스트는:
프로세서; 및
SD 카드에 커플링하기 위한 통신 인터페이스를 포함하며: 통신 인터페이스는:
제 1 공급 전압을 제공하기 위한 제 1 전압 공급 접점;
제 1 공급 전압보다 낮은 제 2 공급 전압을 제공하기 위한 제 2 전압 공급 접점;
접지에 커플링하기 위한 적어도 하나의 접지 접점;
클록 신호를 SD 카드에 전송하기 위한 적어도 하나의 클록 접점; 및
SD 카드에 명령을 전송하기 위한 명령 접점을 포함하며;
호스트는:
제 1 전압 공급 접점을 통해 제 1 공급 전압을 SD 카드에 제공하고;
제 2 전압 공급 접점을 통해 SD 카드에 제 2 공급 전압을 제공하고;
제 2 공급 전압을 제공한 후에 PCIe 링크업 프로세스를 수행하고;
PCIe 링크업 프로세스의 성공 또는 실패를 결정하고, PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하고;
PCIe 링크업 프로세스가 실패하면 SD 모드로 진입하기 위한 CMD0 명령을 명령 접점을 통해 SD 카드로 전송하도록 구성되는,
SD 카드의 초기화를 위한 호스트.
20. 항목 19의 호스트에 있어서,
상기 프로세서는:
SD 카드가 SD 모드에 있고 SD 카드가 PCIe 모드로 진입할 것을 요청하는 명령이 프로세서에 의해 수신되면 명령 접점을 통해 SD 카드로 PCIe 모드로 진입하기위한 CMD8 명령을 전송하도록 추가로 구성되며;
SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 명령 접점을 통해 SD 카드로부터 수신되면, 프로세서는 제 2 공급 전압을 제공하고 PCIe 링크업 프로세스를 수행하도록 구성되는,
SD 카드의 초기화를 위한 호스트.
21. 항목 19의 호스트에 있어서,
제 1 공급 전압은 2.7 내지 3.6 볼트 범위 내에 있으며, 제 2 공급 전압은 1.7 내지 1.95 볼트 범위 또는 1.14 내지 1.3 볼트 범위 내에 있는,
SD 카드의 초기화를 위한 호스트.
22. 항목 19의 호스트에 있어서,
상기 프로세서는:
SD 카드가 PCIe 모드로부터 SD 모드로 진입할 것을 요청하는 명령이 수신되면, 명령 접점을 통해 SD 카드로 제 2 공급 전압의 전송 및 CMD0 명령의 전송을 중단하도록 추가로 구성되는,
SD 카드의 초기화를 위한 호스트.
23. 호스트에 커플링된 SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법으로서,
SD 카드는 SD 모드와 PCIe 모드를 모두 지원하며, 호스트는:
프로세서; 및
SD 카드에 커플링하기 위한 통신 인터페이스를 포함하며: 통신 인터페이스는:
제 1 공급 전압을 제공하기 위한 제 1 전압 공급 접점;
제 1 공급 전압보다 낮은 제 2 공급 전압을 제공하기 위한 제 2 전압 공급 접점;
접지에 커플링하기 위한 적어도 하나의 접지 접점;
클록 신호를 SD 카드에 전송하기 위한 적어도 하나의 클록 접점; 및
SD 카드에 명령을 전송하기 위한 명령 접점을 포함하며;
상기 방법은:
(a) 제 1 전압 공급 접점을 통해 제 1 공급 전압을 SD 카드에 제공하는 단계;
(b) 단계(a) 후에 명령 접점을 통해 SD 카드로 SD 모드로 진입하기 위한 CMD0 명령을 전송하는 단계;
(c) 단계(b) 후에 명령 접점을 통해 SD 카드로 PCIe 모드로 진입하기 위한 CMD8 명령을 전송하는 단계로서, SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 SD 카드로부터 명령 접점을 통해 수신되지 않으면, SD 카드를 SD 모드로 유지하는, 단계;
(d) SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 SD 카드로부터 수신되면, 제 2 전압 공급 접점을 통해 SD 카드에 제 2 공급 전압을 제공하는 단계;
(e) 단계(d) 후에 PCIe 링크업 프로세스를 수행하는 단계;
(f) PCIe 링크업 프로세스의 성공 또는 실패를 결정하는 단계로서, PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하는 단계; 및
(g) PCIe 링크업 프로세스가 실패하면 CMD0 명령을 명령 접점을 통해 SD 카드로 전송하는 단계를 포함하는,
SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법.
24. 항목 23의 방법에 있어서,
SD 카드가 SD 모드에 있고 SD 카드가 PCIe 모드로 진입할 것을 요청하는 명령이 프로세서에 의해 수신되면 단계(c) 및 단계(d)가 수행되는,
호스트에 커플링된 SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법.
25. 항목 23의 방법에 있어서,
제 1 공급 전압은 2.7 내지 3.6 볼트 범위 내에 있으며, 제 2 공급 전압은 1.7 내지 1.95 볼트 범위 또는 1.14 내지 1.3 볼트 범위 내에 있는,
호스트에 커플링된 SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법.
26. 항목 23의 방법에 있어서,
(h) SD 카드가 PCIe 모드로부터 SD 모드로 진입할 것을 요청하는 명령이 프로세서에 의해 수신되면, 명령 접점을 통해 SD 카드로 제 2 공급 전압의 전송 및 CMD0 명령의 전송을 중단하는 단계를 더 포함하는,
호스트에 커플링된 SD 카드를 초기화하기 위해 호스트에 의해 수행되는 방법.
27. SD 카드의 초기화를 위한 호스트로서,
SD 카드는 SD 모드와 PCIe 모드를 모두 지원하며, 호스트는:
프로세서; 및
SD 카드에 커플링하기 위한 통신 인터페이스를 포함하며: 통신 인터페이스는:
제 1 공급 전압을 제공하기 위한 제 1 전압 공급 접점;
제 1 공급 전압보다 낮은 제 2 공급 전압을 제공하기 위한 제 2 전압 공급 접점;
접지에 커플링하기 위한 적어도 하나의 접지 접점;
클록 신호를 SD 카드에 전송하기 위한 적어도 하나의 클록 접점; 및
SD 카드에 명령을 전송하기 위한 명령 접점을 포함하며;
호스트는:
제 1 전압 공급 접점을 통해 제 1 공급 전압을 SD 카드에 제공하고;
제 1 공급 전압을 제공한 후에 명령 접점을 통해 SD 카드로 SD 모드로 진입하기 위한 CMD0 명령을 전송하고;
CMD0 명령의 전송 후에 명령 접점을 통해 SD 카드로 PCIe 모드로 진입하기 위한 CMD8 명령을 전송하고, SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 SD 카드로부터 명령 접점을 통해 수신되지 않으면, SD 카드를 SD 모드로 유지하고;
SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호가 SD 카드로부터 수신되면, 제 2 전압 공급 접점을 통해 SD 카드에 제 2 공급 전압을 제공하고;
제 2 공급 전압의 제공 후에 PCIe 링크업 프로세스를 수행하고;
PCIe 링크업 프로세스의 성공 또는 실패를 결정하고, PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하고;
PCIe 링크업 프로세스가 실패하면 CMD0 명령을 명령 접점을 통해 SD 카드로 전송하도록 구성되는,
SD 카드의 초기화를 위한 호스트.
28. 항목 27의 호스트에 있어서,
SD 카드가 SD 모드에 있고 SD 카드가 PCIe 모드로 진입할 것을 요청하는 명령이 프로세서에 의해 수신되면, CMD8 명령은 명령 접점을 통해 SD 카드로 전송되는,
SD 카드의 초기화를 위한 호스트.
29. 항목 27의 호스트에 있어서,
제 1 공급 전압은 2.7 내지 3.6 볼트 범위 내에 있으며, 제 2 공급 전압은 1.7 내지 1.95 볼트 범위 또는 1.14 내지 1.3 볼트 범위 내에 있는,
SD 카드의 초기화를 위한 호스트.
30. 항목 27의 호스트에 있어서,
프로세서는:
SD 카드가 PCIe 모드로부터 SD 모드로 진입할 것을 요청하는 명령이 프로세서에 의해 수신되면 명령 접점을 통해 SD 카드로 제 2 공급 전압의 전송 및 CMD0 명령의 전송을 중단하도록 추가로 구성되는,
SD 카드의 초기화를 위한 호스트.
31. SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드의 제어기에 의해 수행되는 방법으로서,
SD 카드는 호스트에 커플링하기 위한 적어도 17 개의 핀을 포함하며, 적어도 17 개의 핀은:
호스트에 의해 제공된 SD 모드를 위한 제 1 공급 전압을 수신하기 위한 제 1 전압 공급 핀;
호스트에 의해 제공된, 제 1 공급 전압보다 낮은 제 2 공급 전압을 수신하기 위한 제 2 전압 공급 핀;
접지에 커플링하기 위한 적어도 하나의 접지 핀;
호스트로부터 클록 신호를 수신하기 위한 적어도 하나의 클록 핀; 및
호스트로부터 명령을 수신하기 위한 명령 핀을 포함하며;
상기 방법은:
(a) 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 PCIe 모드에 있지 않고 SD 모드로 진입하기 위한 CMD0 명령이 명령 핀을 통해 수신되면 SD 카드를 SD 모드로 설정하는 단계; 및
(b) 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 SD 모드에 있지 않고 제 2 공급 전압이 제 2 전압 공급 핀을 통해 수신되면 SD 카드가 PCIe 링크업 프로세스를 수행하게 하는 단계; 및
(c) PCIe 링크업 프로세스가 성공하면 SD 카드를 PCIe 모드로 설정하는 단계를 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드의 제어기에 의해 수행되는 방법.
32. 항목 31의 방법에 있어서,
단계(a) 후에 실행되도록:
(d) 명령 핀을 통해 PCIe 모드로 진입하기 위한 CMD8 명령을 수신하는 단계;
(e) SD 카드가 PCIe 모드를 지원함을 나타내는 응답 신호를 명령 핀을 통해 전송하는 단계; 및
(f) 단계(e) 후에, 제 2 공급 전압이 제 2 전압 공급 핀을 통해 수신되면 SD 카드가 PCIe 링크업 프로세스를 수행하게 하거나, 아니면 SD 카드를 SD 모드로 유지하는 단계를 더 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드의 제어기에 의해 수행되는 방법.
33. 항목 31의 방법에 있어서,
단계(b)는 제 2 공급 전압이 제 2 전압 공급 핀을 통해 수신되지 않으면 PCIe 링크업 프로세스를 종료하는 단계를 더 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드의 제어기에 의해 수행되는 방법.
34. 항목 31의 방법에 있어서,
제 2 공급 전압이 제 2 전압 공급 핀을 통해 수신되지 않으면 PCIe 모드를 빠져나오도록 SDe 카드를 설정하는 단계를 더 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드의 제어기에 의해 수행되는 방법.
35. 항목 31의 방법에 있어서,
제 1 공급 전압은 2.7 내지 3.6 볼트 범위 내에 있으며, 제 2 공급 전압은 1.7 내지 1.95 볼트 범위 또는 1.14 내지 1.3 볼트 범위 내에 있는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드의 제어기에 의해 수행되는 방법.
36. 항목 31의 방법에 있어서,
단계(a)는:
(g) PCIe 링크업 프로세스가 실패하고 CMD0 명령이 호스트로부터 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계; 및
(h) 제 1 공급 전압이 제 1 전압 공급 핀을 통해 수신되고, 제 2 전압 공급 핀을 통한 제 2 공급 전압이 없고, CMD0 명령이 호스트로부터 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계 중 하나를 포함하는,
SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드의 제어기에 의해 수행되는 방법.
37. 항목 31 내지 항목 36 중 어느 하나의 방법을 수행하도록 구성된 SD 카드의 제어기.
상기 개시는 예시적인 목적을 위한 것이며 본 개시를 한정하는 것으로 간주되어서는 안 됨에 주목해야 한다. 당업자는 본 개시의 교시를 유지하면서 장치 및 방법의 수많은 수정 및 변경이 이루어질 수 있음을 쉽게 알 수 있을 것이다. 따라서, 위의 개시는 첨부된 청구범위의 범주 및 경계에 의해서만 한정되는 것으로 해석되어야 한다.

Claims (7)

  1. SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법으로서,
    SD 카드는 호스트에 커플링하기 위한 적어도 17 개의 핀을 포함하며, 적어도 17 개의 핀은:
    호스트에 의해 제공된 제 1 공급 전압을 수신하기 위한 제 1 전압 공급 핀;
    호스트에 의해 제공된, 제 1 공급 전압보다 낮은 제 2 공급 전압을 수신하기 위한 제 2 전압 공급 핀;
    접지에 커플링하기 위한 적어도 하나의 접지 핀;
    호스트로부터 클록 신호를 수신하기 위한 적어도 하나의 클록 핀; 및
    호스트로부터 명령을 수신하기 위한 명령 핀을 포함하며;
    상기 방법은:
    (a) SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 PCIe 모드에 있지 않고 SD 모드 진입을 위한 CMD0 명령이 SD 카드에 커플링된 호스트로부터의 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계; 및
    (b) SD 카드에 커플링된 호스트로부터 제 1 전압 공급 핀을 통해 제 1 공급 전압을 수신한 후, SD 카드가 SD 모드에 있지 않고 제 2 공급 전압이 SD 카드에 커플링된 호스트로부터 제 2 전압 공급 핀을 통해 수신되면 PCIe 링크업 프로세스를 수행하는 단계를 포함하며;
    PCIe 링크업 프로세스가 성공하면 SD 카드가 PCIe 모드로 진입하는,
    SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
  2. 제 1 항에 있어서,
    제 1 공급 전압이 제공되면, SD 카드는 의사 초기화 상태로 진입하며;
    CMD0 명령이 수신되면 SD 카드는 의사 초기화 상태로부터 SD 모드로 진입하며; 제 2 공급 전압이 수신되면 SD 카드는 의사 초기화 상태로부터 PCIe 링크업 프로세스를 수행하기 위한 상태로 진입하는,
    SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
  3. 제 1 항에 있어서,
    단계(a) 후에 실행될:
    (d) 명령 핀을 통해 호스트에 의해 전송된 PCIe 모드로 진입하기 위한 CMD8 명령을 수신하는 단계;
    (e) SD 카드가 PCIe 모드의 지원을 나타내는 응답 신호를 명령 핀을 통해 호스트로 전송하는 단계; 및
    (f) 단계(e) 후에, 제 2 공급 전압이 제 2 전압 공급 핀을 통해 호스트로부터 수신되면 PCIe 링크업 프로세스를 수행하거나, 아니면 SD 모드를 유지하는 단계를 더 포함하는,
    SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
  4. 제 1 항에 있어서,
    단계(b)는 SD 카드가 제 2 전압 공급 핀을 통해 제 2 공급 전압을 수신하지 않으면 PCIe 링크업 프로세스를 종료하는 단계를 더 포함하는,
    SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
  5. 제 1 항에 있어서,
    SD 카드가 제 2 전압 공급 핀을 통해 제 2 공급 전압을 수신하지 않으면 PCIe 모드로부터 전환하는 단계를 더 포함하는,
    SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
  6. 제 1 항에 있어서,
    제 1 공급 전압은 2.7 내지 3.6 볼트 범위 내에 있으며, 제 2 공급 전압은 1.7 내지 1.95 볼트 범위 또는 1.14 내지 1.3 볼트 범위 내에 있는,
    SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
  7. 제 1 항에 있어서,
    단계(a)는:
    (g) PCIe 링크업 프로세스가 실패하고 CMD0 명령이 호스트로부터 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계; 및
    (h) 제 1 공급 전압이 제 1 전압 공급 핀을 통해 수신되고, 제 2 전압 공급 핀을 통한 제 2 공급 전압이 없고, CMD0 명령이 호스트로부터 명령 핀을 통해 수신되면 SD 모드로 진입하는 단계 중 하나를 포함하는,
    SD 카드를 초기화하기 위해 SD 모드 및 PCIe 모드를 모두 지원하는 SD 카드에 의해 수행되는 방법.
KR1020207014255A 2019-01-18 2019-12-19 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트 KR20200091401A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227027327A KR20220116076A (ko) 2019-01-18 2019-12-19 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/251,544 US10949106B2 (en) 2019-01-18 2019-01-18 Initialization methods and associated controller, memory device and host
US16/251,544 2019-01-18
PCT/CN2019/126694 WO2020147506A1 (en) 2019-01-18 2019-12-19 Initialization methods and associated controller, memory device and host

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227027327A Division KR20220116076A (ko) 2019-01-18 2019-12-19 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트

Publications (1)

Publication Number Publication Date
KR20200091401A true KR20200091401A (ko) 2020-07-30

Family

ID=71608879

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207014255A KR20200091401A (ko) 2019-01-18 2019-12-19 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트
KR1020227027327A KR20220116076A (ko) 2019-01-18 2019-12-19 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020227027327A KR20220116076A (ko) 2019-01-18 2019-12-19 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트

Country Status (7)

Country Link
US (4) US10949106B2 (ko)
EP (1) EP3912051A4 (ko)
JP (1) JP7179073B2 (ko)
KR (2) KR20200091401A (ko)
CN (1) CN111459553B (ko)
TW (2) TWI812398B (ko)
WO (1) WO2020147506A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705334B (zh) * 2019-04-22 2020-09-21 緯創資通股份有限公司 擴展系統與伺服器主機及其操作方法
WO2021118576A1 (en) * 2019-12-12 2021-06-17 Hewlett-Packard Development Company, L.P. Communication protocols for secure digital (sd) cards
CN111966618B (zh) * 2020-08-07 2022-04-22 浪潮(北京)电子信息产业有限公司 一种PCIe板卡的供电系统及方法
TWI816046B (zh) * 2020-08-19 2023-09-21 創惟科技股份有限公司 記憶體儲存裝置的讀寫控制系統及方法
US11442665B2 (en) * 2020-12-04 2022-09-13 Western Digital Technologies, Inc. Storage system and method for dynamic selection of a host interface
US11907587B2 (en) 2021-06-09 2024-02-20 Western Digital Technologies, Inc. Managing persistent memory regions across multiple protocols

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7836236B2 (en) * 2004-02-12 2010-11-16 Super Talent Electronics, Inc. Extended secure-digital (SD) devices and hosts
KR100440972B1 (ko) 2002-07-27 2004-07-21 삼성전자주식회사 카드 삽입 인식에 의한 데이터 전송 상태 자동 설정 장치및 방법
US7305535B2 (en) 2003-04-17 2007-12-04 Sandisk Corporation Memory cards including a standard security function
KR100524988B1 (ko) 2003-10-02 2005-10-31 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법
US7069369B2 (en) 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
JP2006268459A (ja) 2005-03-24 2006-10-05 Ricoh Co Ltd 不揮発性メモリーカード及び形状変換アダプタ
KR100725981B1 (ko) * 2005-08-01 2007-06-08 삼성전자주식회사 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법
US20080301355A1 (en) 2007-05-30 2008-12-04 Phison Electronics Corp. Flash memory information reading/writing method and storage device using the same
US7743292B2 (en) * 2008-06-13 2010-06-22 Silicon Motion Inc. Apparatus and method for memory card testing
CN101620514B (zh) 2009-08-11 2010-12-08 成都市华为赛门铁克科技有限公司 硬盘存储系统及数据存储方法
EP2465040A1 (en) * 2009-08-14 2012-06-20 SanDisk IL Ltd. Dual interface card with backward and forward compatibility
CN101697180B (zh) 2009-11-06 2012-07-04 深圳市优特普科技有限公司 一种计算机数据通讯隔离管理系统及数据监控方法
TWI405087B (zh) 2010-01-12 2013-08-11 Imicro Technology Ltd 用於差分資料傳輸之快閃記憶卡
KR101822977B1 (ko) * 2010-12-21 2018-01-29 삼성전자주식회사 멀티-인터페이스 메모리 카드와 이의 동작 방법
CN102902489B (zh) 2012-08-17 2015-09-09 杭州华澜微电子股份有限公司 一种双界面存储控制器及其系统
KR102225313B1 (ko) 2014-08-20 2021-03-10 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
US9524108B2 (en) 2014-08-29 2016-12-20 Dell Products, Lp System and method for providing personality switching in a solid state drive device
US9886080B2 (en) * 2014-12-30 2018-02-06 Sandisk Technologies Llc Low voltage detection and initialization for non-volatile memory systems
JP2017097825A (ja) 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
JP6620313B2 (ja) * 2016-01-06 2019-12-18 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
KR102646895B1 (ko) 2016-09-29 2024-03-12 삼성전자주식회사 메모리 카드 및 이를 포함하는 스토리지 시스템
JP2018156506A (ja) * 2017-03-21 2018-10-04 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
TWI638266B (zh) * 2017-03-22 2018-10-11 瑞昱半導體股份有限公司 記憶卡存取模組及記憶卡存取方法
JP2018180770A (ja) * 2017-04-07 2018-11-15 パナソニックＩｐマネジメント株式会社 デバイス、ホスト装置、および統合インタフェースシステム
JP6861348B2 (ja) * 2017-04-07 2021-04-21 パナソニックＩｐマネジメント株式会社 スレーブ装置およびホスト装置
JPWO2018186456A1 (ja) * 2017-04-07 2020-01-16 パナソニックＩｐマネジメント株式会社 ホスト装置及びリムーバブルシステム
JP2018180769A (ja) * 2017-04-07 2018-11-15 パナソニックＩｐマネジメント株式会社 ホスト装置および識別方法
US20180335971A1 (en) 2017-05-16 2018-11-22 Cisco Technology, Inc. Configurable virtualized non-volatile memory express storage
CN117669631A (zh) * 2017-06-05 2024-03-08 铠侠股份有限公司 存储卡及主机设备
JP6854407B2 (ja) * 2017-08-08 2021-04-07 パナソニックＩｐマネジメント株式会社 カード装置、ホスト装置および通信方法
JP2019057229A (ja) * 2017-09-22 2019-04-11 パナソニックＩｐマネジメント株式会社 通信形式判定方法
TWI709859B (zh) * 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置

Also Published As

Publication number Publication date
US11726686B2 (en) 2023-08-15
EP3912051A1 (en) 2021-11-24
EP3912051A4 (en) 2022-10-05
US11409452B2 (en) 2022-08-09
US20220317904A1 (en) 2022-10-06
TWI812398B (zh) 2023-08-11
TW202246998A (zh) 2022-12-01
JP2021514505A (ja) 2021-06-10
US20200233595A1 (en) 2020-07-23
JP7179073B2 (ja) 2022-11-28
CN111459553A (zh) 2020-07-28
US20230350592A1 (en) 2023-11-02
KR20220116076A (ko) 2022-08-19
TWI785249B (zh) 2022-12-01
US10949106B2 (en) 2021-03-16
WO2020147506A1 (en) 2020-07-23
TW202046131A (zh) 2020-12-16
CN111459553B (zh) 2023-09-05
US20210019065A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
JP7179073B2 (ja) 初期化法と関連するコントローラ、メモリデバイス、およびホスト
US10466771B2 (en) Card and host apparatus
US7873822B2 (en) System comprising electronic device and external device storing boot code for booting system
WO2000026788A1 (en) A method and apparatus for configuring and initializing a memory device and memory channel
EP1127307A1 (en) A method and apparatus for restoring a memory device channel when exiting a low power state
US9460813B2 (en) Memory system
US10318179B1 (en) Host device to embedded multi-media card device communication
KR102372972B1 (ko) 메모리 어드레싱 방법 및 관련 컨트롤러, 메모리 장치 및 호스트
US11320999B2 (en) System and method for retaining DRAM data when reprogramming reconfigureable devices with DRAM memory controllers incorporating a data maintenance block
TWI698870B (zh) 在記憶裝置中進行省電控制的方法、相關記憶裝置及其記憶體控制器、以及相關電子裝置
CN111459527B (zh) 存储器系统及其操作方法
US10216421B2 (en) Method of operating storage device using serial interface and method of operating data processing system including the same
TW202409852A (zh) 初始化方法及關聯控制器、記憶體裝置及主機
TWI841113B (zh) 記憶體定址方法及相關聯的控制器
CN116661582A (zh) 片上系统、该片上系统的总线电力门控方法和总线
CN116610601A (zh) 一种数据传输装置及其控制方法、装置、介质
CA2436393A1 (en) System and method for controlling communication on a signal bus
EP3341847A1 (en) System and method for retaining dram data when reprogramming reconfigurable devices with dram memory controllers incorporating a data maintenance block colocated with a memory module or subsystem

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
X601 Decision of rejection after re-examination