CN116661582A - 片上系统、该片上系统的总线电力门控方法和总线 - Google Patents
片上系统、该片上系统的总线电力门控方法和总线 Download PDFInfo
- Publication number
- CN116661582A CN116661582A CN202310162951.8A CN202310162951A CN116661582A CN 116661582 A CN116661582 A CN 116661582A CN 202310162951 A CN202310162951 A CN 202310162951A CN 116661582 A CN116661582 A CN 116661582A
- Authority
- CN
- China
- Prior art keywords
- bus
- power
- circuit
- photoconductive
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 230000004044 response Effects 0.000 claims abstract description 77
- 230000008569 process Effects 0.000 claims description 45
- 238000012545 processing Methods 0.000 claims description 30
- 230000003287 optical effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 23
- 230000006870 function Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 102100035964 Gastrokine-2 Human genes 0.000 description 1
- 101001075215 Homo sapiens Gastrokine-2 Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Abstract
提供一种片上系统的电力门控方法、一种片上系统和一种总线。所述电力门控方法包括:通过使用电力管理单元(PMU)将第一控制信号传输到总线;响应于第一控制信号,通过使用总线将响应信号传输到PMU;通过使用总线将事务移动到光导总线电路;以及基于响应信号,通过使用PMU将第二控制信号传输到电力控制电路以调整供应到总线的电力。
Description
相关申请的交叉引用
本申请基于并要求在韩国知识产权局于2022年2月25日提交的韩国专利申请No.10-2022-0025513以及于2022年6月7日提交的韩国专利申请No.10-2022-0069112的优先权,该两件申请的公开内容以引用方式全部并入本文中。
技术领域
示例实施例涉及片上系统,并且更具体地,涉及片上系统、该片上系统的电力门控方法和总线。
背景技术
在移动片上系统(SOC)中,多媒体功能正在增加,并且因此,主干总线的面积正在增加以用于改善性能。此外,半导体工艺被精细地细分,并且总线的操作频率正在增加,并且由于这个原因,存在主干总线的泄漏电力增加的挑战。可以将电力门控应用于主干总线,以减少泄漏电力,但是在主干总线的电力门控中,必须确保事务在长时间内根本不发生,因为电力门控进入延迟大。因此,当发生具有短暂空闲的频繁事务时,存在由于电力门控进入延迟而导致性能降低的挑战,并且由于这个原因,存在电力门控进入速率非常低或者进入不可能的挑战。因此,需要用于对主干总线有效地执行电力门控的技术。
发明内容
示例实施例提供片上系统中的提高总线电力门控进入速率并且减少总线电力门控进入延迟的方法和设备、片上系统的电力门控方法和总线。
根据本发明构思的示例实施例,提供一种片上系统的电力门控方法,电力门控方法包括:通过使用电力管理单元(PMU)将第一控制信号传输到总线;响应于第一控制信号,通过使用总线将响应信号传输到PMU;通过使用总线将事务移动到光导总线电路;以及基于响应信号,通过使用PMU将第二控制信号传输到电力控制电路以调整供应到总线的电力。
根据本发明构思的另一示例实施例,提供一种片上系统,包括:总线,其包括主总线电路和光导总线电路,总线被配置为通过使用主总线电路和光导总线电路来处理事务,并且基于光导总线电路的事务阈值允许待决事务由光导总线电路处理;电力控制电路,其包括主总线电力开关、光导总线电力开关和电力路径控制器,电力控制电路被配置为控制供应到总线的电力;以及电力管理单元(PMU),其被配置为:基于事务的量生成第一控制信号和第二控制信号,将第一控制信号传输到总线以控制总线的操作,并且将第二控制信号传输到电力控制电路以控制电力控制电路的操作。
根据本发明构思的另一示例实施例,提供一种总线,包括:主总线电路和光导总线电路,其各自被配置为处理总线的事务,其中,响应于事务的量大于或等于光导总线电路的事务阈值,总线被配置为通过使用主总线电路和光导总线电路来处理事务,并且响应于事务的量小于事务阈值,总线被配置为通过使用光导总线电路来处理待决事务。
附图说明
从以下结合附图的详细描述中将更加清楚地理解示例实施例,在附图中:
图1示出根据一些示例实施例的片上系统;
图2是示出根据一些示例实施例的当总线的事务量高时供应到总线的电力的示图;
图3是示出根据一些示例实施例的当总线的事务量低时供应到总线的电力的示图;
图4是示出根据一些示例实施例的当总线的事务量低时供应到总线的电力的示图;
图5是示出根据一些示例实施例的当不存在要由总线处理的事务时供应到总线的电力的示图;
图6是示出根据一些示例实施例的当总线的事务量低时供应到连接到知识产权(IP)块和存储器的总线的电力的示图;
图7是示出当不存在光导总线电路时总线电力门控方法随着时间变化的示图;
图8是示出图7的电力门控方法中的电力门控响应时间的示图;
图9是示出根据一些示例实施例的总线电力门控方法随着时间变化的示图;
图10是示出根据一些示例实施例的电力门控响应时间的示图;
图11是示出根据一些示例实施例的片上系统的电力门控方法的流程图;
图12是用于详细地描述图11的操作S350的流程图;
图13是示出根据一些示例实施例的电子装置的框图;以及
图14是示出根据另一示例实施例的电子装置的框图。
具体实施方式
在下文中,将参照附图详细地描述一些示例实施例。
图1示出根据一些示例实施例的片上系统10。
片上系统(SOC)10可以包括电力管理单元(PMU)110、总线120、电力控制电路130以及知识产权(IP)块141和142。尽管两个IP块141和142被示出为包括第一IP块141和第二IP块142,但是实际上可以存在更多或更少的IP块。
SOC 10可以是整个系统被集成到一个芯片中的技术密集型半导体。即,SOC 10可以是配置有具有各种功能的装置的系统被实施为一个芯片的一些示例实施例。与具有每种功能的半导体被分别制造的情况相比,当具有各种功能的装置被集成到一个芯片中时,产品可以被小型化,并且可以减少制造成本。
SOC 10可以从外部接收外部电源电压以执行各种功能。在一些示例实施例中,可以从PMIC 20(参见图2)向SOC 10供应主电力MAIN_PWR和常开电力AON_PWR。
PMU 110可以控制总线120和电力控制电路130,以调整SOC 10的操作所需的或期望的电力。基于由总线120正在处理或要被总线120处理的事务的量,PMU 110可以生成第一控制信号CTRL_BUS和第二控制信号CTRL_PCC。在一些示例实施例中,当由总线120正在处理或要被总线120处理的事务的量小于能够由光导总线电路122处理的事务阈值时,PMU 110可以生成第一控制信号CTRL_BUS和第二控制信号CTRL_PCC。
PMU 110可以将第一控制信号CTRL_BUS传输到总线120,并且可以从总线120接收响应信号ACK_BUS以控制要被供应到总线120的电力。例如,第一控制信号CTRL_BUS可以是低电力接口(LPI)请求。在一些示例实施例中,PMU 110可以将LPI请求信号传输到总线120,并且因此可以控制总线120以低电力处理事务。例如,在总线120通过光导总线电路122处理事务的情况下,总线120可以以常开电力AON_PWR而不是主电力MAIN_PWR操作,并且因此,总线120可以以较低电力处理事务。
PMU 110可以将第二控制信号CTRL_PCC传输到电力控制电路130以调整供应到总线120的电力。例如,第二控制信号CTRL_PCC可以是调整总线120的电力的信号。在一些示例实施例中,PMU 110可以从总线120接收响应信号ACK_BUS,并且可以将第二控制信号CTRL_PCC传输到电力控制电路130以调整供应到总线120的电力。
尽管未示出,但是PMU 110可以包括与可由光导总线电路122处理的事务阈值相关联的特定功能寄存器(SFR),并且SFR可以包括关于事务阈值的信息。与可由主总线电路121处理的事务限制对应的事务阈值可以大于与可由光导总线电路122处理的事务限制对应的事务阈值。参照图2至图6更详细地描述在总线120中实施电力门控的详细示例实施例。
总线120可以将SOC 10的各种元件彼此连接。总线120可以包括主干总线。尽管SOC10被示出为包括一条总线120,但是SOC 10实际上可以包括更多的总线。
总线120可以基于各种总线协议之一来操作。各种总线协议可以包括高级微型控制器总线架构(AMBA)协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、外围部件互连(PCI)协议、PCI高速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(SCSI)协议、增强小型磁盘接口(ESDI)协议、集成驱动电子(IDE)协议、移动工业处理器接口(MIPI)协议和通用闪速存储(UFS)协议中的至少一种。
总线120可以包括主总线电路121、光导总线电路122和总线控制器123以处理对IP块141和142的事务TR1和TR2。总线120可以基于事务的量通过使用主总线电路121或光导总线电路122来处理事务。主总线电路121可以供应有主电力MAIN_PWR,并且可以处理总线120的事务。光导总线电路122可以供应有主电力MAIN_PWR或常开电力AON_PWR,并且可以处理总线120的事务。在此情况下,由供应有常开电力AON_PWR的光导总线电路122处理的事务可以是待决事务。在一些示例实施例中,在光导总线电路122必须处理大于或等于光导总线电路122的事务阈值的事务的情况下,光导总线电路122可以供应有主电力MAIN_PWR,并且可以处理事务。在一些示例实施例中,在光导总线电路122必须处理小于光导总线电路122的事务阈值的事务的情况下,光导总线电路122可以供应有常开电力AON_PWR,并且可以处理事务。参照图2至图6更加详细地描述在总线120中实施电力门控的详细示例实施例。
可以从外部电力源向电力控制电路130供应电力,并且电力控制电路130可以将电力供应到总线120。电力控制电路130可以包括主总线电力开关131、光导总线电力开关132和电力路径控制器133。在一些示例实施例中,可以从外部电力源向电力控制电路130供应主电力MAIN_PWR和常开电力AON_PWR。例如,外部电力可以由PMIC 20供应。在一些示例实施例中,能够利用主电力MAIN_PWR供应到总线120的电力可以大于能够利用常开电力AON_PWR供应到总线120的电力。
电力控制电路130可以基于PMU 110的第二控制信号CTRL_PCC调整供应到总线120的电力。响应于PMU 110的第二控制信号CTRL_PCC,主总线电力开关131可以将电力供应到主总线电路121,或者可以切断供应到主总线电路121的电力。响应于PMU110的第二控制信号CTRL_PCC,光导总线电力开关132可以将电力供应到光导总线电路122,或者可以切断供应到光导总线电路122的电力。响应于PMU 110的第二控制信号CTRL_PCC,电力路径控制器133可以操作以选择要供应到光导总线电路122的电力,或者使得不向光导总线电路122供应任何电力。
在一些示例实施例中,当总线120的事务的量高时,PMU 110可以控制电力控制电路130,使得总线120通过使用主电力MAIN_PWR来处理事务,并且电力控制电路130可以基于由PMU110的控制来调整电力,使得主电力MAIN_PWR被供应到总线120。当总线120的事务的量低时,PMU 110可以控制电力控制电路130,使得光导总线电路122通过使用常开电力AON_PWR来处理事务,并且电力控制电路130可以基于由PMU 110的控制来调整电力,使得常开电力AON_PWR被供应到光导总线电路120。
图2是示出根据一些示例实施例的当总线的事务的量高时供应到总线的电力的示图。第一总线220可以对应于图1的总线120。图2的电力控制电路230可以对应于图1的电力控制电路130。将参照图1描述图2。
PMIC 20可以包括主电力21和常开(AON)电力22。尽管PMIC20被示出为包括两个电力源(主电力21和AON电力22),但是PMIC20实际上可以包括更多或更少的电力源。PMIC 20可以通过使用第一总线220来供应处理事务所需的或期望的电力。PMIC 20可以通过使用电力控制电路230来调整供应到第一总线220的电力。在一些示例实施例中,基于由电力控制电路230的控制,由PMIC 20供应到第一总线220的主电力21或AON电力22可以被传输到主总线电路221或光导总线电路222或者可以被切断。
第一总线220可以包括主总线电路221、光导总线电路222和总线控制器223。尽管未示出,但是第一总线220可以包括桥,并且主总线电路221可以通过桥连接到光导总线电路222。基于由连接到第一总线220的IP块241和242生成的事务TR1a和TR2a的量,第一总线220可以通过使用主总线电路221和光导总线电路222中的至少一个来处理事务TR1a和TR2a。尽管示出两个IP块(例如,第一IP块241和第二IP块242)将事务TR1a和TR2a传输到第一总线220,但是连接的IP块的数量可以更多或更少。
主总线电路221可以将事务TR_MB1传输到其它装置或者从其它装置接收事务TR_MB1。例如,其它装置可以包括另一总线、IP块或存储器。
在一些示例实施例中,总线控制器223可以移动要在主总线电路221与光导总线电路222之间处理的事务。尽管示出第一IP块241和第二IP块242连接到主总线电路221并且主总线电路221处理事务TR1a和TR2a,但是光导总线电路222可以与主总线电路221一起处理事务TR1a和TR2a。
在一些示例实施例中,基于通过第一IP块241的事务TR1a和通过第二IP块242的事务TR2a,第一总线220可以处于要处理的事务的量高的状态。当通过第一IP块241和第二IP块242的事务TR1a和TR2a的量高时,第一总线220可以通过使用主总线电路221和光导总线电路222两者来处理第一总线220的事务TR1a和TR2a。例如,通过第一IP块241和第二IP块242的事务TR1a和TR2a的量可以大于或等于与可由第一总线220的光导总线电路222处理的事务限制对应的事务阈值,或者可以大于或等于与可由第一总线220的主总线电路221处理的事务限制对应的事务阈值。
电力控制电路230可以包括主总线电力开关231、光导总线电力开关232和电力路径控制器233。基于PMU 110的第二控制信号CTRL_PCC,电力控制电路230可以控制供应到第一总线220的电力。在一些示例实施例中,图1的第二控制信号CTRL_PCC可以包括主总线电力开关控制信号CTRL1_MPSa、光导总线电力开关控制信号CTRL1 LPSa和电力路径控制器控制信号CTRL1 PPCa。
根据一些示例实施例,当要由第一总线220处理的事务的量大于或等于可由光导总线电路222处理的事务阈值时,PMU 110可以将第二控制信号CTRL_PCC传输到电力控制电路230。响应于第二控制信号CTRL_PCC中包括的主总线电力开关控制信号CTRL1_MPSa,电力控制电路230可以执行控制,使得主电力21被供应到主总线电路221。响应于第二控制信号CTRL_PCC中包括的电力路径控制器控制信号CTRL1_PPCa,电力控制电路230可以执行控制,使得电力路径控制器233从主电力21和AON电力22选择主电力21。响应于第二控制信号CTRL_PCC中包括的光导总线电力开关控制信号CTRL1_LPSa,电力控制电路230可以执行控制,使得主电力21被供应到光导总线电路222。
图3是示出根据一些示例实施例的当总线的事务的量低时供应到总线的电力的示图。第二总线320可以对应于图1的总线120。图3的电力控制电路330可以对应于图1的电力控制电路130。将参照图1和图2描述图3。可以省略与图1和图2的描述相同或相似的描述。
PMIC 20可以通过使用第二总线320来供应处理事务所需的或期望的电力。PMIC20可以通过使用电力控制电路330来调整供应到第二总线320的电力。在一些示例实施例中,基于由电力控制电路330的控制,由PMIC 20供应的主电力21或AON电力22可以被传输到主总线电路321或光导总线电路322,或者可以被切断。
第二总线320可以包括主总线电路321、光导总线电路322和总线控制器323。尽管未示出,但是第二总线320可以包括桥,并且主总线电路321可以通过桥连接到光导总线电路322。基于由连接到第二总线320的第三IP块343生成的事务TR3a的量,第二总线320可以通过使用主总线电路321和光导总线电路322中的至少一个来处理事务。尽管示出仅一个IP块(例如,第三IP块343)将事务传输到第二总线320,但是连接的IP块的数量可以更多。光导总线电路322可以将事务TR_LB2传输到其它装置或者从其它装置接收事务TR_LB2。例如,其它装置可以包括另一总线、IP块或存储器。在一些示例实施例中,总线控制器323可以移动要在主总线电路321与光导总线电路322之间处理的事务。
在一些示例实施例中,基于通过第三IP块343的事务TR3a,第二总线320可以处于要处理的事务的量低的状态。当通过第三IP块343的事务TR3a的量低时,第二总线320可以通过使用光导总线电路322来处理第二总线320的事务TR3a。例如,通过第三IP块343的事务TR3a的量可以小于与可由第二总线320的光导总线电路322处理的事务限制对应的事务阈值。
电力控制电路330可以包括主总线电力开关331、光导总线电力开关332和电力路径控制器333。电力控制电路330可以基于PMU110的第二控制信号CTRL_PCC控制供应到第二总线320的电力。在一些示例实施例中,图1的第二控制信号CTRL_PCC可以包括主总线电力开关控制信号CTRL2_MPSa、光导总线电力开关控制信号CTRL2_LPSa和电力路径控制器控制信号CTRL2_PPCa。
根据一些示例实施例,当要由第二总线320处理的事务的量小于可由光导总线电路322处理的事务阈值时,PMU 110可以将第一控制信号CTRL_BUS传输到第二总线320,并且可以将第二控制信号CTRL_PCC传输到电力控制电路330。响应于第二控制信号CTRL_PCC中包括的主总线电力开关控制信号CTRL2_MPSa,电力控制电路330可以执行控制,使得主总线电力开关331切断主电力21到主总线电路321的供应。响应于第二控制信号CTRL_PCC中包括的电力路径控制器控制信号CTRL2_PPCa,电力控制电路330可以执行控制,使得电力路径控制器333从主电力21和AON电力22之中选择AON电力22。响应于第二控制信号CTRL_PCC中包括的光导总线电力开关控制信号CTRL2_LPSa,电力控制电路330可以执行控制,使得AON电力22被供应到光导总线电路322。
图4是示出根据一些示例实施例的当总线的事务量低时供应到总线的电力的示图。第三总线420可以对应于图1的总线120。图4的电力控制电路430可以对应于图1的电力控制电路130。将参照图1至图3描述图4。可以省略与图1至图3的描述相同或相似的描述。
PMIC 20可以通过使用第三总线420来供应用于处理事务所需的或期望的电力。PMIC 20可以通过使用电力控制电路430来调整供应到第三总线420的电力。在一些示例实施例中,基于由电力控制电路430的控制,由PMIC 20供应的主电力21或AON电力22可以被传输到主总线电路421或光导总线电路422,或者可以被切断。
第三总线420可以包括主总线电路421、光导总线电路422和总线控制器423。尽管未示出,但是第三总线420可以包括桥,并且主总线电路421可以通过桥连接到光导总线电路422。基于由连接到第三总线420的第四IP块444生成的事务TR4a的量,第三总线420可以通过使用主总线电路421和光导总线电路422中的至少一个来处理事务。尽管示出仅一个IP块(例如,第四IP块444)将事务传输到第三总线420,但是连接的IP块的数量可以更多。主总线电路421可以将事务TR_MB3传输到其它装置或者从其它装置接收事务TR_MB3。例如,其它装置可以包括另一总线、IP块或存储器。在一些示例实施例中,总线控制器423可以移动要在主总线电路421与光导总线电路422之间处理的事务。
在一些示例实施例中,基于通过第四IP块444的事务TR4a,第三总线420可以处于要处理的事务TR4a的量低的状态。例如,事务TR4a的量可以大于或等于可由光导总线电路422处理的事务阈值,并且可以小于可由主总线电路421处理的事务阈值。第三总线420可以通过使用主总线电路421来处理第三总线420的事务TR4a。
电力控制电路430可以包括主总线电力开关431、光导总线电力开关432和电力路径控制器433。基于PMU 110的第二控制信号CTRL_PCC,电力控制电路430可以控制供应到第三总线420的电力。在一些示例实施例中,图1的第二控制信号CTRL_PCC可以包括主总线电力开关控制信号CTRL3_MPSa、光导总线电力开关控制信号CTRL3_LPSa和电力路径控制器控制信号CTRL3_PPCa。
根据一些示例实施例,要由第三总线420处理的事务的量可以小于可由光导总线电路422处理的事务阈值,或者可以大于或等于可由光导总线电路422处理的事务阈值并可以小于可由主总线电路421处理的事务阈值。在此情况下,PMU 110可以将第一控制信号CTRL_BUS传输到第三总线420,并且可以将第二控制信号CTRL_PCC传输到电力控制电路430。响应于第二控制信号CTRL_PCC中包括的主总线电力开关控制信号CTRL3_MPSa,电力控制电路430可以执行控制,使得主总线电力开关431将主电力21供应到主总线电路421。响应于第二控制信号CTRL_PCC中包括的电力路径控制器控制信号CTRL3_PPCa,电力控制电路430可以执行控制,使得电力路径控制器433从主电力21和AON电力22之中选择一个电力或者不选择任何一个电力。响应于第二控制信号CTRL_PCC中包括的光导总线电力开关控制信号CTRL3_LPSa,电力控制电路430可以执行控制,使得到光导总线电路422的电力的供应被切断。
图5是示出根据一些示例实施例的当不存在要由总线处理的事务时供应到总线的电力的示图。第四总线520可以对应于图1的总线120。图5的电力控制电路530可以对应于图1的电力控制电路130。将参照图1至图4描述图5。可以省略与图1至图4的描述相同或相似的描述。
PMIC 20可以通过使用第四总线520来供应处理事务所需的或期望的电力。PMIC20可以通过使用电力控制电路530来调整供应到第四总线520的电力。在一些示例实施例中,基于由电力控制电路530的控制,由PMIC 20供应的主电力21或AON电力22可以被传输到主总线电路521或光导总线电路522,或者可以被切断。
第四总线520可以包括主总线电路521、光导总线电路522和总线控制器523。尽管未示出,但是第四总线520可以包括桥,并且主总线电路521可以通过桥连接到光导总线电路522。在一些示例实施例中,总线控制器523可以移动要在主总线电路521与光导总线电路522之间处理的事务。
电力控制电路530可以包括主总线电力开关531、光导总线电力开关532和电力路径控制器533。基于PMU 110的第二控制信号CTRL_PCC,电力控制电路530可以控制供应到第四总线520的电力。在一些示例实施例中,图1的第二控制信号CTRL_PCC可以包括主总线电力开关控制信号CTRL4_MPSa、光导总线电力开关控制信号CTRL4_LPSa和电力路径控制器控制信号CTRL4_PPCa。
根据一些示例实施例,尽管图5中未示出,但是当完成由连接到第四总线520的IP块生成的事务的处理时,第四总线520可以处于不存在待决事务的状态,并且PMU 110可以控制电力控制电路530切断供应到第四总线520的电力。响应于第二控制信号CTRL_PCC中包括的主总线电力开关控制信号CTRL4_MPSa,电力控制电路530可以执行控制,使得主总线电力开关531切断主电力21到主总线电路521的供应。响应于第二控制信号CTRL_PCC中包括的电力路径控制器控制信号CTRL4_PPCa,电力控制电路530可以执行控制,使得电力路径控制器533从主电力21和AON电力22之中选择一个电力或者不选择任何一个电力。响应于第二控制信号CTRL_PCC中包括的光导总线电力开关控制信号CTRL4_LPSa,电力控制电路530可以执行控制,使得AON电力22到光导总线电路522的供应被切断。
图6是示出根据一些示例实施例的当总线的事务量低时供应到连接到知识产权(IP)块和存储器的总线的电力的示图。第五总线620a和第六总线620b可以对应于图1的总线120。尽管图6中仅示出两条总线(第五总线620a和第六总线620b),但是更多的总线可以包括在SOC 10中。与第五总线620a对应的电力控制电路630a和与第六总线620b对应的电力控制电路630b可以各自对应于图1的电力控制电路130。将参照图1至图5描述图6。可以省略与图1至图5的描述相同或相似的描述。
PMIC 20可以通过使用第五总线620a和第六总线620b来供应处理事务所需的或期望的电力。PMIC 20可以通过使用与第五总线620a对应的电力控制电路630a和与第六总线620b对应的电力控制电路630b来调整供应到第五总线620a和第六总线620b的电力。在一些示例实施例中,基于由与第五总线620a对应的电力控制电路630a和与第六总线620b对应的电力控制电路630b的控制,由PMIC20供应的主电力21或AON电力22可以被传输到第五总线620a的主总线电路621a、第六总线620b的主总线电路621b、第五总线620a的光导总线电路622a和第六总线620b的光导总线电路622b,或者可以被切断。
第五总线620a和第六总线620b可以分别包括主总线电路621a和621b、光导总线电路622a和622b、以及总线控制器623a和623b。尽管未示出,但是第五总线620a和第六总线620b中的每一个(或可替代地,第五总线620a和第六总线620b中的至少一个)可以包括桥,并且主总线电路621a和621b可以分别通过桥连接到光导总线电路622a和622b。在一些示例实施例中,第五IP块645可能需要访问存储器650以执行由主机请求的操作,并且可以通过第五总线620a和第六总线620b执行事务的处理。存储器650可以位于SOC 10中或SOC 10外部。存储器650可以存储多条控制信息(诸如SOC 10中使用的各种数据、程序和指令)。在一些示例实施例中,存储器650可以被实施为易失性存储器,并且易失性存储器可以包括动态随机存取存储器(RAM)(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、低电力双数据速率SDRAM(LPDDR SDRAM)、图像双数据速率SDRAM(GDDR SDRAM)、Rambus DRAM(RDRAM)和静态RAM(SRAM)中的至少一个,但不限于此。
与第五总线620a对应的电力控制电路630a可以包括与第五总线620a对应的主总线电力开关631a、与第五总线620a对应的光导总线电力开关632a和与第五总线620a对应的电力路径控制器633a。与第六总线620b对应的电力控制电路630b可以包括与第六总线620b对应的主总线电力开关631b、与第六总线620b对应的光导总线电力开关632b和与第六总线620b对应的电力路径控制器633b。与第五总线620a对应的电力控制电路630a可以接收PMU110的第二控制信号CTRL_PCC,以控制供应到第五总线620a的电力。与第六总线620b对应的电力控制电路630b可以接收PMU 110的第二控制信号CTRL_PCC,以控制供应到第六总线620b的电力。在一些示例实施例中,图1的第二控制信号CTRL_PCC可以包括与第五总线620a对应的主总线电力开关控制信号CTRL5_MPSa、与第五总线620a对应的光导总线电力开关控制信号CTRL5_LPSa、与第五总线620a对应的电力路径控制器控制信号CTRL5_PPCa、与第六总线620b对应的主总线电力开关控制信号CTRL6_MPSa、与第六总线620b对应的光导总线电力开关控制信号CTRL6_LPSa和与第六总线620b对应的电力路径控制器控制信号CTRL6_PPCa。
根据一些示例实施例,第五IP块645可以访问存储器650以处理主机的请求。第五IP块645可以将事务TR5a传输到第五总线620a。第五总线620a可以将事务TR5b传输到第六总线620b。第六总线620b可以将事务TR5c传输到存储器650。在事务TR5a、TR5b和TR5c的处理中,事务的量可以小于与第五总线620a对应的光导总线电路622a的事务阈值,并且可以小于与第六总线620b对应的光导总线电路622b的事务阈值。响应于第二控制信号CTRL_PCC中包括的主总线电力开关控制信号CTRL5_MPSa,与第五总线620a对应的电力控制电路630a可以执行控制,使得主总线电力开关631a切断主电力21到主总线电路621a的供应。响应于第二控制信号CTRL_PCC中包括的电力路径控制器控制信号CTRL5_PPCa,与第五总线620a对应的电力控制电路630a可以执行控制,使得电力路径控制器633a从主电力21和AON电力22之中选择AON电力22。响应于第二控制信号CTRL_PCC中包括的光导总线电力开关控制信号CTRL5_LPSa,与第五总线620a对应的电力控制电路630a可以执行控制,使得AON电力22被供应到光导总线电路622a。
图7是示出当不存在光导总线电路122时总线电力门控方法随着时间变化的示图。在下文中,可以假设图7的总线120a不包括图1的光导总线电路122。尽管未示出,但是总线120a可以包括总线电力开关,该总线电力开关响应于由PMU 110a的控制来调整供应到总线的电力。
参照图7,在操作S110中,PMU 110a可以将第一控制信号传输到总线120a。例如,第一控制信号可以是LPI请求信号。
在操作S120中,总线120a可以从PMU 110a接收第一控制信号,并且可以执行总线120a中剩余的待决事务的处理。
在操作S130中,总线120a可以完成操作S120中的待决事务的处理,并且随后可以将响应信号传输到PMU 110a。例如,响应信号可以是ACK信号。
在操作S140中,PMU 110a可以将第二控制信号传输到总线120a的总线电力开关。例如,第二控制信号可以包括电力降低控制信号或电力切断控制信号。
在操作S150中,响应于PMU 110a的第二控制信号,总线电力开关可以降低或切断从PMIC供应到总线120a的电力。因此,当降低或切断供应到总线120a的电力时,可以执行电力门控。
图8是示出图7的电力门控方法中的电力门控响应时间的示图。将参照图7描述图8。
详细地,图8是示出基于图7的电力门控方法的PMU 110a将信号REQn传输到总线120a的时间以及降低或切断供应到总线120a的电力PWE的时间的时序图。在一些示例实施例中,REQn可以表示在PMU 110a与总线120a之间传输LPI请求的端子的逻辑电平。例如,当传输LPI请求时,REQn可以处于逻辑电平低。PWR可以表示供应到总线120a的电力。逻辑电平高的情况可以表示电力正在由主电力源供应的状态,并且逻辑电平低的情况可以表示电力的供应被切断的状态。
参照图8,基于根据图7的示例实施例的方法,PMU 110a可以将作为第一控制信号的LPI请求信号传输到总线120a。即,PMU 110a可以在第一时间T1将LPI请求信号传输到总线120a,以对总线120a执行电力门控。总线120a可以从PMU 110a接收LPI请求信号,并且随后可以在控制供应到总线120a的电力之前处理总线120a中剩余的所有待决事务。总线120a可以执行事务的处理直至第二时间T2。从第一时间T1至第二时间T2的时段ta可以表示电力门控响应时间。图8的电力门控响应时间ta可以是完成待决事务的处理所花费的时间。图8的电力门控响应时间ta可以基于总线120a中剩余的待决事务的量而改变。可以在第二时间T2之后的时段中降低或切断供应到总线120a的电力。由于图8的电力门控响应时间ta,当确保不存在总线120a的事务时,可以执行基于图7的方法的电力门控,并且因此,可能发生电力门控延迟,由此电力门控进入速率可能低。
图9是示出根据实施例的总线电力门控方法随时间变化的示图。图9的PMU 110可以对应于图1的PMU 110。图9的总线120可以对应于图1的总线120。图9的电力控制电路130可以对应于图1的电力控制电路130。将参照图1描述图9。
参照图9,总线120可以通过使用主总线电路121和光导总线电路122来处理事务。
在操作S210中,总线120可以通过使用主总线电路121或者主总线电路121和光导总线电路122两者来处理事务。PMU 110可以将第一控制信号CTRL_BUS传输到总线120。例如,第一控制信号CTRL_BUS可以是LPI请求信号。
在操作S220中,总线120可以从PMU 110接收第一控制信号CTRL_BUS,并且可以将响应信号ACK_BUS传输到PMU 110。例如,响应信号可以是ACK信号。
在操作S230中,总线控制器123可以将总线120中剩余的待决事务从主总线电路121移动到光导总线电路122。
在操作S240中,PMU 110可以将第二控制信号CTRL_PCC传输到电力控制电路130。例如,第二控制信号CTRL_PCC可以是电力控制信号。
在操作S250中,电力控制电路130可以响应于由PMU 110的控制而降低或切断从PMIC供应到总线120的电力,并且因此,可以执行SOC的总线电力门控。
图10是示出根据实施例的电力门控响应时间的示图。将参照图1、图8和图9描述图10。
详细地,图10是示出基于图9的电力门控方法的PMU 110将信号REQn传输到总线120的时间和降低或切断供应到总线120的电力PWE的时间的时序图。在实施例中,REQn可以表示在PMU 110与总线120之间传输LPI请求的端子的逻辑电平。
例如,当传输LPI请求时,REQn可以处于逻辑电平低。PWR可以表示供应到总线120的电力。逻辑电平高的情况可以表示电力正在由主电力源供应的状态,并且逻辑电平低的情况可以表示电力不由主电力源供应的状态。
例如,逻辑电平低的情况可以表示电力的供应被切断或者电力正在由AON电力源供应的状态。
参照图10,PMU 110可以将作为第一控制信号CTRL_BUS的LPI请求信号传输到总线120。即,PMU 110可以在第三时间T3将LPI请求信号传输到总线120,以对总线120执行电力门控。总线120可以从PMU 110接收LPI请求信号,并且可以立即将作为响应信号ACK_BUS的ACK信号传输到PMU 110。因此,与图8不同,供应到总线120的电力可以在完成待决事务的处理之前从主电力MAIN_PWR变为AON电力AON_PWR,并且因此,可以降低或切断在第四时间T4供应到总线120的电力。从第三时间T3至第四时间T4的时段tb可以表示电力门控响应时间。图10的电力门控响应时间tb可以是将总线120的待决事务从主总线电路121移动到光导总线电路122所花费的时间。因此,图10的电力门控响应时间tb可以小于图8的电力门控响应时间ta。
图11是示出根据实施例的片上系统的电力门控方法的流程图。将参照图1描述图11。
参照图11,在操作S310中,总线120可以通过使用主总线电路121和光导总线电路122来处理与IP块141和142对应的事务。尽管未示出,但是SOC 10可以包括中央处理单元(CPU)。SOC 10的CPU可以将正在由总线120处理的事务的量与可由光导总线电路122处理的事务限制的事务阈值进行比较。在实施例中,可由主总线电路121处理的事务阈值可以大于可由光导总线电路122处理的事务阈值。
在操作S320中,基于操作S310中执行的比较的结果,PMU 110可以生成第一控制信号CTRL_BUS。当在操作S310中确定要由总线120处理的事务的量小于光导总线电路122的事务阈值时,PMU 110可以生成第一控制信号CTRL_BUS,并且可以将第一控制信号CTRL_BUS传输到总线120。例如,第一控制信号CTRL_BUS可以是作为用于降低供应到总线120的电压的控制信号的LPI请求信号。在实施例中,第一控制信号CTRL_BUS可以由总线控制器123接收。
当在操作S310中由CPU确定要由总线120处理的事务的量大于或等于光导总线电路122的事务阈值时,PMU 110可以不将第一控制信号CTRL_BUS传输到总线120。并且因此,可以结束电力门控。
在操作S330中,总线120可以响应于第一控制信号CTRL_BUS而将响应信号ACK_BUS传输到PMU 110。例如,响应信号ACK_BUS可以是ACK信号。在实施例中,基于PMU 110的第一控制信号CTRL_BUS,可以不在总线120传输响应信号ACK_BUS之前执行待决事务的处理,并且因此,总线120传输响应信号ACK_BUS的时间可以紧接在接收到第一控制信号之后。
在操作S340中,总线120可以将待决事务移动到光导总线电路122。总线120可以在主总线电路121与光导总线电路122之间移动事务,使得事务的处理由光导总线电路122执行。详细地,事务的移动可以由总线控制器123执行。在实施例中,待决事务的处理可以仅通过使用主总线电路121执行,仅通过使用光导总线电路122执行,或者通过使用主总线电路121和光导总线电路122两者执行。在实施例中,在总线120从PMU 110接收LPI请求信号之前总线120通过使用主总线电路121和光导总线电路122两者来处理事务的情况下,总线控制器123可以移动事务,使得仅通过使用光导总线电路122来处理事务的处理,以基于PMU 110的LPI请求信号降低供应到总线120的电力。在实施例中,在总线120从PMU 110接收LPI请求信号之前总线120通过使用主总线电路121来处理事务的情况下,总线控制器123可以移动事务,使得仅通过使用光导总线电路122来处理事务的处理,以基于PMU 110的LPI请求信号降低供应到总线120的电力。
在操作S350中,PMU 110可以将第二控制信号CTRL_PCC传输到电力控制电路130。例如,第二控制信号CTRL_PCC可以是用于调整供应到总线120的电力的电力调整信号。电力控制电路130可以响应于PMU 110的第二控制信号CTRL_PCC而控制供应到总线120的电力。第二控制信号CTRL_PCC可以包括与主总线电力开关131对应的控制信号、与光导总线电力开关132对应的控制信号和与电力路径控制器133对应的控制信号。在实施例中,当总线120处于空闲状态时,可以执行操作S350。将参照图12更加详细地描述操作S350。
图12是用于详细地描述图11的操作S350的流程图。将参照图1描述图12。
参照图12,在操作S351中,已经接收到PMU 110的第二控制信号CTRL_PCC的电力控制电路130可以允许通过电力路径控制器133供应到光导总线电路122的电力被改变。例如,电力路径控制器133可以将主电力MAIN_PWR和AON电力AON_PWR选择性地提供到光导总线电路122,或者可以控制供应到光导总线电路122的电力,使得不将任何电力输出到光导总线电路122。在实施例中,已经接收到PMU 110的第二控制信号CTRL_PCC的电力控制电路130可以执行控制,使得通过电力路径控制器133供应到光导总线电路122的电力从主电力MAIN_PWR变为AON电力AON_PWR。
在操作S352中,响应于第二控制信号CTRL_PCC,已经接收到PMU 110的第二控制信号CTRL_PCC的电力控制电路130可以切断通过主总线电力开关131供应到主总线电路121的主电力MAIN_PWR。
在操作S353中,已经接收到PMU 110的第二控制信号CTRL_PCC的总线控制器123可以确定光导总线电路122是否正在处理待决事务。
在操作S354中,当待决事务的处理正在由光导总线电路122执行时,电力控制电路130可以不切断光导总线电力开关132,并且可以待机直至光导总线电路122完成待决事务的处理为止。
在操作S355中,当光导总线电路122完成待决事务的处理时,电力控制电路130可以切断通过光导总线电力开关132供应到光导总线电路122的AON电力AON_PWR。在实施例中,当通过光导总线电力开关132将主电力MAIN_PWR供应到光导总线电路122时,光导总线电力开关132可以切断主电力MAIN_PWR的供应。
图13是示出根据实施例的电子装置1的框图。
参照图13,电子装置1可以利用手持装置(诸如移动电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、企业数字助理(EDA)、数字静态相机、数字摄像机、便携式多媒体播放器(PMP)、个人导航装置(或便携式导航装置)(PND)、手持游戏控制台或电子书)来实施。
电子装置1可以包括SOC 1000、外部存储器1850、显示装置1550和PMIC 1950。
SOC 1000可以包括CPU 1100、时钟管理单元(CMU)1200、图形处理单元(GPU)1300、计时器1400、显示控制器1500、RAM1600、只读存储器(ROM)1700、存储器控制器1800、PMU1910、电力控制电路1900和总线1050。SOC 1000还可以包括除了所示出的元件之外的其它元件。PMIC 1950可以在SOC 1000外部实施。然而,示例实施例不限于此,并且SOC 1000可以包括用于执行PMIC1950的功能的PMU。
CPU 1100可以被称为处理器,并且可以处理或执行存储在外部存储器1850中的程序/数据。例如,CPU 1100可以响应于从CMU 1200输出的操作时钟信号而处理或执行程序/数据。
CPU 1100可以被实施为多核处理器。多核处理器可以包括一个计算部件,这一个计算部件包括两个或更多个独立的实质处理器(称为核),并且处理器中的每一个可以读取并执行程序指令。存储在ROM 1700、RAM 1600和/或外部存储器1850中的程序和/或数据可以根据情况被加载到CPU 1100的存储器(未示出)中。
CMU 1200可以生成操作时钟信号。CMU 1200可以包括诸如锁相环(PLL)、延迟锁定环(DLL)或晶体振荡器的时钟信号生成装置。
操作时钟信号可以被供应到GPU 1300。操作时钟信号可以被供应到其它元件(例如,CPU 1100或存储器控制器1800)。CMU 1200可以改变操作时钟信号的频率。
GPU 1300可以将由存储器控制器1800从外部存储器1850读取的读取数据转换为适合于显示装置1550的信号。
计时器1400可以基于从CMU 1200输出的操作时钟信号输出表示时间的计数值。
显示装置1550可以显示从显示控制器1500输出的图像信号。例如,显示装置1550可以被实施为液晶显示器(LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器、有源矩阵OLED(AMOLED)显示器或柔性显示器。显示控制器1500可以控制显示装置1550的操作。
RAM 1600可以临时存储程序、数据或指令。例如,基于由CPU1100的控制或存储在ROM 1700中的引导(booting)代码,可以将存储在存储器中的程序/数据临时存储在RAM1600中。RAM 1600可以被实施为DRAM或静态RAM(SRAM)。
ROM 1700可以永久存储程序/数据。ROM 1700可以被实施为可擦除可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPROM)。
存储器控制器1800可以通过接口与外部存储器1850通信。存储器控制器1800可以总体控制外部存储器1850的操作,并且可以控制主机与外部存储器1850之间的数据交换。例如,基于主机的请求,存储器控制器1800可以将数据写入外部存储器1850中,或者可以从外部存储器1850读取数据。这里,主机可以是诸如CPU 1100、GPU1300或显示控制器1500的主装置。
外部存储器1850可以是用于存储数据的存储介质,并且可以存储操作系统(OS)、各种程序和/或各种数据。外部存储器1850可以是例如DRAM,但不限于此。例如,外部存储器1850可以是非易失性存储器装置(例如,闪速存储器、相位RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)或铁电RAM(FeRAM))。在另一实施例中,外部存储器1850可以是SOC 1000中包括的内部存储器。此外,外部存储器1850可以是闪速存储器、嵌入式多媒体卡(eMMC)或通用闪速存储(UFS)。
PMU 1910可以控制连接到SOC 1000的装置的操作所需的或期望的电压。
CPU 1100、CMU 1200、GPU 1300、计时器1400、显示控制器1500、RAM 1600、ROM1700、存储器控制器1800、电力控制电路1900和PMU 1910可以通过总线1050彼此通信。
图14是示出根据另一实施例的电子装置2的框图。
参照图14,电子装置2可以被实施为PC、数据服务器或便携式电子装置。
电子装置2可以包括SOC 2000、相机模块2100、显示器2200、电力源2300、输入/输出(I/O)端口2400、存储器2500、存储部2600、外部存储器2700和网络装置2800。
相机模块2100可以表示用于将光学图像转换为电子图像的模块。因此,从相机模块2100输出的电子图像可以存储在存储部2600、存储器2500或外部存储器2700中。此外,从相机模块2100输出的电子图像可以由显示器2200显示。
显示器2200可以显示从存储部2600、存储器2500、I/O端口2400、外部存储器2700或网络装置2800输出的数据。显示器2200可以是图13中所示的显示装置1550。
电力源2300可以将操作电压供应到元件中的一个。电力源2300可以由图13中所示的PMIC 1950控制。
I/O端口2400可以表示将数据传输到电子装置2或将从电子装置2输出的数据传输到外部装置的端口。例如,I/O端口2400可以是用于访问诸如计算机鼠标的定点装置的端口、用于访问打印机的端口、或用于访问USB驱动器的端口。
存储器2500可以被实施为易失性存储器或非易失性存储器。根据实施例,用于控制对存储器2500的数据存取操作(例如,读取操作、写入操作(或编程操作))或擦除操作的存储器控制器可以集成或嵌入到SOC 2000中。根据另一实施例,存储器控制器可以在SOC2000与存储器2500之间实施。
存储部2600可以被实施为硬盘驱动器或固态驱动器(SSD)。
外部存储器2700可以被实施为安全数字(SD)卡或多媒体卡(MMC)。根据实施例,外部存储器2700可以是用户识别模块(SIM)卡或通用用户识别模块(USIM)卡。
网络装置2800可以表示用于将电子装置2连接到有线网络或无线网络的装置。
在上文中,已经使用本文中描述的术语在附图和说明书中描述了示例实施例,但是这仅仅用于描述示例实施例,而不是用于限制所附权利要求中限定的示例实施例的含义或限制所附权利要求中限定的示例实施例的范围。因此,本领域普通技术人员可以理解,可以根据本发明构思来实施各种修改和其它等同示例实施例。因此,可以基于所附权利要求的精神和范围来限定本发明构思的精神和范围。
以上公开的元件和/或功能块中的任何一个可以包括诸如以下的处理电路或在诸如以下的处理电路中实施:硬件,其包括逻辑电路;诸如处理或执行软件的硬件/软件组合;或者它们的组合。例如,总线控制器123和PMU 110可以被实施为处理电路。处理电路具体可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微型处理器、专用集成电路(ASIC)等。处理电路可以包括诸如晶体管、电阻器、电容器等中的至少一种的电子部件。处理电路可以包括诸如逻辑门的电子部件,逻辑门包括与门、或门、与非门、非门等中的至少一种。
处理器、控制器和/或处理电路可以被配置为通过被专门编程以执行动作或步骤(诸如利用FPGA或ASIC)来执行那些动作或步骤,或者可以被配置为通过执行从存储器接收的指令来执行动作或步骤,或者它们的组合。
尽管已经参照本发明构思的一些示例实施例具体示出和描述了本发明构思,但是将理解,在不脱离所附权利要求的精神和范围的情况下,可以在本文中做出形式和细节上的各种改变。
Claims (20)
1.一种片上系统的电力门控方法,所述片上系统包括电力管理单元、电力控制电路和总线,所述总线包括主总线电路和光导总线电路,所述电力门控方法包括:
通过使用所述电力管理单元将第一控制信号传输到所述总线;
响应于所述第一控制信号,通过使用所述总线将响应信号传输到所述电力管理单元;
通过使用所述总线将事务移动到所述光导总线电路;以及
基于所述响应信号,通过使用所述电力管理单元将第二控制信号传输到所述电力控制电路以调整供应到所述总线的电力。
2.根据权利要求1所述的电力门控方法,其中,
所述主总线电路的事务阈值大于所述光导总线电路的事务阈值,并且
响应于所述总线处于空闲状态来执行调整供应到所述总线的所述电力。
3.根据权利要求1所述的电力门控方法,其中,将所述第一控制信号传输到所述总线包括:基于由所述总线处理的事务的量和所述光导总线电路的事务阈值,通过使用所述电力管理单元来生成所述第一控制信号。
4.根据权利要求3所述的电力门控方法,其中,将所述第一控制信号传输到所述总线包括:响应于由所述总线处理的事务的量小于所述事务阈值,通过使用所述电力管理单元将所述第一控制信号提供到所述总线。
5.根据权利要求1所述的电力门控方法,其中,调整供应到所述总线的所述电力包括:响应于所述第二控制信号,通过使用所述电力控制电路将第一电力或第二电力选择性地提供到所述光导总线电路。
6.根据权利要求5所述的电力门控方法,其中,将所述第一电力或所述第二电力选择性地提供到所述光导总线电路包括:响应于所述第二控制信号,通过使用所述电力控制电路切断供应到所述主总线电路的电力。
7.根据权利要求5所述的电力门控方法,其中,调整供应到所述总线的所述电力包括:
确定所述光导总线电路是否正在处理待决事务,并且
基于待决事务的量,通过使用所述电力控制电路来切断提供到所述总线的所述第一电力或所述第二电力。
8.根据权利要求7所述的电力门控方法,其中,切断所述第一电力或所述第二电力包括:响应于不存在待决事务,通过使用所述电力控制电路来切断提供到所述光导总线电路的所述第一电力或所述第二电力。
9.一种片上系统,包括:
总线,其包括主总线电路和光导总线电路,所述总线被配置为:通过使用所述主总线电路和所述光导总线电路来处理事务,并且基于所述光导总线电路的事务阈值允许待决事务由所述光导总线电路处理;
电力控制电路,其包括主总线电力开关、光导总线电力开关和电力路径控制器,所述电力控制电路被配置为控制供应到所述总线的电力;以及
电力管理单元,其被配置为:基于事务的量生成第一控制信号和第二控制信号,将所述第一控制信号传输到所述总线以控制所述总线的操作,并且将所述第二控制信号传输到所述电力控制电路以控制所述电力控制电路的操作。
10.根据权利要求9所述的片上系统,其中,所述电力路径控制器被配置为:选择提供第一电力的第一电力源和提供第二电力的第二电力源中的至少一个,并且基于所述选择并且响应于所述第二控制信号将所述第一电力或所述第二电力供应到所述光导总线电路。
11.根据权利要求9所述的片上系统,其中,所述主总线电力开关被配置为:响应于所述第二控制信号,通过所述主总线电力开关切断供应到所述主总线电路的第一电力。
12.根据权利要求9所述的片上系统,其中,所述光导总线电力开关被配置为:响应于所述第二控制信号,通过所述电力路径控制器切断供应到所述光导总线电路的第一电力或第二电力。
13.根据权利要求9所述的片上系统,其中,所述电力管理单元包括寄存器,所述寄存器被配置为存储关于所述光导总线电路的所述事务阈值的信息。
14.根据权利要求13所述的片上系统,其中,所述电力管理单元还被配置为:响应于事务的量小于所述事务阈值,生成所述第一控制信号和所述第二控制信号。
15.根据权利要求9所述的片上系统,其中,响应于事务的量大于或等于所述事务阈值,
所述总线被配置为通过使用所述主总线电路和所述光导总线电路来处理所述事务,并且
所述电力控制电路被配置为将主电力供应到所述总线。
16.根据权利要求9所述的片上系统,其中,响应于事务的量小于所述事务阈值,
所述总线被配置为通过使用所述光导总线电路来处理所述待决事务,并且
所述电力控制电路被配置为基于由所述电力管理单元的控制将第二电力供应到所述总线,并控制所述主总线电力开关切断第一电力的供应。
17.根据权利要求16所述的片上系统,其中,所述电力控制电路被配置为:在所述光导总线电路处理所有的待决事务之后,基于由所述电力管理单元的控制,控制所述光导总线电力开关切断供应到所述总线的电力。
18.一种总线,包括:
主总线电路和光导总线电路,其各自被配置为处理所述总线的事务,其中,
响应于事务的量大于或等于所述光导总线电路的事务阈值,所述总线被配置为通过使用所述主总线电路和所述光导总线电路来处理所述事务,并且
响应于事务的量小于所述事务阈值,所述总线被配置为通过使用所述光导总线电路来处理待决事务。
19.根据权利要求18所述的总线,其中,所述总线被配置为供应有来自第一电力源和第二电力源中的至少一个的电力,
响应于事务的量大于或等于所述事务阈值,所述总线被配置为供应有来自所述第一电力源的电力以处理所述事务,并且
响应于事务的量小于所述事务阈值,所述总线被配置为供应有来自所述第二电力源的电力以处理所述事务。
20.根据权利要求18所述的总线,其中,响应于事务的量小于所述事务阈值,所述总线被配置为响应于电力管理单元的控制信号将响应信号传输到所述电力管理单元并且将所述待决事务移动到所述光导总线电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2022-0025513 | 2022-02-25 | ||
KR10-2022-0069112 | 2022-06-07 | ||
KR1020220069112A KR20230127824A (ko) | 2022-02-25 | 2022-06-07 | 시스템 온 칩, 그것의 버스 파워 게이팅 방법 및 시스템 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116661582A true CN116661582A (zh) | 2023-08-29 |
Family
ID=87726696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310162951.8A Pending CN116661582A (zh) | 2022-02-25 | 2023-02-24 | 片上系统、该片上系统的总线电力门控方法和总线 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116661582A (zh) |
-
2023
- 2023-02-24 CN CN202310162951.8A patent/CN116661582A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10991446B2 (en) | Electronic device performing training on memory device by rank unit and training method thereof | |
CN107621959B (zh) | 电子装置及其软件训练方法、计算系统 | |
JP5701259B2 (ja) | ホストからのメモリ装置のブーティング | |
KR102553261B1 (ko) | 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 스토리지 장치, 및 상기 메모리 컨트롤러의 동작 방법 | |
US11693466B2 (en) | Application processor and system on chip | |
US10430357B2 (en) | Selectively enable data transfer based on accrued data credits | |
US9996398B2 (en) | Application processor and system on chip | |
US20190026220A1 (en) | Storage device that stores latency information, processor and computing system | |
US10672451B2 (en) | Storage device and refresh method thereof | |
US10936046B2 (en) | Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device | |
US10684672B2 (en) | Selection of a low power consumption mode in a memory system based on information on a data transfer state | |
US20230035828A1 (en) | Solid state drive (ssd) and operating method | |
US11960728B2 (en) | Interface circuit, memory device, storage device, and method of operating the memory device | |
TW202139012A (zh) | 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置 | |
KR20200091401A (ko) | 초기화 방법 및 관련 제어기, 메모리 장치 및 호스트 | |
KR20160022671A (ko) | 데이터 저장 장치의 동작 방법 | |
US11868626B2 (en) | Storage device set including storage device and reconfigurable logic chip, and storage system including the storage device set | |
KR20190051530A (ko) | 데이터 처리 시스템 및 데이터 처리 시스템의 동작 방법 | |
CN116661582A (zh) | 片上系统、该片上系统的总线电力门控方法和总线 | |
TWI798806B (zh) | 藉助於熱控制單元以使用動態速度調整的資料存取方法以及相關設備 | |
US20230273630A1 (en) | System on chip, bus power gating method thereof, and bus power gating system | |
US10908843B2 (en) | Memory system for managing free pages based on real time clock and operating method thereof | |
KR20230127824A (ko) | 시스템 온 칩, 그것의 버스 파워 게이팅 방법 및 시스템 | |
US11899974B2 (en) | Method and apparatus for performing automatic setting control of memory device in predetermined communications architecture with aid of auxiliary setting management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |