TWI746108B - 操作記憶體單元的方法 - Google Patents

操作記憶體單元的方法 Download PDF

Info

Publication number
TWI746108B
TWI746108B TW109127200A TW109127200A TWI746108B TW I746108 B TWI746108 B TW I746108B TW 109127200 A TW109127200 A TW 109127200A TW 109127200 A TW109127200 A TW 109127200A TW I746108 B TWI746108 B TW I746108B
Authority
TW
Taiwan
Prior art keywords
voltage
line
clear
clearing
memory cells
Prior art date
Application number
TW109127200A
Other languages
English (en)
Other versions
TW202107468A (zh
Inventor
林義琅
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202107468A publication Critical patent/TW202107468A/zh
Application granted granted Critical
Publication of TWI746108B publication Critical patent/TWI746108B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

操作複數個記憶體單元的方法包含對複數個記憶體單元執行讀取操作。若複數個記憶體單元中的至少一記憶體單元被判定為處在寫入狀態，則在清除線上施加初始清除電壓以對至少一記憶體單元執行清除測試操作，並比較至少一記憶體單元所產生的單元電流與參考電流以對至少一記憶體單元執行驗證操作。若單元電流小於參考電流，則將目前使用的清除電壓與步級電壓相加以產生中介清除電壓，在清除線上施加中介清除電壓以對至少一記憶體單元執行清除測試操作，並再次對至少一記憶體單元執行驗證操作。

Description

操作記憶體單元的方法
本發明是有關於一種操作記憶體單元方法，特別是指一種能夠決定適合記憶體單元之寫入電壓的方法。
電子式可複寫的非揮發性記憶體是一種在沒有電源的情況下，也能夠保存儲存資料，並且允許在電路板上多次複寫的記憶體。隨著電路應用的功能日漸廣泛，將非揮發性記憶體與主電路嵌入在同一芯片的需求也越來越多，特別是對於對電路面積有嚴格要求的個人電子設備更有此需求。
在先前技術中，非揮發性記憶體單元可利用浮接閘極電晶體來儲存資料。舉例來說，透過引發電子穿隧就可以將電子注入到浮接閘極電晶體的浮接閘極中，以對非揮發性記憶體單元進行寫入。此外，也可以透過再次引發電子穿隧將浮接閘極中所儲存的電子釋出，以對非揮發性記憶體單元進行清除。 然而，由於不同記憶體單元的特性會因製程中不可控制的因素有所差異，因此引發電子穿隧所需的電壓條件也可能不同。在此情況下，選擇寫入電壓及清除電壓的適當與否就會對於寫入操作及清除操作的效率有重要的影響。
本發明的一實施例提供一種操作複數個記憶體單元的方法。複數個記憶體單元中的每一記憶體單元包含控制元件、清除元件及浮接閘極電晶體。浮接閘極電晶體具有第一端、第二端及浮接閘極端，浮接閘極電晶體的浮接閘極端經由控制元件耦接至控制線並經由清除元件耦接至清除線。
操作記憶體單元方法包含對複數個記憶體單元執行讀取操作以判斷複數個記憶體單元是處在清除狀態或寫入狀態，在執行讀取操作後，若複數個記憶體單元中的至少一記憶體單元被判定為處在寫入狀態，則在清除線上施加初始清除電壓以對至少一記憶體單元執行清除測試操作。比較至少一記憶體單元所產生的單元電流與參考電流以對至少一記憶體單元執行驗證操作，在執行驗證操作後，若單元電流小於參考電流，則將目前使用的清除電壓與步級電壓相加以產生中介清除電壓，在清除線上施加中介清除電壓以對至少一記憶體單元執行清除測試操作，及再次對至少一記憶體單元執行驗證操作。
第1圖是本發明一實施例的記憶體單元組10的示意圖。記憶體單元組10包含複數個記憶體單元1001至100N。記憶體單元1001至100N可具有相同的結構。舉例來說，在第1圖中，記憶體單元1001可包含浮接閘極電晶體110、第一選擇電晶體120、第二選擇電晶體130、控制元件140及清除元件150。
浮接閘極電晶體110具有第一端、第二端及浮接閘極端，浮接閘極電晶體110的浮接閘極端可經由控制元件140耦接至控制線CL1並可經由清除元件150耦接至清除線EL1。
第一選擇電晶體120具有第一端、第二端及控制端，第一選擇電晶體120的第一端耦接於源極線SL1，第一選擇電晶體120的第二端耦接於浮接閘極電晶體110的第一端，而第一選擇電晶體120的控制端耦接於選擇閘極線SGL1。第二選擇電晶體130具有第一端、第二端及控制端，第二選擇電晶體130的第一端耦接於浮接閘極電晶體110的第二端，第二選擇電晶體130的第二端耦接於位元線BL1，而第二選擇電晶體130的控制端耦接於字元線WL1。
在有些實施例中，記憶體單元組10可以是記憶體系統中的操作單位。舉例來說，記憶體單元組10可以是一組字元，而記憶體單元1001至100N可以耦接至相同的字元線WL1、相同的選擇閘極線SGK1、相同的控制線CL1及相同的清除線EL1。然而，記憶體單元1001至100N可以耦接至相異的位元線BL1至BLN及相異的源極線SL1至SLN。
第2圖是本發明一實施例之操作記憶體單元1001至100N的方法200的流程圖。方法200可包含步驟S210至S280。
S210： 對記憶體單元1001至100N執行讀取操作以判斷記憶體單元1001至100N是處在清除狀態或寫入狀態；
S220： 若記憶體單元1001至100N中有至少一記憶體單元被判定處在寫入狀態，則執行步驟S230，否則執行步驟S222；
S222： 利用初始寫入電壓對記憶體單元1001至100N執行寫入操作，執行步驟S210；
S230： 在清除線EL1上施加初始清除電壓以對至少一記憶體單元執行清除測試操作；
S240： 比較至少一記憶體單元所產生的單元電流與參考電流以對至少一記憶體單元執行驗證操作；
S250： 若單元電流小於參考電流，則執行步驟S260，否則執行步驟S270；
S260： 將目前使用的清除電壓與步級電壓相加以產生中介清除電壓；
S262： 在清除線EL1上施加中介清除電壓以對至少一記憶體單元執行清除測試操作，執行步驟S240；
S270： 利用中介清除電壓對至少一記憶體單元執行清除操作；
S280： 利用中介清除電壓對記憶體單元1001至100N中的至少一記憶體單元執行寫入操作。
在有些實施例中，方法200可以判斷能夠有效清除記憶體單元1001至100N的清除電壓。此外，根據方法200所決定的清除電壓，也可用以決定能夠有效對記憶體單元1001至100N進行寫入操作的寫入電壓。
步驟S210可對記憶體單元1001至100N執行讀取操作以判斷記憶體單元1001至100N是處在清除狀態或寫入狀態。在有些實施例中，若記憶體單元1001至100N中有至少一個記憶體單元是處在寫入狀態，就可執行清除測試操作，以試圖將被寫入的記憶體單元清除並據以決定適合的清除電壓。然而，若記憶體單元1001至100N全部都已處於清除狀態，則由於無法在此情況下有效執行清除操作，也將難以決定適合的清除電壓。因此，在步驟S220中，若記憶體單元1001至100N全部都已處於清除狀態，則在步驟S222中，會對記憶體單元1001至100N執行寫入操作以使至少一個記憶體單元能夠進入寫入狀態。
第3圖是根據方法200操作記憶體單元1001時所使用的電壓時序圖。在第3圖中，於執行步驟S210之讀取操作的時段RD1中，位元線BL1可以先預充電至預定電壓VB。此外，可對源極線SL1、控制線CL1及清除線EL1施加參考電壓V0，並對字元線WL1及選擇閘極線SGL1施加操作電壓VDD。在有些實施例中，操作電壓VDD可以大於預定電壓VB，且預定電壓VB可以大於參考電壓V0。舉例來說，操作電壓VDD可以是1.6V，預定電壓VB可以是1.2V，而參考電壓V0可以是0V。
如此一來，在時段RD1中，第一選擇電晶體120及第二選擇電晶體130都會被導通。在此情況下，如果記憶體單元1001是處在清除狀態，則浮接閘極電晶體110將會被導通而產生可觀的電流，並對位元線BL1放電。然而，如果記憶體單元1001是處在寫入狀態，則浮接閘極電晶體110將會保持截止，而位元線BL1的電壓也將維持在預充電的預定電壓VB。因此，根據位元線BL1在預充電至預定電壓VB之後的電壓變化，就可以判斷記憶體單元1001的狀態。在有些實施例中，在步驟S210中對記憶體單元1002至100N執行讀取操作時，也可以利用第3圖之時段RD1中所示的電壓來進行。
在第3圖中，在位元線BL1被預充電至預定電壓VB之後，位元線BL1會在時段RD1中被放電至參考電壓V0。因此，在步驟S220中，記憶體單元1001將被判定處在清除狀態。在有些實施例中，如果所有的記憶體單元1001至100N都處在清除狀態，則將進入步驟S222以對記憶體單元1001至100N執行寫入操作。
在第3圖中，在執行步驟S222之寫入操作的時段PG1中，位元線BL1及源極線SL1可以處在參考電壓V0，而字元線WL1及選擇閘極線SGL1可以處在操作電壓VDD。此外，由於適當的寫入電壓尚未被決定，因此在時段PG1中，將會先在控制線CL1及清除線EL1上施加初始寫入電壓VPI。在有些實施例中，為確保記憶體單元1001至100N可以被順利寫入，初始寫入電壓VPI通常會設定的較高，並可能高於之後所決定的較為適當的寫入電壓。
在此情況下，浮接閘極電晶體110的浮接閘極端將會透過控制元件140及清除元件150耦合到初始寫入電壓VPI。因此，施加在浮接閘極電晶體110的巨大電壓將引發福諾穿隧效應(Fowler-Nordheim tunneling，FN tunneling)，使得電子被注入到浮接閘極電晶體110的浮接閘極中。
在步驟S222執行寫入操作之後，將再次執行步驟S210的讀取操作。在第3圖的時段RD2中，由於位元線BL1的電壓會保持在預定電壓VB，因此記憶體單元1001會在步驟S220中被判定為處在寫入狀態，此時將接著執行步驟S220的清除測試操作。
在第3圖的時段ET1中，可以對源極線SL1、位元線BL1及控制線CL1施加參考電壓V0，對字元線WL1及選擇閘極線SGL1施加操作電壓VDD，並對清除線EL1施加初始清除電壓VEI以進行步驟S230的清除測試操作。在有些實施例中，初始清除電壓VEI可大於操作電壓VDD。舉例來說，初始清除電壓VEI可以是8V。
在此情況下，由於清除元件150的耦合比例小於控制元件140的耦合比例，因此浮接閘極電晶體110的浮接閘極不會被耦合至初始清除電壓VEI。相反地，浮接閘極電晶體110的浮接閘極中所儲存的電子將被清除線EL1上的高壓所吸引。在有些實施例中，若初始清除電壓VEI足夠高，則將引發福諾穿隧效應，使得浮接閘極電晶體110的浮接閘極中所儲存的電子經由清除元件150而被釋放到清除線EL1上。然而，若初始清除電壓VEI不夠高，就不會引發福諾穿隧效應，此時記憶體單元1001將保持在寫入狀態而不會被清除。
在方法200中，透過步驟S240的驗證操作就可以判斷清除測試操作的結果。在第3圖中，在時段VF1中，可對位元線BL1施加預定電壓VB，對源極線SL1、控制線CL1及清除線EL1施加參考電壓V0，並可對字元線WL1及選擇閘極線SGL1施加操作電壓VDD以執行驗證操作。在此情況下，在時段VF1中，記憶體單元1001於位元線BL1上所產生的單元電流會與參考電流相比較。在有些實施例中，可利用感測放大器來比較位元線BL1上的單元電流與參考電流。如果位元線BL1上的單元電流大於參考電流，就可能表示剛剛執行完畢的清除測試操作是有效的，因此先前在清除線EL1上施加的電壓可能會是適合清除操作的電壓。然而，如果位元線BL1上的單元電流小於參考電流，就可能表示剛剛執行完畢的清除測試操作是無效的，而適合清除操作的電壓應會比先前施加在清除線EL1上的電壓還要高。
在此實施例中，由於單元電流小於參考電流，因此初始清除電壓將被提升以產生中介清除電壓，以再次執行清除測試操作。也就是說，在步驟S260中，可以將初始清除電壓VEI加上步級電壓ΔV1以產生中介清除電壓VEM1，而中介清除電壓VEM1將被施加至清除線EL1上以再次執行清除測試操作，如同第3圖的時段ET2所示。在有些實施例中，步級電壓ΔV1可例如但不限於為0.5V。
在執行清除測試操作之後，將再次執行步驟S240的驗證操作，並在步驟S250判斷單元電流是否提升而大於參考電流。在第3圖的時段VF2中，由於單元電流仍小於參考電流，因此步驟S260將被再次執行以進一步將中介清除電壓VEM1再提升一個步級電壓ΔV1。因此，在第3圖的時段ET3中，步驟S262中的清除測試操作將會使用提升後的中介清除電壓VEM2。
也就是說，步驟S240至S262可能會重複執行多次，使得中介清除電壓逐漸提升，直到單元電流終於變化到大於參考電流。如果在步驟S250中，判定單元電流大於參考電流，則可能表示目前使用的中介清除電壓正適合用於執行清除操作。此外，由於清除測試操作是用來檢查所使用之清除電壓的是否有效，因此清除測試操作的時段通常不會長到足以完全將記憶體單元1001清除。在此情況下，還可以在步驟S270中利用中介清除電壓VEM2來對記憶體單元1001執行清除操作。
在第3圖的時段ER1中，可以根據中介清除電壓VEM2來產生第一清除電壓VE1及第二清除電壓VE2以執行步驟S270的清除操作。舉例來說，在第一時段ER1A內，可對清除線EL1施加第一清除電壓VE1，並在第一時段ER1A之後的第二時段ER1B內對清除線EL1施加第二清除電壓VE2。在有些實施例中，第一清除電壓VE1可以設定成小於最後使用的中介清除電壓VEM2，而第二清除電壓VE2則可以設定成大於第一清除電壓VE1。此外，第二時段ER1B的長度可大於第一時段ER1A的長度。舉例來說，第一清除電壓E1可較中介清除電壓VEM2小一個步級電壓ΔV2，而第二清除電壓VE2則可與中介清除電壓VEM2相等。在有些實施例中，步級電壓ΔV1可以例如但不限於是步級電壓ΔV2的兩倍。
在有些實施例中，分段執行清除操作可有助於提升清除操作的效率。然而，在有些其他實施例中，步驟S270的清除操作也可僅包含單一段操作，並將清除電壓VE1設定成與中介清除電壓VEM2相同。或者，在有些其他實施例中，步驟S270的清除操作也可包含更多段的操作，並根據系統的需求，調整中介清除電壓VEM2作為各段操作所需的清除電壓。此外，在有些實施例中，為確保清除操作能夠有效地執行，步驟S270的清除操作時段的長度可大於步驟S230級S262中的清除測試操作時段的長度。
在有些實施例中，步驟S270所使用的適當的清除電壓也可用以作為寫入電壓。舉例來說，當接收到對記憶體單元1001進行寫入操作的寫入指令時，就可以根據中介清除電壓VEM2來執行步驟S280以對記憶體單元1001進行寫入。在第3圖的時段PG2中，可以根據中介清除電壓VEM2來產生第一寫入電壓VP1及第二寫入電壓VP2以執行步驟S280的寫入操作。舉例來說，在第一時段PG2A內，可對控制線CL1施加第一寫入電壓VP1，並在第一時段PG2A之後的第二時段PG2B內對控制線CL1施加第二寫入電壓VP2。
在有些實施例中，寫入操作可選擇比清除電壓略小的電壓來進行。舉例來說，第一寫入電壓VP1可小於中介清除電壓VEM2。然而，在第一時段PG2A中，記憶體單元1001可能已經捕捉了一些電子，使得浮接閘極電晶體110的臨界電壓被提升。因此，為了維持寫入操作的效率，在第二時段PG2B所使用的第二寫入電壓VP2可大於第一寫入電壓VP1。此外，在有些實施例中，第二時段PG2B的長度可大於第一時段PG2A的長度。
在有些實施例中，分段執行寫入操作可以提升清除操作的效率。然而，在有些其他實施例中，步驟S280的寫入操作也可僅包含單一段操作，此時可將寫入電壓VP1設定成小於或等於中介清除電壓VEM2。或者，在有些其他實施例中，步驟S280的寫入操作也可包含更多段的操作，並可根據系統的需求，將中介清除電壓VEM2加以調整作為各段操作所需的寫入電壓。
如此一來，透過方法200，就可以在清除測試操作的過程中，有效地決定適當的清除電壓及適當的寫入電壓，因此相較於先前技術必須利用兩個不同的測試操作來分別決定清除電壓及寫入電壓，方法200的電壓搜尋方式會更有效率並且更加省電。再者，由於方法200可以對記憶體單元組10中的所有記憶體單元操作，並且可以根據需求隨時執行，因此即使記憶體單元的特性隨著使用時間拉長而有所變化，也仍然可以找到適當的電壓來對記憶體單元進行寫入操作及清除操作。此外，在有些實施例中，也可以利用類似的原理在寫入測試操作當中決定適當的寫入電壓，並根據適當的寫入電壓來決定適當的清除電壓。
綜上所述，本發明的實施例所提供之操作記憶體單元的方法可以有效地決定適當的清除電壓及適當的寫入電壓，並可以減少決定過程所需的電能浪費。此外，由於清除電壓及寫入電壓可以隨時根據系統的需求重新判斷，因此也可以確保清除操作及寫入操作能夠有效地執行。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:記憶體單元組 1001至100N:記憶體單元 110:浮接閘極電晶體 120:第一選擇電晶體 130:第二選擇電晶體 140:控制元件 150:清除元件 CL1:控制線 SGL1:選擇閘極線 WL1:字元線 SL1至SLN:源極線 BL1至BLN:位元線 200:方法 S210至S280:步驟 V0:參考電壓 VB:預定電壓 VDD:操作電壓 VPI:初始寫入電壓 VP1:第一寫入電壓 VP2:第二寫入電壓 VEI:初始清除電壓 VEM1:第一中介清除電壓 VEM2:第二中介清除電壓 VE1:第一清除電壓 VE2:第二清除電壓 ΔV1、ΔV2:步級電壓 RD1、PG1、RD2、ET1、VF1、ET2、VF2、ET3、ER1A、ER1B、ER1、PG2A、PG2B、PG2:時段
第1圖是本發明一實施例的記憶體單元組的示意圖。 第2圖是本發明一實施例之操作第1圖之記憶體單元的方法流程圖。 第3圖是根據第2圖之方法操作第1圖之記憶體單元時所使用的電壓時序圖。
200:方法
S210至S280:步驟

Claims (15)

  1. 一種操作複數個記憶體單元的方法，其中該些記憶體單元中的每一記憶體單元包含一控制元件、一清除元件及一浮接閘極電晶體，該浮接閘極電晶體具有一第一端、一第二端及一浮接閘極端，該浮接閘極電晶體的該浮接閘極端經由該控制元件耦接至一控制線並經由該清除元件耦接至一清除線，該方法包含： 對該些記憶體單元執行一讀取操作以判斷該些記憶體單元是處在一清除狀態或一寫入狀態； 在執行該讀取操作後，若該些記憶體單元中的至少一記憶體單元被判定為處在該寫入狀態，則在該清除線上施加一初始清除電壓以對該至少一記憶體單元執行一清除測試操作； 比較該至少一記憶體單元所產生的一單元電流與一參考電流以對該至少一記憶體單元執行一驗證操作； 在執行該驗證操作後，若該單元電流小於該參考電流，則： 將目前使用的一清除電壓與一步級電壓相加以產生一中介清除電壓； 在該清除線上施加該中介清除電壓以對該至少一記憶體單元執行該清除測試操作；及 再次對該至少一記憶體單元執行該驗證操作。
  2. 如請求項1所述之方法，另包含： 在執行該讀取操作後，若該些記憶體單元全部被判定為處在該清除狀態，則利用一初始寫入電壓對該些記憶體單元執行一寫入操作；及 再次對該些記憶體單元執行該讀取操作。
  3. 如請求項1所述之方法，另包含： 在再次對該至少一記憶體單元執行該驗證操作後，若該單元電流大於該參考電流，則利用該中介清除電壓對該至少一記憶體單元執行一清除操作。
  4. 如請求項3所述之方法，其中該清除操作的一時段長度大於該清除測試操作的一時段長度。
  5. 如請求項3所述之方法，其中在再次對該至少一記憶體單元執行該驗證操作後，若該單元電流大於該參考電流，則利用該中介清除電壓對該至少一記憶體單元執行該清除操作包含： 根據該中介清除電壓產生一第一清除電壓； 在一第一時段內，對該清除線施加該第一清除電壓； 根據該中介清除電壓產生一第二清除電壓；及 在該第一時段後的一第二時段內，對該清除線施加該第二清除電壓。
  6. 如請求項5所述之方法，其中該第二時段的一長度大於該第一時段的一長度。
  7. 如請求項5所述之方法，其中該第一清除電壓小於或等於該中介清除電壓，及該第二清除電壓大於該第一清除電壓。
  8. 如請求項3所述之方法，另包含： 在執行該清除操作後，利用該中介清除電壓對該些記憶體單元中的至少一記憶體單元執行一寫入操作。
  9. 如請求項8所述之方法，其中在執行該清除操作後，利用該中介清除電壓對該些記憶體單元中的該至少一記憶體單元執行該寫入操作包含： 根據該中介清除電壓產生一第一寫入電壓； 在一第一時段內，對該控制線施加該第一寫入電壓； 根據該中介清除電壓產生一第二寫入電壓；及 在該第一時段後的一第二時段內，對該控制線施加該第二寫入電壓。
  10. 如請求項9所述之方法，其中該第二時段的一長度大於該第一時段的一長度。
  11. 如請求項9所述之方法，其中該第一寫入電壓小於或等於該中介清除電壓，及該第二寫入電壓大於該第一寫入電壓。
  12. 如請求項1所述之方法，其中每一記憶體單元另包含： 一第一選擇電晶體，具有一第一端耦接於一源極線，一第二端耦接於該浮接閘極電晶體的該第一端，及一控制端耦接於一選擇閘極線；及 一第二選擇電晶體，具有一第一端耦接於該浮接閘極電晶體的該第二端，一第二端耦接於一位元線，及一控制端耦接於一字元線。
  13. 如請求項12所述之方法，其中對該些記憶體單元執行該讀取操作以判斷該些記憶體單元是處在該清除狀態或該寫入狀態包含： 將該位元線預充電至一預定電壓； 對該源極線、該控制線及該清除線施加小於該預定電壓的一參考電壓； 對該字元線及該選擇閘極線施加大於該預定電壓的一操作電壓；及 根據該位元線預充電至該預定電壓之後的一電壓判斷該些記憶體單元是在該清除狀態或該寫入狀態。
  14. 如請求項12所述之方法，其中比較該至少一記憶體單元所產生的該單元電流與該參考電流以對該至少一記憶體單元執行該驗證操作包含： 對該位元線施加一預定電壓； 對該源極線、該控制線及該清除線施加小於該預定電壓的一參考電壓； 對該字元線及該選擇閘極線施加大於該預定電壓的一操作電壓；及 將該位元線上的該單元電流與該參考電流相比較。
  15. 如請求項12所述之方法，其中在執行該讀取操作後，若該些記憶體單元中的該至少一記憶體單元被判定為處在該寫入狀態，則在該清除線上施加該初始清除電壓以對該至少一記憶體單元執行該清除測試操作包含： 對該位元線及該源極線施加一參考電壓； 對該字元線及該選擇閘極線施加大於該參考電壓的一操作電壓；及 對該清除線施加該初始清除電壓。
TW109127200A 2019-08-13 2020-08-11 操作記憶體單元的方法 TWI746108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962886286P 2019-08-13 2019-08-13
US62/886,286 2019-08-13

Publications (2)

Publication Number Publication Date
TW202107468A TW202107468A (zh) 2021-02-16
TWI746108B true TWI746108B (zh) 2021-11-11

Family

ID=74567429

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109127034A TWI742795B (zh) 2019-08-13 2020-08-10 操作方法以及感測放大器
TW109127200A TWI746108B (zh) 2019-08-13 2020-08-11 操作記憶體單元的方法
TW109127351A TWI734582B (zh) 2019-08-13 2020-08-12 非揮發性記憶體及其相關寫入驗證方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109127034A TWI742795B (zh) 2019-08-13 2020-08-10 操作方法以及感測放大器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109127351A TWI734582B (zh) 2019-08-13 2020-08-12 非揮發性記憶體及其相關寫入驗證方法

Country Status (3)

Country Link
US (2) US11295788B2 (zh)
CN (2) CN112397114A (zh)
TW (3) TWI742795B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488097B (zh) * 2021-06-30 2024-03-29 恒烁半导体(合肥)股份有限公司 一种用于存储器芯片的参考电流高效调整方法、装置及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889701A (en) * 1998-06-18 1999-03-30 Xilinx, Inc. Method and apparatus for selecting optimum levels for in-system programmable charge pumps
TW201232542A (en) * 2010-11-16 2012-08-01 Sandisk Technologies Inc Word line kicking when sensing non-volatile storage
CN103854701A (zh) * 2012-12-03 2014-06-11 爱思开海力士有限公司 电荷陷阱器件的擦除方法
CN106971754A (zh) * 2015-11-02 2017-07-21 三星电子株式会社 非易失性存储器设备、包括其的存储装置和操作其的方法
US20190198118A1 (en) * 2017-12-27 2019-06-27 Samsung Electronics Co., Ltd. Method of erasing data in nonvolatile memory device, nonvolatile memory device performing the same and memory system including the same

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813015A (en) 1986-03-12 1989-03-14 Advanced Micro Devices, Inc. Fracturable x-y storage array using a ram cell with bidirectional shift
US4816706A (en) * 1987-09-10 1989-03-28 International Business Machines Corporation Sense amplifier with improved bitline precharging for dynamic random access memory
KR960002004B1 (ko) * 1991-02-19 1996-02-09 가부시키가이샤 도시바 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램가능한 독출전용 기억장치
TW315469B (en) * 1996-09-19 1997-09-11 Macronix Int Co Ltd Floating gate memory device with stop program loading period protocol
US6366130B1 (en) * 1999-02-17 2002-04-02 Elbrus International Limited High speed low power data transfer scheme
US6449195B1 (en) 2000-09-28 2002-09-10 Motorola, Inc. Method and apparatus for coupling noise reduction in a semiconductor device
US7366046B2 (en) * 2005-08-16 2008-04-29 Novelics, Llc DRAM density enhancements
US7539059B2 (en) * 2006-12-29 2009-05-26 Intel Corporation Selective bit line precharging in non volatile memory
JP5032155B2 (ja) * 2007-03-02 2012-09-26 株式会社東芝 不揮発性半導体記憶装置、及び不揮発性半導体記憶システム
US7498850B2 (en) 2007-06-22 2009-03-03 Intel Corporation Compensated comparator for use in lower voltage, higher speed non-volatile memory
KR101532584B1 (ko) 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
KR101589542B1 (ko) 2009-11-30 2016-01-29 에스케이하이닉스 주식회사 라이트드라이빙 장치
US10242720B2 (en) * 2010-03-25 2019-03-26 Qualcomm Incorporated Dual sensing current latched sense amplifier
US8456197B2 (en) 2010-12-29 2013-06-04 Stmicroelectronics International N.V. Differential data sensing
KR20120126434A (ko) * 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 센싱 방법
US8711646B2 (en) * 2012-05-08 2014-04-29 Samsung Electronics Co., Ltd. Architecture, system and method for testing resistive type memory
US8830760B2 (en) * 2012-08-16 2014-09-09 Kabushiki Kaisha Toshiba Semiconductor storage device
KR102083450B1 (ko) * 2012-12-05 2020-03-02 삼성전자주식회사 페이지 버퍼를 포함하는 불휘발성 메모리 장치 및 그것의 동작 방법
US9418714B2 (en) 2013-07-12 2016-08-16 Nvidia Corporation Sense amplifier with transistor threshold compensation
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
US20150341023A1 (en) 2014-05-22 2015-11-26 Spansion Llc Methods, Circuits, Devices and Systems for Comparing Signals
US9691462B2 (en) * 2014-09-27 2017-06-27 Qualcomm Incorporated Latch offset cancelation for magnetoresistive random access memory
US9627088B2 (en) * 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9786383B2 (en) * 2015-02-25 2017-10-10 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9378781B1 (en) * 2015-04-09 2016-06-28 Qualcomm Incorporated System, apparatus, and method for sense amplifiers
US9621145B2 (en) * 2015-05-12 2017-04-11 Texas Instruments Incorporated Sense amplifier latch with offset correction
US10142097B2 (en) 2016-09-19 2018-11-27 Synopsys, Inc. System for serializing high speed data signals
KR102549745B1 (ko) * 2016-09-21 2023-06-30 한국전자통신연구원 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
US10366729B2 (en) * 2017-06-22 2019-07-30 Sandisk Technologies Llc Sense circuit with two-step clock signal for consecutive sensing
KR102336661B1 (ko) * 2017-09-25 2021-12-07 삼성전자 주식회사 비휘발성 메모리 장치 및 그것의 센싱 방법
US10510383B2 (en) * 2017-10-03 2019-12-17 Sandisk Technologies Llc State dependent sense circuits and pre-charge operations for storage devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889701A (en) * 1998-06-18 1999-03-30 Xilinx, Inc. Method and apparatus for selecting optimum levels for in-system programmable charge pumps
TW201232542A (en) * 2010-11-16 2012-08-01 Sandisk Technologies Inc Word line kicking when sensing non-volatile storage
CN103854701A (zh) * 2012-12-03 2014-06-11 爱思开海力士有限公司 电荷陷阱器件的擦除方法
CN106971754A (zh) * 2015-11-02 2017-07-21 三星电子株式会社 非易失性存储器设备、包括其的存储装置和操作其的方法
US20190198118A1 (en) * 2017-12-27 2019-06-27 Samsung Electronics Co., Ltd. Method of erasing data in nonvolatile memory device, nonvolatile memory device performing the same and memory system including the same

Also Published As

Publication number Publication date
CN112397114A (zh) 2021-02-23
US11120848B2 (en) 2021-09-14
TW202107468A (zh) 2021-02-16
TWI734582B (zh) 2021-07-21
US11295788B2 (en) 2022-04-05
CN112397111A (zh) 2021-02-23
TW202107467A (zh) 2021-02-16
US20210050039A1 (en) 2021-02-18
TW202107470A (zh) 2021-02-16
TWI742795B (zh) 2021-10-11
US20210050061A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
JP3373632B2 (ja) 不揮発性半導体記憶装置
KR100220528B1 (ko) 불휘발성 반도체 기억 장치와 그 과잉 기록 구제 방법
US7417899B2 (en) Method of verifying flash memory device
JP3091687B2 (ja) センス増幅回路
JP4652319B2 (ja) プログラム及び消去検証機能を有する非揮発性半導体メモリ装置
JP2006252749A (ja) 向上したプリプログラム機能を有するフラッシュメモリ装置およびそのプリプログラム動作制御方法
JP2002197881A (ja) レベルシフタ及びレベルシフタを備えた半導体記憶装置
JP2010073246A (ja) 不揮発性半導体記憶装置
JP2011040135A (ja) 不揮発性半導体記憶装置
US5638323A (en) Nonvolatile semiconductor memory using tunnel effect having a control circuit for simultaneously writing and reading data out of a plurality of memory cells
WO2015022743A1 (ja) 半導体装置
JP3404712B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
TWI746108B (zh) 操作記憶體單元的方法
JP4846814B2 (ja) 不揮発性半導体記憶装置
JPH07192482A (ja) 不揮発性半導体記憶装置およびその記憶データの消去方法
JPH11176173A (ja) 不揮発性半導体記憶装置
JPH113594A (ja) 不揮発性メモリおよびデータ書込み、読出し方法
KR100525924B1 (ko) 페이지 버퍼 및 반도체 메모리 장치
JP2009252290A (ja) 半導体集積回路およびその動作方法
JP3263636B2 (ja) 不揮発性半導体メモリ装置
JP2007188547A (ja) 不揮発性半導体記憶装置
JP2001291392A (ja) 不揮発性半導体記憶装置
JP2002260388A (ja) 内容アドレス可能な半導体記憶装置とその動作方法
JP3373837B2 (ja) 不揮発性半導体記憶装置
JP3258945B2 (ja) 不揮発性半導体メモリ装置