TWI719510B - 半導體元件結構及其製作方法 - Google Patents

半導體元件結構及其製作方法 Download PDF

Info

Publication number
TWI719510B
TWI719510B TW108121410A TW108121410A TWI719510B TW I719510 B TWI719510 B TW I719510B TW 108121410 A TW108121410 A TW 108121410A TW 108121410 A TW108121410 A TW 108121410A TW I719510 B TWI719510 B TW I719510B
Authority
TW
Taiwan
Prior art keywords
type
semiconductor channel
type semiconductor
channel
cross
Prior art date
Application number
TW108121410A
Other languages
English (en)
Other versions
TW202011601A (zh
Inventor
肖德元
Original Assignee
大陸商芯恩（青島）積體電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商芯恩（青島）積體電路有限公司 filed Critical 大陸商芯恩（青島）積體電路有限公司
Publication of TW202011601A publication Critical patent/TW202011601A/zh
Application granted granted Critical
Publication of TWI719510B publication Critical patent/TWI719510B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種半導體元件結構及其製作方法，半導體元件結構包括：基板；P型半導體通道，懸空於所述基板之上；N型半導體通道，懸空於所述基板之上；閘極介電層，包圍於所述P型半導體通道及所述N型半導體通道；閘極電極層，包圍於所述閘極介電層；P型源極區及P型汲極區，分別連接於所述P型半導體通道的兩端；以及N型源極區及N型汲極區，分別連接於所述N型半導體通道的兩端；其中，所述P型半導體通道的截面寬度大於所述N型半導體通道的截面寬度。本發明可以在單位面積下實現元件的多層堆疊，同時有效縮短元件的通道長度，降低短通道效應，提高元件的負載能力，並有效提高元件的積體度。

Description

半導體元件結構及其製作方法
本發明屬於積體電路設計製造，特別是涉及一種三維堆疊的無接面型半導體元件結構及其製作方法。
隨著半導體技術的不斷發展，半導體元件的尺寸不斷縮小，驅動電流等性能不斷提升，功耗不斷降低，同時也面臨越來越嚴重的短通道效應，越來越複雜的半導體製造製程以及較高的生產成本。
鰭式場效應電晶體（Fin Field-Effect Transistor，FinFET）是一種新的互補式金氧半導體電晶體。FinFET的形狀與魚鰭相，這種設計可以改善電路控制並減少漏電流，縮短電晶體的閘長。
FinFET是源自於傳統標準的電晶體—場效應電晶體 (Field-Effect Transistor；FET)的一項創新設計。在傳統電晶體結構中，閘極只能控制電流在通道區的一個表面的接通與斷開，屬於平面的架構。在FinFET的架構中，閘極被設計呈魚鰭狀的3D架構，可於魚鰭狀的閘極的兩側控制電路的接通與斷開。這種設計可以大幅改善電路控制並減少漏電流(leakage)，也可以大幅縮短電晶體的通道長度。
在2011年初，英特爾公司推出了商業化的FinFET，使用在其22奈米節點的製程上，為未來的移動處理器等提供更快，更省電的處理器。從2012年起，FinFET已經開始向20奈米節點和14奈米節點推進。2015年三星率先將FinFET技術用於10nm製程，2016年台積電也將FinFET技術用於10nm製程節點。
作為FinFET技術的一個改進，三面包圍閘極場效應電晶體可以有效提高場效應電晶體的功率和效率，是最近才開始用於伺服器、電腦和設備等領域，三面包圍閘極場效應電晶體將會是未來幾年的主流技術。
隨著對元件積體度、功率及性能需求的進一步提高，通過將矽奈米片層疊在一起，可以進一步提高功率和性能。在美國專利US8350298中，肖德元等提出了一種混合晶向聚積型全包圍閘極CMOS場效應電晶體，如圖1所示，其包括：底層半導體基板100、具有第一通道401的PMOS區域、具有第二通道301的NMOS區域及一個具有閘極介電層501的閘極區域500。所述第一通道401及第二通道301的橫截面均為跑道形。所述閘極區域500的閘極介電層501將所述第一通道401及第二通道301的表面完全包圍。該元件可避免多晶矽閘極耗盡及短通道效應，增大元件的閾值電壓。然而，當元件通道長度進入深奈米尺度以後，傳統反型通道元件的源汲突變PN接面的摻雜濃度需要在幾奈米之內變化幾個數量級，實現這種大濃度梯度對於摻雜技術設計會帶來很大的困難，並且這些複雜製程的製造成本很高，影響半導體元件的批量化生產。此外，突變PN接面空間電荷區的極限尺寸是奈米量級的，所以突變PN接面的存在從物理本質上限制了通道長度的進一步縮小。
基於以上所述，提供一種可以進一步提高元件功率及性能、並可有效縮短元件通道長度的半導體元件結構實屬必要。
鑒於以上所述現有技術的缺點，本發明的目的在於提供一種半導體元件結構及其製作方法，用於解決現有技術中元件的功率不足以及通道長度難以進一步降低的問題。
為實現上述目的及其他相關目的，本發明提供一種半導體元件結構，包括：基板；P型半導體通道，懸空於所述基板之上；N型半導體通道，懸空於所述基板之上；閘極介電層，包圍於所述P型半導體通道及所述N型半導體通道；閘極電極層，包圍於所述閘極介電層；P型源極區及P型汲極區，分別連接於所述P型半導體通道的兩端；以及N型源極區及N型汲極區，分別連接於所述N型半導體通道的兩端；其中，所述P型半導體通道的截面寬度大於所述N型半導體通道的截面寬度。
較佳地，所述P半導體通道的材質包含P型離子摻雜的矽，所述N型半導體通道的材質包含N型離子摻雜的矽。
較佳地，所述P型源極區及P型汲極區的材質包含P型離子摻雜的鍺矽，所述N型源極區及N型汲極區的材質包含N型離子摻雜的碳化矽。
較佳地，所述P型源極區及P型汲極區的截面面積大於所述P型通道的截面面積，且所述P型源極區及P型汲極區分別包覆於所述P型半導體通道的兩端，所述N型源極區及N型汲極區的截面面積大於所述N型通道的截面面積，且所述N型源極區及N型汲極區分別包覆於所述N型半導體通道的兩端。
較佳地，所述P型半導體通道的截面寬度為所述N型半導體通道的截面寬度的1.5~10倍。
較佳地，所述P型半導體通道的截面寬度為所述N型半導體通道的截面寬度的2~4倍。
較佳地，所述P型半導體通道及所述N型半導體通道均經過圓角化處理而具有圓角矩形的截面形狀。
較佳地，包括至少兩個自所述基板向上堆疊的P型半導體通道及兩個自所述基板向上堆疊的N型半導體通道，其中，基於所述P型半導體通道形成無接面型P型場效應電晶體，基於所述N型半導體通道形成無接面型N型場效應電晶體，且相鄰兩無接面型N型場效應電晶體之間及相鄰兩無接面型P型場效應電晶體之間均具有間距，所述無接面型N型場效應電晶體的閘極電極層與所述無接面型P型場效應電晶體的閘極電極由一共用電極連接，以形成反相器。
較佳地，所述N型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述P型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述共用電極的材質包括Al、W及Cu中的一種。
本發明還提供一種半導體元件結構的製作方法，包括步驟：1）提供一基板，於所述基板上形成懸空於所述基板之上的P型半導體通道及N型半導體通道，其中，所述P型半導體通道的截面寬度大於所述N型半導體通道的截面寬度；2）形成包圍於所述P型半導體通道及N型半導體通道的閘極介電層；3）形成包圍於所述閘極介電層的閘極電極層；4）於所述P型半導體通道的兩端分別形成P型源極區及P型汲極區；以及5）於所述N型半導體通道的兩端分別形成N型源極區及N型汲極區。
較佳地，步驟1）包括：1-1）提供一基板，於所述基板上形成堆疊的若干基板結構層，所述基板結構層包括犧牲層以及位於所述犧牲層上的通道層；1-2）蝕刻所述若干基板結構層，以在所述基板上形成相鄰的第一鰭形結構及第二鰭形結構，所述第一鰭形結構包括交替層疊的若干第一犧牲單元及若干第一半導體通道，所述第二鰭形結構包括交替層疊的若干第二犧牲單元及若干第二半導體通道，所述第一半導體通道的截面寬度大於所述第二半導體通道的截面寬度；1-3）選擇性去除所述第一鰭形結構中的第一犧牲單元及所述第二鰭形結構中的第二犧牲單元，以獲得懸空的若干第一半導體通道及懸空的若干第二半導體通道；以及1-4）對所述第一半導體通道進行P型離子摻雜以形成P型半導體通道，對所述第二半導體通道進行N型離子摻雜以形成N型半導體通道。
較佳地，所述P半導體通道的材質包含P型離子摻雜的矽，所述N型半導體通道的材質包含N型離子摻雜的矽。
較佳地，所述P型源極區及P型汲極區的材質包含P型離子摻雜的鍺矽，所述N型源極區及N型汲極區的材質包含N型離子摻雜的碳化矽。
較佳地，所述P型源極區及P型汲極區的截面面積大於所述P型通道的截面面積，且所述P型源極區及P型汲極區分別包覆於所述P型半導體通道的兩端，所述N型源極區及N型汲極區的截面面積大於所述N型通道的截面面積，且所述N型源極區及N型汲極區分別包覆於所述N型半導體通道的兩端。
較佳地，所述P型半導體通道的截面寬度為所述N型半導體通道的截面寬度的1.5~10倍。
較佳地，所述P型半導體通道的截面寬度為所述N型半導體通道的截面寬度的2~4倍。
較佳地，步驟1）還包括對所述P型半導體通道及N型半導體通道進行圓角化處理的步驟，使得所述P型半導體通道及N型半導體通道具有圓角矩形的截面形狀。
較佳地，步驟1）於所述基板上形成至少兩個自所述基板向上堆疊的P型半導體通道及兩個自所述基板向上堆疊的N型半導體通道，且相鄰兩P型半導體通道之間及相鄰兩N型半導體通道之間均具有間距，步驟4）基於所述P型半導體通道形成無接面型P型場效應電晶體及步驟5）基於所述N型半導體通道形成無接面型N型場效應電晶體之後，還包括沉積共用電極的步驟，所述共用電極連接所述無接面型N型場效應電晶體的閘極電極層與所述無接面型P型場效應電晶體的閘極電極，以形成反相器。
較佳地，所述無接面型N型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述無接面型P型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述共用電極的材質包括Al、W及Cu中的一種。
如上所述，本發明的半導體元件結構及其製作方法，具有以下有益效果：
本發明提出了一種三維堆疊結構的全包圍柵無接面型場效應電晶體結構，可以在單位面積下實現元件的多層堆疊，同時有效縮短元件的通道長度，降低短通道效應，有效提高元件的積體度，大大提高元件的功率。
本發明的P型半導體通道的截面寬度大於所述N型半導體通道的截面寬度，通過提高P型半導體通道的截面面積，以提高電洞的遷移量，從而提高P型場效應電晶體的電流負載能力，降低元件的導通電阻；同時，基於N型通道的電子遷移率高於P型半導體通道，將N型半導體通道的截面寬度設計得較小，可以在保證N型場效應電晶體的電流負載能力的同時，縮小N型半導體通道的面積，降低其關斷所需電壓，縮小元件的總面積，提高元件的積體度。
本發明通過磊晶方式形成P型場效應電晶體的P型源極區及P型汲極區以及N型場效應電晶體的N型源極區及N型汲極區，並採用鍺矽作為P型源極區及P型汲極區的基板材料以及採用碳化矽作為N型源極區及N型汲極區的基板材料，可以有效提高P型源極區及P型汲極區的電洞遷移率，同時提高N型源極區及N型汲極區的電子遷移率，從而可以有效降低反相器的導通電阻，提高反相器的驅動電流。
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有悖離本發明的精神下進行各種修飾或改變。
請參閱圖2~圖13。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖示中僅顯示與本發明中有關的組件而非按照實際實施時的元件數目、形狀及尺寸繪製，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。
如圖2所示，本實施例提供一種三維堆疊的無接面型半導體元件結構，包括：基板101、P型半導體通道305、N型半導體通道405、閘極介電層303、403、閘極電極層304、404、P型源極區及P型汲極區306、及N型源極區及N型汲極區406。
所述基板101可以為矽基板、碳化矽基板101、鍺矽基板101等。在本實施例中，所述基板101為矽基板101，所述基板101表面還形成有隔離層102，以隔離基板101與元件的有源極區及後續形成的共用電極50，提高元件的性能。
如圖2所示，所述P型半導體通道305及所述N型半導體通道405懸空於所述基板101之上。所述P型半導體通道305及所述N型半導體通道405經過圓角化處理而具有圓角矩形的截面形狀。所述P半導體通道的材質可以為P型離子摻雜的矽，所述N型半導體通道405的材質可以為N型離子摻雜的矽。在本實施例中，所述半導體元件結構包括兩個自所述基板101向上堆疊的P型半導體通道305，以及兩個自所述基板101向上堆疊的N型半導體通道405，所述P型半導體通道305用以形成P型場效應電晶體，所述N型半導體通道405用以形成N型場效應電晶體，所述P型半導體通道305的截面寬度大於所述N型半導體通道405的截面寬度。例如，所述P型半導體通道305的截面寬度可以為所述N型半導體通道405的截面寬度的1.5~10倍，更較佳地，所述P型半導體通道305的截面寬度為所述N型半導體通道405的截面寬度的2~4倍。由於P型半導體通道305中的電洞遷移率通常為N型半導體通道405中的電子遷移率的三分之一左右，故將所述P型半導體通道305的截面寬度為所述N型半導體通道405的截面寬度的2~4倍，可以在保證P型場效應電晶體佔用面積較小的情況下，有效提高的P型場效應電晶體的負載能力。
本發明的P型半導體通道305的截面寬度大於所述N型半導體通道405的截面寬度，通過提高P型半導體通道305的截面面積，以提高電洞的遷移量，從而提高P型場效應電晶體的電流負載能力，降低元件的導通電阻；同時，基於N型通道的電子遷移率高於P型半導體通道305，將N型半導體通道405的截面寬度設計得較小，可以在保證N型場效應電晶體的電流負載能力的同時，縮小N型半導體通道405的面積，降低其關斷所需電壓，縮小元件的總面積，提高元件的積體度。
如圖2所示，所述閘極介電層303、403包圍於所述P型半導體通道305及所述N型半導體通道405。所述閘極介電層303、403可以為可以是二氧化矽、氧化鋁、氮氧矽化合物、碳氧矽化合物或鉿基的等高介電常數材料中的一種。
所述閘極電極層304、404包圍於所述閘極介電層303、403，所述閘極電極層304、404包括N型場效應電晶體的閘極電極層404以及P型場效應電晶體的閘極電極層304，所述P型場效應電晶體的閘極電極層304與所述第一半導體通道302對應設置，所述N型場效應電晶體的閘極電極層404與所述第二半導體通道402對應設置。
所述N型場效應電晶體的閘極電極層404的材質包括氮化鈦（TiN）、氮化鉭（TaN）、鋁化鈦（TiAl）及鈦（Ti）中的一種。所述P型場效應電晶體的閘極電極層304的材質包括氮化鈦（TiN）、氮化鉭（TaN）、鋁化鈦（TiAl）及鈦（Ti）中的一種。例如，所述N型場效應電晶體的閘極電極層404與所述P型場效應電晶體的閘極電極層304可以為相同的材質。
如圖2所示，所述P型源極區及P型汲極區306分別連接於所述P型半導體通道305的兩端。所述N型源極區及N型汲極區406分別連接於所述N型半導體通道405的兩端。所述P型源極區及P型汲極區306的材質包含P型離子摻雜的鍺矽，所述N型源極區及N型汲極區406的材質包含N型離子摻雜的碳化矽。所述P型源極區及P型汲極區306的截面面積大於所述P型通道的截面面積，且所述P型源極區及P型汲極區306分別包覆於所述P型半導體通道305的兩端，所述N型源極區及N型汲極區406的截面面積大於所述N型通道的截面面積，且所述N型源極區及N型汲極區406分別包覆於所述N型半導體通道405的兩端。本發明通過磊晶方式形成P型場效應電晶體的P型源極區及P型汲極區306以及N型場效應電晶體的N型源極區及N型汲極區406，並採用鍺矽作為P型源極區及P型汲極區306的基板材料以及採用碳化矽作為N型源極區及N型汲極區406的基板材料，可以有效提高P型源極區及P型汲極區306的電洞遷移率，同時提高N型源極區及N型汲極區406的電子遷移率，從而可以有效降低反相器的導通電阻，提高反相器的驅動電流。
如圖2所示，所述半導體元件結構包括至少兩個自所述基板向上堆疊的P型半導體通道305及兩個自所述基板向上堆疊的N型半導體通道405，其中，基於所述P型半導體通道305形成無接面型P型場效應電晶體，基於所述N型半導體通道405形成無接面型N型場效應電晶體，且相鄰兩無接面型N型場效應電晶體之間及相鄰兩無接面型P型場效應電晶體之間均具有間距，所述無接面型N型場效應電晶體的閘極電極層與所述無接面型P型場效應電晶體的閘極電極由一共用電極連接，以形成反相器。所述共用電極50的材質包括Al、W及Cu中的一種。
本發明提出了一種三維堆疊結構的全包圍柵無接面型場效應電晶體結構，可以在單位面積下實現元件的多層堆疊，同時有效縮短元件的通道長度，降低短通道效應，有效提高元件的積體度，大大提高元件的功率。
圖3顯示為通過共用電極50連接的所述N型場效應電晶體及所述P型場效應電晶體所形成結構的電路原理圖。該電路中，所述N型場效應電晶體的閘極電極層404與所述P型場效應電晶體的閘極電極相連後作為輸入端Vin，所述P型場效應電晶體的源極與電源VDD相連，所述N型場效應電晶體的漏極與所述P型場效應電晶體的汲極相連，並作為輸出端Vout，所述N型場效應電晶體的源極接地。
如圖4~圖13所示，本實施例還提供一種三維堆疊的無接面型半導體元件結構的製作方法，所述製作方法包括：
如圖4所示，首先進行步驟1），提供一基板101，於所述基板101上形成堆疊的若干基板結構層20，所述基板結構層20包括犧牲層201以及位於所述犧牲層201上的通道層202。
所述基板101可以為矽襯、碳化矽基板101、鍺矽基板101等。在本實施例中，所述基板101為矽基板101。然後採用如化學氣相沉積法等製程於所述基板101上重複形成犧牲層201及通道層202，所述犧牲層201的材料可以為二氧化矽層，所述通道層202的材料可以為矽。
在本實施例中，所述犧牲層201的厚度範圍可以為10~200奈米，如50奈米、100奈米、150奈米等，所述通道層202的厚度範圍可以為10~100奈米，如25奈米、50奈米、75奈米等。
如圖5所示，然後進行步驟2），採用光刻製程及蝕刻製程蝕刻所述若干基板結構層20，以在所述基板101上形成相鄰的第一鰭形結構30及第二鰭形結構40，所述第一鰭形結構30的寬度D1大於所述第二鰭形結構40的寬度D2，所述第一鰭形結構30包括交替層疊的若干第一犧牲單元301及若干第一半導體通道302，所述第二鰭形結構40包括交替層疊的若干第二犧牲單元401及若干第二半導體通道402。所述第一犧牲單元301及第二犧牲單元401為由所述犧牲層201蝕刻而成，所述第一半導體通道302及所述第二半導體通道402為由所述通道層202蝕刻而成。
如圖6所示，接著進行步驟3），選擇性去除所述第一鰭形結構30中的第一犧牲單元301及所述第二鰭形結構40中的第二犧牲單元401，以獲得懸空的若干第一半導體通道302及懸空的若干第二半導體通道402。
具體地，採用稀釋氫氟酸溶液DHF對所述第一鰭形結構30中的第一犧牲單元301及所述第二鰭形結構40中的第二犧牲單元401進行濕式蝕刻，以選擇性去除所述第一鰭形結構30中的第一犧牲單元301及所述第二鰭形結構40中的第二犧牲單元401，以獲得懸空的若干第一半導體通道302及懸空的若干第二半導體通道402。
如圖7~圖9所示，接著，對所述半導體通道經過圓角化處理，使得所述半導體通道具有圓角矩形的截面形狀。具體地，包括：a）採用熱氧化製程對所述第一半導體通道302及第二半導體通道402進行氧化，形成包圍所述第一半導體通道302及第二半導體通道402的熱氧化層，所述熱氧化製程的氧化溫度可以為800℃~1200℃之間，氧化時間可以為5分鐘~8小時之間；b）採用稀釋氫氟酸溶液DHF對所述熱氧化層進行濕式蝕刻，以將其去除，獲得具有圓角矩形（或跑道形）的截面形狀的第一半導體通道302及第二半導體通道402。
如圖8所示，對所述第一半導體通道進行P型離子摻雜以形成P型半導體通道305，例如，可以採用離子注入製程或離子擴散製程對所述第一半導體通道進行P型離子摻雜以形成P型半導體通道305，所述P型離子可以為硼或氟化硼等。
如圖9所示，對所述第二半導體通道進行N型離子摻雜以形成N型半導體通道405，例如，可以採用離子注入製程或離子擴散製程對所述第一半導體通道進行N型離子摻雜以形成N型半導體通道405，所述N型離子可以為磷或砷等。
在本實施例中，所述半導體元件結構包括兩個自所述基板101向上堆疊的P型半導體通道305，以及兩個自所述基板101向上堆疊的N型半導體通道405，所述P型半導體通道305用以形成P型場效應電晶體，所述N型半導體通道405用以形成N型場效應電晶體。
所述P型半導體通道305的截面寬度可以為所述N型半導體通道405的截面寬度的1.5~10倍，更較佳地，所述P型半導體通道305的截面寬度為所述N型半導體通道405的截面寬度的2~4倍。由於P型半導體通道305中的電洞遷移率通常為N型半導體通道405中的電子遷移率的三分之一左右，故將所述P型半導體通道305的截面寬度為所述N型半導體通道405的截面寬度的2~4倍，可以在保證P型場效應電晶體佔用面積較小的情況下，有效提高的P型場效應電晶體的負載能力。
如圖10所示，然後進行步驟4），形成包圍所述P型半導體通道305及N型半導體通道405的閘極介電層303、403。
例如，可以採用化學氣相沈積製程（CVD）或原子層沈積製程（ALD）形成包圍所述P型半導體通道305及N型半導體通道405的閘極介電層303、403。所述閘極介電層303、403可以為可以是二氧化矽、氧化鋁、氮氧矽化合物、碳氧矽化合物或鉿基的等高介電常數材料中的一種。
形成所述閘極介電層303、403的同時，於所述基板101表面形成隔離層102，以隔離基板101與元件的有源極區及後續形成的共用電極50，提高元件的性能。
如圖11所示，接著進行步驟5），形成包圍所述閘極介電層303、403的閘極電極層304、404。
例如，可以採用化學氣相沈積製程（CVD）或原子層沈積製程（ALD）沉積形成包圍所述閘極介電層303、403的閘極電極層304、404。所述N型場效應電晶體的閘極電極層404的材質包括氮化鈦（TiN）、氮化鉭（TaN）、鋁化鈦（TiAl）及鈦（Ti）中的一種。所述P型場效應電晶體的閘極電極層304的材質包括氮化鈦（TiN）、氮化鉭（TaN）、鋁化鈦（TiAl）及鈦（Ti）中的一種。如圖12所示，然後沉積一共用電極，連接所述閘極電極層304、404，所述共用電極50的材質包括Al、W及Cu中的一種。
如圖13所示，然後進行步驟6），於所述P型半導體通道305的兩端分別形成P型源極區及P型汲極區306，以形成無接面型P型場效應電晶體，於所述N型半導體通道405的兩端分別形成N型源極區及N型汲極區406，以形成無接面型N型場效應電晶體，所述無接面型N型場效應電晶體的閘極電極層404與所述無接面型P型場效應電晶體的閘極電極層304由所述共用電極50連接，以形成反相器。
所述P型源極區及P型汲極區306的材質包含P型離子摻雜的鍺矽，所述N型源極區及N型汲極區406的材質包含N型離子摻雜的碳化矽。所述P型源極區及P型汲極區306的截面面積大於所述P型通道的截面面積，且所述P型源極區及P型汲極區306分別包覆於所述P型半導體通道305的兩端，所述N型源極區及N型汲極區406的截面面積大於所述N型通道的截面面積，且所述N型源極區及N型汲極區406分別包覆於所述N型半導體通道405的兩端。本發明通過磊晶方式形成P型場效應電晶體的P型源極區及P型汲極區306以及N型場效應電晶體的N型源極區及N型汲極區406，並採用鍺矽作為P型源極區及P型汲極區306的基板材料以及採用碳化矽作為N型源極區及N型汲極區406的基板材料，可以有效提高P型源極區及P型汲極區306的電洞遷移率，同時提高N型源極區及N型汲極區406的電子遷移率，從而可以有效降低反相器的導通電阻，提高反相器的驅動電流。
如上所述，本發明的半導體元件結構及其製作方法，具有以下有益效果：
本發明提出了一種三維堆疊結構的全包圍柵無接面型場效應電晶體結構，可以在單位面積下實現元件的多層堆疊，同時有效縮短元件的通道長度，降低短通道效應，有效提高元件的積體度，大大提高元件的功率。
本發明通過P型半導體通道的截面寬度大於所述N型半導體通道的截面寬度，通過提高P型半導體通道的截面面積，以提高電洞的遷移量，從而提高P型場效應電晶體的電流負載能力，降低元件的導通電阻；同時，基於N型通道的電子遷移率高於P型半導體通道，將N型半導體通道的截面寬度設計得較小，可以在保證N型場效應電晶體的電流負載能力的同時，縮小N型半導體通道的面積，降低其關斷所需電壓，縮小元件的總面積，提高元件的積體度。
本發明通過磊晶方式形成P型場效應電晶體的P型源極區及P型汲極區以及N型場效應電晶體的N型源極區及N型汲極區，並採用鍺矽作為P型源極區及P型汲極區的基板材料以及採用碳化矽作為N型源極區及N型汲極區的基板材料，可以有效提高P型源極區及P型汲極區的電洞遷移率，同時提高N型源極區及N型汲極區的電子遷移率，從而可以有效降低反相器的導通電阻，提高反相器的驅動電流。
所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
101:基板 102:隔離層 20:基板結構層 201:犧牲層 202:通道層 30:第一鰭形結構 301:第一犧牲單元 302:第一半導體通道 40:第二鰭形結構 401:第二犧牲單元 402:第二半導體通道 303、403:閘極介電層 304、404:閘極電極層 305:P型半導體通道 405:N型半導體通道 306:P型源極區及P型汲極區 406:N型源極區及N型汲極區 50:共用電極
圖1顯示為現有技術中的一種混合晶向聚積型全包圍柵CMOS場效應電晶體的結構示意圖。
圖2顯示為本發明的三維堆疊的無接面型半導體元件結構的結構示意圖。
圖3顯示為本發明的三維堆疊的無接面型半導體元件結構通過共用電極連接N型場效應電晶體及P型場效應電晶體所形成結構的電路原理圖。
圖4~圖13顯示為本發明的三維堆疊的無接面型半導體元件結構的製作方法各步驟所呈現的結構示意圖。
無
101:基板
102:隔離層
303、403:閘極介電層
304、404:閘極電極層
305:P型半導體通道
405:N型半導體通道
306:P型源極區及P型汲極區
406:N型源極區及N型汲極區
50:共用電極
D1、D2:寬度

Claims (18)

  1. 一種半導體元件結構的製作方法，包括步驟：1)提供一基板，於所述基板上形成懸空於所述基板之上的P型半導體通道及N型半導體通道，其中，所述P型半導體通道的截面寬度大於所述N型半導體通道的截面寬度；2)形成包圍於所述P型半導體通道及N型半導體通道的閘極介電層；3)形成包圍於所述閘極介電層的閘極電極層；4)於所述P型半導體通道的兩端分別形成P型源極區及P型汲極區；以及5)於所述N型半導體通道的兩端分別形成N型源極區及N型汲極區；其中步驟1)包括：1-1)提供一基板，於所述基板上形成堆疊的若干基板結構層，所述基板結構層包括犧牲層以及位於所述犧牲層上的通道層；1-2)蝕刻所述若干基板結構層，以在所述基板上形成相鄰的第一鰭形結構及第二鰭形結構，所述第一鰭形結構包括交替層疊的若干第一犧牲單元及若干第一半導體通道，所述第二鰭形結構包括交替層疊的若干第二犧牲單元及若干第二半導體通道，所述第一半導體通道的截面寬度大於所述第二半導體通道的截面寬度；1-3)選擇性去除所述第一鰭形結構中的第一犧牲單元及所述第二鰭形結構中的第二犧牲單元，以獲得懸空的若干第一半導體通道及懸空的若干第二半導體通道；以及1-4)對所述第一半導體通道進行P型離子摻雜以形成P型半導體通道，對所述第二半導體通道進行N型離子摻雜以形成N型半導體通道。
  2. 如請求項第1項所述的半導體元件結構的製作方法，其中：所述P半導體通道的材質包含P型離子摻雜的矽，所述N型半導體通道的材質包含N型離子摻雜的矽。
  3. 如請求項第1項所述的半導體元件結構的製作方法，其中：所述P型源極區及P型汲極區的材質包含P型離子摻雜的鍺矽，所述N型源極區及N型汲極區的材質包含N型離子摻雜的碳化矽。
  4. 如請求項第1項所述的半導體元件結構的製作方法，其中：所述P型源極區及P型汲極區的截面面積大於所述P型通道的截面面積，且所述P型源極區及P型汲極區分別包覆於所述P型半導體通道的兩端，所述N型源極區及N型汲極區的截面面積大於所述N型通道的截面面積，且所述N型源極區及N型汲極區分別包覆於所述N型半導體通道的兩端。
  5. 如請求項第1項所述的半導體元件結構的製作方法，其中：所述P型半導體通道的截面寬度為所述N型半導體通道的截面寬度的1.5~10倍。
  6. 如請求項第5項所述的半導體元件結構的製作方法，其中：所述P型半導體通道的截面寬度為所述N型半導體通道的截面寬度的2~4倍。
  7. 如請求項第1項所述的半導體元件結構的製作方法，其中：步驟1)還包括對所述P型半導體通道及N型半導體通道進行圓角化處理的步驟，使得所述P型半導體通道及N型半導體通道具有圓角矩形的截面形狀。
  8. 如請求項第1項所述的半導體元件結構的製作方法，其中：步驟1)於所述基板上形成至少兩個自所述基板向上堆疊的P型半導體通道及兩個自所述基板向上堆疊的N型半導體通道，且相鄰兩P型半導體通道之間及相鄰兩N型半導體通道之間均具有間距，步驟4)基於所述P型半導體通道形成無接 面型P型場效應電晶體及步驟5)基於所述N型半導體通道形成無接面型N型場效應電晶體之後，還包括沉積共用電極的步驟，所述共用電極連接所述無接面型N型場效應電晶體的閘極電極層與所述無接面型P型場效應電晶體的閘極電極，以形成反相器。
  9. 如請求項第8項所述的半導體元件結構的製作方法，其中：所述無接面型N型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述無接面型P型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述共用電極的材質包括Al、W及Cu中的一種。
  10. 一種採用請求項第1項的製作方法形成的半導體元件結構，包括：基板；至少兩個自所述基板向上堆疊的P型半導體通道；至少兩個自所述基板向上堆疊的N型半導體通道；其中，基於所述P型半導體通道形成無接面型P型場效應電晶體，基於所述N型半導體通道形成無接面型N型場效應電晶體，且相鄰兩無接面型N型場效應電晶體之間及相鄰兩無接面型P型場效應電晶體之間均具有間距；閘極介電層，包圍於所述P型半導體通道及所述N型半導體通道；閘極電極層，包圍於所述閘極介電層；P型源極區及P型汲極區，分別連接於所述P型半導體通道的兩端；以及N型源極區及N型汲極區，分別連接於所述N型半導體通道的兩端；其中，所述P型半導體通道的截面寬度大於所述N型半導體通道的截面寬度。
  11. 如請求項第10項所述的半導體元件結構，其中：所述P半導體通道的材質包含P型離子摻雜的矽，所述N型半導體通道的材質包含N型離子摻雜的矽。
  12. 如請求項第10項所述的半導體元件結構，其中：所述P型源極區及P型汲極區的材質包含P型離子摻雜的鍺矽，所述N型源極區及N型汲極區的材質包含N型離子摻雜的碳化矽。
  13. 如請求項第10項所述的半導體元件結構，其中：所述P型源極區及P型汲極區的截面面積大於所述P型通道的截面面積，且所述P型源極區及P型汲極區分別包覆於所述P型半導體通道的兩端，所述N型源極區及N型汲極區的截面面積大於所述N型通道的截面面積，且所述N型源極區及N型汲極區分別包覆於所述N型半導體通道的兩端。
  14. 如請求項第10項所述的半導體元件結構，其中：所述P型半導體通道的截面寬度為所述N型半導體通道的截面寬度的1.5~10倍。
  15. 如請求項第14項所述的半導體元件結構，其中：所述P型半導體通道的截面寬度為所述N型半導體通道的截面寬度的2~4倍。
  16. 如請求項第10項所述的半導體元件結構，其中：所述P型半導體通道及所述N型半導體通道均經過圓角化處理而具有圓角矩形的截面形狀。
  17. 如請求項第10~16項任意一項所述的半導體元件結構，其中：所述無接面型N型場效應電晶體的閘極電極層與所述無接面型P型場效應電晶體的閘極電極由一共用電極連接，以形成反相器。
  18. 如請求項第17項所述的半導體元件結構，其中：所述N型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述P型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述共用電極的材質包括Al、W及Cu中的一種。
TW108121410A 2018-09-03 2019-06-20 半導體元件結構及其製作方法 TWI719510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811021267.3A CN109244072B (zh) 2018-09-03 2018-09-03 半导体器件结构及其制作方法
CN201811021267.3 2018-09-03

Publications (2)

Publication Number Publication Date
TW202011601A TW202011601A (zh) 2020-03-16
TWI719510B true TWI719510B (zh) 2021-02-21

Family

ID=65060342

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121410A TWI719510B (zh) 2018-09-03 2019-06-20 半導體元件結構及其製作方法

Country Status (2)

Country Link
CN (1) CN109244072B (zh)
TW (1) TWI719510B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639606A (zh) * 2022-03-01 2022-06-17 复旦大学 沟道的刻蚀方法、半导体器件及其制备方法与电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201118951A (en) * 2009-11-30 2011-06-01 United Microelectronics Corp Semiconductor device haivng a metal gate and method of forming the same
TW201123448A (en) * 2009-12-21 2011-07-01 Taiwan Semiconductor Mfg Gate electrode for field effect transistor and field effect transistor
US8153482B2 (en) * 2008-09-22 2012-04-10 Sharp Laboratories Of America, Inc. Well-structure anti-punch-through microwire device
TW201239992A (en) * 2011-03-22 2012-10-01 United Microelectronics Corp Method of manufacturing semiconductor device having metal gate
TW201301357A (zh) * 2011-06-17 2013-01-01 United Microelectronics Corp 金屬閘極之製作方法
US8564031B2 (en) * 2011-01-27 2013-10-22 Peking University High voltage-resistant lateral double-diffused transistor based on nanowire device
US8884363B2 (en) * 2009-09-28 2014-11-11 Semiconductor Manufacturing International (Shanghai) Corp. System and method for integrated circuits with cylindrical gate structures
TW201533911A (zh) * 2014-02-21 2015-09-01 台灣積體電路製造股份有限公司 場效電晶體及其製作方法
TW201735133A (zh) * 2015-12-31 2017-10-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005006127A (ja) * 2003-06-12 2005-01-06 Toyota Industries Corp ミキサ回路
CN101719500B (zh) * 2009-12-01 2011-09-21 中国科学院上海微系统与信息技术研究所 混合材料反型模式全包围栅cmos场效应晶体管
CN103854971B (zh) * 2012-12-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 纳米线的制造方法、纳米线场效应晶体管的制造方法
US20170062279A1 (en) * 2015-08-25 2017-03-02 United Microelectronics Corp. Transistor set forming process
KR102519665B1 (ko) * 2016-08-05 2023-04-07 삼성전자주식회사 집적회로 장치 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153482B2 (en) * 2008-09-22 2012-04-10 Sharp Laboratories Of America, Inc. Well-structure anti-punch-through microwire device
US8884363B2 (en) * 2009-09-28 2014-11-11 Semiconductor Manufacturing International (Shanghai) Corp. System and method for integrated circuits with cylindrical gate structures
US9224812B2 (en) * 2009-09-28 2015-12-29 Semiconductor Manufacturing International (Shanghai) Corporation System and method for integrated circuits with cylindrical gate structures
TW201118951A (en) * 2009-11-30 2011-06-01 United Microelectronics Corp Semiconductor device haivng a metal gate and method of forming the same
TW201123448A (en) * 2009-12-21 2011-07-01 Taiwan Semiconductor Mfg Gate electrode for field effect transistor and field effect transistor
US8564031B2 (en) * 2011-01-27 2013-10-22 Peking University High voltage-resistant lateral double-diffused transistor based on nanowire device
TW201239992A (en) * 2011-03-22 2012-10-01 United Microelectronics Corp Method of manufacturing semiconductor device having metal gate
TW201301357A (zh) * 2011-06-17 2013-01-01 United Microelectronics Corp 金屬閘極之製作方法
TW201533911A (zh) * 2014-02-21 2015-09-01 台灣積體電路製造股份有限公司 場效電晶體及其製作方法
TW201735133A (zh) * 2015-12-31 2017-10-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN109244072A (zh) 2019-01-18
CN109244072B (zh) 2021-05-18
TW202011601A (zh) 2020-03-16

Similar Documents

Publication Publication Date Title
TWI684282B (zh) 半導體元件結構及其製作方法
TWI685947B (zh) 全包圍閘奈米片互補反相器結構及其製造方法
US11049857B2 (en) Nanosheet CMOS semiconductor device and the method of manufacturing the same
TWI700830B (zh) 反型模式全包圍閘奈米片互補反相器結構及其製造方法
TW201929225A (zh) 場效應電晶體、系統晶片以及製造其的方法
TWI692102B (zh) 全包圍閘梯度摻雜奈米片互補反相器結構及其製造方法
TW201642461A (zh) 半導體組件及製造其之方法
US20210066292A1 (en) Semiconductor device and manufacturing method thereof
TWI719510B (zh) 半導體元件結構及其製作方法
TWI686949B (zh) 半導體元件結構及其製作方法
US20230014586A1 (en) Horizontal gaa nano-wire and nano-slab transistors
US9419015B1 (en) Method for integrating thin-film transistors on an isolation region in an integrated circuit and resulting device
US20230037719A1 (en) Methods of forming bottom dielectric isolation layers
CN107591368B (zh) 多阈值电压鳍式场效应晶体管及其形成方法
WO2023044870A1 (zh) 环栅晶体管、其制备方法、cmos晶体管及电子设备
WO2023137831A1 (zh) 一种半导体器件及其制备方法
US11581423B2 (en) Integrated circuit devices including an element having a non-linear shaped upper surface and methods of forming the same
TW201330264A (zh) 鰭狀場效電晶體結構及其製作方法
CN111354729A (zh) 半导体存储器件结构及其制作方法
US20240038553A1 (en) Processing methods and cluster tools for forming semiconductor devices
WO2015137081A1 (ja) トンネル電界効果トランジスタによる集積回路及びその製造方法
CN111446291A (zh) 半导体器件结构及其制作方法
CN111446210A (zh) 半导体器件结构的制作方法