TWI684282B - 半導體元件結構及其製作方法 - Google Patents

半導體元件結構及其製作方法 Download PDF

Info

Publication number
TWI684282B
TWI684282B TW108112788A TW108112788A TWI684282B TW I684282 B TWI684282 B TW I684282B TW 108112788 A TW108112788 A TW 108112788A TW 108112788 A TW108112788 A TW 108112788A TW I684282 B TWI684282 B TW I684282B
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
field effect
type field
semiconductor layer
Prior art date
Application number
TW108112788A
Other languages
English (en)
Other versions
TW202011607A (zh
Inventor
肖德元
Original Assignee
大陸商芯恩（青島）積體電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商芯恩（青島）積體電路有限公司 filed Critical 大陸商芯恩（青島）積體電路有限公司
Application granted granted Critical
Publication of TWI684282B publication Critical patent/TWI684282B/zh
Publication of TW202011607A publication Critical patent/TW202011607A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種半導體元件結構及其製作方法，半導體元件結構包括：基板；半導體通道，懸空於所述基板之上；第一半導體層，包圍於所述半導體通道；第二半導體層，包圍於所述第一半導體層；閘極介電層，包圍於所述第二半導體層；以及閘極電極層，包圍於所述閘極介電層；其中，所述第一半導體層的能隙寬度小於所述半導體通道的能隙寬度。本發明同時包含二維電洞氣的量子井及二維電子氣的量子井，可以大大提高電洞及電子的遷移率，提高N型場效應電晶體及P型場效應電晶體的電流承載能力，降低電阻及功耗。

Description

半導體元件結構及其製作方法
本發明屬於積體電路設計製造，特別是涉及一種三維堆疊的量子井互補型半導體元件結構及其製作方法。
鰭式場效應電晶體（Fin Field-Effect Transistor，FinFET）是一種新的互補式金氧半導體電晶體。FinFET的形狀與魚鰭相似，這種設計可以改善電路控制並減少漏電流，縮短電晶體的閘長。
FinFET是源自於傳統標準的電晶體—場效應電晶體 (Field-Effect Transistor；FET)的一項創新設計。在傳統電晶體結構中，閘極只能控制電流在通道區的一個表面的接通與斷開，屬於平面的架構。在FinFET的架構中，閘極被設計呈魚鰭狀的3D架構，可於魚鰭狀的閘極的兩側控制電路的接通與斷開。這種設計可以大幅改善電路控制並減少漏電流(leakage)，也可以大幅縮短電晶體的通道長度。
在2011年初，英特爾公司推出了商業化的FinFET，使用在其22奈米節點的製程上，為未來的移動處理器等提供更快，更省電的處理器。從2012年起，FinFET已經開始向20奈米節點和14奈米節點推進。2015年三星率先將FinFET技術用於10nm製程，2016年台積電也將FinFET技術用於10nm製程節點。
作為FinFET技術的一個改進，三面包圍閘極場效應電晶體可以有效提高場效應電晶體的功率和效率，是最近才開始用於伺服器、電腦和設備等領域，三面包圍閘極場效應電晶體將會是未來幾年的主流技術。
隨著對元件積體度、功率及性能需求的進一步提高，通過將矽奈米片層疊在一起，可以進一步提高功率和性能。在美國專利US8350298中，肖德元等提出了一種混合晶向積累型全包圍閘極CMOS場效應電晶體，如圖1所示，其包括：底層半導體基板100、具有第一通道401的PMOS區域400、具有第二通道301的NMOS區域300及一個閘極區域500。所述第一通道401及第二通道301的橫截面均為跑道形。所述閘極區域500將所述第一通道401及第二通道301的表面完全包圍。該元件可避免多晶矽閘極耗盡及短通道效應，增大元件的閾值電壓。然而，該元件在通道電子遷移率上存在較大的限制，該元件依然不能完全滿足功率及性能進一步提升的需求。
基於以上所述，提供一種可以進一步提高元件功率及性能的半導體元件結構實屬必要。
鑒於以上所述現有技術的缺點，本發明的目的在於提供一種半導體元件結構及其製作方法，用於解決現有技術中元件的載子遷移率較低的問題。
為實現上述目的及其他相關目的，本發明提供一種半導體元件結構，包括：基板；半導體通道，懸空於所述基板之上；第一半導體層，包圍於所述半導體通道；第二半導體層，包圍於所述第一半導體層；閘極介電層，包圍於所述第二半導體層；以及閘極電極層，包圍於所述閘極介電層；其中，所述第一半導體層的能隙寬度小於所述半導體通道的能隙寬度。
較佳地，所述第一半導體層包含量子井層，所述量子井層內形成二維電洞氣。
進一步地，所述半導體通道的材質包含矽，所述第一半導體層的材質包含鍺。
進一步地，所述第一半導體層的材質包括具有壓縮應變的鍺及鍺矽中的一種，其中，所述鍺矽中的鍺原子含量不低於50%。
較佳地，所述第二半導體層的能隙寬度大於所述第一半導體層的能隙寬度，且所述第二半導體層的能隙寬度小於所述半導體通道的能隙寬度。
進一步地，所述第二半導體層包含量子井層，所述量子井層內形成二維電子氣。
進一步地，所述第一半導體層的材質包含鍺，所述第二半導體層的材質包含矽。
進一步地，所述第一半導體層的材質包括具有壓縮應變的鍺及鍺矽中的一種，其中，所述鍺矽中的鍺原子含量不低於50%，所述第二半導體層的材質包括具有拉伸應變的矽。
較佳地，所述半導體通道經過圓角化處理而具有圓角矩形的截面形狀。
較佳地，所述半導體元件結構包括至少兩個所述半導體通道，其中，基於第一半導體通道形成P型場效應電晶體，基於第二半導體通道形成N型場效應電晶體，所述N型場效應電晶體的閘極電極層與所述P型場效應電晶體的閘極電極由一共用電極連接，以形成反相器。
較佳地，所述半導體元件結構包括至少兩個自所述基板向上堆疊的N型場效應電晶體以及至少兩個自所述基板向上堆疊的P型場效應電晶體，且相鄰兩N型場效應電晶體之間及相鄰兩P型場效應電晶體之間均具有間距。
較佳地，所述N型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述P型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述共用電極的材質包括Al、W及Cu中的一種。
本發明還提供一種半導體元件結構的製作方法，包括步驟：1）提供一基板，於所述基板上形成懸空於所述基板之上的半導體通道；2）形成包圍於所述半導體通道的第一半導體層，其中，所述第一半導體層的能隙寬度小於所述半導體通道的能隙寬度；3）形成包圍於所述第一半導體層的第二半導體層；4）形成包圍於所述第二半導體層的閘極介電層；以及5）形成包圍於所述閘極介電層的閘極電極層。
較佳地，所述第一半導體層包含量子井層，所述量子井層內形成二維電洞氣。
較佳地，所述半導體通道的材質包含矽，所述第一半導體層的材質包含鍺。
較佳地，所述第一半導體層的材質包括具有壓縮應變的鍺及鍺矽中的一種，其中，所述鍺矽中的鍺原子含量不低於50%。
較佳地，所述第二半導體層的能隙寬度大於所述第一半導體層的能隙寬度，且所述第二半導體層的能隙寬度小於所述半導體通道的能隙寬度。
較佳地，所述第二半導體層包含量子井層，所述量子井層內形成二維電子氣。
較佳地，所述第一半導體層的材質包含鍺，所述第二半導體層的材質包含矽。
較佳地，所述第一半導體層的材質包括具有壓縮應變的鍺及鍺矽中的一種，其中，所述鍺矽中的鍺原子含量不低於50%，所述第二半導體層的材質包括具有拉伸應變的矽。
較佳地，步驟1）還包括對所述半導體通道經過圓角化處理的步驟，使得所述半導體通道具有圓角矩形的截面形狀。
較佳地，步驟1）於所述基板上形成至少兩個半導體通道，步驟5）之後還包括：基於第一半導體通道形成P型場效應電晶體，以及基於第二半導體通道形成N型場效應電晶體，並沉積共用電極，所述共用電極連接所述N型場效應電晶體的閘極電極層與所述P型場效應電晶體的閘極電極，以形成反相器。
較佳地，步驟1）於所述基板上形成至少兩個自所述基板向上堆疊的第一半導體通道以及至少兩個自所述基板向上堆疊的第二半導體通道，且相鄰兩第一半導體通道之間及相鄰兩第二半導體通道之間均具有間距，步驟5）之後還包括：基於第一半導體通道形成至少兩個自所述基板向上堆疊P型場效應電晶體，以及基於第二半導體通道形成至少兩個自所述基板向上堆疊N型場效應電晶體，並沉積共用電極，所述共用電極連接所述N型場效應電晶體的閘極電極層與所述P型場效應電晶體的閘極電極，以形成反相器。
較佳地，所述N型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述P型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，所述共用電極的材質包括Al、W及Cu中的一種。
本發明還提供一種半導體元件結構的製作方法，所述製作方法包括：1）提供一基板，於所述基板上形成堆疊的若干基體結構層，所述基體結構層包括犧牲層以及位於所述犧牲層上的通道層；2）蝕刻所述若干基體結構層，以在所述基板上形成相鄰的第一鰭形結構及第二鰭形結構，所述第一鰭形結構包括交替層疊的若干第一犧牲單元及若干第一半導體通道，所述第二鰭形結構包括交替層疊的若干第二犧牲單元及若干第二半導體通道；3）選擇性去除所述第一鰭形結構中的第一犧牲單元及所述第二鰭形結構中的第二犧牲單元，以獲得懸空的若干第一半導體通道及懸空的若干第二半導體通道；4）形成包圍所述第一半導體通道及所述第二半導體通道的第一半導體層，其中，所述第一半導體層的能隙寬度小於所述半導體通道的能隙寬度；以及5）形成包圍所述第一半導體層的第二半導體層，其中，所述第二半導體層的能隙寬度大於所述第一半導體層的能隙寬度，且所述第二半導體層的能隙寬度小於所述半導體通道的能隙寬度。
較佳地，所述製作方法還包括：6）形成包圍所述第二半導體層的閘極介電層；7）形成包圍所述閘極介電層的閘極電極層；以及8）基於所述第一半導體通道形成P型場效應電晶體，基於所述第二半導體通道形成N型場效應電晶體，所述N型場效應電晶體的閘極電極層與所述P型場效應電晶體的閘極電極由一共用電極連接，以形成反相器。
較佳地，所述第一半導體層包含量子井層，所述量子井層內形成二維電洞氣。
較佳地，所述半導體通道的材質包含矽，所述第一半導體層的材質包括具有壓縮應變的鍺及鍺矽中的一種，其中，所述鍺矽中的鍺原子含量不低於50%。
較佳地，所述第二半導體層包含量子井層，所述量子井層內形成二維電子氣。
較佳地，所述第一半導體層的材質包括具有壓縮應變的鍺及鍺矽中的一種，其中，所述鍺矽中的鍺原子含量不低於50%，所述第二半導體層的材質包括具有拉伸應變的矽。
如上所述，本發明的半導體元件結構及其製作方法，具有以下有益效果：
本發明提出了一種三維堆疊結構的全包圍閘極場效應電晶體結構，可以在單位面積下實現元件的多層堆疊，有效提高元件的積體度，大大提高元件的功率。
本發明通過在矽奈米通道外先包覆一層第一半導體層，如鍺等，使第一半導體層的能隙寬度小於半導體通道的能隙寬度，形成二維電洞氣的量子井，可以大大提高電洞的遷移率，提高P型場效應電晶體的電流承載能力，降低電阻及功耗；然後在第一半導體層外再包覆一層第二半導體層，如矽等，使得第二半導體層的能隙寬度大於所述第一半導體層的能隙寬度，形成二維電子氣的量子井，可以大大提高電子的遷移率，提高N型場效應電晶體的電流承載能力，降低電阻及功耗。
以下通過特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
請參閱圖2~圖14。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖示中僅顯示與本發明中有關的組件而非按照實際實施時的元件數目、形狀及尺寸繪製，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。
如圖2所示，本實施例提供一種三維堆疊的量子井互補型半導體元件結構，包括：基板101、半導體通道、第一半導體層303、403、第二半導體層304、404、閘極介電層305、405以及閘極電極層306、406。
所述基板101可以為矽基板、碳化矽基板101、鍺矽基板101等。在本實施例中，所述基板101為矽基板101，所述基板101表面還形成有隔離層102，以隔離基板101與元件的有源極區及後續形成的共用電極60，提高元件的性能。
如圖2所示，所述半導體通道懸空於所述基板101之上。所述半導體通道經過圓角化處理而具有圓角矩形的截面形狀。所述半導體通道的材料可以為矽。在本實施例中，所述半導體元件結構包括兩個自所述基板101向上堆疊的第一半導體通道302，以及兩個自所述基板101向上堆疊的第二半導體通道402，所述第一半導體通道302用以形成P型場效應電晶體，所述第二半導體通道402用以形成N型場效應電晶體。
如圖2所示，所述第一半導體層303、403包圍於所述半導體通道，所述第一半導體層303、403的能隙寬度小於所述半導體通道的能隙寬度，使得所述第一半導體層303、403包含量子井層501，所述量子井層501內形成二維電洞氣。所述第一半導體層303、403的材質包含鍺。例如，所述第一半導體層303、403的材質可以包括具有壓縮應變的鍺及鍺矽中的一種，其中，所述鍺矽中的鍺原子含量不低於50%。例如，所述鍺矽中的鍺原子含量可以為50%、60%、75%、85%等，通過調節所述鍺矽中的鍺原子含量，可以調節其晶格常數、應變程度、能隙寬度以及電洞遷移率等，以滿足實際的生產需求。
如圖2所示，所述第二半導體層304、404包圍於所述第一半導體層303、403。所述第二半導體層304、404的能隙寬度大於所述第一半導體層303、403的能隙寬度，且所述第二半導體層304、404的能隙寬度小於所述半導體通道的能隙寬度，以使得所述第二半導體層304、404包含量子井層502，所述量子井層502內形成二維電子氣。
所述第二半導體層304、404的材質包含矽，例如，所述第二半導體層304、404的材質可以為，具有拉伸應變的矽。
如圖2所示，所述閘極介電層305、405包圍於所述第二半導體層304、404。所述閘極介電層305、405可以為可以是二氧化矽、氧化鋁、氮氧矽化合物、碳氧矽化合物或鉿基的等高介電常數材料中的一種。
所述閘極電極層306、406包圍於所述閘極介電層305、405，所述閘極電極層306、406包括N型場效應電晶體的閘極電極層406以及P型場效應電晶體的閘極電極層306，所述P型場效應電晶體的閘極電極層306與所述第一半導體通道302對應設置，所述N型場效應電晶體的閘極電極層406與所述第二半導體通道402對應設置。
所述N型場效應電晶體的閘極電極層406的材質包括氮化鈦（TiN）、氮化鉭（TaN）、鋁化鈦（TiAl）及鈦（Ti）中的一種。
所述P型場效應電晶體的閘極電極層306的材質包括氮化鈦（TiN）、氮化鉭（TaN）、鋁化鈦（TiAl）及鈦（Ti）中的一種。
例如，所述N型場效應電晶體的閘極電極層406與所述P型場效應電晶體的閘極電極層306可以具有不同的材質。
如圖2所示，所述第一半導體通道302、依次包圍所述第一半導體通道302的第一半導體層303、第二半導體層304、閘極介電層305以及閘極電極層306構成P型場效應電晶體，所述第二半導體通道402、依次包圍所述第二半導體通道402的第一半導體層403、第二半導體層404、閘極介電層405以及閘極電極層406構成N型場效應電晶體，所述半導體元件結構包括至少兩個自所述基板101向上堆疊的N型場效應電晶體以及至少兩個自所述基板101向上堆疊的P型場效應電晶體，且相鄰兩N型場效應電晶體之間及相鄰兩P型場效應電晶體之間均具有間距。所述N型場效應電晶體的閘極電極層406與所述P型場效應電晶體的閘極電極由一共用電極60連接，以形成反相器，所述共用電極60的材質包括Al、W及Cu中的一種。
圖3顯示為通過共用電極60連接的所述N型場效應電晶體及所述P型場效應電晶體所形成結構的電路原理圖。該電路中，所述N型場效應電晶體的閘極電極層406與所述P型場效應電晶體的閘極電極相連後作為輸入端Vin，所述P型場效應電晶體的源極與電源VDD相連，所述N型場效應電晶體的漏極與所述P型場效應電晶體的漏極相連，並作為輸出端Vout，所述N型場效應電晶體的源極接地。
圖4顯示為本實施例的N型場效應電晶體或所述P型場效應電晶體的帶隙示意圖，以所述半導體通道為矽層，所述第一半導體層303、403為具有壓縮應變的鍺層，所述第二半導體層304、404為具有拉伸應變的矽層，所述閘極介電層305、405為二氧化矽層為例，由圖4可見，所述鍺層的價帶能Ev和導帶能Ec均高於所述矽層的價帶能Ev和導帶能Ec，並高於所述具有拉伸應變的矽層的價帶能Ev和導帶能Ec，以在所述鍺層內形成二維電洞氣的量子井層，從而大大提高電洞的遷移率，所述具有拉伸應變的矽的導帶能Ec低於所述鍺層的導帶能Ec及所述二氧化矽層的導帶能Ec，以在所述具有拉伸應變的矽層內形成二維電子氣的量子井層，從而大大提高電子的遷移率。
如圖5~圖14所示，本實施例還提供一種三維堆疊的量子井互補型半導體元件結構的製作方法，所述製作方法包括：
如圖5所示，首先進行步驟1），提供一基板101，於所述基板101上形成堆疊的若干基體結構層20，所述基體結構層20包括犧牲層201以及位於所述犧牲層201上的通道層202。
所述基板101可以為矽基板、碳化矽基板101、鍺矽基板101等。在本實施例中，所述基板101為矽基板101。然後採用如化學氣相沉積法等製程於所述基板101上重複形成犧牲層201及通道層202，所述犧牲層201的材料可以為二氧化矽層，所述通道層202的材料可以為矽。
在本實施例中，所述犧牲層201的厚度範圍可以為10~200奈米，如50奈米、100奈米、150奈米等，所述通道層202的厚度範圍可以為10~100奈米，如25奈米、50奈米、75奈米等。
如圖6所示，然後進行步驟2），採用光刻製程及蝕刻製程蝕刻所述若干基體結構層20，以在所述基板101上形成相鄰的第一鰭形結構30及第二鰭形結構40，所述第一鰭形結構30包括交替層疊的若干第一犧牲單元301及若干第一半導體通道302，所述第二鰭形結構40包括交替層疊的若干第二犧牲單元401及若干第二半導體通道402。所述第一犧牲單元301及第二犧牲單元401為由所述犧牲層201蝕刻而成，所述第一半導體通道302及所述第二半導體通道402為由所述通道層202蝕刻而成。
如圖7所示，接著進行步驟3），選擇性去除所述第一鰭形結構30中的第一犧牲單元301及所述第二鰭形結構40中的第二犧牲單元401，以獲得懸空的若干第一半導體通道302及懸空的若干第二半導體通道402。
具體地，採用稀釋氫氟酸溶液DHF對所述第一鰭形結構30中的第一犧牲單元301及所述第二鰭形結構40中的第二犧牲單元401進行濕式蝕刻，以選擇性去除所述第一鰭形結構30中的第一犧牲單元301及所述第二鰭形結構40中的第二犧牲單元401，以獲得懸空的若干第一半導體通道302及懸空的若干第二半導體通道402。
如圖8所示，接著，對所述半導體通道經過圓角化處理，使得所述半導體通道具有圓角矩形的截面形狀。具體地，包括：a）採用熱氧化製程對所述第一半導體通道302及第二半導體通道402進行氧化，形成包圍所述第一半導體通道302及第二半導體通道402的熱氧化層，所述熱氧化製程的氧化溫度可以為800℃~1200℃之間， 氧化時間可以為5分鐘~8小時之間；b）採用稀釋氫氟酸溶液DHF對所述熱氧化層進行濕式蝕刻，以將其去除，獲得具有圓角矩形（或跑道形）的截面形狀的第一半導體通道302及第二半導體通道402。
在本實施例中，所述半導體元件結構包括兩個自所述基板101向上堆疊的第一半導體通道302，以及兩個自所述基板101向上堆疊的第二半導體通道402，所述第一半導體通道302用以形成P型場效應電晶體，所述第二半導體通道402用以形成N型場效應電晶體。
如圖9所示，接著進行步驟4），形成包圍所述第一半導體通道302及所述第二半導體通道402的第一半導體層303、403，其中，所述第一半導體層303、403的能隙寬度小於所述半導體通道的能隙寬度。
例如，可以採用化學氣相沉積製程（CVD）或原子層沉積製程（ALD）形成包圍所述第一半導體通道302及所述第二半導體通道402的第一半導體層303、403，所述第一半導體層303、403的能隙寬度小於所述第一半導體通道302及所述第二半導體通道402的能隙寬度，使得所述第一半導體層303、403包含量子井層，所述量子井層內形成二維電洞氣。所述第一半導體層303、403的材質包含鍺。例如，所述第一半導體層303、403的材質可以包括具有壓縮應變的鍺及鍺矽中的一種，其中，所述鍺矽中的鍺原子含量不低於50%。例如，所述鍺矽中的鍺原子含量可以為50%、60%、75%、85%等，通過調節所述鍺矽中的鍺原子含量，可以調節其晶格常數、應變程度、能隙寬度以及電洞遷移率等，以滿足實際的生產需求，同時，所述鍺矽中的鍺原子含量還能調節後續沉積的具有拉伸應變的矽的應變程度。
如圖10所示，接著進行步驟5），形成包圍所述第一半導體層303、403的第二半導體層304、404，其中，所述第二半導體層304、404的能隙寬度大於所述第一半導體層303、403的能隙寬度，且所述第二半導體層304、404的能隙寬度小於所述半導體通道的能隙寬度，以使得所述第二半導體層304、404包含量子井層，所述量子井層內形成二維電子氣。
例如，可以採用化學氣相沉積製程（CVD）或原子層沉積製程（ALD）形成包圍所述第一半導體層303、403的第二半導體層304、404，所述第二半導體層304、404的材質包含矽，例如，所述第二半導體層304、404的材質可以為具有拉伸應變的矽。
如圖11所示，然後進行步驟6），形成包圍所述第二半導體層304、404的閘極介電層305、405。
例如，可以採用化學氣相沉積製程（CVD）或原子層沉積製程（ALD）形成包圍所述第二半導體層304、404的閘極介電層305、405。所述閘極介電層305、405可以為可以是二氧化矽、氧化鋁、氮氧矽化合物、碳氧矽化合物或鉿基的等高介電常數材料中的一種。
形成所述閘極介電層305、405的同時，於所述基板101表面形成隔離層102，以隔離基板101與元件的有源極區及後續形成的共用電極60，提高元件的性能。
如圖12~圖13所示，接著進行步驟7），形成包圍所述閘極介電層305、405的閘極電極層306、406，包括如下步驟：
如圖12所示，首先進行步驟7-1），採用化學氣相沉積製程（CVD）或原子層沉積製程（ALD）沉積電極材料層，然後僅保留所述第一半導體通道302外的閘極電極層306、406，並作為P型場效應電晶體的閘極電極層306，選擇性去除其他的閘極電極層306、406。
如圖13所示，然後進行步驟7-2），採用化學氣相沉積製程（CVD）或原子層沉積製程（ALD）沉積電極材料層，然後僅保留所述第二半導體通道402外的閘極電極層306、406，選擇性去除其他的閘極電極層306、406。
所述N型場效應電晶體的閘極電極層406的材質包括氮化鈦（TiN）、氮化鉭（TaN）、鋁化鈦（TiAl）及鈦（Ti）中的一種。
所述P型場效應電晶體的閘極電極層306的材質包括氮化鈦（TiN）、氮化鉭（TaN）、鋁化鈦（TiAl）及鈦（Ti）中的一種。
例如，所述N型場效應電晶體的閘極電極層406與所述P型場效應電晶體的閘極電極層306可以具有不同的材質。
如圖14所示，最後進行步驟8），基於所述第一半導體通道302形成P型場效應電晶體，基於所述第二半導體通道402形成N型場效應電晶體，所述N型場效應電晶體的閘極電極層406與所述P型場效應電晶體的閘極電極由一共用電極60連接，以形成反相器。
所述第一半導體通道302、依次包圍所述第一半導體通道302的第一半導體層303、第二半導體層304、閘極介電層305以及閘極電極層306構成P型場效應電晶體，所述第二半導體通道402、依次包圍所述第二半導體通道402的第一半導體層403、第二半導體層404、閘極介電層405以及閘極電極層406構成N型場效應電晶體，所述半導體元件結構包括至少兩個自所述基板101向上堆疊的N型場效應電晶體以及至少兩個自所述基板101向上堆疊的P型場效應電晶體，且相鄰兩N型場效應電晶體之間及相鄰兩P型場效應電晶體之間均具有間距。所述N型場效應電晶體的閘極電極層406與所述P型場效應電晶體的閘極電極由一共用電極60連接，以形成反相器，所述共用電極60的材質包括Al、W及Cu中的一種。
如上所述，本發明的半導體元件結構及其製作方法，具有以下有益效果：
本發明提出了一種三維堆疊結構的全包圍閘極場效應電晶體結構，可以在單位面積下實現元件的多層堆疊，有效提高元件的積體度，大大提高元件的功率。
本發明通過在矽奈米通道外先包覆一層第一半導體層303、403，如鍺等，使第一半導體層303、403的能隙寬度小於半導體通道的能隙寬度，形成二維電洞氣的量子井，可以大大提高電洞的遷移率，提高P型場效應電晶體的電流承載能力，降低電阻及功耗；然後在第一半導體層303、403外再包覆一層第二半導體層304、404，如矽等，使得第二半導體層304、404的能隙寬度大於所述第一半導體層303、403的能隙寬度，形成二維電子氣的量子井，可以大大提高電子的遷移率，提高N型場效應電晶體的電流承載能力，降低電阻及功耗。
所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的請求項第所涵蓋。
10‧‧‧基板
102‧‧‧隔離層
20‧‧‧基體結構層
201‧‧‧犧牲層
202‧‧‧通道層
30‧‧‧第一鰭形結構
301‧‧‧第一犧牲單元
302‧‧‧第一半導體通道
40‧‧‧第二鰭形結構
401‧‧‧第二犧牲單元
402‧‧‧第二半導體通道
303、403‧‧‧第一半導體層
304、404‧‧‧第二半導體層
305、405‧‧‧閘極介電層
306、406‧‧‧閘極電極層
501、502‧‧‧量子井層
60‧‧‧共用電極
圖1顯示為現有技術中的一種混合晶向積累型全包圍閘極CMOS場效應電晶體的結構示意圖。
圖2顯示為本發明的三維堆疊的量子井互補型半導體元件結構的結構示意圖。
圖3顯示為本發明的三維堆疊的量子井互補型半導體元件結構通過共用電極連接所述N型場效應電晶體及所述P型場效應電晶體所形成結構的電路原理圖。
圖4顯示為本發明的三維堆疊的量子井互補型半導體元件結構的帶隙示意圖。
圖5~圖14顯示為本發明的三維堆疊的量子井互補型半導體元件結構的製作方法各步驟所呈現的結構示意圖。
無
60‧‧‧共用電極
101‧‧‧基板
102‧‧‧隔離層
302‧‧‧第一半導體通道
402‧‧‧第二半導體通道
303、403‧‧‧第一半導體層
304、404‧‧‧第二半導體層
305、405‧‧‧閘極介電層
306、406‧‧‧閘極電極層

Claims (17)

  1. 一種半導體元件結構，包括：基板；半導體通道，懸空於該基板之上；第一半導體層，包圍於該半導體通道；第二半導體層，包圍於該第一半導體層；閘極介電層，包圍於該第二半導體層；以及閘極電極層，包圍於該閘極介電層；其中，該第一半導體層的能隙寬度小於該半導體通道的能隙寬度，並且該第一半導體層包含量子井層，該量子井層內形成二維電洞氣，及該半導體通道的材質包含矽，該第一半導體層的材質包含鍺，該第一半導體層的材質包括具有壓縮應變的鍺及鍺矽中的一種，其中，該鍺矽中的鍺原子含量不低於50%。
  2. 如請求項第1項所述的半導體元件結構，其中：該第二半導體層的能隙寬度大於該第一半導體層的能隙寬度，且該第二半導體層的能隙寬度小於該半導體通道的能隙寬度。
  3. 如請求項第2項所述的半導體元件結構，其中：該第二半導體層包含量子井層，該量子井層內形成二維電子氣。
  4. 如請求項第3項所述的半導體元件結構，其中：該第二半導體層的材質包含矽。
  5. 如請求項第4項所述的半導體元件結構，其中：該第二半導體層的材質包括具有拉伸應變的矽。
  6. 如請求項第1項所述的半導體元件結構，其中：該半導體通道經過圓角化處理而具有圓角矩形的截面形狀。
  7. 如請求項第1~6項任意一項所述的半導體元件結構，其中：包括至少兩個該半導體通道，其中，基於第一半導體通道形成P型場效應電晶體，基於第二半導體通道形成N型場效應電晶體，該N型場效應電晶體的閘極電極層與該P型場效應電晶體的閘極電極由一共用電極連接，以形成反相器。
  8. 如請求項第7項所述的半導體元件結構，其中：包括至少兩個自該基板向上堆疊的N型場效應電晶體以及至少兩個自該基板向上堆疊的P型場效應電晶體，且相鄰兩N型場效應電晶體之間及相鄰兩P型場效應電晶體之間均具有間距。
  9. 如請求項第7項所述的半導體元件結構，其中：該N型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，該P型場效應電晶體的閘極電極層的材質包括TiN、TaN、TiAl及Ti中的一種，該共用電極的材質包括Al、W及Cu中的一種。
  10. 一種半導體元件結構的製作方法，包括步驟：1)提供一基板，於該基板上形成懸空於該基板之上的半導體通道；2)形成包圍於該半導體通道的第一半導體層，其中，該第一半導體層的能隙寬度小於該半導體通道的能隙寬度；3)形成包圍於該第一半導體層的第二半導體層；4)形成包圍於該第二半導體層的閘極介電層；以及5)形成包圍於該閘極介電層的閘極電極層， 其中該第一半導體層包含量子井層，該量子井層內形成二維電洞氣，及該半導體通道的材質包含矽，該第一半導體層的材質包含鍺，該第一半導體層的材質包括具有壓縮應變的鍺及鍺矽中的一種，其中，該鍺矽中的鍺原子含量不低於50%。
  11. 如請求項第10項所述的半導體元件結構的製作方法，其中：該第二半導體層的能隙寬度大於該第一半導體層的能隙寬度，且該第二半導體層的能隙寬度小於該半導體通道的能隙寬度。
  12. 如請求項第10項所述的半導體元件結構的製作方法，其中：該第二半導體層包含量子井層，該量子井層內形成二維電子氣。
  13. 如請求項第10項所述的半導體元件結構的製作方法，其中：該第二半導體層的材質包含矽。
  14. 如請求項第10項所述的半導體元件結構的製作方法，其中：該第二半導體層的材質包括具有拉伸應變的矽。
  15. 如請求項第10項所述的半導體元件結構的製作方法，其中：步驟1)還包括對該半導體通道經過圓角化處理的步驟，使得該半導體通道具有圓角矩形的截面形狀。
  16. 如請求項第10項所述的半導體元件結構的製作方法，其中：步驟1)於該基板上形成至少兩個半導體通道，步驟5)之後還包括：基於第一半導體通道形成P型場效應電晶體，以及基於第二半導體通道形成N型場效應電晶體，並沉積共用電極，該共用電極連接該N型場效應電晶體的閘極電極層與該P型場效應電晶體的閘極電極，以形成反相器。
  17. 如請求項第10項所述的半導體元件結構的製作方法，其中：步驟1)於該基板上形成至少兩個自該基板向上堆疊的第一半導體通道以及至少兩個自該基板向上堆疊的第二半導體通道，且相鄰兩第一半導體通道之間及相鄰兩第二半導體通道之間均具有間距，步驟5)之後還包括：基於第一半導體通道形成至少兩個自該基板向上堆疊P型場效應電晶體，以及基於第二半導體通道形成至少兩個自該基板向上堆疊N型場效應電晶體，並沉積共用電極，該共用電極連接該N型場效應電晶體的閘極電極層與該P型場效應電晶體的閘極電極，以形成反相器。
TW108112788A 2018-09-03 2019-04-12 半導體元件結構及其製作方法 TWI684282B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811023031.3 2018-09-03
CN201811023031.3A CN109244073B (zh) 2018-09-03 2018-09-03 半导体器件结构及其制作方法

Publications (2)

Publication Number Publication Date
TWI684282B true TWI684282B (zh) 2020-02-01
TW202011607A TW202011607A (zh) 2020-03-16

Family

ID=65061106

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112788A TWI684282B (zh) 2018-09-03 2019-04-12 半導體元件結構及其製作方法

Country Status (3)

Country Link
US (1) US20200075593A1 (zh)
CN (1) CN109244073B (zh)
TW (1) TWI684282B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11799035B2 (en) * 2019-04-12 2023-10-24 The Research Foundation For The State University Of New York Gate all-around field effect transistors including quantum-based features
US11133310B2 (en) * 2019-10-03 2021-09-28 Tokyo Electron Limited Method of making multiple nano layer transistors to enhance a multiple stack CFET performance
US11476333B2 (en) * 2020-03-31 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual channel structure
DE102020120863A1 (de) * 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Dualkanalstruktur
US11728391B2 (en) * 2020-08-07 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. 2d-channel transistor structure with source-drain engineering

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719501A (zh) * 2009-12-01 2010-06-02 中国科学院上海微系统与信息技术研究所 混合晶向反型模式全包围栅cmos场效应晶体管
CN104253044A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
TW201735160A (zh) * 2015-12-16 2017-10-01 格羅方德半導體公司 水平閘極環繞奈米線電晶體之底部隔離

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719500B (zh) * 2009-12-01 2011-09-21 中国科学院上海微系统与信息技术研究所 混合材料反型模式全包围栅cmos场效应晶体管
CN106601738B (zh) * 2015-10-15 2018-08-24 上海新昇半导体科技有限公司 互补场效应晶体管及其制备方法
CN107968072B (zh) * 2016-10-20 2020-05-01 上海新昇半导体科技有限公司 互补cmos管的制造方法
CN108063143B (zh) * 2016-11-09 2020-06-05 上海新昇半导体科技有限公司 一种互补晶体管器件结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719501A (zh) * 2009-12-01 2010-06-02 中国科学院上海微系统与信息技术研究所 混合晶向反型模式全包围栅cmos场效应晶体管
CN104253044A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
TW201735160A (zh) * 2015-12-16 2017-10-01 格羅方德半導體公司 水平閘極環繞奈米線電晶體之底部隔離

Also Published As

Publication number Publication date
CN109244073A (zh) 2019-01-18
US20200075593A1 (en) 2020-03-05
TW202011607A (zh) 2020-03-16
CN109244073B (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
TWI684282B (zh) 半導體元件結構及其製作方法
TWI685947B (zh) 全包圍閘奈米片互補反相器結構及其製造方法
TWI690084B (zh) 用於ｐｍｏｓ整合之第ｉｖ族電晶體
TWI700830B (zh) 反型模式全包圍閘奈米片互補反相器結構及其製造方法
TWI692102B (zh) 全包圍閘梯度摻雜奈米片互補反相器結構及其製造方法
TWI695505B (zh) 全包圍閘量子井互補反相器結構及其製造方法
TW202011610A (zh) 半導體元件結構及其製作方法
TWI731468B (zh) 半導體裝置及其製造方法
TW201929225A (zh) 場效應電晶體、系統晶片以及製造其的方法
TWI588993B (zh) 半導體組件及製造其之方法
US20210066292A1 (en) Semiconductor device and manufacturing method thereof
TW201436050A (zh) 積體電路及其製作方法
TW201903857A (zh) 半導體元件及其製造方法
TWI686949B (zh) 半導體元件結構及其製作方法
TWI591729B (zh) 雙閘極石墨烯場效電晶體及其製造方法
CN109473398A (zh) 半导体元件及其制造方法
TWI719510B (zh) 半導體元件結構及其製作方法
TWI517392B (zh) 鰭狀場效電晶體結構及其製作方法
WO2023044870A1 (zh) 环栅晶体管、其制备方法、cmos晶体管及电子设备
US11569385B2 (en) FDSOI device structure and preparation method thereof
TW202433606A (zh) 用於環繞式閘極元件之多層內部間隔物
TW202310066A (zh) 環繞式閘極電晶體中的源極汲極形成
JP2024530636A (ja) 底部誘電体を有するナノシートのソースドレイン形成のためのテンプレート
CN111354729A (zh) 半导体存储器件结构及其制作方法
CN104124158A (zh) 半导体器件及其制造方法