TWI671823B - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TWI671823B
TWI671823B TW104128028A TW104128028A TWI671823B TW I671823 B TWI671823 B TW I671823B TW 104128028 A TW104128028 A TW 104128028A TW 104128028 A TW104128028 A TW 104128028A TW I671823 B TWI671823 B TW I671823B
Authority
TW
Taiwan
Prior art keywords
gate
fin
pattern
forming
region
Prior art date
Application number
TW104128028A
Other languages
English (en)
Other versions
TW201616582A (zh
Inventor
河承錫
裵根熙
呂京奐
朴恩實
申憲宗
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201616582A publication Critical patent/TW201616582A/zh
Application granted granted Critical
Publication of TWI671823B publication Critical patent/TWI671823B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供製造半導體裝置的方法。方法可包含形成界定鰭片主動區域的隔離區域，在隔離區域上形成犧牲場閘極圖案以及在鰭片主動區域上形成犧牲鰭片閘極圖案。方法亦可包含形成包括暴露隔離區域的表面的第一凹座的場閘極切割區塊以及包括暴露鰭片主動區域的表面的第二凹座的鰭片主動切割區塊，在鰭片主動切割區塊的第二凹座中形成鰭片主動凹座，以及藉由分別在場閘極切割區塊的第一凹座及鰭片主動凹座中形成絕緣材料來形成場閘極核心以及鰭片主動核心。

Description

製造半導體裝置的方法
本發明概念的實施例是關於包含閘極核心與鰭片主動核心的半導體裝置以及其製造方法。
為了實施在半導體裝置中包含多個鰭片主動區域的邏輯電路， 可使用鰭片主動切割製程及/或閘極切割製程在預定位置處移除閘極電極的部分以及鰭片主動區域的部分。
本發明概念的一些實施例提供包含閘極核心與鰭片主動核心的半導體裝置。
本發明概念的一些實施例提供一種製造包含閘極核心與鰭片主動核心的半導體裝置的方法。
一種製造半導體裝置的方法可包含在基板上形成界定鰭片主動區域的隔離區域；在隔離區域上形成犧牲場閘極圖案以及在鰭片主動區域上形成犧牲鰭片閘極圖案；在犧牲場閘極圖案與犧牲鰭片閘極圖案之間形成第一層間絕緣層；藉由移除犧牲場閘極圖案的第一部分來形成包含暴露隔離區域的表面的第一凹座的場閘極切割區塊以及藉由移除犧牲鰭片閘極圖案的第一部分來形成包含暴露鰭片主動區域的表面的第二凹座的鰭片主動切割區塊；藉由移除在鰭片主動切割區塊的第二凹座中暴露的鰭片主動區域來形成鰭片主動凹座；藉由分別在場閘極切割區塊的第一凹座以及鰭片主動凹座中形成絕緣材料來形成場閘極核心以及鰭片主動核心；藉由移除犧牲場閘極圖案的第二部分來形成場閘極電極開口以及藉由移除犧牲鰭片閘極圖案的第二部分來形成鰭片閘極電極開口；以及在場閘極電極開口中形成場閘極圖案以及在鰭片閘極電極開口中形成鰭片閘極圖案。
在各種實施例中，所述方法亦可包含使用沈積製程在鰭片主動區域與犧牲鰭片閘極圖案之間形成基礎絕緣層。
根據各種實施例，隔離區域的形成可包含在基板中形成包含深溝槽以及淺溝槽的溝槽，以及形成填充深溝槽且部分填充淺溝槽的溝槽絕緣材料。
在各種實施例中，犧牲場閘極圖案以及犧牲鰭片閘極圖案可包含多晶矽，第一層間絕緣層可包含氧化矽，且場閘極核心以及鰭片主動核心可包含氮化矽。
在各種實施例中，所述方法亦可包含藉由移除犧牲鰭片閘極圖案的第三部分來形成包含第三凹座的鰭片閘極切割區塊以及藉由在鰭片閘極切割區塊的第三凹座中形成絕緣材料來形成鰭片閘極核心。
根據各種實施例，所述方法亦可包含在隔離區域上形成犧牲虛設閘極圖案，藉由移除犧牲虛設閘極圖案來形成虛設閘極電極開口以及在虛設閘極電極開口中形成虛設閘極圖案。
在各種實施例中，所述方法可更包含形成重疊隔離區域與鰭片主動區域兩者的犧牲對接閘極圖案，藉由移除犧牲對接閘極圖案來形成對接閘極電極開口以及在對接閘極電極開口中形成對接閘極圖案。
根據各種實施例，所述方法可更包含在鄰近鰭片閘極圖案的鰭片主動區域中形成源極/汲極區域，形成延伸穿過第一層間絕緣層且連接至源極/汲極區域的接觸圖案，在接觸圖案上形成第二層間絕緣層，以及形成延伸穿過第二層間絕緣層且連接至接觸圖案的通道圖案。
在各種實施例中，源極/汲極區域的形成可包含執行磊晶生長製程。接觸圖案可包含直接在源極/汲極區域上的矽化物層、在矽化物層上的接觸障壁層以及在接觸障壁層上的接觸插塞。
一種製造半導體裝置的方法可包含在基板中形成隔離區域。基板可包含場區以及主動區，且隔離區域可界定主動區中的鰭片主動區域。所述方法亦可包含在場區的隔離區域上形成犧牲第一場閘極圖案以及在主動區的鰭片主動區域以及隔離區域上形成犧牲第一鰭片閘極圖案以及犧牲第二鰭片閘極圖案；藉由移除犧牲第一場閘極圖案的一部分來形成包含暴露隔離區域的第一凹座的第一場閘極切割區塊以及藉由移除犧牲第二鰭片閘極圖案的一部分來形成包含暴露鰭片主動區域的第二凹座的鰭片閘極切割區塊；藉由移除在鰭片閘極切割區塊的第二凹座中暴露的鰭片主動區域的一部分來形成鰭片主動凹座；分別在第一場閘極切割區塊的第一凹座、鰭片閘極切割區塊的第二凹座以及鰭片主動凹座中形成第一場閘極核心、鰭片閘極核心以及鰭片主動核心。第一場閘極核心、鰭片閘極核心與鰭片主動核心可包含相同材料。所述方法可更包含藉由移除犧牲第一鰭片閘極圖案的一部分來形成第一鰭片閘極電極開口以及在第一鰭片閘極電極開口中形成第一鰭片閘極圖案。
在各種實施例中，所述方法可更包含在場區的隔離區域上形成犧牲第二場閘極圖案，藉由移除犧牲第二場閘極圖案的一部分來形成包含第三凹座的第二場閘極切割區塊以及在第二場閘極切割區塊的第三凹座中形成第二場閘極核心。
根據各種實施例，第一場閘極核心、鰭片閘極核心以及鰭片主動核心可包含氮化矽，且第二場閘極核心可包含氧化矽。
在各種實施例中，所述方法亦可包含在場區的隔離區域上形成犧牲虛設場閘極圖案，藉由移除犧牲虛設場閘極圖案來形成虛設場閘極電極開口以及在虛設場閘極電極開口中形成虛設場閘極圖案。
根據各種實施例，所述方法可更包含在隔離區域以及主動區的鰭片主動區域上形成犧牲對接閘極圖案，藉由移除犧牲對接閘極圖案來形成對接閘極電極開口以及在對接閘極電極開口中形成對接閘極圖案。
在各種實施例中，第一場閘極核心、鰭片閘極核心、鰭片主動核心與第一鰭片閘極圖案的上表面可共平面。
一種半導體裝置可包含界定基板中的鰭片主動區域的隔離區域、隔離區域上的第一切割場閘極圖案以及鰭片主動區域上的第一鰭片閘極圖案。第一切割場閘極圖案可包含絕緣第一切割場閘極核心以及導電第一切割場閘極電極。第一鰭片閘極圖案可包含絕緣第一鰭片閘極核心以及導電第一鰭片閘極電極。第一切割場閘極核心的上表面與第一鰭片閘極核心的上表面可共平面。
在各種實施例中，第一切割場閘極圖案進一步可包含包圍第一切割場閘極電極的側表面以及下表面的第一切割場閘極障壁層、包圍第一切割場閘極障壁層的側表面以及下表面的第一切割場閘極絕緣層以及在第一切割場閘極核心的側表面上且在第一切割場閘極障壁層的側表面上的第一切割場閘極間隙壁。第一切割場閘極核心、第一切割場閘極絕緣層、第一切割場閘極障壁層、第一切割場閘極電極與第一切割場閘極間隙壁的上表面可共平面。
根據各種實施例，裝置可更包含第二切割場閘極圖案，其具有與隔離區域上的第一切割場閘極圖案的上表面共平面的上表面。第二切割場閘極圖案可包含絕緣第二切割場閘極核心、導電第二切割場閘極電極、在第二切割場閘極電極的側表面以及下表面上的第二切割場閘極障壁層、在第二切割場閘極障壁層的側表面以及下表面上的第二切割場閘極絕緣層以及在第二切割場閘極核心的側表面上且在第二切割場閘極障壁層的側表面上的第二切割場閘極間隙壁。
在各種實施例中，第一鰭片閘極圖案進一步可包含包圍第一鰭片閘極電極的側表面以及下表面的第一鰭片閘極障壁層、包圍第一鰭片閘極障壁層的側表面以及下表面的第一鰭片閘極絕緣層以及在第一鰭片閘極核心的側表面上且在第一鰭片閘極障壁層的側表面上的第一鰭片閘極間隙壁。第一鰭片閘極核心、第一鰭片閘極絕緣層、第一鰭片閘極障壁層、第一鰭片閘極電極與第一鰭片閘極間隙壁的上表面可共平面。
根據各種實施例，裝置可更包含第二鰭片閘極圖案，其具有與鰭片主動區域上的第一鰭片閘極圖案的上表面共平面的上表面。第二鰭片閘極圖案可包含絕緣第二鰭片閘極核心、導電第二鰭片閘極電極、在第二鰭片閘極電極的側表面以及下表面上的第二鰭片閘極障壁層、在第二鰭片閘極障壁層的側表面及下表面上的第二鰭片閘極絕緣層以及在第二鰭片閘極核心的側表面上且在第二鰭片閘極障壁層的側表面上的第二鰭片閘極間隙壁。
在各種實施例中，重疊第二鰭片閘極核心的鰭片主動區域可包含在鰭片主動凹座中的絕緣鰭片主動核心。
在各種實施例中，第一鰭片閘極核心的下表面可凸出至隔離區域內以低於第一切割場閘極絕緣層的下表面。
半導體裝置可包含基板，其包含包含隔離區域的場區以及包含由隔離區域界定的鰭片主動區域的主動區。鰭片主動區域可在X方向上延伸。所述裝置亦可包含在場區的隔離區域上的在Y方向上延伸的第一切割場閘極圖案、在X方向上延伸且與第一切割場閘極圖案相交的場閘極切割區塊、在Y方向上延伸且與主動區中的鰭片主動區域以及隔離區域相交的鰭片閘極圖案、在X方向上延伸且與鰭片閘極圖案相交的鰭片閘極切割區塊以及在Y方向上延伸且重疊鰭片閘極圖案的一部分的鰭片主動切割區塊。Y方向可與X方向不同。第一切割場閘極圖案可包含在重疊場閘極切割區塊的區域中的絕緣第一切割場閘極核心以及在不重疊場閘極切割區塊的區域中的導電第一切割場閘極電極。鰭片閘極圖案可包含在重疊鰭片閘極切割區塊的區域中的絕緣鰭片閘極核心、在重疊鰭片主動切割區塊的區域中的絕緣鰭片主動核心以及在不重疊鰭片閘極切割區塊及鰭片主動切割區塊的區域中的導電鰭片閘極電極。
在各種實施例中，裝置可更包含在場區的隔離區域上平行於第一切割場閘極圖案延伸的第二切割場閘極圖案。第二切割場閘極圖案可包含在重疊場閘極切割區塊的區域中的絕緣第二切割場閘極核心以及在不重疊場閘極切割區塊的區域中的導電第二切割場閘極電極，第一切割場閘極核心可包含與鰭片主動核心相同的材料，且第二切割場閘極核心可包含與鰭片主動核心不同的材料。
根據各種實施例，所述裝置可更包含平行於第一切割場閘極圖案延伸且不重疊場閘極切割區塊的虛設場閘極圖案。虛設場閘極圖案可包含在隔離區域上的虛設閘極絕緣層、在虛設閘極絕緣層上的虛設閘極障壁層以及在虛設閘極障壁層上的虛設閘極電極。
在各種實施例中，所述裝置可更包含與主動區中的鰭片主動區域的一端相交且不重疊鰭片主動切割區塊的對接閘極圖案。對接閘極圖案可包含在重疊鰭片閘極切割區塊的區域中的絕緣對接閘極核心以及在不重疊鰭片閘極切割區塊的區域中的導電對接閘極電極。
根據各種實施例，第一切割場閘極核心、鰭片閘極核心與鰭片主動核心的上表面可共平面。
在各種實施例中，所述裝置可更包含在鄰近鰭片閘極圖案的鰭片主動區域中的源極/汲極區域。源極/汲極區域可從鰭片主動區域的表面凸出，且源極/汲極區域可包含矽鍺（SiGe）層、碳化矽（SiC）層或矽（Si）層中的一者，其藉由磊晶生長製程形成。
在各種實施例中，所述裝置可更包含在源極/汲極區域上的接觸圖案。接觸圖案可包含直接在源極/汲極區域上的矽化物層、在矽化物層上的接觸障壁層以及在接觸障壁層上的接觸插塞。
根據各種實施例，所述裝置亦可包含在接觸圖案上的通道圖案。通道圖案可包含在接觸圖案上的通道障壁層以及在通道障壁層上的通道插塞。
一種製造半導體裝置的方法可包含在基板的第一區域中形成鰭片主動區域。基板可包含第一區域以及第二區域。方法亦可包含在基板的第一區域以及第二區域中形成隔離區域。隔離區域可鄰近鰭片主動區域。所述方法可更包含在基板的第一區域中形成第一閘極線，在基板的第二區域中形成在隔離區域上延伸的第二閘極線，同時地移除安置於鰭片主動區域上的第一閘極線的一部分以在第一閘極線中形成第一凹座以及移除第二閘極線的一部分以在第二閘極線中形成第二凹座，移除由第一閘極線的第一凹座暴露的鰭片主動區域的一部分以在鰭片主動區域中形成第三凹座，以及在第一凹座以及第三凹座中形成第一絕緣核心圖案以及在第二凹座中形成第二絕緣核心圖案。第一閘極線可橫越鰭片主動區域且可在隔離區域上延伸。
在各種實施例中，方法可更包含在基板的第一區域中形成第三閘極線，在移除第一閘極線的一部分以形成第一凹座以及移除第二閘極線的一部分以形成第二凹座的同時，移除安置於隔離區域上的第三閘極線的一部分以在第三閘極線中形成第四凹座，以及在第三凹座中形成第三絕緣核心圖案。第三閘極線可橫越鰭片主動區域以及隔離區域。
根據各種實施例，第一絕緣核心圖案、第二絕緣核心圖案與第三絕緣核心圖案的上表面可共平面。
在各種實施例中，第一絕緣核心圖案以及第二絕緣核心圖案可包含氮化矽。
根據各種實施例，所述方法亦可包含在同時地移除第一閘極線的一部分以及第二閘極線的一部分前，在鄰近第一閘極線的一側的鰭片主動區域中形成源極/汲極區域。
現將參看繪示一些實例實施例的隨附圖式更充分地描述各種實施例。然而， 本發明概念可以不同形式體現且不應解釋為限於本文所闡明的實施例。相反地， 提供此等實施例以使本發明透徹且完整， 且將對熟習此項技術者充分地傳達本發明概念。
本文中使用的術語僅用於描述特定實施例的目的，且並不意欲限制本發明概念。如本文中所使用，除非上下文另外清晰地指示，否則單數形式｢一」以及｢所述」意欲亦包含複數形式。應進一步理解，術語｢包括」及/或｢包含」在用於本說明書中時指定所陳述特徵、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、步驟、操作、元件、組件及/或其群組的存在或添加。
應理解，當一元件或層被稱作在另一元件或層｢上」、｢連接至」或｢耦接至」另一元件或層時，其可直接在另一元件或層上、直接連接至或耦接至另一元件或層，或可能存在插入的元件或層。相比之下，當一元件被稱作｢直接」在另一元件或層｢上」、｢直接連接至」或｢直接耦接至」另一元件或層時，不存在插入的元件或層。如本文中所使用，術語｢及/或」包含相關聯所列項目中的一或多者的任何以及所有組合。
諸如｢在……下」、｢在……下方」、｢下部」、｢在……上方」、｢上部」以及類似者的空間相對術語可在本文中用於使在描述如在圖中所說明的一個元件或特徵與另一元件或特徵的關係時的描述容易。應理解，空間相對術語意欲涵蓋裝置在使用或操作中除圖中描繪的定向外的不同定向。舉例而言，若翻轉圖中的裝置，則描述為「在」其他元件或特徵「下方」或「下」的元件將定向「在」其他元件或特徵「上方」。因此，術語「在……下方」可涵蓋上方及下方的兩個定向。裝置可以其他方式定向（旋轉90度或處於其他定向），且本文中所用的空間相對描述詞可相應地作出解釋。
將參看為理想視圖的橫截面圖及/或平面圖來描述本發明概念的實例實施例。為了有效描述圖式中的技術內容，誇示了層以及區的厚度。可藉由製造技術及/或容許度來修改實施例的形式。因此，本發明概念的實施例並不意欲限於說明的具體形式，且包含根據製造製程產生的形式的修改。舉例而言，以直角說明的蝕刻區可為圓的或具有預定曲率。因此，圖式中所說明的區具有概括性質，且區的形狀為裝置的區的所說明的特殊形式，且並不意欲限於本發明概念的範疇。
下文，貫穿說明書，圖式中的相似參考數字表示相似元件。因此，雖然相似參考數字或類似參考數字並未在圖式中提到或描述，但其將參看其他圖式來描述。另外，雖然未說明參考數字，但將參看其他圖式來對其描述。
圖1為根據本發明概念的一些實施例的半導體裝置的佈局。
參看圖1，根據本發明概念的一些實施例的半導體裝置可包含絕緣的場區FA以及導電的主動區AA。
場區FA可包含在隔離區域110上在Y方向上延伸的場閘極線。
場閘極線可包含切割場閘極線以及虛設場閘極圖案30。切割場閘極線可包含具有相對窄的寬度的第一切割場閘極圖案10以及具有相對寬的寬度的第二切割場閘極圖案20。第一切割場閘極圖案10以及第二切割場閘極圖案20各可由重疊第一切割場閘極圖案10以及第二切割場閘極圖案20的場閘極切割區塊CZ1分開。
場閘極切割區塊CZ1可分開第一切割場閘極圖案10與第二切割場閘極圖案20中的每一者，且可在X方向上延伸。虛設場閘極圖案30可連續地在Y方向上延伸，而不由場閘極切割區塊CZ1分開。
主動區AA可包含平行於X方向延伸的鰭片主動區域130、隔離區域110以及第一鰭片閘極圖案40、第二鰭片閘極線圖案50以及對接閘極圖案60。第一鰭片閘極圖案40、第二鰭片閘極圖案50以及對接閘極圖案60在Y方向上延伸以與鰭片主動區域130以及隔離區域110相交。
鰭片主動區域130與隔離區域110可交替地安置於Y方向上。
對接閘極圖案60可與每一鰭片主動區域130以及隔離區域110的一個端部分部分地重疊與相交。舉例而言，對接閘極圖案60可不完全與鰭片主動區域130相交。
第一鰭片閘極圖案40以及第二鰭片閘極圖案50以及對接閘極圖案60各可由重疊第一鰭片閘極圖案40以及第二鰭片閘極圖案50以及對接閘極圖案60的鰭片閘極切割區塊CZ2分開。鰭片閘極切割區塊CZ2可在X方向上延伸，且分開第一鰭片閘極圖案40以及第二鰭片閘極圖案50以及對接閘極圖案60。
鰭片主動區域130中的一些可由重疊鰭片主動區域130中的一些的鰭片主動切割區塊CZ3分開。鰭片主動切割區塊CZ3可重疊第二鰭片閘極圖案50的一部分，可在Y方向上延伸，且可分開鰭片主動區域130中的一些。第二鰭片閘極圖案50可不延伸或可不形成於鰭片主動切割區塊CZ3中。舉例而言，重疊鰭片主動切割區塊CZ3的第二鰭片閘極圖案50的一部分經移除且不形成。
鰭片閘極切割區塊CZ2與鰭片主動切割區塊CZ3可部分重疊。替代地，可將鰭片閘極切割區塊CZ2與鰭片主動切割區塊CZ3合併為一個切割區塊。
圖2A至圖2C為根據本發明概念的一些實施例的沿著圖1的線I-I'、II-II'以及III-III'截取的半導體裝置的橫截面圖。
參看圖2A至圖2C，根據本發明概念的一些實施例的半導體裝置可包含形成於包含場區FA以及主動區AA的基板100中的隔離區域110，以及由隔離區域110界定的鰭片主動區域130。
基板100可包含矽晶圓。
隔離區域110可包含深溝槽111、淺溝槽112以及完全填充深溝槽111且部分填充淺溝槽112的溝槽絕緣材料113。溝槽絕緣材料113可包含（例如）氧化矽。鰭片主動區域130可向上凸出超出隔離區域110的上表面。鰭片主動區域130可為基板100的一部分。
表面絕緣層132可形成於鰭片主動區域130上。表面絕緣層132可包含（例如）藉由鰭片主動區域130的表面的氧化而形成的經氧化的矽。
半導體裝置可包含形成於場區FA的隔離區域110上的切割場閘極圖案以及虛設場閘極圖案30。切割場閘極圖案可包含具有相對窄的寬度的第一切割場閘極圖案10以及具有相對寬的寬度的第二切割場閘極圖案20。如參看圖1所描述，第一切割場閘極圖案10以及第二切割場閘極圖案20中的每一者可由重疊第一切割場閘極圖案10以及第二切割場閘極圖案20的場閘極切割區塊CZ1分開。
半導體裝置可包含安置於主動區AA的隔離區域110以及鰭片主動區域130上的第一鰭片閘極圖案40、第二鰭片閘極圖案50以及對接閘極圖案60。如參看圖1所描述，第一鰭片閘極圖案40以及第二鰭片閘極圖案50以及對接閘極圖案60中的每一者可由重疊第一鰭片閘極圖案40以及第二鰭片閘極圖案50以及對接閘極圖案60的鰭片閘極切割區塊CZ2分開，且第二鰭片閘極圖案50的一部分可由重疊第二鰭片閘極圖案50的部分的鰭片主動切割區塊CZ3移除。
參看圖2A，在重疊圖1的場閘極切割區塊CZ1的區域中，第一切割場閘極圖案10可包含第一切割場閘極核心10C，且第二切割場閘極圖案20可包含第二切割場閘極核心20C。第一切割場閘極核心10C以及第二切割場閘極核心20C的底部可凸出至隔離區域110內。舉例而言，第一切割場閘極核心10C可包含氮化矽，且第二切割場閘極核心20C可包含氧化矽。
在不重疊圖1的鰭片閘極切割區塊CZ2的區域中，第一鰭片閘極圖案40可包含第一鰭片閘極絕緣層41、第一鰭片閘極障壁層42以及第一鰭片閘極電極43，且對接閘極圖案60可包含對接閘極絕緣層61、對接閘極障壁層62以及對接閘極電極63。半導體裝置可包含在鰭片主動凹座130R中的鰭片主動核心130C。鰭片主動核心130C可包含（例如）氮化矽。
半導體裝置可更包含從鰭片主動區域130的表面凸出以及凸出至鰭片主動區域130內的源極/汲極區域135。源極/汲極區域135鄰近鰭片主動區域130中的第一鰭片閘極圖案40以及第二鰭片閘極圖案50。源極/汲極區域135可包含藉由磊晶生長製程形成的（例如）矽鍺（SiGe）、碳化矽（SiC）或矽（Si）。
半導體裝置可更包含填充第一切割場閘極圖案10、第二切割場閘極圖案20、虛設場閘極圖案30、第一鰭片閘極圖案40、第二鰭片閘極圖案50與對接閘極圖案60之間的間隙的第一層間絕緣層171。第一切割場閘極圖案10、第二切割場閘極圖案20、虛設場閘極圖案30、第一鰭片閘極圖案40、第二鰭片閘極圖案50、對接閘極圖案60與第一層間絕緣層171的上表面可共平面。第一層間絕緣層171可包含（例如）氧化矽。
半導體裝置可更包含形成於第一切割場閘極圖案10、第二切割場閘極圖案20、虛設場閘極圖案30、第一鰭片閘極圖案40、第二鰭片閘極圖案50、對接閘極圖案60以及第一層間絕緣層171上的第一擋止層181。第一擋止層181可經形成以水平的延伸且平坦。第一擋止層181可包含氮化矽。
半導體裝置可更包含連接至源極/汲極區域135且垂直延伸穿過第一擋止層181以及第一層間絕緣層171的接觸圖案140。接觸圖案140可包含矽化物層141、接觸障壁層142以及接觸插塞143，且接觸圖案140可直接形成於源極/汲極區域135上。矽化物層141可包含金屬矽化物，諸如，矽化鎢（WSi）、矽化鈦（TiSi）、矽化鎳（NISi）或矽化鈷（CoSi）。接觸障壁層142可包含諸如氮化鈦（TiN）的障壁金屬。接觸插塞143可包含諸如鎢（W）的金屬。接觸圖案140與第一擋止層181的上表面可共平面。半導體裝置可更包含形成於接觸圖案140以及第一擋止層181上的第二擋止層182。第二擋止層182可包含（例如）氮化矽。
半導體裝置可更包含形成於第二擋止層182上的第二層間絕緣層172。第二層間絕緣層172可包含（例如）氧化矽。
半導體裝置可更包含接觸接觸圖案140且垂直延伸穿過第二層間絕緣層172以及第二擋止層182的通道圖案150。通道圖案150可包含通道障壁層151以及通道插塞152。通道障壁層151可包含諸如氮化鈦（TiN）的障壁金屬。通道插塞152可包含諸如鎢（W）的金屬。
半導體裝置可更包含形成於通道圖案150以及第二層間絕緣層172上的金屬互連件160。金屬互連件160可水平地延伸。金屬互連件160可包含諸如鎢（W）的金屬。
半導體裝置可更包含覆蓋第二層間絕緣層172上的金屬互連件160的第三層間絕緣層173。第三層間絕緣層173可包含氧化矽或氮化矽。
參看圖2B，在不重疊圖1的場閘極切割區塊CZ1的區域中，第一切割場閘極圖案10可包含第一切割場閘極絕緣層11、第一切割場閘極障壁層12以及第一切割場閘極電極13，且第二切割場閘極圖案20可包含第二切割場閘極絕緣層21、第二切割場閘極障壁層22以及第二切割場閘極電極23。
在重疊圖1的鰭片閘極切割區塊CZ2的區域中，第一鰭片閘極圖案40可包含第一鰭片閘極核心40C，第二鰭片閘極圖案50可包含第二鰭片閘極核心50C，且對接閘極圖案60可包含對接閘極核心60C。
參看圖2C，在不重疊圖1的鰭片主動切割區塊CZ3的區域中，第二鰭片閘極圖案50可包含形成於凸出的鰭片主動區域130的表面上的表面絕緣層132上的第二鰭片閘極絕緣層51、第二鰭片閘極障壁層52以及第二鰭片閘極電極53，且在重疊圖1的鰭片主動切割區塊CZ3的區域中，可包含第二鰭片閘極核心50C以及鰭片主動核心130C。第二鰭片閘極核心50C可包含（例如）氮化矽。
第一切割場閘極絕緣層11、第二切割場閘極絕緣層21、虛設場閘極絕緣層31、第一鰭片閘極絕緣層41、第二鰭片閘極絕緣層51以及對接閘極絕緣層61各可包含諸如氧化鉿（HfO）、氧化鋁（AlO）或氧化鈦（TiO）的金屬氧化物。
第一切割場閘極障壁層12、第二切割場閘極障壁層22、虛設場閘極障壁層32、第一鰭片閘極障壁層42、第二鰭片閘極障壁層52以及對接閘極障壁層62各可包含諸如氮化鈦（TiN）或氮化鉭（TaN）的障壁金屬。
第一切割場閘極電極13、第二切割場閘極電極23、虛設場閘極電極33、第一鰭片閘極電極43、第二鰭片閘極電極53以及對接閘極電極63各可包含鎢（W）、銅（CU）、鋁（Al）或另一金屬。
半導體裝置可包含在第一切割場閘極圖案10的側表面上的第一切割場閘極間隙壁81、在第二切割場閘極圖案20的側表面上的第二切割場閘極間隙壁82、在虛設場閘極圖案30的側表面上的虛設場閘極間隙壁83、在第一鰭片閘極圖案40的側表面上的第一鰭片閘極間隙壁84、在第二鰭片閘極圖案50的側表面上的第二鰭片閘極間隙壁85以及在對接閘極圖案60的側表面上的對接閘極間隙壁86。
第一切割場閘極間隙壁81可形成於第一切割場閘極絕緣層11以及第一切割場閘極核心10C的側表面上。第二切割場閘極間隙壁82可形成於第二切割場閘極絕緣層21以及第二切割場閘極核心20C的側表面上。虛設場閘極間隙壁83可形成於虛設場閘極絕緣層31的側表面上。第一鰭片閘極間隙壁84可形成於第一鰭片閘極絕緣層41以及第一鰭片閘極核心40C的側表面上。第二鰭片閘極間隙壁85可形成於第二鰭片閘極絕緣層51、第二鰭片閘極核心50C以及鰭片主動核心130C的側表面上。對接閘極間隙壁86可形成於對接閘極絕緣層61以及對接閘極核心60C的側表面上。
基礎絕緣層131可形成於隔離區域110與第一層間絕緣層171之間、隔離區域110與第一切割場閘極間隙壁81、第二切割場閘極間隙壁82、虛設場閘極間隙壁83、第一鰭片閘極間隙壁84、第二鰭片閘極間隙壁85以及對接閘極間隙壁86之間。基礎絕緣層131可包含氧化矽。
圖3A至圖14C為描述根據本發明概念的一些實施例的製造半導體裝置的方法的橫截面圖。圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A以及圖14A為沿著圖1的線I-I'截取的橫截面圖，圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B、圖13B以及圖14B為沿著圖1的線II-II'截取的橫截面圖，且圖3C、圖4C、圖5C、圖6C、圖7C、圖8C、圖9C、圖10C、圖11C、圖12C、圖13C以及圖14C為沿著圖1的線III-III'截取的橫截面圖。
參看圖3A至圖3C，根據本發明概念的一些實施例的製造半導體裝置的方法可包含提供包含場區FA以及主動區AA的基板100，形成界定基板100上的鰭片主動區域130的隔離區域110，在鰭片主動區域130以及隔離區域110的表面上形成基礎絕緣層131，以及在基礎絕緣層131上形成犧牲閘極圖案以及第一切割場閘極間隙壁81、第二切割場閘極間隙壁82、虛設場閘極間隙壁83、第一鰭片閘極間隙壁84、第二鰭片閘極間隙壁85以及對接閘極間隙壁86。
基板100可包含單晶矽晶圓、矽鍺（SiGe）晶圓以及絕緣體上矽（SOI）晶圓中的一者。
隔離區域110可包含填充深溝槽111以及淺溝槽112的溝槽絕緣材料113。溝槽絕緣材料113可完全填充深溝槽111，且部分填充淺溝槽112。溝槽絕緣材料113可包含諸如東燃化學矽氮烷（Tonen silazane；TOSZ）或不摻雜的矽酸鹽玻璃（un-doped silicate glass；USG）的氧化矽。
基礎絕緣層131可藉由執行諸如化學氣相沈積（chemical vapor deposition；CVD）製程或原子分層沈積（atomic layered deposition；ALD）製程的沈積製程來保形地形成於鰭片主動區域130以及隔離區域110的表面上。基礎絕緣層131可包含氧化矽。
犧牲閘極圖案可包含犧牲第一切割場閘極圖案71、犧牲第二切割場閘極圖案72、犧牲虛設場閘極圖案73、犧牲第一鰭片閘極圖案74、犧牲第二鰭片閘極圖案75以及犧牲對接閘極圖案76。犧牲閘極圖案各可包含（例如）多晶矽。第一切割場閘極間隙壁81、第二切割場閘極間隙壁82、虛設場閘極間隙壁83、第一鰭片閘極間隙壁84、第二鰭片閘極間隙壁85以及對接閘極間隙壁86的形成可包含藉由執行ALD製程且接著執行回蝕製程來形成氮化矽層。
參看圖4A至圖4C，方法可包含形成源極/汲極區域135以及在犧牲閘極圖案之間形成第一層間絕緣層171。
源極/汲極區域135的形成可包含藉由移除基礎絕緣層131且使鰭片主動區域130在犧牲第一鰭片閘極圖案74與犧牲第二鰭片閘極圖案75之間以及在犧牲第二鰭片閘極圖案75與犧牲對接閘極圖案76之間凹進來形成源極/汲極凹座135R。源極/汲極區域135的形成亦可包含執行選擇性磊晶生長（selectively epitaxial growth；SEG）製程。源極/汲極區域135可包含矽鍺（SiGe）層、碳化矽（SiC）層或矽（Si）層。
第一層間絕緣層171的形成可包含形成氧化矽以覆蓋犧牲閘極圖案且填充犧牲閘極圖案之間的間隙，以及執行諸如化學機械拋光（chemical mechanical polishing；CMP）製程或回蝕製程的平坦化製程。
參看圖5A至圖5C，方法可包含形成第一遮罩圖案M1，以及藉由移除犧牲閘極圖案的部分（藉由將第一遮罩圖案M1用作蝕刻遮罩來執行矽蝕刻製程）來形成第一場閘極切割空間S1、第二場閘極切割空間S2、鰭片閘極切割空間S3以及鰭片主動切割空間S4。在一些實施例中，第一場閘極切割空間S1、第二場閘極切割空間S2、鰭片閘極切割空間S3以及鰭片主動切割空間S4可經由同一製程同時形成。應理解，｢同時形成」指在同一製造步驟中在大致（但未必精確）相同時間形成。
第一遮罩圖案M1可包含分別對應於圖1的場閘極切割區塊CZ1、鰭片閘極切割區塊CZ2以及鰭片主動切割區塊CZ3的場閘極切割開口O1、鰭片閘極切割開口O2以及鰭片主動切割開口O3。
基礎絕緣層131可因移除犧牲第一切割場閘極圖案71、犧牲第二切割場閘極圖案72、犧牲第一鰭片閘極圖案74、犧牲第二鰭片閘極圖案75以及犧牲對接閘極圖案76的在場閘極切割開口O1、鰭片閘極切割開口O2以及鰭片主動切割開口O3中暴露的部分而暴露。
第一遮罩圖案M1可包含硬式遮罩。舉例而言，第一遮罩圖案M1可包含氧化矽、氮化矽或旋塗式硬式遮罩（spin on hardmask；SOH）。
第一層間絕緣層171以及第一切割場閘極間隙壁81、第二切割場閘極間隙壁82、第一鰭片閘極間隙壁84、第二鰭片閘極間隙壁85以及對接閘極間隙壁86的在場閘極切割開口O1、鰭片閘極切割開口O2以及鰭片主動切割開口O3中暴露的上部部分可凹進。
參看圖6A至圖6C，方法可包含藉由移除在鰭片主動切割空間S4中暴露的基礎絕緣層131且使鰭片主動區域130凹進來形成鰭片主動凹座130R。
第一場閘極切割空間S1、第二場閘極切割空間S2以及鰭片閘極切割空間S3中暴露的隔離區域110可凹進。
參看圖7A至圖7C，方法可包含形成完全或部分填充第一場閘極切割空間S1以及第二場閘極切割空間S2、鰭片閘極切割空間S3、鰭片主動切割空間S4以及鰭片主動凹座130R之絕緣的核心層90。在一些實施例中，絕緣的核心層90可半保形地形成。
舉例而言，第一場閘極切割空間S1、鰭片閘極切割空間S3、鰭片主動切割空間S4以及鰭片主動凹座130R可完全填充有核心層90，且第二場閘極切割空間S2可部分填充有核心層90。核心層90可包含（例如）氮化矽。
參看圖8A至圖8C，方法可包含藉由部分移除核心層90（藉由執行斜切製程）來形成第一切割場閘極核心10C、第一鰭片閘極核心40C、第二鰭片閘極核心50C、對接閘極核心60C以及鰭片主動核心130C。
可完全移除第二場閘極切割空間S2中的核心層90。斜切製程可包含各向同性回蝕製程。舉例而言，核心層90可藉由移除形成於第一遮罩圖案M1或第一層間絕緣層171上的核心層90的部分來形成填充第一場閘極切割空間S1、鰭片閘極切割空間S3、鰭片主動切割空間S4、鰭片主動凹座130R的第一切割場閘極核心10C、第一鰭片閘極核心40C、第二鰭片閘極核心50C、對接閘極核心60C以及鰭片主動核心130C。
參看圖9A至圖9C，方法可包含形成氧化矽，移除第一遮罩圖案M1以及藉由執行諸如CMP製程的平坦化製程來暴露犧牲閘極圖案。
其餘犧牲閘極圖案、第一層間絕緣層171、第一切割場閘極間隙壁81、第二切割場閘極間隙壁82、虛設場閘極間隙壁83、第一鰭片閘極間隙壁84、第二鰭片閘極間隙壁85以及對接閘極間隙壁86、第一切割場閘極核心10C、第二切割場閘極核心20C、第一鰭片閘極核心40C以及第二鰭片閘極核心50C、對接閘極核心60C與鰭片主動核心130C的上表面可共平面。
參看圖10A至圖10C，方法可包含藉由移除暴露的犧牲閘極圖案（藉由執行矽蝕刻製程）來形成閘極電極空間10S、20S、30S、40S、50S以及60S，以及藉由執行洗滌製程或濕式氧化製程在於閘極電極空間40S、50S以及60S中暴露的鰭片主動區域130的表面上形成薄的表面絕緣層132。因此，表面絕緣層132可包含經氧化的矽。
參看圖11A至圖11C，方法可包含在閘極電極空間10S、20S、30S、40S、50S以及60S中形成第一切割場閘極圖案10、第二切割場閘極圖案20、虛設場閘極圖案30、第一鰭片閘極圖案40、第一鰭片閘極電極50以及對接閘極圖案60，以及形成第一擋止層181。
第一切割場閘極圖案10、第二切割場閘極圖案20、虛設場閘極圖案30、第一鰭片閘極圖案40、第一鰭片閘極電極50以及對接閘極圖案60可分別包含第一切割場閘極絕緣層11、第二切割場閘極絕緣層21、虛設場閘極絕緣層31、第一鰭片閘極絕緣層41、第二鰭片閘極絕緣層51以及對接閘極絕緣層61，第一切割場閘極障壁層12、第二切割場閘極障壁層22、虛設場閘極障壁層32、第一鰭片閘極障壁層42、第二鰭片閘極障壁層52、以及對接閘極障壁層62，以及第一切割場閘極電極13、第二切割場閘極電極23、虛設場閘極電極33、第一鰭片閘極電極43、第二鰭片閘極電極53以及對接閘極電極63。第一切割場閘極絕緣層11、第二切割場閘極絕緣層21、虛設場閘極絕緣層31、第一鰭片閘極絕緣層41、第二鰭片閘極絕緣層51以及對接閘極絕緣層61各可包含諸如氧化鉿（HfO）或氧化鋁（AlO）的金屬氧化物。第一切割場閘極障壁層12、第二切割場閘極障壁層22、虛設場閘極障壁層32、第一鰭片閘極障壁層42、第二鰭片閘極障壁層52、以及對接閘極障壁層62各可包含諸如氮化鈦（TiN）的障壁金屬。第一切割場閘極電極13、第二切割場閘極電極23、虛設場閘極電極33、第一鰭片閘極電極43、第二鰭片閘極電極53以及對接閘極電極63各可包含包含鎢（W）、鈦（Ti）、鉭（Ta）、鋁（Al）及/或氮（N）的金屬化合物或金屬合金。
第一切割場閘極絕緣層11、第二切割場閘極絕緣層21、虛設場閘極絕緣層31、第一鰭片閘極絕緣層41、第二鰭片閘極絕緣層51以及對接閘極絕緣層61各可按｢U」形形成於隔離區域110、表面絕緣層132以及第一切割場閘極間隙壁81、第二切割場閘極間隙壁82、虛設場閘極間隙壁83、第一鰭片閘極間隙壁84、第二鰭片閘極間隙壁85以及對接閘極間隙壁86上。第一切割場閘極障壁層12、第二切割場閘極障壁層22、虛設場閘極障壁層32、第一鰭片閘極障壁層42、第二鰭片閘極障壁層52、以及對接閘極障壁層62各可按｢U」形形成於第一切割場閘極絕緣層11、第二切割場閘極絕緣層21、虛設場閘極絕緣層31、第一鰭片閘極絕緣層41、第二鰭片閘極絕緣層51以及對接閘極絕緣層61上。第一切割場閘極電極13、第二切割場閘極電極23、虛設場閘極電極33、第一鰭片閘極電極43、第二鰭片閘極電極53以及對接閘極電極63各可為實心的且可由第一切割場閘極障壁層12、第二切割場閘極障壁層22、虛設場閘極障壁層32、第一鰭片閘極障壁層42、第二鰭片閘極障壁層52、以及對接閘極障壁層62包圍。第一擋止層181可具有平坦上表面。第一擋止層181可包含氮化矽。
參看圖12A至圖12C，方法可包含在第一擋止層181上形成第二遮罩圖案M2，藉由蝕刻第一擋止層181以及第一層間絕緣層171（藉由將第二遮罩圖案M2用作蝕刻遮罩來執行蝕刻製程）來形成暴露源極/汲極區域135的接觸孔140H，以及在暴露的源極/汲極區域135上形成矽化物層141。
由於存在鰭片主動核心130C，因此第二遮罩圖案M2可形成得比接觸孔140H寬，且因此對準裕度可增大。
矽化物層141的形成可包含藉由執行矽化製程來矽化暴露的源極/汲極區域135的表面。因此，矽化物層141可包含矽化鈦（TiSi）、矽化鎢（WSi）、矽化鎳（NiSi）、矽化鈷（CoSi）或另一金屬矽化物。第二遮罩圖案M2可包含光致抗蝕劑或多晶矽。接著，可移除第二遮罩圖案M2。
參看圖13A至圖13C，方法可包含使用CMP製程在接觸孔140H中形成接觸圖案140，以及在接觸圖案140上形成第二擋止層182。
接觸圖案140可包含接觸障壁層142以及接觸插塞143。接觸障壁層142可包含諸如氮化鈦（TiN）的障壁金屬化合物。接觸插塞143可包含諸如鎢（W）的金屬。第二擋止層182可包含氮化矽。
可經由自對準方法形成接觸圖案140。舉例而言，當執行CMP製程時，可將鰭片主動核心130C用作平坦化擋止層，甚至在第一擋止層181經移除時。另外，甚至當藉由移除第一擋止層181來暴露第一切割場閘極圖案10、第二切割場閘極圖案20、虛設場閘極圖案30、第一鰭片閘極圖案40、第一鰭片閘極電極50以及對接閘極圖案60的第一切割場閘極電極13、第二切割場閘極電極23、虛設場閘極電極33、第一鰭片閘極電極43、第二鰭片閘極電極53以及對接閘極電極63時，第二擋止層182仍可減少對第一切割場閘極電極13、第二切割場閘極電極23、虛設場閘極電極33、第一鰭片閘極電極43、第二鰭片閘極電極53以及對接閘極電極63的物理以及化學損壞。
參看圖14A至圖14C，方法可包含在第二擋止層182上形成第二層間絕緣層172，以及形成連接至接觸圖案140且垂直延伸穿過第二層間絕緣層172的通道圖案150。第二層間絕緣層172可包含氧化矽。
通道圖案150可包含通道障壁層151以及通道插塞152。通道障壁層151可包含諸如氮化鈦（TiN）的障壁金屬化合物。通道插塞152可包含諸如鎢（W）的金屬。
接著，如參看圖2A至圖2C所描述，方法可包含在通道圖案150上形成金屬互連件160，以及形成覆蓋金屬互連件160的第三層間絕緣層173。
金屬互連件160可水平地延伸。金屬互連件160可包含諸如鎢（W）的金屬。第三層間絕緣層173可包含氧化矽或氮化矽。擋止層可進一步形成於第二層間絕緣層172與第三層間絕緣層173之間。
圖15A為說明根據本發明概念的一些實施例的半導體模組2200的圖。參看圖15A，根據本發明概念的一些實施例的半導體模組2200可包含安裝於模組基板2210上的處理器2220以及半導體裝置2230。處理器2220或半導體裝置2230可包含根據本發明概念的一些實施例的半導體裝置。可將導電輸入/輸出端子2240安置於模組基板2210的至少一側上。
圖15B為說明根據本發明概念的一些實施例的電子系統2300的方塊圖。參看圖15B，根據本發明概念的一些實施例的電子系統2300可包含主體2310、顯示單元2360以及外部設備2370。主體2310可包含微處理器單元2320、電源供應器2330、功能單元2340及/或顯示控制器單元2350。主體2310可包含具有PCB或類似者的系統板或主機板，及/或殼體。微處理器單元2320、電源供應器2330、功能單元2340以及顯示控制器單元2350可安裝或安置於主體2310的上表面上或主體2310內部。顯示單元2360可安置於主體2310的上表面上或主體2310內部/外部。顯示單元2360可顯示由顯示控制器單元2350處理的圖像。舉例而言，顯示單元2360可包含液晶顯示器（liquid crystal display；LCD）、主動矩陣有機發光二極體（active matrix organic light emitting diode；AMOLED）或各種顯示面板。顯示單元2360可包含觸控式螢幕。因此，顯示單元2360可具有輸入/輸出功能。電源供應器2330可將電流或電壓供應至微處理器單元2320、功能單元2340、顯示控制器單元2350等。電源供應器2330可包含充電電池組、用於乾式電池的插口或電壓/電流轉換器。微處理器單元2320可自電源供應器2330接收電壓以控制功能單元2340以及顯示單元2360。舉例而言，微處理器單元2320可包含CPU或應用程式處理器（application processor；AP）。功能單元2340可包含觸控板、觸控式螢幕、揮發性/非揮發性記憶體、記憶卡控制器、相機、照明、音訊以及動畫播放處理器、無線電天線、揚聲器、麥克風、USB埠或具有其他各種功能的單元。微處理器單元2320或功能單元2340可包含根據本發明概念的一些實施例的半導體裝置。
參看圖15C，根據本發明概念的一些實施例的電子系統2400可包含使用匯流排2420執行資料通信的微處理器2414、記憶體2412以及使用者介面2418。微處理器2414可包含CPU或AP。電子系統2400可更包含與微處理器2414直接通信的RAM 2416。微處理器2414及/或RAM 2416可組裝於單一封裝內。使用者介面2418可用以將資料輸入至電子系統2400，或自電子系統2400輸出資料。舉例而言，使用者介面2418可包含觸控板、觸控式螢幕、鍵盤、滑鼠、掃描儀、語音偵測器、陰極光線管（cathode ray tube；CRT）監視器、LCD、AMOLED、電漿顯示板（plasma display pad；PDP）、印表機、照明或各種輸入/輸出裝置。記憶體2412可儲存微處理器2414的操作碼、由微處理器2414處理的資料或自外部接收的資料。記憶體2412可包含記憶體控制器、硬碟或固態磁碟機（solid state drive；SSD）。微處理器2414、RAM 2416及/或記憶體2412可包含根據本發明概念的一些實施例的半導體裝置。
根據本發明概念的一些實施例的半導體裝置以及其製造方法，可使用鰭片主動切割方法實施單一擴散破壞（single diffusion break；SDB）結構。
根據本發明概念的一些實施例的半導體裝置以及其製造方法，同時切割鰭片主動區域與閘極圖案，且因此可簡化所述方法。
根據本發明概念的一些實施例的半導體裝置以及其製造方法，絕緣材料形成於鄰近接觸圖案的鰭片主動區域中的凹座中，且接觸圖案因此可藉由自對準製程而形成。
儘管已描述幾個實施例，但本領域的技術人員將易於瞭解，在不實質上脫離新穎教示以及優勢的實施例中，許多修改為可能的。因此，所有此等修改意欲包含於如申請專利範圍中所界定的本發明概念的範疇內。
10‧‧‧第一切割場閘極圖案
10C‧‧‧第一切割場閘極核心
10S、20S、30S、40S、50S、60S‧‧‧閘極電極空間
11‧‧‧第一切割場閘極絕緣層
12‧‧‧第一切割場閘極障壁層
13‧‧‧第一切割場閘極電極
20‧‧‧第二切割場閘極圖案
20C‧‧‧第二切割場閘極核心
21‧‧‧第二切割場閘極絕緣層
22‧‧‧第二切割場閘極障壁層
23‧‧‧第二切割場閘極電極
30‧‧‧虛設場閘極圖案
31‧‧‧虛設場閘極絕緣層
32‧‧‧虛設場閘極障壁層
33‧‧‧虛設場閘極電極
40‧‧‧第一鰭片閘極圖案
40C‧‧‧第一鰭片閘極核心
41‧‧‧第一鰭片閘極絕緣層
42‧‧‧第一鰭片閘極障壁層
43‧‧‧第一鰭片閘極電極
50‧‧‧第二鰭片閘極圖案
50C‧‧‧第二鰭片閘極核心
51‧‧‧第二鰭片閘極絕緣層
52‧‧‧第二鰭片閘極障壁層
53‧‧‧第二鰭片閘極電極
60‧‧‧對接閘極圖案
60C‧‧‧對接閘極核心
61‧‧‧對接閘極絕緣層
62‧‧‧對接閘極障壁層
63‧‧‧對接閘極電極
71‧‧‧犧牲第一切割場閘極圖案
72‧‧‧犧牲第二切割場閘極圖案
73‧‧‧犧牲虛設場閘極圖案
74‧‧‧犧牲第一鰭片閘極圖案
75‧‧‧犧牲第二鰭片閘極圖案
76‧‧‧犧牲對接閘極圖案
81‧‧‧第一切割場閘極間隙壁
82‧‧‧第二切割場閘極間隙壁
83‧‧‧虛設場閘極間隙壁
84‧‧‧第一鰭片閘極間隙壁
85‧‧‧第二鰭片閘極間隙壁
86‧‧‧對接閘極間隙壁
90‧‧‧核心層
100‧‧‧基板
110‧‧‧隔離區域
111‧‧‧深溝槽
112‧‧‧淺溝槽
113‧‧‧溝槽絕緣材料
130‧‧‧鰭片主動區域
130C‧‧‧鰭片主動核心
130R‧‧‧鰭片主動凹座
131‧‧‧基礎絕緣層
132‧‧‧表面絕緣層
135‧‧‧源極/汲極區域
135R‧‧‧源極/汲極凹座
140‧‧‧接觸圖案
140H‧‧‧接觸孔
141‧‧‧矽化物層
142‧‧‧接觸障壁層
143‧‧‧接觸插塞
150‧‧‧通道圖案
151‧‧‧通道障壁層
152‧‧‧通道插塞
160‧‧‧金屬互連件
171‧‧‧第一層間絕緣層
172‧‧‧第二層間絕緣層
173‧‧‧第三層間絕緣層
181‧‧‧第一擋止層
182‧‧‧第二擋止層
2200‧‧‧半導體模組
2210‧‧‧模組基板
2220‧‧‧處理器
2230‧‧‧半導體裝置
2240‧‧‧導電輸入/輸出端子
2300、2400‧‧‧電子系統
2310‧‧‧主體
2320‧‧‧微處理器單元
2330‧‧‧電源供應器
2340‧‧‧功能單元
2350‧‧‧顯示控制器單元
2360‧‧‧顯示單元
2370‧‧‧外部設備
2412‧‧‧記憶體
2414‧‧‧微處理器
2416‧‧‧RAM
2418‧‧‧使用者介面
2420‧‧‧匯流排
AA‧‧‧主動區
CZ1‧‧‧場閘極切割區塊
CZ2‧‧‧鰭片閘極切割區塊
CZ3‧‧‧鰭片主動切割區塊
FA‧‧‧場區
M1‧‧‧第一遮罩圖案
M2‧‧‧第二遮罩圖案
O1‧‧‧場閘極切割開口
O2‧‧‧鰭片閘極切割開口
O3‧‧‧鰭片主動切割開口
S1‧‧‧第一場閘極切割空間
S2‧‧‧第二場閘極切割空間
S3‧‧‧鰭片閘極切割空間
S4‧‧‧鰭片主動切割空間
本發明概念的前述以及其他特徵以及優勢將自本發明概念的一些實施例的更特定描述顯而易見， 如隨附圖式中所說明。圖1 為根據本發明概念的一些實施例的半導體裝置的佈局。圖2A 至圖2C 為根據本發明概念的一些實施例的沿著圖1 的線I-I'、II-II'以及III-III'截取的半導體裝置的橫截面圖。圖3A 至圖14C 為描述根據本發明概念的一些實施例的製造半導體裝置的方法的橫截面圖。圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A、圖12A、圖13A 以及圖14A為沿著圖1 的線I-I'截取的橫截面圖， 圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B、圖12B、圖13B 以及圖14B 為沿著圖1 的線II-II'截取的橫截面圖，且圖3C、圖4C、圖5C、圖6C、圖7C、圖8C、圖9C、圖10C、圖11C、圖12C、圖13C 以及圖14C 為沿著圖1 的線III-III'截取的橫截面圖。圖15A 為說明根據本發明概念的一些實施例的半導體模組的圖。圖15B 以及圖15C 為說明根據本發明概念的一些實施例的電子系統的方塊圖。

Claims (20)

  1. 一種製造半導體裝置的方法，包括： 在基板上形成界定鰭片主動區域的隔離區域； 在所述隔離區域上形成犧牲場閘極圖案以及在所述鰭片主動區域上形成犧牲鰭片閘極圖案； 在所述犧牲場閘極圖案與所述犧牲鰭片閘極圖案之間形成第一層間絕緣層； 藉由移除所述犧牲場閘極圖案的第一部分來形成包含暴露所述隔離區域的表面的第一凹座的場閘極切割區塊以及藉由移除所述犧牲鰭片閘極圖案的第一部分來形成包含暴露所述鰭片主動區域的表面的第二凹座的鰭片主動切割區塊； 藉由移除在所述鰭片主動切割區塊的所述第二凹座中暴露的所述鰭片主動區域來形成鰭片主動凹座； 藉由分別在所述場閘極切割區塊的所述第一凹座以及所述鰭片主動凹座中形成絕緣材料來形成場閘極核心以及鰭片主動核心； 藉由移除所述犧牲場閘極圖案的第二部分來形成場閘極電極開口以及藉由移除所述犧牲鰭片閘極圖案的第二部分來形成鰭片閘極電極開口；以及 在所述場閘極電極開口中形成場閘極圖案以及在所述鰭片閘極電極開口中形成鰭片閘極圖案。
  2. 如申請專利範圍第1項所述的製造半導體裝置的方法，其更包括使用沈積製程在所述鰭片主動區域與所述犧牲鰭片閘極圖案之間形成基礎絕緣層。
  3. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述隔離區域的形成包括： 在所述基板中形成包括深溝槽以及淺溝槽的溝槽；以及 形成填充所述深溝槽且部分填充所述淺溝槽的溝槽絕緣材料。
  4. 如申請專利範圍第1項所述的製造半導體裝置的方法，其中所述犧牲場閘極圖案以及所述犧牲鰭片閘極圖案包括多晶矽，所述第一層間絕緣層包括氧化矽，且所述場閘極核心以及所述鰭片主動核心包括氮化矽。
  5. 如申請專利範圍第1項所述的製造半導體裝置的方法，更包括： 藉由移除所述犧牲鰭片閘極圖案的第三部分來形成包括第三凹座的鰭片閘極切割區塊；以及 藉由在所述鰭片閘極切割區塊的所述第三凹座中形成絕緣材料來形成鰭片閘極核心。
  6. 如申請專利範圍第1項所述的製造半導體裝置的方法，更包括： 在所述隔離區域上形成犧牲虛設閘極圖案； 藉由移除所述犧牲虛設閘極圖案來形成虛設閘極電極開口；以及 在所述虛設閘極電極開口中形成虛設閘極圖案。
  7. 如申請專利範圍第1項所述的製造半導體裝置的方法，更包括： 形成重疊所述隔離區域與所述鰭片主動區域兩者的犧牲對接閘極圖案； 藉由移除所述犧牲對接閘極圖案來形成對接閘極電極開口；以及 在所述對接閘極電極開口中形成對接閘極圖案。
  8. 如申請專利範圍第1項所述的製造半導體裝置的方法，更包括： 在鄰近所述鰭片閘極圖案的所述鰭片主動區域中形成源極/汲極區域； 形成延伸穿過所述第一層間絕緣層且連接至所述源極/汲極區域的接觸圖案； 在所述接觸圖案上形成第二層間絕緣層；以及 形成延伸穿過所述第二層間絕緣層且連接至所述接觸圖案的通道圖案。
  9. 如申請專利範圍第8項所述的製造半導體裝置的方法，其中所述源極/汲極區域的形成包括執行磊晶生長製程，且 其中所述接觸圖案包括直接在所述源極/汲極區域上的矽化物層、在所述矽化物層上的接觸障壁層以及在所述接觸障壁層上的接觸插塞。
  10. 一種製造半導體裝置的方法，包括： 在基板中形成隔離區域，所述基板包括場區以及主動區，且所述隔離區域界定所述主動區中的鰭片主動區域； 在所述場區的所述隔離區域上形成犧牲第一場閘極圖案以及在所述主動區的所述鰭片主動區域以及所述隔離區域上形成犧牲第一鰭片閘極圖案以及犧牲第二鰭片閘極圖案； 藉由移除所述犧牲第一場閘極圖案的一部分來形成包括暴露所述隔離區域的第一凹座的第一場閘極切割區塊以及藉由移除所述犧牲第二鰭片閘極圖案的一部分來形成包括暴露所述鰭片主動區域的第二凹座的鰭片閘極切割區塊； 藉由移除在所述鰭片閘極切割區塊的所述第二凹座中暴露的所述鰭片主動區域的一部分來形成鰭片主動凹座； 分別在所述第一場閘極切割區塊的所述第一凹座、所述鰭片閘極切割區塊的所述第二凹座以及所述鰭片主動凹座中形成第一場閘極核心、鰭片閘極核心以及鰭片主動核心，其中所述第一場閘極核心、所述鰭片閘極核心與所述鰭片主動核心包括相同材料； 藉由移除所述犧牲第一鰭片閘極圖案的一部分來形成第一鰭片閘極電極開口；以及 在所述第一鰭片閘極電極開口中形成第一鰭片閘極圖案。
  11. 如申請專利範圍第10項所述的製造半導體裝置的方法，更包括： 在所述場區的所述隔離區域上形成犧牲第二場閘極圖案； 藉由移除所述犧牲第二場閘極圖案的一部分來形成包括第三凹座的第二場閘極切割區塊；以及 在所述第二場閘極切割區塊的所述第三凹座中形成第二場閘極核心。
  12. 如申請專利範圍第11項所述的製造半導體裝置的方法，其中所述第一場閘極核心、所述鰭片閘極核心以及所述鰭片主動核心包括氮化矽，且所述第二場閘極核心包括氧化矽。
  13. 如申請專利範圍第10項所述的製造半導體裝置的方法，更包括： 在所述場區的所述隔離區域上形成犧牲虛設場閘極圖案； 藉由移除所述犧牲虛設場閘極圖案來形成虛設場閘極電極開口；以及 在所述虛設場閘極電極開口中形成虛設場閘極圖案。
  14. 如申請專利範圍第10項所述的製造半導體裝置的方法，更包括： 在所述隔離區域以及所述主動區的所述鰭片主動區域上形成犧牲對接閘極圖案； 藉由移除所述犧牲對接閘極圖案來形成對接閘極電極開口；以及 在所述對接閘極電極開口中形成對接閘極圖案。
  15. 如申請專利範圍第10項所述的製造半導體裝置的方法，其中所述第一場閘極核心、所述鰭片閘極核心、所述鰭片主動核心與所述第一鰭片閘極圖案的上表面共平面。
  16. 一種製造半導體裝置的方法，包括： 在基板的第一區域中形成鰭片主動區域，所述基板包括所述第一區域以及第二區域； 在所述基板的所述第一區域以及所述第二區域中形成隔離區域，所述隔離區域鄰近所述鰭片主動區域； 在所述基板的所述第一區域中形成第一閘極線，所述第一閘極線橫越所述鰭片主動區域且在所述隔離區域上延伸； 在所述基板的所述第二區域中形成在所述隔離區域上延伸的第二閘極線； 同時地移除安置於所述鰭片主動區域上的所述第一閘極線的一部分以在所述第一閘極線中形成第一凹座，以及移除所述第二閘極線的一部分以在所述第二閘極線中形成第二凹座； 移除由所述第一閘極線的所述第一凹座暴露的所述鰭片主動區域的一部分以在所述鰭片主動區域中形成第三凹座；以及 在所述第一凹座以及所述第三凹座中形成第一絕緣核心圖案以及在所述第二凹座中形成第二絕緣核心圖案。
  17. 如申請專利範圍第16項所述的製造半導體裝置的方法，進一步包括： 在所述基板的所述第一區域中形成第三閘極線，所述第三閘極線橫越所述鰭片主動區域以及所述隔離區域； 在移除所述第一閘極線的一部分以形成所述第一凹座以及移除所述第二閘極線的一部分以形成所述第二凹座的同時，移除安置於所述隔離區域上的所述第三閘極線的一部分以在所述第三閘極線中形成第四凹座；以及 在所述第三凹座中形成第三絕緣核心圖案。
  18. 如申請專利範圍第17項所述的製造半導體裝置的方法，其中所述第一絕緣核心圖案、所述第二絕緣核心圖案與所述第三絕緣核心圖案的上表面共平面。
  19. 如申請專利範圍第16項所述的製造半導體裝置的方法，其中所述第一絕緣核心圖案以及所述第二絕緣核心圖案包括氮化矽。
  20. 如申請專利範圍第16項所述的製造半導體裝置的方法，其更包括在同時地移除所述第一閘極線的一部分與所述第二閘極線的一部分前，在鄰近所述第一閘極線的一側的所述鰭片主動區域中形成源極/汲極區域。
TW104128028A 2014-10-17 2015-08-27 製造半導體裝置的方法 TWI671823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0140977 2014-10-17
KR1020140140977A KR102264656B1 (ko) 2014-10-17 2014-10-17 게이트 코어들 및 핀 액티브 코어를 포함하는 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201616582A TW201616582A (zh) 2016-05-01
TWI671823B true TWI671823B (zh) 2019-09-11

Family

ID=55749706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128028A TWI671823B (zh) 2014-10-17 2015-08-27 製造半導體裝置的方法

Country Status (3)

Country Link
US (1) US9673300B2 (zh)
KR (1) KR102264656B1 (zh)
TW (1) TWI671823B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102233073B1 (ko) * 2014-12-03 2021-03-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102326316B1 (ko) * 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
KR102317646B1 (ko) 2015-04-14 2021-10-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102402482B1 (ko) * 2015-11-27 2022-05-25 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102524806B1 (ko) 2016-08-11 2023-04-25 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자
US9634138B1 (en) 2016-08-24 2017-04-25 Qualcomm Incorporated Field-effect transistor (FET) devices employing adjacent asymmetric active gate / dummy gate width layout
KR102549340B1 (ko) 2016-09-27 2023-06-28 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102314134B1 (ko) 2017-03-10 2021-10-18 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102330087B1 (ko) * 2017-04-03 2021-11-22 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9853028B1 (en) 2017-04-17 2017-12-26 International Business Machines Corporation Vertical FET with reduced parasitic capacitance
US10417369B2 (en) 2017-05-26 2019-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, corresponding mask and method for generating layout of same
US10396206B2 (en) * 2017-07-07 2019-08-27 Globalfoundries Inc. Gate cut method
US10283621B2 (en) * 2017-09-20 2019-05-07 Globalfoundries Inc. Method of forming vertical field effect transistors with self-aligned gates and gate extensions and the resulting structure
US10090382B1 (en) 2017-11-14 2018-10-02 Globalfoundries Inc. Integrated circuit structure including single diffusion break and end isolation region, and methods of forming same
US10403548B2 (en) 2017-11-14 2019-09-03 Globalfoundries Inc. Forming single diffusion break and end isolation region after metal gate replacement, and related structure
US10157796B1 (en) 2017-11-14 2018-12-18 Globalfoundries Inc. Forming of marking trenches in structure for multiple patterning lithography
US10388652B2 (en) 2017-11-14 2019-08-20 Globalfoundries Inc. Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same
US11062954B2 (en) 2018-01-17 2021-07-13 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US10916478B2 (en) 2018-02-20 2021-02-09 Globalfoundries U.S. Inc. Methods of performing fin cut etch processes for FinFET semiconductor devices
KR102402763B1 (ko) 2018-03-27 2022-05-26 삼성전자주식회사 반도체 장치
KR102563923B1 (ko) * 2018-04-10 2023-08-04 삼성전자 주식회사 집적회로 소자
KR102546305B1 (ko) 2018-04-20 2023-06-21 삼성전자주식회사 집적회로 소자
KR102593758B1 (ko) 2018-10-10 2023-10-25 삼성전자주식회사 반도체 장치
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
US10950506B2 (en) 2019-05-28 2021-03-16 International Business Machines Corporation Forming single and double diffusion breaks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8609510B1 (en) * 2012-09-21 2013-12-17 Globalfoundries Inc. Replacement metal gate diffusion break formation
US20140227857A1 (en) * 2013-02-08 2014-08-14 Samsung Electronics Co., Ltd. Methods of Fabricating Semiconductor Devices Including Fin-Shaped Active Regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735991B2 (en) 2011-12-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High gate density devices and methods
US8659097B2 (en) * 2012-01-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Control fin heights in FinFET structures
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8735993B2 (en) * 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8679911B2 (en) 2012-05-07 2014-03-25 Globalfoundries Inc. Cross-coupling-based design using diffusion contact structures
US9337318B2 (en) * 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8609510B1 (en) * 2012-09-21 2013-12-17 Globalfoundries Inc. Replacement metal gate diffusion break formation
US20140227857A1 (en) * 2013-02-08 2014-08-14 Samsung Electronics Co., Ltd. Methods of Fabricating Semiconductor Devices Including Fin-Shaped Active Regions

Also Published As

Publication number Publication date
US9673300B2 (en) 2017-06-06
TW201616582A (zh) 2016-05-01
KR102264656B1 (ko) 2021-06-14
KR20160045440A (ko) 2016-04-27
US20160111524A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
TWI671823B (zh) 製造半導體裝置的方法
TWI772378B (zh) 積體電路元件及其製造方法
KR102432268B1 (ko) 반도체 소자 및 그 제조 방법.
TWI727048B (zh) 半導體裝置及其製造方法
US9991257B2 (en) Semiconductor device having fin active regions and method of fabricating the same
KR102432894B1 (ko) 반도체 소자
TWI700812B (zh) 半導體裝置
US8999837B2 (en) Semiconductor device with air gap
KR102183038B1 (ko) 반도체 장치의 제조 방법
TWI685103B (zh) 半導體元件
KR102401486B1 (ko) 콘택 구조물을 포함하는 반도체 소자 및 그 제조 방법.
US9349633B2 (en) Semiconductor devices and methods of manufacturing the same
TWI685973B (zh) 在絕緣區域具有間隙壁的半導體元件
KR101843442B1 (ko) 반도체 소자 제조 방법
KR102059527B1 (ko) 점퍼 패턴 및 블로킹 패턴을 가진 반도체 소자
TW201715724A (zh) 半導體裝置
TW201701469A (zh) 半導體裝置
US8878293B2 (en) Semiconductor device having DC structure
TW201511285A (zh) 半導體元件以及提供該半導體元件的方法
TW201340295A (zh) 半導體元件及其製造方法
JP6629142B2 (ja) 半導体装置およびその製造方法
KR20160073700A (ko) 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
KR20160052950A (ko) 라이징 부 및 리세스 부를 갖는 컨택 패턴을 포함하는 반도체 소자
KR102070094B1 (ko) 저항 전극을 갖는 반도체 소자
KR20140130924A (ko) 반도체 장치 및 이의 제조 방법