TWI669518B - 測試裝置 - Google Patents

測試裝置 Download PDF

Info

Publication number
TWI669518B
TWI669518B TW107141435A TW107141435A TWI669518B TW I669518 B TWI669518 B TW I669518B TW 107141435 A TW107141435 A TW 107141435A TW 107141435 A TW107141435 A TW 107141435A TW I669518 B TWI669518 B TW I669518B
Authority
TW
Taiwan
Prior art keywords
type transistor
coupled
gate
drain
operational amplifier
Prior art date
Application number
TW107141435A
Other languages
English (en)
Other versions
TW201930906A (zh
Inventor
吳諭
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Priority to US16/242,010 priority Critical patent/US10429878B2/en
Publication of TW201930906A publication Critical patent/TW201930906A/zh
Application granted granted Critical
Publication of TWI669518B publication Critical patent/TWI669518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc-Dc Converters (AREA)
  • Storage Device Security (AREA)
  • Non-Volatile Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一種測試裝置。運算放大器的輸出端耦接待測裝置。電流複製電路依據運算放大器中充電電路以及放電電路的控制端的電壓複製流經充電電路以及放電電路的電流，而輸出測試結果信號。

Description

測試裝置
本發明是有關於一種電子裝置，且特別是有關於一種測試裝置。
隨著製造的半導體晶片的程序變得愈來愈精細，在製造期間發生錯誤的機率越高。經由測試，可挑選出有缺陷的部分或有缺陷的晶片。例如對記憶體晶片進行通道測試時，若測試到記憶胞有缺陷，可藉由半導體晶片中冗餘的記憶胞來修復有缺陷的記憶胞。然而，隨著的晶片的複雜化，影響測試精確度的因素也變多，例如製程變異所造成的特性差異(例如拐角變化)、溫度或輸入電流等級等因素皆會影響到測試結果。此外，傳統的晶片測試方式在進行晶片測試時往往需特別指定電流流向，如此將拉低測試速度，而造成測試效率不足的情形。因此急需一種能夠提高晶片的測試精確度以及測試效率的測試裝置。
本發明提供一種測試裝置構造，可有效地提高晶片測試的精確度以及測試效率。
本發明的測試裝置包括運算放大器以及電流複製電路。運算放大器的輸出端耦接運算放大器的負輸入端而形成負回授路徑，運算放大器包括充電電路以及放電電路。充電電路提供運算放大器的操作電壓至運算放大器的輸出端的至少一充電路徑。放電電路與充電電路的共同接點耦接運算放大器的輸出端，提供運算放大器的輸出端至接地電壓的至少一放電路徑，運算放大器的輸出端耦接待測裝置。電流複製電路耦接充電電路與放電電路的控制端，依據充電電路與放電電路的控制端的電壓複製流經充電路徑以及放電路徑的電流，而輸出測試結果信號。
在本發明的一實施例中，上述的充電電路包括至少一第一P型電晶體，放電電路包括至少一第一N型電晶體，第一P型電晶體耦接於操作電壓與運算放大器的輸出端之間而提供第一充電路徑，第一N型電晶體耦接於運算放大器的輸出端與接地電壓之間而提供第一放電路徑。
在本發明的一實施例中，上述的電流複製電路包括至少一第二P型電晶體以及至少一第二N型電晶體，其中第二P型電晶體串接於操作電壓與電流複製電路的輸出端之間，第二N型電晶體串接於電流複製電路的輸出端與接地電壓之間，第二P型電晶體與第二N型電晶體的閘極分別耦接對應的第一P型電晶體以及對應的第一N型電晶體的閘極。
在本發明的一實施例中，上述的充電電路還包括至少一第三P型電晶體，放電電路包括至少一第三N型電晶體，第三P型電晶體以及第三N型電晶體串接於操作電壓與接地電壓之間，第三P型電晶體提供第二充電路徑，第三N型電晶體提供第二放電路徑。
在本發明的一實施例中，上述的電流複製電路還包括至少一第四P型電晶體以及至少一第四N型電晶體，其中第四P型電晶體與第四N型電晶體串接於操作電壓與接地電壓之間，第四P型電晶體與第四N型電晶體的閘極分別耦接對應的第三P型電晶體以及對應的第三N型電晶體的閘極。
在本發明的一實施例中，上述的測試裝置還包括比較電路，其耦接電流複製電路，比較測試結果信號與參考信號，以輸出比較信號。
在本發明的一實施例中，上述的待測裝置包括待測晶片。
在本發明的一實施例中，上述的運算放大器包括單級運算放大器、雙級運算放大器、伸縮運算放大器或摺疊式疊接運算放大器。
基於上述，本發明實施例的電流複製電路依據運算放大器中充電電路以及放電電路的控制端的電壓複製流經充電電路以及放電電路的電流，而輸出測試結果信號，如此可有效地提高晶片測試的精確度以及測試效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明一實施例的測試裝置的示意圖。測試裝置包括運算放大器102以及電流複製電路110。運算放大器102的輸出端耦接待測裝置104，以輸出電壓給待測裝置104。待測裝置104可例如為待測晶片(如記憶體晶片或驅動晶片)，然不以此為限，待測裝置104亦可例如為其它電子裝置或電路。進一步來說，運算放大器102可包括充電電路106以及放電電路108，充電電路106耦接操作電壓VDD以及運算放大器102的輸出端，可提供運算放大器102的操作電壓VDD至運算放大器的輸出端的充電路徑，放電電路108耦接運算放大器102的輸出端以及接地電壓，可提供運算放大器102的輸出端至接地電壓的放電路徑。此外，運算放大器102的輸出端還耦接至運算放大器102的負輸入端，而形成負回授路徑，運算放大器102的正輸入端則用以接收測試電壓Vin。電流複製電路110耦接充電電路106與放電電路108的控制端，以依據充電電路106與放電電路108的控制端的電壓複製流經充電電路106與放電電路108的電流，而輸出測試結果信號(輸出電流Iout)。
在本實施例中，充電電路106與放電電路108可分別例如以一個P型電晶體Mp1以及一個N型電晶體Mn1來實施，P型電晶體Mp1以及N型電晶體Mn1串接於操作電壓VDD與接地電壓之間，P型電晶體Mp1以及N型電晶體Mn1的共同接點，節點N，耦接運算放大器102的輸出端。電流複製電路110可例如包括一個P型電晶體Mpc1以及一個N型電晶體Mnc1，P型電晶體Mpc1以及N型電晶體Mnc1耦接於操作電壓VDD與接地電壓之間，且P型電晶體Mpc1以及N型電晶體Mnc1分別耦接P型電晶體Mp1以及N型電晶體Mn1的閘極，以複製流經P型電晶體Mp1以及N型電晶體Mn1的電流，進而產生輸出電流Iout(測試結果信號，其係複製運算放大器102的輸出端電流)，以供測試機台依據輸出電流Iout判斷待測裝置104的規格是否符合預期。
如此藉由將運算放大器102的輸出端耦接至運算放大器102的負輸入端，可有助於穩定運算放大器102的輸出端的電壓，避免因製程變異所造成的特性差異(例如拐角變化(corner variation))、溫度或輸入電流等級等因素影響到測試結果，而可提高測試裝置的測試精確度。此外，由於測試裝置的電路結構可適用於提供電流至待測裝置104的測試方式或自待測裝置104接收電流的測試方式，因此在進行待測裝置104的測試時可不需特別對測試裝置另外指定電流流向，而可增加測試裝置的使用便利性，提高測試裝置的測試效率。
圖2是依照本發明另一實施例的測試裝置的示意圖。詳細來說，測試裝置可例如以圖2所示的電路來實施。在本實施例中，運算放大器102為單級運算放大器，其可包括P型電晶體Mp1、Mp2、N型電晶體Mn1~Mn3。其中P型電晶體Mp1、Mp2的源極耦接操作電壓VDD，P型電晶體Mp1、Mp2的閘極相互耦接，P型電晶體Mp1的閘極與汲極相耦接，N型電晶體Mn2的汲極耦接P型電晶體Mp2的汲極，N型電晶體Mn1的汲極耦接P型電晶體Mp1的汲極，N型電晶體Mn1與Mn2的源極相耦接，N型電晶體Mn3耦接於N型電晶體Mn1與Mn2的共同接點與接地之間，N型電晶體Mn3的閘極則接收偏壓電壓Vb，而作為電流源供給定電流。
其中，N型電晶體Mn2的閘極作為運算放大器102的正輸入端，另外N型電晶體Mn1的閘極則作為運算放大器102的負輸入端，N型電晶體Mn1與P型電晶體Mp1的共同接點，節點N，作為運算放大器102的輸出端且耦接至N型電晶體Mn1的閘極，以形成負回授路徑，以避免製程變異所造成的特性差異(例如拐角變化(corner variation))、溫度或輸入電流等級等因素影響到測試結果。本實施例的運算放大器102具有雙向電流鏡的電路結構，因此在進行待測裝置104的測試時可不需特別對測試裝置另外指定電流流向，而可增加測試裝置的使用便利性，提高測試裝置的測試效率。此外，由於本實施例的測試電壓Vin為輸入至N型電晶體Mn2的閘極，因此對測試電壓Vin來說，僅需提供針對電容性負載的驅動能力，不需大電流驅動能力。
本實施例的測試裝置還包括比較電路202，其耦接電流複製電路110的輸出端，將測試結果信號(輸出電流Iout)與參考信號進行比較，以將測試結果信號轉為數位信號而輸出比較信號S1，並將比較信號S1提供給測試機台，以判斷待測裝置104的規格是否符合規定。如此將測試結果信號轉為數位信號提供給測試機台進行判斷，可縮短測試機台執行判斷所需的時間並可有助於實現自動化測試與判斷，而可進一步地提高測試效率。
圖3是依照本發明另一實施例的測試裝置的示意圖。本實施例的測試裝置與圖2實施例的測試裝置的差異在於，本實施例的運算放大器102為雙級運算放大器。如圖3所示，運算放大器102還包括P型電晶體Mp4以及N型電晶體Mn4，P型電晶體Mp4以及N型電晶體Mn4耦接於操作電壓VDD與接地電壓之間，P型電晶體Mp4的閘極耦接P型電晶體Mp1以及N型電晶體Mn1的共同接點，N型電晶體Mn4的閘極耦接N型電晶體Mn3的閘極。在部份實施例中，N型電晶體Mn4的閘極也可不連接至N型電晶體Mn3的閘極，而連接至其它的偏壓電壓。P型電晶體Mp4以及N型電晶體Mn4的共同接點，節點N，耦接至待測裝置104。
此外，在本實施例中，N型電晶體Mn1的閘極作為運算放大器102的正輸入端，而N型電晶體Mn2的閘極則作為運算放大器102的負輸入端，其耦接至節點N(P型電晶體Mp4以及N型電晶體Mn4的共同接點)而形成負回授路徑。類似地，本實施例的電流複製電路110的P型電晶體Mpc1以及N型電晶體Mnc1分別耦接運算放大器102的輸出端處的P型電晶體Mp4以及N型電晶體Mn4的閘極，以複製流經P型電晶體Mp4以及N型電晶體Mn4的電流，而產生輸出電流Iout(測試結果信號)，其中輸出電流Iout係複製運算放大器102的輸出端電流。
值得注意的是，運算放大器102並不限定於圖2實施例以及圖3實施例的實施方式，任何具有類似於充電電路106以及放電電路108的運算放大器皆可作為運算放大器102來實施。舉例來說，圖4是依照本發明另一實施例的測試裝置的示意圖，如圖4所示，本實施例的運算放大器102為由P型電晶體Mp1~Mp4以及N型電晶體Mn1~Mn5構成的伸縮(telescope)運算放大器。其中，N型電晶體Mn1的閘極作為運算放大器102的正輸入端，N型電晶體Mn2的閘極作為運算放大器102的負輸入端，P型電晶體Mp1以及N型電晶體Mn4的共同接點，節點N，耦接至N型電晶體Mn2的閘極而形成負回授路徑。電壓Vb1~Vb3為電壓值固定的偏壓電壓。
值得注意的是，在本實施例中，充電電路106以及放電電路108分別由兩個P型電晶體Mp1、Mp4以及兩個N型電晶體Mn2、Mn4構成，因此本實施例的電流複製電路110亦包括對應的共閘極的P型電晶體Mpc1、Mpc4以及N型電晶體Mnc2、Mnc4，P型電晶體Mpc1、Mpc4以及N型電晶體Mnc2、Mnc4形成疊接的電路結構，以複製流經P型電晶體Mp1、Mp4以及N型電晶體Mn2、Mn4的電流，而於P型電晶體Mpc1以及N型電晶體Mnc4的共同接點產生輸出電流Iout(測試結果信號)，其中輸出電流Iout係複製運算放大器102的輸出端電流。
又例如，圖5是依照本發明另一實施例的測試裝置的示意圖，圖5實施例的運算放大器102為由P型電晶體Mp1~Mp7以及N型電晶體Mn1~Mn4構成的摺疊式疊接(folded cascode)運算放大器。其中，P型電晶體Mp2的閘極作為運算放大器102的正輸入端，P型電晶體Mp3的閘極作為運算放大器102的負輸入端，P型電晶體Mp7以及N型電晶體Mn1的共同接點，節點N，作為運算放大器102的輸出端，其耦接至P型電晶體Mp3的閘極而形成負回授路徑。電壓Vb1~Vb4為電壓值固定的偏壓電壓。在本實施例中，充電電路106以及放電電路108亦分別由兩個P型電晶體Mp5、Mp7以及兩個N型電晶體Mn1、Mn3構成，因此本實施例的電流複製電路110亦包括對應的共閘極的P型電晶體Mpc3、Mpc5以及N型電晶體Mnc1、Mnc3，以複製流經P型電晶體Mp5、Mp7以及N型電晶體Mn1、Mn3的電流，而於P型電晶體Mpc5以及N型電晶體Mnc1的共同接點產生輸出電流Iout(測試結果信號)，其中輸出電流Iout係複製運算放大器102的輸出端電流。
值得注意的是，本實施例的測試裝置還可包括P型電晶體Mpc1，其源極與汲極分別耦接P型電晶體Mp3的源極以及N型電晶體Mnc3的汲極，P型電晶體Mpc1的閘極則耦接P型電晶體Mp3的閘極，以與P型電晶體Mp3形成另一電流鏡電路結構。也就是說，運算放大器102內用以形成電流鏡電路結構的充電路徑以及放電路徑並不限定為單一充電路徑以及單一放電路徑，也可同時利用不同充電路徑以及不同的放電路徑來形成電流鏡電路結構，以複製流經不同電流路徑的電流，而分別產生對應的測試結果信號，進而滿足不同的測試需求。
綜上所述，本發明的實施例藉由將運算放大器的輸出端耦接至運算放大器的負輸入端，可有助於穩定運算放大器的輸出端的電壓，避免因製程變異所造成的特性差異(例如拐角變化(corner variation))、溫度或輸入電流等級等因素影響到測試結果，而可提高測試裝置的測試精確度。測試裝置的雙向電流鏡電路結構在進行待測裝置的測試時可不需特別指定電流流向，而可增加測試裝置的使用便利性，提高測試裝置的測試效率。在部份實施例中，測試裝置中的比較電路還可將測試結果信號轉為數位信號，如此可縮短測試機台執行判斷所需的時間並有助於實現自動化測試與判斷，而可進一步地提高測試效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
102：運算放大器 110：電流複製電路 104：待測裝置 106：充電電路 108：放電電路 202：比較電路 VDD：操作電壓 Vin：測試電壓 N：節點 Mp1~Mp6、Mpc1~Mpc5：P型電晶體 Mn1~Mn5、Mnc1~Mnc4：N型電晶體 Iout：輸出電流 Vb、Vb1~Vb4：偏壓電壓 S1：比較信號
圖1是依照本發明一實施例的測試裝置的示意圖。 圖2是依照本發明另一實施例的測試裝置的示意圖。. 圖3是依照本發明另一實施例的測試裝置的示意圖。 圖4是依照本發明另一實施例的測試裝置的示意圖。 圖5是依照本發明另一實施例的測試裝置的示意圖。

Claims (15)

  1. 一種測試裝置，包括： 一運算放大器，其輸出端耦接該運算放大器的負輸入端而形成一負回授路徑，該運算放大器包括： 一充電電路，提供該運算放大器的一操作電壓至該運算放大器的輸出端的至少一充電路徑；以及 一放電電路，與該充電電路耦接於一共同接點且該共同接點耦接該運算放大器的輸出端，提供該運算放大器的輸出端至一接地電壓的至少一放電路徑，該運算放大器的輸出端耦接一待測裝置；以及 一電流複製電路，耦接該充電電路與該放電電路的控制端，依據該充電電路與該放電電路的控制端的電壓複製流經該至少一充電路徑以及該至少一放電路徑的電流，而輸出一測試結果信號。
  2. 如申請專利範圍第1項所述的測試裝置，其中該充電電路包括至少一第一P型電晶體，該放電電路包括至少一第一N型電晶體，該至少一第一P型電晶體耦接於該操作電壓與該運算放大器的輸出端之間而提供一第一充電路徑，該至少一第一N型電晶體耦接於該運算放大器的輸出端與該接地電壓之間而提供一第一放電路徑。
  3. 如申請專利範圍第2項所述的測試裝置，其中該電流複製電路包括至少一第二P型電晶體以及至少一第二N型電晶體，其中該至少一第二P型電晶體串接於該操作電壓與該電流複製電路的輸出端之間，該至少一第二N型電晶體串接於該電流複製電路的輸出端與該接地電壓之間，該至少一第二P型電晶體與該至少一第二N型電晶體的閘極分別耦接對應的該至少一第一P型電晶體以及對應的該至少一第一N型電晶體的閘極。
  4. 如申請專利範圍第3項所述的測試裝置，其中該充電電路還包括至少一第三P型電晶體，該放電電路包括至少一第三N型電晶體，該至少一第三P型電晶體以及該至少一第三N型電晶體串接於該操作電壓與該接地電壓之間，該至少一第三P型電晶體提供一第二充電路徑，該至少一第三N型電晶體提供一第二放電路徑。
  5. 如申請專利範圍第4項所述的測試裝置，其中該電流複製電路還包括至少一第四P型電晶體以及至少一第四N型電晶體，其中該至少一第四P型電晶體與該至少一第四N型電晶體串接於該操作電壓與該接地電壓之間，該至少一第四P型電晶體與該至少一第四N型電晶體的閘極分別耦接對應的該至少一第三P型電晶體以及對應的該至少一第三N型電晶體的閘極。
  6. 如申請專利範圍第1項所述的測試裝置，還包括： 一比較電路，耦接該電流複製電路，比較該測試結果信號與一參考信號，以輸出一比較信號。
  7. 如申請專利範圍第1項所述的測試裝置，其中該待測裝置包括一待測晶片。
  8. 如申請專利範圍第1項所述的測試裝置，其中該運算放大器包括一單級運算放大器。
  9. 如申請專利範圍第8項所述的測試裝置，其中該充電電路包括一第一P型電晶體，其源極與汲極分別耦接該操作電壓與該待測裝置，該第一P型電晶體的閘極耦接該電流複製電路，該放電電路包括一第一N型電晶體，其汲極耦接該第一P型電晶體的汲極，該第一N型電晶體的閘極耦接該第一N型電晶體的汲極與該電流複製電路，該運算放大器還包括： 一第二P型電晶體，其源極與閘極分別耦接該操作電壓與該第一P型電晶體的閘極，該第二P型電晶體的閘極與汲極相耦接； 一第二N型電晶體，其汲極耦接該第二P型電晶體的汲極，該第二N型電晶體的閘極接收一測試電壓；以及 一第三N型電晶體，其汲極耦接該第一N型電晶體與該第二N型電晶體的源極，該第三N型電晶體的源極耦接該接地電壓，該第三N型電晶體的閘極接收一偏壓電壓。
  10. 如申請專利範圍第1項所述的測試裝置，其中該運算放大器包括一雙級運算放大器。
  11. 如申請專利範圍第10項所述的測試裝置，其中該運算放大器還包括： 一第一P型電晶體，其源極耦接該操作電壓； 一第一N型電晶體，其汲極耦接該第一P型電晶體的汲極，該第一N型電晶體的閘極接收一測試電壓； 一第二P型電晶體，其源極與閘極分別耦接該操作電壓與該第一P型電晶體的閘極，該第二P型電晶體的閘極與汲極相耦接； 一第二N型電晶體，其汲極耦接該第二P型電晶體的汲極；以及 一第三N型電晶體，其汲極耦接該第一N型電晶體與該第二N型電晶體的源極，該第三N型電晶體的源極耦接該接地電壓，該第三N型電晶體的閘極接收一偏壓電壓，該充電電路包括一第四P型電晶體，其源極與汲極分別耦接該操作電壓與該待測裝置，該第四P型電晶體的閘極耦接該第一P型電晶體的汲極與該電流複製電路，該放電電路包括一第四N型電晶體，其汲極耦接該第四P型電晶體的汲極以及該第二N型電晶體的閘極，該第四N型電晶體的閘極耦接該第三N型電晶體的閘極，該第四N型電晶體的源極耦接該接地電壓。
  12. 如申請專利範圍第1項所述的測試裝置，其中該運算放大器包括一伸縮運算放大器。
  13. 如申請專利範圍第12項所述的測試裝置，其中該充電電路包括一第一P型電晶體與一第四P型電晶體，該放電電路包括一第二N型電晶體與一第四N型電晶體，該運算放大器還包括： 一第二P型電晶體，其閘極耦接該第一P型電晶體的閘極並接收一第一偏壓電壓； 一第三P型電晶體，其閘極耦接該第四P型電晶體的閘極以及該第二P型電晶體的汲極，該第一P型電晶體與該第四P型電晶體串接於該操作電壓與該待測裝置之間，該第一P型電晶體與該第四P型電晶體的閘極耦接該電流複製電路； 一第一N型電晶體，其閘極接收一測試電壓； 一第三N型電晶體，耦接於該第二P型電晶體與該第一N型電晶體之間，該第三N型電晶體的閘極接收一第二偏壓電壓；以及 一第五N型電晶體，其汲極耦接該第一N型電晶體與該第二N型電晶體的源極，該第五N型電晶體的源極耦接該接地電壓，該第五N型電晶體的閘極接收一第三偏壓電壓，該第二N型電晶體與該第四N型電晶體耦接於該第一P型電晶體的汲極與該第五N型電晶體之間，該第二N型電晶體的閘極耦接該第四N型電晶體的汲極以及該電流複製電路，該第四N型電晶體的閘極耦接該第三N型電晶體的閘極與該電流複製電路。
  14. 如申請專利範圍第1項所述的測試裝置，其中該運算放大器包括一折疊式疊加運算放大器。
  15. 如申請專利範圍第14項所述的測試裝置，其中該充電電路包括一第五P型電晶體與一第七P型電晶體，該放電電路包括一第一N型電晶體與一第三N型電晶體，該運算放大器還包括： 一第一P型電晶體，其閘極接收一第一偏壓電壓，該第一P型電晶體的源極耦接該操作電壓； 一第二P型電晶體，其源極耦接該第一P型電晶體的汲極，該第二P型電晶體的閘極接收該測試電壓； 一第三P型電晶體，其源極耦接該第一P型電晶體的汲極，該第三P型電晶體的閘極耦接該第七P型電晶體的汲極； 一第四P型電晶體，其閘極耦接該第五P型電晶體的閘極，該第四P型電晶體的源極耦接該操作電壓； 一第六P型電晶體，其閘極耦接該第七P型電晶體的閘極並接收一第二偏壓電壓，該第六P型電晶體的汲極耦接該第四P型電晶體的閘極，該第五P型電晶體與該第七P型電晶體串接於該操作電壓與該待測裝置之間，該第五P型電晶體與該第七P型電晶體的閘極耦接該電流複製電路； 一第二N型電晶體；以及 一第四N型電晶體，與該第二N型電晶體耦接於該第六P型電晶體與該接地電壓之間，該第二N型電晶體的閘極接收一第三偏壓電壓，該第四N型電晶體的閘極接收一第四偏壓電壓，該第四N型電晶體的汲極耦接該第二P型電晶體的汲極，該第一N型電晶體與該第三N型電晶體耦接於該第七P型電晶體的汲極與該接地電壓之間，該第一N型電晶體的閘極耦接該第二N型電晶體的閘極以及該電流複製電路，該第三N型電晶體的閘極耦接該第四N型電晶體的閘極與該電流複製電路，該第三N型電晶體的汲極耦接該第三P型電晶體的汲極。
TW107141435A 2018-01-10 2018-11-21 測試裝置 TWI669518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/242,010 US10429878B2 (en) 2018-01-10 2019-01-08 Test device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862615463P 2018-01-10 2018-01-10
US62/615,463 2018-01-10

Publications (2)

Publication Number Publication Date
TW201930906A TW201930906A (zh) 2019-08-01
TWI669518B true TWI669518B (zh) 2019-08-21

Family

ID=67139896

Family Applications (6)

Application Number Title Priority Date Filing Date
TW107126556A TWI658599B (zh) 2018-01-10 2018-07-31 由差動記憶胞組成之非揮發性記憶體
TW107135832A TWI664640B (zh) 2018-01-10 2018-10-11 使用物理不可複製技術的糾葛與取回系統
TW107136814A TWI671985B (zh) 2018-01-10 2018-10-18 高壓驅動器
TW107141435A TWI669518B (zh) 2018-01-10 2018-11-21 測試裝置
TW107141961A TWI730267B (zh) 2018-01-10 2018-11-23 記憶體結構及其程式化方法與讀取方法
TW107142272A TWI694590B (zh) 2018-01-10 2018-11-27 單層多晶矽非揮發性記憶體單元

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW107126556A TWI658599B (zh) 2018-01-10 2018-07-31 由差動記憶胞組成之非揮發性記憶體
TW107135832A TWI664640B (zh) 2018-01-10 2018-10-11 使用物理不可複製技術的糾葛與取回系統
TW107136814A TWI671985B (zh) 2018-01-10 2018-10-18 高壓驅動器

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW107141961A TWI730267B (zh) 2018-01-10 2018-11-23 記憶體結構及其程式化方法與讀取方法
TW107142272A TWI694590B (zh) 2018-01-10 2018-11-27 單層多晶矽非揮發性記憶體單元

Country Status (3)

Country Link
US (1) US10505521B2 (zh)
CN (2) CN110020556B (zh)
TW (6) TWI658599B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7114268B2 (ja) * 2018-02-20 2022-08-08 ルネサスエレクトロニクス株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289703A1 (en) * 2008-05-21 2009-11-26 Tomokazu Kojima Offset cancellation circuit and display device
TW201822462A (zh) * 2016-12-07 2018-06-16 矽統科技股份有限公司 源極隨耦器

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752699A (en) 1986-12-19 1988-06-21 International Business Machines Corp. On chip multiple voltage generation using a charge pump and plural feedback sense circuits
JP2002374239A (ja) * 2001-05-30 2002-12-26 World Top Technology Co Ltd 情報暗号化方法
US7209392B2 (en) * 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
TWI285375B (en) 2005-05-27 2007-08-11 Yield Microelectronics Corp Voltage level converting circuit for use in flash memory
US7348809B2 (en) * 2006-03-23 2008-03-25 Silicon Laboratories Inc. Input buffer
JP4245002B2 (ja) * 2006-04-10 2009-03-25 セイコーエプソン株式会社 半導体集積装置
US7554311B2 (en) 2006-07-31 2009-06-30 Sandisk Corporation Hybrid charge pump regulation
CN101035253B (zh) * 2006-11-14 2010-05-26 北京中星微电子有限公司 一种实现加密或解密的方法、装置及实现加密和解密的系统
US8538015B2 (en) * 2007-03-28 2013-09-17 Intel Corporation Flexible architecture and instruction for advanced encryption standard (AES)
JP2008258939A (ja) * 2007-04-05 2008-10-23 Matsushita Electric Ind Co Ltd 多チャンネル半導体集積回路
TWI349335B (en) * 2007-05-02 2011-09-21 Eon Silicon Solution Inc Single-poly non-volatile memory
KR101043723B1 (ko) * 2009-05-15 2011-06-24 주식회사 하이닉스반도체 비휘발성 메모리 장치
WO2010134192A1 (ja) * 2009-05-22 2010-11-25 三菱電機株式会社 電子機器及び鍵生成プログラム及び記録媒体及び鍵生成方法
CN101702709B (zh) * 2009-11-05 2013-04-10 复旦大学 一种适用于mips处理器的aes加密单元
US8467245B2 (en) * 2010-03-24 2013-06-18 Ememory Technology Inc. Non-volatile memory device with program current clamp and related method
FR2964278A1 (fr) * 2010-08-31 2012-03-02 St Microelectronics Rousset Extraction de cle dans un circuit integre
KR101343186B1 (ko) * 2011-08-09 2013-12-19 삼성전기주식회사 출력 구동회로 및 트랜지스터 출력회로
KR20130030616A (ko) * 2011-09-19 2013-03-27 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN104025500B (zh) * 2011-12-29 2017-07-25 英特尔公司 使用在物理上不可克隆的函数的安全密钥存储
CN103929057A (zh) 2013-01-11 2014-07-16 立锜科技股份有限公司 具有电荷泵的切换式电源供应器
US9231590B1 (en) 2013-03-15 2016-01-05 David Schie Trim method for high voltage drivers
CN103281224B (zh) * 2013-04-02 2016-08-10 中船重工(武汉)凌久高科有限公司 一种智能照明控制系统中can总线安全通信方法
US9818867B2 (en) * 2013-06-27 2017-11-14 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
TW201505373A (zh) 2013-07-29 2015-02-01 Ili Technology Corp 電壓準位轉換電路
US9336872B2 (en) * 2014-03-11 2016-05-10 Everspin Technologies, Inc. Nonvolatile logic and security circuits
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
CN105790925A (zh) * 2014-12-24 2016-07-20 北京奇虎科技有限公司 数据加密解密方法和装置
TWI593052B (zh) * 2015-01-07 2017-07-21 力旺電子股份有限公司 半導體元件及其製造方法
JP5940691B1 (ja) 2015-02-04 2016-06-29 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路、半導体装置およびフラッシュメモリ
US9864654B2 (en) * 2015-09-21 2018-01-09 Sandisk Technologies Llc Detecting data indicated as being uncorrectable at a data storage device
US9805806B2 (en) * 2015-10-16 2017-10-31 Ememory Technology Inc. Non-volatile memory cell and method of operating the same
CN105353329B (zh) * 2015-11-19 2018-04-10 苏州众天力信息科技有限公司 基于云网络的故障电弧检测系统
TWI689933B (zh) * 2016-01-08 2020-04-01 美商希諾皮斯股份有限公司 使用反熔絲記憶體陣列產生物理不可複製函數值的系統與方法
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
CN107135408B (zh) * 2017-03-31 2020-06-12 武汉斗鱼网络科技有限公司 一种视频流地址的鉴权方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289703A1 (en) * 2008-05-21 2009-11-26 Tomokazu Kojima Offset cancellation circuit and display device
TW201822462A (zh) * 2016-12-07 2018-06-16 矽統科技股份有限公司 源極隨耦器

Also Published As

Publication number Publication date
CN110022061B (zh) 2020-07-28
TWI664640B (zh) 2019-07-01
TWI658599B (zh) 2019-05-01
TW201931362A (zh) 2019-08-01
TWI730267B (zh) 2021-06-11
TW201931528A (zh) 2019-08-01
CN110020556A (zh) 2019-07-16
US10505521B2 (en) 2019-12-10
TWI694590B (zh) 2020-05-21
CN110020556B (zh) 2022-02-18
TW201931746A (zh) 2019-08-01
CN110022061A (zh) 2019-07-16
TW201930906A (zh) 2019-08-01
US20190214975A1 (en) 2019-07-11
TW201931611A (zh) 2019-08-01
TW201931571A (zh) 2019-08-01
TWI671985B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
JP2005057256A (ja) 漏洩電流を利用した半導体検査装置および漏洩電流補償システム
TWI669518B (zh) 測試裝置
JP6619274B2 (ja) ボルテージレギュレータ
US20080018362A1 (en) Wide Input Common Mode Voltage Comparator
Saikiran et al. Robust DfT techniques for built-in fault detection in operational amplifiers with high coverage
US10429878B2 (en) Test device
Sekyere et al. All digital low-cost built-in defect testing strategy for operational amplifiers with high coverage
US20210208618A1 (en) On-chip reference current generating circuit
Sekyere et al. Defect Detection and Localization in Operational Amplifiers using Digital Control and Monitor Circuits
KR20100089508A (ko) 페일 비트 검증 회로 및 이를 포함하는 반도체 메모리 소자
CN113985104B (zh) 一种芯片内电压电流信号检测电路及方法
CN113131885B (zh) 一种输出级电路和ab类放大器
CN114546013A (zh) 一种采用带有失配的比较器检测电流的基准启动电路
JPH06187780A (ja) 半導体メモリー装置の内部電源電圧供給装置
JP2006214976A (ja) 半導体装置の検査方法および検査装置並びに半導体装置
Renovell et al. A unified model for inter-gate and intra-gate CMOS bridging fault: the configuration ratio
TW202110030A (zh) 電壓電流變換電路以及充放電控制裝置
CN113131884A (zh) 一种运算放大器以及提高其测试速度的控制电路和方法
JP5193751B2 (ja) 電流源制御回路
TWI615851B (zh) 非揮發性記憶裝置的感測電路及方法
US11082045B2 (en) Bias circuitry and biasing method
JP2014163851A (ja) オープン検出端子付き半導体集積回路
KR100791623B1 (ko) 집적회로 장치에 흐르는 전류를 테스트하기 위한 내장형전류 검사 회로
TW201346760A (zh) 檢查晶片設計中輸入輸出元件是否有連線錯誤的方法及相關的電腦可讀媒體
JP2011220883A (ja) 半導体集積回路装置および半導体集積回路装置の検査方法