TWI648429B - 矽化合物用蝕刻氣體組成物及蝕刻方法 - Google Patents

矽化合物用蝕刻氣體組成物及蝕刻方法 Download PDF

Info

Publication number
TWI648429B
TWI648429B TW104129379A TW104129379A TWI648429B TW I648429 B TWI648429 B TW I648429B TW 104129379 A TW104129379 A TW 104129379A TW 104129379 A TW104129379 A TW 104129379A TW I648429 B TWI648429 B TW I648429B
Authority
TW
Taiwan
Prior art keywords
etching
vol
gas composition
sio
poly
Prior art date
Application number
TW104129379A
Other languages
English (en)
Other versions
TW201614105A (en
Inventor
高橋至直
加藤惟人
Original Assignee
關東電化工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 關東電化工業股份有限公司 filed Critical 關東電化工業股份有限公司
Publication of TW201614105A publication Critical patent/TW201614105A/zh
Application granted granted Critical
Publication of TWI648429B publication Critical patent/TWI648429B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明所欲解決課題在於提供一種在薄膜形成時可對對象基板等的目的物有效地進行精密加工，而且可藉由無電漿蝕刻有效地去除堆積或者附著於該對象基板等的目的物以外之處的矽系化合物的蝕刻氣體組成物及蝕刻方法。
解決手段為一種蝕刻氣體組成物，其特徵為包含(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物作為主成分，且進一步包含(2)F2、(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、(4)HF、(5)O2、及(6)選自Cl2、Br2、及I2的1種以上之鹵素氣體單質。

Description

矽化合物用蝕刻氣體組成物及蝕刻方法
本發明係有關於一種蝕刻氣體組成物及蝕刻方法，尤其係有關於一種不使用電漿，對堆積於半導體基板上的矽化合物選擇性地進行蝕刻用的蝕刻氣體組成物及蝕刻方法。
近年來，在取得驚人進展半導體產業中，使用CVD或真空蒸鍍等的薄膜形成程序係構成不可或缺之重要的製造步驟的一部分，目前多數薄膜形成裝置或蝕刻裝置、洗淨裝置係持續運作中。使用此等裝置時，造成最大問題的是，大量的堆積物或附著物在作為對象的基板以外之處生成、需對目的之基板以外處施行蝕刻。
此等堆積物或附著物的去除，一般係以使用強酸的濕式法、或使用ClF3、或者F2/N2的乾式法來進行。
舉例來說，專利文獻1中揭露一種使用互鹵化物氣體(作為其例，係ClF、ClF3、ClF5、BrF、BrF5、IF、IF3、IF5、以及IF7)、及由氧與鹵素之化合物構成的化合物(作為其例，係OF2氣體)、含氫原子的化合物(作為其 例，係H2O氣體、醇類氣體、甲烷氣體、氫氣)對表面生成有矽氧化膜的被處理體之矽氧化膜進行蝕刻，其後藉由互鹵化物氣體、由氧與鹵素構成的化合物中的任一種氣體對被處理體進行蝕刻的技術。屬互鹵化物氣體的ClF3，由於矽氧化膜的蝕刻速率極慢，在如生成有矽之自然氧化膜的被處理體之蝕刻中雖需要使用稀氫氟酸之濕式蝕刻的前處理，但在與互鹵化物氣體共同使用含氫的氣體，而且，藉由冷卻被處理體而可對被處理體在接近潤濕的狀態下進行蝕刻方面，有無需前處理，即可對生成有矽自然氧化膜的被處理體進行蝕刻的優點，但另一方面，有冷卻被處理體之必要，而且有藉由蝕刻被處理體而生成的脫離物無法氣化而殘留之虞。
又，專利文獻2中揭露一種使用選自ClF3、ClF、BrF、BrF3、IF、IF3的氟化鹵素氣體，對被處理體照光(紫外光或雷射光)，來對被處理體之鎢矽化物或鉬矽化物進行異方蝕刻的技術。由於係藉由紫外光或雷射光使氟化鹵素氣體激發，而無需使用電漿，因此有可進行不會對半導體元件造成電漿損傷的蝕刻之優點，但有該光會對被處理體造成損傷的問題。
再者，專利文獻3中揭露一種使用選自ClF3、ClF、NF3、F2、HF的氟系氣體與選自Cl2、HCl的氯系氣體之混合氣體，對基板照射紫外線予以激發，來對氮化矽膜與矽膜連續地進行蝕刻的技術。氟系氣體係隨矽、氮化矽、氧化矽之順序蝕刻速率愈高，而另一方面，氯系氣體有雖 可蝕刻矽，但卻完全無法蝕刻氮化矽及氧化矽之特徵，其優點在於藉由控制氟系氣體與氯系氣體的分壓，可對氮化矽膜與矽膜在不對基底造成損傷下連續地進行蝕刻。然而，就此方法而言，仍會發生照射紫外線所致之對被處理體的損傷。
另一方面，專利文獻4中揭露一種使用ClF、ClF3、BrF、BrF3、IF、IF3作為氟化鹵素，僅對矽支持基板進行蝕刻，再將作成於矽基板上的半導體積體電路剝離的技術；亦揭露一種以在使用此等氣體的無電漿蝕刻中由於矽氧化膜完全未被蝕刻，而能夠選擇性地僅對矽支持基板進行蝕刻，可在不對半導體積體電路造成損傷下予以剝離為特徵的方法。
又，在乾式法中，基於蝕刻速度的迅速性或操作的容易性等觀點，大致上使用選自NF3或SF6、CF4等各種氟系氣體的蝕刻氣體。然而，就使用NF3或SF6等地蝕刻而言，由於通常需要電漿環境，因此裝置上的限制較大，而且也會衍生氣體本身(氣體中所含之雜質、或者加工或去除時所生成之副產物)對於目的之基板成為新的汙染源的問題。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開平7-193055號公報
〔專利文獻2〕日本特開平8-167597號公報
〔專利文獻3〕日本特開平9-321025號公報
〔專利文獻4〕日本特開2007-311827號公報
本發明之目的在於解決如上述之問題，而在於提供一種在薄膜形成時可對對象基板等的目的物有效地進行精密加工的蝕刻氣體組成物及蝕刻方法。
又本發明之目的在於提供一種可藉由無電漿蝕刻有效地去除堆積或者附著於該對象基板等的目的物以外之處的矽系化合物用的蝕刻氣體組成物及蝕刻方法。
本案發明人等為達成上述目的而致力進行研究的結果發現，為了對薄膜形成時所生成之矽系化合物的堆積物有效且精密地進行加工，作為氟化鹵素化合物，以ClF、BrF、及IF等分子內具有1個氟原子的氟化鹵素化合物(鹵素為氟原子以外的鹵素)為主成分，作為副成分，含F2的氣體組成物係屬有效，終至完成本發明。
根據本發明，係提供以下之態樣。
〔1〕一種蝕刻氣體組成物，其特徵為包含(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物作為主成分，且進一步包含(2)F2、(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、(4)HF、(5)O2、及(6)選自Cl2、Br2、及I2的1種以上之鹵素 氣體單質。
〔2〕如〔1〕之蝕刻氣體組成物，其係包含90.00~99.999vol%的(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物、與(6)鹵素氣體單質的合計為0.000005~0.20vol%的(2)F2、0.000005~0.10vol%的(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、0.000003~0.30vol%的(4)HF、及(5)其餘部分O2。
〔3〕如〔1〕之蝕刻氣體組成物，其係包含90.00~99.999vol%的(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物、與(6)鹵素氣體單質的合計為0.000005~0.20vol%的(2)F2、0.000005~0.10vol%的(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、0.000003~0.30vol%的(4)HF、(5)其餘部分O2及稀釋劑。
〔4〕一種蝕刻方法，其係藉由熱能所引起之蝕刻氣體的激發來對半導體基板進行蝕刻或加工的方法，其特徵為：不使用電漿，而使用如〔1〕~〔3〕中任一項之蝕刻氣體組成物，對選自結晶矽、非晶矽、多晶矽、SiC、SiOC、SiOCN、SiON、SiCN、SiN、SiOm(m為自然數)、Poly-Si、及Poly-SiOm(m為自然數)之矽化合物的堆積物或薄膜進行加工或者蝕刻。
〔5〕一種蝕刻方法，其係藉由熱能所引起之蝕刻氣體的激發來對半導體基板進行蝕刻或加工的方法，其特徵 為：不使用電漿，而以-10℃~800℃的蝕刻溫度使用如〔1〕~〔3〕中任一項之蝕刻氣體組成物，對選自結晶矽、非晶矽、多晶矽、SiC、SiOC、SiOCN、SiON、SiCN、SiN、SiOm(m為自然數)、Poly-Si、及Poly-SiOm(m為自然數)之矽化合物的堆積物或薄膜進行加工或者蝕刻。
〔6〕如〔5〕之蝕刻方法，其中蝕刻溫度為0~400℃。
根據本發明，可解決習知蝕刻氣體組成物及蝕刻方法中的問題，可提供一種不使用電漿，即可選擇性地進行蝕刻的蝕刻氣體組成物及蝕刻方法。
本發明之蝕刻氣體組成物及蝕刻方法可發揮以下效果：
1)可控制高溫(200℃以上)條件下的蝕刻速度。
2)由於蝕刻氣體組成物為反應性低的氣體，因此在各種溫度區域呈現優良的蝕刻選擇性。從而，可僅對堆積於目標之半導體基板以外之處的矽系化合物選擇性地進行蝕刻而有效且經濟性地予以去除。
3)亦可實現低溫(100℃以下)條件下的蝕刻，可提升生產性，經濟上亦屬有利。
第1圖為表示實施例1及比較例1之蝕刻速度的圖 表。
第2圖為表示實施例2及比較例2之對SiN之蝕刻速度的圖表。
第3圖為表示實施例2及比較例2之對SiO2之蝕刻速度的圖表。
第4圖為表示實施例3及比較例3之對poly-Si之蝕刻速度的圖表。
本發明之蝕刻氣體組成物係以包含(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物作為主成分，且進一步包含(2)F2、(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、(4)HF、(5)O2、及(6)選自Cl2、Br2、及I2的1種以上之鹵素氣體單質為特徵。特佳為包含90.00~99.999vol%的(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物、與(6)鹵素氣體單質的合計為0.000005~0.20vol%的(2)F2、0.000005~0.10vol%的(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、0.000003~0.30vol%的(4)HF、及(5)其餘部分O2的蝕刻氣體組成物、或包含90.00~99.999vol%的(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物、與(6)鹵素氣體單質的合計為0.000005~0.20vol%的(2)F2、0.000005~0.10vol%的(3)XFn(X為Cl、Br或I，n為3以上之整 數)所示之氟化鹵素化合物、0.000003~0.30vol%的(4)HF、(5)其餘部分O2及稀釋劑的蝕刻氣體組成物。再者，更佳為包含90.00~99.90vol%的(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物、與(6)鹵素氣體單質的合計為0.0005~0.20vol%的(2)F2、0.0005~0.10vol%的(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、0.0003~0.30vol%的(4)HF、及(5)其餘部分O2的蝕刻氣體組成物、或包含90.00~99.90vol%的(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物、與(6)鹵素氣體單質的合計為0.0005~0.20vol%的(2)F2、0.0005~0.10vol%的(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、0.0003~0.30vol%的(4)HF、(5)其餘部分O2及稀釋劑的蝕刻氣體組成物。
作為稀釋劑，可使用不會影響蝕刻處理的氮氣、氬氣、氦氣等的惰性氣體(稀有氣體、或不與蝕刻對象物反應的氣體)。稀釋濃度不特別限定，作為相對於蝕刻氣體組成物全體的稀釋劑濃度，能以0.001~99.9vol%使用，相對於蝕刻氣體組成物較佳取0.01~99.0vol%。
由於本發明之蝕刻氣體組成物中作為主成分所含之XF(X為Cl、Br或I)所示之氟化鹵素化合物，比起習知蝕刻氣體組成物中作為主成分所含有的ClF3或BrF3，反應性較低，因此在各種溫度區域進行蝕刻之際不會蝕刻過深，具有對蝕刻對象物質的高選擇性，而易達蝕刻之控 制。
又，本發明之蝕刻方法係藉由熱能所引起之蝕刻氣體的激發來對半導體基板進行蝕刻或加工的方法，其特徵為：不使用電漿，而使用本發明之蝕刻氣體組成物，對選自結晶矽、非晶矽、多晶矽、SiC、SiOC、SiOCN、SiON、SiCN、SiN、SiOm(m為自然數)、Poly-Si、及Poly-SiOm(m為自然數)之矽化合物的堆積物或薄膜進行加工或者蝕刻。
作為蝕刻對象物，可舉出形成有單一之Si膜、SiC膜、SiOm(m為自然數)膜、以及Poly-SiOm(m為自然數)膜(聚二氧化矽膜)等的單層的基板、於SiC膜上形成有SiO2膜的基板、於SiN膜上形成有SiO2膜的基板、於Si單層膜上形成有SiN膜，並於其上形成有SiO2膜的積層基板、於SiN膜上層合有Poly-SiOm(m為自然數)膜(聚二氧化矽膜)的基板、或於SiC膜上層合SiN膜，並於其上形成有SiO2膜，進一步於其上形成有Poly-SiOm(m為自然數)膜等形成有多數積層膜的基板等。由於本發明之蝕刻氣體組成物顯示出優良的選擇性，係適於對多重積層膜基板之特定的層進行蝕刻。
蝕刻溫度可於-10~800℃的範圍，較佳為0~600℃的範圍，更佳為0~400℃的範圍。欲選擇蝕刻對象物而有效地實施蝕刻時，尤以0~100℃為佳。又另一方面，欲一面控制溫度一面實施蝕刻時，尤以100~600℃的範圍為佳，甚而特佳為100~400℃的範圍。本發明之蝕刻氣 體組成物的蝕刻速度雖會隨著溫度上升而增加，但比起習知以ClF3或BrF3為主成分的蝕刻氣體組成物，伴隨溫度上升的蝕刻速度上升較緩慢，因此容易藉由溫度控制來控制蝕刻速度。亦即，本發明之蝕刻氣體組成物，對於Si系化合物(及其堆積物)的蝕刻，在0~100℃具有優良的物質選擇性。又，在200℃以上，特別是在200~400℃，可發揮溫度控制性高之效果。由於在200℃以上的高溫下亦可進行作業，也可發揮縮減裝置的停機時間，而提升裝置運轉率之效果。再者，由於在100℃以下的低溫下，在不使用電漿的條件下，也可對例如SiN等特定的Si系化合物膜物種選擇性地進行蝕刻加工，故可減少半導體製造裝置等的裝置損傷。
就蝕刻壓力而言，較佳為0~1.0×105Pa，特佳為0~5.33×104Pa(1~400torr)左右。
〔實施例〕
以下，根據實施例及比較例對本發明更詳細地加以說明，惟本發明不受此等所限定。
〔實施例1-1〕
將基板上1063nm之膜厚的SiO2晶圓(基板厚度0.725mm)設置於裝置內，填充由ClF：96.500vol%、ClF3：0.038vol%、F2：0.050vol%、HF：0.012vol%、O2：3.400vol%構成的蝕刻氣體組成物，在50℃下進行30秒蝕 刻處理。蝕刻處理後，測定殘留於基板上之SiO2的膜厚的結果為1047nm。基於初始膜厚與處理後膜厚的差計算蝕刻速度的結果，為20.1nm/min。
重複上述蝕刻處理5次，由蝕刻速度的平均值與標準差算出變異係數(標準差/平均值×100)的結果，為0.08%。
〔實施例1-2〕
除將蝕刻溫度改為100℃以外係進行與實施例1-1相同的處理，得到蝕刻速度30.5nm/min、變異係數0.06%。
〔實施例1-3〕
除將蝕刻溫度改為200℃以外係進行與實施例1-1相同的處理，得到蝕刻速度58.7nm/min、變異係數0.08%。
〔實施例1-4〕
除將蝕刻溫度改為300℃以外係進行與實施例1-1相同的處理，得到蝕刻速度86.1nm/min、變異係數0.07%。
〔實施例1-5〕
除將蝕刻溫度改為400℃以外係進行與實施例1-1相同的處理，得到蝕刻速度111.2nm/min、變異係數0.09%。
〔實施例1-6〕
除將蝕刻溫度改為800℃以外係進行與實施例1-1相同的處理，得到蝕刻速度243.4nm/min、變異係數0.10%。
〔比較例1-1〕
除將蝕刻氣體組成物改為ClF：0.038vol%、ClF3：96.500vol%、F2：0.050vol%、HF：0.012vol%、O2：3.400vol%以外係進行與實施例1-1相同的處理，得到蝕刻速度22.4nm/min、變異係數0.09%。
〔比較例1-2〕
除使用與比較例1-1相同的蝕刻氣體組成物以外係進行與實施例1-2相同的處理，得到蝕刻速度26.9nm/min、變異係數0.13%。
〔比較例1-3〕
除使用與比較例1-1相同的蝕刻氣體組成物以外係進行與實施例1-3相同的處理，得到蝕刻速度52.7nm/min、變異係數0.10%。
〔比較例1-4〕
除使用與比較例1-1相同的蝕刻氣體組成物以外係進行與實施例1-4相同的處理，得到蝕刻速度75.6nm/min、 變異係數0.29%。
〔比較例1-5〕
除使用與比較例1-1相同的蝕刻氣體組成物以外係進行與實施例1-2相同的處理，得到蝕刻速度431.4nm/min、變異係數0.86%。
〔實施例2-1〕
將基板上300nm之膜厚的SiN晶圓(基板厚度：0.775mm)設置於裝置內，填充ClF：92.500vol%、ClF3：0.038vol%、F2：0.012vol%、HF：0.050vol%、O2：3.400vol%、N2：4.000vol%的蝕刻氣體組成物，在100℃下進行30秒蝕刻處理。蝕刻處理後，殘留於基板上之SiN的膜厚為299.3nm。基於初始膜厚與處理後膜厚的差計算蝕刻速度的結果，為1.4nm/min。
重複上述蝕刻處理5次，由蝕刻速度的平均值與標準差算出變異係數(標準差/平均值×100)的結果，為0.05%。
使用本實施例所使用的蝕刻氣體組成物進行實施例1-2之蝕刻處理，求出蝕刻速度，與實施例2-1的蝕刻速度相比較，求出對基板物質的選擇比SiO2/SiN以及SiN/SiO2的結果，各為22.4及0.04。
〔實施例2-2〕
除將蝕刻溫度改為200℃以外係進行與實施例2-1相同的處理，得到蝕刻速度3.3nm/min、變異係數0.06%。
使用本實施例所使用的蝕刻氣體組成物進行實施例1-3之蝕刻處理，求出蝕刻速度，與實施例2-2的蝕刻速度相比較，求出對基板物質的選擇比SiO2/SiN以及SiN/SiO2的結果，各為17.7及0.06。
〔實施例2-3〕
除將蝕刻溫度改為300℃以外係進行與實施例2-1相同的處理，得到蝕刻速度13.0nm/min、變異係數0.08%。
使用本實施例所使用的蝕刻氣體組成物進行實施例1-4之蝕刻處理，求出蝕刻速度，與實施例2-3的蝕刻速度相比較，求出對基板物質的選擇比SiO2/SiN以及SiN/SiO2的結果，各為6.62及0.15。
〔實施例2-4〕
除將蝕刻溫度改為400℃以外係進行與實施例2-1相同的處理，得到蝕刻速度146.2nm/min、變異係數0.09%。
使用本實施例所使用的蝕刻氣體組成物進行實施例1-5之蝕刻處理，求出蝕刻速度，與實施例2-2的蝕刻速度相比較，求出對基板物質的選擇比SiO2/SiN以及SiN/SiO2的結果，各為0.78及1.28。
〔比較例2-1〕
除將蝕刻氣體組成物改為ClF：0.038vol%、ClF3：92.500vol%、F2：0.050vol%、HF：0.012vol%、O2：3.400vol%、N：4.000vol%以外係進行與實施例2-1同樣的處理，得到蝕刻速度1.9nm/min、變異係數0.15%。
使用本比較例所使用的蝕刻氣體組成物進行比較例1-2之蝕刻處理，求出蝕刻速度，與比較例2-1的蝕刻速度相比較，求出對基板物質的選擇比SiO2/SiN以及SiN/SiO2的結果，各為16.8及0.06。
〔比較例2-2〕
除將蝕刻溫度改為200℃以外係進行與比較例2-1相同的處理，得到蝕刻速度3.1nm/min、變異係數0.16%。
使用本比較例所使用的蝕刻氣體組成物進行比較例1-3之蝕刻處理，求出蝕刻速度，與比較例2-2的蝕刻速度相比較，求出對基板物質的選擇比SiO2/SiN以及SiN/SiO2的結果，各為17.1及0.06。
〔比較例2-3〕
除將蝕刻溫度改為300℃以外係進行與比較例2-1相同的處理，得到蝕刻速度84.9nm/min、變異係數0.33%。
使用本比較例所使用的蝕刻氣體組成物進行比較例1-4之蝕刻處理，求出蝕刻速度，與比較例2-3的蝕刻速度相比較，求出對基板物質的選擇比SiO2/SiN以及 SiN/SiO2的結果，各為0.89及1.12。
〔比較例2-4〕
除將蝕刻溫度改為400℃以外係進行與比較例2-1相同的處理，得到蝕刻速度731.2nm/min、變異係數0.92%。
使用本比較例所使用的蝕刻氣體組成物進行比較例1-4之蝕刻處理，求出蝕刻速度，與比較例2-2的蝕刻速度相比較，求出對基板物質的選擇比SiO2/SiN以及SiN/SiO2的結果，各為0.59及1.68。
〔實施例2-5~2-8〕
除將蝕刻對象物改為實施例1之基板上1063nm之膜厚的SiO2晶圓(基板厚度0.725mm)以外，係與實施例2-1~2-4同樣地進行，得到表1所示之蝕刻速度、變異係數、及選擇比。
〔比較例2-5~2-8〕
除將蝕刻氣體組成物改為與比較例2-1~2-4相同的蝕刻氣體組成物以外，係與實施例2-5~2-8同樣地進行，得到表1所示之蝕刻速度、變異係數、及選擇比。
〔實施例3-1〕
將基板上300nm之膜厚的poly-Si晶圓(基板厚度： 0.725mm)設置於裝置內，填充ClF：92.500vol%、ClF3：0.038vol%、F2：0.012vol%、HF：0.050vol%、O2：3.400vol%、N2：4.000vol%的蝕刻氣體組成物，在100℃下進行30秒蝕刻處理。蝕刻處理後，殘留於基板上之poly-Si的膜厚為299.9nm。基於初始膜厚與處理後膜厚的差計算蝕刻速度的結果，為0.2nm/min。
重複上述蝕刻處理5次，由蝕刻速度的平均值與標準差算出變異係數(標準差/平均值×100)的結果，為0.07%。
與實施例2-1所求得之對SiO2及SiN的蝕刻速度相比較，求出對基板物質的選擇比SiO2/poly-Si、poly-Si/SiO2、SiN/poly-Si以及poly-Si/SiN的結果，各為157.0、0.01、7.0及0.14。
〔實施例3-2〕
除將蝕刻溫度改為200℃以外係進行與實施例3-1相同的處理，得到蝕刻速度170.9nm/min、變異係數0.07%。
與實施例2-2所求得之對SiO2及SiN的蝕刻速度相比較，求出對基板物質的選擇比SiO2/poly-Si、poly-Si/SiO2、SiN/poly-Si以及poly-Si/SiN的結果，各為0.34、2.92、0.02及51.8。
〔實施例3-3〕
除將蝕刻溫度改為300℃以外係進行與實施例3-1相同的處理，得到蝕刻速度375.4nm/min、變異係數0.10%。
與實施例2-3所求得之對SiO2及SiN的蝕刻速度相比較，求出對基板物質的選擇比SiO2/poly-Si、poly-Si/SiO2、SiN/poly-Si以及poly-Si/SiN的結果，各為0.23、4.37、0.03及28.9。
〔實施例3-4〕
除將蝕刻溫度改為400℃以外係進行與實施例3-1相同的處理，得到蝕刻速度413.3nm/min、變異係數0.12%。
與實施例2-4所求得之對SiO2及SiN的蝕刻速度相比較，求出對基板物質的選擇比SiO2/poly-Si、poly-Si/SiO2、SiN/poly-Si以及poly-Si/SiN的結果，各為0.28、3.61、0.35及2.83。
〔比較例3-1〕
除將蝕刻氣體組成物改為ClF：0.038vol%、ClF3：92.500vol%、F2：0.050vol%、HF：0.012vol%、O2：3.400vol%、N：4.000vol%以外係進行與實施例3-1相同的處理，結果成過度蝕刻。蝕刻速度為604.4nm/min。
重複上述蝕刻處理5次，由蝕刻速度的平均值與標準差算出變異係數(標準差/平均值×100)的結果，為 0.56%。
與比較例2-1所求得之對SiO2及SiN的蝕刻速度相比較，求出對基板物質的選擇比SiO2/poly-Si、poly-Si/SiO2、SiN/poly-Si以及poly-Si/SiN的結果，各為0.05、18.9、0.003及318.1。
〔比較例3-2〕
除將蝕刻溫度改為200℃以外係進行與比較例3-1相同的處理，結果成過度蝕刻。蝕刻速度算出為604.3nm/min、變異係數算出為0.63%。
與比較例2-2所求得之對SiO2及SiN的蝕刻速度相比較，求出對基板物質的選擇比SiO2/poly-Si、poly-Si/SiO2、SiN/poly-Si以及poly-Si/SiN的結果，各為0.09、11.4、0.01及194.9。
將實施例及比較例的結果示於表1及第1圖。
透過實施例1-1~1-6及比較例1-1~1-5的對比、實施例2-1~2-4及比較例2-1~2-4的對比、以及實施例3-1~3-4及比較例3-1~3-2的對比，本發明之蝕刻氣體組成物，與包含三氟化物氣體作為主成分的習知蝕刻氣體組成物相比，對於特定的Si系化合物膜種，在特定溫度範圍，對於例如SiO2，在100~800℃的範圍，對於SiN，在300~400℃的範圍，對於poly-Si，在100~300℃的溫度範圍反應性線性且緩慢地增加，可知容易藉由溫度控制 來控制蝕刻速度。又，本發明之蝕刻氣體組成物由於其變異係數較小、蝕刻處理的不均性較少，可知適於精密加工。
本發明之蝕刻氣體組成物，對於Si系化合物(及其堆積物)的蝕刻，在0~100℃具有優良的物質選擇性，而且，在200℃以上，可發揮溫度控制性高之效果。由於可在不使用電漿的條件下，對特定的Si系化合物膜種在低溫下選擇性地進行加工，而能夠減少半導體製造裝置等的裝置損傷。又，由於在更高溫下亦可進行作業，也可發揮縮減裝置的停機時間，而提升裝置運轉率之效果。

Claims (6)

  1. 一種蝕刻氣體組成物，其特徵為包含(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物作為主成分，且進一步包含(2)F2、(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、(4)HF、(5)O2、及(6)選自Cl2、Br2、及I2的1種以上之鹵素氣體單質。
  2. 如請求項1之蝕刻氣體組成物，其係包含90.00~99.999vol%的(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物、與(6)鹵素氣體單質的合計為0.000005~0.20vol%的(2)F2、0.000005~0.10vol%的(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、0.000003~0.30vol%的(4)HF、及(5)其餘部分O2。
  3. 如請求項1之蝕刻氣體組成物，其係包含90.00~99.999vol%的(1)XF(X為Cl、Br或I)所示之氟化鹵素化合物、與(6)鹵素氣體單質的合計為0.000005~0.20vol%的(2)F2、0.000005~0.10vol%的(3)XFn(X為Cl、Br或I，n為3以上之整數)所示之氟化鹵素化合物、0.000003~0.30vol%的(4)HF、(5)其餘部分O2及稀釋劑。
  4. 一種蝕刻方法，其係藉由熱能所引起之蝕刻氣體的激發來對半導體基板進行蝕刻或加工的方法，其特徵為：不使用電漿，而使用如請求項1~3中任一項之蝕刻氣體組成物，對選自結晶矽、非晶矽、多晶矽、SiC、SiOC、SiOCN、SiON、SiCN、SiN、SiOm(m為自然數)、Poly-Si、及Poly-SiOm(m為自然數)之矽化合物的堆積物或薄膜進行加工或者蝕刻。
  5. 一種蝕刻方法，其係藉由熱能所引起之蝕刻氣體的激發來對半導體基板進行蝕刻或加工的方法，其特徵為：不使用電漿，而以-10℃~800℃的蝕刻溫度使用如請求項1~3中任一項之蝕刻氣體組成物，對選自結晶矽、非晶矽、多晶矽、SiC、SiOC、SiOCN、SiON、SiCN、SiN、SiOm(m為自然數)、Poly-Si、及Poly-SiOm(m為自然數)之矽化合物的堆積物或薄膜進行加工或者蝕刻。
  6. 如請求項5之蝕刻方法，其中蝕刻溫度為0~400℃。
TW104129379A 2014-10-10 2015-09-04 矽化合物用蝕刻氣體組成物及蝕刻方法 TWI648429B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-208668 2014-10-10
JP2014208668 2014-10-10

Publications (2)

Publication Number Publication Date
TW201614105A TW201614105A (en) 2016-04-16
TWI648429B true TWI648429B (zh) 2019-01-21

Family

ID=55652925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129379A TWI648429B (zh) 2014-10-10 2015-09-04 矽化合物用蝕刻氣體組成物及蝕刻方法

Country Status (7)

Country Link
US (1) US10287499B2 (zh)
JP (1) JP6280655B2 (zh)
KR (1) KR101953044B1 (zh)
CN (1) CN107112223B (zh)
GB (1) GB2551017B (zh)
TW (1) TWI648429B (zh)
WO (1) WO2016056300A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6689159B2 (ja) * 2016-08-22 2020-04-28 東京エレクトロン株式会社 エッチング方法およびｄｒａｍキャパシタの製造方法
CN107845574B (zh) * 2017-10-31 2018-11-23 长鑫存储技术有限公司 半导体上刻蚀去除氧化物的方法
JP7072440B2 (ja) * 2018-05-16 2022-05-20 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JPWO2020129725A1 (ja) * 2018-12-21 2021-11-04 昭和電工株式会社 ハロゲンフッ化物によるエッチング方法、半導体の製造方法
US12014929B2 (en) 2019-10-25 2024-06-18 Resonac Corporation Etching method for silicon nitride and production method for semiconductor element
WO2021106602A1 (ja) * 2019-11-27 2021-06-03 昭和電工株式会社 紫外分光法によるハロゲンフッ化物含有ガスに含まれるフッ素ガス濃度の測定方法
KR20220083781A (ko) * 2020-04-14 2022-06-20 쇼와 덴코 가부시키가이샤 에칭 방법 및 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153711A (ja) * 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd エッチング装置
JPH09321025A (ja) * 1996-05-30 1997-12-12 Fujitsu Ltd 半導体装置の製造方法
JP2012114402A (ja) * 2010-07-12 2012-06-14 Central Glass Co Ltd ドライエッチング剤
JP2013070012A (ja) * 2011-09-07 2013-04-18 Central Glass Co Ltd ドライエッチング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350480A (en) * 1993-07-23 1994-09-27 Aspect International, Inc. Surface cleaning and conditioning using hot neutral gas beam array
JPH07193055A (ja) 1993-12-27 1995-07-28 Toshiba Corp ドライエッチング方法
JP3234117B2 (ja) 1994-12-12 2001-12-04 株式会社半導体エネルギー研究所 エッチング方法
CN1411040A (zh) * 2001-09-21 2003-04-16 旺宏电子股份有限公司 一种用于制造半导体组件的干式蚀刻方法
US20050241671A1 (en) * 2004-04-29 2005-11-03 Dong Chun C Method for removing a substance from a substrate using electron attachment
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7531461B2 (en) * 2005-09-14 2009-05-12 Tokyo Electron Limited Process and system for etching doped silicon using SF6-based chemistry
JP4799509B2 (ja) 2007-08-16 2011-10-26 株式会社半導体エネルギー研究所 剥離方法
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP6097192B2 (ja) * 2013-04-19 2017-03-15 東京エレクトロン株式会社 エッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153711A (ja) * 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd エッチング装置
JPH09321025A (ja) * 1996-05-30 1997-12-12 Fujitsu Ltd 半導体装置の製造方法
JP2012114402A (ja) * 2010-07-12 2012-06-14 Central Glass Co Ltd ドライエッチング剤
JP2013070012A (ja) * 2011-09-07 2013-04-18 Central Glass Co Ltd ドライエッチング方法

Also Published As

Publication number Publication date
JP6280655B2 (ja) 2018-02-14
CN107112223A (zh) 2017-08-29
TW201614105A (en) 2016-04-16
KR101953044B1 (ko) 2019-02-27
US10287499B2 (en) 2019-05-14
GB201705722D0 (en) 2017-05-24
GB2551017B (en) 2020-03-11
GB2551017A (en) 2017-12-06
CN107112223B (zh) 2021-05-07
US20180251679A1 (en) 2018-09-06
WO2016056300A1 (ja) 2016-04-14
JPWO2016056300A1 (ja) 2017-07-27
KR20170066603A (ko) 2017-06-14

Similar Documents

Publication Publication Date Title
TWI648429B (zh) 矽化合物用蝕刻氣體組成物及蝕刻方法
EP0801606B1 (en) Method for treating a surface
TWI667697B (zh) Substrate processing system and substrate processing method
JP5911068B2 (ja) ワークピース上の誘電体層から材料を除去する方法および装置、並びに、ワークピース上の誘電体層から材料を除去する段階を備える集積回路を製造する方法
TWI381438B (zh) 半導體處理裝置之清潔方法及矽基板之蝕刻方法
JP7314293B2 (ja) リソグラフィ応用のための膜積層体
US10062602B2 (en) Method of etching a porous dielectric material
TWI525658B (zh) 設計製造用於微影蝕刻遮罩應用的富硼薄膜之方法
US8435419B2 (en) Methods of processing substrates having metal materials
TWI525699B (zh) Silicon dry etching method
WO2016181723A1 (ja) ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
WO2019097964A1 (ja) ドライエッチング方法
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法
TWI808274B (zh) 含有具有不飽和鍵之含硫氟碳化合物的乾式蝕刻氣體組成物及使用其之乾式蝕刻方法
TWI769118B (zh) 金屬硬式罩幕蝕刻方法
KR102599015B1 (ko) 기판 처리 방법
US12100601B2 (en) Etching method with metal hard mask
JP7385142B2 (ja) エッチングガス及びそれを用いたエッチング方法
US20220220612A1 (en) Method for removing adhering material and film forming method
US9653282B2 (en) Silicon-containing substrate cleaning procedure
CN118103950A (zh) 选择性硅沉积
CN103794485A (zh) 多晶硅结构的形成方法