TWI637400B - 非揮發性半導體儲存裝置及其字元線的驅動方法 - Google Patents

非揮發性半導體儲存裝置及其字元線的驅動方法 Download PDF

Info

Publication number
TWI637400B
TWI637400B TW106109551A TW106109551A TWI637400B TW I637400 B TWI637400 B TW I637400B TW 106109551 A TW106109551 A TW 106109551A TW 106109551 A TW106109551 A TW 106109551A TW I637400 B TWI637400 B TW I637400B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
transistor
block
word line
Prior art date
Application number
TW106109551A
Other languages
English (en)
Other versions
TW201801075A (zh
Inventor
村上洋樹
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW201801075A publication Critical patent/TW201801075A/zh
Application granted granted Critical
Publication of TWI637400B publication Critical patent/TWI637400B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本發明提供一種非揮發性半導體儲存裝置及其字元線的驅動方法。本發明的快閃記憶體包括：儲存單元陣列，包含多個區塊；以及區塊選擇部200，基於列位址資訊來選擇儲存單元陣列的區塊。區塊選擇部200包含：區塊選擇電晶體230，連接於區塊的各字元線；電位準位移器210，對連接於區塊選擇電晶體230的各閘極的節點N2供給電壓；升壓電路220，對節點N2的電位進行升壓；以及電壓供給部，對區塊選擇電晶體的其中一個端子供給動作電壓。節點N2在通過來自電壓供給部的動作電壓來進行第1增壓後，通過升壓電路220來進行第2增壓。

Description

非揮發性半導體儲存裝置及其字元線的驅動方法
本發明涉及一種快閃記憶體（flash memory）等非揮發性半導體儲存裝置的字元線（word line）驅動方式。
在反及（NAND）型或者反或（NOR）型快閃記憶體等中，資料的讀出、編程（program）、抹除動作時需要高電壓。通常，在快閃記憶體中，從外部供給低電源電壓，將供給的電壓通過電荷泵（charge pump）進行升壓，利用經升壓的電壓來生成編程電壓或抹除電壓。若字元線解碼器（word line decoder）具備電荷泵，則會因電容器的專有面積而導致字元線解碼器變大。因此，專利文獻1公開了一種省略了電荷泵而減小了佈局（layout）面積的字元線解碼器。該字元線解碼器通過對用於使字元線致能（enable）的字元線致能信號進行自增壓（self boost），從而抑制字元線驅動電壓的下降。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2002-197882號公報 [發明所要解決的問題]
快閃記憶體中的讀出或編程通常是以頁面（page）為單位來進行。字元線選擇電路通過對列位址進行解碼，從而從儲存單元陣列中選擇區塊，並選擇所選擇的區塊內的字元線。圖1表示字元線選擇電路的區塊選擇動作。經電荷泵電路10升壓的電壓Vpp被供給至電位準位移器（level shifter）20，電位準位移器20回應列位址的解碼結果即區塊選擇信號BLKSEL而輸出一輸出信號BDRV。電位準位移器20的輸出信號BDRV被共連接至區塊選擇電晶體30的閘極（gate），區塊選擇電晶體30回應輸出信號BDRV，將從電壓供給部40供給的電壓供給至選擇區塊50的各字元線WL0～WL31、選擇閘極線SGD、SGS。
例如，在進行編程動作時，電壓供給部40對選擇區塊的各字元線供給中間電壓（例如10 V），繼而對選擇字元線供給編程電壓（例如25 V），對非選擇字元線供給中間電壓（例如10 V），對選擇閘極線SGD供給驅動電壓（例如Vcc電壓或5 V等），對選擇閘極線SGS供給0 V。而且，藉由頁面緩衝器（page buffer）/讀出電路，將與資料“0”或“1”相應的電位供給至位元線GBL。另一方面，電位準位移器20必須考慮到區塊選擇電晶體30的閾值量的電壓下降及區塊選擇電晶體30導通時的來自源極（source）的背閘（back gate）偏壓效果，而供給使輸出信號BDRV的電壓為高於編程電壓的電壓（例如31 V）的輸出信號BDRV，以免編程電壓下降。因此，電荷泵電路10必須生成至少31 V的升壓電壓Vpp。
為了藉由電荷泵電路10來生成高電壓（例如31 V），必須增加電荷泵的級數。尤其，若對記憶體晶片供給的外部電源為低電壓，則級數亦要相應地增加。但是，若電荷泵電路10的級數增加，則升壓效率會下降，因此會產生功耗變大的問題和電荷泵電路10的佔用面積變大的問題。
本發明的目的在於，解決此種以往的問題，提供一種實現省空間化、省電力化的非揮發性半導體儲存裝置。 [解決問題的手段]
本發明的非揮發性半導體儲存裝置包括：儲存單元陣列，包含多個區塊；以及區塊選擇部件，基於列位址資訊來選擇所述儲存單元陣列的區塊，所述區塊選擇部件包含：多個選擇電晶體，連接於區塊的各字元線；第1電路，對連接於所述多個選擇電晶體的各閘極的連接節點進行充電；第2電路，連接於第1電路，對所述連接節點的電壓進行升壓；以及供給部件，對所述多個選擇電晶體的其中一個端子供給動作電壓，所述連接節點通過由所述供給部件所供給的動作電壓來進行第1增壓後，通過第2電路來進行第2增壓。
優選的是，第2電路包含連接於所述連接節點的電容器，第2電路將從第1電路輸出的電壓供給至所述電容器。優選的是，第2電路包含與第1電路之間所連接的第1電晶體，當第1電晶體被設為導通狀態時，從第1電路輸出的電壓經由第1電晶體而供給至所述電容器。優選的是，第2電路包含與第1電路之間所連接的第2電晶體，當第2電晶體被設為導通狀態時，從第1電路輸出的電壓經由第2電晶體而被充電至所述連接節點。優選的是，第1電路包含電位準位移器，所述電位準位移器基於從電荷泵電路供給的高電壓來輸出第1電壓。優選的是，所述儲存單元陣列包含m列×n行的區塊（m、n為2以上的整數），所述第1電路由一個列的區塊所共用。優選的是，所述多個區塊各自包含第2電路。優選的是，進行第1增壓時的所述動作電壓是用於使反及串能夠導通的中間電壓。優選的是，所述供給部件在所述中間電壓的供給後對選擇字元線供給編程電壓，編程電壓是經由進行第2增壓的選擇電晶體而供給至選擇字元線。
本發明的非揮發性半導體儲存裝置中的字元線的驅動方法包括下述步驟：回應列位址資訊，將第1電壓充電至用於選擇儲存單元陣列的區塊的多個區塊選擇電晶體的各閘極，通過對所述多個區塊選擇電晶體的其中一個端子供給各字元線所要求的動作電壓，從而將所述各閘極的第1電壓升壓至第2電壓，通過對連接於所述各閘極的電容器供給電壓，從而經由所述電容器來將第2電壓升壓至第3電壓。
優選的是，對所述電容器供給的電壓為所述第1電壓。優選的是，所述動作電壓為用於使反及串能夠導通的中間電壓。優選的是，第1電壓是通過從電荷泵電路供給高電壓的電位準位移器進行充電，從第2電壓向第3電壓的升壓是通過利用從所述電位準位移器輸出的電壓的升壓電路來進行。 [發明的效果]
根據本發明，使連接於字元線的選擇電晶體的閘極電壓以兩階段來升壓，因此能夠降低對選擇電晶體的閘極進行充電的電壓。其結果，能夠使通過電荷泵等升壓電路而生成的高電壓比以往小，從而能夠實現升壓電路的專有面積及功耗的削減。
以下，參照附圖來詳細說明本發明的實施方式。優選形態中，本發明是在快閃記憶體中實施。 [實施例]
圖2表示本發明的第1實施例的快閃記憶體的結構。如該圖2所示，快閃記憶體100包括：儲存單元陣列110，呈矩陣狀地排列有多個儲存單元；輸入/輸出緩衝器120，連接於外部輸入/輸出端子I/O，保持輸入/輸出資料；位址暫存器（address register）130，接收來自輸入/輸出緩衝器120的位址資料（address data）；控制部140，接收來自輸入/輸出緩衝器120的命令資料或來自外部的控制信號，控制各部；字元線選擇電路150，從位址暫存器130接收列位址資訊Ax，並基於列位址資訊Ax的解碼結果來進行區塊的選擇及字元線的選擇等；頁面緩衝器/讀出電路160，保持從由字元線選擇電路150所選擇的頁面讀出的資料，或者保持對所選擇的頁面的寫入資料；行選擇電路170，從位址暫存器130接收行位址資訊Ay，基於行位址資訊Ay的解碼結果來進行頁面緩衝器/讀出電路160內的資料的選擇等；以及內部電壓產生電路180，生成資料的讀出、編程及抹除等所需的各種電壓（寫入電壓Vpgm、通過（pass）電壓Vpass、讀出通過電壓Vread、抹除電壓Vers等）。
儲存單元陣列110具有沿行方向配置的m個儲存區塊BLK（0）、BLK（1）、…、BLK（m-1）。靠近區塊BLK（0）而配置有頁面緩衝器/讀出電路160。在1個儲存區塊中，例如圖3所示，形成有多個將多個儲存單元串聯連接的反及串單元NU，在1個儲存區塊內，沿列方向排列有n+1個反及串單元NU。反及串單元NU包含：串聯連接的多個儲存單元MCi（i=0、1、…、31）、與其中一個端部的儲存單元MC31的汲極（drain）側連接的位元線側選擇電晶體TD、及與另一個端部的儲存單元MC0的源極側連接的源極線側選擇電晶體TS，位元線側選擇電晶體TD的汲極連接於對應的1條位元線GBL，選擇電晶體TS的源極連接於共用的源極線SL。圖3表示了典型的單元，但單元也可為在反及串內包含1個或多個虛設單元（dummy cell）者，還可為三維結構。
儲存單元典型的是具有金屬氧化物半導體（Metal Oxide Semiconductor，MOS）結構，該MOS結構包含：作為N型擴散區域的源極/汲極，形成於P阱內；穿隧（tunneling）氧化膜，形成於源極/汲極間的通道（channel）上；浮動閘極（floating gate）（電荷蓄積層），形成於穿隧氧化膜上；以及控制閘極，經由介電質膜而形成於浮動閘極上。儲存單元既可為儲存一個位元（二值資料）的單層單元（Single Level Cell，SLC）型，也可為儲存多個位元的多層單元（Multi Level Cell，MLC）型。
儲存單元MCi的控制閘極連接於字元線WLi，選擇電晶體TD、TS的閘極連接於與字元線WL平行的選擇閘極線SGD、SGS。字元線選擇電路150在基於列位址資訊Ax來選擇區塊時，對應於讀出動作、編程動作、抹除動作等，經由區塊的選擇閘極線SGS、SGD來選擇性地驅動選擇電晶體TD､TS，且經由字元線WL0～WL31來選擇性地驅動選擇字元線、非選擇字元線。
在快閃記憶體100中，在讀出動作時，對位元線施加某正電壓，對選擇字元線施加某電壓（例如0 V），對非選擇字元線施加通過電壓Vpass（例如4.5 V），對選擇閘極線SGD、SGS施加正電壓（例如4.5 V），使位元線側選擇電晶體TD、源極線側選擇電晶體TS導通，對共用源極線施加0 V。在編程（寫入）動作時，對選擇字元線施加高電壓的編程電壓Vpgm（15 V～25 V），對非選擇字元線施加中間電位（例如10 V），使位元線側選擇電晶體TD導通，使源極線側選擇電晶體TS斷開，將與資料“0”或“1”相應的電位供給至位元線GBL。在抹除動作時，對區塊內的選擇字元線施加0 V，對P阱施加高電壓（例如20 V），將浮動閘極的電子抽出至基板，由此以區塊為單位來抹除數據。
接下來，參照圖4來說明本實施例的字元線選擇電路150的詳細情況。字元線選擇電路150包含對儲存單元陣列110的區塊進行選擇的區塊選擇部200。區塊選擇部200基於列位址資訊Ax的解碼結果來選擇區塊，對所選擇的區塊的字元線進行驅動。第1實施例中，對1個區塊準備1個區塊選擇部200。例如，當儲存單元陣列110沿行方向具有1028個區塊時，則準備1028個區塊選擇部200。
區塊選擇部200包含電位準位移器210，電位準位移器210輸入經電荷泵電路升壓的高電壓Vpp，並根據區塊選擇信號BLKSEL來將電壓PSV輸出至節點N1。即，電位準位移器210回應列位址的解碼結果即區塊選擇信號BLKSEL，當區塊選擇信號BLKSEL為H電位準時，輸出電壓PSV，當區塊選擇信號BLKSEL為L電位準時，不輸出電壓PSV。而且，對於電位準位移器210，從未圖示的電荷泵電路供給高電壓Vpp，但優選的是，本實施例的電荷泵電路例如將25 V的高電壓Vpp供給至電位準位移器210，該高電壓Vpp小於以往的圖1所示的電荷泵電路10的高電壓Vpp（例如31 V）。
區塊選擇部200更包含升壓電路220，該升壓電路220用於對連接於區塊選擇電晶體230的閘極的節點N2的電壓PASSVOLT進行升壓。升壓電路220包含高耐壓的NMOS的四個電晶體Q1、Q2、Q3、Q4以及增壓用的電容器Cb。電晶體Q1連接於與電位準位移器210連接的節點N1與節點N2之間，對於其閘極，供給局部箝位（local clamp）信號XT。電晶體Q2連接於節點N2與GND之間，對於其閘極，供給局部箝位信號XT的反相信號（/XT）。當電晶體Q1導通、電晶體Q2斷開時，經由電晶體Q1而將節點N1的高電壓PSV充電至節點N2。另一方面，當電晶體Q1斷開、電晶體Q2導通時，節點N2的電荷經由電晶體Q2而放電至GND。
電晶體Q3連接於節點N1與節點bst之間，對於其閘極，供給局部增壓信號XB。電晶體Q4連接於節點bst與GND之間，對於其閘極，供給使局部增壓信號XB反相的信號（/XB）。當電晶體Q3導通、電晶體Q4斷開時，對於節點bst施加節點N1的高電壓PSV。另一方面，當電晶體Q3斷開、電晶體Q4導通時，節點bst的電荷經由電晶體Q4而放電至GND。電容器Cb連接於節點bst與節點N2之間，使節點bst與節點N2電容耦合。電容器Cb的大小是根據通過節點N2來驅動的區塊選擇電晶體的負載、所需的電壓等來適當選擇。
升壓電路220優選的是在選擇字元線的驅動要求高電壓的情況下進行動作。例如，在編程動作時，選擇性地驅動局部箝位信號XT、/XT及局部增壓信號XB、/XB，利用電容器Cb來對節點N2的電壓PASSVOLT進行升壓，以免由區塊選擇電晶體230供給至選擇字元線的動作電壓下降。優選的是，在局部箝位信號XT、/XT及局部增壓信號XB、/XB被驅動為H電位準時，它們的電壓位準可為與電壓PSV相同的電位準。
升壓電路220的節點N2連接於區塊選擇電晶體230的閘極。圖4中僅例示了1個區塊選擇電晶體230，但實際上，如圖1所示，區塊選擇電晶體的其中一個端子（源極電極）經由節點N3而分別連接於區塊內的反及串的字元線WL0～WL31、選擇閘極線SGD、SGS。而且，區塊選擇電晶體230的另一個端子（汲極電極）經由節點N4而連接於供給編程、讀出、抹除等的動作電壓的電壓供給部（參照圖1）。這些區塊選擇電晶體230包含高耐壓的NMOS電晶體。
接下來，參照圖5來說明本實施例的區塊選擇部200的動作。在時刻t1，局部箝位信號XT處於L電位準，/XT處於H電位準，電晶體Q1成為斷開狀態，電晶體Q2成為導通狀態，節點N2處於經由電晶體Q2而電連接於GND的狀態。而且，局部增壓信號XB處於L電位準，/XB處於H電位準，電晶體Q3成為斷開狀態，電晶體Q4成為導通狀態，節點bst處於電連接於GND電位準的狀態。
在時刻t2，區塊選擇部200將局部箝位信號XT驅動為H電位準，將/XT驅動為L電位準。由此，電晶體Q1成為導通狀態，電晶體Q2成為斷開狀態，節點N2從GND被阻斷。
在時刻t3，區塊選擇信號BLKSEL遷移至H電位準。響應於此，電位準位移器210基於來自電荷泵電路的高電壓Vpp，對節點N1輸出電壓PSV（例如，25 V）。由於電晶體Q1為導通狀態，因此節點N2通過電壓PSV而受到充電，電壓PASSVOLT成為PSV-Vth電位準（Vth為電晶體Q1的閾值）。這樣，對區塊選擇電晶體230的各閘極供給電壓PASSVOLT，區塊選擇電晶體230成為導通狀態，進行區塊的選擇。另外，時刻t3的動作也可先於時刻t2的動作。
在時刻t4，電壓供給部對於選擇區塊的所有字元線，將中間電壓（例如10 V）經由節點N4而供給至區塊選擇電晶體230。此時，在被供給有中間電壓的所有的區塊選擇電晶體230中，借助閘極/汲極間的電容耦合C1，電壓PASSVOLT進行自增壓。進而，當區塊選擇電晶體230導通時，借助閘極/源極間的電容耦合C2，電壓PASSVOLT進一步進行自增壓。通過所有的區塊選擇電晶體230進行自增壓，從而對選擇區塊的所有字元線供給電壓下降受到抑制的中間電壓。
在時刻t5，區塊選擇部200將局部增壓信號XB驅動為H電位準，將/XB驅動為L電位準。由此，電晶體Q3導通，電晶體Q4斷開，節點N1的電壓PSV經由電晶體Q3而施加至節點bst。節點bst從GND電位準上升至PSV-Vth電位準為止（Vth為電晶體Q3的閾值）。通過電容器Cb的其中一個電極即節點bst的電壓上升，從而電容器Cb的另一個電極即節點N2的電壓PASSVOLT通過電容器Cb的電容耦合而升壓。因而，經自增壓的區塊選擇電晶體230的閘極電壓PASSVOLT進一步被升壓（例如31 V）。
接下來，在時刻t6，電壓供給部對選擇字元線供給編程電壓（例如25 V）。此時，區塊選擇電晶體230的閘極電壓PASSVOLT已被高高地升壓至編程電壓以上，因此編程電壓由區塊選擇電晶體230不會電壓下降地施加至選擇字元線。
接下來，在時刻t7，停止從電壓供給部供給編程電壓（選擇字元線）及中間電壓（非選擇字元線），電壓PASSVOLT的電位逐漸下降，在時刻t8，區塊選擇信號BLKSEL、局部箝位信號XT、局部增壓信號XB被驅動為L電位準。
如此，根據本實施例，使對區塊選擇電晶體230的閘極施加的電壓PASSVOLT以兩階段來升壓，因此無須追加電荷泵電路的級數，便可產生目標電壓PASSVOLT（選擇字元線電壓+區塊選擇電晶體的Vt+背閘偏壓＜PASSVOLT）。因此，與以往的電荷泵電路相比，能夠減少級數，佈局面積與電流消耗也能夠削減。
而且，本實施例中，通過使電晶體Q1介隔在節點N1與節點N2之間，從而電晶體Q1的源極為電壓PSV，閘極為XT（XT=PSV），由於源極與閘極為同電位，因此電晶體Q1成為截止（cut off）狀態，即使電壓PASSVOLT進一步升壓，該電壓也不會經由電晶體Q1洩漏（leak）而被箝位。
所述實施例中，通過將電壓PSV一次充電至節點bst，從而進行電壓PASSVOLT的升壓，但並不限於此，也可通過多次的充電來斷續地使電壓PASSVOLT升壓。此時，通過局部增壓信號XB、/XB來供給多個脈衝，從而使電晶體Q3、Q4多次開關而反覆節點bst的充放電（GND、PSV-Vth、GND、PSV-Vth），由此來多次反覆電壓PASSVOUT的升壓，從而能夠獲得更大的增壓電壓。進而，通過此種多次升壓，即使在長時間的動作中因電容器Cb的洩漏而導致升壓電壓下降，也能夠再次充電。
進而，也可對電壓PASSVOLT進行監控，對電壓PASSVOLT與所需的目標電壓進行比較，並基於該比較結果來將局部增壓信號XB、/XB施加至電晶體Q3、Q4而進行升壓。即，若電壓PASSVOLT小於目標電壓，則可通過局部增壓信號XB、/XB來進行升壓，若為目標電壓以上，則也可不進行升壓。
而且，連接於節點N2的電容器Cb優選的是可由MOS電容器所形成。若因電容器Cb而導致升壓電路220的寄生電容變大，則可能成為高速動作的障礙，因此，例如也可在電容器Cb與節點N2之間連接二極體或電晶體（在升壓時導通），以免從節點N2側看到電容器Cb的容量。
進而，所述實施例中，電晶體Q4的源極連接於GND，但若源極為GND電位準，則電晶體Q4的洩漏將變大，因此也可在電晶體Q4與GND之間連接反相器（inverter），對反相器的輸入端供給局部增壓信號/XB，或者將電晶體Q4的源極連接於Vcc等電壓或局部增壓信號XB。此時，後者（直接連接局部增壓信號XB）能夠獲得更大的效果。這對於電晶體Q2也同樣，也可在電晶體Q2與GND之間連接反相器，對反相器的輸入端供給局部箝位信號/XT，或者將電晶體Q2的源極連接於Vcc等電壓或局部箝位信號XT。
接下來，對本發明的第2實施例進行說明。圖4所示的區塊選擇部200可對應於儲存單元陣列的各區塊的每個區塊而配置。例如，如圖6所示，當沿行方向配置有1024個區塊_0～區塊_1023時，則沿行方向配置1024個區塊選擇部200_0～200_1023。當採用此種佈局時，區塊選擇部200如圖4所示般包含電位準位移器210，因此將配置1024個電位準位移器210。
電位準位移器210對應於Vcc電壓位準的區塊選擇信號BLKSEL而輸出從電荷泵電路輸出的高電壓Vpp，因此為了緩和兩者的電位差，使用高耐壓、低閾值的耗盡型（depletion type）的NMOS電晶體。該耗盡電晶體需要長的通道長度，因而需要大面積。如圖6所示，若配置1024個電位準位移器，則其佔用面積變大，可能成為記憶體晶片小型化的障礙。因此，第2實施例中，可由若干個區塊來共用區塊選擇部。
圖7是表示本發明的第2實施例的區塊選擇部的配置例的圖。如該圖2所示，當區塊有1024個時，將區塊配置成水準方向8×垂直方向128，1個電位準位移器由水準方向的8個區塊所共用。即，由電位準位移器210_0～210_127中的任一個來對所選擇的水準方向的8個區塊供給電壓PSV。而且，水準方向的8個區塊中的任一個的選擇是通過對8個局部箝位信號XT0～XT7（/XT0～/XT7）與8個局部增壓信號XB0～XB7（/XB0～/XB7）進行解碼來進行。例如，若選擇局部箝位信號XT0、局部增壓信號XB0，則選擇區塊0，若選擇局部箝位信號XT5、局部增壓信號XB5，則選擇水準方向的8個區塊中的區塊5。
圖8表示用於選擇沿水準方向配置的8個區塊的區塊選擇部的詳細情況。由8個區塊所共用的1個電位準位移器210在基於列位址資訊來選擇該水準方向的8個區塊時，回應H電位準的區塊選擇信號BLKSEL而將電壓PSV共同輸出至各區塊的升壓電路220_7～220_0。升壓電路220_7～220_0如上所述，通過對應的局部箝位信號XT及局部增壓信號XB來選擇性地動作。而且，升壓電路220_7～220_0的輸出電壓PASSVOLT被分別輸出至對應的區塊選擇電晶體230_7～230_0。電壓供給部300對各區塊選擇電晶體230_7～230_0個別地輸出全域（global）信號線G_SGD、G_WL31～G_WL0、G_SGS。即，應留意的是，電壓供給部300輸出與8個區塊數相應的全域信號線（本例中為8×G_SGD、8×G_WL31～8×G_WL0、8×G_SGS）。
例如，假設選擇電位準位移器210_1，並對該水準方向的區塊_0進行編程。局部箝位信號XT0遷移至H電位準，升壓電路220_0成為導通狀態，電位準位移器210回應區塊選擇信號BLKSEL而將電壓PSV輸出至升壓電路220_7～220_0。由於升壓電路220_0的電晶體Q1導通，因此電壓PSV被導入升壓電路220_0內，電壓PASSVOUT通過電壓PSV而預充電至PSV-Vth。另一方面，升壓電路220_7～220_1的電晶體Q1斷開，因此電壓PSV不被導入升壓電路內。
接下來，電壓供給部300對全域字元線G_WL供給所要求的動作電壓。即，電壓供給部300對選擇字元線供給編程電壓，對非選擇字元線供給中間電壓。此時，升壓電路220_0的節點N2的電壓PASSVOLT已被充電至PSV-Vth，區塊選擇電晶體230_0的閘極通過供給編程電壓而自增壓，利用該經升壓的閘極電壓，區塊選擇電晶體230_0導通。另一方面，升壓電路220_7～220_1的電壓PASSVOLT為0 V，因此這些區塊選擇電晶體230_7～230_1斷開。
隨後，當局部增壓信號XB0被設為有效（assert）時，升壓電路220_0的節點bst從GND電位準上升至PSV-Vth電位準，節點N2經由電容器Cb而升壓。即，電壓PASSVOLT在兩階段的增壓後，升壓至動作電壓+Vth+背閘偏壓以上。
這樣，本實施例中，即便在使用耗盡型的面積大的電位準位移器的情況下，只要對水準方向的區塊分別配置少數元件（device）（4電晶體Q1、Q2、Q3、Q4及電容器Cb），便能夠在多個水準方向的區塊中共用電位準位移器，從而能削減電位準位移器的佔用面積。圖6的結構中，為了對1024個水準區塊進行解碼，需要電位準位移器×1024。在如本實施例般由8個水準區塊共用的情況下，為了對1024水準區塊進行解碼，需要電位準位移器×128（單元區塊選擇）+16（XT/XB解碼器）=144。由此，能夠實現X解碼器佔用面積的大幅削減。
本實施例中，共用來自電位準位移器的PSV電壓的升壓電路數的增加在局部箝位信號XT被設為有效時，以在所選擇的水準區塊內抑制節點N1與節點N2間的電荷共用的方式發揮作用。而且，也可將被施加局部增壓信號/XB的電晶體Q4的源極電壓由Vss取代為局部增壓信號XB，以抑制從節點bst的洩漏。非選擇狀態的電晶體Q2、Q4可對閘極電壓使用Vcc，而從XT、XB解碼器的形成變得容易。最高的PASSVOLT電壓通過接點（junction）BV而受到箝位，從而自動保護BVox。
所述實施例中，展示了1個區塊選擇部由水準方向的8個區塊來共用的示例，但這只是一例，1個區塊選擇部也可由水準方向的多個區塊來共用。
如上所述，對本發明的優選實施方式進行了詳述，但本發明並不限定於特定的實施方式，在權利要求書所記載的本發明的主旨的範圍內，能夠進行各種變形、變更。
10‧‧‧電荷泵電路
20、210、210_0～210_127‧‧‧電位準位移器
30‧‧‧區塊選擇電晶體
40、300‧‧‧電壓供給部
50‧‧‧選擇區塊
100‧‧‧快閃記憶體
110‧‧‧儲存單元陣列
120‧‧‧輸入/輸出緩衝器
130‧‧‧位址暫存器
140‧‧‧控制部
150‧‧‧字元線選擇電路
160‧‧‧頁面緩衝器/讀出電路
170‧‧‧行選擇電路
180‧‧‧內部電壓產生電路
200、200_0～200_1023‧‧‧區塊選擇部
220、220_0、220_7‧‧‧升壓電路
230、230_0、230_7‧‧‧區塊選擇電晶體
Ax‧‧‧列位址資訊
Ay‧‧‧行位址資訊
BDRV‧‧‧輸出信號
BLK（0）、BLK（1）、…、BLK（m-1）‧‧‧儲存區塊
BLKSEL‧‧‧區塊選擇信號
bst、N1、N2、N3、N4‧‧‧節點
C1、C2‧‧‧電容耦合
Cb‧‧‧電容器
GBL0、GBL1、GBLn-1、GBLn‧‧‧位元線
G_SGD、G_WL31～G_WL0、G_SGS‧‧‧全域信號線
MC0～MC31‧‧‧儲存單元
NU‧‧‧反及串單元
PASSVOLT、PASSVOUT‧‧‧電壓
PSV、Vpp‧‧‧高電壓
Q1、Q2、Q3、Q4‧‧‧電晶體
SGD、SGS‧‧‧選擇閘極線
SL‧‧‧共用的源極線
t1～t8‧‧‧時刻
TD、TS‧‧‧選擇電晶體
Vers‧‧‧抹除電壓
Vpass‧‧‧通過電壓
Vpgm‧‧‧寫入電壓（編程電壓）
Vread‧‧‧讀出通過電壓
Vth‧‧‧閾值
WL、WL0～WL31‧‧‧字元線
XB、/XB、XB0～XB7‧‧‧局部增壓信號
XT、/XT、XT0～XT7‧‧‧局部箝位信號
圖1是對以往的字元線選擇電路的動作進行說明的圖。 圖2是表示本發明的第1實施例的快閃記憶體的結構的圖。 圖3是表示本發明的第1實施例的儲存單元陣列的反及串的結構的電路圖。 圖4是表示本發明的第1實施例的字元線選擇電路的結構的圖。 圖5是對本發明的第1實施例的字元線選擇電路的動作進行說明的波形圖。 圖6是表示本發明的第1實施例的儲存單元陣列的區塊與區塊選擇部的關係的佈局圖。 圖7是表示本發明的第2實施例的儲存單元陣列的區塊與電位準位移器的關係的佈局圖。 圖8是對本發明的第2實施例的所選擇的區塊的字元線的驅動方法進行說明的圖。

Claims (13)

  1. 一種非揮發性半導體儲存裝置，包括：儲存單元陣列，包含多個區塊；以及區塊選擇部件，基於列位址資訊來選擇所述儲存單元陣列的區塊，所述區塊選擇部件包含：多個選擇電晶體，連接於區塊的各字元線；第1電路，對連接於所述多個選擇電晶體的各閘極的連接節點進行充電；第2電路，連接於所述第1電路，對所述連接節點的電壓進行升壓；以及供給部件，對所述多個選擇電晶體的其中一個端子供給動作電壓，所述連接節點通過由所述供給部件所供給的所述動作電壓來進行第1增壓後，通過所述第2電路來進行第2增壓，其中，在所述第1增壓的期間，借助所述多個選擇電晶體的閘極與汲極間的電容耦合，所述連接節點進行自增壓，當所述多個選擇電晶體導通時，借助所述多個選擇電晶體的閘極與源極間的電容耦合，所述連接節點進一步進行自增壓，其中，在所述第2增壓的期間，借助所述連接節點與所述第2電路間的電容耦合，所述連接節點進一步進行自增壓。
  2. 如申請專利範圍第1項所述的非揮發性半導體儲存裝置，其中，所述第2電路包含連接於所述連接節點的電容器，所述第2電路將從所述第1電路輸出的電壓供給至所述電容器。
  3. 如申請專利範圍第2項所述的非揮發性半導體儲存裝置，其中，所述第2電路包含與所述第1電路之間所連接的第1電晶體，當所述第1電晶體被設為導通狀態時，從所述第1電路輸出的電壓經由所述第1電晶體而供給至所述電容器的其中一個電極。
  4. 如申請專利範圍第3項所述的非揮發性半導體儲存裝置，其中，通過多次進行切換所述第1電晶體的導通/斷開，從而多次反覆進行所述電容器的其中一個電極的充放電，由此來多次進行所述連接節點的升壓。
  5. 如申請專利範圍第1項至第4項中任一項所述的非揮發性半導體儲存裝置，其中，所述第2電路包含與所述第1電路之間所連接的第2電晶體，當所述第2電晶體被設為導通狀態時，從所述第1電路輸出的電壓經由所述第2電晶體而被充電至所述連接節點。
  6. 如申請專利範圍第1項至第4項中任一項所述的非揮發性半導體儲存裝置，其中，所述第1電路包含電位準位移器，所述電位準位移器基於從電荷泵電路供給的高電壓來輸出第1電壓。
  7. 如申請專利範圍第1項至第4項中任一項所述的非揮發性半導體儲存裝置，其中，所述儲存單元陣列包含m列×n行的區塊，m、n為2以上的整數，所述第1電路由一個列的區塊所共用。
  8. 如申請專利範圍第1項至第4項中任一項所述的非揮發性半導體儲存裝置，其中，所述多個區塊各自包含所述第2電路。
  9. 如申請專利範圍第1項至第4項中任一項所述的非揮發性半導體儲存裝置，其中，進行所述第1增壓時的所述動作電壓是用於使反及串能夠導通的中間電壓。
  10. 如申請專利範圍第9項所述的非揮發性半導體儲存裝置，其中，所述供給部件在所述中間電壓的供給後對選擇字元線供給編程電壓，所述編程電壓是經由進行所述第2增壓的選擇電晶體而供給至選擇字元線。
  11. 一種非揮發性半導體儲存裝置的字元線的驅動方法，包括下述步驟：回應列位址資訊，將第1電壓充電至用於選擇儲存單元陣列的區塊的多個區塊選擇電晶體的各閘極，通過對所述多個區塊選擇電晶體的其中一個端子供給各字元線所要求的動作電壓，從而將所述各閘極的所述第1電壓升壓至第2電壓，通過對連接於所述各閘極的電容器供給電壓，從而經由所述電容器來將所述第2電壓升壓至第3電壓，其中，在所述第2電壓升壓至所述第3電壓的期間，借助所述多個區塊選擇電晶體的閘極與汲極間的電容耦合，所述各閘極進行自增壓，當所述多個區塊選擇電晶體導通時，借助所述多個區塊選擇電晶體的閘極與源極間的電容耦合，所述各閘極進一步進行自增壓，並且借助所述多個區塊選擇電晶體的閘極與接收所述動作電壓端之間的電容耦合，所述各閘極進一步進行自增壓。
  12. 如申請專利範圍第11項所述的字元線的驅動方法，其中對所述電容器供給的電壓為所述第1電壓，所述動作電壓為用於使反及串能夠導通的中間電壓。
  13. 如申請專利範圍第11項所述的字元線的驅動方法，其中所述第1電壓是通過從電荷泵電路供給高電壓的電位準位移器進行充電，從所述第2電壓向所述第3電壓的升壓是通過利用從所述電位準位移器輸出的電壓的升壓電路來進行。
TW106109551A 2016-06-20 2017-03-22 非揮發性半導體儲存裝置及其字元線的驅動方法 TWI637400B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016121359A JP2017228325A (ja) 2016-06-20 2016-06-20 不揮発性半導体記憶装置
JP2016-121359 2016-06-20

Publications (2)

Publication Number Publication Date
TW201801075A TW201801075A (zh) 2018-01-01
TWI637400B true TWI637400B (zh) 2018-10-01

Family

ID=60660384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109551A TWI637400B (zh) 2016-06-20 2017-03-22 非揮發性半導體儲存裝置及其字元線的驅動方法

Country Status (5)

Country Link
US (1) US10269409B2 (zh)
JP (1) JP2017228325A (zh)
KR (1) KR102046073B1 (zh)
CN (1) CN107527654B (zh)
TW (1) TWI637400B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6170596B1 (ja) * 2016-06-15 2017-07-26 ウィンボンド エレクトロニクス コーポレーション 半導体装置
KR102665270B1 (ko) * 2016-11-09 2024-05-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
IT201600121631A1 (it) * 2016-11-30 2018-05-30 St Microelectronics Srl Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita'
CN111418101A (zh) 2017-11-28 2020-07-14 京瓷株式会社 燃料电池系统和设备管理方法
JP6501325B1 (ja) * 2018-01-30 2019-04-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6588116B2 (ja) 2018-02-26 2019-10-09 ウィンボンド エレクトロニクス コーポレーション レベルシフタ
JP6535784B1 (ja) 2018-04-25 2019-06-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11270746B2 (en) * 2019-08-22 2022-03-08 Micron Technology, Inc. Word line driver circuitry, and associated methods, devices, and systems
JP2021044041A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置
KR20210093607A (ko) * 2020-01-20 2021-07-28 삼성전자주식회사 메모리 장치의 워드라인 구동 회로 및 그것의 동작 방법
CN113724766B (zh) * 2020-05-26 2023-12-29 华邦电子股份有限公司 半导体存储装置及快闪存储器的运行方法
KR20230146929A (ko) 2022-04-13 2023-10-20 에스케이하이닉스 주식회사 내부전압생성회로

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137733A (en) * 1998-10-05 2000-10-24 Nec Corporation Boosting circuit using 2-step boosting operation
US20030043686A1 (en) * 2001-08-28 2003-03-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device having shared row selection circuit
US20030133326A1 (en) * 2002-01-16 2003-07-17 Kabushiki Kaisha Toshiba Semiconductor memory device
US20050185471A1 (en) * 2004-02-25 2005-08-25 Lee Keun W. Method of erasing NAND flash memory device
US20130077412A1 (en) * 2011-09-26 2013-03-28 Elpida Memory, Inc. Row driver circuit for nand memories including a decoupling inverter
US20130077413A1 (en) * 2011-09-28 2013-03-28 Masaru Yano Semiconductor memory device
US20130088284A1 (en) * 2011-10-05 2013-04-11 SK Hynix Inc. Semiconductor device
US20150255162A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor memory device and method for detecting leak current

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208561B1 (en) 2000-06-13 2001-03-27 Advanced Micro Devices, Inc. Method to reduce capacitive loading in flash memory X-decoder for accurate voltage control at wordlines and select lines
KR100374640B1 (ko) * 2000-11-18 2003-03-04 삼성전자주식회사 전하펌프를 구비하지 않는 디코더 및 이를 구비하는 비휘발성메모리장치
JP2003141885A (ja) * 2001-11-01 2003-05-16 Toshiba Corp 半導体装置
KR100535650B1 (ko) * 2002-07-15 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치의 블럭 선택 회로
JP4229712B2 (ja) * 2003-01-27 2009-02-25 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100609576B1 (ko) * 2004-10-05 2006-08-09 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 블럭 스위치
KR100624302B1 (ko) * 2004-10-07 2006-09-19 주식회사 하이닉스반도체 난드 플래시 메모리의 로우 디코더 회로 및 이를 이용한동작 전압 공급 방법
US7126862B2 (en) 2005-03-08 2006-10-24 Spansion Llc Decoder for memory device
KR100699852B1 (ko) * 2005-07-14 2007-03-27 삼성전자주식회사 Ｈｐｍｏｓ를 이용한 불휘발성 메모리 장치의 워드라인디코더
US20070170979A1 (en) * 2005-11-25 2007-07-26 Giovanni Campardo Charge pump systems and methods
JP4976764B2 (ja) * 2006-07-05 2012-07-18 株式会社東芝 半導体記憶装置
JP2008186498A (ja) * 2007-01-29 2008-08-14 Sanyo Electric Co Ltd スイッチ駆動回路及びワード線駆動回路
US7719919B2 (en) * 2007-03-20 2010-05-18 Kabushiki Kaisha Toshiba Semiconductor memory device in which word lines are driven from either side of memory cell array
KR100885785B1 (ko) * 2007-09-10 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US8068365B2 (en) * 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
JP2011044222A (ja) * 2009-07-22 2011-03-03 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
US8958244B2 (en) * 2012-10-16 2015-02-17 Conversant Intellectual Property Management Inc. Split block decoder for a nonvolatile memory device
KR102012903B1 (ko) * 2012-10-30 2019-08-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
KR102103544B1 (ko) * 2013-01-22 2020-04-23 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
KR20140139265A (ko) * 2013-05-27 2014-12-05 에스케이하이닉스 주식회사 블록 선택 회로 및 이를 포함하는 반도체 장치
KR102302591B1 (ko) 2015-09-22 2021-09-15 삼성전자주식회사 사이즈를 감소시킨 로우 디코더 및 이를 포함하는 메모리 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137733A (en) * 1998-10-05 2000-10-24 Nec Corporation Boosting circuit using 2-step boosting operation
US20030043686A1 (en) * 2001-08-28 2003-03-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device having shared row selection circuit
US20030133326A1 (en) * 2002-01-16 2003-07-17 Kabushiki Kaisha Toshiba Semiconductor memory device
US20050185471A1 (en) * 2004-02-25 2005-08-25 Lee Keun W. Method of erasing NAND flash memory device
US20130077412A1 (en) * 2011-09-26 2013-03-28 Elpida Memory, Inc. Row driver circuit for nand memories including a decoupling inverter
US20140119112A1 (en) * 2011-09-26 2014-05-01 Stefano Sivero Row Driver Circuit for NAND Memories Including a Decoupling Inverter
US20130077413A1 (en) * 2011-09-28 2013-03-28 Masaru Yano Semiconductor memory device
US20130088284A1 (en) * 2011-10-05 2013-04-11 SK Hynix Inc. Semiconductor device
US20150255162A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor memory device and method for detecting leak current

Also Published As

Publication number Publication date
KR20170142881A (ko) 2017-12-28
US20170365325A1 (en) 2017-12-21
CN107527654B (zh) 2021-04-20
US10269409B2 (en) 2019-04-23
TW201801075A (zh) 2018-01-01
KR102046073B1 (ko) 2019-11-18
JP2017228325A (ja) 2017-12-28
CN107527654A (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
TWI637400B (zh) 非揮發性半導體儲存裝置及其字元線的驅動方法
US8994440B2 (en) Voltage select circuit and intergrated circuit including the same
US9466380B2 (en) Semiconductor memory column decoder device and method
US9922715B2 (en) Non-volatile split gate memory device and a method of operating same
US8811093B2 (en) Non-volatile memory device and a method of operating same
JP6313244B2 (ja) 半導体記憶装置
JP5249394B2 (ja) 半導体記憶装置
JP5883494B1 (ja) 不揮発性半導体記憶装置
US9865358B2 (en) Flash memory device and erase method thereof capable of reducing power consumption
JP2008269727A (ja) 昇圧回路、半導体記憶装置およびその駆動方法
JP2011060377A (ja) 半導体記憶装置及びその書き込み制御方法
KR101767228B1 (ko) 불휘발성 반도체 메모리 장치 및 그 소거 방법
US10083755B2 (en) Discharge circuit and semiconductor memory device
JP2010218604A (ja) 不揮発性半導体記憶装置
JP6744893B2 (ja) 不揮発性半導体記憶装置
TWI727809B (zh) 半導體存儲裝置及預充電方法
JP2013198308A (ja) 電圧生成回路
CN113782083A (zh) 半导体存储装置及预充电方法
JP2013143166A (ja) 半導体記憶装置