TWI600084B - Gas treatment methods - Google Patents

Gas treatment methods Download PDF

Info

Publication number
TWI600084B
TWI600084B TW102117368A TW102117368A TWI600084B TW I600084 B TWI600084 B TW I600084B TW 102117368 A TW102117368 A TW 102117368A TW 102117368 A TW102117368 A TW 102117368A TW I600084 B TWI600084 B TW I600084B
Authority
TW
Taiwan
Prior art keywords
gas
chamber
oxide film
etching
reaction
Prior art date
Application number
TW102117368A
Other languages
English (en)
Other versions
TW201409568A (zh
Inventor
Tomoki Suemasa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201409568A publication Critical patent/TW201409568A/zh
Application granted granted Critical
Publication of TWI600084B publication Critical patent/TWI600084B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Description

氣體處理方法
本發明係關於使用氟化氫(HF)氣體與氨(NH3)氣體之混合氣體且進行化學氧化物去除處理之氣體處理方法。
最近，在半導體裝置之製造過程中，作為可代替乾蝕刻或濕蝕刻之微細化蝕刻之方法，備受矚目的是被稱為化學氧化物去除處理(Chemical Oxide Removal；COR)之手法。
作為COR，已知被保持於真空之腔室內，使氟化氫(HF)氣體與氨氣(NH3)吸附於存在被處理體之半導體晶圓之表面之矽氧化膜(SiO2膜)，使該些與矽氧化膜進行反應且使產生六氟矽酸銨((NH4)2SiF6；AFS)，在下個程序藉由加熱使該六氟矽酸銨昇華，藉此對矽氧化膜進行蝕刻之程序(例如參閱專利文獻1、2)。
如上述，對矽氧化膜進行蝕刻之情況，在使HF氣體及NH3氣體之混合氣體與矽氧化膜進行反應時，採用將腔室內之壓力設為10~100mTorr(1.33~13.3Pa)、半 導體晶圓之溫度設為30~40℃、全體氣體之流量設為100~200sccm(mL/min)之條件。
[先前技術文獻]
[專利文獻]
[專利文獻1]特開2005-39185號公報
[專利文獻2]特開2008-160000號公報
但是，對晶圓表面之圖案形狀之矽氧化膜進行蝕刻時，圖案微細化的同時圖案底面之蝕刻速率會減少，在圖案底面會發生殘存有矽氧化膜之問題。發生像這樣的蝕刻殘餘物時，一般使處理之溫度上升且使蝕刻速率上升，在使溫度上升時蝕刻形狀會變成為錐形。
因此，本發明之目的係提供一種氣體處理方法，藉由HF氣體及NH3氣體之混合氣體，對圖案形狀之矽氧化膜進行蝕刻時不會在圖案底面產生蝕刻殘餘物，且能夠進行垂直性高的蝕刻。
本發明者係以反應氣體之HF氣體及NH3氣體，處理形成有圖案形狀之矽氧化膜之被處理體，對藉由反應氣體與矽氧化膜之反應所生成的反應生成物進行加熱且分解消除來進行蝕刻時，藉由調整加入該些反應氣體之稀釋氣體的量且提高腔室內之壓力，發現使蝕刻殘餘物不 存在且可得到垂直性高的蝕刻形狀。
即，根據本發明，提供一種氣體處理方法，係在腔室內收容於表面形成有圖案形狀之矽氧化膜的被處理體，對前述腔室內供給反應氣體之HF氣體及NH3氣體，且進行使該些與前述矽氧化膜進行反應之處理，然後，對該反應所產生之反應生成物進行加熱並分解消除且進行蝕刻，對前述腔室內，除了反應氣體之HF氣體及NH3氣體以外，還供給稀釋氣體，調整前述稀釋氣體的量，且以使蝕刻殘餘物不存在且成為垂直性高之蝕刻形狀的方式，來調整前述腔室內之壓力。
在本發明中，將前述所反應之處理的處理溫度設為40℃以下，將前述腔室內之壓力設為200mTorr以上為較佳。將前述所反應之處理的處理溫度設為35℃以下為最佳。
將HF氣體之分壓設為5~50mTorr、將NH3氣體之分壓設為5~50mTorr、將稀釋氣體之分壓設為200mTorr以上為較佳。
又，將前述腔室內之壓力設為300mTorr以上為較佳。
且，本發明之氣體處理係可適用於淺溝槽隔離構造之圖案形狀之熱氧化膜的蝕刻。
1‧‧‧處理系統
2‧‧‧搬入搬出部
3‧‧‧裝載鎖定室
4‧‧‧PHT處理裝置
5‧‧‧COR處理裝置
11‧‧‧第1晶圓搬送機構
17‧‧‧第2晶圓搬送機構
40‧‧‧腔室
43‧‧‧氣體供給機構
44‧‧‧排氣機構
56‧‧‧噴頭
73‧‧‧HF氣體供給源
74‧‧‧NH3氣體供給源
77‧‧‧Ar氣體供給源
78‧‧‧N2氣體供給源
86a，86b‧‧‧電容式壓力計
90‧‧‧控制部
201‧‧‧矽基板
202‧‧‧熱氧化膜
203‧‧‧淺溝槽
204‧‧‧TEOS-SiO2膜
205‧‧‧圖案
206‧‧‧蝕刻殘餘物
W‧‧‧半導體晶圓
[圖1]表示關於本發明之一實施形態之處理系統之概略構成的平面圖。
[圖2]表示搭載於圖1之處理系統之PHT處理裝置的剖面圖。
[圖3]表示搭載於圖1之處理系統之COR處理裝置之概略構成的剖面圖。
[圖4]表示適用於本發明之一實施形態之被處理體(晶圓)之構造的剖面圖。
[圖5]表示對50nm以下之圖案，以以往的條件進行COR處理後進行熱處理且蝕刻後之圖案之狀態的模式圖。
[圖6]表示對圖5，以使溫度上升之條件進行COR處理後進行熱處理且蝕刻後之圖案之狀態的模式圖。
[圖7]藉由將壓力作為10~100mTorr之以往條件，進行COR處理後進行加熱處理時之圖案狀態的模式圖。
[圖8]藉由將壓力作為200mTorr以上之高壓力條件，進行COR處理後進行加熱處理時之圖案狀態的模式圖。
以下參閱圖面，對關於本發明之實施形態進行說明。
圖1係表示用於實施關於本發明之一實施形態之氣體處理方法之處理系統的概略構成圖。該處理系統1係具備有：搬入搬出部2，對半導體晶圓(以下僅記述為晶圓)W進行搬入搬出；2個裝載鎖定室(L/L)3，使鄰接且設置於 搬入搬出部2；PHT處理裝置(PHT)4，對各自鄰接且設置於各裝載鎖定室3之晶圓W，進行PHT(Post Heat Treatment)處理；COR處理裝置(COR)5，對各自鄰接且設置於各PHT處理裝置4之晶圓W，進行COR處理。裝載鎖定室3、PHT處理裝置4、及COR處理裝置5係以該順序並列設置在一直線上。
搬入搬出部2係具有於內部設置有搬送晶圓W之第1晶圓搬送機構11的搬送室(L/M)12。第1晶圓搬送機構11係具有將晶圓W保持約略水平之2個搬送臂11a，11b。在搬送室12之縱長方向的側部，設置有載置台13，在該載置台13，例如能夠連接3個可並排收容複數枚晶圓W之載體C。又，鄰接於搬送室12設置有使晶圓W旋轉而光學式地求出偏心量且進行定位之定位器14。
在搬入搬出部2，晶圓W係藉由搬送臂11a，11b來保持，藉由第1晶圓搬送機構11之驅動在約略水平面內直線前進移動，或藉由上升下降，搬送到所期望之位置。且，對載置台13上之載體C、定位器14、裝載鎖定室3，藉由各個搬送臂11a，11b之進退，進行搬入搬出。
各裝載鎖定室3係在各個閘閥16介於搬送室12之間的狀態下，分別連接於搬送室12。在各裝載鎖定室3內，設置有搬送晶圓W之第2晶圓搬送機構17。又，裝載鎖定室3係構成可進行眞空拉製至預定的真空度。
第2晶圓搬送機構17係具有多關節臂構造，具有將晶圓W保持約略水平之拾取器。在該第2晶圓搬送機構17，在縮短多關節臂之狀態下，拾取器位於裝載鎖定室3內，藉由延長多關節臂，拾取器到達PHT處理裝置4，且藉由延長能夠到達COR處理裝置5，並可在裝載鎖定室3、PHT處理裝置4、COR處理裝置5之間搬送晶圓W。
PHT處理裝置4係如圖2所示，具有可進行眞空拉製之腔室20與在其中載置晶圓W之載置台23，在載置台23中埋設有加熱器24，藉由加熱器24對實施COR處理後之晶圓W進行加熱，且進行使COR處理所產生之反應生成物氣化(昇華)之PHT處理。在腔室20之裝載鎖定室3側，在與裝載鎖定室3之間設置有搬送晶圓之搬入搬出口20a，該搬入搬出口20a係可藉由閘閥22來進行開關。又，在腔室20之COR處理裝置5側，在與COR處理裝置5之間設置有搬送晶圓W之搬入搬出口20b，該搬入搬出口20b係可藉由閘閥54來進行開關。且，具備有：氣體供給機構26，具備例如將氮氣(N2)等之惰性氣體供給到腔室20之氣體供給路徑25；及排氣機構28，具備對腔室20內進行排氣之排氣路徑27。氣體供給路徑25係連接於氮氣供給源30。且，在氣體供給路徑25中，介設有可調節流路之開關動作及氮氣之供給流量之流量調節閥31。在排氣機構28之排氣路徑27中，設置有開關閥32及真空泵33。
COR處理裝置5如圖3所示，具備密閉構造之腔室40，在腔室40之內部，設置有將晶圓W載置在約略水平狀態之載置台42。又，在COR處理裝置5中，設置有對腔室40供給HF氣體及NH3氣體等之氣體供給機構43、對腔室40內進行排氣之排氣機構44。
腔室40係由腔室本體51及蓋部52所構成。腔室本體51係具有約略為圓筒狀之側壁部51a與底部51b，上部成為開口，以蓋部52關閉該開口。側壁部51a與蓋部52係藉由密封構件(未圖示)進行密封，且確保腔室40內之氣密性。
在側壁部51a中，對PHT處理裝置4之腔室20，設置有對晶圓W進行搬入搬出之搬入搬出口53，該搬入搬出口53係可藉由閘閥54來進行開關。
蓋部52係具有構成外側之蓋構件55，與嵌入蓋構件55內側設置於面對載置台42之噴頭56。噴頭56係具有：本體57，具有形成圓筒狀之側壁57a與上部壁57b；噴灑板58，設置於本體57之底部。在本體57與噴灑板58所形成之空間，設置有與噴灑板58平行之板體59，本體57之上部壁57b與板體59之間成為第1空間60a，板體59與噴灑板58之間成為第2空間60b。
在第1空間60a係插入有氣體供給機構43之第1氣體供給配管71，連接於第1空間60a之複數個氣體通路61係由板體59延伸到噴灑板58。該氣體通路61係與形成於噴灑板58之複數個第1氣體吐出孔62連接。 另一方面，在第2空間60b中，插入有氣體供給機構之第2氣體供給配管72，在該第2空間60b中，連接有形成於噴灑板58之複數個第2氣體吐出孔63。
且，由第1氣體供給配管71供給到第1空間60a之氣體係經過氣體通路61及第1氣體吐出孔62，吐出到腔室40內。又，由第2氣體供給配管72供給到第2空間60b之氣體係由第2氣體吐出孔63吐出。
載置台42係形成平面視約略為圓形，固定於腔室40之底部51b。在載置台42之內部，設置有調節載置台42之溫度之溫度調節器65。溫度調節器65係例如具備有溫度調節用媒體(例如水等)進行循環之管路，藉由與流過該管路內之溫度調節用媒體進行熱交換，調節載置台42之溫度，進行載置台42上之晶圓W的溫度控制。
氣體供給機構43係具有上述之第1氣體供給配管71及第2氣體供給配管72，且具有各自連接於該些第1氣體供給配管71及第2氣體供給配管72之HF氣體供給源73及NH3氣體供給源74。又，在第1氣體供給配管71係連接有第3氣體供給配管75，在第2氣體供給配管72係連接有第4氣體供給配管76，在該些第3氣體供給配管75及第4氣體供給配管76係各自連接有Ar氣體供給源77及N2氣體供給源78。在第1~第4氣體供給配管71、72、75、76，設置有進行流路之開閉動作及流量控制之流量控制器79。流量控制器79係例如由開關閥及流量控制器所構成。
且，HF氣體及Ar氣體係經過第1氣體供給配管71、第1空間60a及氣體通路61，由第1氣體吐出孔62吐出到腔室40內，NH3氣體及N2氣體係經過第2氣體供給配管72及第2空間60b，由第2氣體吐出孔63吐出到腔室40內。
上記氣體中的HF氣體與NH3氣體係反應氣體，該些氣體由噴頭56到吐出為止不進行混合，在腔室40內進行第一次混合。Ar氣體及N2氣體係稀釋氣體。且，以預定流量將反應氣體之HF氣體及NH3氣體、稀釋氣體之Ar氣體及N2氣體導入到腔室40內，且對腔室40內維持預定壓力，並使HF氣體及NH3氣體與形成於晶圓W上之氧化膜(SiO2)進行反應，作為反應生成物使產生六氟矽酸銨(AFS)。
作為稀釋氣體，亦可僅為Ar氣體，或亦可僅為N2氣體，又即使使用其他惰性氣體，亦可使用Ar氣體、N2氣體及其他惰性氣體之2種以上的氣體。
排氣機構44係具有連接於形成在腔室40之底部51b之排氣口81之排氣配管82，且具有用於控制設置於排氣配管82之腔室40內之壓力的自動壓力控制閥(APC)83及用於對腔室40內進行排氣之真空泵84。
由腔室40之側壁在腔室40內，設置有作為用於計測腔室40內之壓力之壓力計的2個電容式壓力計86a，86b。電容式壓力計86a係高壓力用，電容式壓力計86b係低壓力用。
作為構成COR處理裝置5之腔室40、載置台42等之各種構成零件的材質係使用Al。構成腔室40之Al材料係亦可為無垢者，亦可為將陽極氧化處理施加於內面(腔室本體51之內面、噴頭56之下面等)者。另一方面，構成載置台42之Al的表面係被要求具有耐磨損性，因此進行陽極氧化處理且將耐磨損性高的氧化被膜(Al2O3)形成於表面為較佳。
如圖1所示，處理系統1係具有控制部90。控制部90係具有：具備控制處理系統1之各構成部之微處理器(電腦)之控制器。在控制器，操作者為了管理處理系統1，連接有進行指令之輸入操作等之鍵盤或處理系統1之運轉狀況進行視像化且進行顯示之顯示器等。又，在控制器中，以處理系統1所執行之各種處理例如按照用於在控制器的控制實現對COR處理裝置5中的處理氣體之供給或對腔室40內之排氣等之控制程式或處理條件，連接有儲存用於在處理系統1之各構成部執行預定之處理之控制程式之處理配方或各種資料庫等之記憶部。處理程式係記憶於記憶部中之合適的記憶媒體。且，根據所需，藉由從記憶部呼叫任意之處理程式且於控制器執行，在控制器之控制下，進行在處理系統1中期望之處理。
接下來，對關於使用像這樣的處理系統1之本實施形態的氣體處理方法進行說明。
在本實施形態中，對存在於晶圓W之表面之圖案化之矽氧化膜進行蝕刻。例如，將淺溝槽203形成於具有如 圖4所示之熱氧化膜202之矽基板201，藉由使用TEOS之CVD，準備以矽氧化膜(TEOS-SiO2膜)204掩埋淺溝槽203之淺溝槽隔離(STI)構造之晶圓W，藉由處理系統1對殘存於表面之圖案形狀之熱氧化膜202進行蝕刻。
一開始，將如圖4所示之狀態晶圓W收納於載體C內，搬送到處理系統1。在處理系統1，在打開大氣側之閘閥16之狀態下，藉由第1晶圓搬送機構11之搬送臂11a、11b之任一，將1片晶圓W由搬入搬出部2之載體C搬送到裝載鎖定室3，收授到裝載鎖定室3內之第2晶圓搬送機構17的拾取器。
然後，關閉大氣側之閘閥16且對裝載鎖定室3內進行真空排氣，接下來打開閘閥22及54且將拾取器延長至COR處理裝置5為止，並將晶圓W載置於載置台42。
然後，使拾取器回到裝載鎖定室3，關閉閘閥22及54，對腔室40內進行密閉狀態。在該狀態下，藉由溫度調節器65將載置台42上之晶圓W的溫度調節到預定之目標值(例如20~40℃)，由氣體供給機構43經過第1氣體供給配管71、第1空間60a及氣體通路61，將HF氣體及Ar氣體由第1氣體吐出孔62吐出到腔室40內，經過第2氣體供給配管72及第2空間60b，將NH3氣體及N2氣體由第2氣體吐出孔63吐出到腔室40內。
藉此，HF氣體及NH3氣體係並不在噴頭56內進行混合而供給到腔室40內，腔室40內之環境係包含 HF氣體與NH3氣體之環境，殘留於晶圓W之表面的熱氧化膜202係與該些進行選擇性反應。
即，熱氧化膜202係與氟化氫氣體之分子及氨氣之分子進行化學反應，作為反應生成物產生六氟矽酸銨(AFS)或水等，成為保持於晶圓W之表面的狀態。
結束像這樣的處理後打開閘閥22、54，藉由第2晶圓搬送機構17之拾取器，收取載置台42上之處理後的晶圓W，並載置於PHT處理裝置4之腔室20內的載置台23上。且，使拾取器退避到裝載鎖定室3，關閉閘閥22、54，將N2氣體導入腔室20內之同時，藉由加熱器24對載置台23上之晶圓W進行加熱。藉此，加熱由上述COR處理所產生之反應生成物且進行氣化並去除。
如此，進行COR處理後，藉由進行PHT處理能夠在乾燥環境中去除熱氧化膜202，而不會產生浮水印等。又，能夠以無電漿進行蝕刻，因此可進行損害較少之處理。且，對TEOS-SiO2膜，進行選擇比高的蝕刻係可能的。況且，又COR處理係經過預定時間後，蝕刻將不會進行，即使進行過浸蝕亦不會產生反應，因此不需要端點管理。
其中，COR處理係採用以往將腔室內之壓力設為10~100mTorr(1.33~13.3Pa)、半導體晶圓之溫度設為20~40℃、全體氣體之流量設為100~200sccm(mL/min)之條件，圖案微細化的同時圖案底面之蝕刻速率會減少，在圖案底面會發生殘存有氧化矽膜之問題。圖5係表示對 50nm以下之圖案，藉由以往條件進行COR處理後進行熱處理且蝕刻後之圖案之狀態的圖。如該圖所示，在蝕刻所得到之圖案205之底部產生熱氧化膜之蝕刻殘餘物206。
像這樣的蝕刻殘餘物係一般使處理之溫度上升且藉由使蝕刻速率上升來進行消除。
但是，若使溫度上升時，如圖6所示，蝕刻殘餘物雖被消除，但明確地了解到蝕刻之形狀性會產生惡化。
因此，應對並存蝕刻性與蝕刻之形狀性進行檢討。
其結果，基本上不使溫度及反應氣體之量產生改變，藉由使壓力上升，能夠找出使蝕刻性與蝕刻之形狀性並存之方法。
即，溫度在20~40℃中，反應種(HF及NH3)會容易進行吸附，因此進行熱氧化膜之圖案蝕刻時，在圖案之底部會變得很難進行蝕刻，且會產生蝕刻殘餘物。為了防止該狀況，當使溫度上升時，反應比起吸附更能夠支配，因此能夠不產生蝕刻殘餘物，對熱氧化膜進行蝕刻。但是，藉由使溫度上升，TEOS-SiO2膜亦被蝕刻，選擇性高的蝕刻將會變得困難且蝕刻之形狀性(垂直性)會惡化。
對此，不使溫度上升使壓力上升時，反應種之平均自由行程會縮短，因此反應種之移動會被限制且平直度會提高，對圖案底部之熱氧化膜有效地進行作用的同時，蝕刻之垂直性會變得更高。
因此，在本實施形態中，藉由使腔室40內之壓力上升，消除蝕刻殘餘物的同時，將蝕刻之形狀性設為良好者。即，維持反應氣體之HF氣體及NH3氣體的流量及處理溫度，藉由增加稀釋氣體的量且使腔室40內之壓力上升，能夠提高蝕刻性及蝕刻之形狀性。
作為具體的條件，處理溫度設為：40℃以下，35℃以下為較佳、HF氣體流量設為：10~100sccm(mL/min)、NH3氣體流量設為：10~100sccm(mL/min)，增加稀釋氣體之Ar氣體及N2氣體的總流量，且將腔室40內之壓力設為200mTorr(26.7Pa)以上為較佳。最好是設為300mTorr(40.0Pa)以上。
此時之稀釋氣體之Ar氣體及N2氣體的總流量係500sccm(mL/min)以上為較佳，800sccm(mL/min)以上為最佳。又，HF氣體分壓：5~50mTorr(0.67~6.7Pa)、NH3氣體分壓：5~50mTorr(0.67~6.7Pa)、稀釋氣體分壓：200mTorr(26.7Pa)以上為較佳。
實際上，以溫度：40℃以下、HF氣體之流量：10~100sccm(mL/min)、NH3氣體之流量：10~100sccm(mL/min)進行固定，使壓力產生變化且進行COR處理。條件A係將壓力設為10~100mTorr之以往條件，條件B係將壓力設為200mTorr以上之高壓力條件。然後，以PHT處理裝置進行熱處理且去除反應生成物之AFS。
圖7及圖8係表示以該些條件，進行蝕刻後之圖案之狀態的模式圖。如該些所示，圖案205之垂直性 皆良好，在以往條件之條件A中，圖案尺寸比50nm大時，雖在圖案205之底部形成有圓度，但圖案尺寸比50nm小時，會產生熱氧化膜之蝕刻殘餘物206。對此，在條件B中即使圖案尺寸比50nm更小，亦不會產生熱氧化膜之蝕刻殘餘物。由此，為了使蝕刻殘餘物與形狀性並存，確認高壓化為有效者。
如上述，根據本實施形態，調整稀釋氣體的量且調整腔室內之壓力，因此使蝕刻殘餘物不存在且能夠進行垂直性高的蝕刻。
此外，本發明係不限定上述實施形態，可進行種種變形。例如在上述實施形態中，本發明適用於淺溝槽隔離構造之熱氧化膜之蝕刻，亦可適用於其他構造中的矽氧化膜之蝕刻，並不限於熱氧化膜，亦可適用於其他矽氧化膜之蝕刻。又，使用Ar氣體及N2氣體作為稀釋氣體，亦可僅為Ar氣體，或亦可僅為N2氣體，又即使使用其他惰性氣體，亦可使用Ar氣體、N2氣體及其他惰性氣體之2種以上的氣體。且，在上述實施形態中，係表示關於一片片連續搬送被處理體之例子，亦可為進行連續搬送2枚以上者。
5‧‧‧COR處理裝置
40‧‧‧腔室
42‧‧‧載置台
43‧‧‧氣體供給機構
44‧‧‧排氣機構
51‧‧‧腔室本體
51a‧‧‧側壁部
51b‧‧‧底部
52‧‧‧蓋部
53‧‧‧搬入搬出口
54‧‧‧閘閥
55‧‧‧蓋構件
56‧‧‧噴頭
57‧‧‧本體
57a‧‧‧側壁
57b‧‧‧上部壁
58‧‧‧噴灑板
59‧‧‧板體
60a‧‧‧第1空間
60b‧‧‧第2空間
61‧‧‧氣體通路
62‧‧‧第1氣體吐出孔
63‧‧‧第2氣體吐出孔
65‧‧‧溫度調節器
71‧‧‧第1氣體供給配管
72‧‧‧第2氣體供給配管
73‧‧‧HF氣體供給源
74‧‧‧NH3氣體供給源
75‧‧‧第3氣體供給配管
76‧‧‧第4氣體供給配管
77‧‧‧Ar氣體供給源
78‧‧‧N2氣體供給源
79‧‧‧流量控制器
81‧‧‧排氣口
82‧‧‧排氣配管
83‧‧‧自動壓力控制閥
84‧‧‧真空泵
86a，86b‧‧‧電容式壓力計
W‧‧‧半導體晶圓

Claims (6)

  1. 一種氣體處理方法，在腔室內收容於表面形成有由CVD氧化膜與熱氧化膜所構成之圖案形狀之矽氧化膜的被處理體，對前述腔室內供給反應氣體之HF氣體及NH3氣體，且進行使該些與前述矽氧化膜進行反應之處理，然後，對由該反應所產生之反應生成物進行加熱並進行分解消除且進行蝕刻，其特徵係，對前述腔室內，除了反應氣體之HF氣體及NH3氣體以外，還供給稀釋氣體，調整前述稀釋氣體的量，且以使蝕刻殘餘物不存在且成為垂直性高之蝕刻形狀的方式，來調整前述腔室內之壓力，在圖案化之矽氧化膜之中，相對於CVD氧化膜，對熱氧化膜進行選擇性蝕刻，將前述所反應之處理的處理溫度設為40℃以下，將前述腔室內之壓力設為200mTorr以上。
  2. 如請求項1之氣體處理方法，其中，前述CVD氧化膜，係使用TEOS所形成之氧化膜。
  3. 如請求項2之氣體處理方法，其中，將前述所反應之處理的處理溫度設為35℃以下。
  4. 如請求項2之氣體處理方法，其中，將HF氣體之分壓設為5~50mTorr、NH3氣體之分壓設為5~50mTorr、稀釋氣體之分壓設為200mTorr以上。
  5. 如請求項2之氣體處理方法，其中，將前述腔室內之壓力設為300mTorr以上。
  6. 如請求項1之氣體處理方法，其中，對被CVD氧化膜掩埋之淺溝槽隔離構造之圖案形狀之熱氧化膜進行蝕刻者。
TW102117368A 2012-05-23 2013-05-16 Gas treatment methods TWI600084B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012117990 2012-05-23

Publications (2)

Publication Number Publication Date
TW201409568A TW201409568A (zh) 2014-03-01
TWI600084B true TWI600084B (zh) 2017-09-21

Family

ID=49623576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117368A TWI600084B (zh) 2012-05-23 2013-05-16 Gas treatment methods

Country Status (5)

Country Link
US (1) US9384993B2 (zh)
JP (1) JP6110848B2 (zh)
KR (1) KR101707295B1 (zh)
TW (1) TWI600084B (zh)
WO (1) WO2013175872A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290553B2 (en) 2015-06-24 2019-05-14 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
CN108701612B (zh) * 2016-02-01 2023-05-16 东京毅力科创株式会社 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法
JP6561093B2 (ja) * 2017-07-24 2019-08-14 東京エレクトロン株式会社 シリコン酸化膜を除去する方法
US10607851B2 (en) 2017-08-25 2020-03-31 Micron Technology, Inc. Vapor-etch cyclic process
JP7113681B2 (ja) * 2018-06-28 2022-08-05 株式会社日立ハイテク エッチング処理方法およびエッチング処理装置
US10854442B2 (en) 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Orientation chamber of substrate processing system with purging function
JP2023087228A (ja) * 2021-12-13 2023-06-23 東京エレクトロン株式会社 ガス処理方法およびガス処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494560B2 (en) * 2002-11-27 2009-02-24 International Business Machines Corporation Non-plasma reaction apparatus and method
CN100377317C (zh) 2003-04-22 2008-03-26 东京毅力科创株式会社 硅氧化膜的去除方法及处理装置
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP4860219B2 (ja) * 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
US7510972B2 (en) * 2005-02-14 2009-03-31 Tokyo Electron Limited Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
US7622392B2 (en) * 2005-02-18 2009-11-24 Tokyo Electron Limited Method of processing substrate, method of manufacturing solid-state imaging device, method of manufacturing thin film device, and programs for implementing the methods
JP2007201168A (ja) * 2006-01-26 2007-08-09 Sony Corp 自然酸化膜の除去方法及び半導体装置の製造方法
US7718032B2 (en) * 2006-06-22 2010-05-18 Tokyo Electron Limited Dry non-plasma treatment system and method of using
JP5084250B2 (ja) 2006-12-26 2012-11-28 東京エレクトロン株式会社 ガス処理装置およびガス処理方法ならびに記憶媒体
US7786016B2 (en) * 2007-01-11 2010-08-31 Micron Technology, Inc. Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
JP4949091B2 (ja) * 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
US7899637B2 (en) * 2007-06-13 2011-03-01 Tokyo Electron Limited Method and apparatus for creating a gate optimization evaluation library
US8026180B2 (en) * 2007-07-12 2011-09-27 Micron Technology, Inc. Methods of modifying oxide spacers
US7765077B2 (en) * 2007-09-21 2010-07-27 Tokyo Electron Limited Method and apparatus for creating a Spacer-Optimization (S-O) library
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP4968861B2 (ja) * 2009-03-19 2012-07-04 東京エレクトロン株式会社 基板のエッチング方法及びシステム
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
KR20130010362A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치의 제조방법

Also Published As

Publication number Publication date
JP6110848B2 (ja) 2017-04-05
US20150079801A1 (en) 2015-03-19
KR20150022773A (ko) 2015-03-04
US9384993B2 (en) 2016-07-05
WO2013175872A1 (ja) 2013-11-28
KR101707295B1 (ko) 2017-02-15
TW201409568A (zh) 2014-03-01
JPWO2013175872A1 (ja) 2016-01-12

Similar Documents

Publication Publication Date Title
TWI600084B (zh) Gas treatment methods
TWI648791B (zh) Etching method
TWI594321B (zh) Etching method
TWI675420B (zh) 蝕刻方法
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
TWI608536B (zh) Etching method and memory medium
TWI692806B (zh) 基板處理方法及基板處理裝置
CN106796881B (zh) 蚀刻方法
JP6073172B2 (ja) エッチング方法
KR101802580B1 (ko) 에칭 방법 및 기억 매체
KR101716535B1 (ko) 에칭 장치 및 에칭 방법
KR101715460B1 (ko) 가스 처리 방법
JP2015073035A (ja) エッチング方法
TW201941283A (zh) 蝕刻方法
JP2014013841A (ja) 処理方法およびコンデショニング方法