TWI594321B - Etching method - Google Patents

Etching method Download PDF

Info

Publication number
TWI594321B
TWI594321B TW103118727A TW103118727A TWI594321B TW I594321 B TWI594321 B TW I594321B TW 103118727 A TW103118727 A TW 103118727A TW 103118727 A TW103118727 A TW 103118727A TW I594321 B TWI594321 B TW I594321B
Authority
TW
Taiwan
Prior art keywords
gas
etching
fno
chamber
etching method
Prior art date
Application number
TW103118727A
Other languages
English (en)
Other versions
TW201511127A (zh
Inventor
Shuji Moriya
Atsushi Ando
Jun Sonobe
Christopher Turpin
Original Assignee
Tokyo Electron Ltd
Air Liquide
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Air Liquide filed Critical Tokyo Electron Ltd
Publication of TW201511127A publication Critical patent/TW201511127A/zh
Application granted granted Critical
Publication of TWI594321B publication Critical patent/TWI594321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

蝕刻方法
本發明係關於一種蝕刻存在於基板之矽部分的蝕刻方法。
近來，在半導體裝置之製造過程中，以被稱為化學性氧化物除去處理(Chemical Oxide Removal；COR)的非電漿乾蝕刻技術來作為可取代乾蝕刻或濕蝕刻之細微化蝕刻的方法乃受到矚目(例如專利文獻1、2)。在蝕刻作為氧化物的氧化矽(SiO2)中，會單獨使用氟化氫(HF)氣體，或使用HF氣體與氨(NH3)氣體之混合氣體。
然而，雖然COR為蝕刻氧化物之技術，但是最近不只氧化矽(SiO2)般的氧化物，蝕刻多晶矽膜(poly-Si)等的矽(Si)亦被加以探討。多晶矽膜係在與氮化矽(SiN)膜等其他膜共存的狀態下被形成於為被處理基板的半導體晶圓(矽晶圓)上，且需要以高蝕刻選擇比來相對於SiN膜等而被加以蝕刻，由此般觀點，在以非電漿乾蝕刻來蝕刻矽(Si)之情形中，便會探討HF氣體+F2氣體。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-39185號公報
[專利文獻2]日本特開2008-160000號公報
然而，藉由HF氣體+F2氣體來蝕刻矽(Si)之情形中，蝕刻率極慢，而要採用成為量產技術是困難的。
本發明有鑒於相關情事，乃將提供一種藉由未使用電漿的乾蝕刻而可以高蝕刻率及高選擇比來蝕刻被處理基板之矽部分的蝕刻方法作為課題。
為了解決上述課題，本發明係提供一種蝕刻方法，係選擇性地蝕刻存在於被處理基板表面之矽部分的蝕刻方法，其係配置被處理基板於腔室內；將FNO氣體及F2氣體以非活性氣體稀釋並供給至該腔室內，而使FNO氣體及F2氣體與該被處理基板表面之矽部分反應。
可將多晶矽膜列舉為典型的該矽部分。又，本發明中，較佳是將該被處理基板之該矽部分以高選擇比來相對於其以外的部分而加以蝕刻。此情形中，較佳是該被處理基板係鄰接於該矽部分而具有氮化矽部分，且會以高選擇比來相對於該氮化矽部分而蝕刻該矽部分。
根據本發明人等致力研究的成果，理解到矽化合物之蝕刻速度中，蝕刻時的條件，亦即溫度、壓力、FNO、F2濃度會是較大的原因。
FNO氣體係大大地有助於矽化合物之蝕刻，FNO濃度越高，其蝕刻速度會有越快的傾向，且壓力、溫度越高，其蝕刻速度會有越快的傾向。但是，此傾向會根據蝕刻對象物而有所不同，為了得到更高選擇比，必須將其條件最佳化。
如前述般，考量以高選擇比來相對於氮化矽膜而蝕刻多晶矽膜之情形。使用本發明之氣體時，能以高速來蝕刻多晶矽膜。雖然氮化矽相較於多晶矽膜較不易被蝕刻，但在高溫(>200℃)及高濃度FNO(分壓>1Torr)的條件下，便易於被急遽地蝕刻。本發明人等基於該等觀點致力研究的結果便發現了在不蝕刻氮化矽部分下，而僅選擇性地蝕刻多晶矽膜的條件。
該FNO氣體係可藉由F2氣體與NO氣體之反應所生成。該FNO氣體濃度較佳是體積比率為0.5~3.0%，而該F2氣體濃度較佳是體積比率為0.01~3.0%。又，該FNO氣體與該F2氣體之體積比率較佳為30：1~1：1之範圍。該非活性氣體係可從N2氣體、Ar氣體及He氣體中適當地選用，且該FNO氣體及該F2氣體之合計與非活性氣體之體積比率較佳為1：150~1：10之範圍。
進行該蝕刻時，較佳會讓該腔室內載置該被處理基板之載置台的溫度為50~200℃之範圍，又較佳會讓該腔室內之壓力為1~100Torr之範圍。
又，較佳係使FNO氣體與F2氣體與該被處理基板表面之矽部分反應後，便將該被處理基板在別的腔室內進行加熱處理來除去該被處理基板上之反應生成物。
又，本發明係提供一種記憶媒體，係儲存有在電腦上作動並用以控制蝕刻裝置之程式的記憶媒體，該程式係於實施時會進行該蝕刻方法而於電腦上控制蝕刻裝置。
根據本發明，將FNO氣體及F2氣體以為非活性氣體稀釋並供給至腔室內，而使FNO氣體及F2氣體與被處理基板表面之矽部分反應。藉此，便可以高蝕刻率並以高選擇比來相對於被處理基板的其他部分而蝕刻被處理基板表面之矽部分。
1‧‧‧處理系統
2‧‧‧搬出入部
3‧‧‧加載互鎖室
4‧‧‧PHT處理裝置
5‧‧‧蝕刻裝置
11‧‧‧第1晶圓搬送裝置
17‧‧‧第2晶圓搬送裝置
40‧‧‧腔室
42‧‧‧載置台
43‧‧‧氣體供給機構
44‧‧‧排氣機構
90‧‧‧控制部
W‧‧‧半導體晶圓
[圖1]顯示搭載了用以實施本發明實施形態相關的蝕刻方法所使用的蝕刻裝置之處理系統的概略構成圖。
[圖2]顯示圖1之處理系統所搭載的PHT處理裝置之剖面圖。
[圖3]顯示圖1之處理系統所搭載的蝕刻裝置之一範例的構略構成的剖面圖。
[圖4]顯示蝕刻裝置之其他範例的概略構成的剖面圖。
[圖5]顯示蝕刻裝置之再一其他範例的概略構成的剖面圖。
[圖6]顯示反應氣體之FNO/F2比與poly-Si/SiN選擇比之關係的圖式。
以下，邊參照圖式邊就本發明之實施形態加以說明。
<使用於本發明之實施形態的處理系統>
圖1係顯示搭載了用以實施本發明實施形態相關的蝕刻方法所使用的蝕刻裝置之處理系統的概略構成圖。此處理系統1係具備有搬出入半導體晶圓(以下簡單記載為晶圓)W的搬出入部2、鄰接於搬出入部2所設置的2個加載互鎖室(L/L)3、分別鄰接於各加載互鎖室3所設置的針對晶圓W進行PHT(Post Heat Treat)處理的PHT處理裝置(PHT)4，以及分別鄰接於各PHT處理裝置4所設置的針對晶圓W進行非電漿蝕刻的蝕刻裝置5。加載互鎖室3、PHT處理裝置4以及蝕刻裝置5係以此順序並列於一直線上而加以設置。
搬出入部2係具有於內部設置有搬送晶圓W的第1晶圓搬送機構11 的搬送室(L/M)12。第1晶圓搬送機構11係具有略水平地保持晶圓W的2個搬送臂11a、11b。搬送室12之長邊方向的側部係設置有載置台13，且此載置台13係可連接有例如3個可將晶圓W複數片並排而加以收容的載具C。又，設置有鄰接於搬送室12並使晶圓W旋轉而光學地求得離心量來進行對位的對準器14。
搬出入部2中，晶圓W係藉由搬送臂11a、11b來加以保持，並藉由第1晶圓搬送機構11之驅動在水平面內前進移動再升降而被搬送至所欲的位置。然後，針對載置台13上的載具C、對準器14、加載互鎖室3讓各搬送臂11a、11b利用進退來進行搬出入。
各加載互鎖室3係在與搬送室12之間分別介設有閘閥16的狀態下被分別連結至搬送室12。各加載互鎖室3內係設置有搬送晶圓W的第2晶圓搬送機構17。又，加載互鎖室3係可構成為能抽真空至既定真空度。
第2晶圓搬送機構17係具有多關節臂構造，並具有略水平地保持晶圓W的拾取件。此第2晶圓搬送機構17中，在縮回多關節臂的狀態中拾取件會位於加載互鎖室3內，並藉由伸出多關節臂，拾取件便會到達至PHT處理裝置4，且藉由進一步地伸出便可到達至蝕刻裝置5，而能將晶圓W搬送於加載互鎖室3、PHT處理裝置4以及蝕刻裝置5之間。
PHT處理裝置4係如圖2所示般具有可抽真空的腔室20以及於其中載置晶圓W的載置台23，載置台23係埋設有加熱器24，且藉由此加熱器24來加熱蝕刻處理實施後之晶圓W，而進行將藉由蝕刻處理所生成的反應生成物氣化(昇華)的PHT處理。腔室20之加載互鎖室3側係設置有在與加載互鎖室3之間搬送晶圓的搬出入口20a，此搬出入口20a係可藉由閘閥22來開閉。又，腔室20之蝕刻裝置5側係設置有在與蝕刻裝置5之間搬送晶圓的搬出入口20b，此搬出入口20b係可藉由閘閥54來開閉。進一步地具有具備了供給例如氮氣(N2)等非活性氣體至腔室20的氣體供給路25之供氣機構26，以及具備了將腔室20內排氣的排氣路27之排氣機構28。氣體供給路25係連接至氮氣供給源30。然後，氣體供給路25係介設有可進行流路之開閉動作與氮氣供給流量之調節的流量調整閥31。排氣機構28之排氣路27係設置有開閉閥32與真空幫浦33。
蝕刻裝置5係如圖3所示般具備密閉構造的腔室40，此腔室40內部係 設置有使晶圓W在略水平狀態下加以載置的載置台42。又，蝕刻裝置5係設置有供給FNO氣體、F2氣體、N2氣體至腔室40內的氣體供給機構43，以及將腔室40內排氣的排氣機構44。
腔室40係藉由腔室本體51與蓋部52來加以構成。腔室本體51係具有略圓筒形狀的側壁部51a與底部51b，且上部為開口，而此開口會以蓋部52來加以封閉。側壁部51a與蓋部52係藉由密封構件(未圖示)來加以封閉，而確保腔室40內之氣密性。
側壁部51a係設置有針對PHT處理裝置4之腔室20而搬出入晶圓W的搬出入口53，且此搬出入口53係可藉由閘閥54來開閉。
蓋部52係具有構成外側的蓋構件55、嵌入至蓋構件55內側並以面對載置台42之方式加以設置的噴頭56。噴頭56係具備具有為圓筒狀側壁57a與上部壁57b的本體57，以及於本體57底部所設置的噴淋板58。本體57與噴淋板58之間係形成有空間59。
蓋構件55與本體57之上部壁57b係貫通至空間59而形成有氣體導入路61，此氣體導入路61係連接有氣體供給機構43之氣體供給配管71。
噴淋板58係形成有複數個氣體吐出孔62，經過氣體供給配管71及氣體導入路61而被導入至空間59的氣體會從氣體吐出孔62被吐出至腔室40內的空間。
載置台42平面觀之為略圓形，並被固定至腔室40之底部51b。載置台42內部係設置有調節載置台42溫度的溫度調節器65。溫度調節器65係具備循環有例如溫度調節用媒體(例如水等)的管路，藉由與流通此般管路內的溫度調節用媒體進行熱交換，來調節載置台42之溫度，並進行載置台42上之晶圓W的溫度控制。
氣體供給機構43係具有F2氣體供給源75、FNO氣體供給源76及N2氣體供給源77，該等分別連接有F2氣體供給配管72、FNO氣體供給配管73及N2氣體供給配管74。F2氣體供給配管72、FNO氣體供給配管73及N2氣體供給配管74係連接至上述氣體供給配管71。F2氣體供給配管72、FNO氣體供給配管73及N2氣體供給配管74係設置有進行流路之開閉動作與流量控制的流量控制器79。流量控制器79係藉由例如開閉閥與質流控制器來構成。
然後，來自F2氣體供給源75與FNO氣體供給源76的F2氣體與FNO氣體會以既定流量加以供給，並在氣體供給配管71內成為混合氣體，且此混合氣體會與N2氣體一起經過氣體供給配管71而供給至噴頭56內，並從噴頭56往腔室40內吐出。
上述氣體中FNO氣體與F2氣體為反應氣體，而為非活性氣體的N2氣體則為稀釋氣體。然後，以既定流量並以為稀釋氣體的N2氣體加以稀釋的狀態下將作為反應氣體的FNO氣體與F2氣體導入至腔室40內，而將腔室40內維持在既定壓力，並蝕刻晶圓W上的Si部分，例如poly-Si膜。FNO氣體係可藉由F2氣體與NO氣體之反應所生成。
作為稀釋氣體所使用的非活性氣體係除了N2氣體以外，亦可適用Ar氣體、He氣體。又，N2氣體、Ar氣體、He氣體係可單獨使用，亦可使用該等之2種以上。亦可使用其他的惰性氣體。
另外，作為F2氣體供給源75所通常使用的鋼瓶係因為F2氣體活性非常高，故以非活性氣體，典型而言為N2氣體，以F2：N2=1：4之體積比來加以稀釋。
排氣機構44係具有連接至腔室40底部51b所形成的排氣口81的排氣配管82，並進一步地具有設置於排氣配管82且用以控制腔室40內之壓力的自動壓力控制閥(APC)83及用以將腔室40內排氣的真空幫浦84。
從腔室40之側壁至腔室40內設置有作為用以量測腔室40內壓力之壓力計的2個電容式真空計86a、86b。電容式真空計86a係高壓力用，而電容式真空計86b係低壓力用。
作為構成蝕刻裝置5的腔室40、載置台42等各種構成構件之材質係使用A1。構成腔室40的A1材可為純粹者，亦可為於內面(腔室本體51內面、噴頭56下面等)施予陽極氧化處理者。另一方面，構成載置台42的A1表面係因為要求耐磨耗性，故較佳是進行陽極氧化處理來在表面形成耐磨耗性高的氧化披覆膜(Al2O3)。
如圖1所示，處理系統1係具有控制部90。控制部90係具備有控制處理系統1之各構成部之微處理器(電腦)的處理控制器91。處理控制器91係連接有具有讓操作者為了管理處理系統1而進行指令之輸入操作等的鍵盤，或者將處理系統1之運作狀況可視化而顯示的顯示器等之使用者介面 92。又，處理控制器91係連接有儲存了為用以將處理系統1所實施的各種處理，例如蝕刻裝置5中處理氣體之供給或腔室40內之排氣等在處理控制器91之控制下加以實現的控制程式，或者用以因應處理條件而在處理系統1之各構成部實行既定處理的控制程式之處理配方或各種資料庫等的記憶部93。配方係儲存在記憶部93中的適當記憶媒體。然後，因應需要，藉由將任意的配方從記憶部呼叫出而在處理控制器91實行，並在處理控制器91的控制下進行處理系統1所欲的處理。
<蝕刻方法>
接著，就使用此般的處理系統1的本實施形態的蝕刻方法加以說明。
準備於表面上形成有具有為蝕刻對象的Si部分的poly-Si膜、與其鄰接而作為硬遮罩膜的SiN膜、作為電極的TiN膜等來作為晶圓W，並將此般的晶圓W收納至載具C內而搬送至處理系統1。處理系統1中，在打開大氣側之閘閥16的狀態下藉由第1搬送機構11之搬送臂11a、11b中任一者來將1片晶圓W由搬出入部2之載具C搬送至加載互鎖室3，而收授至加載互鎖室3內之第2晶圓搬送機構17的拾取件。
之後，關閉大氣側的閘閥16而將加載互鎖室3內真空排氣，接著打開閘閥22與54，使拾取件延伸至蝕刻裝置5而將晶圓W載置至載置台42。
之後，使拾取件返回加載互鎖室3，並關閉閘閥54，而讓腔室40內為密閉狀態。在此狀態下，藉由溫度調節器65來將載置台42上之晶圓W的溫度調節至既定的目標值，並從氣體供給機構43之F2氣體供給源75、FNO氣體供給源76及N2氣體供給源77供給F2氣體、FNO氣體、N2氣體。F2氣體與FNO氣體係在氣體供給配管71內被混合而成為混合氣體，且此混合氣體係與作為稀釋氣體之非活性氣體的N2氣體一起導入至噴頭56之空間59內，並從氣體吐出孔62吐出至腔室40內的空間。
藉由為蝕刻氣體的FNO氣體與F2氣體之混合氣體來蝕刻晶圓W之Si部分，例如poly-Si膜。
FNO與F2混合氣體係相對於Si之反應性非常高，即使低濃度亦可以非常高的蝕刻率來蝕刻Si。例如，膜厚為150nm的poly-Si膜之蝕刻時，雖然NF氣體與F2氣體之混合氣體需要40分鐘程度，然而FNO與F2混合氣體可以2分鐘程度來蝕刻，而可得到以往的20倍程度的蝕刻率。
又，FNO與F2混合氣體係相對於SiN或TiN等鄰接於poly-Si膜所使用的膜之蝕刻率會較低，而能以非常高的選擇比來相對於該等膜而蝕刻poly-Si。例如，可相對於SiN膜而得到所謂100~無限大之非常高的蝕刻選擇比。
FNO氣體的濃度較佳是體積比率為0.5~3.0%。又，F2氣體的濃度較佳是體積比率為0.01~3.0%。可使用FNO：F2=30：1~1：1的範圍來作為FNO氣體與F2氣體的體積比率。又，蝕刻氣體(FNO+F2)與為稀釋氣體的非活性氣體的體積比率係雖然取決於蝕刻對象之大小，但較佳是1：150~1：10之範圍。
蝕刻時之晶圓W的載置台42溫度較佳為50~200℃的範圍，又，腔室40內的壓力較佳為1~100Torr(133.3~13330Pa)的範圍。
另外，FNO與F2任一者皆沸點較低，通常處理條件中係作為穩定的氣體而存在。
如以上般的蝕刻中，SiF等會生成而作為反應生成物，此般的反應生成物會成為附著在晶圓W表面之狀態。
因此，在藉蝕刻裝置5之蝕刻處理結束後，便將晶圓W搬送至PHT處理裝置4，並加熱晶圓W，來將晶圓W表面的反應生成物加熱去除。具體而言，在蝕刻裝置5之蝕刻結束後，便打開閘閥22、54，並藉由第2晶圓搬送機構17的拾取件將載置台42上之處理後的晶圓W載置至PHT處理裝置4之腔室20內的載置台23上。然後，使拾取件退回至加載互鎖室3，並關閉閘閥22、54，且導入N2氣體至腔室20內，並藉由加熱器24來加熱載置台23上的晶圓W。藉此，因為上述蝕刻處理所生成的反應生成物便會加熱氣化而被加以去除。
如此般，藉由PHT處理裝置4之加熱處理結束後，便打開閘閥22，並藉由第2晶圓搬送機構17的拾取件將載置台23上之加熱處理後的晶圓W退回至加載互鎖室3，並藉由第1晶圓搬送機構11之搬送臂11a、11b之任一者而返回至載具C。藉此，一片晶圓的處理就結束了。
如以上般，根據本實施形態，藉由蝕刻裝置5將晶圓W上的Si部分，例如poly-Si膜利用由混合了FNO與F2之蝕刻氣體與N2氣體般的非活性氣體所構成的稀釋氣體來加以蝕刻。藉此，便可以非常高的蝕刻率且以高蝕 刻選擇比來針對SiN膜或TiN膜等鄰接的膜而蝕刻Si部分。
另外，在F2氣體與FNO氣體之比率已決定的情形等中，如圖4所示，亦可取代F2氣體供給源75、FNO氣體供給源76並設置供給F2氣體與FNO之混合氣體的混合氣體供給源87來作為氣體供給機構43。又，亦可合併使用混合氣體供給源87與F2氣體供給源75。另外，圖4中，混合氣體供給源87係直接連接至氣體供給配管71。
進一步地，如圖5所示，亦可取代FNO氣體供給源76而設置NO氣體供給源88來作為氣體供給機構43。此情形中，F2氣體與NO氣體會在氣體供給配管71內混合而反應，並藉由讓F2較FNO之化學計量組成要更過剩來形成FNO氣體與F2氣體的混合氣體。然後，FNO氣體與F2氣體會與N2氣體一起經過氣體供給配管71而供給至噴頭56內，並從噴頭56往腔室40內吐出。另外，89為NO氣體供給配管。
<實驗例>
接下來，就實驗例加以說明。
本實驗例中，針對在SiO2上形成有厚度200nm的poly-Si膜與厚度300nm的SiN膜之複數個樣本，使用具有圖3所示構成的蝕刻裝置來從氣體供給機構讓FNO/F2比改變而供給F2氣體、FNO氣體、N2氣體，並以讓載置台溫度為50~200℃，而腔室內壓力為1~100Torr(133.3~13330Pa)之範圍來加以蝕刻。圖6中顯示此時的FNO氣體與F2氣體之體積比率與poly-Si膜相對於SiN膜之選擇比的關係。另外，蝕刻量係在各膜的4點上加以測定，且因為在此條件下SiN蝕刻率係包含非常小的測定誤差，故為0.1nm/min來計算與多晶矽之選擇比。
如圖6所示般，確認到藉由使用FNO與F2之混合氣體來作為蝕刻氣體，可以非常高的蝕刻選擇比來相對於SiN膜而蝕刻poly-Si膜。
<本發明的其他適用>
另外，本發明不限定於上述實施形態而可為各種變形。例如，上述實施形態之裝置僅不過是一範例，可藉由各種構成裝置來實施本發明之蝕刻方法。又，雖然已顯示了使用半導體晶圓來作為被處理基板之情形，但不限於半導體晶圓，亦可為以LCD(液晶顯示器)用基板為代表的FPD(平板顯示器)基板或陶瓷基板等其他基板。
5‧‧‧蝕刻裝置
40‧‧‧腔室
43‧‧‧氣體供給機構
44‧‧‧排氣機構
51‧‧‧腔室本體
51a‧‧‧側壁部
51b‧‧‧底部
52‧‧‧蓋部
53‧‧‧搬出入口
54‧‧‧閘閥
55‧‧‧蓋構件
56‧‧‧噴頭
57‧‧‧本體
57a‧‧‧側壁
57b‧‧‧上部壁
58‧‧‧噴淋板
59‧‧‧空間
62‧‧‧氣體吐出孔
65‧‧‧溫度調節器
71‧‧‧氣體供給配管
72‧‧‧F2氣體供給配管
73‧‧‧FNO氣體供給配管
74‧‧‧N2氣體供給配管
75‧‧‧F2氣體供給源
76‧‧‧FNO氣體供給源
77‧‧‧N2氣體供給源
79‧‧‧流量控制器
81‧‧‧排氣口
82‧‧‧排氣配管
83‧‧‧自動壓力控制閥
84‧‧‧真空幫浦
86a、86b‧‧‧電容式真空計

Claims (12)

  1. 一種蝕刻方法，係選擇性地蝕刻存在於被處理基板表面之矽部分的蝕刻方法，其係配置被處理基板於腔室內；將FNO氣體及F2氣體以非活性氣體稀釋並供給至該腔室內，而使FNO氣體及F2氣體與該被處理基板表面之矽部分反應。
  2. 如申請專利範圍第1項之蝕刻方法，其中該矽部分係多晶矽膜。
  3. 如申請專利範圍第1項或第2項之蝕刻方法，其係將該被處理基板之該矽部分以高選擇比來相對於其以外的部分而加以蝕刻。
  4. 如申請專利範圍第3項之蝕刻方法，其中該被處理基板係鄰接於該矽部分而具有氮化矽部分，且會以高選擇比來相對於該氮化矽部分而蝕刻該矽部分。
  5. 如申請專利範圍第1項或第2項之蝕刻方法，其中該FNO氣體係藉由F2氣體與NO氣體之反應所生成。
  6. 如申請專利範圍第1項或第2項之蝕刻方法，其中該FNO氣體濃度係體積比率為0.5~3.0%，該F2氣體濃度係體積比率為0.01~3.0%。
  7. 如申請專利範圍第1項或第2項之蝕刻方法，其中該FNO氣體與該F2氣體之體積比率為30：1~1：1之範圍。
  8. 如申請專利範圍第1項或第2項之蝕刻方法，其中該非活性氣體係選自N2氣體、Ar氣體及He氣體中之至少一種。
  9. 如申請專利範圍第1項或第2項之蝕刻方法，其中該FNO氣體及該F2氣體之合計與非活性氣體之體積比率為1：150~1：10之範圍。
  10. 如申請專利範圍第1項或第2項之蝕刻方法，其中進行該蝕刻時，會讓該腔室內載置該被處理基板之載置台的溫度為50~200℃之範圍。
  11. 如申請專利範圍第1項或第2項之蝕刻方法，其中進行該蝕刻時，會讓該腔室內之壓力為1~100Torr之範圍。
  12. 如申請專利範圍第1項或第2項之蝕刻方法，其係使該FNO氣體與該F2氣體與該被處理基板表面之矽部分反應後，便將該被處理基板在別的腔室內進行加熱處理來除去該被處理基板上之反應生成物。
TW103118727A 2013-05-31 2014-05-29 Etching method TWI594321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013115577A JP6139986B2 (ja) 2013-05-31 2013-05-31 エッチング方法

Publications (2)

Publication Number Publication Date
TW201511127A TW201511127A (zh) 2015-03-16
TWI594321B true TWI594321B (zh) 2017-08-01

Family

ID=51985595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118727A TWI594321B (zh) 2013-05-31 2014-05-29 Etching method

Country Status (4)

Country Link
US (1) US9012331B2 (zh)
JP (1) JP6139986B2 (zh)
KR (1) KR101853522B1 (zh)
TW (1) TWI594321B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6073172B2 (ja) * 2013-03-29 2017-02-01 岩谷産業株式会社 エッチング方法
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP6494226B2 (ja) 2014-09-16 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6516504B2 (ja) * 2015-02-18 2019-05-22 国立大学法人名古屋大学 エッチング装置およびエッチング方法
US10903083B2 (en) * 2016-01-13 2021-01-26 Tokyo Electron Limited Substrate processing method, substrate processing apparatus and substrate processing system
JP6667354B2 (ja) * 2016-04-15 2020-03-18 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP6689159B2 (ja) 2016-08-22 2020-04-28 東京エレクトロン株式会社 エッチング方法およびｄｒａｍキャパシタの製造方法
US11584989B2 (en) 2017-03-27 2023-02-21 Kanto Denka Kogyo Co., Ltd. Dry etching method or dry cleaning method
US10529581B2 (en) * 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications
CN108847391B (zh) * 2018-06-01 2021-06-08 北京北方华创微电子装备有限公司 一种非等离子干法刻蚀方法
JP7224160B2 (ja) * 2018-12-04 2023-02-17 東京エレクトロン株式会社 発光モニタ方法、基板処理方法、および基板処理装置
US20200203127A1 (en) * 2018-12-20 2020-06-25 L'Air Liquide, Société Anonyme pour I'Etude et I'Exploitation des Procédés Georges Claude Systems and methods for storage and supply of f3no-free fno gases and f3no-free fno gas mixtures for semiconductor processes
CN114207787A (zh) * 2019-08-23 2022-03-18 东京毅力科创株式会社 对交替的金属和电介质具有可调选择性的含钛材料层非等离子体刻蚀
JP7413542B2 (ja) * 2020-07-20 2024-01-15 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR20230065334A (ko) * 2020-10-22 2023-05-11 가부시끼가이샤 레조낙 에칭 방법 및 반도체소자의 제조 방법
US20220285230A1 (en) * 2021-03-05 2022-09-08 Taiwan Semiconductor Manufacturing Company Limited System and methods for controlling an amount of primer in a primer application gas
KR20240038985A (ko) * 2021-08-10 2024-03-26 가부시끼가이샤 레조낙 에칭 방법 및 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080142039A1 (en) * 2006-12-13 2008-06-19 Advanced Technology Materials, Inc. Removal of nitride deposits
US20110035957A1 (en) * 2006-12-26 2011-02-17 Tokyo Electron Limited Gas processing apparatus, gas processing method, and storage medium

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2677577B2 (ja) * 1988-01-29 1997-11-17 株式会社東芝 半導体装置の製造方法
JP3298205B2 (ja) 1992-03-25 2002-07-02 ソニー株式会社 ドライエッチング方法
WO2002025713A1 (en) * 2000-09-25 2002-03-28 Research Institute Of Innovative Technology For The Earth Gas compositions for cleaning the interiors of reactors as well as for etching films of silicon-containing compounds
JP4833512B2 (ja) * 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP5210191B2 (ja) * 2009-02-03 2013-06-12 東京エレクトロン株式会社 窒化珪素膜のドライエッチング方法
JP5470149B2 (ja) * 2010-04-23 2014-04-16 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびクリーニング方法
JP5997555B2 (ja) * 2012-09-14 2016-09-28 東京エレクトロン株式会社 エッチング装置およびエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080142039A1 (en) * 2006-12-13 2008-06-19 Advanced Technology Materials, Inc. Removal of nitride deposits
US20110035957A1 (en) * 2006-12-26 2011-02-17 Tokyo Electron Limited Gas processing apparatus, gas processing method, and storage medium

Also Published As

Publication number Publication date
US20140357085A1 (en) 2014-12-04
US9012331B2 (en) 2015-04-21
JP2014236055A (ja) 2014-12-15
TW201511127A (zh) 2015-03-16
KR20140141497A (ko) 2014-12-10
JP6139986B2 (ja) 2017-05-31
KR101853522B1 (ko) 2018-04-30

Similar Documents

Publication Publication Date Title
TWI594321B (zh) Etching method
TWI682453B (zh) 蝕刻方法
TWI648791B (zh) Etching method
TWI806835B (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
JP6073172B2 (ja) エッチング方法
KR101836591B1 (ko) 에칭 방법
US10312079B2 (en) Etching method
US9384993B2 (en) Oxide etching method
KR101715460B1 (ko) 가스 처리 방법
KR20160001656A (ko) 에칭 방법 및 기억 매체
US20140076849A1 (en) Etching apparatus and etching method
KR20110126048A (ko) 성막 방법 및 성막 장치
JP2015073035A (ja) エッチング方法
JP2014013841A (ja) 処理方法およびコンデショニング方法