TWI574370B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI574370B
TWI574370B TW104132840A TW104132840A TWI574370B TW I574370 B TWI574370 B TW I574370B TW 104132840 A TW104132840 A TW 104132840A TW 104132840 A TW104132840 A TW 104132840A TW I574370 B TWI574370 B TW I574370B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
end portion
extension
extension portion
Prior art date
Application number
TW104132840A
Other languages
English (en)
Other versions
TW201639108A (zh
Inventor
真名垣暢人
山田浩
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201639108A publication Critical patent/TW201639108A/zh
Application granted granted Critical
Publication of TWI574370B publication Critical patent/TWI574370B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11823—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H01L2224/13551—Shape being non uniform
    • H01L2224/13552—Shape being non uniform comprising protrusions or indentations
    • H01L2224/13553—Shape being non uniform comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)

Description

半導體裝置及其製造方法
在此所述的實施例大致關於半導體裝置及其製造方法。
已經有稱為偽單晶片系統(SoC)的已知技術，其中各由不同過程所製造的多個半導體晶片乃配置和重建成半導體裝置。使用此偽SoC的半導體裝置和製造裝置的方法需要高可靠度。
1、2‧‧‧半導體裝置
10‧‧‧第一導電部分
101、101a‧‧‧第一延伸部分
1011‧‧‧第一部分
1012‧‧‧第二部分
102‧‧‧第一末端部分
20‧‧‧第二導電部分
201‧‧‧第二延伸部分
202‧‧‧第二末端部分
40‧‧‧第四導電部分
401、401a‧‧‧第四延伸部分
402‧‧‧第四末端部分
5‧‧‧半導體模組
50‧‧‧第五導電部分
501‧‧‧第五延伸部分
502‧‧‧第五末端部分
60、60a‧‧‧第一層
601、603‧‧‧半導體晶片
605、607‧‧‧被動晶片構件
609‧‧‧樹脂
65、65a‧‧‧第二層
651‧‧‧第一接線層
653‧‧‧第二接線層
655‧‧‧第一絕緣層
657‧‧‧第二絕緣層
659‧‧‧第三絕緣層
7‧‧‧半導體模組
71‧‧‧第三層
711、713‧‧‧半導體晶片
715、717‧‧‧被動晶片構件
719‧‧‧樹脂
72‧‧‧第四層
721‧‧‧第三接線層
723‧‧‧第四接線層
725‧‧‧第四絕緣層
727‧‧‧第五絕緣層
729‧‧‧第六絕緣層
73‧‧‧第三導電部分
76‧‧‧第六導電部分
77‧‧‧第七導電部分
771‧‧‧第一電極
772‧‧‧第一連接部分
78‧‧‧第八導電部分
781‧‧‧第二電極
782‧‧‧第二連接部分
9‧‧‧印刷線路板
93‧‧‧第三電極
94‧‧‧第四電極
CM1、CM2‧‧‧導電件
HL1、HL2‧‧‧孔
Le1‧‧‧第一末端部分在第二方向上之至少部分的長度(寬度)
Le2‧‧‧第二末端部分在第二方向上之至少部分的長度(寬度)
Le4‧‧‧第四末端部分在第二方向上之至少部分的長度
Le5‧‧‧第五末端部分在第二方向上之至少部分的長度
LL1‧‧‧第一延伸部分沿著第一方向的長度
LL2‧‧‧第二延伸部分沿著第一方向的長度
Lt1‧‧‧第一延伸部分在第二方向上的長度(寬度)
Lt2‧‧‧第二延伸部分在第二方向上的長度(寬度)
Lt4‧‧‧第四延伸部分在第二方向上的長度
Lt5‧‧‧第五延伸部分在第二方向上的長度
MF1、MF2、MF3‧‧‧金屬膜
OP1、OP2‧‧‧開口
RM‧‧‧阻罩
圖1是根據第一實施例之半導體裝置的截面圖；圖2是根據第一實施例之半導體裝置的部分放大截面圖；圖3A到7B是過程截面圖，其顯示製造根據第一實施例之半導體裝置的過程；以及圖8是根據第二實施例之半導體裝置2的截面圖。
【發明內容及實施方式】
根據一實施例，半導體裝置包括第一導電部分、第二導電部分、第一層、第二層。第一導電部分包括第一末端部分和第一延伸部分。第一延伸部分呈圓柱體的形式。第一末端部分包含第一導電材料。第一延伸部分延伸於第一方向。第一延伸部分包含第一導電材料。第一延伸部分連接到第一末端部分。第一延伸部分在第二方向上的長度短於第一末端部分在第二方向上之至少部分的長度。第二方向與第一方向相交。第一延伸部分包括第一部分和第二部分。第二部分與第一部分配置在第一方向上。第二導電部分包括第二末端部分。第二末端部分在第一方向上與第一末端部分分開。第二末端部分電連接到第一延伸部分。第一延伸部分設置在第一末端部分和第二末端部分之間。第一層包括多個半導體晶片、多個被動晶片構件、樹脂。第一層設置在第一部分周圍。第一層沿著第一平面而擴展。第一平面與第一方向相交。多個半導體晶片中的一者具有以下至少任一者：功能異於多個半導體晶片之另一者的功能、形狀異於另一半導體晶片的形狀、尺寸異於另一半導體晶片的尺寸。樹脂接觸多個半導體晶片和多個被動晶片構件。第二層設置在第二部分周圍。第二層包括第一多層接線。第一多層接線電連接到多個半導體晶片中的至少一者、多個被動晶片構件中的至少一者、第一導電部分。第二層沿著與第一方向相交的第二平面而擴 展。
下文將參考圖式來描述本發明的個別實施例。
順帶一提，圖式是示意或概念性的，並且每個部件的厚度和寬度之間的關係、部件之間的尺寸比例和類似者未必與真實者相同。此外，相同的部件有時可能顯示有不同的維度或比例，此視圖式而定。
於本說明書和個別的圖式，類似於參考稍早圖式而先前描述的構件乃標以相同的參考數字，並且適當省略其詳述。
圖1是根據第一實施例之半導體裝置的截面圖。
圖2是根據第一實施例之半導體裝置的部分放大截面圖。
如圖1所示，半導體裝置1包括半導體模組5。於本範例，半導體裝置1進一步包括半導體模組7和印刷線路板9。稍後將描述半導體模組7和印刷線路板9。
半導體模組5包括第一導電部分10、第二導電部分20、第四導電部分40、第五導電部分50、第一層60、第二層65。
如圖2所示，第一導電部分10包括第一延伸部分101和第一末端部分102。
第一延伸部分101延伸於第一方向。第一延 伸部分101在第一方向上的一末端連接到第一末端部分102。第一延伸部分101包含第一導電材料。
第一延伸部分101呈圓柱體的形式。第一延伸部分裡面可以是空洞。稍後將描述之部分的第二導電部分20可以設置在第一延伸部分101的裡面。
第一方向舉例而言是圖1所示的Z方向。
第一末端部分102以相同於第一延伸部分101的方式而包含第一導電材料。至少部分的第一末端部分102在與第一方向相交的第二方向上不重疊第二層65。
於實施例，第二方向是垂直於第一方向的方向。第二方向舉例而言是圖1所示的X方向。
第一延伸部分101包括第一部分1011和第二部分1012。
第一部分1011與第一層60配置在第二方向上。
第二部分1012與第二層65配置在第二方向上。第二部分1012與第一部分1011配置在第一方向上。第二部分1012設置在第一部分1011和第一末端部分102之間。
第一末端部分102在第二方向上之至少部分的長度Le1(寬度)長於(寬於)第一延伸部分101在第二方向上的長度Lt1(寬度)。特定而言，第一末端部分102在第二方向上之部分(其在第二方向上不重疊第二層65)的長度(長度Le1)長於第一延伸部分101在第二方 向上的長度Lt1。也就是說，第一延伸部分101在第二方向上的長度Lt1短於第一末端部分102在第二方向上之至少部分的長度(長度Le1)。
第一末端部分102想要與第一延伸部分101連續的形成。舉例而言，第一末端部分102連續著第一延伸部分101。想要的是在第一末端部分102和第一延伸部分101之間沒有邊界。第一末端部分102和第一延伸部分101舉例而言是無縫的。
以第一導電材料來說，舉例而言，使用金屬。稍後將描述第一導電材料的特定範例。
第二導電部分20包括第二延伸部分201和第二末端部分202。第二延伸部分201延伸於第一方向。第二延伸部分201包含第二導電材料。
第二延伸部分201在第一方向上的一末端連接到第二末端部分202。
第二延伸部分201在第一方向上的另一末端舉例而言連接到第一末端部分102。空洞可以存在於第二延伸部分201和第一末端部分102之間。
第二延伸部分201設置在第一延伸部分101的圓柱體裡而呈圓柱體的形式。
第一延伸部分101的第一部分1011設置在第二延伸部分201的一部分和第一層60之間。第一延伸部分101的第二部分1012設置在第二延伸部分201的另一部分和第二層65之間。
第二延伸部分201的一部分是由第二層65所圍繞。第二層65設置在第二延伸部分201周圍。第二延伸部分201的另一部分是由第一層60所圍繞。第一層60設置在第二延伸部分201的另一部分周圍。
第二延伸部分201可以不設置在第二層65所圍繞的區域中。
第二末端部分202在第一方向上與第一末端部分102分開。
第一延伸部分101和第二延伸部分201設置在第一末端部分102和第二末端部分202之間。
第二末端部分202以相同於第二延伸部分201的方式而包含第二導電材料。
第二末端部分202電連接到第二延伸部分201。第二末端部分202電連接到半導體模組7的第三導電部分73，其稍後將做描述。
第二末端部分202在第二方向上之至少部分的長度Le2(寬度)長於(寬於)第二延伸部分201在第二方向上的長度Lt2(寬度)。舉例而言，第二末端部分202具有在第二方向上不重疊第一層60的部分。在第二方向上之部分的長度(長度Le2)長於第二延伸部分201在第二方向上的長度Lt2。也就是說，第二延伸部分201在第二方向上的長度Lt2短於第二末端部分202在第二方向上之至少部分的長度(長度Le2)。
第一延伸部分101在第二方向上的長度Lt1 長於第二延伸部分201在第二方向上的長度Lt2。
第二末端部分202想要與第二延伸部分201連續的形成。舉例而言，第二末端部分202連續著第二延伸部分201。想要的是在第二末端部分202和第二延伸部分201之間沒有邊界。舉例而言，第二末端部分202和第二延伸部分201是無縫的。
以第二導電材料來說，使用金屬。稍後將描述第二導電材料的特定範例。
第一導電材料舉例而言異於第二導電材料。舉例而言，第一導電材料的熔點高於第二導電材料的熔點。
第一層60舉例而言是使用偽SoC技術所形成的層。於偽SoC技術，多個半導體晶片和多個被動晶片構件藉由樹脂固定而重建成一晶片。
第一層60沿著與第一方向相交的第一平面而擴展。第一層60設置在第一延伸部分101的第一部分1011周圍。
第一平面舉例而言是平行於圖1中之X方向和Y方向(其垂直於X方向和Z方向)的平面。
第一層60包括多個半導體晶片601和603。
半導體晶片601和603配置成彼此沿著第一平面。
以半導體晶片601和603來說，採用具有多樣組態和功能的半導體晶片，舉例而言為大型積體電路 (LSI)、微機電系統(MEMS)和類似者。半導體晶片601在功能、形狀、尺寸中的至少任一者乃異於半導體晶片603。也就是說，半導體晶片601具有以下至少任一者：功能異於半導體晶片603的功能、形狀異於半導體晶片603的形狀、尺寸異於半導體晶片603的尺寸。
舉一範例，半導體晶片601具有例如訊號放大、訊號計算、訊號發送、訊號接收、或資訊儲存的功能，而半導體晶片603在這些功能當中具有異於半導體晶片601的功能。
第一層60進一步包括多個被動晶片構件605和607。
被動晶片構件605和607配置成彼此沿著第一平面。被動晶片構件605和607中的至少一者電連接到半導體晶片601和603中的至少一者。
被動晶片構件605和607各是形成晶片的構件，其舉例而言具有作為被動元件(例如電阻器、電容器或線圈)的功能。被動晶片構件605的功能可以異於被動晶片構件607的功能。
於以下敘述，當半導體晶片601和603不是特別區分彼此時，這些簡稱為「半導體晶片」。以相同的方式，當被動晶片構件605和607不是特別區分彼此時，這些簡稱為「被動晶片構件」。
圖1所示的半導體晶片數目和被動晶片構件數目僅是範例，並且半導體模組5可以包括更多的半導體 晶片和被動晶片構件。
第一層60進一步包括樹脂609。樹脂609接觸多個半導體晶片和多個被動晶片構件。樹脂609設置在第一延伸部分101的第一部分1011周圍。
以樹脂609來說，舉例而言，使用環氧樹脂或類似者。稍後將描述可以使用作為樹脂609之別的材料範例。
樹脂609舉例而言可以包含填料。藉由填料，舉例而言，則改善了絕緣性質。藉由填料，舉例而言，則改善了介電性質。以填料來說，舉例而言，使用氧化矽或類似者。稍後將描述可以使用作為填料之別的材料範例。
第二層65與第一層60配置在第一方向上。也就是說，在第一方向上，至少部分的第二層65重疊至少部分的第一層60。
第二層65沿著與第一方向相交的第二平面而擴展。第二平面舉例而言是平行於X方向和Y方向的平面。
第二層65設置在第一延伸部分101的第二部分1012周圍。
第二層65包括第一接線層651、第二接線層653、第一絕緣層655、第二絕緣層657、第三絕緣層659。
第二接線層653設置成在第一方向上與第一 接線層651分開。
第一絕緣層655設置在樹脂609和第一接線層651之間。
第二絕緣層657設置在第一接線層651和第二接線層653之間。
第三絕緣層659設置在第二接線層653上。在部分的第二接線層653和部分的第一導電部分10之間，則設置了部分的第三絕緣層659。
接線包括於第一接線層651的一部分連接到半導體晶片601和被動晶片構件605。接線包括於第一接線層651的另一部分連接到半導體晶片601和被動晶片構件607。接線包括於第一接線層651的又一部分連接到半導體晶片603和被動晶片構件607。
接線包括於第二接線層653的部分連接到第一導電部分10。
第一接線層651舉例而言經由通孔而連接到第二接線層653。
也就是說，半導體晶片601和603中的至少一者、被動晶片構件605和607中的至少一者和第一導電部分10電連接到包括第一接線層651和第二接線層653的第一多層接線層。
以第一接線層651和第二接線層653的材料來說，可以使用金屬或導電有機材料。於使用金屬的情形，舉例而言，可以使用例如金、鉑、銀、鎢、銅、或鋁 的金屬。舉例來說，第一接線層651和第二接線層653具有包括鈦層和鋁層的堆疊結構。
以第一絕緣層655、第二絕緣層657、第三絕緣層659的材料來說，舉例而言，可以使用絕緣樹脂，例如聚亞醯胺、酚樹脂或丙烯酸樹脂。舉例來說，第一絕緣層655所包含的絕緣材料、第二絕緣層657所包含的絕緣材料、第三絕緣層659所包含的絕緣材料中之至少任一者的熱膨脹係數高於樹脂609所包含之樹脂的熱膨脹係數。
第四導電部分40包括第四延伸部分401和第四末端部分402。第四延伸部分401和第四末端部分402包含第三導電材料。
以第三導電材料來說，可以使用相同於第一導電材料的材料。第三導電材料舉例而言相同於第一導電材料。
第四延伸部分401延伸於第一方向。第四延伸部分401在第一方向上的一末端連接到第四末端部分402。第四末端部分402在第二方向上之至少部分的長度Le4長於第四延伸部分401在第二方向上的長度Lt4。
第五導電部分50包括第五延伸部分501和第五末端部分502。第五延伸部分501和第五末端部分502包含第四導電材料。
以第四導電材料來說，可以使用相同於第二導電材料的材料。第四導電材料舉例而言相同於第二導電材料。
第三導電材料的熔點舉例而言高於第四導電材料的熔點。
第五延伸部分501延伸於第一方向。第五延伸部分501的一末端在第一方向上連接到第五末端部分502。第五延伸部分501的另一末端在第一方向上舉例而言連接到第四末端部分402。第五末端部分502在第二方向上之至少部分的長度Le5長於第五延伸部分501在第二方向上的長度Lt5。第四延伸部分401在第二方向上的長度Lt4長於第五延伸部分501在第二方向上的長度Lt5。
空洞可以存在於第五延伸部分501和第四末端部分402之間。
第五延伸部分501設置在設置呈圓柱體形式的第四延伸部分401裡面。
換言之，第四延伸部分401的一部分設置在第五延伸部分501的一部分和第一層60之間。第四延伸部分401的另一部分設置在第五延伸部分501的另一部分和第二層65之間。
第五末端部分502在第一方向上與第四末端部分402分開。第四延伸部分401和第五延伸部分501設置在第四末端部分402和第五末端部分502之間。
根據上述實施例的半導體裝置，有可能減少在第一導電部分10中引起斷開的可能性。
此點原因如下。
於熱施加到半導體裝置1的情形，應力施加 到在延伸於第一方向的第一延伸部分101和延伸於第二方向的第一末端部分102之間的連接部分。當這應力大時，舉例而言，第一延伸部分101和第一末端部分102之間的連接部分發生龜裂，因此在第一導電部分10中引起斷開。
於根據實施例的半導體裝置，第一延伸部分101設置在第一末端部分102和第二末端部分202之間，並且第一延伸部分101在第二方向上的長度Lt1短於第一末端部分102在第二方向上之至少部分的長度Le1。由於這緣故，要施加到第一延伸部分101和第一末端部分102之間的連接部分的應力可以在第一末端部分102中分散在第二方向上。
此外，由於第一延伸部分101和第一末端部分102包含相同的第一導電材料，故可以改善第一延伸部分101和第一末端部分102之間的黏著性。
結果，減少了引起第一末端部分102和第一延伸部分101之間連接部分斷開的可能性，因此，可以改善半導體裝置1的可靠度。
於根據實施例的半導體裝置，在樹脂609所包含之樹脂的熱膨脹係數異於第二層65的絕緣層655、657、659所包含之絕緣材料的熱膨脹係數的情形，由於這些熱膨脹係數之間的差異，第二層65有時可以彎翹。如果第二層65彎翹，則要施加到第一末端部分102和第一延伸部分101之間連接部分的應力變得比較大。
因此，在樹脂609所包含之樹脂的熱膨脹係數異於第二層5的絕緣層655、657、659所包含之絕緣材料的熱膨脹係數的情形，根據實施例之半導體裝置1的組態尤其有效。
於根據實施例的半導體裝置，想要的是第二導電部分20包括第二延伸部分201，並且第一延伸部分101的第一部分1011設置在第二延伸部分201的至少部分和第一層60之間。
藉由採用此種組態，則要施加到第一延伸部分101和第一末端部分102之間連接部分的部分應力也可以分散於第二延伸部分201。
結果，可以進一步減少引起第一延伸部分101和第一末端部分102之間連接部分斷開的可能性。
此外，於根據實施例的半導體裝置，更想要的是第二延伸部分201設置成致使第一延伸部分101的第二部分1012位在部分的第二延伸部分201和第二層65之間。
藉由採用此種組態，則第一延伸部分101可以變得更靠近第一延伸部分101和第一末端部分102之間的連接部分。由於這緣故，要施加到第一末端部分102和第一延伸部分101之間連接部分的應力也可以分散於第二延伸部分201。
結果，可以進一步減少引起第一延伸部分101和第一末端部分102之間連接部分斷開的可能性。
於根據實施例的半導體裝置，由於第二導電部分20包括第二延伸部分201，故可以增加第一導電部分10和第二導電部分20之間的接觸區域。由於這緣故，當熱或類似者施加到半導體裝置1時，可以減少發生於第二導電部分20中的應力。
結果，可以減少引起第一導電部分10和第二導電部分20之間連接部分斷開的可能性，並且可以改善半導體裝置1的可靠度。
於根據實施例的半導體裝置，想要的是第二延伸部分201和第二末端部分202包含相同的第二導電材料。這是因為藉由將相同的第二導電材料併入第二延伸部分201和第二末端部分202中，則可以改善第二延伸部分201和第二末端部分202之間的黏著性。
由於改善了第二延伸部分201和第二末端部分202之間黏著性的結果，故可以進一步減少引起第二延伸部分201和第二末端部分202之間連接部分斷開的可能性。
於實施例，長度Lt1舉例而言是1微米(μm)或更大和1毫米(mm)或更小。更佳而言，長度Lt1是10微米或更大和500微米或更小。長度Le1舉例而言是長度Lt1的1.01倍或更大和2.00倍或更小。
長度Le2舉例而言是1微米或更大和1000微米或更小。更佳而言，長度Le2是10微米或更大和200微米或更小。
長度Lt2舉例而言是100奈米(nm)或更大和1000微米或更小。更佳而言，長度Lt2是1微米或更大和200微米或更小。
長度Le1-Lt2舉例而言是1奈米或更大和500微米或更小。
第一延伸部分101沿著第一方向(Z方向)的長度LL1舉例而言是1微米或更大和30毫米或更小。更佳而言，長度LL1是10微米或更大和2毫米或更小。
第二延伸部分201沿著第一方向(Z方向)的長度LL2舉例而言是長度LL1的10%或更大和100%或更小。更佳而言，長度LL2是長度LL1的20%或更大和100%或更小。
以第一導電材料來說，舉例而言，使用Au、Ag、Cu、Sn、Ni、Pt、Pd、W、Mo中的至少任一金屬。以第一導電材料來說，舉例而言，可以使用導電有機材料。這導電有機材料包括聚乙炔、聚(對苯)、聚(對苯乙烯)、聚吡咯、聚噻吩、聚苯胺、聚並苯、石墨烯中的至少任一者。第一導電材料可以包含上述金屬中的至少任一者和上述導電有機材料中的至少任一者。第一導電部分10可以進一步包含別的金屬材料。第一導電部分10可以包含樹脂，只要導電部分具有導電性即可。
以第二導電材料來說，舉例而言，使用Au、Ag、Cu、Sn、Ni、Pt、Pd、W、Mo中的至少任一金屬。以第二導電材料來說，可以使用導電有機材料。這導電有 機材料包括聚乙炔、聚(對苯)、聚(對苯乙烯)、聚吡咯、聚噻吩、聚苯胺、聚並苯、石墨烯中的至少任一者。第二導電材料可以包含上述金屬中的至少任一者和上述導電有機材料中的至少任一者。第二導電部分20可以進一步包含別的金屬材料。第二導電部分20可以包含樹脂，只要導電部分具有導電性即可。
以樹脂609來說，舉例而言，使用酚樹脂、聚酯樹脂、環氧樹脂、聚亞醯胺樹脂、氟樹脂或類似者。樹脂609可以包含這些樹脂中的任一者以及紙和玻璃纖維中的至少任一者。
尤其在上述材料當中，較佳而言使用環氧樹脂。
以樹脂609所要包含之填料的材料來說，舉例而言，使用無機氧化物顆粒。無機氧化物顆粒舉例而言包含氧化矽、氧化鋁、氮化鋁、氮化硼、氧化鋅、氧化鎂、氧化鋅或類似者。
以填料的材料來說，可以使用介電顆粒。介電顆粒舉例而言包含鈦酸鋇、鈦酸鍶、鈦酸鋇鍶、鋯酸鍶、鋯酸鉍或類似者。
尤其在上述材料當中，較佳而言使用氧化矽。
下文將描述製造根據第一實施例之半導體裝置的方法範例。
圖3A到7B是過程截面圖，其顯示製造根據 第一實施例之半導體裝置的過程。
製備包括多個半導體晶片和多個被動晶片構件的第一層60a以及包括多個接線層的第二層65a。
位在第二層65a之最上層的絕緣層被部分蝕刻，並且形成開口OP1和OP2。因此，部分暴露出接線。
此時的狀態顯示於圖3A。
如圖3B所示，形成了孔HL1和HL2，其在第一方向上通過包括第一層60a和第二層65a的結構體。藉由此過程，則製出具有孔HL1和HL2的第一層60和第二層65。
每個孔HL1和HL2的形狀當從第一方向來看時舉例而言為圓形。每個孔HL1和HL2的直徑舉例而言是100微米。每個孔HL1和HL2的形狀當從第一方向來看時可以是多邊形或橢圓形。
孔HL1和HL2舉例而言藉由使用機械鑽鑿或雷射鑽鑿而形成。
如圖4A所示，金屬膜MF1形成在包括第一層60和第二層65之結構體的表面上。金屬膜MF1也形成在開口OP1和OP2的內壁上以及在孔HL1和HL2的內壁上。金屬膜MF1舉例而言藉由使用Cu的無電鍍覆方法而形成。金屬膜MF1的膜厚度舉例而言是1微米或更小。
藉由在開口OP1和OP2的內壁上形成金屬膜MF1，則金屬膜MF1電連接到第二層65所包括的部分接 線。
藉由此過程，於孔HL1中，形成了呈圓柱體形式而延伸於第一方向的第一延伸部分101a。此外，於孔HL2中，形成了呈圓柱體形式而延伸於第一方向的第四延伸部分401a。
在金屬膜MF1上，形成光阻。
藉由處理此光阻，如圖4B所示，形成了僅部分覆蓋金屬膜MF1的阻罩RM。阻罩RM部分形成於不是開口OP1和OP2與孔HL1和HL2的區域中。
如圖5A所示，金屬膜MF2形成在金屬膜MF1未被阻罩RM所覆蓋的部分上。此時，金屬膜MF2也形成在孔HL1和HL2的內壁上。金屬膜MF2的膜厚度舉例而言是10微米或更大和20微米或更小。
藉由此過程，舉例而言，則開口OP1和OP2嵌於金屬膜MF2中。
藉由此過程，則於孔HL1中形成了第一延伸部分101。這第一延伸部分101在垂直於孔HL1的內壁之方向上的厚度厚於第一延伸部分101a在垂直於孔HL1的內壁之方向上的厚度。
藉由此過程，則於孔HL2中形成了第四延伸部分401。這第四延伸部分401在垂直於孔HL2的內壁之方向上的厚度厚於第四延伸部分401a在垂直於孔HL2的內壁之方向上的厚度。
金屬膜MF2舉例而言藉由使用Cu的電鍍方 法而形成。藉由使用電鍍方法而形成金屬膜MF2，舉例而言，則金屬材料可以有效率的沉積於未被阻罩RM所覆蓋的部分。
如圖5B所示，金屬材料沉積在金屬膜MF2上。藉由這麼做，則形成了金屬膜MF3。金屬膜MF3包括金屬膜MF2和沉積在金屬膜MF2上的金屬材料。孔HL1在第一方向上的一末端和孔HL2在第一方向上的一末端被金屬膜MF3關閉。此時，第一延伸部分101的裡面和第四延伸部分401的裡面舉例而言皆是空洞。
藉由此過程，則形成了在第一方向上關閉孔HL1之一末端的第一末端部分102和在第一方向上關閉孔HL2之一末端的第四末端部分402。
金屬膜MF3舉例而言藉由使用Cu的電鍍方法而形成。於金屬膜MF3藉由電鍍方法而形成的情形，想要的是要施加在第二層65側上的電壓乃設成高於要施加在第一層60側上的電壓。藉由這麼做，舉例而言，則可以避免孔HL1的二末端和孔HL2的二末端被金屬膜MF3所關閉。
於金屬膜MF2和MF3藉由電鍍方法而形成的情形，舉例而言，電流密度設為每平方公寸0.1安培或更大和每平方公寸10安培或更小。
於金屬膜MF2和MF3藉由電鍍方法而形成的情形，藉由使用脈衝電流來形成金屬膜MF2和MF3，則可以改善金屬膜MF2和MF3的平坦度。
金屬膜MF2和MF3可以連續的形成。也就是說，金屬膜MF2在電解溶液中形成在金屬膜MF1的整個表面上(舉例而言，藉由均勻的施加電壓來為之)；接續而來，金屬膜MF3可以在電解溶液中形成。
替代而言，在形成金屬膜MF1之後，金屬膜MF3可以藉由於電解溶液中電鍍在金屬膜MF1的第二層65側上來形成，而不形成金屬膜MF2。要形成這金屬膜MF3所施加的電壓乃高於要施加在金屬膜MF1之第一層60側上的電壓。
如圖6A所示，移除阻罩RM。移除阻罩RM舉例而言是藉由溼式蝕刻方法來進行。以用於溼式蝕刻的化學溶液來說，舉例而言，可以使用KOH(氫氧化鉀)。
如圖6B所示，金屬膜MF1未被金屬膜MF3所覆蓋的部分藉由溼式蝕刻方法而移除。此時，金屬膜MF3也在膜厚度方向上被部分移除。金屬膜MF3的膜厚度充分厚於金屬膜MF1的膜厚度。由於這緣故，當金屬膜MF1和金屬膜MF3都去接觸化學溶液時，金屬膜MF3未被完全移除而保留。以用於溼式蝕刻的化學溶液來說，舉例而言，可以使用包含硝酸和硫酸的混合酸。
藉由將金屬膜MF1分開成多個膜，則形成了第一導電部分10和第四導電部分40。
如圖7A所示，設置了導電件CM1和導電件CM2。第一延伸部分101在第一方向上的一末端連接到第 一末端部分102，並且導電件CM1設置在第一延伸部分101於第一方向上的另一末端。導電件CM1舉例而言乃設置成以便關閉孔HL1。第四延伸部分401在第一方向上的一末端連接到第四末端部分402，並且導電件CM2設置在第四延伸部分401於第一方向上的另一末端。導電件CM2舉例而言設置成以便關閉孔HL2。
以導電件來說，舉例而言，可以使用包含SnAgCu的焊球、Au釘栓凸塊、電鍍形成的Cu微凸塊或類似者。
此種導電件舉例而言使用印刷裝置而設置在第一延伸部分101的一末端。
導電件藉由加熱且同時施加壓力到導電件而變形。舉例而言，導電件被熱熔化。部分的導電件CM1嵌在孔HL1裡面。以相同的方式，部分的導電件CM2嵌在孔HL2裡面。
想要的是將導電件嵌於每個孔中乃在減少壓力的氣氛下(在壓力低於大氣壓力的空間中)進行。
藉由此過程，則形成了包括第二末端部分202和第二延伸部分201的第二導電部分20以及包括第五末端部分502和第五延伸部分501的第五導電部分50。藉由這麼做，則製造出半導體模組5。
此時的狀態顯示於圖7B。
想要的是第二末端部分202在第二方向上之至少部分的長度Le2長於孔HL1的直徑(第一延伸部分 101在第二方向上的長度)。據此，則有利於第二導電部分20和設置於另一半導體模組中的導電部分之間的連接。
想要的是第五末端部分502在第二方向上之至少部分的長度Le5長於孔HL2的直徑(第四延伸部分401在第二方向上的長度)。據此，則有利於第五導電部分50和設置於另一半導體模組中的導電部分之間的連接。
在形成第二導電部分20和第五導電部分50之後，當這些導電部分冷卻時，這些導電部分收縮。據此，空洞有時可以形成在第二延伸部分201和第一末端部分102之間以及在第五延伸部分501和第四末端部分402之間。
設置導電件的過程和加熱熔化這些導電件的過程可以連續的進行。也就是說，導電件可以如下而熔化：使導電件和部分的金屬膜MF3彼此接觸，同時施加壓力，並且在此狀態下加熱這些元件。
根據實施例之製造半導體裝置的方法，於製造包括多層接線層之半導體裝置的過程，可以減少在第一導電部分10中引起斷開的可能性。
此點原因如下。
通過包括多層接線層和包含樹脂層之半導體裝置的孔所具有的深寬比乃高於通過包括單一接線層之層的孔。以導電材料來填充具有此種高的深寬比的孔內部並 不容易。
由於這緣故，舉例而言，思及如下的方法：覆蓋孔內壁的膜是藉由無電鍍覆方法或類似者來形成而不嵌入孔，以形成結構體的上表面和下表面之間的導電路徑。
然而，於此情形，當熱施加到半導體裝置時，發生在孔內所設置而呈圓柱體形式的部分和在導電膜中而在結構體之上表面或下表面上所設置的部分之間的應力變大。結果，部分的導電膜可以發生龜裂而引起斷開。
另一方面，於根據實施例之製造半導體裝置的方法，藉由形成呈圓柱體形式而延伸於第一方向的第一延伸部分101，並且連接到第一延伸部分101的第一末端部分102在第一方向上重疊第一延伸部分101，而關閉了孔HL1在第一方向上的一末端，則形成了第一導電部分10。
藉由採取此種製造方法，則要施加到第一延伸部分101和第一末端部分102之間連接部分的應力可以在第二方向上分散於第一末端部分102。
此外，於根據實施例之製造半導體裝置的方法，第一延伸部分101和第一末端部分102使用第一導電材料所形成。由於這緣故，可以改善第一延伸部分101和第一末端部分102之間的黏著性。
結果，於製造半導體裝置的過程，可以減少在第一導電部分10中引起斷開的可能性。
於根據實施例之製造半導體裝置的方法，藉由鍍覆方法來形成第一延伸部分101和第一末端部分102，則第一延伸部分101和第一末端部分102可以形成為一體。
藉由將第一延伸部分101和第一末端部分102形成為一體，則可以製造第一導電部分10，其中在第一延伸部分101和第一末端部分102之間沒有邊界。
結果，於製造半導體裝置的過程，可以進一步減少引起第一導電部分10之斷開的可能性。
於根據實施例之製造半導體裝置的方法，藉由使用包含熔點低於第一導電部分10所包含的第一導電材料之第二導電材料的導電件來形成第二導電部分20，則可以減少當形成第二導電部分20時引起第一導電部分10變形的可能性。
由於這緣故，故可以改善製造半導體裝置之過程的產出。
於根據實施例之製造半導體裝置的方法，舉例來說，第二延伸部分201形成如下：將導電件設置在第一延伸部分101的一末端而在第一方向上，熔化這導電件，並且將導電件澆鑄至第一延伸部分101所圍繞的至少部分空間裡。
於此情形，想要的是第二延伸部分201在相較於大氣壓力而壓力有所減少的空間中形成。這是因為當形成第二延伸部分201時有利於以第二延伸部分201來填 充孔HL1的裡面。附帶而言，可以減少由於孔HL1裡的剩餘空氣而損傷第一末端部分102的可能性。
於圖1所示範之半導體裝置1的範例，進一步設置了半導體模組7和印刷線路板9。半導體模組7包括第三導電部分73、第六導電部分76、第七導電部分77、第八導電部分78。
第三導電部分73連接到第二導電部分20的第二末端部分202。
第六導電部分76連接到第五導電部分50的第五末端部分502。
第七導電部分77舉例而言包括第一電極771和第一連接部分772。
第八導電部分78舉例而言包括第二電極781和第二連接部分782。
第三導電部分73可以透過孔(未顯示)而電連接到第七導電部分77或第八導電部分78。第三導電部分73可以包括第三延伸部分(其具有相同於第一延伸部分101的結構)和第三末端部分(其具有相同於第一末端部分102的結構)。
第六導電部分76可以透過孔(未顯示)而電連接到第七導電部分77或第八導電部分78。第六導電部分76可以包括第六延伸部分(其具有相同於第四延伸部分401的結構)和第六末端部分(其具有相同於第四末端部分102的結構)。
印刷線路板9包括第三電極93和第四電極94。
第三電極93舉例而言連接到第七導電部分77的第一連接部分772。
第四電極94舉例而言連接到第八導電部分78的第二連接部分782。
半導體模組5經由半導體模組7而安裝在印刷線路板9上。
於半導體裝置1包括半導體模組7和印刷線路板9的情形，在製造上述半導體模組5之後，這半導體模組5連接到半導體模組7。然後，半導體模組5和半導體模組7安裝在印刷線路板9上，藉此獲得圖1所示的半導體裝置1。
對於減少電子設備之尺寸和重量的要求已經不斷增加，並且對於減少半導體元件尺寸的技術和以高密度來安裝半導體封裝的技術已經有所進展。
伴隨而言，已經提出單晶片系統(SoC)或單封裝系統(SiP)作為下一代的高密度安裝技術。從減少尺寸、增加整合密度、多功能化、減少成本……的觀點來看，SoC或SiP的發展競賽已經變得積極。
於SoC技術，多個半導體晶片以高密度而整合在一晶片上。藉由採用這方法，則可以在晶片裡達成細微接線。此外，可以製造具有多功能性的晶片，並且也可以減少封裝成本。從這些觀點來看，已經聚集諸多期待； 然而，可以形成為一晶片模組的裝置具有技術限制。舉例而言，難以用高密度來整合半導體裝置的被動構件(例如電阻器或電容器)和已經新發展的構件或類似者，並且缺點在於要花時間來發展。
SiP技術是將多樣的裝置安裝在插置物上的方法。於SiP技術，可以安裝比較大量類型的構件；然而，問題在於尺寸或成本視安裝技術而增加。舉例而言，在使用打線接合的情形，需要許多空間。
鑒於這些問題，提出了稱為偽SoC技術的安裝方法。於此方法，裝置乃建構成以樹脂來覆蓋具有不同功能的多個半導體晶片之形式，而成為稱作重建技術的一個封裝。在模製樹脂中混合了基於玻璃的細微顆粒(填料)，因此可以控制熱膨脹係數和黏滯度。結果，則有可能安裝習用之SoC技術所難以安裝在相同基板上的裝置。
近年來，於SiP或偽SoC，已經發展出應用多樣之三維安裝技術(例如打線接合、穿透電極、焊球、基板接合技術、重接線)的產品。在三維安裝技術當中，用於將接線板安裝在當中密封了半導體晶片之另一接線板上的堆疊封裝(PoP)和堆疊晶片(CoC)已經吸引入注意；並且在該等方法當中，已經廣泛使用穿透電極。
舉例而言，於PoP，藉由重建晶圓的過程，將半導體晶片配置於有機樹脂中。然後，使當中配置了半導體晶片的樹脂基板接受稱為機械鑽鑿過程或雷射鑽鑿過程的過程，則在樹脂基板中形成穿透孔。之後，藉由例如鍍 覆或焊料填充的過程，則在穿透孔的裡面形成金屬膜，藉此獲得能夠將樹脂基板之表面電連接到它的另一表面的接線板。接線板使用焊球、凸塊電極(例如釘栓凸塊)或類似者而以堆疊方式來安裝，並且使用作為一晶片而設置有輸入/輸出(I/O)電極。
舉一參考範例，結構可以舉例如下：一封裝的形成是藉由形成在樹脂基板上的穿透電極而將形成在樹脂基板之一表面上的接線電連接到形成它另一表面上的接線，並且將此樹脂基板連接到安裝有凸塊電極的另一基板。於在此使用的樹脂基板，混合了基於矽石的材料(例如填料)或玻璃布。
於根據此參考範例的結構，Cu膜藉由電鍍技術而形成為樹脂基板中所形成的穿透電極。以要連接到穿透電極的凸塊金屬來說，使用包含SnAgCu作為基底的焊球。
於這結構，由於穿透電極和凸塊電極是由不同的材料所形成，故黏著性弱；因此，在這易於發生應力的地方，容易在導體中引起損傷。此外，由於穿透電極和凸塊電極是以不同的過程所製造，故這造成黏著性進一步惡化。
舉另一參考範例，組態可以舉例如下：Cu膜藉由電鍍而形成為樹脂基板中的穿透電極。於此參考範例，這Cu膜也作為樹脂基板之上表面和下表面上的接線。於此結構，穿透電極和接線層是以相同的過程所製 造；然而，由於要施加在穿透電極和接線層之間的壓力為大，故問題在於容易發生龜裂。
再舉另一參考範例，稱為堆疊通孔的結構可以舉例如下：樹脂基板中的穿透電極堆疊在彼此之上。於此結構，雖然穿透電極的材料是相同的，但是接合穿透接線的過程異於形成穿透接線的過程，因此，由於有機膜或類似者的殘留物或氧化膜的效果，故穿透電極易於彼此剝離。
再舉另一參考範例，組態可以舉例如下：樹脂基板和另一樹脂基板中的穿透電極以凸塊電極來接合而安裝在彼此之上。於此結構，使用電鍍形成的Cu膜來作為穿透電極。以凸塊電極來說，使用焊球。Al或類似者做的金屬板配置在穿透電極和凸塊電極之間。於此結構，穿透電極、凸塊電極、金屬板分別是由不同的材料所形成，並且也分別是由不同的過程所形成。因此，問題在於在這些元件藉由接合而安裝在彼此上之後，元件在易於發生應力的接合處而易於彼此剝離。
再舉另一參考範例，組態可以舉例如下：樹脂基板和另一樹脂基板中的穿透電極以凸塊電極來接合而安裝在彼此之上。於此結構，穿透電極的側表面是由電鍍形成的Cu膜所組成。穿透電極的內部是由Au釘栓凸塊所組成。接合面是由Al或類似者的金屬板所組成。於此結構，個別元件分別是由不同的材料所形成，並且也分別是由不同的過程所製造。因此，問題在於黏著性弱；因 而，元件易於彼此剝離。此外，由於使用例如釘栓凸塊的硬金屬，故在接合部分易於發生空洞，而這造成黏著強度有進一步的減少。即便使用金屬針或類似者而非釘栓凸塊，仍發生類似的問題。
如上所述，在設置有凸塊電極的接線板藉由接合而安裝在設置有樹脂基板(其具有配置於有機樹脂中的半導體晶片、多層接線、穿透電極)之另一接線板上的結構中，應力易於集中在穿透電極和多層接線之間的接合部分上以及穿透電極和凸塊電極之間的接合部分上。
此外，思及增加樹脂基板的厚度來減少應力的技術；然而，以金屬來填充具有高的深寬比的穿透電極並不容易。
實施例所提出的結構在穿透電極和連接穿透電極與多層接線的接線之間的接合部分(舉例而言為第一延伸部分101和第一末端部分102之間的接合部分，這上面易於集中應力)具有高的連接可靠度。
實施例所進一步提出的結構在穿透電極和凸塊電極之間的接合部分(舉例而言為第二延伸部分201和第二末端部分202之間的接合部分，這上面易於集中應力)具有高的連接可靠度。
實施例之整合的半導體裝置乃建構成使得具有不同功能的至少多個半導體晶片和被動晶片構件配置於有機樹脂中，並且半導體晶片和被動晶片構件透過具有絕緣層的多層接線層而互相連接，其中整合的半導體裝置包 括穿透電極(舉例而言為第一延伸部分101和第二延伸部分201)。
此外，在該裝置所具有的結構中，多層接線層的最上層接線(舉例而言為部分的第一導電部分10)、穿透電極要接觸多層接線的表面(舉例而言為第一末端部分102)、穿透電極的側表面(舉例而言為第一延伸部分101)是由第一金屬所形成。
然後，在穿透電極所具有的結構中，形成在相對於多層接線之表面上的凸塊電極(舉例而言為第二末端部分202)和穿透電極之孔的內部是由第二金屬所形成。
於實施例，在上面集中了應力的穿透電極和多層接線之間的接合部分，穿透電極的側表面、穿透電極和多層接線之間的接觸部分、多層接線的接線部分皆具有厚度局部為大的結構。此外，這些部分是由是由相同過程所製造的相同金屬所形成。由於這緣故，連接可靠度為高。
附帶而言，在上面集中了應力的穿透電極和凸塊電極之間的接合部分，穿透電極內部和凸塊電極之間的接觸區域為大，並且這些是由相同過程所製造的相同金屬所形成，因此，連接可靠度為高。
此外，穿透電極通過具有多層接線的基板，並且具有高的深寬比。由於這緣故，有可能抑制應力的局部集中。
此外，從製程的觀點來看，可以避免發生空洞或間隙，因此，連接可靠度為高。
於實施例，由於穿透電極和凸塊電極的直徑比較小，減少應力的效果就比較大。
其次，將參考圖8來描述根據第二實施例的半導體裝置2。
圖8是根據第二實施例之半導體裝置2的截面圖。
半導體裝置2包括半導體模組5、半導體模組7、印刷線路板9。
半導體裝置2的半導體模組5有可能使用相同於半導體裝置1之半導體模組5的組態。
於半導體裝置2，半導體模組7包括第三層71、第四層72、第三導電部分73、第六導電部分76、第七導電部分77、第八導電部分78。
第三層71舉例而言是使用偽SoC技術所形成的半導體模組。
第三層71沿著與第一方向相交的第三平面而擴展。第三層71在第一方向上與第一層60和第二層65分開。
以相同於第一層60的方式，第三層71包括多個半導體晶片711和713、多個被動晶片構件715和717、樹脂719。於第三層71，多個半導體晶片和多個被動晶片構件沿著第三平面而擴展。
第三平面舉例而言是在圖8中平行於X方向和Y方向(其垂直於X方向和Z方向)的平面。
第四層72與第三層71配置在第一方向上。第四層72沿著與第一方向相交的第四平面而擴展。也就是說，至少部分的第四層72在第一方向上重疊至少部分的第三層71。第四層72在第一方向上與第一層60和第二層65分開。
第四平面舉例而言是在圖8中平行於X方向和Y方向(其垂直於X方向和Z方向)的平面。
第四層72包括第三接線層721、第四接線層723、第四絕緣層725、第五絕緣層727、第六絕緣層729。
第三層71所包含的半導體晶片和被動晶片構件連接到第四層72所包括的接線。也就是說，半導體晶片711和713中的至少一者和被動晶片構件715和717中的至少一者電連接到包括第三接線層721和第四接線層723的第二多層接線層。
以樹脂719的材料來說，可以使用相同於樹脂609的材料。
以第三接線層721和第四接線層723的材料來說，可以使用相同於第一接線層651的材料。
以第四絕緣層725、第五絕緣層727、第六絕緣層729的材料來說，可以使用相同於第一絕緣層655的材料。舉例來說，第四絕緣層725所包含的絕緣材料、第 五絕緣層727所包含的絕緣材料、第六絕緣層729所包含的絕緣材料中之至少任一者的熱膨脹係數高於樹脂609所包含之樹脂的熱膨脹係數。
第三導電部分73舉例而言設置成接觸第四層72。第三導電部分73電連接到第二導電部分20。
第三導電部分73可以電連接到第四層72所包括的接線。
類似而言，第六導電部分76舉例而言也設置成接觸第四層72。第六導電部分76電連接到第五導電部分50。
第六導電部分76可以電連接到第四層72所包括的接線。
第七導電部分77設置成接觸第三層71。第七導電部分77可以透過孔(未顯示)而連接到第三導電部分73或第六導電部分76。第七導電部分77可以包括第七延伸部分(其具有相同於第二延伸部分201的結構)和第七末端部分(其具有相同於第二末端部分202的結構)。
第八導電部分78設置成接觸第三層71。第八導電部分78可以透過孔(未顯示)而連接到第三導電部分73或第六導電部分76。
印刷線路板9包括第三電極93和第四電極94。
第三電極93連接到第七導電部分77，並且第 四電極94連接到第八導電部分78。第三導電部分73可以電連接到印刷線路板9所包括的另一電極(未顯示)。類似而言，第六導電部分76可以電連接到印刷線路板9所包括的另一電極(未顯示)。
第三導電部分73和第六導電部分76可以藉由相同於第一導電部分10的製造方法而形成。
第七導電部分77和第八導電部分78可以藉由相同於第二導電部分20的製造方法而形成。
半導體模組7藉由也採用相同於半導體模組5的組態，則可以減少引起斷開(舉例而言在半導體模組7之第三導電部分73)的可能性，因此，可以改善半導體裝置1的可靠度。
在第四層72的絕緣層所包含之絕緣材料的熱膨脹係數和第一層60的樹脂609所包含之樹脂的熱膨脹係數是不同的情形，當熱施加到半導體裝置……時，發生在連接到第三導電部分73之第二導電部分20的應力變大。當發生在第二導電部分20的應力變大時，增加了引起第一導電部分10和第二導電部分20之間斷開的可能性。
另一方面，根據實施例的半導體裝置，由於第二導電部分20包括第二延伸部分201，故可以增加第二導電部分20和第一導電部分10之間的接觸區域，因此可以減少發生在第二導電部分20的應力。
在第二層65的絕緣層所包含之絕緣材料的熱 膨脹係數高於第一層60所包含之樹脂的熱膨脹係數、第四層72的絕緣層所包含之絕緣材料的熱膨脹係數高於第一層60所包含的樹脂之熱膨脹係數的情形，大應力施加到第一導電部分10和第二導電部分20。根據實施例的半導體裝置2在此種情形尤其有效。
根據實施例，可以提供能夠改善可靠度的半導體裝置和製造裝置的方法。
於本案的說明書，「垂直的」和「平行的」不僅是指嚴格垂直的和嚴格平行的，而且舉例而言也包括由於製程……所造成的起伏波動。它足以是大致垂直的和大致平行的。
上文參考特定範例來描述本發明的實施例。然而，本發明不限於這些特定範例。舉例而言，熟於此技藝者可以藉由從已知技藝來適當選擇半導體裝置所包括之構件的特定組態，例如半導體晶片、被動晶片構件、樹脂、接線層、多層接線、絕緣層、導電部分、印刷線路板……，而類似的實施本發明；並且此種實施就可以獲得類似效果的程度而言是在本發明的範圍裡。
此外，特定範例的任何二或更多個構件可以在技術可行的範圍裡做組合，並且就包括本發明之主旨的程度而言是包括在本發明的範圍裡。
再者，就包括本發明之精神的程度而言，熟於此技藝者基於上面描述成本發明實施例之半導體裝置和製造半導體裝置的方法，藉由適當設計修改而可實施的所 有半導體裝置和所有製造半導體裝置的方法也在本發明的範圍裡。
熟於此技藝者在本發明的精神裡可以想到多樣的其他變化和修改，並且要了解此種變化和修改也涵蓋於本發明的範圍裡。
雖然已經描述了特定實施例，不過這些實施例已經僅以舉例的方式來提出，並且不打算限制本發明的範圍。的確，在此所述的新穎實施例可以採取各式各樣的其他形式來實現；此外，在此所述實施例的形式可以做出多樣的省略、替換和改變，而不偏離本發明的精神。伴隨的請求項及其等同者打算涵蓋會落於本發明之範圍和精神裡的此種形式或修改。
1‧‧‧半導體裝置
10‧‧‧第一導電部分
20‧‧‧第二導電部分
40‧‧‧第四導電部分
5‧‧‧半導體模組
50‧‧‧第五導電部分
60‧‧‧第一層
601、603‧‧‧半導體晶片
605、607‧‧‧被動晶片構件
609‧‧‧樹脂
65‧‧‧第二層
651‧‧‧第一接線層
653‧‧‧第二接線層
655‧‧‧第一絕緣層
657‧‧‧第二絕緣層
659‧‧‧第三絕緣層
7‧‧‧半導體模組
73‧‧‧第三導電部分
76‧‧‧第六導電部分
77‧‧‧第七導電部分
771‧‧‧第一電極
772‧‧‧第一連接部分
78‧‧‧第八導電部分
781‧‧‧第二電極
782‧‧‧第二連接部分
9‧‧‧印刷線路板
93‧‧‧第三電極
94‧‧‧第四電極

Claims (15)

  1. 一種半導體裝置，其包括：第一導電部分，其包括第一末端部分，其包含第一導電材料，以及第一延伸部分，其呈圓柱體的形式，該第一延伸部分延伸於第一方向、包含該第一導電材料、連接到該第一末端部分，該第一延伸部分在第二方向上的長度短於該第一末端部分在該第二方向上之至少部分的長度，該第二方向與該第一方向相交，該第一延伸部分包括第一部分和第二部分，並且該第二部分與該第一部分配置在該第一方向；第二導電部分，其包括第二末端部分，該第二末端部分在該第一方向上與該第一末端部分分開，該第二末端部分電連接到該第一延伸部分，該第一延伸部分設置在該第一末端部分和該第二末端部分之間；第一層，其包括多個半導體晶片、多個被動晶片構件、樹脂，該第一層設置在該第一部分周圍，並且沿著與該第一方向相交的第一平面而擴展，該等多個半導體晶片中的一者具有以下至少任一者：功能異於該等多個半導體晶片中另一者的功能、形狀異於該另一半導體晶片的形狀、尺寸異於該另一半導體晶片的尺寸，以及該樹脂接觸該等多個半導體晶片和該等多個被動 晶片構件；以及第二層，其包括第一多層接線，該第一多層接線電連接到該等多個半導體晶片中的至少一者、該等多個被動晶片構件中的至少一者、該第一導電部分，該第二層設置在該第二部分周圍，並且沿著與該第一方向相交的第二平面而擴展。
  2. 根據申請專利範圍第1項的裝置，其中該第二部分設置在該第一部分和該第一末端部分之間。
  3. 根據申請專利範圍第2項的裝置，其中：至少部分的該第一末端部分在該第二方向上不重疊該第二層，以及至少部分的該第二末端部分在該第二方向上不重疊該第一層。
  4. 根據申請專利範圍第1項的裝置，其中該第二層包括第一絕緣層，並且該第一絕緣層所包含之第一絕緣材料的熱膨脹係數高於該第一層所包括之該樹脂的熱膨脹係數。
  5. 根據申請專利範圍第1項的裝置，其中：該第二導電部分進一步包括第二延伸部分，其延伸於該第一方向，該第一部分設置在該第二延伸部分和該第一層之間，該第二末端部分和該第二延伸部分包含第二導電材料，以及該第二末端部分在該第二方向之至少部分的長度長於 該第二延伸部分在該第二方向的長度。
  6. 根據申請專利範圍第5項的裝置，其中該第二部分設置在該第二延伸部分和該第二層之間。
  7. 根據申請專利範圍第5項的裝置，其中該第一導電材料異於該第二導電材料。
  8. 根據申請專利範圍第7項的裝置，其中該第一導電材料的熔點高於該第二導電材料的熔點。
  9. 根據申請專利範圍第1項的裝置，其中該裝置進一步包括：第三層，其包括多個半導體晶片、沿著與該第一方向相交的第三平面而擴展、並且在該第一方向上與該第一層和該第二層分開；第四層，其包括電連接到該第三層的該等多個半導體晶片中之至少一者的第二多層接線、沿著與該第一方向相交的第四平面而擴展、與該第三層配置在該第一方向、並且在該第一方向上與該第一層和該第二層分開；以及第三導電部分，其接觸該第四層並且電連接到該第二導電部分。
  10. 根據申請專利範圍第9項的裝置，其中該第四層包括第二絕緣層，並且該第二絕緣層所包含之第二絕緣材料的熱膨脹係數高於該第一層所包括之該樹脂的熱膨脹係數。
  11. 一種製造半導體裝置的方法，其包括：在第一方向上形成通過結構體的孔，該結構體包括： 第一層，其包括多個半導體晶片、多個被動晶片構件、樹脂，並且其中該等多個半導體晶片中的一者具有以下至少任一者：功能異於該等多個半導體晶片中另一者的功能、形狀異於該另一半導體晶片的形狀、尺寸異於該另一半導體晶片的尺寸，而該樹脂接觸該等多個半導體晶片和該等多個被動晶片構件，以及第二層，其包括電連接到該等多個半導體晶片中的至少一者和該等多個被動晶片構件中的至少一者的第一多層接線，並且與該第一層配置在該第一方向；形成：第一延伸部分，其呈圓柱體的形式、設置在該孔的內壁上、延伸於該第一方向、包含第一導電材料，以及第一末端部分，其連接到該第一延伸部分、包含該第一導電材料、在該第一方向上關閉該孔的一末端；以及形成第二末端部分，其電連接到該第一延伸部分，並且在該第一方向上關閉該孔的另一末端。
  12. 根據申請專利範圍第11項的方法，其中該第一延伸部分和該第一末端部分藉由使用該第一導電材料的鍍覆方法而形成。
  13. 根據申請專利範圍第11項的方法，其中在形成該第二末端部分時，該第二末端部分形成如下：在該第一延伸部分的另一末端上而在該第一方向上設置導電件，其包含熔點低於該第一導電材料之熔點的第二導電材料，並 且藉由加熱而使該導電件變形。
  14. 根據申請專利範圍第13項的方法，其中在形成該第二末端部分時，如下形成連接到該第二末端部分和延伸於該第一方向的第二延伸部分：熔化該導電件，並且將該導電件澆鑄至該第一延伸部分所圍繞的至少部分空間裡。
  15. 根據申請專利範圍第14項的方法，其中該第二延伸部分是在當中壓力低於大氣壓力的空間中形成。
TW104132840A 2015-01-26 2015-10-06 半導體裝置及其製造方法 TWI574370B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015012259A JP2016139648A (ja) 2015-01-26 2015-01-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201639108A TW201639108A (zh) 2016-11-01
TWI574370B true TWI574370B (zh) 2017-03-11

Family

ID=56433800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132840A TWI574370B (zh) 2015-01-26 2015-10-06 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US9576925B2 (zh)
JP (1) JP2016139648A (zh)
TW (1) TWI574370B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991219B2 (en) * 2016-06-23 2018-06-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
JP6759874B2 (ja) * 2016-09-01 2020-09-23 富士電機株式会社 電力変換装置
KR102012443B1 (ko) * 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
KR101982049B1 (ko) 2016-11-23 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
CN108565255B (zh) * 2018-04-09 2020-10-30 复汉海志(江苏)科技有限公司 一种半导体互连结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US20080024998A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
US20090140415A1 (en) * 2007-11-29 2009-06-04 Ibiden Co., Ltd Combination substrate
US20130307113A1 (en) * 2012-05-17 2013-11-21 Shinko Electric Industries Co., Ltd. Semiconductor device
US8759953B2 (en) * 2004-02-13 2014-06-24 Murata Manufacturing Co., Ltd. Electronic component including a shielding metal film disposed on a resin layer

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311792A (ja) * 1989-06-09 1991-01-21 Fujitsu Ltd はんだバンプの形成方法
JPH08148824A (ja) * 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法
JP3336240B2 (ja) * 1997-11-28 2002-10-21 京セラ株式会社 半導体素子実装基板
JP2002093957A (ja) * 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP3547423B2 (ja) * 2000-12-27 2004-07-28 松下電器産業株式会社 部品内蔵モジュール及びその製造方法
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
JP2005303258A (ja) 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP4634735B2 (ja) * 2004-04-20 2011-02-16 大日本印刷株式会社 多層配線基板の製造方法
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2006253631A (ja) 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP4551255B2 (ja) 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007035689A (ja) * 2005-07-22 2007-02-08 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US7718901B2 (en) * 2007-10-24 2010-05-18 Ibiden Co., Ltd. Electronic parts substrate and method for manufacturing the same
FR2926035B1 (fr) 2008-01-09 2017-02-03 Sidel Participations Fond de moule pour moule de fabrication de recipients thermoplastiques, et dispositif de moulage equipe d'au moins un moule pourvu d'un tel fond
JP4538058B2 (ja) 2008-03-28 2010-09-08 株式会社東芝 集積半導体装置及び集積３次元半導体装置
JP2010067623A (ja) 2008-09-08 2010-03-25 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7741148B1 (en) * 2008-12-10 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
JP4951018B2 (ja) 2009-03-30 2012-06-13 株式会社東芝 半導体装置の製造方法
JP2011187473A (ja) 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
JP5879030B2 (ja) * 2010-11-16 2016-03-08 新光電気工業株式会社 電子部品パッケージ及びその製造方法
JP5982760B2 (ja) 2011-09-07 2016-08-31 富士通株式会社 電子デバイス及びその製造方法
US9837303B2 (en) * 2012-03-23 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
KR101992352B1 (ko) 2012-09-25 2019-06-24 삼성전자주식회사 반도체 장치
US9000302B2 (en) * 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US8759953B2 (en) * 2004-02-13 2014-06-24 Murata Manufacturing Co., Ltd. Electronic component including a shielding metal film disposed on a resin layer
US20080024998A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
US20090140415A1 (en) * 2007-11-29 2009-06-04 Ibiden Co., Ltd Combination substrate
US20130307113A1 (en) * 2012-05-17 2013-11-21 Shinko Electric Industries Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2016139648A (ja) 2016-08-04
US9576925B2 (en) 2017-02-21
US20160218076A1 (en) 2016-07-28
TW201639108A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
TWI574370B (zh) 半導體裝置及其製造方法
US20210020591A1 (en) Semiconductor device and manufacturing method thereof
JP4551255B2 (ja) 半導体装置
JP6263573B2 (ja) 積層電子デバイスとその製造方法
US8304664B2 (en) Electronic component mounted structure
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
US7745924B2 (en) Capacitor embedded in interposer, semiconductor device including the same, and method for manufacturing capacitor embedded in interposer
US20170162556A1 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
JP5362104B2 (ja) 応力緩衝層及びその作製方法
US9536781B2 (en) Method of making integrated circuit
US8178957B2 (en) Electronic component device, and method of manufacturing the same
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US10325839B2 (en) Reduction of stress in via structure
TWI489612B (zh) 三維積體電路內連結的製造方法
JP6928896B2 (ja) 実装基板及び実装基板の製造方法
TW201631701A (zh) 以聚合物部件爲主的互連體
US20160014898A1 (en) Printed wiring board
US20110095433A1 (en) Conductive film, method of manufacturing the same, semiconductor device and method of manufacturing the same
US10129980B2 (en) Circuit board and electronic component device
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
US7843071B2 (en) Semiconductor device including wiring and manufacturing method thereof
JP4260672B2 (ja) 半導体装置の製造方法及び中継基板の製造方法
US10818586B1 (en) Substrate structure and method of manufacturing the same
JP5775789B2 (ja) 積層型半導体パッケージ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees