TWI567822B - 蝕刻處理方法 - Google Patents

蝕刻處理方法 Download PDF

Info

Publication number
TWI567822B
TWI567822B TW104135606A TW104135606A TWI567822B TW I567822 B TWI567822 B TW I567822B TW 104135606 A TW104135606 A TW 104135606A TW 104135606 A TW104135606 A TW 104135606A TW I567822 B TWI567822 B TW I567822B
Authority
TW
Taiwan
Prior art keywords
film
etching
frequency power
treatment method
gas
Prior art date
Application number
TW104135606A
Other languages
English (en)
Other versions
TW201604958A (zh
Inventor
持木宏政
岡本晉
西島貴史
山崎文生
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201604958A publication Critical patent/TW201604958A/zh
Application granted granted Critical
Publication of TWI567822B publication Critical patent/TWI567822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Analytical Chemistry (AREA)

Description

蝕刻處理方法
本發明是有關形成寬高比高的孔等之蝕刻處理方法。
利用電漿蝕刻處理來從半導體晶圓製造的半導體裝置中，會被要求形成深度比開口部的直徑大的圖案，例如寬高比高的孔。
為了形成寬高比大的孔，大多需要利用電漿中的陽離子之對象膜的濺射，但此情況，如圖12所示，陽離子122會滯留在對象膜120中所被形成的孔121的底部，因為該滯留的陽離子122而電性阻礙了接著的陽離子123到達孔121的底部，在孔121之中使接著的陽離子123的進路變更。其結果，會有孔121變形等的問題發生。
因應於此，開發了往孔的底部導入電子的手法(例如參照專利文獻1)。藉此，滯留於孔的底部的陽離子會被電性中和，接著的陽離子的進路不會有被變更的情形。
[先行技術文獻] [專利文獻]
[專利文獻1]特開2007-134530號公報
然而，近年來隨著各部的微細化進展，在對象膜中被要求形成寬高比更高的孔，例如寬高比為30以上的孔。一旦寬高比形成30以上，則即使利用上述的手法，也會有無法防止孔變形的問題。
本發明的目的是在於提供一種即使所被形成的圖案的寬高比高，還是可防止圖案變形之蝕刻處理方法。
為了達成上述目的，請求項1記載的蝕刻處理方法，係於基板處理裝置中，對具有蝕刻對象膜及形成於該蝕刻對象膜上的遮罩膜且載置於上述載置台的基板實施蝕刻處理之蝕刻處理方法，該基板處理裝置係具備在內部產生電漿的處理室、配置於該處理室內部的載置台及與該載置台對向來配置於上述處理室內部的電極，對上述處理室內部施加比較頻率高的第1高頻電力，對上述載置台施加頻率比上述第1高頻電力更低的第2高頻電力，對上述電極施加直流電力，其特徵係具有：對象膜蝕刻步驟，其係以電漿蝕刻上述蝕刻對象膜，而於上述蝕刻對象膜形成圖案， 在上述對象膜蝕刻步驟中，將上述直流電力施加於上述電極，且至少將上述第2高頻電力脈衝波狀施加於上述載置台，在上述直流電力被施加於上述電極的期間，製作出上述第2高頻電力未被施加於上述載置台的狀態，藉此使在上述基板的表面上產生的鞘層消滅，而使從被施加上述直流電力的上述電極產生的電子往上述圖案進入。
請求項2記載的蝕刻處理方法是在請求項1記載的蝕刻處理方法中，在上述對象膜蝕刻步驟中，上述第1高頻電力也脈衝波狀施加，製作出上述第1高頻電力未被施加於上述處理室內部的狀態。
請求項3記載的蝕刻處理方法是在請求項2記載的蝕刻處理方法中，在上述對象膜蝕刻步驟中，使上述第1高頻電力與上述第2高頻電力同步來脈衝波狀施加。
請求項4記載的蝕刻處理方法是在請求項1~3中的任一項所記載之蝕刻處理方法，在上述對象膜蝕刻步驟中，以比產生於上述基板的偏壓電壓的電位更低的電位來將上述直流電力施加於上述電極。
請求項5記載的蝕刻處理方法是在請求項1~3中的任一項所記載之蝕刻處理方法，在上述對象膜蝕刻步驟中，將上述第2高頻電力以頻率為1KHz~50KHz的任一脈衝波狀施加於上述載置台。
請求項6記載的蝕刻處理方法是在請求項5記載 的蝕刻處理方法中，上述頻率為10KHz~50KHz的其中任一。
請求項7記載的蝕刻處理方法是在請求項1~3中的任一項所記載之蝕刻處理方法中，在上述對象膜蝕刻步驟中，脈衝波狀施加的上述第2高頻電力的負載比為10%~90%的其中任一。
請求項8記載的蝕刻處理方法是在請求項7記載的蝕刻處理方法中，上述負載比為50%~90%的其中任一。
請求項9記載的蝕刻處理方法是在請求項1~3中的任一項所記載之蝕刻處理方法中，在上述對象膜蝕刻步驟中，上述第2高頻電力未被施加於上述載置台的狀態至少繼續5微秒。
請求項10記載的蝕刻處理方法是在請求項1~3中的任一項所記載之蝕刻處理方法中，在上述對象膜蝕刻步驟中形成於上述蝕刻對象膜的圖案的寬高比為30以上。
請求項11記載的蝕刻處理方法是在請求項1~3中的任一項所記載之蝕刻處理方法中，上述遮罩膜為有機膜。
請求項12記載的蝕刻處理方法是在請求項1~3中的任一項所記載之蝕刻處理方法中，上述遮罩膜為無機膜。
請求項13記載的蝕刻處理方法是在請求項12記 載的蝕刻處理方法中，上述無機膜係至少包含多晶矽膜。
請求項14記載的蝕刻處理方法是在請求項1~3中的任一項所記載之蝕刻處理方法中，在上述對象膜蝕刻步驟中，從至少含氦氣的混合氣體產生電漿。
若根據本發明，則因為形成於基板上的遮罩膜的圖案形狀被改良，所以可防止形成於遮罩膜的圖案形狀不良反映到形成於蝕刻對象膜的圖案形狀。並且，在使用圖案形狀被改良的遮罩膜來以電漿蝕刻蝕刻對象膜時，直流電力被施加於電極，且第2高頻電力被脈衝波狀施加至載置台，製作出第2高頻電力未被施加於載置台的狀態，因此可使電子多量地產生的同時，製作出基板上的鞘層消滅的狀態，進而可將產生的電子確實地導入至形成於蝕刻對象膜的圖案的底部。其結果，即使所被形成的圖案的寬高比高，還是可防止圖案變形。
W，Wa‧‧‧晶圓
10‧‧‧基板處理裝置
12‧‧‧基座
15‧‧‧處理室
18‧‧‧第1高頻電源
20‧‧‧第2高頻電源
40‧‧‧SiO2膜
41‧‧‧碳膜
42‧‧‧SiON膜
43‧‧‧BARC膜
44，51，60‧‧‧孔
45‧‧‧光阻劑膜
55‧‧‧電漿生成用的高頻電力
56‧‧‧離子引入用的高頻電力
58‧‧‧多晶矽膜
59‧‧‧殘渣膜
圖1是概略顯示實行本發明的第1實施形態的蝕刻處理方法的基板處理裝置的構成圖。
圖2是表示藉由以往的蝕刻處理方法來形成於氧化膜的孔的形狀的圖，圖2(A)是形成於氧化膜的孔的縱剖面圖，圖2(B)是距氧化膜的表面的深度為300nm的孔的水 平剖面圖，圖2(C)是距氧化膜的表面的深度為700nm的孔的水平剖面圖，圖2(D)是距氧化膜的表面的深度為1500nm的孔的水平剖面圖，圖2(E)是來自氧化膜的表面的深度為2300nm的孔的水平剖面圖，圖2(F)是氧化膜的孔的形成前的遮罩膜的縱剖面圖，圖2(G)是形成於圖2(F)的遮罩膜的孔的平面圖。
圖3是概略表示藉由本實施形態的蝕刻處理方法來處理的晶圓的一部分的構造的剖面圖。
圖4是表示本實施形態的蝕刻處理方法的工程圖。
圖5是用以說明本實施形態的蝕刻處理方法的遮罩膜的孔的形狀改良的圖，圖5(A)是遮罩膜的孔附近的擴大縱剖面圖，圖5(B)是表示形狀改良前的遮罩膜的孔的平面圖，圖5(C)是表示形狀改良後的遮罩膜的孔的平面圖。
圖6是用以說明本實施形態的蝕刻處理方法的遮罩膜的硬化的圖，圖6(A)是遮罩膜的孔附近的擴大縱剖面圖，圖6(B)是表示硬化前的遮罩膜的孔的平面圖，圖6(C)是表示硬化後的遮罩膜的孔的平面圖。
圖7是用以說明本實施形態的蝕刻處理方法的SiO2膜的孔的形成的圖，圖7(A)是用以說明SiO2膜的蝕刻的圖，圖7(B)是用以說明滯留於孔的底部的陽離子的電性中和的圖。
圖8是用以說明在本實施形態的蝕刻處理方法中所被施加的電漿生成用的高頻電力及離子引入用的高頻電力、以及流動於晶圓的表面附近的電流。
圖9是概略表示藉由本發明的第2實施形態的蝕刻處理方法來處理的晶圓的一部分的構造的剖面圖。
圖10是表示本實施形態的蝕刻處理方法的工程圖。
圖11是用以說明本實施形態的蝕刻處理方法的遮罩膜的孔的形狀改良的圖，圖11(A)是遮罩膜的孔附近的擴大縱剖面圖，圖11(B)是形狀改良前的遮罩膜的孔的平面圖，圖11(C)是表示形狀改良後的遮罩膜的孔的平面圖。
圖12是用以說明以往的蝕刻處理方法的孔變形的發生的縱剖面圖。
圖13是用以說明第1實施形態的蝕刻處理方法的高頻電力的施加的調變圖，圖13(A)是表示離子引入用的高頻電力的施加的調變狀態，圖13(B)是重複離子引入用的高頻電力的ON、OFF時的離子引入用的高頻電力的波形。
圖14是用以說明孔的間口的沈積物的附著形態的圖，圖14(A)是表示連續施加時，圖14(B)是脈衝波狀施加時。
圖15是用以說明連續施加時及脈衝波狀施加時的處理室內的電子密度的變化形態。
圖16是用以說明連續施加時及脈衝波狀施加時的處理室內的電子溫度的變化形態。
圖17是用以說明自由基的附著形態的圖，圖17(A)是表示連續施加時，圖17(B)是表示脈衝波狀施加時。
圖18是用以說明在連續施加時，使用含有以He氣體 作為稀有氣體的混合氣體時的自由基的附著形態。
以下，一邊參照圖面一邊說明有關本發明的實施形態。
首先，說明有關實行本發明的第1實施形態的蝕刻處理方法的基板處理裝置。
圖1是概略顯示實行本實施形態的蝕刻處理方法的基板處理裝置的構成圖。本基板處理裝置是對作為基板的半導體裝置用的晶圓(以下簡稱「晶圓」)實施電漿蝕刻處理。
在圖1中，基板處理裝置10是具有收容例如直徑為300m的晶圓W的腔室11，在該腔室11內部配置有載置半導體裝置用的晶圓W之圓柱狀的基座12。基板處理裝置10是藉由腔室11的內部側壁及基座12的側面來形成側方排氣路13。在此側方排氣路13的途中配置有排氣板14。
排氣板14是具有多數的貫通孔之板狀構件，具有作為將腔室11內部隔開成上部及下部的隔板之機能。在藉由排氣板14來隔開的腔室11內部的上部(以下稱為「處理室」)15如後述般產生電漿。並且，在腔室11內部的下部(以下稱為「排氣室(總管(manifold))」)16連接排出腔室11內部的氣體之排氣管17。排氣板14是捕捉或反射在處理室15產生的電漿，而防止往總管16的洩 漏。
在排氣管17連接TMP(Turbo Molecular Pump)及DP(Dry Pump)(皆未圖示)，該等的泵是將腔室11內部抽真空而減壓。另外，腔室11內部的壓力是藉由APC閥(未圖示)來控制。
在腔室11內部的基座12是經由第1整合器19來連接第1高頻電源18，且經由第2整合器21來連接第2高頻電源20，第1高頻電源18是將較高頻率，例如40MHz的電漿生成用的高頻電力(第1高頻電力)施加於基座12，第2高頻電源20是將較低頻率，例如2MHz的離子引入用的高頻電力(第2高頻電力)施加於基座12。藉此，基座12是具有作為電極的機能。並且，第1整合器19及第2整合器21是降低來自基座12的高頻電力的反射，而使高頻電力之往基座12的施加效率形成最大。
基座12的上部是形成小徑的圓柱從大徑的圓柱的前端沿著同心軸來突出的形狀，在該上部以能夠包圍小徑的圓柱之方式形成有階差。在小徑的圓柱的前端配置有陶瓷所構成的靜電吸盤23，其係於內部具有靜電電極板22。在靜電電極板22連接第1直流電源24，一旦對靜電電極板22施加正電位的直流電力，則會在晶圓W之靜電吸盤23側的面(以下稱為「背面」)產生負電位，在靜電電極板22及晶圓W的背面之間產生電位差，藉由該電位差所引起的庫倫力或Johnsen-Rahbek力來將晶圓W吸附保持於靜電吸盤23。
並且，在基座12的上部，以能夠包圍被吸附保持於靜電吸盤23的晶圓W之方式，將聚焦環25載置至基座12的上部之階差。聚焦環25是由Si所構成。亦即，聚焦環25是由半導電體所構成，因此電漿的分布域不僅晶圓W上，還會擴大至該聚焦環25上，使晶圓W的周緣部上之電漿的密度維持成與該晶圓W的中央部上之電漿的密度同程度。藉此，確保在晶圓W的全面所施加之電漿蝕刻處理的均一性。
在腔室11的頂部，以能夠和基座12對向的方式配置有淋浴頭26。淋浴頭26是具有：例如由矽所構成的上部電極板27、及可裝卸地垂吊該上部電極板27的冷卻板28、及覆蓋冷卻板28的蓋體29。上部電極板27是由具有貫通於厚度方向的多數個氣體孔30的圓板狀構件所形成，藉由半導電體的Si所構成。並且，在冷卻板28的內部設有緩衝室31，在此緩衝室31連接處理氣體導入管32，處理氣體導入管32是被連接至處理氣體供給裝置(未圖示)。
處理氣體供給裝置是例如適當地調整各種氣體的流量比來生成混合氣體，經由處理氣體導入管32、緩衝室31及氣體孔30來將該混合氣體導入至處理室15內部。
並且，在淋浴頭26的上部電極板27連接第2直流電源33，往上部電極板27施加負電位的直流電力。此時，在上部電極板27打入陽離子，隨之，上部電極板27放出(二次)電子來改善處理室15內部的電漿之電子密度分 布。
在基板處理裝置10中，往處理室15內部導入之處理氣體是藉由從第1高頻電源18經由基座12來朝處理室15內部施加的電漿生成用的高頻電力所激發而成為電漿。該電漿中的陽離子是藉由第2高頻電源20所施加於基座12的離子引入用的高頻電力來朝晶圓W引入，對該晶圓W實施電漿蝕刻處理。
可是，如上述般，藉由電漿蝕刻處理來形成例如寬高比為30以上的孔時，即使利用上述專利文獻1的手法，孔也會變形。
於是，本發明者是在觀察像圖2(A)所示那樣藉由以往的蝕刻處理方法所變形的孔34之距氧化膜35的表面的深度分別為300nm(寬高比相當於4)、700nm(寬高比相當於9)、1500nm(寬高比相當於20)及2300nm(寬高比相當於30)的各水平剖面36a~36d時，如圖2(B)~圖2(E)所示般，確認孔34不僅底部附近變形，比較淺的部分也變形，且各水平剖面36a~36d的變形傾向相同。
又，本發明者是在確認像圖2(F)所示那樣孔34的形成前之氧化膜35上的遮罩膜37的孔38的形狀時，如圖2(G)所示般，孔38是平面視變形，該變形的傾向是與各水平剖面36a~36d的變形傾向相同。
再三思考該等被確認的事實結果，本發明者發現孔34變形的主因是孔38的形狀不良，藉由電漿蝕刻處理在氧化膜35形成孔34時，遮罩膜37之孔38的變形會被反 映至孔34。
本實施形態的蝕刻處理方法是根據此見解，在氧化膜中形成孔之前，解除遮罩膜的孔的變形。
以下，詳細說明有關本實施形態的蝕刻處理方法。
圖3是概略顯示藉由本實施形態的蝕刻處理方法所處理的晶圓的一部分的構造剖面圖。
在圖3中，晶圓W是具備：成為基部的矽部39；形成於該矽部39上，例如厚度微2600nm的SiO2膜40(蝕刻對象膜)；形成於該SiO2膜40上，例如厚度為900nm的碳膜41；形成於該碳膜41上之SiON膜42；形成於該SiON膜42上之BARC膜(反射防止膜)43；及形成於該BARC膜43上且具有使BARC膜43露出的孔44(圖案)之光阻劑膜45。
碳膜41、SiON膜42、BARC膜43及光阻劑膜45全是有機系的膜(有機膜)。
圖4是表示本實施形態的蝕刻處理方法的工程圖。
在圖4中，首先，將晶圓W載置於腔室11內部的基座12而使吸附保持於靜電吸盤23(圖4(A))。
其次，藉由排氣管17來將腔室11內部予以減壓，藉由APC閥來將該內部的壓力設定成例如 15mTorr(1.96Pa)，且使流量例如為300sccm的CO氣體與流量例如為300sccm的Ar(氬)氣體的混合氣體從淋浴頭26導入至處理室15內部，不往上部電極板27施加直流電力，朝處理室15內部施加例如200W的電漿生成用的高頻電力，且朝基座12施加例如300W的離子引入用的高頻電力(圖案形狀改良步驟)。
此時，如圖5(A)所示，藉由電漿生成用的高頻電力來激發混合氣體而產生電漿的同時，起因於離子引入用的高頻電力，在晶圓W的表面上產生鞘層46。鞘層是因為電漿中的電子及陽離子到達晶圓的速度不同所產生的電漿粒子密度特別是電子密度低的領域，使陽離子朝晶圓加速的同時，阻止電子往晶圓行進。
在此，因為離子引入用的高頻電力的輸出值比較低，所以被生成的鞘層46薄，並不那麼加速電漿中的陽離子47。因此，各陽離子47是減弱濺射光阻劑膜45。此時，構成孔44的變形的大部分之孔44的下部44a或突出形狀44b會被優先地濺射除去。並且，電漿中的自由基也與下部44a或突出形狀44b優先地化學反應而除去該等。其結果，如圖5(B)所示那樣變形的孔44的形狀會被改良，接近圖5(C)所示那樣的真圓形狀。
上述孔44的形狀改良時，在混合氣體中，亦可不是上述CO氣體，而是例如混合O2氣體、CO2氣體、H2/N2氣體、NH3氣體的其中任一，且亦可因應所需更添加稀有氣體，例如Ar氣體或O2氣體。
並且，腔室11內部的壓力、所被施加的電漿生成用的高頻電力及離子引入用的高頻電力的輸出值、混合氣體的流量亦可因應所需變更。例如，亦可取代上述的混合氣體，而導入流量例如為5sccm的O2氣體、及流量例如為10sccm的COS氣體、及流量例如為300sccm的Ar氣體的混合氣體至處理室15內部。
而且，亦可因應所需，往上部電極板27施加直流電力。此情況，處理室15內部的電漿的電子密度分布會被改善，可在晶圓W的全表面大致均一地進行孔44的形狀改良。
在上述孔44的形狀改良時，為了確實地改良孔44的形狀，至孔44的直徑形成比所望的直徑更大為止蝕刻光阻劑膜45。隨之，由於光阻劑膜45的膜厚也變薄，所以在SiO2膜40中藉由電漿的蝕刻來形成後述的孔51時，孔51的深度達到所望值之前恐有光阻劑膜45消耗變無之虞。
本實施形態的蝕刻處理方法是對應於此，在孔44的形狀改良後，於SiO2膜40中形成孔51之前，使光阻劑膜45、BARC膜43、SiON膜42或碳膜41硬化。例如圖4(B)所示，在光阻劑膜45等的表面形成硬化層48。
在此是在改良孔44的形狀之後，藉由APC閥來將腔室11內部的壓力設定成例如50mTorr(6.67Pa)，將流量例如為100sccm的H2氣體、及流量例如為40sccm的CF4氣體、及流量例如為800sccm的Ar氣體的混合氣體導入至 處理室15內部，且往上部電極板27例如施加-900V的直流電力，往處理室15內部例如施加300W的電漿生成用的高頻電力，另一方面，往基座12是不施加離子引入用的高頻電力(遮罩膜硬化步驟)。
此時，如圖6(A)所示，不僅從混合氣體產生電漿，上部電極板27會放出電子49而提高處理室15內部的電子密度。並且，起因於電漿生成用的高頻電力，在晶圓W產生自偏壓(self bias)電壓，起因於該自偏壓電壓，在晶圓W的表面上產生鞘層50。此鞘層50是極薄，幾乎不阻止電子49往晶圓W的行進。因此，處理室15內部的電子49會到達在光阻劑膜45或孔44中露出的BARC膜43而接觸。一般有機系的膜是一旦與電子接觸則硬化，因此在光阻劑膜45或BARC膜43的表面形成有硬化層48。而且，電子49不僅與光阻劑膜45接觸，且被摻入至光阻劑膜45或形成於其下的BARC膜43、SiON膜42及碳膜41為止，使該等的膜硬化。
又，由於CF4氣體是沈積性的氣體，因此CF4氣體的電漿是在與光阻劑膜45反應中產生沈積物，該沈積物是附著於光阻劑膜45或BARC膜43的表面，特別是孔44的內部表面。藉此，可使圖6(B)所示那樣直徑變大的孔44回到圖6(C)所示那樣具有所望的直徑的孔44。
上述光阻劑膜45等的硬化時，亦可不是上述H2氣體、CF4氣體及Ar氣體的混合氣體，而是使用例如H2氣體及Ar氣體的混合氣體、H2氣體、COS氣體及Ar氣體 的混合氣體或COS氣體、CF4氣體及Ar氣體的混合氣體。
並且，腔室11內部的壓力、被施加的直流電力及電漿生成用的高頻電力的輸出值、混合氣體的流量亦可因應所需變更，例如亦可將-900V以下的直流電力施加至上部電極板27。此情況，可增加從上部電極板27放出的電子量的同時，可將晶圓W與上部電極板27的電位差的絕對值確保所定值以上。其結果，可使到達光阻劑膜45或BARC膜43而接觸的電子數量增加。
另外，在本實施形態的蝕刻處理方法中，上述孔44的形狀改良及光阻劑膜45等的硬化是分別各進行1次。
其次，在光阻劑膜45等硬化後，如圖4(C)所示，在SiO2膜40中藉由電漿的蝕刻來形成後述的孔51。
在此，在光阻劑膜45等被硬化後，藉由APC閥來將腔室11內部的壓力例如設定成30mTorr(4.00Pa)，將流量例如為32sccm的C4F6氣體、及流量例如為16sccm的C4F8氣體、及流量例如為24sccm的CF4氣體、及流量例如為600sccm的Ar氣體、及流量例如為36sccm的O2氣體的混合氣體導入至處理室15內部，且往上部電極板27例如施加-300V的直流電力，往處理室15內部例如施加2200W的電漿生成用的高頻電力，往基座12施加例如7800W的離子引入用的高頻電力(對象膜蝕刻步驟)。
此時，如圖7(A)所示，從混合氣體產生電漿，從上部電極板27放出電子53，但起因於高輸出的離子引入用的 高頻電力，在晶圓W產生自偏壓電壓，起因於該自偏壓電壓，在晶圓W的表面上產生鞘層52。此鞘層52是極厚，阻止電子53往晶圓W行進，另一方面，大幅度加速電漿中的陽離子54。因此，各陽離子54增強濺射孔44的底部，特別是在孔44內部蝕刻BARC膜43、SiON膜42、碳膜41，不久蝕刻露出的SiO2膜40。
在上述SiO2膜40的蝕刻時，亦可不是上述C4F6氣體、C4F8氣體、CF4氣體、Ar氣體及O2氣體的混合氣體，而是使用例如C4F6氣體、Ar氣體及O2氣體、C4F8氣體、Ar氣體及O2氣體的混合氣體或C4F6氣體、C4F8氣體、Ar氣體及O2氣體的混合氣體，且亦可因應所需添加CF4氣體、C3F8氣體或COS氣體。
並且，腔室11內部的壓力、被施加的直流電力的輸出值、電漿生成用的高頻電力及離子引入用的高頻電力的輸出值、混合氣體的流量亦可因應所需變更。例如，將腔室11內部的壓力例如設定成20mTorr(2.67Pa)，將流量例如為50sccm的C4F6氣體、及流量例如為20sccm的C4F8氣體、及流量例如為200sccm的Ar氣體、及流量例如為55sccm的O2氣體的混合氣體導入至處理室15內部，往上部電極板27例如施加-300V的直流電力，往處理室15內部例如施加1000W的電漿生成用的高頻電力，往基座12例如施加7800W的離子引入用的高頻電力。
在此，各陽離子54是光阻劑膜45也增強濺射，但因為光阻劑膜45被硬化，所以不會馬上消耗，且即使光阻 劑膜45消耗，也會因為形成於光阻劑膜45下的BARC膜43、SiON膜42及碳膜41被硬化，所以該等的膜也不會馬上消耗。藉此，光阻劑膜45等對SiO2膜40的選擇比會被維持，光阻劑膜45等可在所定的期間維持作為遮罩膜的機能。其結果，在SiO2膜40中對應於孔44的場所形成孔51。
在此，一旦SiO2膜40被蝕刻而孔51的深度變大，則藉由鞘層52而被加速進入孔51的陽離子54會滯留於孔51的底部。在本實施形態的蝕刻處理方法中，為了使滯留的陽離子54電性中和，而積極地將電子53導入至孔51的底部。具體而言，脈衝波狀施加離子引入用的高頻電力及電漿生成用的高頻電力(對象膜蝕刻步驟)。更具體而言，控制成以所定的周期來交替重複離子引入用的高頻電力與電漿生成用的高頻電力皆被施加的第1期間、及離子引入用的高頻電力與電漿生成用的高頻電力皆未被施加的第2期間。換言之，使來自第1高頻電源18的電漿生成用的高頻電力調變來施加於基座12的同時，使來自第2高頻電源20的離子引入用的高頻電力以和電漿生成用的高頻電力的調變同時序來調變而施加於基座12。施加的調變的典型例是如圖13(A)所示那樣的脈衝狀的調變。另外，在圖13(A)是代表性地顯示離子引入用的高頻電力的施加的調變狀態。在圖13(A)中，離子引入用的高頻電力被施加的期間為期間A，離子引入用的高頻電力未被施加的期間為期間B。在此典型例是重複離子引入用的 高頻電力的ON、OFF。此情況的離子引入用的高頻電力的波形是形成圖13(B)所示。
圖8是表示電漿生成用的高頻電力、離子引入用的高頻電力及流動於晶圓的表面附近的電流的關係圖。在圖8中，横軸是表示時間，縱軸是表示電力值或電流值。
在圖8中，電漿生成用的高頻電力55與離子引入用的高頻電力56是同步被脈衝波狀施加時，離子引入用的高頻電力56及電漿生成用的高頻電力55的輸出值會形成0，離子引入用的高頻電力56及電漿生成用的高頻電力55未被施加的狀態會被積極地作出。
一旦離子引入用的高頻電力56及電漿生成用的高頻電力55未被施加，則如圖7(B)所示，鞘層52會消滅。此時，由於往上部電極板27之負電位的直流電力的施加會被繼續，因此藉由往上部電極板27之陽離子的射入所產生的電子53會以被施加於上部電極板27的負的直流電壓所加速，不會被鞘層52妨礙，產生朝孔51高速進入的狀態。藉此，滯留於孔51的底部的陽離子54會被電性中和。
在此，往孔51的底部導入之電子的流動是觀察流動於晶圓的表面附近的電流，如圖8所示，流動於晶圓W的表面附近的電流57是在離子引入用的高頻電力56及電漿生成用的高頻電力55的輸出值成為0之後，經過些微的時間，具體而言是經過的5μ秒之後僅僅一瞬間長釘狀流動，然後電流57的電流值急速下降。
之所以離子引入用的高頻電力56等的輸出值成為0之後，經過5μ秒後電流57流動是因為離子引入用的高頻電力56等的輸出值成為0之後，電子溫度充分降低而至鞘層52消滅需要5μ秒程度。另一方面，電流57僅僅一瞬間流動，然後電流57的電流值急速地下降是因為從上部電極板27放出的電子53的生成所需要的陽離子密度的急劇降低所致。因此，為了將一定量的電子53導入至孔51的底部來電性中和滯留的陽離子54，只要離子引入用的高頻電力56等的輸出值成為0狀態亦即未施加離子引入用的高頻電力56等的狀態至少繼續5p秒即可。
因此，脈衝波狀施加的電漿生成用的高頻電力55及離子引入用的高頻電力是不需要拉長離子引入用的高頻電力56等的輸出值成為0的狀態。換言之，亦可提高設定電漿生成用的高頻電力55及離子引入用的高頻電力56的負載比。具體而言，只要將負載比設定於10%~90%的其中任一即可，最好是設定於50%~90%的其中任一即可。此情況，負載比最高也不過90%，所以可確實地製作出離子引入用的高頻電力56等未被施加的狀態，進而可確實地導入電子53至孔51的底部。並且，在離子引入用的高頻電力56等未被施加的狀態下鞘層52會消滅，所以利用陽離子54的濺射會降低，SiO2膜40的蝕刻效率會降低，但此情況負載比最低也不過50%，所以可適度地抑制發生鞘層52消滅的狀態，防止SiO2膜40的蝕刻效率降低。另外，在本實施形態的蝕刻處理方法中，負載比是被設定 成70%。
並且，電漿生成用的高頻電力55及離子引入用的高頻電力56的脈衝波的頻率(脈衝頻率)越高，越可提高電子53往孔51的底部導入的頻率，因此該頻率最好是高。另一方面，若該頻率過高，則無法將未施加離子引入用的高頻電力56等的狀態維持用以消滅鞘層52所需的時間以上。因此，電漿生成用的高頻電力55及離子引入用的高頻電力56的脈衝波的頻率是1KHz~50KHz的其中任一為佳，最好是10KHz~50KHz的其中任一。另外，在本實施形態的蝕刻處理方法中，該脈衝波的頻率是被設定成10KHz。
在本實施形態的蝕刻處理方法中，即使是在未施加離子引入用的高頻電力56等的狀態中，還是會因為往上部電極板27之負電位的直流電力的施加會被繼續，所以上部電極板27的電位也成為負。另一方面，一旦離子引入用的高頻電力56未被施加於基座12，則因為在晶圓W幾乎不產生偏壓電壓，所以晶圓W附近的電位是大致成為0。因此，可將晶圓W與上部電極板27的電位差的絕對值確保所定值以上，該電位差是使電子53往晶圓W引導，所以可促進電子53之往孔51的底部的導入。並且，藉由繼續往上部電極板27之負電位的直流電力的施加，可繼續來自上部電極板27的電子53的放出，進而可提高處理室15內部的電子密度，藉此可提升電子53往孔51的底部導入的機率。
另外，在本實施形態的蝕刻處理方法中，將電子53導入至孔51的底部時，是把離子引入用的高頻電力56等的輸出值設為0，但只要將晶圓W與上部電極板27的電位差的絕對值確保所定值以上，便可將電子53往晶圓W引導，因此並非一定要將離子引入用的高頻電力56等的輸出值設為0。例如，當-300V的直流電力被施加至上部電極板27時，亦可以產生於晶圓W的偏壓電壓能夠形成比-300V更高的方式來設定離子引入用的高頻電力56的值。
然後，繼續電漿生成用的高頻電力55及離子引入用的高頻電力56的脈衝波狀的施加，如圖4(D)所示，碳膜41會消耗變無，在SiO2膜40中，例如形成寬高比為30以上的孔51，一旦在該孔51的底部露出矽部39，則終了本實施形態的蝕刻處理方法。
若根據本實施形態的蝕刻處理方法，則由於形成於光阻劑膜45的孔44的形狀會被改良，因此可防止形成於光阻劑膜45的孔44的形狀不良(變形等)反映到形成於SiO2膜40的孔51的形狀。
又，由於光阻劑膜45等會藉由電子49而被硬化，因此在SiO2膜40被電漿蝕刻時，可防止光阻劑膜45提前消耗，在SiO2膜40中可確實地形成孔51。
而且，在SiO2膜40被電漿蝕刻時，負電位的直流電力被施加於上部電極板27，且離子引入用的高頻電力56被脈衝波狀施加至基座12，製作出離子引入用的高頻電 力56未被施加於基座12的狀態，因此可製作出能使電子53多量地產生的同時，晶圓W的表面上的鞘層52消滅的狀態，進而可將電子53確實地導入至形成於SiO2膜40的孔51的底部。
其結果，即使所被形成的孔51的寬高比高，還是可防止孔51的側部的鼓起或孔51的變形的發生。
並且，在本實施形態的蝕刻處理方法中，SiO2膜40被電漿蝕刻時，電漿生成用的高頻電力55也被脈衝波狀施加，製作出電漿生成用的高頻電力55未被施加於處理室15內部的狀態，因而可確實地製作出鞘層52消滅的狀態。
而且，在本實施形態的蝕刻處理方法中，電漿生成用的高頻電力55與離子引入用的高頻電力56會被同步脈衝波狀施加，因此可製作出電漿生成用的高頻電力55及離子引入用的高頻電力56皆未被施加的狀態，因而可更確實地製作出鞘層52消滅的狀態。
可是，若電漿生成用的高頻電力55與離子引入用的高頻電力56被連續地施加(以下稱為「連續施加時」)，則如圖14(A)所示，沈積物會附著於孔51的間口63的碳膜41，形成突出部41a，間口63會變窄。
另一方面，若像本實施形態那樣，電漿生成用的高頻電力55與離子引入用的高頻電力56被同步脈衝波狀施加(以下稱為「脈衝波狀施加時」)，則如圖14(B)所示般，未形成突出部41a，間口63不會變窄。
本發明者等為了弄清上述的現象，而進行各種驗證時，藉由是否同步施加電漿生成用的高頻電力55與離子引入用的高頻電力56，確認了在電漿生成時產生於處理室15內的電子密度或電子溫度會變化。具體而言，如圖15所示，連續施加時，電子密度不變化，維持高的值，相對的，脈衝波狀施加時，電子密度是在離子引入用的高頻電力56等未被施加時降低。並且，確認了隨著負載比變小，電子密度降低的時間會變長。而且，如圖16所示，連續施加時，電子溫度(更具體而言，混合氣體中的Ar氣體激發時的發光強度)無變化，大致維持一定值，相對的，脈衝波狀施加時，電子溫度雖一瞬間上升，但比連續施加時低的時間長，該時間隨著負載比變小而變長。亦即，有關時間，若取平均，則脈衝波狀施加時的電子密度或電子溫度是比連續施加時的電子密度或電子溫度低。
一旦電子密度或電子溫度降低，則混合氣體之往自由基的解離不會進展，解離度降低。一旦解離度降低，則自由基的附著係數會變高。在此，所謂的自由基的附著係數是表示自由基衝突於某層時之往該層的附著容易度之指標，一旦附著係數變高，則自由基容易附著至某層。另外，一旦解離度降低，則自由基的附著係數變高，可想像是因為解離度降低表示自由基的能量低，一旦自由基的能量低，則自由基只與某層衝突數次便喪失能量，容易滯留於該處。
亦即，連續施加時，由於電子密度或電子溫度高，所 以解離度上昇，另一方面，附著係數降低。其結果，如圖17(A)所示，從混合氣體產生的自由基、特別是CF系的自由基64即使在碳膜41的表面重複衝突，也只慢慢地喪失能量，所以無附著於碳膜41表面的情形，該自由基64到達間口63之後才只喪失從碳膜41彈回的能量，就那樣作為沈積物附著至間口63附近的碳膜41。藉此，間口63會變窄。
另一方面，脈衝波狀施加時，由於電子密度或電子溫度低，所以解離度降低，另一方面，附著係數變高。其結果，如圖17(B)所示，從混合氣體產生的CF系的自由基64一旦衝突於碳膜41的表面，則容易喪失能量，就那樣附著於碳膜41的表面，因此不會有自由基64到達間口63的情形，間口63不會變窄。
亦即，在本實施形態的蝕刻處理方法中，電漿生成用的高頻電力55與離子引入用的高頻電力56是被同步脈衝波狀施加，因此從混合氣體產生的自由基64的附著係數會變高，自由基64不會到達間口63，附著於碳膜41的表面。其結果，間口63不會變窄，陽離子54可順暢地侵入至孔51，且不會有陽離子54與突出部41a衝突而變更進路的情形。藉此，可確實地防止孔51的側部的鼓起或孔51的變形的發生。
自由基64的附著係數越高，間口63變窄的可能性越低，因此最好自由基64的附著係數高，但一般高次的CF系氣體例如C4F6氣體或C4F8氣體要比低次的CF系氣體 例如CF2氣體或CF4氣體所產生的CF系自由基的附著係數高，因此混合氣體的CF系氣體最好是使用C4F6氣體或C4F8氣體。另外，C4F6氣體或C4F8氣體的附著係數是0.1~0.01程度，CF2氣體或CF4氣體的附著係數是0.01~0.0001程度。
並且，脈衝波狀施加時，負載比越低，電子密度或電子溫度越低，CF系自由基的附著係數越高，因此最好負載比低，例如70%以下，最好是50%以下。藉此，可更降低間口63變窄的可能性。
在上述本實施形態的蝕刻處理方法中，藉由電漿的蝕刻來形成孔51時，將C4F6氣體、C4F8氣體、CF4氣體、Ar氣體及O2氣體的混合氣體導入至處理室15內部，使由該混合氣體產生電漿，但稀有氣體亦可取代Ar氣體，而混合He(氦)氣體。
若Ar氣體的陽離子打入由矽所構成的上部電極板27，則上部電極板27會放出二次電子，但若He氣體的陽離子打入由矽所構成的上部電極板27，則上部電極板27會放出更多的二次電子。具體而言，矽對He陽離子的打入之二次電子放出係數是0.172，矽對Ar陽離子的打入之二次電子放出係數是0.024。因此，藉由取代Ar氣體來混合He氣體，可增加從上部電極板27放出之二次電子的量。其結果，在形成孔51時，離子引入用的高頻電力與電漿生成用的高頻電力皆未被施加的第2期間，可增加往該孔51侵入之電子53的數量，可確實地進行滯留於孔 51的底部之陽離子54的電性中和。
經本發明者等確認，一旦He氣體被激發，則其電子溫度比Ar氣體被激發時的電子溫度更高。因此，一旦在混合氣體中混合He氣體，則解離度會形成非常高，自由基的附著係數會大幅度降低。
一旦自由基的附著係數大幅度降低，則如圖18所示，即使自由基65在碳膜41的表面重複衝突，還是會只慢慢地喪失能量，因此無附著於碳膜41表面的情形，即使自由基65到達間口63，還是會因為尚未喪失能量，所以不會有作為沈積物往間口63附近的碳膜41附著的情形，朝底部進入孔51內。然後，與孔51的側壁數次程度重複衝突而喪失能量，就那樣作為沈積物附著於孔51的側壁而形成沈積薄膜41b。亦即，不會有間口63變窄的情形，所以不會有陽離子54與突出部41a衝突而變更進路的情形。
又，由於He陽離子是質量比Ar陽離子更大幅度地小，因此即使衝突於孔51的側壁，也不會蝕刻該側壁的情形。
其結果，可防止孔51的側部的鼓起或孔51的變形的發生。
以下，詳細說明有關本發明的第2實施形態的蝕刻處理方法。
本實施形態是基本上其構成、作用與上述第1實施形態相同，因此有關重複的構成、作用是省略說明，以下進 行有關相異的構成、作用的說明。
圖9是概略顯示藉由本實施形態的蝕刻處理方法來處理的晶圓的一部分的構造的剖面圖。
在圖9中，晶圓Wa是具備：成為基部的矽部39；形成於該矽部39上，例如厚度為2600nm的SiO2膜40(蝕刻對象膜)；形成於該SiO2膜40上的多晶矽膜58；及形成於該多晶矽膜58上，由SiO2所構成的殘渣膜59。
多晶矽膜58及殘渣膜59是具有使SiO2膜40露出的孔60。
殘渣膜59是由作為在多晶矽膜58形成孔60時使用的硬質遮罩膜的SiO2膜的殘渣所構成。並且，多晶矽膜58及殘渣膜59全部是無機系的膜(無機膜)。
圖10是表示本實施形態的蝕刻處理方法的工程圖。
在圖10中，首先，使晶圓Wa載置於腔室11內部的基座12而吸附保持於靜電吸盤23(圖10(A))。
其次，藉由排氣管17來將腔室11內部予以減壓，藉由APC閥來將該內部的壓力設定成例如40mTorr(5.33Pa)，使流量例如為150sccm的HBr氣體、及流量例如為5sccm的O2氣體、及流量例如為7sccm的NF3氣體的混合氣體從淋浴頭26導入至處理室15內部，不往上部電極板27施加直流電力，朝處理室15內部施加 例如900W的電漿生成用的高頻電力，且朝基座12例如施加150W的離子引入用的高頻電力(圖案形狀改良步驟)。
此時，如圖11(A)所示，混合氣體被激發而產生電漿的同時，在晶圓Wa的表面上產生鞘層61。在此亦因為離子引入用的高頻電力的輸出值比較低，所以所被生成的鞘層61薄，並不那麼加速電漿中的陽離子62。因此，各陽離子62是減弱濺射多晶矽膜58或殘渣膜59。此時，構成孔60的變形的大部分之孔60的下部60a或突出形狀60b會被優先地濺射除去。並且，電漿中的自由基也與下部60a或突出形狀60b優先地化學反應而除去該等。其結果，如圖11(B)所示那樣變形的孔60的形狀會被改良，接近圖11(C)所示那樣的真圓形狀。
上述孔60的形狀改良時，在混合氣體中，可不是上述HBr氣體或NF3氣體，而是例如混合CF4氣體、Cl2等鹵素系的氣體的其中任一，且亦可因應所需，更添加稀有氣體，例如Ar氣體或O2氣體。
並且，腔室11內部的壓力，被施加的電漿生成用的高頻電力及離子引入用的高頻電力的輸出值，混合氣體的流量亦可因應所需變更。例如，可將腔室11內部的壓力設定成10mTorr(1.33Pa)，取代上述的混合氣體，將流量例如為50sccm的CF4氣體、及流量例如為400sccm的Ar氣體、及流量例如為20sccm的O2氣體的混合氣體導入至處理室15內部，不往上部電極板27施加直流電力，朝處 理室15內部例如施加250W的電漿生成用的高頻電力，且朝基座12例如施加500W的離子引入用的高頻電力。
而且，亦可因應所需，朝上部電極板27施加直流電力。此情況，處理室15內部的電漿之電子密度分布會被改善，可在晶圓Wa的全表面大致均一地進行孔60的形狀改良。
其次，在改良孔60的形狀之後，如圖10(B)所示，在SiO2膜40中藉由電漿的蝕刻來形成孔51。此時的處理條件，例如腔室11內部的壓力、混合氣體的種類、構成混合氣體的各種氣體的混合比、往上部電極板27施加的直流電力的輸出值、電漿生成用的高頻電力的輸出值、及離子引入用的高頻電力的輸出值是與第1實施形態相同，特別是脈衝波狀施加離子引入用的高頻電力及電漿生成用的高頻電力，也是包含其頻率及負載比和第1實施形態相同。藉此，可一邊電性中和滯留於孔51的底部之陽離子54，一邊形成孔51。
此時，多晶矽膜58或殘渣膜59是比光阻劑膜45等更難藉由電漿而消耗，所以即使不硬化多晶矽膜58或殘渣膜59，還是可在孔51的形成時，使作為遮罩膜充分地載置。
然後，如圖10(D)所示，多晶矽膜58或殘渣膜59會消耗而變無，在SiO2膜40中形成孔51，一旦在該孔51的底部露出矽部39，則完成本實施形態的蝕刻處理方法。
若根據本實施形態的蝕刻處理方法，則形成於多晶矽膜58或殘渣膜59的孔60的形狀會被改良，因此可防止形成於多晶矽膜58或殘渣膜59的孔60的形狀不良(變形等)反映到形成於SiO2膜40的孔51的形狀。
又，由於SiO2膜40被電漿蝕刻時，負電位的直流電力被施加於上部電極板27，且離子引入用的高頻電力56被脈衝波狀施加至基座12，製作出離子引入用的高頻電力56未被施加於基座12的狀態，因此可將電子53確實地導入至形成於SiO2膜40的孔51的底部。
其結果，即使所被形成的孔51的寬高比高，還是可以防止孔51的側部的鼓起或孔51的變形的發生。
並且，在本實施形態的蝕刻處理方法中，藉由電漿的蝕刻來形成孔51時，雖多晶矽膜58或殘渣膜59會作為遮罩膜使用，但該等的膜在以電漿蝕刻時的消耗量小。因此，不需要使多晶矽膜58或殘渣膜59硬化，進而可提升蝕刻處理方法的效率。
在上述各實施形態的蝕刻處理方法中，電漿生成用的高頻電力與離子引入用的高頻電力是被同步脈衝波狀施加，但只要能夠製作出晶圓W(Wa)的表面上的鞘層消滅的狀態，該等的高頻電力並不一定要被同步施加。
並且，在上述各實施形態的蝕刻處理方法中，SiO2膜40被電漿蝕刻時，不僅離子引入用的高頻電力，電漿生成用的高頻電力也脈衝波狀施加，但只要能夠製作出晶圓W(Wa)的表面上的鞘層消滅的狀態，電漿生成用的高頻電 力並不一定要脈衝波狀施加。
而且，上述各實施形態的蝕刻處理方法是適用於SiO2膜40，亦即藉由電漿的蝕刻在氧化膜中形成孔時，但亦可適用於藉由電漿的蝕刻在氮化膜例如SiN膜中形成孔時。
上述各實施形態的蝕刻處理方法是適用於對基座12施加電漿生成用的高頻電力及離子引入用的高頻電力之基板處理裝置10，但各實施形態的蝕刻處理方法亦可適用於對上部電極板施加電漿生成用的高頻電力，且對基座施加離子引入用的高頻電力之基板處理裝置。
另外，實行上述各實施形態的蝕刻處理方法之基板處理裝置所實施電漿蝕刻處理的基板並非限於半導體裝置用的晶圓，亦可為使用於包含LCD(Liquid Crystal Display)等的FPD(Flat Panel Display)等之各種基板、或光罩、CD基板、印刷基板等。
以上，利用上述各實施形態來說明有關本發明，但本發明並非限於上述各實施形態。
本發明的目的亦可藉由將記錄實現上述實施形態的機能的軟體程式之記憶媒體供應給電腦等，電腦的CPU讀出儲存於記憶媒體的程式來執行而達成。
此情況，從記憶媒體讀出的程式本身會實現上述實施形態的機能，程式及記憶該程式的記憶媒體是構成本發明。
並且，用以供給程式的記憶媒體是例如可為RAM、 NV-RAM、軟碟(註冊商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等的光碟、磁帶、非揮發性的記憶卡、及其他的ROM等記憶上述程式者。或者，上述程式亦可從連接至網際網路、商用網路、或局部區域網路等之未圖示的其他電腦或資料庫等來下載而供應給電腦。
而且，藉由執行電腦的CPU所讀出的程式，不僅上述各實施形態的機能會被實現，且亦包含在CPU上運作的OS(操作系統)等會根據該程式的指示來進行實際的處理的一部分或全部，藉由該處理來實現上述各實施形態的機能時。
甚至，亦包含從記憶媒體讀出的程式在被寫入至插入電腦的機能擴充板或連接至電腦的機能擴充單元所具備的記憶體之後，該機能擴充板或機能擴充單元所具備的CPU等會根據該程式的指示來進行實際的處理的一部分或全部，藉由該處理來實現上述實施形態的機能時。
上述程式的形態亦可由物件程式碼(Object Code)、藉由直譯器(interpreter)所執行的程式、被供給至OS的劇本資料(script data)等的形態所構成。
W‧‧‧晶圓
39‧‧‧矽部
40‧‧‧SiO2膜
41‧‧‧碳膜
42‧‧‧SiON膜
43‧‧‧BARC膜
44‧‧‧孔
45‧‧‧光阻劑膜
48‧‧‧硬化層
51‧‧‧孔

Claims (14)

  1. 一種蝕刻處理方法，係於基板處理裝置中，對具有蝕刻對象膜及形成於該蝕刻對象膜上的遮罩膜且載置於上述載置台的基板實施蝕刻處理之蝕刻處理方法，該基板處理裝置係具備在內部產生電漿的處理室、配置於該處理室內部的載置台及與該載置台對向來配置於上述處理室內部的電極，對上述處理室內部施加比較頻率高的第1高頻電力，對上述載置台施加頻率比上述第1高頻電力更低的第2高頻電力，對上述電極施加直流電力，其特徵係具有：對象膜蝕刻步驟，其係以電漿蝕刻上述蝕刻對象膜，而於上述蝕刻對象膜形成圖案，在上述對象膜蝕刻步驟中，將上述直流電力施加於上述電極，且至少將上述第2高頻電力脈衝波狀施加於上述載置台，在上述直流電力被施加於上述電極的期間，製作出上述第2高頻電力未被施加於上述載置台的狀態，藉此使在上述基板的表面上產生的鞘層消滅，而使從被施加上述直流電力的上述電極產生的電子往上述圖案進入。
  2. 如申請專利範圍第1項之蝕刻處理方法，其中，在上述對象膜蝕刻步驟中，上述第1高頻電力也脈衝波狀施加，製作出上述第1高頻電力未被施加於上述處理室內部的狀態。
  3. 如申請專利範圍第2項之蝕刻處理方法，其中，在上述對象膜蝕刻步驟中，使上述第1高頻電力與上述第2高頻電力同步來脈衝波狀施加。
  4. 如申請專利範圍第1~3項中的任一項所記載之蝕刻處理方法，其中，在上述對象膜蝕刻步驟中，以比產生於上述基板的偏壓電壓的電位更低的電位來將上述直流電力施加於上述電極。
  5. 如申請專利範圍第1~3項中的任一項所記載之蝕刻處理方法，其中，在上述對象膜蝕刻步驟中，將上述第2高頻電力以頻率為1KHz~50KHz的任一脈衝波狀施加於上述載置台。
  6. 如申請專利範圍第5項之蝕刻處理方法，其中，上述頻率為10KHz~50KHz的其中任一。
  7. 如申請專利範圍第1~3項中的任一項所記載之蝕刻處理方法，其中，在上述對象膜蝕刻步驟中，脈衝波狀施加的上述第2高頻電力的負載比為10%~90%的其中任一。
  8. 如申請專利範圍第7項之蝕刻處理方法，其中，上述負載比為50%~90%的其中任一。
  9. 如申請專利範圍第1~3項中的任一項所記載之蝕刻處理方法，其中，在上述對象膜蝕刻步驟中，上述第2高頻電力未被施加於上述載置台的狀態至少繼續5微秒。
  10. 如申請專利範圍第1~3項中的任一項所記載 之蝕刻處理方法，其中，在上述對象膜蝕刻步驟中形成於上述蝕刻對象膜的圖案的寬高比為30以上。
  11. 如申請專利範圍第1~3項中的任一項所記載之蝕刻處理方法，其中，上述遮罩膜為有機膜。
  12. 如申請專利範圍第1~3項中的任一項所記載之蝕刻處理方法，其中，上述遮罩膜為無機膜。
  13. 如申請專利範圍第12項之蝕刻處理方法，其中，上述無機膜係至少包含多晶矽膜。
  14. 如申請專利範圍第1~3項中的任一項所記載之蝕刻處理方法，其中，在上述對象膜蝕刻步驟中，從至少含氦氣的混合氣體產生電漿。
TW104135606A 2010-02-24 2011-02-22 蝕刻處理方法 TWI567822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010039001 2010-02-24
JP2010179415A JP5662079B2 (ja) 2010-02-24 2010-08-10 エッチング処理方法

Publications (2)

Publication Number Publication Date
TW201604958A TW201604958A (zh) 2016-02-01
TWI567822B true TWI567822B (zh) 2017-01-21

Family

ID=44877024

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104135606A TWI567822B (zh) 2010-02-24 2011-02-22 蝕刻處理方法
TW100105788A TWI518775B (zh) 2010-02-24 2011-02-22 蝕刻處理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100105788A TWI518775B (zh) 2010-02-24 2011-02-22 蝕刻處理方法

Country Status (3)

Country Link
JP (2) JP5662079B2 (zh)
KR (2) KR101760949B1 (zh)
TW (2) TWI567822B (zh)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120022251A (ko) * 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
JP6029522B2 (ja) 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
JP6320248B2 (ja) * 2014-03-04 2018-05-09 東京エレクトロン株式会社 プラズマエッチング方法
JP6151215B2 (ja) * 2014-05-15 2017-06-21 東京エレクトロン株式会社 プラズマエッチング方法
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
JP6400425B2 (ja) * 2014-10-15 2018-10-03 東京エレクトロン株式会社 多層膜をエッチングする方法
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
JP6374781B2 (ja) * 2014-12-10 2018-08-15 東京エレクトロン株式会社 プラズマ処理方法
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) * 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
JP7138474B2 (ja) 2018-05-15 2022-09-16 東京エレクトロン株式会社 部品の修復方法及び基板処理システム
JP6846387B2 (ja) * 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2020009840A (ja) 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
CN113035677B (zh) * 2019-12-09 2023-01-24 中微半导体设备(上海)股份有限公司 等离子体处理设备以及等离子体处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529913A (ja) * 1998-11-04 2002-09-10 サーフィス テクノロジー システムズ ピーエルシー 基板をエッチングするための方法と装置
WO2008103456A2 (en) * 2007-02-21 2008-08-28 Applied Materials, Inc Pulsed plasma system with pulsed sample bias for etching semiconductor structures
JP2009033080A (ja) * 2006-10-06 2009-02-12 Tokyo Electron Ltd プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2009267352A (ja) * 2008-03-31 2009-11-12 Tokyo Electron Ltd プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP2010500758A (ja) * 2006-08-07 2010-01-07 東京エレクトロン株式会社 エッチング処理を実行する前のマスク層処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145297A1 (de) * 2001-09-14 2003-04-10 Bosch Gmbh Robert Verfahren zum Einätzen von Strukturen in einen Ätzkörper mit einem Plasma
JP2004353066A (ja) * 2003-05-30 2004-12-16 Toshio Goto プラズマ源およびプラズマ処理装置
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
JP5174319B2 (ja) * 2005-11-11 2013-04-03 株式会社日立ハイテクノロジーズ エッチング処理装置およびエッチング処理方法
SG140538A1 (en) * 2006-08-22 2008-03-28 Lam Res Corp Method for plasma etching performance enhancement
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
JP5319150B2 (ja) * 2008-03-31 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529913A (ja) * 1998-11-04 2002-09-10 サーフィス テクノロジー システムズ ピーエルシー 基板をエッチングするための方法と装置
JP2010500758A (ja) * 2006-08-07 2010-01-07 東京エレクトロン株式会社 エッチング処理を実行する前のマスク層処理方法
JP2009033080A (ja) * 2006-10-06 2009-02-12 Tokyo Electron Ltd プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
WO2008103456A2 (en) * 2007-02-21 2008-08-28 Applied Materials, Inc Pulsed plasma system with pulsed sample bias for etching semiconductor structures
JP2009267352A (ja) * 2008-03-31 2009-11-12 Tokyo Electron Ltd プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体

Also Published As

Publication number Publication date
JP2015043470A (ja) 2015-03-05
KR20170087069A (ko) 2017-07-27
KR101760949B1 (ko) 2017-07-24
JP5802323B2 (ja) 2015-10-28
JP2011199243A (ja) 2011-10-06
TW201201274A (en) 2012-01-01
KR101860676B1 (ko) 2018-05-23
JP5662079B2 (ja) 2015-01-28
KR20110097706A (ko) 2011-08-31
TW201604958A (zh) 2016-02-01
TWI518775B (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
TWI567822B (zh) 蝕刻處理方法
US9496150B2 (en) Etching processing method
US9972503B2 (en) Etching method
KR102460164B1 (ko) 에칭 방법
US8524331B2 (en) Substrate processing method
TWI665726B (zh) 電漿蝕刻方法及電漿蝕刻裝置
JP5578782B2 (ja) プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
KR100848522B1 (ko) 실리콘 에칭 및 챔버 세정 프로세스의 일체화
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
US9165784B2 (en) Substrate processing method and storage medium
KR101718170B1 (ko) 기판 처리 방법
JP2011060916A (ja) 被処理体の処理方法およびコンピュータ読み取り可能な記憶媒体
JP6550278B2 (ja) エッチング方法
TWI713486B (zh) 蝕刻方法（二）
JP2001168086A (ja) 半導体装置の製造方法および製造装置
JP2022115719A (ja) プラズマ処理装置及びプラズマ処理方法
TWI540633B (zh) Surface planarization method
JP5052313B2 (ja) 半導体装置の製造方法
KR20060075344A (ko) 플라즈마 에칭장비의 가스홀 구조