TWI557914B - Semiconductor element and manufacturing method thereof - Google Patents

Semiconductor element and manufacturing method thereof Download PDF

Info

Publication number
TWI557914B
TWI557914B TW102113290A TW102113290A TWI557914B TW I557914 B TWI557914 B TW I557914B TW 102113290 A TW102113290 A TW 102113290A TW 102113290 A TW102113290 A TW 102113290A TW I557914 B TWI557914 B TW I557914B
Authority
TW
Taiwan
Prior art keywords
layer
interconnect layer
gate electrode
semiconductor substrate
internal interconnect
Prior art date
Application number
TW102113290A
Other languages
English (en)
Other versions
TW201421684A (zh
Inventor
Guohao Cao
Guangli Yang
Yang Zhou
Gang Ning Wang
Original Assignee
Semiconductor Mfg Int Shanghai
Semiconductor Mfg Int Beijing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Mfg Int Shanghai, Semiconductor Mfg Int Beijing filed Critical Semiconductor Mfg Int Shanghai
Publication of TW201421684A publication Critical patent/TW201421684A/zh
Application granted granted Critical
Publication of TWI557914B publication Critical patent/TWI557914B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體元件及其製造方法
本發明涉及半導體技術，特別涉及半導體元件及其製造方法。
半導體元件的性能提高是半導體和積體電路領域的持續要求。隨著半導體元件的性能逐漸提高，對半導體元件和積體電路的高度集成化和微型化的要求也越來越高。另一方面，半導體元件尺寸縮放也成為半導體製造工藝面臨的重要挑戰。
例如，圖1示出了現有技術中的一種金屬氧化物半導體元件(MOS)10的示例性的結構示意圖。
如圖1所示，MOS 10包括半導體基板100、位於半導體基板100表面上的閘極電極115、以及覆蓋閘極電極115的電介質層160。閘極電極115的側牆形成有間隔件110。在閘極電極115與基板100表面之間可以設置閘極絕緣膜105。在電介質層160中形成有接觸孔165。接觸孔165中填充有塞170，例如鎢塞。接觸孔165的側牆和底部可以形成有導電層，諸如Ti或TiN膜。接觸孔165 和塞170構成接觸件。
如圖所示，各個接觸孔165分別與位於半導體基板100表面和閘極電極115頂部的內部互連層125接觸。特別地，由於接觸孔165佈置於相鄰閘極電極115之間，且耦接至半導體基板100表面上的內部互連層125，因此，在設計器件的閘極-閘極間距時，必須考慮接觸件的尺寸。此外，閘極間隔件、接觸件到有源區規則等也影響了閘極-閘極間距，進而影響了半導體元件尺寸縮放。
如上所述，傳統的半導體元件製造工藝存在局限性。諸如MOS的半導體元件結構的閘極-閘極間距受限於閘極間隔件、接觸件尺寸以及接觸件到有源區規則。因而，在尺寸縮放方面受到限制。
因此，本技術領域存在對改進的半導體元件及其製造方法的持續需求。
本發明的一個目的是解決現有技術中存在的上述問題中的部分或全部。
根據本公開的實施方式的一個方面，提供一種製造半導體元件的方法。該方法可以包括：在半導體基板上形成具有預定間距的多個閘極電極；形成覆蓋閘極電極的側牆的間隔件；在半導體基板的表面上沈積內部互連層，內部互連層覆蓋閘極電極及間隔件；選擇性蝕刻去除內部互連層，以保留內部互連層的位於相鄰閘極電極之間且覆蓋於 半導體基板的表面以及相應的間隔件上的至少一部分；以及形成位於所保留的內部互連層上並與其接觸的接觸件。
根據本公開的實施方式的另一個方面，提供一種製造半導體元件的方法，包括：在半導體基板上形成具有預定間距的多個閘極電極；形成覆蓋閘極電極的表面的硬遮罩層；形成覆蓋閘極電極的側牆的間隔件；在半導體基板的表面上沈積內部互連層，內部互連層覆蓋硬遮罩層及間隔件；選擇性蝕刻去除內部互連層，以保留內部互連層和硬遮罩層的與相鄰閘極電極的一部分重疊的部分，以及保留內部互連層延伸到相鄰閘極電極之間且覆蓋於半導體基板的表面以及相應的間隔件上的部分；以及形成位於所保留的內部互連層上並與其接觸的接觸件。
根據本公開的實施方式的另一個方面，提供一種半導體元件，包括：在半導體基板上的具有預定間距的多個閘極電極，閘極電極的側牆覆蓋有間隔件；位於相鄰閘極電極之間且覆蓋於半導體基板的表面以及相應的間隔件上的內部互連層；以及位於內部互連層上並與其接觸的接觸件。
根據本公開的實施方式的另一個方面，提供一種半導體元件，包括：在半導體基板上的具有預定間距的多個閘極電極，閘極電極的側牆覆蓋有間隔件；與相鄰閘極電極的一部分重疊的內部互連層，在內部互連層與相應的閘極電極的表面之間具有絕緣層，內部互連層延伸到相鄰閘極電極之間且覆蓋於半導體基板的表面以及相應的間隔件 上；以及位於內部互連層上並與其接觸的接觸件。
10‧‧‧金屬氧化物半導體
100‧‧‧半導體基板
105‧‧‧閘極絕緣膜
110‧‧‧間隔件
115‧‧‧閘極電極
120‧‧‧硬遮罩層
125‧‧‧內部互連層
130‧‧‧內部互連層
140‧‧‧硬遮罩層
150‧‧‧光致抗蝕劑
160‧‧‧電介質層
165‧‧‧接觸孔
170‧‧‧塞
下面關於一些示例實施例的詳細描述在結合附圖來閱讀時將會更好理解。但是，應當理解，示例實施例並不限於所示出的精確佈置和手段。在附圖中，始終使用相似的數位來指示相似的元件。而且，結合附圖及前面的技術領域和背景技術，隨後的詳細描述及所附的請求項將使其他所希望的特徵和特性變得明顯。
為了圖示的簡單和清晰起見，附圖示出了構造的一般方式，並且可以省略關於衆所周知的特徵和技術的描述和細節以避免不必要地使所示實施例的方面難以理解。另外，在附圖中的元件不一定按比例畫出。並且，附圖中的填充線僅是為了例示的目的，而不構成對本發明的限制。在附圖中：圖1是示出傳統的MOS的示例性結構的示意圖；圖2是示出根據本發明一個實施例的半導體元件在製造過程中的示意截面圖；圖3是示出根據本發明一個實施例的半導體元件在製造過程中的示意截面圖；圖4是示出根據本發明一個實施例的半導體元件在製造過程中的示意截面圖；圖5是示出根據本發明一個實施例的半導體元件在製造過程中的示意截面圖； 圖6是示出根據本發明一個實施例的半導體元件在製造過程中的示意截面圖；圖7是示出根據本發明另一個實施例的半導體元件的示意截面圖；圖8是示出根據本發明一個實施例的半導體元件製造方法的示意流程圖；圖9是示出根據本發明另一個實施例的半導體元件製造方法的示意流程圖。
以下參考附圖描述本發明的實施例。下面結合附圖給出的詳細描述意指作為一些示例實施例的描述，而不是要完整描述所有可能的實施例。也就是說，在前面的技術領域、背景技術或下面的示例實施例的詳細描述中給出的任意明示的或暗示的理論並沒有任何限定意圖。應當理解，相同的或等同的功能可以由不同的實施例來實現。
在說明書或請求項中的詞語“第一”、“第二”等(若存在)可以用於區分相似的元件而並不一定描述特定的順序或時間次序。應當理解，這樣使用的詞語在適當的情況下是可交換的，使得在此所描述的實施例例如能夠按照與在此所示出的或另外描述的那些順序不同的順序來使用。而且，詞語“包括”、“包含”、“具有”及其任何變型，意指包含非排它的包括，使得包括、包含或具有一系列要素或者要件的過程、方法、物品或裝置並不一定限 定於那些元件，而是可以包括沒有明確列出的或者該過程、方法、物品或裝置所固有的其他元件。
根據本公開的實施例，在相鄰的閘極電極之間形成有覆蓋相應的閘極電極側牆上的間隔件以及半導體基板表面的附加的內部互連層。閘極間隔件(可選地，以及閘極電極頂部的一部分)可以用作源/漏連接區以減小結構面積。從而，接觸件可以與覆蓋間隔件及基板表面的內部互連層接觸，並由該內部互連層支承。源極/汲極可以從該附加的內部互連層連接至接觸件。因而，與傳統的半導體元件相比，增大了接觸件與內部互連層的接觸面積。進而，使得能夠減小閘極-閘極間距，促進半導體元件的尺寸縮放。
以下參照圖描述根據本公開的實施例的半導體元件的製造方法以及所製造的半導體元件。為了便於描述，以MOS為例對比半導體元件及其製造方法進行說明。但是，本領域技術人員理解，本發明並不限於MOS器件，而是可以應用於任何適當的半導體元件。
圖8是示出根據本發明一個實施例的半導體元件製造方法50的示意流程圖。
根據半導體元件製造方法50，在步驟S100，在半導體基板上形成具有預定間距的多個閘極電極。
然後，在步驟S102，形成覆蓋閘極電極的側牆的間隔件。
在步驟S104，在半導體基板的表面上沈積內部互連 層。其中，所形成的內部互連層覆蓋在步驟S100中形成的閘極電極及在步驟S102中形成的間隔件。
進而，在步驟S106，選擇性蝕刻去除內部互連層，以保留內部互連層的位於相鄰閘極電極之間且覆蓋於半導體基板的表面以及相應的間隔件上的至少一部分。
接著，在步驟S108，形成位於所保留的內部互連層上並與其接觸的接觸件。
在方法50中，保留了相鄰閘極電極的相對應的間隔件及半導體基板表面上的內部互連層，所保留的內部互連層接觸並支承接觸件。與(例如圖1所示的)傳統半導體元件相比，增大了接觸件與內部互連層的接觸面積，使得能夠減小閘極-閘極間距，促進半導體元件的尺寸縮放。即，在步驟S100中，設計的閘極電極的預定間距可以相對於傳統半導體元件減小。取決於半導體元件的種類、製造工藝等因素，上述預定間距可能有不同程度的減小。
根據另一實施例，還可以保留延伸到閘極電極頂部的一部分內部互連層，從而進一步擴大接觸件與互連層的接觸面積，增大工藝裕度，從而使得更為容易地製造半導體元件。
圖9是示出根據本發明另一個實施例的半導體元件製造方法60的示意流程圖。
根據半導體元件製造方法60，類似地，在步驟S100，在半導體基板上形成具有預定間距的多個閘極電極。
然後，在步驟S101，形成覆蓋閘極電極的表面的硬遮罩層。
接著，在步驟S102，形成覆蓋閘極電極的側牆的間隔件。
在步驟S103，在半導體基板的表面上沈積內部互連層。其中，所形成的內部互連層覆蓋在步驟S101中形成的硬遮罩層及在步驟S102中形成的間隔件。
進而，在步驟S105，選擇性蝕刻去除內部互連層，以保留所述內部互連層延伸到相鄰閘極電極之間且覆蓋於半導體基板的表面以及相應的間隔件上的部分。此外，還保留內部互連層和硬遮罩層的與相鄰閘極電極的一部分重疊的部分。
接著，在步驟S108，形成位於所保留的內部互連層上並與其接觸的接觸件。
與根據圖8所示的即時方式的方法50相比，根據圖9所示的另一實施例的方法60，還可以保留延伸到閘極電極頂部的部分內部互連層，從而進一步擴大接觸件與互連層的接觸面積，增大工藝裕度，從而使得更為容易地製造半導體元件。
以下參照圖2至圖6描述根據本發明實施例的半導體元件的詳細製造過程和結構。其中，作為示例，形成圖6所示的半導體元件20的過程可以對應於方法60，而形成圖7所示的半導體元件20’的過程可以對應於方法50。
如圖2所示，在根據本發明一個實施例的半導體元件 的製造過程中，提供半導體基板100。作為示例，半導體基板100可以為矽基板。可以利用本領域已知的技術在半導體基板100表面上形成閘極電極115。
形成覆蓋在閘極電極115上的硬遮罩層120。硬遮罩層120可以包括氮化物、氧化物、氧氮化物和氮氧化物中的任何一種。在本實施例中，例如，硬遮罩層120包括氮氧化矽。
閘極電極115的側牆形成有間隔件110。在閘極電極115與基板100表面之間可以設置閘極絕緣膜105，例如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等。
接著，如圖3所示，在半導體基板100的表面上沈積內部互連層130。內部互連層130覆蓋閘極電極115及其側牆上的間隔件110。內部互連層130可以包括導電材料，諸如金屬、半導體材料(例如多晶矽)等。作為示例，在本實施例中，內部互連層130包括多晶矽。從半導體元件縮放的角度看，在保證連接功能的前提下，內部互連層130越薄越好。作為示例，在本實施例中，內部互連層的厚度優選為300-400埃。
在內部互連層130上形成硬遮罩層140。硬遮罩層140可以包括氮化物、氧化物、氧氮化物和氮氧化物中的任何一種。在本實施例中，例如，硬遮罩層140包括氮氧化矽。
然後，選擇性蝕刻去除內部互連層130，保留內部互連層130和硬遮罩層120的與相鄰閘極電極115的一部分 重疊的部分，以及保留內部互連層130延伸到相鄰閘極電極115之間且覆蓋於半導體基板100的表面以及相應的間隔件110上的部分。
特別地，如圖4所示，在半導體基板100的表面上塗布光致抗蝕劑150。如圖中箭頭所示，對光致抗蝕劑150進行光刻處理，去除光致抗蝕劑150的與要保留的內部互連層130重疊的部分之外的部分。
接著，如圖5所示，利用剩餘的光致抗蝕劑150為掩模選擇性蝕刻去除內部互連層130。例如，作為非限制性示例，可以採用濕法蝕刻選擇性去除內部互連層130。其中，硬遮罩層140在選擇選擇性蝕刻處理中被去除，而內部互連層130和硬遮罩層120的與相鄰閘極電極115的一部分重疊的部分、以及內部互連層130延伸到相鄰閘極電極115之間且覆蓋於半導體基板100的表面以及相應的間隔件110上的部分被保留。
硬遮罩層120可以起到蝕刻停止層的作用。在圖中，所保留的內部互連層以標號130’示出，所保留的硬遮罩層120以標號120’示出。硬遮罩層120’可以起到防止閘極電極115和與之重疊的內部互連層130’短路的絕緣作用。
隨後，如圖6所示，形成位於所保留的內部互連層130’上的電介質層160。電介質層160可以為例如正矽酸乙酯(TEOS)層。在電介質層160中形成接觸孔165。在接觸孔165中填充塞170，例如鎢塞。接觸孔165的側牆和底部可以形成有導電層，諸如Ti或TiN膜。接觸孔 165和塞170構成與內部互連層130’接觸的接觸件。從而，形成半導體元件20，例如MOS器件。
根據本發明實施例的半導體元件20包括在半導體基板100上的具有預定間距的多個閘極電極115。閘極電極115的側牆覆蓋有間隔件110。半導體元件20還包括與相鄰閘極電極115的一部分重疊的內部互連層130’。其中，在內部互連層130’與相應的閘極電極115的表面之間具有硬遮罩層(絕緣層)120’。此外，內部互連層130’還延伸到相鄰閘極電極115之間且覆蓋於半導體基板100的表面以及相應的間隔件110上。半導體元件20還包括位於內部互連層130’上並與其接觸的接觸件。
所形成的相鄰閘極電極115的相對應的間隔件110及半導體基板100表面上的內部互連層130’，以及延伸到閘極電極115頂部的內部互連層130’接觸並支承接觸件。因此，與傳統半導體元件相比，增大了接觸件與內部互連層的接觸面積，使得能夠減小閘極-閘極間距，促進半導體元件的尺寸縮放。即，在半導體元件20中，閘極電極115的預定間距可以相對於傳統半導體元件減小。
根據本發明的另一個實施例，可以將硬遮罩層120完全去除，從而形成圖7所示的半導體結構。或者，可以省略形成硬遮罩層120的步驟，雖然在這種情況下對工藝精度要求相對較高。為了簡潔起見，以下僅描述與上述實施例的不同點，而省略相同或相似內容的描述。
在該另一實施例中，在選擇性蝕刻處理中，選擇性蝕 刻去除內部互連層130，以保留內部互連層130的位於相鄰閘極電極115之間且覆蓋於半導體基板100的表面以及相應的間隔件110上的至少一部分。即，將硬遮罩層120完全去除。或者，省略形成硬遮罩層120的步驟。
從而，形成圖7所示的半導體元件20’。根據本發明另一個實施例的半導體元件20’包括在半導體基板100上的具有預定間距的多個閘極電極115。閘極電極115的側牆覆蓋有間隔件110。半導體元件20’還包括位於相鄰閘極電極115之間且覆蓋於半導體基板100的表面以及相應的間隔件110上的內部互連層130’。此外，半導體元件20’還包括位於內部互連層130’上並與其接觸的接觸件。
所形成的相鄰閘極電極115的相對應的間隔件110及半導體基板100表面上的內部互連層130’接觸並支承接觸件。因此，半導體元件20’可以獲得與上述半導體元件20相似的優點。
如本領域技術人員能夠理解的，根據本發明的實施例的半導體元件20，接觸件與內部互連層的接觸面積相對更大，因而工藝裕度大，相對容易製造。而根據本發明另一個實施例的半導體元件20’，結構相對更加簡單，雖然要求工藝精度高。
注意，儘管為了清楚起見在圖中沒有示出，但是，本領域技術人員理解，可以在半導體基板100中形成有阱區、淺槽隔離結構(STI)、源/漏區等。此外，內部互連層130’和閘極電極115的頂部可以形成有利用自對準矽化 物工藝形成的多晶矽化物，以減小接觸電阻。半導體元件還可以具有位於閘極電極115和內部互連層130’之上的保護蓋層，例如，SiN層。
至此，已經詳細描述了根據本發明的製造半導體元件的方法和所形成的半導體元件。為了避免遮蔽本發明的構思，可能省略本領域所公知的一些細節的描述。本領域技術人員根據上面的描述，完全可以明白如何實施這裏公開的技術方案。
本領域技術人員能夠從以上描述中認識到，可以以各種形式來實施本發明，並且可以獨立或者組合地實施各種實施例。因此，儘管已經結合本發明的特定示例描述了本發明的實施例，但本發明實施例和/或方法的真正範圍不限於此，因為通過對附圖、說明書以及後附請求項的研究，其他修改對於本領域技術人員而言將變得明顯。
20‧‧‧半導體元件
100‧‧‧半導體基板
105‧‧‧閘極絕緣膜
110‧‧‧間隔件
115‧‧‧閘極電極
120’‧‧‧硬遮罩層
130’‧‧‧內部互連層
160‧‧‧電介質層
165‧‧‧接觸孔
170‧‧‧塞

Claims (12)

  1. 一種製造半導體元件的方法，包括：在半導體基板上形成具有預定間距的多個閘極電極；形成覆蓋所述閘極電極的側牆的間隔件；在所述半導體基板的表面上沈積內部互連層，所述內部互連層覆蓋所述閘極電極及所述間隔件；選擇性蝕刻去除所述內部互連層，以保留所述內部互連層的位於相鄰閘極電極之間且覆蓋於所述半導體基板的表面以及相應的所述間隔件上的至少一部分，且其中於所述內部互連層的所述選擇性蝕刻之後，所述閘極電極的一部分被暴露以形成所述閘極電極的暴露部；形成電介質層於所述半導體基板、所述間隔件的側牆、及所述閘極電極的所述暴露部上；以及形成位於所保留的所述內部互連層上並與其接觸的接觸件。
  2. 如請求項1所述的方法，進一步包括：形成覆蓋所述閘極電極的第一硬遮罩層，其中所述第一硬遮罩層在所述選擇性蝕刻步驟中用作蝕刻停止層，並且被去除。
  3. 如請求項2所述的方法，其中所述第一硬遮罩層包括氮化物、氧化物、氧氮化物和氮氧化物中的任何一種。
  4. 如請求項1所述的方法，進一步包括：形成覆蓋所述內部互連層的第二硬遮罩層， 其中所述第二硬遮罩層在所述選擇性蝕刻步驟中被去除。
  5. 如請求項4所述的方法，其中所述第二硬遮罩層包括氮化物、氧化物、氧氮化物和氮氧化物中的任何一種。
  6. 如請求項1所述的方法，所述選擇性蝕刻步驟進一步包括：在所述半導體基板的表面上塗布光致抗蝕劑，對所述光致抗蝕劑進行光刻處理，去除所述光致抗蝕劑的與要保留的所述內部互連層重疊的部分之外的所述光致抗蝕劑，以及利用剩餘的光致抗蝕劑為掩模選擇性蝕刻去除所述內部互連層。
  7. 如請求項1所述的方法，其中所述內部互連層為多晶矽層或金屬層。
  8. 如請求項1所述的方法，其中所述內部互連層的厚度為300-400埃。
  9. 一種製造半導體元件的方法，包括：在半導體基板上形成具有預定間距的多個閘極電極；形成覆蓋所述閘極電極的表面的硬遮罩層；形成覆蓋所述閘極電極的側牆的間隔件；在所述半導體基板的表面上沈積內部互連層，所述內部互連層覆蓋所述硬遮罩層及所述間隔件；選擇性蝕刻去除所述內部互連層，以保留所述內部互 連層和所述硬遮罩層的與相鄰閘極電極的一部分重疊的部分，以及保留所述內部互連層延伸到所述相鄰閘極電極之間且覆蓋於所述半導體基板的表面以及相應的間隔件上的部分，且其中於所述內部互連層的所述選擇性蝕刻之後，所述閘極電極的一部分被暴露以形成所述閘極電極的暴露部；形成電介質層於所述半導體基板、所述間隔件的側牆、及所述閘極電極的所述暴露部上；以及形成位於所保留的所述內部互連層上並與其接觸的接觸件。
  10. 如請求項9所述的方法，所述選擇性蝕刻步驟進一步包括：在所述半導體基板的表面上塗布光致抗蝕劑，對所述光致抗蝕劑進行光刻處理，去除所述光致抗蝕劑的與要保留的所述內部互連層重疊的部分之外的所述光致抗蝕劑，以及利用剩餘的光致抗蝕劑為掩模選擇性蝕刻去除所述內部互連層。
  11. 如請求項9所述的方法，其中所述內部互連層為多晶矽層或金屬層。
  12. 如請求項11所述的方法，其中所述內部互連層的厚度為300-400埃。
TW102113290A 2012-11-23 2013-04-15 Semiconductor element and manufacturing method thereof TWI557914B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210483778.3A CN103839817B (zh) 2012-11-23 2012-11-23 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
TW201421684A TW201421684A (zh) 2014-06-01
TWI557914B true TWI557914B (zh) 2016-11-11

Family

ID=50772500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113290A TWI557914B (zh) 2012-11-23 2013-04-15 Semiconductor element and manufacturing method thereof

Country Status (4)

Country Link
US (2) US9287397B2 (zh)
KR (1) KR101519457B1 (zh)
CN (1) CN103839817B (zh)
TW (1) TWI557914B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257673B (zh) * 2015-06-19 2019-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法
CN106505042B (zh) * 2015-09-07 2019-07-23 中芯国际集成电路制造（天津）有限公司 半导体器件的制备方法
CN106952813B (zh) * 2016-01-06 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN106952820A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制备方法
EP3244447A1 (en) 2016-05-11 2017-11-15 IMEC vzw Method for forming a gate structure and a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107175A (en) * 1998-01-14 2000-08-22 United Microelectronics Corp. Method of fabricating self-aligned contact

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523968A (en) * 1988-05-07 1996-06-04 Seiko Epson Corporation IC semiconductor memory devices with maintained stable operation and lower operating current characteristics
US5668065A (en) * 1996-08-01 1997-09-16 Winbond Electronics Corp. Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects
JPH10189483A (ja) * 1996-12-26 1998-07-21 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US5763303A (en) * 1997-03-09 1998-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Rapid thermal chemical vapor deposition procedure for a self aligned, polycide contact structure
US20020053694A1 (en) * 1998-06-10 2002-05-09 Sutcliffe Victor C. Method of forming a memory cell with self-aligned contacts
TW436998B (en) * 1998-06-12 2001-05-28 United Microelectronics Corp Method of manufacturing self-aligned contact
US6429124B1 (en) * 1999-04-14 2002-08-06 Micron Technology, Inc. Local interconnect structures for integrated circuits and methods for making the same
KR20010011640A (ko) * 1999-07-29 2001-02-15 김영환 반도체 장치의 플러그폴리 형성방법
US6200854B1 (en) * 1999-12-20 2001-03-13 United Microelectronics Corp. Method of manufacturing dynamic random access memory
KR20010063772A (ko) * 1999-12-24 2001-07-09 박종섭 반도체소자의 형성방법
US6218241B1 (en) * 2000-03-28 2001-04-17 United Microelectronics Corp. Fabrication method for a compact DRAM cell
KR100475084B1 (ko) * 2002-08-02 2005-03-10 삼성전자주식회사 Ｄｒａｍ 반도체 소자 및 그 제조방법
TW584923B (en) * 2003-04-10 2004-04-21 Nanya Technology Corp Bit line contact and method for forming the same
TW582095B (en) * 2003-04-10 2004-04-01 Nanya Technology Corp Bit line contact and method for forming the same
KR100929301B1 (ko) * 2007-03-16 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
TWI355042B (en) * 2007-04-27 2011-12-21 Nanya Technology Corp Method for forming bit-line contact plug and trans
JP2009111200A (ja) * 2007-10-31 2009-05-21 Panasonic Corp 半導体装置及びその製造方法
KR101087880B1 (ko) * 2008-09-09 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7833818B2 (en) * 2008-12-14 2010-11-16 United Microelectronics Corp. Integrated structure of MEMS device and CMOS image sensor device and fabricating method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107175A (en) * 1998-01-14 2000-08-22 United Microelectronics Corp. Method of fabricating self-aligned contact

Also Published As

Publication number Publication date
US9287397B2 (en) 2016-03-15
KR101519457B1 (ko) 2015-05-21
TW201421684A (zh) 2014-06-01
CN103839817A (zh) 2014-06-04
KR20140066633A (ko) 2014-06-02
US20160149035A1 (en) 2016-05-26
CN103839817B (zh) 2016-12-21
US9653600B2 (en) 2017-05-16
US20140145267A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
US9660022B2 (en) Semiconductive device with a single diffusion break and method of fabricating the same
TWI523237B (zh) 具有源極－汲極側壁間隔物並降低高度的鰭式場效電晶體
TWI543241B (zh) 電容器及其製造方法
TWI557914B (zh) Semiconductor element and manufacturing method thereof
JP2005197753A (ja) ゲート構造を有する半導体デバイス及びその製造方法
KR20120057794A (ko) 비휘발성 메모리 소자 및 그 제조 방법
TWI713147B (zh) 半導體裝置的形成方法
TWI539533B (zh) 半導體裝置及其製造方法
TW201407788A (zh) 半導體裝置的製造方法以及半導體裝置
US10297595B2 (en) Fin-FET devices and fabrication methods thereof
CN107452787B (zh) 沟槽栅极引出结构及其制造方法
TWI574369B (zh) 半導體裝置與其製造方法
US9029213B2 (en) Stringer-free gate electrode for a suspended semiconductor fin
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
CN108109917B (zh) 场效应晶体管的隔离结构及其制作方法
TWI451533B (zh) 嵌入式快閃記憶體的製造方法
TWI466172B (zh) 半導體元件的製造方法
TWI571963B (zh) 分裂式接觸結構與其製作方法
TWI555120B (zh) 半導體元件及其製作方法
US9349813B2 (en) Method for fabricating semiconductor device
WO2014148561A1 (ja) 半導体装置の製造方法
KR102031185B1 (ko) 반도체 소자 및 그 제조 방법
TWI518842B (zh) 半導體元件的製造方法
TWI584433B (zh) 半導體結構及其製作方法
US9281391B2 (en) Semiconductor device and method of manufacturing semiconductor device