TWI556362B - 嵌入被動元件之基板 - Google Patents

嵌入被動元件之基板 Download PDF

Info

Publication number
TWI556362B
TWI556362B TW102144750A TW102144750A TWI556362B TW I556362 B TWI556362 B TW I556362B TW 102144750 A TW102144750 A TW 102144750A TW 102144750 A TW102144750 A TW 102144750A TW I556362 B TWI556362 B TW I556362B
Authority
TW
Taiwan
Prior art keywords
hole
pattern layer
passive component
wire pattern
substrate
Prior art date
Application number
TW102144750A
Other languages
English (en)
Other versions
TW201431012A (zh
Inventor
李斗煥
鄭栗敎
申伊那
李承恩
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201431012A publication Critical patent/TW201431012A/zh
Application granted granted Critical
Publication of TWI556362B publication Critical patent/TWI556362B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

嵌入被動元件之基板
本發明是有關於一種嵌入被動元件之基板。
當近來發表的移動裝置(mobile devices)例如智慧型手機以及平板電腦需要顯著進步的性能以及可攜性，對於使用於移動裝置內之電子零件的微小化、薄型化以及高效能的研究已持續地進行中。
如專利文件1中所揭露的一種嵌入一電子零件的一基板，其可獲得一空間以安裝額外的部分於此基板的一表面上，因此而成為關於實施安裝於移動裝置內之電子零件的微小化、薄型化以及高效能之一種引人注目的方法。
尤其是，當半導體晶片的效能已改進，供應至半導體晶片的電源穩定性已漸趨重要。為此，一所謂的解耦電容(decoupling capacitor)或旁路電容(bypass capacitor)係配置於半導體晶片與一電源線之間以移除電源的噪音，並且穩定地提供一電流至半導體晶片，即使是在突然改變電源電流的狀態下亦可移除電源噪音和穩定提供電流。
於此例中，當半導體晶片安裝於嵌入電容之基板上，解耦電容與半導體晶片之間的距離可被最小化，從而穩定地提供電源至高效能半導體晶片且實施微小化及薄型化。
同時，專利文件1揭露一種方法，於放置電子零件的一位置進行加工而形成一空腔，將一電容固定於空腔內，藉由使用一絕緣材料進行熱壓合(thermo compression)以嵌入電容，藉由雷射形成一微小孔洞，並且藉由已揭露的電鍍進行電性連接。
也就是說，一般係使用藉由雷射形成一孔洞並且藉由電鍍及其類似方法填充一導電材料於孔洞之內部的方法，以使嵌入基板內的電子零件與形成於基板之表面上的一電路圖案電性連接。
同時，當嵌入被動元件例如一電容，此電容是用以穩定提供至主動元件例如半導體晶片的電源電壓，則必需最大程度地降低被動元件與主動元件之間路徑的阻抗，並且確保被動元件與主動元件之間的連接可靠性。
然而，由於製造技術以及製程的限制，先前技術對於降低嵌入基板內的被動元件與其他設備之間電流路徑的阻抗是有限的。
先前技術：韓國專利公開號2007-0101183。
本發明的一目的為提供一種嵌入被動元件之基板，能夠降低被動元件與其他設備之間電流路徑中的阻抗。
依照本發明之一實施例，提供一種嵌入被動元件之基板，包括：一絕緣層，嵌入具有一外部電極的一被動元件；一第一導線圖案層(first conductor pattern layer)，配置於絕緣層之一下表面上；一第二導線圖案層(second conductor pattern layer)，配置於絕緣層之一上表面上；一主動元件，安裝於第二導線圖案層上；一第一孔，電性連接外部電極之一下表面與第一導線圖案層之間；以及一第二孔，電性連接外部電極之一上表面與第二導線圖案層之間，且第二孔的體積小於第一孔的體積。
依照本發明另一實施例，提供一種嵌入被動元件之基板，包括一第一導線圖案層，配置於嵌入被動元件之基板的一下表面上；一第二導線圖案層，配置於嵌入被動元件之基板的一上表面上以及一外部電極，此嵌入被動元件之基板包括：一第一孔，電性連接外部電極之一下表面與第一導線圖案層之間；以及一第二孔，電性連接外部電極之一上表面與第二導線圖案層之間，其中第一孔的體積大於第二孔的體積。
第一孔的高度可為第二孔之高度的0.5至1.5倍。
第一孔接觸外部電極之下表面於其上的一表面之剖面面積可大於第二孔接觸外部電極之上表面於其上的一表面之剖面面積。
第一孔接觸第二導線圖案層於其上的一表面之剖面面積可大於第二孔接觸第一導線圖案層於其上的一表面之剖面面積。
第一孔的數目可較第二孔的數目多。
第一孔的數目可至少為二個。
依照本發明另一實施例，提供一種嵌入被動元件之基板，包括一第一導線圖案層，配置於嵌入被動元件之基板的一下表面上；一第二導線圖案層直接接觸一主動元件的外部端子以及一外部電極，此嵌入被動元件之基板包括：一第一孔，電性連接外部電極之一下表面與第一導線圖案層之間；以及一第二孔，電性連接外部電極之一上表面與第二導線圖案層之間，其中第一孔的體積大於第二孔的體積。
被動元件可為一積層陶瓷電容(multi-layered ceramic capacitor,MLCC)。
第一孔的高度可為第二孔之高度的0.5至1.5倍。
第一孔接觸外部電極之下表面於其上的一表面之剖面面積可大於第二孔接觸外部電極之上表面於其上的一表面之剖面面積。
第一孔接觸第二導線圖案層於其上的一表面之剖面面積可大於第二孔接觸第一導線圖案層於其上的一表面之剖面面積。
第一孔的數目可至少為二個。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
1000、2000‧‧‧基板
100‧‧‧主動元件
110‧‧‧外部端子
300‧‧‧被動元件
310‧‧‧外部電極
10、10’‧‧‧第一孔
11、22‧‧‧上表面
12、21‧‧‧下表面
20‧‧‧第二孔
30‧‧‧第三孔
40‧‧‧第四孔
50‧‧‧第五孔
210‧‧‧第一絕緣層
211‧‧‧空腔
221‧‧‧第二絕緣層
222‧‧‧第三絕緣層
P1‧‧‧第一導線圖案層
P2‧‧‧第二導線圖案層
P21‧‧‧第三導線圖案層
P22‧‧‧第四導線圖案層
h1、h2‧‧‧高度
第1圖繪示依照本發明一實施例之嵌入被動元件之基板的剖面圖。
第2圖繪示依照本發明另一實施例之嵌入被動元件之基板的剖面圖。
第3圖繪示依照本發明實施例之嵌入被動元件之基板中，根據第一孔以及第二孔的體積比與第一孔的高度之阻抗特徵的示意圖。
第4圖繪示依照本發明實施例之嵌入被動元件之基板中，在固定第一孔之高度的狀態下，根據第一孔以及第二孔的體積比之阻抗特徵的示意圖。
以下實施例的敘述並配合所附圖示將可清楚說明本發明之各種優點與特徵以及完成本發明之方法。然而，本發明可以變化和修改為許多不同形式且不受限於本文所闡述之實施例。這些提供之多個實施例可使本發明徹底揭露而完整，並且可使本領域所屬技術人員充分了解本發明欲保護之範圍。相似的元件符號在整個敘述中係表示相似的元件。
本說明書所使用的辭彙係提供以解釋本發明之多個實施例，並非用以限制本發明。除非有明確指示，否則本說明書中的單數形式包括複數形式。詞彙「包括」表示包括所陳述的成份、步驟、動作以及/或元件，並非用以排除任何其他的成份、步 驟、動作以及/或元件。
為簡化以及清楚說明，一般結構將會繪示於所附圖示中，而本領域已知技術特徵與技術的詳細描述可被省略，以避免不必要地模糊實施例的敘述。此外，圖示中的元件不需依照實際產品尺寸等比例繪製。舉例來說，為方便理解本發明之實施例，圖示中某些元件的尺寸相對於其它元件可被放大。不同圖示中的相同元件符號表示相同元件，且相似的元件符號可代表相似的元件，但本揭露並不需限於此。
本說明書與申請專利範圍中，詞彙例如「第一」、「第二」、「第三」、「第四」等等將用於此處以區隔一元件於另一相似的元件並用與敘述特定的順序或基因序列，但本揭露不應限於此。這些詞彙在適當的環境下係可彼此相容的，以使將於以下敘述的本發明之實施例可於不同於此處所敘述或表示之順序中運作。相似地，於本說明書中，於敘述一方法具有一系列的步驟之例子中，這些步驟的順序並非表示這些步驟必須依此順序實施。也就是說，任何敘述的步驟可被省略且/或任何其他並未敘述於此的步驟可被加至此方法。
當使用「左」、「右」、「前」、「後」、「上」、「下」、「以上」、「下面」或其相似詞彙時，這些詞彙僅用以敘述，並非描述不可改變的相對位置。此處使用的這些詞彙能夠交換以在較此處所表示與形容更適當的環境下以不同的方向操作。此處所使用的一詞彙「連接」係定義為直接或間接地以電性或非電性的方式連 接。在本內容中使用「鄰近」敘述多個目標時，表示其互相可為物理接觸、彼此靠近或是在相同的範圍或區域中。此處，「於一實施例中」表示同樣的實施例，但是未必如此。
以下將會詳細描述本發明實施例之結構與效果，並配合所附圖示。
第1圖係繪示依照本發明一實施例之嵌入被動元件之基板1000的剖面圖。
請參照第1圖，依照本發明實施例的嵌入被動元件之基板1000可包括一基板、一被動元件300嵌入基板內、一第一導線圖案層P1、一第二導線圖案層P2、一第一孔10以及一第二孔20。
首先，第一導線圖案層P1係配置於嵌入被動元件之基板1000的一下表面上，而第二導線圖案層P2係配置於嵌入被動元件之基板1000的一上表面上。
於此例中，除了第一導線圖案層P1與第二導線圖案層P2之外，基板更可包括多層導線圖案(multi-layer conductor patterns)例如一第三導線圖案層P21以及一第四導線圖案層P22。
再者，基板更可包括一第一絕緣層210、配置於第一絕緣層210上的一第二絕緣層221、一第三絕緣層222及其類似物。
此處，第一絕緣層210可為一核心基板，且第一絕緣層210中具有空腔211的一區域可容置被動元件300。
再者，第二絕緣層221與第三絕緣層222可為一增層式絕緣層(build-up insulating layer)。
同時，第一絕緣層210的一表面或兩表面更可具有第三導線圖案層P21以及第四導線圖案層P22，而穿透第一絕緣層210的一第四孔40係配置於第三導線圖案層P21與第四導線圖案層P22之間，以使第三導線圖案層P21與第四導線圖案層P22彼此可電性連接。
被動元件300可為一電容，例如積層陶瓷電容，且一主體的兩側可具有一外部電極310。
於此例中，被動元件300係嵌入基板內，且被動元件300的至少一部分可插入至如上所述之第一絕緣層210之空腔211內。
再者，被動元件300之外部電極310，可以是於第一導線圖案層P1的方向上以及第二導線圖案層P2的方向上提供一導電表面而形成。
因此，第一孔10係配置於第一導線圖案層P1與外部電極310之間，以使第一導線圖案層P1與外部電極310彼此可電性連接，而第二孔20係配置於第二導線圖案層P2與外部電極310之間，以使第二導線圖案層P2與外部電極310彼此可電性連接。
再者，第一導線圖案層P1可透過第三孔30連接至第三導線圖案層P21，而第四導線圖案層P22可透過第五孔50連 接至第一導線圖案層P1。
此處，已敘述過第三導線圖案層P21以及第四導線圖案層P22可透過第四孔40以彼此電性連接。
再者，一主動元件100之一外部端子110可直接連接至第二導線圖案層P2。
因此，被動元件300可穿過第一路徑：經由第二孔20、第二導線圖案層P2，和可穿過第二路徑：經由第一孔10、第一導線圖案層P1、第三孔30、第三導線圖案層P21、第四孔40、第四導線圖案層P22、第五孔50以及第一導線圖案層P1，以電性連接至主動元件100。
此處，可理解第二路徑相對地較第一路徑長。
同時，隨著對一多功能主動元件100的需求增加，係傾向於配置大量的外部端子110於一狹窄的區域內。當多功能主動元件100電性連接至第二導線圖案層P2，第二導線圖案層P2的線寬以及間距皆需要被縮小。
因此，為了順暢地設計第二導線圖案層P2，第二孔20的尺寸或數目不得不被限制。
第1圖繪示導線圖案層係四層的例子，然而此原則可類似地應用於即便配置有六層或更多層導線圖案層之例子中。
也就是說，被動元件300中，存在於主動元件100方向之區域內的多個孔以及導線圖案的積集度是被設計成近似於使主動元件100直接接觸導線之導線圖案積集度，如此一來即 使導線圖案層係四層或更多，因為相似於前述理由之理由，第二孔20的尺寸與數目不得不受到限制。
另一方面，於安裝有主動元件100的一表面之相反一側的例子中，一球閘陣列封裝(ball grid array)係配置於基板外部且連接至一母板及其類似物，如此一來相較於安裝有主動元件100的表面，間距可相對地受到較少限制。
因此，本發明之發明者有意藉由改良第二孔20的性質以實施阻抗降低效應，其中第二孔20於安裝有主動元件100之區域的相反側接觸被動元件300之外部電極310。
也就是說，第一孔10的體積大於第二孔20的體積以降低上述第二路徑的阻抗。
於此例中，為了增加第一孔10的體積，第一孔10的一高度h1亦可增加，電流路徑也可能因此隨之增加，這對於降低阻抗是不適合的。
再者，當第一孔10的高度h1與第二孔20的高度h2之間的差異增加時，嵌入被動元件之基板1000以第一絕緣層210為基準係不對稱的，此不對稱的狀態可能造成基板翹曲的增加。
因此，第一孔10的高度h1可為第二孔20之高度h2的50%至150%的一範圍。
同時，為了增加第一孔10的體積，第一孔之一上表面11的剖面面積可較第二孔的一下表面21的剖面面積大，其中 第一孔之上表面11也就是第一孔10接觸外部電極310之下表面的一表面，而第二孔的下表面21也就是第二孔20接觸外部電極310之上表面的一表面。
相似地，為了增加第一孔10的體積，第一孔之一下表面12的剖面面積可較第二孔的一上表面22的剖面面積大，其中第一孔之下表面12也就是第一孔10接觸第一導線圖案層P1之下表面的一表面，而第二孔的上表面22也就是第二孔20接觸第二導線圖案層P2的一表面。
第2圖繪示依照本發明另一實施例之嵌入被動元件之基板2000的剖面圖。
如第2圖所示，配置多個第一孔10以及10’，因此增加第一孔10以及10’的整體體積。
第3圖繪示依照本發明實施例之嵌入被動元件之基板1000中，根據第一孔10以及第二孔20的體積比與第一孔10的高度之阻抗特徵的示意圖。
請參照第3圖，可理解當第一孔10的體積對於第二孔20的體積增加時，阻抗便降低。再者，當第一孔10的高度減少時，阻抗便降低。
於此例中，根據歐姆定律(Ohm’s law)，電阻，也就是阻抗，係對高度的平方成正比且對體積成反比。也就是說，在相同的比例下，增加第一孔10的高度相較於減少體積更可增加阻抗。
然而，為了增加第一孔10的體積，有需要控制嵌入電子零件的厚度或是絕緣層的厚度，但如此一來製造流程的效率可能會降低且不易設計產品，從而增加製造成本。
此外，如上所述，考慮到減少基板的翹曲，降低阻抗是有必要的。然而，為了降低阻抗，有需要大幅改變電子零件例如被動元件300的厚度以及絕緣層的厚度，但這在實際上是很難實施的。
因此，當控制第一孔10的高度h1在一預定的範圍時，最適合的方式是藉由控制第一孔10的體積、尺寸以及數目來實施阻抗降低效應。
第4圖繪示依照本發明實施例之嵌入被動元件之基板1000中，在固定第一孔10之高度的狀態下，根據第一孔10以及第二孔20的體積比之阻抗特徵的示意圖。
請參照第4圖，可理解在固定第一孔10之高度的狀態下，當第一孔10的體積增加時，可降低阻抗。
如上所述，依照本發明之多個實施例，藉由降低被動元件與其他元件之間連接路徑的阻抗，即使在電源電流突然改變的情形下，仍可穩定地提供電流至半導體晶片並且增進電流移動速度。
再者，當第一孔的上表面與下表面之間的剖面面積增加時，可改良第一孔與被動元件之間的連接性以及連接可靠度。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000‧‧‧基板
100‧‧‧主動元件
110‧‧‧外部端子
300‧‧‧被動元件
310‧‧‧外部電極
10‧‧‧第一孔
11、22‧‧‧上表面
20‧‧‧第二孔
12、21‧‧‧下表面
30‧‧‧第三孔
40‧‧‧第四孔
50‧‧‧第五孔
210‧‧‧第一絕緣層
211‧‧‧空腔
221‧‧‧第二絕緣層
222‧‧‧第三絕緣層
P1‧‧‧第一導線圖案層
P2‧‧‧第二導線圖案層
P21‧‧‧第三導線圖案層
P22‧‧‧第四導線圖案層
h1、h2‧‧‧高度

Claims (5)

  1. 一種嵌入被動元件之基板，包括：一絕緣層，嵌入一被動元件，其中該被動元件具有一外部電極；一第一導線圖案層，配置於該絕緣層之一下表面上；一第二導線圖案層，配置於該絕緣層之一上表面上；一主動元件，安裝於該第二導線圖案層上；一第一孔，電性連接該外部電極之一下表面與該第一導線圖案層之間；以及一第二孔，電性連接該外部電極之一上表面與該第二導線圖案層之間，且該第二孔的一體積小於該第一孔的一體積，其中該第一孔的一高度係該第二孔的一高度的0.5至1.5倍。
  2. 如申請專利範圍第1項所述之嵌入被動元件之基板，其中該第一孔接觸該外部電極之該下表面於其上的一表面之一剖面面積，係大於該第二孔接觸該外部電極之該上表面於其上的一表面之一剖面面積。
  3. 如申請專利範圍第1項所述之嵌入被動元件之基板，其中該第一孔接觸該第一導線圖案層於其上的一表面之一剖面面積，係大於該第二孔接觸該第二導線圖案層於其上的一表面之一剖面面積。
  4. 如申請專利範圍第1項所述之嵌入被動元件之基板，其中該些第一孔的數目較該些第二孔的數目多。
  5. 如申請專利範圍第1項所述之嵌入被動元件之基板，其中該被動元件係一積層陶瓷電容。
TW102144750A 2012-12-31 2013-12-06 嵌入被動元件之基板 TWI556362B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120158335A KR101472638B1 (ko) 2012-12-31 2012-12-31 수동소자 내장기판

Publications (2)

Publication Number Publication Date
TW201431012A TW201431012A (zh) 2014-08-01
TWI556362B true TWI556362B (zh) 2016-11-01

Family

ID=51016985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144750A TWI556362B (zh) 2012-12-31 2013-12-06 嵌入被動元件之基板

Country Status (4)

Country Link
US (1) US9420683B2 (zh)
JP (1) JP6342156B2 (zh)
KR (1) KR101472638B1 (zh)
TW (1) TWI556362B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295105B1 (ko) * 2014-12-29 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
DE102015104641A1 (de) 2015-03-26 2016-09-29 At & S Austria Technologie & Systemtechnik Ag Träger mit passiver Kühlfunktion für ein Halbleiterbauelement
WO2016170894A1 (ja) * 2015-04-21 2016-10-27 株式会社村田製作所 配線基板及び積層チップコンデンサ
KR20170034712A (ko) 2015-09-21 2017-03-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
TWI672768B (zh) * 2016-01-15 2019-09-21 英屬開曼群島商鳳凰先驅股份有限公司 封裝基板
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP6562467B2 (ja) 2016-06-21 2019-08-21 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
KR101952863B1 (ko) * 2016-06-21 2019-02-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP2020503692A (ja) * 2016-12-29 2020-01-30 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 集積された受動部品を有する接合構造物
JP6822192B2 (ja) * 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP6897139B2 (ja) * 2017-02-13 2021-06-30 Tdk株式会社 電子部品内蔵基板及び基板実装構造体
KR102099749B1 (ko) 2018-01-19 2020-04-10 삼성전자주식회사 팬-아웃 반도체 패키지
US11380616B2 (en) * 2018-05-16 2022-07-05 Intel IP Corporation Fan out package-on-package with adhesive die attach
KR102632363B1 (ko) * 2018-12-07 2024-02-02 삼성전기주식회사 브리지 내장기판 및 반도체 패키지
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
JP7455516B2 (ja) 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
KR102231104B1 (ko) * 2019-12-27 2021-03-23 삼성전기주식회사 저항 부품
US11502710B2 (en) 2020-02-05 2022-11-15 Samsung Electro-Mechanics Co., Ltd. Front-end module
KR20220001634A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판
EP4355038A1 (en) * 2021-06-10 2024-04-17 LG Innotek Co., Ltd. Circuit board and semiconductor package comprising same
KR20230075176A (ko) * 2021-11-22 2023-05-31 삼성전기주식회사 인쇄회로기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851652B2 (ja) 2000-02-09 2012-01-11 日本特殊陶業株式会社 配線基板及びその製造方法
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6556453B2 (en) * 2000-12-13 2003-04-29 Intel Corporation Electronic circuit housing with trench vias and method of fabrication therefor
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
US20060207790A1 (en) * 2005-03-15 2006-09-21 Jayoung Choi Bonding pads having slotted metal pad and meshed via pattern
JP4668822B2 (ja) * 2006-03-24 2011-04-13 日本特殊陶業株式会社 配線基板の製造方法
JP2009004459A (ja) * 2007-06-19 2009-01-08 Ngk Spark Plug Co Ltd コンデンサ内蔵配線基板
KR100821154B1 (ko) 2007-07-11 2008-04-14 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP5284194B2 (ja) * 2008-08-07 2013-09-11 キヤノン株式会社 プリント配線板およびプリント回路板
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR20120034386A (ko) 2010-10-01 2012-04-12 삼성전자주식회사 매립 디커플링 커패시터를 포함하는 회로 기판 및 이를 포함하는 반도체 패키지
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258542A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
KR101472638B1 (ko) 2014-12-15
US9420683B2 (en) 2016-08-16
JP2014131039A (ja) 2014-07-10
US20140185258A1 (en) 2014-07-03
JP6342156B2 (ja) 2018-06-13
KR20140087740A (ko) 2014-07-09
TW201431012A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
TWI556362B (zh) 嵌入被動元件之基板
KR101219003B1 (ko) 칩형 코일 부품
TWI522026B (zh) 具有電子元件內嵌於其中的基板及其製造方法
US9307632B2 (en) Multilayered substrate and method of manufacturing the same
TWI495416B (zh) 多層基板
US10109576B2 (en) Capacitor mounting structure
US20140151104A1 (en) Electronic component embedded substrate and manufacturing method thereof
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
US8917490B2 (en) Multilayered ceramic capacitor having dual layer-electrode structure
JP2023145618A (ja) 貫通電極基板、半導体装置及び貫通電極基板の製造方法
US20150294791A1 (en) Ceramic interposer capacitor
KR101420514B1 (ko) 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US9024446B2 (en) Element mounting substrate and semiconductor module
US9576732B2 (en) Multilayer ceramic capacitor and mounting board therefor
US6979854B2 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
TW201343016A (zh) 無基板電子元件
JP2009076815A (ja) 半導体装置
US9082723B2 (en) Semiconductor package and fabrication method thereof
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
US9620445B1 (en) Chip package structure and method of manufacturing the same
TWI615933B (zh) 半導體裝置及其製造方法
JP2007335842A (ja) チップ型電子部品
US20080093702A1 (en) Semiconductor device having a passive device
JP4009864B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees