TWI555134B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI555134B
TWI555134B TW099138825A TW99138825A TWI555134B TW I555134 B TWI555134 B TW I555134B TW 099138825 A TW099138825 A TW 099138825A TW 99138825 A TW99138825 A TW 99138825A TW I555134 B TWI555134 B TW I555134B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
insulating gate
wiring
gate
Prior art date
Application number
TW099138825A
Other languages
English (en)
Other versions
TW201138027A (en
Inventor
小山潤
渡邊一德
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201138027A publication Critical patent/TW201138027A/zh
Application granted granted Critical
Publication of TWI555134B publication Critical patent/TWI555134B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Thyristors (AREA)
  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

半導體裝置
本發明有關於半導體裝置以及用於驅動半導體裝置之方法。
在此說明書之類中，「半導體裝置」一詞意指可藉由利用半導體特性來操作之所有裝置。例如，顯示裝置及積體電路包括在半導體裝置之類別中。
已知作為電力裝置之閘流體係形成在單晶矽基板中並以諸如電流之觸發信號保持在導通狀態中(例如，參見專利文獻1)。
閘流體包括pnp層，其中交替地配置p型半導體層及n型半導體層。閘流體的一等效電路係由一npn雙極電晶體(此後稱為npn電晶體)及一pnp雙極電晶體所構成。第12圖繪示一特定之電路組態。
第12圖繪示包括npn電晶體1101及pnp電晶體1102的閘流體1100。在閘流體1100中，npn電晶體1101的射極端子連接至供應高電源電位VDD至其的佈線1103；npn電晶體1101的集極端子連接至pnp電晶體1102的基極端子以及供應觸發信號至其之輸入端子IN；npn電晶體1101的基極端子連接至pnp電晶體1102的集極端子；以及pnp電晶體1102的射極端子連接至供應低電源電位VSS至其的佈線1104。
將概述第12圖中之閘流體的操作。當觸發信號為L信號(亦稱為低位準信號或低電位信號)時，並未在pnp電晶體1102的集極端子與射極端子之間建立電連續性(亦即，pnp電晶體1102為關閉)，並且幾乎沒有偵測到流經pnp電晶體1102之集極端子的電流(此後稱為集極電流)。因此，幾乎沒有偵測到流經npn電晶體1101之基極端子的電流(此後稱為基極電流)，所以npn電晶體1101也關閉且幾乎沒有電流流動於佈線1103與佈線1104之間。當觸發信號為H信號亦稱為高位準信號或高電位信號)時，在pnp電晶體1102的集極端子與射極端子之間建立電連續性(亦即，pnp電晶體1102為啓通)。因此，npn電晶體1101的基極電流流動，並把npn電晶體1101帶入導通。當把npn電晶體1101帶入導通時，偵測到npn電晶體1101的集極電流，且使pnp電晶體1102維持在導通狀態中。閘流體1100具有一特徵，使得藉由將pnp電晶體1102之集極電流加到npn電晶體1101的集極電流所得之大電流會流動於佈線1103與佈線1104之間。
[參考]
專利文獻1：日本公開專利申請案第H11-354774號
以單晶半導體基板中之pn接面的組合來形成第12圖中所示之閘流體。有鑑於此，當結合用於形成絕緣閘極電晶體(亦稱為絕緣閘極場效電晶體(IGFET)或金屬絕緣體半導體場效電晶體(MISFET))之程序來形成閘流體時，程序會變得複雜。此外，當使用薄膜電晶體(其為包括矽膜作為半導體層之絕緣閘極電晶體)來形成閘流體時，會產生問題，如耐受電壓，因而無法獲得希望的功能。
有鑑於上述，本發明之一目的在於提供可實現閘流體的功能而不使程序變得複雜的半導體裝置。
本發明之一實施例為一種半導體裝置，包括第一至第九絕緣閘極電晶體、一電容器、一第一高電源電位供應至其之一第一佈線、一第二高電源電位供應至其之一第二佈線、以及一低電源電位供應至其之一第三佈線。該第一絕緣閘極電晶體之一閘極電連接至一輸入端子。該第一絕緣閘極電晶體之一第一端子電連接至該第三佈線。該第一絕緣閘極電晶體之一第二端子電連接至該第二絕緣閘極電晶體之一第一端子。該第二絕緣閘極電晶體之一閘極電連接至該第七絕緣閘極電晶體之一第一端子及該第八絕緣閘極電晶體之一第一端子。該第二絕緣閘極電晶體之一第二端子電連接至該第三絕緣閘極電晶體之一第一端子、該第四絕緣閘極電晶體之一第一端子、及該第六絕緣閘極電晶體之一閘極。該第三絕緣閘極電晶體之一閘極電連接至該第一佈線。該第三絕緣閘極電晶體之一第二端子電連接至該第二佈線。該第四絕緣閘極電晶體之一閘極電連接至該第五絕緣閘極電晶體之一第一端子、該第六絕緣閘極電晶體之一第一端子、該電容器之一第一電極、該第八絕緣閘極電晶體之一閘極、及該第九絕緣閘極電晶體之一閘極。該第四絕緣閘極電晶體之一第二端子電連接至該第三佈線。該第五絕緣閘極電晶體之一閘極電連接至該第一佈線。該第五絕緣閘極電晶體之一第二端子電連接至該第二佈線。該第六絕緣閘極電晶體之一第二端子電連接至該第三佈線。該第七絕緣閘極電晶體之一閘極電連接至該第一佈線。該第七絕緣閘極電晶體之一第二端子電連接至該第二佈線。該第八絕緣閘極電晶體之一第二端子電連接至該第三佈線。該第九絕緣閘極電晶體之一第一端子電連接至一輸出端子。該第九絕緣閘極電晶體之一第二端子電連接至該第三佈線。該電容器的一第二電極電連接至該第三佈線。
在根據本發明之一實施例的半導體裝置中，第一至第九絕緣閘極電晶體可各包括使用氧化物半導體所形成之半導體層。
根據本發明之一實施例，半導體裝置可包括電阻器。該電阻器之一第一端子可電連接至該第一絕緣閘極電晶體之該閘極。該電阻器之一第二端子可電連接至該第三佈線。
在根據本發明之一實施例的半導體裝置中，由二次離子質譜偵測到之在該氧化物半導體中之氫濃度可為1×1016/cm3或更少。
在根據本發明之一實施例的半導體裝置中，該氧化物半導體之載子濃度可少於1×1014/cm3。
根據本發明之一實施例，一種半導體裝置可包括緩衝器電路。在該第四絕緣閘極電晶體的該閘極、該第五絕緣閘極電晶體的該第一端子、該第六絕緣閘極電晶體的該第一端子、該電容器之該第一電極、及該第八絕緣閘極電晶體的該閘極電連接之一節點的一電位可經由該緩衝器電路供應至該第九絕緣閘極電晶體的該閘極。
在根據本發明之一實施例的半導體裝置中，該緩衝器電路可包括第十至第十三絕緣閘極電晶體。該第十絕緣閘極電晶體的一閘極可電連接至該第一佈線。該第十絕緣閘極電晶體的一第一端子可電連接至該第二佈線。該第十絕緣閘極電晶體的一第二端子電連接至該第十一絕緣閘極電晶體的一第一端子及該第十三絕緣閘極電晶體的一閘極。該第十一絕緣閘極電晶體的一閘極可電連接至該第四絕緣閘極電晶體的該閘極、該第五絕緣閘極電晶體的該第一端子、該第六絕緣閘極電晶體的該第一端子、該電容器的該第一電極、及該第八絕緣閘極電晶體的該閘極。該第十一絕緣閘極電晶體的一第二端子可電連接至該第三佈線。該第十二絕緣閘極電晶體的一閘極可電連接至該第一佈線。該第十二絕緣閘極電晶體的一第一端子可電連接至該第二佈線。該第十二絕緣閘極電晶體的一第二端子可電連接至該第十三絕緣閘極電晶體的一第一端子及該第九絕緣閘極電晶體的該閘極。該第十三絕緣閘極電晶體的一第二端子可電連接至該第三佈線。
在根據本發明之一實施例的半導體裝置中，該緩衝器電路包括第十至第十三絕緣閘極電晶體。該第十絕緣閘極電晶體的一閘極可電連接至該第二絕緣閘極電晶體的該閘極、該第七絕緣閘極電晶體的該第一端子、及該第八絕緣閘極電晶體的該第一端子。該第十絕緣閘極電晶體的一第一端子可電連接至該第二佈線。該第十絕緣閘極電晶體的一第二端子可電連接至該第十一絕緣閘極電晶體的一第一端子及該第十三絕緣閘極電晶體的一閘極。該第十一絕緣閘極電晶體的一閘極可電連接至該第四絕緣閘極電晶體的該閘極、該第五絕緣閘極電晶體的該第一端子、該第六絕緣閘極電晶體的該第一端子、該電容器的該第一電極、該第八絕緣閘極電晶體的該閘極、及該第十二絕緣閘極電晶體的該閘極。該第十一絕緣閘極電晶體的一第二端子可電連接至該第三佈線。該第十二絕緣閘極電晶體的一第一端子可電連接至該第二佈線。該第十二絕緣閘極電晶體的一第二端子可電連接至該第十三絕緣閘極電晶體的一第一端子及該第九絕緣閘極電晶體的該閘極。該第十三絕緣閘極電晶體的一第二端子可電連接至該第三佈線。
在根據本發明之一實施例的半導體裝置中，該第一高電源電位及該第二高電源電位為相同。
根據本發明之一實施例，可提供具有高耐受電壓並可實現閘流體之功能而不使程序變得複雜之半導體裝置。
將參照附圖詳細說明實施例。注意到可在諸多不同模式中實施本發明，且熟悉此技藝人士將輕易了解到可以各種方式修改本發明之模式及細節而不背離本發明之精神及範疇。因此，不應將本發明解釋為限制在下列實施例中的說明。注意到在本發明之詳細說明中，不同圖中共同使用相同參考符號來標示相同部件。
注意到為了清楚而在某些情況中放大實施例中的圖或之類中所示之各結構的尺寸、層的厚度、及區域。因此，本發明實施例不受限於此些情況。
注意到使用在此說明書中所採用的諸如第一、第二、第三至第N個(N為自然數)之用語以避免構件之間的混淆且不對數量加以限制。
(實施例1)
在此實施例中，首先參照第1圖、第2A及2B圖、第3A至3C圖、及第4A至4C圖來說明半導體裝置的電路組態，並接著將說明半導體裝置的操作。
在第1圖中，顯示在此實施例中並具有與閘流體等效之功能的半導體裝置包括第一絕緣閘極電晶體101、第二絕緣閘極電晶體102、第三絕緣閘極電晶體103、第四絕緣閘極電晶體104、第五絕緣閘極電晶體105、第六絕緣閘極電晶體106、第七絕緣閘極電晶體107、第八絕緣閘極電晶體108、第九絕緣閘極電晶體109、電容器110、及電阻器111。包括在半導體裝置中之每一元件控制以供應至輸入端子IN的觸發信號、供應至第一佈線112之第一高電源電位VGG、供應至第二佈線113之第二高電源電位VDD、供應至第三佈線114之低電源電位VSS(亦稱為第一低電源電位)來控制流動在第九絕緣閘極電晶體109之第一端子與第二端子之間的電流。注意到包括在半導體裝置中之第一至第九絕緣閘極電晶體為n通道絕緣閘極電晶體。
第一絕緣閘極電晶體101的閘極連接至輸入端子IN。第一絕緣閘極電晶體101之第一端子連接至第三佈線114。第一絕緣閘極電晶體101之第二端子連接至第二絕緣閘極電晶體102之第一端子。第二絕緣閘極電晶體102之閘極連接至第七絕緣閘極電晶體107之第一端子及第八絕緣閘極電晶體108之第一端子。第二絕緣閘極電晶體102之第二端子連接至第三絕緣閘極電晶體103之第一端子、第四絕緣閘極電晶體104之第一端子、及第六絕緣閘極電晶體106之閘極。第三絕緣閘極電晶體103之閘極連接至第一佈線112。第三絕緣閘極電晶體103之第二端子連接至第二佈線113。第四絕緣閘極電晶體104之閘極連接至第五絕緣閘極電晶體105之第一端子、第六絕緣閘極電晶體106之第一端子、電容器110之第一電極、第八絕緣閘極電晶體108之一閘極、及第九絕緣閘極電晶體109之閘極。第四絕緣閘極電晶體104之第二端子連接至第三佈線114。第五絕緣閘極電晶體105之閘極連接至第一佈線112。第五絕緣閘極電晶體105之第二端子連接至第二佈線113。第六絕緣閘極電晶體106之第二端子連接至第三佈線114。第七絕緣閘極電晶體107之閘極連接至第一佈線112。第七絕緣閘極電晶體107之第二端子連接至第二佈線113。第八絕緣閘極電晶體108之第二端子連接至第三佈線114。第九絕緣閘極電晶體109之第一端子連接至輸出端子OUT。第九絕緣閘極電晶體109之第二端子連接至供應第二低電源電位VSS2至其的一端子。電容器110的第二電極連接至第三佈線114。
由第三絕緣閘極電晶體103及第四絕緣閘極電晶體104，以及由第五絕緣閘極電晶體105及第六絕緣閘極電晶體106構成反向器電路。由諸反向電路之組合構成靜態記憶體電路115。此外，由第七絕緣閘極電晶體107及第八絕緣閘極電晶體108構成反向器電路116。因此，包括在反向器電路中之第三絕緣閘極電晶體103、第五絕緣閘極電晶體105、及第七絕緣閘極電晶體107各作用為一電阻器，電流從第二佈線113流動經其(亦稱為用以供應恆定電流之恆定電流源)。供應至第九絕緣閘極電晶體109之第二端子的第二低電源電位VSS2具有一電位，在此電位當依據第二高電源電位VDD之電位供應至第九絕緣閘極電晶體109的閘極時會把第九絕緣閘極電晶體109帶入導通。第二低電源供應電位VSS2可為低電源電位VSS。換言之，第1圖中所示之半導體裝置可具有一種結構，其中省略第一高電源電位VGG供應至其之第一佈線112及/或第二低電源電位VSS2供應至其之一端子連接至第一低電源電位VSS供應至其之第三佈線114，如第2A圖中所示。
如第2B圖中所示，負載117可連接至輸出端子OUT，其連接至第九絕緣閘極電晶體109的第一端子。當在第九絕緣閘極電晶體109的第一端子與第二端子之間建立電連續性時，電流會流經負載。
此外，電阻器111設置在輸入端子IN與第三佈線114之間。電阻器111的第一端子連接至輸入端子IN，且電阻器111的第二端子連接至第三佈線114。電阻器111的放置可防止當非觸發信號的信號(如雜訊)輸入至輸入端子IN時第一絕緣閘極電晶體101故障。可藉由以蜿蜒形狀(蛇形方式)導引來形成電阻器111。
設置電容器110以使在第三絕緣閘極電晶體103的第一端子側上的一節點之電容和第五絕緣閘極電晶體105之第一端子側上的一節點之電容不同。電容器110具有一種結構，其中絕緣層夾在導體之間。此外，第三絕緣閘極電晶體103及第五絕緣閘極電晶體105較佳具有相同尺寸。
注意到針對包括在半導體裝置中之每一絕緣閘極電晶體中的一半導體層使用一氧化物半導體。藉由使用氧化物半導體作為絕緣閘極電晶體的半導體層，可使場效遷移率變得高於其中使用以矽為基的半導體材料(如非晶矽)的情況之場效遷移率。不像以單晶半導體基板中之pn接面的組合所形成之閘流體，藉由在基板上方堆疊材料來形成其中使用氧化物半導體作為半導體層之絕緣閘極電晶體。有鑑於此，可放寬基板之尺寸之類的侷限且減少形成半導體裝置的程序的複雜度。注意到氧化物半導體之實例為氧化鋅(ZnO)及氧化錫(SnO2)。此外，可添加In、Ga、或之類到ZnO。
接下來，將說明使用為此實施例之結構中的每一絕緣閘極電晶體中的半導體層之氧化物半導體層。
包含在使用在此實施例中之氧化物半導體中的氫或OH基係從氧化物半導體移除，使氧化物半導體中之氫濃度為1×1016/cm3或更少。形成絕緣閘極電晶體，其中使用載子濃度少於5×1014/cm3；較佳少於1×1012/cm3；更佳少於1×1011/cm3之氧化物半導體層形成通道區域。注意到由二次離子質譜(SIMS)來測量氧化物半導體層中之氫濃度。
能隙為2 eV或更多；較佳2.5 eV或更多；更佳3 eV或更多。藉由盡可能地減少將成為施體的雜質(諸如氫)而將載子濃度設定成少於1×1014/cm3；較佳少於1×1012/cm3；更佳小於1×1011/cm3或更少。亦即，使氧化物半導體層之載子濃度盡可能變成零。
其中使用氧化物半導體層(其藉由大幅度減少包含於其中之氫而被高度純化)作為通道形成區域的絕緣閘極電晶體可具有1×1016 A的關閉電流或更低。換言之，電路可設計成有可當絕緣閘極電晶體不導通時可被視為絕緣體的氧化物半導體層。此外，當絕緣閘極電晶體導通時，預期氧化物半導體層之電流供應能力高於以非晶矽所形成之半導體層。
注意到在此說明書中關閉狀態電流意指當絕緣閘極電晶體不導通(亦即絕緣閘極電晶體為關閉)時流動在源極與汲極之間，亦即，在絕緣閘極電晶體的第一端子與第二端子之間的電流。在n通道絕緣閘極電晶體的情況中，關閉狀態電流意指當施加於閘極與源極之間的電壓等於或低於臨限電壓(Vth)時流動在源極與汲極之間的電流。
注意到作為氧化物半導體膜，可使用下列氧化物半導體膜，例如：諸如In-Sn-Ga-Zn-O膜之四成分金屬氧化物膜；諸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、或Sn-Al-Zn-O膜之三成分金屬氧化物膜；In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、或In-Mg-O膜之兩成分金屬氧化物膜；In-O膜、Sn-O膜、或Zn-O膜。此外，氧化物半導體膜可含有SiO2。
作為氧化物半導體膜，可使用由InMO3(ZnO) m (m>0)所表示之薄膜。在此，M代表選自Ga、Al、Mn、及Co之一或更多金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co、或之類。組成配方是由InMO3(ZnO) m (m>0)(其中包括至少Ga作為M)所表示的氧化物半導體稱為In-Ga-Zn-O氧化物半導體，且In-Ga-Zn-O氧化物半導體之薄膜稱為In-Ga-Zn-O膜。
注意到第一高電源電位VGG及第二高電源電位VDD為具有高於參考電位之電位的信號，且低電源電位VSS及第二低電源電位VSS2為具有低於或等於該參考電位之電位的信號。較佳第一高電源電位VGG、第二高電源電位VDD、低電源電位VSS、及第二低電源電位VSS2為使得當施加高電源電位至閘極時理想的絕緣閘極電晶體(其之臨限電壓為0 V)啓通且當施加低電源電位至閘極時理想的絕緣閘極電晶體關閉。
注意到在諸多情況中電壓是指給定電位與參考電位(如接地電位)之間的電位差。因此，電壓、電位、及電位差亦可稱為電位或電壓。
注意到絕緣閘極電晶體可具有各種結構而不限於某一結構。例如，可使用具有兩或更多閘極電極的多閘極結構。
此外，可採用一種結構，其中閘極電極設置在通道區域的上方及下方。注意到當閘極電極形成在通道區域的上方及下方時，可採用一種結構，其中複數絕緣閘極電晶體並聯。
注意到當明確敘述「A及B為連接」時，在此包括其中A及B為電連接的情況、其中A及B為功能連接的情況、及其中A及B為直接連接的情況。在此，A及B的各者為一物件(如，裝置、元件、電路、佈線、電極、端子、導電膜、或層)。因此，可在具有圖及文中所示之連結關係的元件之間設置另一元件，而不限於預定的連結關係，例如，圖及文中所示之連結關係。
接下來，將參照第3A至3C圖及第4A至4C圖說明第1圖中所示之半導體裝置的操作並具有與閘流體等效之功能。注意到在第3A至3C圖及第4A至4C圖的說明中，節點A(圖中之A)代表第二絕緣閘極電晶體102的第二端子、第三絕緣閘極電晶體103之第一端子、第四絕緣閘極電晶體104之第一端子、及第六絕緣閘極電晶體106的閘極在其連接之節點。此外，在第3A至3C圖及第4A至4C圖的說明中，節點B(圖中之B)代表第四絕緣閘極電晶體104的閘極、第五絕緣閘極電晶體105的第一端子、第六絕緣閘極電晶體106的第一端子、電容器110的第一電極、第八絕緣閘極電晶體108的閘極、及第九絕緣閘極電晶體109的閘極在其連接之節點。
首先敘述一操作，其中供應電源電位至第一至第三佈線112至114而使節點A及節點B設定至預定電位。注意到此操作亦稱為重設操作(或第一操作)。
首先，將第一高電源電位VGG、第二高電源電位VDD、及低電源電位VSS分別供應至第一佈線112、第二佈線113、及第三佈線114，以使電流從第二佈線113流經第三絕緣閘極電晶體103、第五絕緣閘極電晶體105、及第七絕緣閘極電晶體107(見第3A圖中之虛線箭頭)。接著，藉由流經第三絕緣閘極電晶體103的電流來升高節點A之電位。此外，藉由流經第五絕緣閘極電晶體105的電流來升高節點B之電位。還有，藉由流經第七絕緣閘極電晶體107的電流來升高第二絕緣閘極電晶體102的閘極之電位。注意到此操作對應至第3C圖中之第一時期T1。第3C圖繪示隨時間之電位改變；實線代表節點A之電位且虛線代表節點B之電位。
注意到在第3C圖中，「H」代表依據供應至第二佈線113之第二高電源電位VDD的電位，且「L」代表依據供應至第二佈線113之低電源電位VSS的電位。
如第3C圖中所示，在第一時期T1中之電流的流動會在因流經第三絕緣閘極電晶體103所致之節點A的電位升高之斜率與因流經第五絕緣閘極電晶體105所致之節點B的電位升高之斜率間造成之差異。當第三絕緣閘極電晶體103及第五絕緣閘極電晶體105具有已述之相同尺寸時，所供應之電流量相同但節點B之電位升高的斜率比節點A之電位升高的斜率較緩和，因為電容器110連接至節點B。
另外，在第一時期T1中，藉由流經第七絕緣閘極電晶體107之電流升高第二絕緣閘極電晶體102的閘極之電位，且將第二絕緣閘極電晶體102帶入導通。注意到用於啓通第一絕緣閘極電晶體101之觸發信號並未輸入到輸入端子IN，所以將第一絕緣閘極電晶體101帶出導通。此外，在第一時期T1中，使節點A與節點B的電位升高，且將第四、第六、第八、及第九絕緣閘極電晶體帶出導通。為了解釋，將交叉(X)設置在第3A、3B、4A、及4B圖中之非導通狀態中的絕緣閘極電晶體上。
接下來，將說明一操作，其中使節點A與節點B的電位升高，以改變絕緣閘極電晶體之導通狀態及非導通狀態。注意到此操作亦稱為初始化操作(或第二操作)。
在第一時期T1的說明中，在節點A之電位升高的斜率與節點B之電位升高的斜率之間出現差異，藉此使節點A先設定至電位「H」。因此，將第六絕緣閘極電晶體106帶入導通，且使節點B的電位降低至電位「L」(見第3B圖中之虛線箭頭)。由於節點B設定至電位「L」，第四絕緣閘極電晶體104、第八絕緣閘極電晶體108、及第九絕緣閘極電晶體109保持在非導通狀態中。注意到此操作對應至第3C圖中之第二時期T2。
在第二時期T2中之電流的流動決定第四絕緣閘極電晶體104及第六絕緣閘極電晶體106之導通狀態或非導通狀態(其控制節點A及節點B的電位)。詳言之，將電位「H」保持在節點A且將電位「L」保持在節點B。亦即，在第二時期T2中保持上述電位，只要分別從第一佈線112、第二佈線113、及第三佈線114供應第一高電源電位VGG、第二高電源電位VDD、及低電源電位VSS。因此，使第九絕緣閘極電晶體109保持在非導通狀態中。在其中使用氧化物半導體作為絕緣閘極電晶體的半導體層之情況中，當絕緣閘極電晶體不導通時，氧化物半導體層可被視為絕緣體，且可將流自輸出端子OUT之電流保持小。
在第二時期T2中，如同在第一時期T1中般，藉由流經第七絕緣閘極電晶體107之電流升高第二絕緣閘極電晶體102的閘極之電位，且將第二絕緣閘極電晶體102帶入導通。注意到用於啓通第一絕緣閘極電晶體101之觸發信號並未輸入到輸入端子IN，所以將第一絕緣閘極電晶體101帶出導通。
接下來，將說明一操作，其中在自輸入端子IN輸入觸發信號時，以節點A及節點B之電位的改變來改變絕緣閘極電晶體之導通狀態及非導通狀態。注意到此操作亦稱為觸發輸入操作(或第三操作)。
注意到觸發信號為用以啓通第一絕緣閘極電晶體101之脈衝信號。詳言之，輸入H信號作為觸發信號以使電流流至作為閘流體的半導體裝置的輸出端子OUT，亦即，至第九絕緣閘極電晶體109。在電流流至半導體裝置的輸出端子OUT一次之後，如同閘流體中般輸出端子OUT會保持電流流動即使觸發信號切換至L信號。
如同在第二時期T2的說明中，藉由初始化操作將電位「H」保持在節點A並將電位「L」保持在節點B。當在此狀態從輸入端子IN輸入觸發信號時，將第一絕緣閘極電晶體101及第二絕緣閘極電晶體102帶入導通並且電流從節點A朝第三佈線114流動(見第4A圖中之虛線箭頭)。亦即，降低節點A的電位，且當節點A降到電位「L」時，將第六絕緣閘極電晶體106帶出導通。注意到此操作對應至第4C圖中之第三時期T3。
接著，將說明一操作，其中在從輸入端子IN輸入之觸發信號為L信號的情況中改變絕緣閘極電晶體之導通狀態及非導通狀態。注意到此操作亦稱為保持操作(或第四操作)。
如同在第三時期T3的說明中，藉由觸發輸入操作將節點A的電位降至電位「L」並將第六絕緣閘極電晶體106帶出導通。當把第六絕緣閘極電晶體106帶出導通時，節點B的電位從電位「L」增加至電位「H」。接著，當節點B設定至電位「H」時，將第四絕緣閘極電晶體104帶入導通中，並且決定第四絕緣閘極電晶體104及第六絕緣閘極電晶體106之導通狀態或非導通狀態(其控制節點A及節點B的電位)(見第4B圖中之虛線箭頭)。因此，將第四絕緣閘極電晶體104、第八絕緣閘極電晶體108、第九絕緣閘極電晶體109帶入導通中。注意到此操作對應至第4C圖中之第四時期T4。
注意到在第四時期T4中，觸發信號為L信號且將第一絕緣閘極電晶體101帶出導通。此外，在第四時期T4中，將第八絕緣閘極電晶體108帶入導通中，所以降低第二絕緣閘極電晶體102之閘極的電位且將第二絕緣閘極電晶體102帶出導通。
藉由上述操作，使第九絕緣閘極電晶體109保持在導通狀態中。注意到雖然取決於流自輸出端子OUT之電流量，較佳設計而使第九絕緣閘極電晶體109中之半導體層具有比第一至第八絕緣閘極電晶體中之半導體層更大寬度以增加流經第九絕緣閘極電晶體109之電流量。較佳使用氧化物半導體層，因為在絕緣閘極電晶體導通的時候之電流供應能力預期比以多晶矽所形成之半導體層更高。
為了將第九絕緣閘極電晶體109帶入導通並接著再次帶出導通，停止供應電源電位給第一至第三佈線112至114。此操作稱為停止操作。為了再次操作半導體裝置，可再次執行一連串上述的操作作為重設操作。
注意到於此實施例中參照各圖所述者可適當地與其他實施例中所述者自由地結合或以其取代之。
(實施例2)
在此實施例中，將參照第5A及5B圖說明半導體裝置的電路組態。此實施例顯示一種以下列方式獲得之結構：在實施例1的結構中，緩衝器電路設置在第九絕緣閘極電晶體109之閘極與第四絕緣閘極電晶體104的閘極、第五絕緣閘極電晶體105之第一端子、第六絕緣閘極電晶體106之第一端子、電容器110的第一電極、及第八絕緣閘極電晶體108的閘極在其電連接之節點之間。注意到不重複與實施例1中之那些類似的部分之說明，例如半導體裝置之操作。
第5A圖中所示並具有與閘流體等效之功能的半導體裝置和實施例1的第1圖中之半導體裝置不同之處在於其包括緩衝器電路200。第5A圖中所示之緩衝器電路200包括第十絕緣閘極電晶體210、第十一絕緣閘極電晶體211、第十二絕緣閘極電晶體212、及第十三絕緣閘極電晶體213。第十絕緣閘極電晶體210的閘極連接至第一佈線112。第十絕緣閘極電晶體210的第一端子連接至第二佈線113。第十絕緣閘極電晶體210的第二端子電連接至第十一絕緣閘極電晶體211的第一端子及第十三絕緣閘極電晶體213的閘極。第十一絕緣閘極電晶體211的閘極連接至第四絕緣閘極電晶體104的閘極、第五絕緣閘極電晶體105的第一端子、第六絕緣閘極電晶體106的第一端子、電容器110的第一電極、及第八絕緣閘極電晶體108的閘極。第十一絕緣閘極電晶體211的第二端子連接至第三佈線114。第十二絕緣閘極電晶體212的閘極連接至第一佈線112。第十二絕緣閘極電晶體212的第一端子連接至第二佈線113。第十二絕緣閘極電晶體212的第二端子連接至第十三絕緣閘極電晶體213的第一端子及第九絕緣閘極電晶體109的閘極。第十三絕緣閘極電晶體213的第二端子連接至第三佈線114。
緩衝器電路具有一種結構，其中偶數個反向器電路(如反向器電路116)(第5A圖中之兩個反向器電路)如第5A圖中般組合，藉此預期藉由絕緣閘極電晶體之尺寸的循序增加而改善電流供應能力，並且可藉由第九絕緣閘極電晶體109之尺寸的增加來增加流至輸出端子OUT的電流量。
第5B圖繪示包括與第5A圖中的不同結構之緩衝器電路201的半導體裝置之結構。第5B圖中所示之緩衝器電路201包括第十絕緣閘極電晶體220、第十一絕緣閘極電晶體221、第十二絕緣閘極電晶體222、及第十三絕緣閘極電晶體223。第十絕緣閘極電晶體220的一閘極連接至第二絕緣閘極電晶體102的閘極、第七絕緣閘極電晶體107的第一端子、及第八絕緣閘極電晶體108的第一端子。第十絕緣閘極電晶體220的第一端子連接至第二佈線113。第十絕緣閘極電晶體220的第二端子連接至第十一絕緣閘極電晶體221的第一端子及第十三絕緣閘極電晶體223的閘極。第十一絕緣閘極電晶體221的閘極連接至第四絕緣閘極電晶體104的閘極、第五絕緣閘極電晶體105的第一端子、第六絕緣閘極電晶體106的第一端子、電容器110的第一電極、第八絕緣閘極電晶體108的閘極、及第十二絕緣閘極電晶體222的閘極。第十一絕緣閘極電晶體221的第二端子連接至第三佈線114。第十二絕緣閘極電晶體222的第一端子連接至第二佈線113。第十二絕緣閘極電晶體222的第二端子連接至第十三絕緣閘極電晶體223的第一端子及第九絕緣閘極電晶體109的閘極。第十三絕緣閘極電晶體223的第二端子連接至第三佈線114。
不像在諸如反向器電路116的反向器電路中，在第5B圖中之緩衝器電路201中，可縮短第十絕緣閘極電晶體220及第十一絕緣閘極電晶體221兩者皆為導通的時期以及第十二絕緣閘極電晶體222及第十三絕緣閘極電晶體223兩者皆為導通的時期，並可減少在保持操作中從第二佈線113流至第三佈線114的電流。
注意到於此實施例中參照各圖所述者可適當地與其他實施例中所述者自由地結合或以其取代之。
(實施例3)
在此實施例中，將參照第6A及6B圖說明用為實施例1及2中之絕緣閘極電晶體的結構。
第6A圖為絕緣閘極電晶體645的頂視圖。第6B圖對應至沿第6A圖中之虛線A-B的剖面圖。
如第6B圖中所示，於形成於基板601上方的絕緣膜603上方堆疊第一電極605、氧化物半導體膜607、及第二電極609。設置閘極絕緣膜611以覆蓋第一電極605、氧化物半導體膜607、及第二電極609。於閘極絕緣膜611上方設置第三電極613。於閘極絕緣膜611及第三電極613上方設置充當間層絕緣膜的絕緣膜617。在絕緣膜617中形成開口部。形成經個別開口部之分別連接至第一電極605、第二電極609、及第三電極613的佈線631(見第6A圖)、佈線629、及佈線625。
第一電極605充當絕緣閘極電晶體645的汲極電極與源極電極之一。第二電極609充當絕緣閘極電晶體645的汲極電極與源極電極之另一。第三電極613充當絕緣閘極電晶體645的閘極電極。
在此實施例中，充當閘極電極的第三電極613為環形。當充當閘極電極之第三電極613具有環形時，可增加絕緣閘極電晶體的通道寬度。故可增加流經絕緣閘極電晶體的電流量。
基板601需有至少夠高的耐熱性以承受後續執行的熱處理。作為基板601，可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或之類的玻璃基板。
當後續執行的熱處理之溫度為高時，較佳使用其之應變點大於或等於730℃之玻璃基板。作為玻璃基板，使用，例如，矽酸鋁玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。一般而言，玻璃基板含有比氧化硼(B2O3)更大量的氧化鋇(BaO)時，可獲得具有耐熱性之更實用的玻璃。因此，較佳使用其中BaO的量大於B2O3之玻璃基板。
注意到可使用以絕緣體所形成之基板(如陶瓷基板、石英基板、或藍寶石基板)來取代玻璃基板。替代地，可使用結晶玻璃或之類。
使用氧化物絕緣膜(如氧化矽膜或氧氮化矽膜)或氮化物絕緣膜(如氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜)來形成絕緣膜603。絕緣膜603可具有分層結構，且例如，可具有分層結構，其中自基板601側以此順序堆疊上述氮化物絕緣膜之一或更多及上述氧化物絕緣膜之一或更多。
使用選自Al、Cu、Cr、Ta、Ti、Mo、或W之金屬材料、含有這些金屬材料之任何者的合金、或之類的來形成第一電極605及第二電極609。此外，第一電極605及第二電極609可具有一結構，其中在Al、Cu、或之類的金屬層之頂表面或底表面之一或兩者上堆疊Cr、Ta、Ti、Mo、W、或之類的退火金屬層。此外，可使用添加防止在Al膜中產生小丘或晶鬚的元素(如，Si、Ti、Ta、W、Mo、Cr、Nd、Sc、或Y)之鋁材料來增加耐熱性。另外，第一電極605可具有單層結構或包括兩或更多層之分層結構。例如，第一電極605可具有含矽之鋁膜的單層結構、其中鈦膜堆疊於鋁膜上之兩層結構、其中鈦膜堆疊於鎢膜上之兩層結構、或其中鈦膜、鋁膜、及鈦薄膜以此順序堆疊之三層結構。替代地，可使用含鋁及選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之一或複數元素的膜、合金膜、或氮化物膜來形成第一電極605。
可使用導電金屬氧化物來形成第一電極605及第二電極609。作為導電金屬氧化物，可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦及氧化錫的合金(In2O3-SnO2，簡稱為ITO)、氧化銦及氧化鋅的合金(In2O3-ZnO)、或添加矽或氧化矽之金屬氧化物材料。
作為氧化物半導體膜607，可使用下列氧化物半導體膜，例如：諸如In-Sn-Ga-Zn-O膜之四成分金屬氧化物膜；諸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、或Sn-Al-Zn-O膜之三成分金屬氧化物膜；In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、或In-Mg-O膜之兩成分金屬氧化物膜；In-O膜、Sn-O膜、或Zn-O膜。此外，氧化物半導體膜可含有SiO2。
作為氧化物半導體膜607，可使用由InMO3(ZnO) m (m>0)所表示之薄膜。在此，M代表選自Ga、Al、Mn、及Co之一或更多金屬元素。例如，M可為Ga、Ga及Al、Ga及Mn、Ga及Co、或之類。組成配方是由InMO3(ZnO) m (m>0)(其中包括至少Ga作為M)所表示的氧化物半導體稱為In-Ga-Zn-O氧化物半導體，且In-Ga-Zn-O氧化物半導體之薄膜稱為In-Ga-Zn-O膜。
在用於此實施例中之氧化物半導體膜607中所含的氫濃度為5×1019/cm3或更少；較佳為5×1018/cm3或更少；更佳為5×1017/cm3或更少；亦即，減少包含在氧化物半導體中之氫。換言之，高度純化氧化物半導體膜607以盡可能少地包含非氧化物半導體之主要成份的雜質。此外，氧化物半導體膜607之載子濃度為5×1014/cm3或更少；較佳為1×1014/cm3或更少；更佳為5×1012/cm3或更少；又更佳為1×1012/cm3或更少。亦即，氧化物半導體膜之載子濃度盡可能地接近零。能隙為2 eV或更多；較佳2.5 eV或更多；更佳3 eV或更多。注意到可由SIMS測量氧化物半導體膜中之氫濃度。另外，可藉由霍爾(Hall)效應測量來測量載子濃度。
氧化物半導體膜607較佳具有30 nm至3000 nm的厚度。當減少氧化物半導體膜607的厚度時，可縮短絕緣閘極電晶體的通道長度，且可製造出具有大啓通狀態電流及高場效遷移率之絕緣閘極電晶體。另一方面，當氧化物半導體膜607具有大的厚度時，典型100 nm至3000 nm的厚度，則可製造出針對高功率應用的半導體裝置。
閘極絕緣膜611可為單層結構或使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、及/或氧化鋁膜所形成之堆疊結構。與氧化物半導體膜607接觸之閘極絕緣膜611的部份較佳含氧，且尤較佳使用氧化矽膜來形成閘極絕緣膜611。藉由使用氧化矽薄膜，可供應氧至氧化物半導體膜607，所以可使氧化物半導體膜607之性質變得合意。
當使用高k材料來形成閘極絕緣膜611時，可減少閘極漏電流，該高k材料可例如為矽酸鉿(HfSiOx)、添加氮至其之HfSiOxNy鋁鉿(HfAlOx)、氧化鉿、或氧化釔。此外，閘極絕緣膜611可具有分層結構，包括一高k材料膜及氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、及氧化鋁薄膜之至少一者。閘極絕緣薄膜611較佳具有50 nm至500 nm的厚度。當閘極絕緣薄膜611的厚度為小時，可製造具有高場效遷移率之絕緣閘極電晶體；因此，可在形成有絕緣閘極電晶體之基板上方形成驅動器電路。另一方面，當閘極絕緣薄膜611的厚度為大時，可減少閘極漏電流。
可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素、含有這些元素之任何者作為一成分的合金、含有這些元素之任何者的結合之合金、及之類來形成充當閘極電極之第三電極613。可使用選自錳、鎂、鋯、及鈹的一或更多材料。第三電極613可具有單層結構或具有兩或更多層之分層結構。例如，第三電極613可具有含矽之鋁薄膜的單層結構、其中鈦膜堆疊於鋁膜上之兩層結構、或其中鈦膜、鋁膜、及鈦薄膜以此順序堆疊之三層結構。替代地，可使用含鋁及選自鈦、鉭、鎢、鉬、鉻、釹、及鈧之一或複數元素的膜、合金膜、或氮化物膜來形成第三電極613。
接下來，將參照第7圖、第8A及8B圖、第9A至9C圖、及第10圖來說明包括氧化物半導體膜607的絕緣閘極電晶體之操作。
第7圖為顯示在此實施例中之包括氧化物半導體膜的絕緣閘極電晶體之剖面圖。氧化物半導體膜(OS)及源極電極(S)堆疊在汲極電極(D)上方。閘極絕緣膜(GI)設置在汲極電極、氧化物半導體膜、及源極電極上方，且分別的閘極電極(GE1)設置在其上方。
第8A及8B圖為第7圖之剖面A-A’的能帶圖(示意圖)。第8A圖繪示其中源極的電壓與汲極的相同(VD=0 V)的情況。第8B圖繪示其中供應相關於源極的電壓之正電位(VD>0)至汲極的情況。
第9A及9B圖為第7圖之剖面B-B’的能帶圖(示意圖)。第9A圖繪示其中供應正電位(+VG)至閘極的情況，亦即，閘極(GE1)流動在源極與汲極之間的啓通狀態(導通狀態)。第9B圖繪示供應負電壓(-VG)至閘極(GE1)的情況，亦即，關閉狀態(非導通狀態，少數載子不流動的狀態)。
第10圖繪示真空能階、金屬的工作函數(ΦM)、及氧化物半導體膜之電子親和力(χ)之間的關係。
金屬退化，並且費米能階位在導通帶之中。另一方面，傳統的氧化物半導體膜一般為n型半導體裝置膜。在那個情況中之費米能階(Ef)與在帶隙中央的本質費米能階(Ei)隔著一段距離且位在導通帶附近。注意到已知氧化物半導體膜中之氫的部份充當施體，其為使氧化物半導體具有n型傳導性的因素之一。
相反地，根據此實施例的氧化物半導體膜為藉由下列方式而獲得的本質(i型)氧化物半導體：為了高度純化而從氧化物半導體膜移除為n型雜質之氫，使氧化物半導體膜盡可能少地含有非其之主要成分的雜質元素。換言之，根據此實施例中之氧化物半導體膜為非藉由添加雜質而藉由盡可能地移除雜質(如氫、水、羥基、或氫化物)而得之高度純化i型(本質)半導體膜或實質上本質氧化物半導體膜。因此，費米能階(Ef)可與本質費米能階(Ei)相同。
在帶隙(Eg)為3.15 eV的情況中，氧化物半導體膜的電子親和力(χ)據稱為4.3 eV。包括在源極電極和汲極電極中之鈦(Ti)的工作函數實質上等於氧化物半導體的電子親和力(χ)。在此情況中，電子之肖特基能障不會形成在金屬與氧化物半導體膜之間的界面。
亦即，在金屬的工作函數(ΦM)等於氧化物半導體膜的電子親和力(χ)且金屬與氧化物半導體膜互相接觸的情況中，會獲得第8A圖中所示之能帶圖(示意圖)。
在第8B圖中，黑點(‧)表示電子。當供應正電位至汲極時，電子跨過能障(h)並注入氧化物半導體膜中，並且朝汲極流動。在此情況中，能障(h)的高度隨閘極電壓和汲極電壓而變。當供應正汲極電壓時，能障的高度小於第8A圖中之無供應電壓的能障高度，亦即，小於帶隙(Eg)的1/2。
此時，如第9A圖中所示，電子沿著在閘極絕緣膜與高度純化氧化物半導體膜之間的界面處的氧化物半導體膜側之最低部分移動，其為能量穩定。
在第9B圖中，當供應負電位至閘極電極(GE1)時，實質上不存在作為少數載子的電洞，所以電流值實質上接近零。
例如，即使在具有1×104 μm的通道寬度W及3μm的通道長度之絕緣閘極電晶體中，在室溫之關閉狀態電流可為1×10-13 A或更少，其為極低，且次臨限擺幅(S值)可為0.1 V/dec(其中有100 nm厚的閘極絕緣層)。
如上述般高度純化氧化物半導體膜以盡可能少地含有非其之主要成分的雜質(如氫、水、羥基、或氫化物)，以在合意方式中操作絕緣閘極電晶體。尤其，可減少關閉電流。
在其中與基板實質上平行地形成通道的橫向絕緣閘極電晶體中，除了通道外需要設置源極和汲極。有鑑於此，由橫向絕緣閘極電晶體所佔據之基板的面積增加，這防止微製造。相反地，在垂直絕緣閘極電晶體中，源極、通道、和汲極為堆疊，所以可減少佔據基板表面的面積。故可最小化絕緣閘極電晶體。
另外，可藉由氧化物半導體膜之厚度來控制垂直絕緣閘極電晶體的通道長度；因此，絕緣閘極電晶體可藉由減少氧化物半導體膜607的厚度而具有較小的通道長度。可藉由減少通道長度來減少源極、通道、和汲極的串聯電阻，藉此可增加絕緣閘極電晶體的啓通狀態電流及場效遷移率。此外，在此實施例中之絕緣閘極電晶體的閘極電極為環形並可增加通道寬度，所以可增加啓通狀態電流。還有，包括具有減少氫濃度之高度純化氧化物半導體膜的絕緣閘極電晶體具有極低的關閉狀態電流，並因而設定在絕緣狀態中，其中當絕緣閘極電晶體為關閉時幾乎沒有電流流動。依此，即使當減少氧化物半導體膜的厚度以致減少垂直絕緣閘極電晶體的通道長度時，絕緣閘極電晶體在非導通狀態中幾乎沒有關閉狀態電流。
藉由使用氫濃度減少之高度純化氧化物半導體膜，可製造出一種絕緣閘極電晶體，其在高速操作，可在電晶體啓通時流動大量電流，且在電晶體關閉時幾乎沒有流動電流。
注意到於此實施例中參照各圖所述者可適當地與其他實施例中所述者自由地結合或以其取代之。
(實施例4)
在此實施例中，將說明在上述實施例的任何者中說明並作用為閘流體的半導體裝置之應用。在上述實施例中所述的半導體裝置可用為，例如，電子裝置(如可顯示影像之顯示器，如電腦)中之電池電力調節器；及針對電磁爐或載具(如腳踏車)設置的電力調節器，其由固定電源的電力所驅動。
注意到電力調節器意指以預定觸發信號供應電流至負載的裝置。
將參照第11A至11C圖說明包括半導體裝置之電力調節器的應用實例。
第11A圖繪示作為包括半導體裝置之電力調節器的應用實例之電磁爐1000。電磁爐1000藉由使用由流經線圈單元1001之電流所產生的電磁感應加熱烹煮裝置及之類。此外，電磁爐1000包括用以供應流經線圈單元1001之電流的電池1002及電力調節器1003，以及用以充電電池1002的太陽能電池1004。注意到第11A圖繪示太陽能電池1004作為充電電池1002的機構；替代地，可藉由另一機構充電電池1002。由於包括作用為閘流體的半導體裝置的電力調節器1003包括絕緣閘極電晶體(其包括氧化物半導體層)，可減少關閉狀態電流，且可在電磁爐1000不執行加熱時實現耗電量的減少。
第11B圖繪示作為包括半導體裝置之電力調節器的應用實例之電動腳踏車1010。電動腳踏車1010在電流流經馬達單元1011時獲得電力。此外，電動腳踏車1010包括用以供應流經馬達單元1011之電流的電池1012及電力調節器1013。注意到充電電池1012的機構並未繪示在第11B圖中；可藉由額外設置的發電機或之類來充電電池1012。由於包括作用為閘流體的半導體裝置的電力調節器1013包括絕緣閘極電晶體(其包括氧化物半導體層)，可減少關閉狀態電流，且可在電動腳踏車1010不運作時實現耗電量的減少。注意到在第11B圖中繪示一踏板；然而，非一定得設置踏板。
第11C圖繪示作為包括半導體裝置之電力調節器的應用實例之電動車1020。電動車1020在電流流經馬達單元1021時獲得電力。此外，電動車1020包括用以供應流經馬達單元1021之電流的電池1022及電力調節器1023。注意到充電電池1022的機構並未繪示在第11C圖中；可藉由額外設置的發電機或之類來充電電池1022。由於包括作用為閘流體的半導體裝置的電力調節器1023包括絕緣閘極電晶體(其包括氧化物半導體層)，可減少關閉狀態電流，且可在電動車1020不運作時實現耗電量的減少。
注意到於此實施例中參照各圖所述者可適當地與其他實施例中所述者自由地結合或以其取代之。
此申請案依據於2009年11月13日向日本專利局申請的日本專利申請案序號2009-259900，其全部內容以引用方式併於此。
101．．．絕緣閘極電晶體
102．．．絕緣閘極電晶體
103．．．絕緣閘極電晶體
104．．．絕緣閘極電晶體
105．．．絕緣閘極電晶體
106．．．絕緣閘極電晶體
107．．．絕緣閘極電晶體
108．．．絕緣閘極電晶體
109．．．絕緣閘極電晶體
110．．．電容器
111．．．電阻器
112．．．佈線
113．．．佈線
114．．．佈線
115．．．記憶體電路
116．．．反向器電路
117．．．負載
200．．．緩衝器電路
201．．．緩衝器電路
210．．．絕緣閘極電晶體
211．．．絕緣閘極電晶體
212．．．絕緣閘極電晶體
213．．．絕緣閘極電晶體
220．．．絕緣閘極電晶體
221．．．絕緣閘極電晶體
222．．．絕緣閘極電晶體
223．．．絕緣閘極電晶體
601．．．基板
603．．．絕緣膜
605．．．電極
607．．．氧化物半導體膜
609．．．電極
611．．．閘極絕緣膜
613．．．電極
617．．．絕緣膜
625．．．佈線
629．．．佈線
631．．．佈線
645．．．絕緣閘極電晶體
1000．．．電磁爐
1001．．．線圈單元
1002．．．電池
1003．．．電力調節器
1004．．．太陽能電池
1010．．．電動腳踏車
1011．．．馬達單元
1012．．．電池
1013．．．電力調節器
1020．．．電動車
1021．．．馬達單元
1022．．．電池
1023．．．電力調節器
1100．．．閘流體
1101．．．npn電晶體
1102．．．pnp電晶體
1103．．．佈線
1104．．．佈線
在附圖中：
第1圖繪示根據本發明之一實施例的半導體裝置；
第2A及2B圖各繪示根據本發明之一實施例的半導體裝置；
第3A至3C圖繪示根據本發明之一實施例的半導體裝置；
第4A至4C圖繪示根據本發明之一實施例的半導體裝置；
第5A及5B圖各繪示根據本發明之一實施例的半導體裝置；
第6A及6B圖繪示根據本發明之一實施例的半導體裝置；
第7圖繪示根據本發明之一實施例的半導體裝置；
第8A及8B圖繪示根據本發明之一實施例的半導體裝置；
第9A及9B圖繪示根據本發明之一實施例的半導體裝置；
第10圖繪示根據本發明之一實施例的半導體裝置；
第11A至11C圖各繪示半導體裝置之應用實例；以及
第12圖繪示閘流體。
101．．．絕緣閘極電晶體
102．．．絕緣閘極電晶體
103．．．絕緣閘極電晶體
104．．．絕緣閘極電晶體
105．．．絕緣閘極電晶體
106．．．絕緣閘極電晶體
107．．．絕緣閘極電晶體
108．．．絕緣閘極電晶體
109．．．絕緣閘極電晶體
110．．．電容器
111．．．電阻器
112．．．佈線
113．．．佈線
114．．．佈線
115．．．記憶體電路
116．．．反向器電路
VGG．．．第一高電源電位
VDD．．．第二高電源電位
VSS．．．第一低電源電位
VSS2．．．第二低電源電位

Claims (19)

  1. 一種半導體裝置，包含：第一至第九絕緣閘極電晶體；一第一電容器；一第一高電源電位供應至其之一第一佈線；一第二高電源電位供應至其之一第二佈線；一第一低電源電位供應至其之一第三佈線；以及一第二低電源電位供應至其之一第四佈線，其中該第一絕緣閘極電晶體之一閘極電連接至一輸入端子，該第一絕緣閘極電晶體之一第一端子電連接至該第三佈線，以及該第一絕緣閘極電晶體之一第二端子電連接至該第二絕緣閘極電晶體之一第一端子，其中該第二絕緣閘極電晶體之一閘極電連接至該第七絕緣閘極電晶體之一第一端子及該第八絕緣閘極電晶體之一第一端子；以及該第二絕緣閘極電晶體之一第二端子電連接至該第三絕緣閘極電晶體之一第一端子、該第四絕緣閘極電晶體之一第一端子、及該第六絕緣閘極電晶體之一閘極，其中該第三絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第三絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第四絕緣閘極電晶體之一閘極電連接至該第五絕緣閘極電晶體之一第一端子、該第六絕緣閘極電晶體之一第一端子、該電容器之一第一電極、該第八絕緣閘極電 晶體之一閘極、及該第九絕緣閘極電晶體之一閘極；以及該第四絕緣閘極電晶體之一第二端子電連接至該第三佈線，其中該第五絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第五絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第六絕緣閘極電晶體之一第二端子電連接至該第三佈線，其中該第七絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第七絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第八絕緣閘極電晶體之一第二端子電連接至該第三佈線，其中該第九絕緣閘極電晶體之一第一端子電連接至一輸出端子，以及該第九絕緣閘極電晶體之一第二端子電連接至該第四佈線，以及其中該電容器的一第二電極電連接至該第三佈線。
  2. 一種半導體裝置，包含：第一至第九絕緣閘極電晶體；一電容器；一第一高電源電位供應至其之一第一佈線；一第二高電源電位供應至其之一第二佈線；一第一低電源電位供應至其之一第三佈線；以及一第二低電源電位供應至其之一第四佈線， 其中該第一絕緣閘極電晶體之一閘極電連接至一輸入端子，該第一絕緣閘極電晶體之一第一端子電連接至該第三佈線，以及該第一絕緣閘極電晶體之一第二端子電連接至該第二絕緣閘極電晶體之一第一端子，其中該第二絕緣閘極電晶體之一閘極電連接至該第七絕緣閘極電晶體之一第一端子及該第八絕緣閘極電晶體之一第一端子；以及該第二絕緣閘極電晶體之一第二端子電連接至該第三絕緣閘極電晶體之一第一端子、該第四絕緣閘極電晶體之一第一端子、及該第六絕緣閘極電晶體之一閘極，其中該第三絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第三絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第四絕緣閘極電晶體之一閘極電連接至該第五絕緣閘極電晶體之一第一端子、該第六絕緣閘極電晶體之一第一端子、該電容器之一第一電極、該第八絕緣閘極電晶體之一閘極、及該第九絕緣閘極電晶體之一閘極；以及該第四絕緣閘極電晶體之一第二端子電連接至該第三佈線，其中該第五絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第五絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第六絕緣閘極電晶體之一第二端子電連接至該第三佈線， 其中該第七絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第七絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第八絕緣閘極電晶體之一第二端子電連接至該第三佈線，其中該第九絕緣閘極電晶體之一第一端子電連接至一輸出端子，以及該第九絕緣閘極電晶體之一第二端子電連接至該第四佈線，其中該電容器的一第二電極電連接至該第三佈線，以及其中該第一至第九絕緣閘極電晶體各具有使用一氧化物半導體所形成之一半導體層。
  3. 一種半導體裝置，包含：第一至第九絕緣閘極電晶體；一電容器；一緩衝器電路；一第一高電源電位供應至其之一第一佈線；一第二高電源電位供應至其之一第二佈線；一第一低電源電位供應至其之一第三佈線；以及一第二低電源電位供應至其之一第四佈線，其中該第一絕緣閘極電晶體之一閘極電連接至一輸入端子，該第一絕緣閘極電晶體之一第一端子電連接至該第三佈線，以及該第一絕緣閘極電晶體之一第二端子電連接至該第二絕緣閘極電晶體之一第一端子， 其中該第二絕緣閘極電晶體之一閘極電連接至該第七絕緣閘極電晶體之一第一端子及該第八絕緣閘極電晶體之一第一端子；以及該第二絕緣閘極電晶體之一第二端子電連接至該第三絕緣閘極電晶體之一第一端子、該第四絕緣閘極電晶體之一第一端子、及該第六絕緣閘極電晶體之一閘極，其中該第三絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第三絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第四絕緣閘極電晶體之一閘極電連接至該第五絕緣閘極電晶體之一第一端子、該第六絕緣閘極電晶體之一第一端子、該電容器之一第一電極、該第八絕緣閘極電晶體之一閘極、及該第九絕緣閘極電晶體之一閘極；以及該第四絕緣閘極電晶體之一第二端子電連接至該第三佈線，其中該第五絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第五絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第六絕緣閘極電晶體之一第二端子電連接至該第三佈線，其中該第七絕緣閘極電晶體之一閘極電連接至該第一佈線，以及該第七絕緣閘極電晶體之一第二端子電連接至該第二佈線，其中該第八絕緣閘極電晶體之一第二端子電連接至該 第三佈線，其中該第九絕緣閘極電晶體之一第一端子電連接至一輸出端子，以及該第九絕緣閘極電晶體之一第二端子電連接至該第四佈線，其中該電容器的一第二電極電連接至該第三佈線，其中該第一至第九絕緣閘極電晶體各具有使用一氧化物半導體所形成之一半導體層，以及其中在該第四絕緣閘極電晶體的該閘極、該第五絕緣閘極電晶體的該第一端子、該第六絕緣閘極電晶體的該第一端子、該電容器之該第一電極、及該第八絕緣閘極電晶體的該閘極電連接之一節點的一電位係經由該緩衝器電路供應至該第九絕緣閘極電晶體的該閘極。
  4. 如申請專利範圍第1項、第2項及第3項中之任一項所述之半導體裝置，進一步包含一電阻器，其中該電阻器之一第一端子電連接至該第一絕緣閘極電晶體之該閘極，以及該電阻器之一第二端子電連接至該第三佈線。
  5. 如申請專利範圍第2項或第3項所述之半導體裝置，其中由二次離子質譜偵測到之在該氧化物半導體中之氫濃度為1×1016/cm3或更少。
  6. 如申請專利範圍第2項或第3項所述之半導體裝置，其中該氧化物半導體之載子濃度少於1×1014/cm3。
  7. 如申請專利範圍第1項、第2項及第3項中之任一項所述之半導體裝置，其中該第一高電源電位及該第二高 電源電位為相同電位。
  8. 如申請專利範圍第3項所述之半導體裝置，其中該緩衝器電路包括第十至第十三絕緣閘極電晶體，其中該第十絕緣閘極電晶體的一閘極電連接至該第一佈線，該第十絕緣閘極電晶體的一第一端子電連接至該第二佈線，以及該第十絕緣閘極電晶體的一第二端子電連接至該第十一絕緣閘極電晶體的一第一端子及該第十三絕緣閘極電晶體的一閘極，其中該第十一絕緣閘極電晶體的一閘極電連接至該第四絕緣閘極電晶體的該閘極、該第五絕緣閘極電晶體的該第一端子、該第六絕緣閘極電晶體的該第一端子、該電容器的該第一電極、及該第八絕緣閘極電晶體的該閘極；以及該第十一絕緣閘極電晶體的一第二端子電連接至該第三佈線，其中該第十二絕緣閘極電晶體的一閘極電連接至該第一佈線，該第十二絕緣閘極電晶體的一第一端子電連接至該第二佈線，以及該第十二絕緣閘極電晶體的一第二端子電連接至該第十三絕緣閘極電晶體的一第一端子及該第九絕緣閘極電晶體的該閘極，以及其中該第十三絕緣閘極電晶體的一第二端子電連接至該第三佈線。
  9. 如申請專利範圍第3項所述之半導體裝置，其中該緩衝器電路包括第十至第十三絕緣閘極電晶 體，其中該第十絕緣閘極電晶體的一閘極電連接至該第二絕緣閘極電晶體的該閘極、該第七絕緣閘極電晶體的該第一端子、及該第八絕緣閘極電晶體的該第一端子；該第十絕緣閘極電晶體的一第一端子電連接至該第二佈線，以及該第十絕緣閘極電晶體的一第二端子電連接至該第十一絕緣閘極電晶體的一第一端子及該第十三絕緣閘極電晶體的一閘極，其中該第十一絕緣閘極電晶體的一閘極電連接至該第四絕緣閘極電晶體的該閘極、該第五絕緣閘極電晶體的該第一端子、該第六絕緣閘極電晶體的該第一端子、該電容器的該第一電極、該第八絕緣閘極電晶體的該閘極、及該第十二絕緣閘極電晶體的閘極；以及該第十一絕緣閘極電晶體的一第二端子電連接至該第三佈線，其中該第十二絕緣閘極電晶體的一第一端子電連接至該第二佈線，以及該第十二絕緣閘極電晶體的一第二端子電連接至該第十三絕緣閘極電晶體的一第一端子及該第九絕緣閘極電晶體的該閘極，以及其中該第十三絕緣閘極電晶體的一第二端子電連接至該第三佈線。
  10. 一種半導體裝置，包含：第一佈線與第二佈線；以及第一至第九電晶體，該第一至該第九電晶體之各者包含閘極、第一端子、及第二端子， 其中該第一佈線連接至該第一電晶體之該閘極，其中該第一電晶體之該第一端子連接至該第二電晶體之該第一端子，其中該第二電晶體之該第二端子連接至該第三電晶體之該第一端子、連接至該第四電晶體之該第一端子、及連接至該第六電晶體之該閘極，其中該第四電晶體之該閘極連接至該第六電晶體之該第一端子、連接至該第五電晶體之該第一端子、連接至該第八電晶體之該閘極、及連接至該第二佈線，其中該第二電晶體之該閘極、該第七電晶體之該第一端子、及該第八電晶體之該第一端子連接至另一者，其中該半導體裝置係組態以使施加至該第一電晶體之該第二端子、施加至該第四電晶體之該第二端子、施加至該第六電晶體之該第二端子、及施加至該第八電晶體之該第二端子的電位各自低於施加至該第三電晶體之該第二端子與該閘極、施加至該第五電晶體之該第二端子與該閘極、及施加至該第七電晶體之該第二端子與該閘極的電位之任一者，以及其中該半導體裝置係組態以將輸出自該第二佈線之信號傳送至該第九電晶體之該閘極。
  11. 如申請專利範圍第10項所述之半導體裝置，更包含：電阻器，連接至該第一電晶體之該閘極。
  12. 如申請專利範圍第10項所述之半導體裝置，更包 含：電容器，連接至該第五電晶體之該第一端子。
  13. 一種半導體裝置，包含：第一至第五佈線；以及第一至第九電晶體，該第一至該第九電晶體之各者包含閘極、第一端子、及第二端子，其中該第一佈線連接至該第一電晶體之該閘極，其中該第一電晶體之該第一端子連接至該第二電晶體之該第一端子，其中該第二電晶體之該第二端子連接至該第三電晶體之該第一端子、連接至該第四電晶體之該第一端子、及連接至該第六電晶體之該閘極，其中該第四電晶體之該閘極連接至該第六電晶體之該第一端子、連接至該第五電晶體之該第一端子、連接至該第八電晶體之該閘極、及連接至該第二佈線，其中該第二電晶體之該閘極、該第七電晶體之該第一端子、及該第八電晶體之該第一端子連接至另一者，其中該第三佈線連接至該第一電晶體之該第二端子、連接至該第四電晶體之該第二端子、連接至該第六電晶體之該第二端子、及連接至該第八電晶體之該第二端子，其中該第四佈線連接至該第三電晶體之該第二端子、連接至該第五電晶體之該第二端子、及連接至該第七電晶體之該第二端子，其中該第五佈線連接至該第三電晶體之該閘極、連接 至該第五電晶體之該閘極、及連接至該第七電晶體之該閘極，以及其中該半導體裝置係組態以將輸出自該第二佈線之信號傳送至該第九電晶體之該閘極。
  14. 如申請專利範圍第13項所述之半導體裝置，更包含：電阻器，介於該第一電晶體之該閘極與該第三佈線間。
  15. 如申請專利範圍第13項所述之半導體裝置，更包含：電容器，介於該第五電晶體之該第一端子與該第三佈線間。
  16. 如申請專利範圍第13項所述之半導體裝置，其中該第三佈線係組態以被供應以低電源電位，其中該第四佈線係組態以被供應以第一高電源電位，以及其中該第五佈線係組態以被供應以第二高電源電位。
  17. 如申請專利範圍第10或13項所述之半導體裝置，其中該第一至該第九電晶體的任一者包含形成在氧化物半導體層中的通道區域。
  18. 如申請專利範圍第10或13項所述之半導體裝置，該半導體裝置可實現閘流體的功能。
  19. 如申請專利範圍第10或13項所述之半導體裝 置，該半導體裝置為電力調節器。
TW099138825A 2009-11-13 2010-11-11 半導體裝置 TWI555134B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009259900 2009-11-13

Publications (2)

Publication Number Publication Date
TW201138027A TW201138027A (en) 2011-11-01
TWI555134B true TWI555134B (zh) 2016-10-21

Family

ID=43991512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099138825A TWI555134B (zh) 2009-11-13 2010-11-11 半導體裝置

Country Status (5)

Country Link
US (2) US8334719B2 (zh)
JP (2) JP5667840B2 (zh)
KR (1) KR101721850B1 (zh)
TW (1) TWI555134B (zh)
WO (1) WO2011058852A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058852A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101830196B1 (ko) 2010-02-12 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
WO2013160941A1 (ja) 2012-04-25 2013-10-31 パナソニック株式会社 シフトレジスタ及び表示装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI605593B (zh) * 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
US9106223B2 (en) * 2013-05-20 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
KR20150081871A (ko) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 표시 장치
JP6612056B2 (ja) * 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
US10798179B2 (en) * 2017-02-01 2020-10-06 Amazon Technologies, Inc. Service endpoint interconnect in a virtual private gateway
US11777502B2 (en) * 2019-03-29 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device formed using unipolar transistor
US11228312B1 (en) * 2020-07-15 2022-01-18 Qualcomm Incorporated Wide voltage range level shifter with reduced duty cycle distortion across operating conditions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665987A (en) * 1992-10-27 1997-09-09 Toyo Denki Seizo Kabushiki Kaisha Insulated gate static induction thyristor with a split gate type shorted cathode structure
US5682047A (en) * 1995-06-07 1997-10-28 Lsi Logic Corporation Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection
US20060011940A1 (en) * 1998-06-05 2006-01-19 Farid Nemati Thyristor-type memory device

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189029A (ja) * 1984-03-08 1985-09-26 Rohm Co Ltd 電源オンリセツト回路
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE3583897D1 (de) * 1984-06-22 1991-10-02 Hitachi Ltd Halbleiterschalter.
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03206709A (ja) * 1990-01-08 1991-09-10 Nec Corp パワーオン・リセット回路
JP3190057B2 (ja) 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
US5381026A (en) 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3388705B2 (ja) 1998-06-04 2003-03-24 シャープ株式会社 半導体装置及び点弧用ソリッドステートリレー
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284574A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 絶縁ゲート付き半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6624680B2 (en) * 2000-12-29 2003-09-23 Texas Instruments Incorporated Reduction of propagation delay dependence on supply voltage in a digital circuit
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003332446A (ja) * 2002-05-13 2003-11-21 Renesas Technology Corp 電力型半導体装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7224204B2 (en) * 2005-03-08 2007-05-29 Linear Technology Corporation Method and circuit for driving a gate of a MOS transistor negative
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4696964B2 (ja) 2005-07-15 2011-06-08 ソニー株式会社 メモリ用の半導体装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5128102B2 (ja) 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4929834B2 (ja) * 2006-05-18 2012-05-09 富士通セミコンダクター株式会社 ラッチ回路
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN101878592B (zh) * 2007-12-28 2012-11-07 夏普株式会社 半导体装置和显示装置
JP2009181979A (ja) * 2008-01-29 2009-08-13 Sony Corp 半導体装置の製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101785236B1 (ko) 2008-11-28 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
WO2011058852A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665987A (en) * 1992-10-27 1997-09-09 Toyo Denki Seizo Kabushiki Kaisha Insulated gate static induction thyristor with a split gate type shorted cathode structure
US5682047A (en) * 1995-06-07 1997-10-28 Lsi Logic Corporation Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection
US20060011940A1 (en) * 1998-06-05 2006-01-19 Farid Nemati Thyristor-type memory device

Also Published As

Publication number Publication date
US8947153B2 (en) 2015-02-03
TW201138027A (en) 2011-11-01
US20110115545A1 (en) 2011-05-19
JP5667840B2 (ja) 2015-02-12
JP2012235156A (ja) 2012-11-29
WO2011058852A1 (en) 2011-05-19
JP5097868B2 (ja) 2012-12-12
KR20120093339A (ko) 2012-08-22
US20130056763A1 (en) 2013-03-07
JP2011124560A (ja) 2011-06-23
KR101721850B1 (ko) 2017-03-31
US8334719B2 (en) 2012-12-18

Similar Documents

Publication Publication Date Title
TWI555134B (zh) 半導體裝置
JP6681952B2 (ja) 表示装置
JP5702886B1 (ja) トランジスタ
Seok et al. Achieving high performance oxide TFT-based inverters by use of dual-gate configurations with floating and biased secondary gates
US20180240821A1 (en) Integration of silicon thin-film transistors and metal-oxide thin film transistors
US9571099B2 (en) Electronic device comprising multiplexer and driving method thereof
CN105637637B (zh) 半导体装置
JP5701015B2 (ja) 半導体デバイスの駆動方法
US20130240875A1 (en) Semiconductor device and method for manufacturing the same
KR102609662B1 (ko) 반도체 장치
Sunamura et al. Enhanced drivability of high-V bd dual-oxide-based complementary BEOL-FETs for compact on-chip pre-driver applications
Muir et al. A Novel Pixel Control Circuit Containing Non-linear Resistors and Thin Film Transistors for Active Matrix Flat Panel Displays
Liu et al. High-Voltage a-Si TFTs Using Dual-Gate With a Common Gate Structure by Channel Electrons Concentration Regulation
JP2019117882A (ja) 半導体装置および当該半導体装置を有する電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees