JP5097868B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5097868B2
JP5097868B2 JP2012161389A JP2012161389A JP5097868B2 JP 5097868 B2 JP5097868 B2 JP 5097868B2 JP 2012161389 A JP2012161389 A JP 2012161389A JP 2012161389 A JP2012161389 A JP 2012161389A JP 5097868 B2 JP5097868 B2 JP 5097868B2
Authority
JP
Japan
Prior art keywords
transistor
insulated gate
gate transistor
wiring
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012161389A
Other languages
English (en)
Other versions
JP2012235156A (ja
Inventor
潤 小山
一徳 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012161389A priority Critical patent/JP5097868B2/ja
Publication of JP2012235156A publication Critical patent/JP2012235156A/ja
Application granted granted Critical
Publication of JP5097868B2 publication Critical patent/JP5097868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Thyristors (AREA)
  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

本発明は、半導体装置、またはその駆動方法に関する。
また、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。例えば、表示装置や、集積回路は半導体装置に含まれる。
パワーデバイスとして知られているサイリスタは、単結晶シリコン基板内に形成され、電
流等のトリガー信号により、導通状態を保持する構成となっている（例えば特許文献１を
参照）。
サイリスタは、ｐ型半導体層とｎ型半導体層を交互に配置したｐｎｐｎ層で構成され、等
価回路で表すと、ｎｐｎ構造のバイポーラトランジスタ（以下ｎｐｎ型トランジスタとい
う）と、ｐｎｐ構造のバイポーラトランジスタ（以下ｐｎｐ型トランジスタ）で構成され
る。具体的な回路構成について、図１２に示す。
図１２は、ｎｐｎ型トランジスタ１１０１、ｐｎｐ型トランジスタ１１０２を有するサイ
リスタ１１００を示している。サイリスタ１１００における、ｎｐｎ型トランジスタ１１
０１のエミッタ端子は高電源電位ＶＤＤが供給される配線１１０３に接続され、ｎｐｎ型
トランジスタ１１０１のコレクタ端子はトリガー信号が供給される入力端子ＩＮ及びｐｎ
ｐ型トランジスタ１１０２のベース端子に接続され、ｎｐｎ型トランジスタ１１０１のベ
ース端子がｐｎｐ型トランジスタ１１０２のコレクタ端子に接続され、ｐｎｐ型トランジ
スタ１１０２のエミッタ端子は低電源電位ＶＳＳが供給される配線１１０４に接続される
。
図１２のサイリスタの動作について簡単に述べる。トリガー信号がＬ信号（低レベル信号
、低電位信号ともいう）になると、ｐｎｐ型トランジスタ１１０２のコレクタ端子とエミ
ッタ端子との間が非導通状態（オフ状態ともいう）となり、ｐｎｐ型トランジスタ１１０
２のコレクタ端子を流れる電流（以下、コレクタ電流）もほとんど検出されない。その結
果、ｎｐｎ型トランジスタ１１０１のベース端子を流れる電流（以下ベース電流）がほと
んど検出されないため、ｎｐｎ型トランジスタ１１０１もオフ状態となり、配線１１０３
と配線１１０４の間に電流はほとんど流れない。また、トリガー信号がＨ信号（高レベル
信号、高電位信号ともいう）になると、ｐｎｐ型トランジスタ１１０２のコレクタ端子と
エミッタ端子との間が導通状態（オン状態ともいう）となり、ｐｎｐ型トランジスタ１１
０２のコレクタ端子にコレクタ電流が検出される。その結果、ｎｐｎ型トランジスタ１１
０１のベース電流が流れることとなり、ｎｐｎ型トランジスタ１１０１が導通状態となる
。ｎｐｎ型トランジスタ１１０１が導通状態となると、ｎｐｎ型トランジスタ１１０１の
コレクタ電流が検出され、ｐｎｐ型トランジスタ１１０２の導通状態が継続することとな
る。そしてサイリスタ１１００は、ｎｐｎ型トランジスタ１１０１のコレクタ電流にｐｎ
ｐ型トランジスタ１１０２のコレクタ電流が加算された大電流を配線１１０３と配線１１
０４の間に流すといった特性を有している。
特開平１１−３５４７７４号公報
図１２に示すサイリスタでは、単結晶半導体基板内にｐｎ接合を組み合わせて構成するた
め、絶縁ゲート型トランジスタ（ＩＧＦＥＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌ
ｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、またはＭＩＳＦＥＴ：Ｍｅｔａｌ Ｉｎｓｕ
ｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓ
ｔｏｒともいう）を形成するプロセスと組み合わせて形成する場合、プロセスの複雑化を
招くこととなる。また、半導体層として珪素膜を形成して構成された絶縁ゲート型トラン
ジスタである薄膜トランジスタでサイリスタを形成する場合、印加する電圧への耐圧等の
問題があり、所望の機能が得られないといった問題がある。
そこで本発明の一形態は、プロセスの複雑化を招くことなく、サイリスタとしての機能を
実現することの出来る半導体装置を提供することを課題の一とする。
本発明の一態様は、第１乃至第９絶縁ゲート型トランジスタ、容量素子、第１の高電源電
位が供給される第１の配線、第２の高電源電位が供給される第２の配線、及び低電源電位
が供給される第３の配線を有し、第１絶縁ゲート型トランジスタは、ゲートが入力端子に
電気的に接続され、第１端子が第３の配線に電気的に接続され、第２端子が第２絶縁ゲー
ト型トランジスタの第１端子に電気的に接続され、第２絶縁ゲート型トランジスタは、ゲ
ートが第７絶縁ゲート型トランジスタの第１端子及び第８絶縁ゲート型トランジスタの第
１端子に電気的に接続され、第２端子が、第３絶縁ゲート型トランジスタの第１端子、第
４絶縁ゲート型トランジスタの第１端子、及び第６絶縁ゲート型トランジスタのゲートに
電気的に接続され、第３絶縁ゲート型トランジスタは、ゲートが第１の配線に電気的に接
続され、第２端子が第２の配線に電気的に接続され、第４絶縁ゲート型トランジスタは、
ゲートが第５絶縁ゲート型トランジスタの第１端子、第６絶縁ゲート型トランジスタの第
１端子、容量素子の第１電極、第８絶縁ゲート型トランジスタのゲート、及び第９絶縁ゲ
ート型トランジスタのゲートに電気的に接続され、第２端子が第３の配線に電気的に接続
され、第５絶縁ゲート型トランジスタは、ゲートが第１の配線に電気的に接続され、第２
端子が第２の配線に電気的に接続され、第６絶縁ゲート型トランジスタは、第２端子が第
３の配線に電気的に接続され、第７絶縁ゲート型トランジスタは、ゲートが第１の配線に
電気的に接続され、第２端子が第２の配線に電気的に接続され、第８絶縁ゲート型トラン
ジスタは、第２端子が第３の配線に電気的に接続され、第９絶縁ゲート型トランジスタは
、第１端子が出力端子に電気的に接続され、第２端子が第３の配線に電気的に接続され、
容量素子は、第２電極が第３の配線に電気的に接続されている半導体装置である。
本発明の一態様において、第１乃至第９絶縁ゲート型トランジスタの半導体層は、酸化物
半導体で構成される半導体装置でもよい。
本発明の一態様において、抵抗素子を有し、抵抗素子は、第１端子が第１絶縁ゲート型ト
ランジスタのゲートに電気的に接続され、第２端子が第３の配線に電気的に接続される半
導体装置でもよい。
本発明の一態様において、酸化物半導体は、二次イオン質量分析法で検出される水素濃度
が１×１０１６／ｃｍ３以下である半導体装置でもよい。
本発明の一態様において、酸化物半導体は、キャリア濃度が１×１０１４／ｃｍ３未満で
ある半導体装置でもよい。
本発明の一態様において、第４絶縁ゲート型トランジスタのゲート、第５絶縁ゲート型ト
ランジスタの第１端子、第６絶縁ゲート型トランジスタの第１端子、容量素子の第１電極
、及び第８絶縁ゲート型トランジスタのゲートが電気的に接続されたノードの電位は、バ
ッファ回路を介して、第９絶縁ゲート型トランジスタのゲートに供給される半導体装置で
もよい。
本発明の一態様において、バッファ回路は、第１０乃至第１３絶縁ゲート型トランジスタ
を有し、第１０絶縁ゲート型トランジスタは、ゲートが第１の配線に電気的に接続され、
第１端子が第２の配線に電気的に接続され、第２端子が第１１絶縁ゲート型トランジスタ
の第１端子及び第１３絶縁ゲート型トランジスタのゲートに電気的に接続され、第１１絶
縁ゲート型トランジスタは、ゲートが第４絶縁ゲート型トランジスタのゲート、第５絶縁
ゲート型トランジスタの第１端子、第６絶縁ゲート型トランジスタの第１端子、容量素子
の第１電極、及び第８絶縁ゲート型トランジスタのゲートに電気的に接続され、第２端子
が第３の配線に電気的に接続され、第１２絶縁ゲート型トランジスタは、ゲートが第１の
配線に電気的に接続され、第１端子が第２の配線に電気的に接続され、第２端子が第１３
絶縁ゲート型トランジスタの第１端子及び第９絶縁ゲート型トランジスタのゲートに電気
的に接続され、第１３絶縁ゲート型トランジスタは、第２端子が第３の配線に電気的に接
続されている半導体装置でもよい。
本発明の一態様において、バッファ回路は、第１０乃至第１３絶縁ゲート型トランジスタ
を有し、第１０絶縁ゲート型トランジスタは、ゲートが第２絶縁ゲート型トランジスタの
ゲート、第７絶縁ゲート型トランジスタの第１端子、及び第８絶縁ゲート型トランジスタ
の第１端子に電気的に接続され、第１端子が第２の配線に電気的に接続され、第２端子が
第１１絶縁ゲート型トランジスタの第１端子及び第１３絶縁ゲート型トランジスタのゲー
トに電気的に接続され、第１１絶縁ゲート型トランジスタは、ゲートが第４絶縁ゲート型
トランジスタのゲート、第５絶縁ゲート型トランジスタの第１端子、第６絶縁ゲート型ト
ランジスタの第１端子、容量素子の第１電極、第８絶縁ゲート型トランジスタのゲート、
及び第１２絶縁ゲート型トランジスタのゲートに電気的に接続され、第２端子が第３の配
線に電気的に接続され、第１２絶縁ゲート型トランジスタは、第１端子が第２の配線に電
気的に接続され、第２端子が第１３絶縁ゲート型トランジスタの第１端子及び第９絶縁ゲ
ート型トランジスタのゲートに電気的に接続され、第１３絶縁ゲート型トランジスタは、
第２端子が第３の配線に電気的に接続されている半導体装置でもよい。
本発明の一態様において、第１の高電源電位と第２の高電源電位は、等電位である半導体
装置でもよい。
本発明の一形態によれば、プロセスの複雑化を招くことなく、印加する電圧への耐圧を向
上させ、サイリスタとしての機能を実現することの出来る半導体装置を提供することがで
きる。
本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 本発明の一態様の半導体装置を説明する図。 半導体装置の応用例を説明する図。 サイリスタを説明する図。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発
明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明
瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定
されない。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
（実施の形態１）
本実施の形態では、半導体装置の回路構成について図１乃至図４を参照して説明し、次
いで、その動作について説明していくことにする。
図１において、本実施の形態で示すサイリスタと同等の機能を有する半導体装置は、第
１絶縁ゲート型トランジスタ１０１、第２絶縁ゲート型トランジスタ１０２、第３絶縁ゲ
ート型トランジスタ１０３、第４絶縁ゲート型トランジスタ１０４、第５絶縁ゲート型ト
ランジスタ１０５、第６絶縁ゲート型トランジスタ１０６、第７絶縁ゲート型トランジス
タ１０７、第８絶縁ゲート型トランジスタ１０８、第９絶縁ゲート型トランジスタ１０９
、容量素子１１０、抵抗素子１１１を有する。半導体装置が有する各素子は、入力端子Ｉ
Ｎに供給されるトリガー信号、第１の配線１１２に供給される第１の高電源電位ＶＧＧ、
第２の配線１１３に供給される第２の高電源電位ＶＤＤ、第３の配線１１４に供給される
低電源電位ＶＳＳ（第１の低電源電位ということもある）によって、第９絶縁ゲート型ト
ランジスタ１０９の第１端子と第２端子との間を流れる電流を制御する。なお半導体装置
を構成する第１絶縁ゲート型トランジスタ乃至第９絶縁ゲート型トランジスタはｎチャネ
ル型の絶縁ゲート型トランジスタである。
第１絶縁ゲート型トランジスタ１０１は、ゲートが入力端子ＩＮに接続され、第１端子が
第３の配線１１４に接続され、第２端子が第２絶縁ゲート型トランジスタ１０２の第１端
子に接続される。第２絶縁ゲート型トランジスタ１０２は、ゲートが第７絶縁ゲート型ト
ランジスタ１０７の第１端子及び第８絶縁ゲート型トランジスタ１０８の第１端子に接続
され、第２端子が、第３絶縁ゲート型トランジスタ１０３の第１端子、第４絶縁ゲート型
トランジスタ１０４の第１端子、及び第６絶縁ゲート型トランジスタ１０６のゲートに接
続される。第３絶縁ゲート型トランジスタ１０３は、ゲートが第１の配線１１２に接続さ
れ、第２端子が第２の配線１１３に接続される。第４絶縁ゲート型トランジスタ１０４は
、ゲートが第５絶縁ゲート型トランジスタ１０５の第１端子、第６絶縁ゲート型トランジ
スタ１０６の第１端子、容量素子１１０の第１電極、第８絶縁ゲート型トランジスタ１０
８のゲート、及び第９絶縁ゲート型トランジスタ１０９のゲートに接続され、第２端子が
第３の配線１１４に接続される。第５絶縁ゲート型トランジスタ１０５は、ゲートが第１
の配線１１２に接続され、第２端子が第２の配線１１３に接続される。第６絶縁ゲート型
トランジスタ１０６は、第２端子が第３の配線１１４に接続される。第７絶縁ゲート型ト
ランジスタ１０７は、ゲートが第１の配線１１２に接続され、第２端子が第２の配線１１
３に接続される。第８絶縁ゲート型トランジスタ１０８は、第２端子が第３の配線１１４
に接続される。第９絶縁ゲート型トランジスタ１０９は、第１端子が出力端子ＯＵＴに接
続され、第２端子が第２の低電源電位ＶＳＳ２が供給される端子に接続される。容量素子
１１０は、第２電極が第３の配線１１４に接続される。
なお、第３絶縁ゲート型トランジスタ１０３及び第４絶縁ゲート型トランジスタ１０４、
並びに第５絶縁ゲート型トランジスタ１０５及び第６絶縁ゲート型トランジスタ１０６に
よってインバータ回路が形成され、インバータ回路を組み合わせることによって、スタテ
ィックなメモリ回路１１５を構成している。また、第７絶縁ゲート型トランジスタ１０７
及び第８絶縁ゲート型トランジスタ１０８によりインバータ回路１１６を構成している。
そのため、インバータ回路を構成する、第３絶縁ゲート型トランジスタ１０３、第５絶縁
ゲート型トランジスタ１０５、及び第７絶縁ゲート型トランジスタ１０７は、それぞれ第
２の配線１１３より電流を流すための抵抗素子（または一定の電流を流すための定電流源
ともいう）として機能すればよい。また、第９絶縁ゲート型トランジスタ１０９の第２端
子に供給される第２の低電源電位ＶＳＳ２は、第９絶縁ゲート型トランジスタ１０９のゲ
ートに第２の高電源電位ＶＤＤに基づく電位が供給された際に第９絶縁ゲート型トランジ
スタ１０９を導通させる電位であればよく、低電源電位ＶＳＳであってもよい。すなわち
、図１に記載の半導体装置は、図２（Ａ）に示すように、第１の高電源電位ＶＧＧが供給
される第１の配線１１２を省略し、及び／または第２の低電源電位ＶＳＳ２が供給される
端子を、第１の低電源電位ＶＳＳが供給される第３の配線１１４に接続する構成としても
よい。
また第９絶縁ゲート型トランジスタ１０９の第１端子に接続された出力端子ＯＵＴには、
図２（Ｂ）に示すように負荷１１７が接続されていてもよい。第９絶縁ゲート型トランジ
スタ１０９の第１端子と第２端子との間が導通することで、負荷に電流が流れることとな
る。
また入力端子ＩＮと第３の配線１１４との間には抵抗素子１１１が設けられており、抵抗
素子１１１の第１の端子が入力端子ＩＮに接続され、第２の端子が第３の配線１１４に接
続されている。抵抗素子１１１を設けることにより、入力端子ＩＮにトリガー信号以外の
信号（ノイズ等）が入力された際、第１絶縁ゲート型トランジスタ１０１が誤動作するこ
とを防止することが出来る。抵抗素子１１１としては、半導体層をメアンダ状、または蛇
行させて引き回すことにより形成すればよい。
容量素子１１０は、第３絶縁ゲート型トランジスタ１０３の第１端子側のノードの容量値
と、第５絶縁ゲート型トランジスタ１０５の第１端子側のノードの容量値とを異ならせる
ために設けるものである。容量素子１１０としては、絶縁層を導電体で挟持する構造によ
り形成すればよい。また第３絶縁ゲート型トランジスタ１０３及び第５絶縁ゲート型トラ
ンジスタ１０５は、同じ大きさの絶縁ゲート型トランジスタとすることが好ましい。
なお半導体装置を構成する各絶縁ゲート型トランジスタの半導体層として、酸化物半導体
を用いる。酸化物半導体を絶縁ゲート型トランジスタの半導体層として用いることにより
、アモルファスシリコン等のシリコン系半導体材料と比較して電界効果移動度を高めるこ
とが出来る。また単結晶半導体基板内にｐｎ接合を組み合わせてサイリスタを構成する場
合に比べ、酸化物半導体を絶縁ゲート型トランジスタの半導体層として用いる絶縁ゲート
型トランジスタでは基板上に構成材料を積層して形成することとなる。そのため半導体装
置の作成の際、基板面積等の制限、プロセスの複雑化が低減されることとなる。なお酸化
物半導体としては、例えば、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）なども用いるこ
とができる。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
次いで本実施の形態の構成において、各絶縁ゲート型トランジスタの半導体層に用いる酸
化物半導体層について説明する。
本実施の形態で用いる酸化物半導体は、酸化物半導体に含まれる水素が１×１０１６／ｃ
ｍ３以下となるように、酸化物半導体に含まれる水素若しくはＯＨ基の除去をする。そし
てキャリア濃度を５×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、よ
り好ましくは１×１０１１／ｃｍ３以下とした酸化物半導体膜でチャネル領域が形成され
る絶縁ゲート型トランジスタが構成されるものである。なお、酸化物半導体層中の水素濃
度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ
以上として、ドナーを形成する水素等の不純物を極力低減し、キャリア濃度を１×１０１
４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、より好ましくは１×１０１１／
ｃｍ３以下となるようにする。即ち、酸化物半導体層のキャリア濃度は、限りなくゼロに
する。
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された
酸化物半導体層を絶縁ゲート型トランジスタのチャネル形成領域に用いた絶縁ゲート型ト
ランジスタは、オフ電流が１×１０−１６Ａ以下とすることができる。つまり絶縁ゲート
型トランジスタの非導通状態において、酸化物半導体層は絶縁体とみなせて回路設計を行
うことができる。一方で、酸化物半導体層は、絶縁ゲート型トランジスタの導通状態にお
いては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことがで
きる。
なお本明細書で説明するオフ電流とは、絶縁ゲート型トランジスタが非導通状態（オフ状
態ともいう）のときに、ソースとドレインとの間、すなわち第１端子と第２端子との間に
流れる電流をいう。ｎチャネル型の絶縁ゲート型トランジスタでは、ゲートとソースとの
間に印加される電圧が閾値電圧（Ｖｔｈ）以下の場合に、ソースとドレインとの間を流れ
る電流のことをいう。
なお酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や
、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａ
ｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ
−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−
Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−
Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体
膜にＳｉＯ２を含んでもよい。
また、酸化物半導体膜は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いる
ことができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の
金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及び
Ｃｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体の
うち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物
半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜ともよぶこととする。
なお第１の高電源電位ＶＧＧ及び第２の高電源電位ＶＤＤとは、基準電位より高い電位の
信号のことであり、低電源電位ＶＳＳ、第２の低電源電位ＶＳＳ２とは基準電位以下の電
位の信号のことをいう。なお第１の高電源電位ＶＧＧ、第２の高電源電位ＶＤＤ、低電源
電位ＶＳＳ、第２の低電源電位ＶＳＳ２ともに、絶縁ゲート型トランジスタが動作できる
程度の電位、すなわち高電源電位に基づく信号がゲートに印加されることで理想的な絶縁
ゲート型トランジスタ（しきい値電圧が０Ｖ）がオン状態となり、低電源電位に基づく信
号が印加されることで理想的な絶縁ゲート型トランジスタがオフ状態となる電位であるこ
とが望ましい。
なお、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のことを
示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧と言い換えることが
可能である。
なお、絶縁ゲート型トランジスタの構成は、様々な形態をとることができ、特定の構成に
限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができ
る。
また、チャネル領域の上下にゲート電極が配置されている構造を適用することができる。
なお、チャネル領域の上下にゲート電極が配置される構成にすることにより、複数の絶縁
ゲート型トランジスタが並列に接続されたような構成とすることも可能である。
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接
続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続さ
れている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回
路、配線、電極、端子、導電膜、層など）であるとする。したがって、所定の接続関係、
例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関
係以外のものも含むものとする。
ついで図１に示すサイリスタと同等の機能を有する半導体装置の動作について図３及び図
４を用いて説明する。なお図３、及び図４での説明において、第２絶縁ゲート型トランジ
スタ１０２の第２端子、第３絶縁ゲート型トランジスタ１０３の第１端子、第４絶縁ゲー
ト型トランジスタ１０４の第１端子、及び第６絶縁ゲート型トランジスタ１０６のゲート
の接続されたノードをノードＡ（図中、Ａ）と略記する。また図３、及び図４での説明に
おいて、第４絶縁ゲート型トランジスタ１０４のゲート、第５絶縁ゲート型トランジスタ
１０５の第１端子、第６絶縁ゲート型トランジスタ１０６の第１端子、容量素子１１０の
第１電極、第８絶縁ゲート型トランジスタ１０８のゲート、及び第９絶縁ゲート型トラン
ジスタ１０９のゲートの接続されたノードをノードＢ（図中、Ｂ）と略記する。
まず第１の配線１１２乃至第３の配線１１４に各電源電位が供給されることによって、ノ
ードＡ及びノードＢが所定の電位になる動作について説明する。なお、当該動作をリセッ
ト動作（または第１の動作ともいう）ともいう。
まず、第１の配線１１２に第１の高電源電位ＶＧＧ、第２の配線１１３に第２の高電源電
位ＶＤＤ、第３の配線１１４に低減源電位ＶＳＳが供給されることによって、第３絶縁ゲ
ート型トランジスタ１０３、第５絶縁ゲート型トランジスタ１０５、及び第７絶縁ゲート
型トランジスタ１０７を介して、第２の配線１１３より電流が流れる（図３（Ａ）点線矢
印参照）。そして、第３絶縁ゲート型トランジスタ１０３に流れる電流によりノードＡの
電位が上昇する。また、第５絶縁ゲート型トランジスタ１０５に流れる電流によりノード
Ｂの電位が上昇する。また第７絶縁ゲート型トランジスタ１０７に流れる電流により第２
絶縁ゲート型トランジスタ１０２のゲートの電位が上昇する。なお当該動作は、図３（Ｃ
）の第１の期間Ｔ１に相当するものである。図３（Ｃ）は時間に応じた電位の変化につい
て、ノードＡの電位を実線、ノードＢの電位を一点鎖線で示している。
なお、図３（Ｃ）では、第２の配線１１３に供給される第２の高電源電位ＶＤＤに基づく
電位を”Ｈ”と示し、第３の配線１１３に供給される低電源電位ＶＳＳに基づく電位を”
Ｌ”と示している。
第１の期間Ｔ１での電流の流れによって、第３絶縁ゲート型トランジスタ１０３に流れる
電流によるノードＡの電位の上昇と、第５絶縁ゲート型トランジスタ１０５に流れる電流
によるノードＢの電位の上昇とでは、図３（Ｃ）に示すように、電位の上昇勾配が異なる
こととなる。先に説明したように、第３絶縁ゲート型トランジスタ１０３及び第５絶縁ゲ
ート型トランジスタ１０５を同じ大きさの絶縁ゲート型トランジスタとすることで供給さ
れる電流量は変わらないものの、ノードＢには容量素子１１０が設けられることで電位の
上昇勾配がノードＡに比べて緩やかとなる。
また第１の期間Ｔ１では、第７絶縁ゲート型トランジスタ１０７に流れる電流により第２
絶縁ゲート型トランジスタ１０２のゲートの電位が上昇し、第２絶縁ゲート型トランジス
タ１０２が導通状態となる。なお入力端子ＩＮには、第１絶縁ゲート型トランジスタ１０
１を導通状態とするためのトリガー信号が入力されないため、第１絶縁ゲート型トランジ
スタ１０１は非導通状態となる。また第１の期間Ｔ１では、ノードＡ及びノードＢの電位
が上昇過程にあり、第４、第６、第８、及び第９絶縁ゲート型トランジスタは非導通状態
となる。なお説明のため、図３（Ａ）、（Ｂ）、図４（Ａ）、（Ｂ）では非導通状態の絶
縁ゲート型トランジスタについて、×印を付している。
次いで、ノードＡ及びノードＢの電位が上昇することで、各絶縁ゲート型トランジスタの
導通状態または非導通状態が変化する動作について説明する。なお、当該動作を初期化動
作（または第２の動作ともいう）ともいう。
第１の期間Ｔ１での説明のように、ノードＡとノードＢとの電位の上昇勾配に差が生じる
ことで、ノードＡが先に電位”Ｈ”となる。すると第６絶縁ゲート型トランジスタ１０６
が導通状態となり、ノードＢの電位が電位”Ｌ”に下降することとなる（図３（Ｂ）点線
矢印参照）。またノードＢの電位が電位”Ｌ”となることで、第４絶縁ゲート型トランジ
スタ１０４、第８絶縁ゲート型トランジスタ１０８、及び第９絶縁ゲート型トランジスタ
１０９が非導通状態を保持することとなる。なお当該動作は、図３（Ｃ）の第２の期間Ｔ
２に相当するものである。
第２の期間Ｔ２での電流の流れによって、ノードＡとノードＢの電位を制御する第４絶縁
ゲート型トランジスタ１０４及び第６絶縁ゲート型トランジスタ１０６の導通状態、また
は非導通状態が確定することとなる。具体的には、ノードＡでは電位”Ｈ”を保持し、ノ
ードＢでは電位”Ｌ”を保持し続けることとなる。即ち、第１の配線１１２からの第１の
高電源電位ＶＧＧ、第２の配線１１３からの第２の高電源電位ＶＤＤ、第３の配線１１４
からの低電源電位ＶＳＳの供給がある限り、第２の期間Ｔ２では上述の電位を保持するこ
ととなる。そのため、第９絶縁ゲート型トランジスタ１０９は非導通状態を保持すること
となる。絶縁ゲート型トランジスタの非導通状態においては、半導体層に酸化物半導体を
用いた場合、酸化物半導体層は絶縁体とみなすことができ、出力端子ＯＵＴより流れる電
流を小さく保持することができる。
また第２の期間Ｔ２では、第１の期間Ｔ１と同様に、第７絶縁ゲート型トランジスタ１０
７に流れる電流により第２絶縁ゲート型トランジスタ１０２のゲートの電位が上昇し、第
２絶縁ゲート型トランジスタ１０２が導通状態となる。なお入力端子ＩＮには、第１絶縁
ゲート型トランジスタ１０１を導通状態とするためのトリガー信号が入力されないため、
第１絶縁ゲート型トランジスタ１０１は非導通状態となる。
次いで、入力端子ＩＮよりトリガー信号を入力した際のノードＡ及びノードＢの電位の変
化により、各絶縁ゲート型トランジスタの導通状態または非導通状態が変化する動作につ
いて説明する。なお、当該動作をトリガー入力動作（または第３の動作ともいう）ともい
う。
なおトリガー信号は、第１絶縁ゲート型トランジスタ１０１を導通状態とするためのパル
ス信号であり、具体的には、サイリスタとして機能する半導体装置の出力端子ＯＵＴ、即
ち第９絶縁ゲート型トランジスタ１０９に電流を流すために、トリガー信号としてＨ信号
が入力されるものとなる。なお、一旦半導体装置の出力端子ＯＵＴに電流が流れた後は、
サイリスタと同様にトリガー信号をＬ信号としても、出力端子ＯＵＴは電流を流し続ける
動作を保持することとなる。
第２の期間Ｔ２での説明のように、初期化動作により、ノードＡでは電位”Ｈ”を保持し
、ノードＢでは電位”Ｌ”を保持した状態となっている。そこに入力端子ＩＮよりトリガ
ー信号が供給されると、第１絶縁ゲート型トランジスタ１０１及び第２絶縁ゲート型トラ
ンジスタ１０２が導通状態となり、ノードＡより第３の配線１１４に向けて電流が流れる
こととなる（図４（Ａ）点線矢印参照）。すなわち、ノードＡの電位が下降することとな
り、電位”Ｌ”まで下降すると、第６絶縁ゲート型トランジスタ１０６が非導通状態とな
る。なお当該動作は、図４（Ｃ）の第３の期間Ｔ３に相当するものである。
次いで、入力端子ＩＮより入力したトリガー信号がＬ信号となった際の各絶縁ゲート型ト
ランジスタの導通状態または非導通状態が変化する動作について説明する。なお、当該動
作を保持動作（または第４の動作ともいう）ともいう。
第３の期間Ｔ３での説明のように、トリガー入力動作により、ノードＡの電位が電位”Ｌ
”に低下し、第６絶縁ゲート型トランジスタ１０６が非導通状態となる。第６絶縁ゲート
型トランジスタ１０６が非導通状態となると、ノードＢの電位が電位”Ｌ”から上昇し、
電位”Ｈ”となる。そしてノードＢの電位が電位”Ｈ”になると、第４絶縁ゲート型トラ
ンジスタ１０４が導通状態となり、ノードＡとノードＢの電位を制御する第４絶縁ゲート
型トランジスタ１０４及び第６絶縁ゲート型トランジスタ１０６の導通状態、または非導
通状態が確定することとなる（図４（Ｂ）点線矢印参照）。その結果、第４絶縁ゲート型
トランジスタ１０４、第８絶縁ゲート型トランジスタ１０８、及び第９絶縁ゲート型トラ
ンジスタ１０９が導通状態となる。なお当該動作は、図４（Ｃ）の第４の期間Ｔ４に相当
するものである。
なお第４の期間Ｔ４においては、トリガー信号はＬ信号となり、第１絶縁ゲート型トラン
ジスタ１０１は非導通状態となる。また第４の期間Ｔ４においては、第８絶縁ゲート型ト
ランジスタ１０８が導通状態となることで、第２絶縁ゲート型トランジスタ１０２のゲー
トの電位が下降し、第２絶縁ゲート型トランジスタ１０２が非導通状態となる。
以上の動作により、第９絶縁ゲート型トランジスタ１０９は導通状態を保持することとな
る。なお出力端子ＯＵＴより流れる電流値によるが、第９絶縁ゲート型トランジスタ１０
９は、流れる電流値が大きくなるよう、他の第１乃至第８絶縁ゲート型トランジスタより
、半導体層の幅を大きく設計しておくことが好ましい。酸化物半導体層は、絶縁ゲート型
トランジスタの導通状態においては、非晶質シリコンで形成される半導体層よりも高い電
流供給能力を見込むことができ好適である。
なお第９絶縁ゲート型トランジスタ１０９が導通状態になってから再度非導通状態にする
際は、第１の配線１１２乃至第３の配線１１４への各電源電位の供給を停止する動作を行
えばよい。なお当該動作を停止動作ともいう。そして再度動作させる際は、上述の動作を
リセット動作として行えばよい。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態２）
本実施の形態では、半導体装置の回路構成について図５を参照して説明する。本実施の形
態では、上記実施の形態１において、第４絶縁ゲート型トランジスタ１０４のゲート、第
５絶縁ゲート型トランジスタ１０５の第１端子、第６絶縁ゲート型トランジスタ１０６の
第１端子、容量素子１１０の第１電極、及び第８絶縁ゲート型トランジスタ１０８のゲー
トが電気的に接続されたノードと、第９絶縁ゲート型トランジスタ１０９のゲートとの間
に、バッファ回路を設ける構成について説明する。なお、半導体装置の動作等、実施の形
態１と同様の箇所については説明を省略するものとする。
図５（Ａ）に示すサイリスタと同等の機能を有する半導体装置が、実施の形態１の図１で
説明した半導体装置と異なる点は、バッファ回路２００を有する点にある。図５（Ａ）に
示すバッファ回路２００は、第１０絶縁ゲート型トランジスタ２１０、第１１絶縁ゲート
型トランジスタ２１１、第１２絶縁ゲート型トランジスタ２１２、第１３絶縁ゲート型ト
ランジスタ２１３を有する。第１０絶縁ゲート型トランジスタ２１０は、ゲートが第１の
配線１１２に接続され、第１端子が第２の配線１１３に接続され、第２端子が第１１絶縁
ゲート型トランジスタ２１１の第１端子及び第１３絶縁ゲート型トランジスタ２１３のゲ
ートに接続される。第１１絶縁ゲート型トランジスタ２１１は、ゲートが第４絶縁ゲート
型トランジスタ１０４のゲート、第５絶縁ゲート型トランジスタ１０５の第１端子、第６
絶縁ゲート型トランジスタ１０６の第１端子、容量素子１１０の第１電極、及び第８絶縁
ゲート型トランジスタ１０８のゲートに接続され、第２端子が第３の配線１１４に接続さ
れる。第１２絶縁ゲート型トランジスタ２１２は、ゲートが第１の配線１１２に接続され
、第１端子が第２の配線１１３に接続され、第２端子が第１３絶縁ゲート型トランジスタ
２１３の第１端子及び第９絶縁ゲート型トランジスタ１０９のゲートに接続される。第１
３絶縁ゲート型トランジスタ２１３は、第２端子が第３の配線１１４に接続される。
図５（Ａ）に示すようにバッファ回路として、インバータ回路１１６のようなインバータ
回路を偶数段（図５（Ａ）では２段）組み合わせた構成とすることにより、絶縁ゲート型
トランジスタサイズを順次大きくすることによる電流供給能力の向上が見込め、第９絶縁
ゲート型トランジスタ１０９の絶縁ゲート型トランジスタサイズを大きくして出力端子Ｏ
ＵＴを流れる電流値を大きくすることができる。
また図５（Ｂ）には、図５（Ａ）と異なる構成のバッファ回路２０１を有する半導体装置
の構成について示す。図５（Ｂ）に示すバッファ回路２０１は、第１０絶縁ゲート型トラ
ンジスタ２２０、第１１絶縁ゲート型トランジスタ２２１、第１２絶縁ゲート型トランジ
スタ２２２、第１３絶縁ゲート型トランジスタ２２３を有する。第１０絶縁ゲート型トラ
ンジスタ２２０は、ゲートが第２絶縁ゲート型トランジスタ１０２のゲート、第７絶縁ゲ
ート型トランジスタ１０７の第１端子、及び第８絶縁ゲート型トランジスタ１０８の第１
端子に接続され、第１端子が第２の配線１１３に接続され、第２端子が第１１絶縁ゲート
型トランジスタ２２１の第１端子及び第１３絶縁ゲート型トランジスタ２２３のゲートに
接続される。第１１絶縁ゲート型トランジスタ２２１は、ゲートが第４絶縁ゲート型トラ
ンジスタ１０４のゲート、第５絶縁ゲート型トランジスタ１０５の第１端子、第６絶縁ゲ
ート型トランジスタ１０６の第１端子、容量素子１１０の第１電極、第８絶縁ゲート型ト
ランジスタ１０８のゲート、及び第１２絶縁ゲート型トランジスタ２２２のゲートに接続
され、第２端子が第３の配線１１４に接続される。第１２絶縁ゲート型トランジスタ２２
２は、第１端子が第２の配線１１３に接続され、第２端子が第１３絶縁ゲート型トランジ
スタ２２３の第１端子及び第９絶縁ゲート型トランジスタ１０９のゲートに接続される。
第１３絶縁ゲート型トランジスタ２２３は、第２端子が第３の配線１１４に接続される。
図５（Ｂ）に示すバッファ回路２０１では、インバータ回路１１６のようなインバータ回
路とは異なり、第１０絶縁ゲート型トランジスタ２２０と第１１絶縁ゲート型トランジス
タ２２１、第１２絶縁ゲート型トランジスタ２２２と第１３絶縁ゲート型トランジスタ２
２３が共に導通状態となる期間を削減することができ、保持動作時において第２の配線１
１３から第３の配線１１４に流れる電流を低減することができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態３）
本実施の形態では、上記実施の形態の絶縁ゲート型トランジスタに用いられる、絶縁ゲー
ト型トランジスタの構造について、図６を用いて説明する。
図６（Ａ）は絶縁ゲート型トランジスタ６４５の上面図であり、図６（Ｂ）は図６（Ａ）
の一点鎖線Ａ−Ｂの断面図に相当する。
図６（Ｂ）に示すように、基板６０１上に形成された絶縁膜６０３上に、第１の電極６０
５、酸化物半導体膜６０７、及び第２の電極６０９が積層される。また、第１の電極６０
５、酸化物半導体膜６０７、及び第２の電極６０９を覆うように、ゲート絶縁膜６１１が
設けられている。ゲート絶縁膜６１１上には、第３の電極６１３が設けられている。ゲー
ト絶縁膜６１１及び第３の電極６１３上には層間絶縁膜として機能する絶縁膜６１７が設
けられている。絶縁膜６１７には、開口部が形成されており、開口部において第１の電極
６０５と接続する配線６３１（図６（Ａ）参照）、第２の電極６０９と接続する配線６２
９、第３の電極６１３と接続する配線６２５が形成される。
第１の電極６０５は、絶縁ゲート型トランジスタ６４５のソース電極またはドレイン電極
の一方として機能する。第２の電極６０９は、絶縁ゲート型トランジスタ６４５のソース
電極またはドレイン電極の他方として機能する。第３の電極６１３は、絶縁ゲート型トラ
ンジスタ６４５のゲート電極として機能する。
本実施の形態では、ゲート電極として機能する第３の電極６１３が環状であることを特徴
とする。ゲート電極として機能する第３の電極６１３を環状とすることで、絶縁ゲート型
トランジスタのチャネル幅を大きくすることができる。このため、絶縁ゲート型トランジ
スタを流れる電流値を大きくすることができる。
基板６０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必
要となる。基板６０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。一般に酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませること
で、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラ
ス基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
絶縁膜６０３は、酸化シリコン膜、酸化窒化シリコン膜など酸化物絶縁膜、または窒化シ
リコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜な
どの窒化物絶縁膜で形成する。また、絶縁膜６０３は積層構造でもよく、例えば、基板６
０１側から上記した窒化物絶縁膜のいずれか一つ以上と、上記した酸化物絶縁膜のいずれ
か一つ以上との積層構造とすることができる。
第１の電極６０５及び第２の電極６０９は、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗな
どの金属材料、または該金属材料を成分とする合金材料などで形成する。また、Ａｌ、Ｃ
ｕなどの金属層の上面及び下面の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高
融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカー
の発生を防止する元素（Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、Ｙ）が添加さ
れているＡｌ材料を用いることで耐熱性を向上させることが可能となる。また、第１の電
極６０５は、単層構造、または二層以上の積層構造とすることができる。例えば、シリコ
ンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、
タングステン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねて
アルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる
。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオ
ジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた膜、合金膜、もし
くは窒化膜を用いてもよい。
また第１の電極６０５及び第２の電極６０９は導電性の金属酸化物で形成しても良い。導
電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化
亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記す
る）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または金属酸化物材料にシリ
コン若しくは酸化シリコンを含ませたものを用いることができる。
酸化物半導体膜６０７としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜
や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ
−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ
−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導
体膜中にＳｉＯ２を含んでもよい。
また、酸化物半導体膜６０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧ
ａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半
導体のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ
酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜ともよぶこととする。
本実施の形態で用いる酸化物半導体膜６０７は、酸化物半導体膜に含まれる水素が５×１
０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１
７／ｃｍ３以下であり、酸化物半導体膜に含まれる水素が除去されている。即ち、酸化物
半導体膜の主成分以外の不純物が極力含まれないように高純度化されている。また、酸化
物半導体膜６０７のキャリア濃度が５×１０１４／ｃｍ３以下、好ましくは１×１０１４
／ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３
以下である。即ち、酸化物半導体膜のキャリア濃度は、限りなくゼロに近い。また、エネ
ルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上で
ある。なお、酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃ
ｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で検出することができる
。また、キャリア濃度は、ホール効果測定により測定することができる。
酸化物半導体膜６０７の厚さは、３０ｎｍ以上３０００ｎｍ以下とするとよい。酸化物半
導体膜６０７の厚さを薄くすることで、絶縁ゲート型トランジスタのチャネル長を小さく
することが可能であり、オン電流及び電界効果移動度の高い絶縁ゲート型トランジスタを
作製することができる。一方、酸化物半導体膜６０７の厚さを厚くすることで、代表的に
は１００ｎｍ以上３０００ｎｍ以下とすることで、大電力用の半導体装置を作製すること
ができる。
ゲート絶縁膜６１１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸
化シリコン膜、または酸化アルミニウム膜を単層でまたは積層して形成することができる
。ゲート絶縁膜６１１は、酸化物半導体膜６０７と接する部分が酸素を含むことが好まし
く、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸
化物半導体膜６０７に酸素を供給することができ、特性を良好にすることができる。
また、ゲート絶縁膜６１１として、ハフニウムシリケート（ＨｆＳｉＯｘ）、Ｎが添加さ
れたＨｆＳｉＯｘＮｙ、ハフニウムアルミネート（ＨｆＡｌＯｘ）、酸化ハフニウム、酸
化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。
さらには、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜
、窒化酸化シリコン膜、または酸化アルミニウム膜のいずれか一以上との積層構造とする
ことができる。ゲート絶縁膜６１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい
。ゲート絶縁膜６１１の厚さを薄くすることで、電界効果移動度の高い絶縁ゲート型トラ
ンジスタを作製することができ、駆動回路を同一基板に作製することができる。一方、ゲ
ート絶縁膜６１１の厚さを厚くすることで、ゲートリーク電流を低減することができる。
ゲート電極として機能する第３の電極６１３は、アルミニウム、クロム、銅、タンタル、
チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする
合金や、上述した元素を組み合わせた合金膜などを用いて形成することができる。また、
マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択さ
れた材料を用いてもよい。また、第３の電極６１３は、単層構造でも、二層以上の積層構
造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上
にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し
、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタ
ン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれ
た元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
次に、酸化物半導体膜６０７を有する絶縁ゲート型トランジスタの動作について図７乃至
図１０を用いて説明する。
図７は、本実施の形態に示す酸化物半導体膜を用いた絶縁ゲート型トランジスタの断面図
を示す。ドレイン電極（Ｄ）上に酸化物半導体膜（ＯＳ）及びソース電極（Ｓ）が積層さ
れ、ドレイン電極、酸化物半導体膜、及びソース電極上にゲート絶縁膜（ＧＩ）が設けら
れ、その上に分離されたゲート電極（ＧＥ１）が設けられている。
図８は、図７に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図８（
Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図８（Ｂ
）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
図９は、図７におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図
９（Ａ）はゲート（ＧＥ１）に正の電位（＋ＶＧ）が印加された状態であり、ソースとド
レインとの間にキャリア（電子）が流れるオン状態（通電状態）を示している。また、図
９（Ｂ）は、ゲート（ＧＥ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態
（非通電状態、少数キャリアは流れない状態）である場合を示す。
図１０は、真空準位と金属の仕事関数（φＭ）、酸化物半導体膜の電子親和力（χ）の関
係を示す。
金属は縮退しており、フェルミ準位は伝導帯内に位置する。一方、従来の酸化物半導体膜
は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置す
る真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導
体膜において水素の一部はドナーとなりｎ型化する一つの要因であることが知られている
。
これに対して本実施の形態に係る酸化物半導体膜は、ｎ型不純物である水素を酸化物半導
体膜から除去し、酸化物半導体膜の主成分以外の不純物が極力含まれないように高純度化
することにより真性（ｉ型）としたものである。すなわち、不純物を添加してｉ型化する
のでなく、水素、水、水酸基または水素化物などの不純物を極力除去したことにより、高
純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。そうする
ことにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにすること
ができる。
酸化物半導体膜のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）
は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の
仕事関数は、酸化物半導体膜の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物
半導体膜界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体膜の電子親和力（χ）が等しい場合、
両者が接触すると図８（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図８（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電子
はバリア（ｈ）を越えて酸化物半導体膜に注入され、ドレインに向かって流れる。この場
合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレ
イン電圧が印加された場合には、電圧印加のない図８（Ａ）のバリアの高さすなわちバン
ドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
このとき電子は、図９（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体膜
との界面における、酸化物半導体膜側のエネルギー的に安定な最低部を移動する。
また、図９（Ｂ）において、ゲート電極（ＧＥ１）に負の電位が印加されると、少数キャ
リアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
例えば、絶縁ゲート型トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μ
ｍの素子であっても、常温におけるオフ電流が１×１０−１３Ａ以下ときわめて低く、サ
ブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ
）が得られる。
このように、酸化物半導体膜の主成分以外の不純物、代表的には水素、水、水酸基または
水素化物などが極力含まれないように高純度化することにより、絶縁ゲート型トランジス
タの動作を良好なものとすることができる。特に、オフ電流を低減することができる。
ところで、チャネルが基板と概略平行に形成される横型絶縁ゲート型トランジスタにおい
ては、チャネルのほかにソース及びドレインを設ける必要があり、基板における絶縁ゲー
ト型トランジスタの占有面積が大きくなってしまい、微細化の妨げとなる。しかしながら
、縦型絶縁ゲート型トランジスタにおいては、ソース、チャネル、及びドレインを積層す
るため、基板表面における占有面積を低減することができる。この結果、絶縁ゲート型ト
ランジスタの微細化が可能である。
また、縦型絶縁ゲート型トランジスタのチャネル長は、酸化物半導体膜の厚さで制御でき
るため、酸化物半導体膜６０７の厚さを薄くすることでチャネル長の小さい絶縁ゲート型
トランジスタとすることが可能である。チャネル長を小さくすることで、ソース、チャネ
ル、及びドレインの直列抵抗を低減できるため、絶縁ゲート型トランジスタのオン電流お
よび電界効果移動度を上昇させることができる。また、本実施の形態に示す絶縁ゲート型
トランジスタのゲート電極は環状であり、チャネル幅を大きくすることが可能であるため
、オン電流を上昇させることができる。また、水素濃度が低減され高純度化された酸化物
半導体膜を有する絶縁ゲート型トランジスタは、オフ電流が極めて低く、オフ時では電流
がほとんど流れない絶縁状態となる。このため、酸化物半導体膜の厚さを薄くし、縦型絶
縁ゲート型トランジスタのチャネル長を小さくしても、非導通状態のオフ電流がほとんど
無い絶縁ゲート型トランジスタとすることができる。
このように、水素濃度が低減され高純度化された酸化物半導体膜を用いることで、動作速
度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない絶縁
ゲート型トランジスタを作製することができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明したサイリスタとして機能する半導体装置の用
途について説明する。上記実施の形態で説明した半導体装置は、例えば、コンピュータ等
の画像を表示しうるディスプレイなどの電子機器のバッテリーの電力調整装置の他、電磁
調理器又は固定電源の電力で駆動する乗物類（自転車等）等に設ける電力調整装置として
使用することができる。
なお電力調整装置とは、所定のトリガー信号によって電流を負荷に流す装置をいう。
図１１を参照して、半導体装置を有する電力調整装置を備えた応用例の一例について説明
する。
図１１（Ａ）は、半導体装置を有する電力調整装置を備えた応用例として、電磁調理器
１０００を示している。電磁調理器１０００は、コイル部１００１に電流を流すことによ
って生じる電磁誘導を利用して調理器等を加熱するものである。また電磁調理器１０００
は、コイル部１００１に流す電流を供給するためのバッテリー１００２及び電力調整装置
１００３、バッテリー１００２を充電するための太陽電池１００４を有する。なお図１１
（Ａ）では、バッテリー１００２を充電するための手段として太陽電池１００４を示した
が他の手段で充電する構成でもよい。サイリスタとして機能する半導体装置を具備する電
力調整装置１００３は、酸化物半導体層を具備する絶縁ゲート型トランジスタを有するこ
とでオフ電流を低減でき、電磁調理器１０００の非加熱時における低消費電力化を図るこ
とができる。
図１１（Ｂ）は、半導体装置を有する電力調整装置を備えた応用例として、電動自転車
１０１０を示している。電動自転車１０１０は、モーター部１０１１に電流を流すことに
よって動力を得るものである。また電動自転車１０１０は、モーター部１０１１に流す電
流を供給するためのバッテリー１０１２及び電力調整装置１０１３を有する。なお図１１
（Ｂ）では、バッテリー１０１２を充電するための手段は特に図示しないが、別途発電機
等を設けて充電する構成でもよい。サイリスタとして機能する半導体装置を具備する電力
調整装置１０１３は、酸化物半導体層を具備する絶縁ゲート型トランジスタを有すること
でオフ電流を低減でき、電動自転車１０１０の非動作時における低消費電力化を図ること
ができる。なお、図１１（Ｂ）ではペダルを図示したが、なくてもよい。
図１１（Ｃ）は、半導体装置を有する電力調整装置を備えた応用例として、電気自動車
１０２０を示している。電気自動車１０２０は、モーター部１０２１に電流を流すことに
よって動力を得るものである。また電気自動車１０２０は、モーター部１０２１に流す電
流を供給するためのバッテリー１０２２及び電力調整装置１０２３を有する。なお図１１
（Ｃ）では、バッテリー１０２２を充電するための手段は特に図示しないが、別途発電機
等を設けて充電する構成でもよい。サイリスタとして機能する半導体装置を具備する電力
調整装置１０２３は、酸化物半導体層を具備する絶縁ゲート型トランジスタを有すること
でオフ電流を低減でき、電気自動車１０２０の非動作時における低消費電力化を図ること
ができる。
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
１０１ 絶縁ゲート型トランジスタ
１０２ 絶縁ゲート型トランジスタ
１０３ 絶縁ゲート型トランジスタ
１０４ 絶縁ゲート型トランジスタ
１０５ 絶縁ゲート型トランジスタ
１０６ 絶縁ゲート型トランジスタ
１０７ 絶縁ゲート型トランジスタ
１０８ 絶縁ゲート型トランジスタ
１０９ 絶縁ゲート型トランジスタ
１１０ 容量素子
１１１ 抵抗素子
１１２ 配線
１１３ 配線
１１４ 配線
１１５ メモリ回路
１１６ インバータ回路
１１７ 負荷
２００ バッファ回路
２０１ バッファ回路
２１０ 絶縁ゲート型トランジスタ
２１１ 絶縁ゲート型トランジスタ
２１２ 絶縁ゲート型トランジスタ
２１３ 絶縁ゲート型トランジスタ
２２０ 絶縁ゲート型トランジスタ
２２１ 絶縁ゲート型トランジスタ
２２２ 絶縁ゲート型トランジスタ
２２３ 絶縁ゲート型トランジスタ
６０１ 基板
６０３ 絶縁膜
６０５ 電極
６０７ 酸化物半導体膜
６０９ 電極
６１１ ゲート絶縁膜
６１３ 電極
６１７ 絶縁膜
６２５ 配線
６２９ 配線
６３１ 配線
６４５ 絶縁ゲート型トランジスタ
１０００ 電磁調理器
１００１ コイル部
１００２ バッテリー
１００３ 電力調整装置
１００４ 太陽電池
１０１０ 電動自転車
１０１１ モーター部
１０１２ バッテリー
１０１３ 電力調整装置
１０２０ 電気自動車
１０２１ モーター部
１０２２ バッテリー
１０２３ 電力調整装置
１１００ サイリスタ
１１０１ ｎｐｎ型トランジスタ
１１０２ ｐｎｐ型トランジスタ
１１０３ 配線
１１０４ 配線

Claims (4)

  1. 第１のトランジスタ乃至第９のトランジスタと、容量素子と、第１の配線と、第２の配線と、第３の配線と、を有し、
    前記第１の配線には、第１の電位が供給され、
    前記第２の配線には、第２の電位が供給され、
    前記第３の配線には、第３の電位が供給され、
    前記第１の電位、及び前記第２の電位は、前記第３の電位よりも高い電位であり、
    前記第１のトランジスタのゲートは、入力端子に電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第３の配線に電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのゲートは、前記第７のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのゲートは、前記第８のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第６のトランジスタのゲートに電気的に接続され、
    前記第３のトランジスタのゲートは、前記第１の配線に電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、前記第２の配線に電気的に接続され、
    前記第４のトランジスタのゲートは、前記第５のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第４のトランジスタのゲートは、前記第６のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第４のトランジスタのゲートは、前記容量素子の第１電極に電気的に接続され、
    前記第４のトランジスタのゲートは、前記第８のトランジスタのゲートに電気的に接続され、
    前記第４のトランジスタのゲートは、前記第９のトランジスタのゲートに電気的に接続され、
    前記第４のトランジスタのソースまたはドレインの他方は、前記第３の配線に電気的に接続され、
    前記第５のトランジスタのゲートは、前記第１の配線に電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの他方は、前記第２の配線に電気的に接続され、
    前記第６のトランジスタのソースまたはドレインの他方は、前記第３の配線に電気的に接続され、
    前記第７のトランジスタのゲートは、前記第１の配線に電気的に接続され、
    前記第７のトランジスタのソースまたはドレインの他方は、前記第２の配線に電気的に接続され、
    前記第８のトランジスタのソースまたはドレインの他方は、前記第３の配線に電気的に接続され、
    前記第９のトランジスタのソースまたはドレインの一方は、出力端子に電気的に接続され、
    前記第９のトランジスタのソースまたはドレインの他方は、前記第３の配線に電気的に接続され、
    前記容量素子は、第２電極が前記第３の配線に電気的に接続されていることを特徴とする半導体装置。
  2. 第１のトランジスタ乃至第９のトランジスタと、容量素子と、第１の配線と、第２の配線と、第３の配線と、を有し、
    前記第１のトランジスタ乃至前記第９のトランジスタにおいて、チャネルが形成される半導体層は酸化物半導体を含み、
    前記第１の配線には、第１の電位が供給され、
    前記第２の配線には、第２の電位が供給され、
    前記第３の配線には、第３の電位が供給され、
    前記第１の電位、及び前記第２の電位は、前記第３の電位よりも高い電位であり、
    前記第１のトランジスタのゲートは、入力端子に電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第３の配線に電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのゲートは、前記第７のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのゲートは、前記第８のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第６のトランジスタのゲートに電気的に接続され、
    前記第３のトランジスタのゲートは、前記第１の配線に電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、前記第２の配線に電気的に接続され、
    前記第４のトランジスタのゲートは、前記第５のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第４のトランジスタのゲートは、前記第６のトランジスタのソースまたはドレインの一方に電気的に接続され、
    前記第４のトランジスタのゲートは、前記容量素子の第１電極に電気的に接続され、
    前記第４のトランジスタのゲートは、前記第８のトランジスタのゲートに電気的に接続され、
    前記第４のトランジスタのゲートは、前記第９のトランジスタのゲートに電気的に接続され、
    前記第４のトランジスタのソースまたはドレインの他方は、前記第３の配線に電気的に接続され、
    前記第５のトランジスタのゲートは、前記第１の配線に電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの他方は、前記第２の配線に電気的に接続され、
    前記第６のトランジスタのソースまたはドレインの他方は、前記第３の配線に電気的に接続され、
    前記第７のトランジスタのゲートは、前記第１の配線に電気的に接続され、
    前記第７のトランジスタのソースまたはドレインの他方は、前記第２の配線に電気的に接続され、
    前記第８のトランジスタのソースまたはドレインの他方は、前記第３の配線に電気的に接続され、
    前記第９のトランジスタのソースまたはドレインの一方は、出力端子に電気的に接続され、
    前記第９のトランジスタのソースまたはドレインの他方は、前記第３の配線に電気的に接続され、
    前記容量素子は、第２電極が前記第３の配線に電気的に接続されていることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    抵抗素子を有し、
    前記抵抗素子は、前記第１のトランジスタのゲートと前記第３の配線との間に電気的に接続されていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１の電位と前記第２の電位は、等電位であることを特徴とする半導体装置。
JP2012161389A 2009-11-13 2012-07-20 半導体装置 Expired - Fee Related JP5097868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012161389A JP5097868B2 (ja) 2009-11-13 2012-07-20 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009259900 2009-11-13
JP2009259900 2009-11-13
JP2012161389A JP5097868B2 (ja) 2009-11-13 2012-07-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010249520A Division JP5667840B2 (ja) 2009-11-13 2010-11-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2012235156A JP2012235156A (ja) 2012-11-29
JP5097868B2 true JP5097868B2 (ja) 2012-12-12

Family

ID=43991512

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010249520A Expired - Fee Related JP5667840B2 (ja) 2009-11-13 2010-11-08 半導体装置
JP2012161389A Expired - Fee Related JP5097868B2 (ja) 2009-11-13 2012-07-20 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010249520A Expired - Fee Related JP5667840B2 (ja) 2009-11-13 2010-11-08 半導体装置

Country Status (5)

Country Link
US (2) US8334719B2 (ja)
JP (2) JP5667840B2 (ja)
KR (1) KR101721850B1 (ja)
TW (1) TWI555134B (ja)
WO (1) WO2011058852A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101721850B1 (ko) * 2009-11-13 2017-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101830196B1 (ko) * 2010-02-12 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US9443608B2 (en) 2012-04-25 2016-09-13 Joled Inc. Shift register having multiple output units connected in cascade as display device scan line driving circuit
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI605593B (zh) 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
US9106223B2 (en) * 2013-05-20 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
KR20150081871A (ko) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 표시 장치
JP6612056B2 (ja) * 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
US10798179B2 (en) * 2017-02-01 2020-10-06 Amazon Technologies, Inc. Service endpoint interconnect in a virtual private gateway
JP7554673B2 (ja) 2018-12-20 2024-09-20 株式会社半導体エネルギー研究所 半導体装置
JP7564092B2 (ja) * 2019-03-29 2024-10-08 株式会社半導体エネルギー研究所 半導体装置
US11228312B1 (en) * 2020-07-15 2022-01-18 Qualcomm Incorporated Wide voltage range level shifter with reduced duty cycle distortion across operating conditions

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189029A (ja) * 1984-03-08 1985-09-26 Rohm Co Ltd 電源オンリセツト回路
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
EP0166390B1 (en) * 1984-06-22 1991-08-28 Hitachi, Ltd. Semiconductor switch circuit
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03206709A (ja) * 1990-01-08 1991-09-10 Nec Corp パワーオン・リセット回路
JP3190057B2 (ja) 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
US5381026A (en) 1990-09-17 1995-01-10 Kabushiki Kaisha Toshiba Insulated-gate thyristor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5399915A (en) * 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
JP2750986B2 (ja) * 1992-10-27 1998-05-18 尚茂 玉蟲 分割ゲート型カソード短絡構造を有する絶縁ゲート静電誘導サイリスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5682047A (en) * 1995-06-07 1997-10-28 Lsi Logic Corporation Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3388705B2 (ja) 1998-06-04 2003-03-24 シャープ株式会社 半導体装置及び点弧用ソリッドステートリレー
US6229161B1 (en) * 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284574A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 絶縁ゲート付き半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6624680B2 (en) * 2000-12-29 2003-09-23 Texas Instruments Incorporated Reduction of propagation delay dependence on supply voltage in a digital circuit
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003332446A (ja) * 2002-05-13 2003-11-21 Renesas Technology Corp 電力型半導体装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7224204B2 (en) * 2005-03-08 2007-05-29 Linear Technology Corporation Method and circuit for driving a gate of a MOS transistor negative
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4696964B2 (ja) * 2005-07-15 2011-06-08 ソニー株式会社 メモリ用の半導体装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5128102B2 (ja) 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4929834B2 (ja) * 2006-05-18 2012-05-09 富士通セミコンダクター株式会社 ラッチ回路
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101878592B (zh) * 2007-12-28 2012-11-07 夏普株式会社 半导体装置和显示装置
JP2009181979A (ja) * 2008-01-29 2009-08-13 Sony Corp 半導体装置の製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102099548B1 (ko) 2008-11-28 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
KR101721850B1 (ko) * 2009-11-13 2017-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US8947153B2 (en) 2015-02-03
TWI555134B (zh) 2016-10-21
KR20120093339A (ko) 2012-08-22
JP2011124560A (ja) 2011-06-23
KR101721850B1 (ko) 2017-03-31
JP5667840B2 (ja) 2015-02-12
TW201138027A (en) 2011-11-01
US8334719B2 (en) 2012-12-18
WO2011058852A1 (en) 2011-05-19
JP2012235156A (ja) 2012-11-29
US20110115545A1 (en) 2011-05-19
US20130056763A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
JP5097868B2 (ja) 半導体装置
JP7174882B2 (ja) 半導体装置
Seok et al. Achieving high performance oxide TFT-based inverters by use of dual-gate configurations with floating and biased secondary gates
TW201314910A (zh) 薄膜電晶體
TWI424564B (zh) Insulator gate with high operational response speed

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

R150 Certificate of patent or registration of utility model

Ref document number: 5097868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees