JPS60189029A - 電源オンリセツト回路 - Google Patents
電源オンリセツト回路Info
- Publication number
- JPS60189029A JPS60189029A JP59045031A JP4503184A JPS60189029A JP S60189029 A JPS60189029 A JP S60189029A JP 59045031 A JP59045031 A JP 59045031A JP 4503184 A JP4503184 A JP 4503184A JP S60189029 A JPS60189029 A JP S60189029A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- reset
- output terminal
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、種々の電子機器に使用される電源オンリセ
ット回路に関する。
ット回路に関する。
従来よりよく使用される電源オンリセット回路には、第
１図ないし第３図に示すものがある。
１図ないし第３図に示すものがある。
第１図の回路は、電源がオンされると、Ｍ、ＯＳトラン
ジスタ１がオンしてコンデンサＣを通して充電電流が流
れる。コンデンサＣの充電が進み、Ａ点の電位がインバ
ータ２のスレノショルドレヘルを越えるまでは、インバ
ータ２の出力は“ＩＩ ”（ハイ）で、リセット信号が
出力され、Ａ点がスレソショルドレヘルを越えると、イ
ンバータ２の出力が“Ｌ” （ロー）となり、リセット
信号がオフされる。第２図の回路は、第１図の回路のＭ
ＯＳトランジスタ１の代わりに抵抗Ｒを接続したもので
あり、動作は略第１−の回路と同様である。
ジスタ１がオンしてコンデンサＣを通して充電電流が流
れる。コンデンサＣの充電が進み、Ａ点の電位がインバ
ータ２のスレノショルドレヘルを越えるまでは、インバ
ータ２の出力は“ＩＩ ”（ハイ）で、リセット信号が
出力され、Ａ点がスレソショルドレヘルを越えると、イ
ンバータ２の出力が“Ｌ” （ロー）となり、リセット
信号がオフされる。第２図の回路は、第１図の回路のＭ
ＯＳトランジスタ１の代わりに抵抗Ｒを接続したもので
あり、動作は略第１−の回路と同様である。
第３図の回路は、電源がオンして＋Ｖが上昇していき、
Ｍｏｓ＋−ランジスク３のスレソショルＦレベルを越え
るとＭＯＳ、Ｉ−ランジスタがオンし、さらに抵抗Ｒ１
とＲ２で分圧されるＢ点の電位がＭＯ３＋−ランジスク
４のスレノシコルドレヘルを越えると、ＭＯ３＋−ラン
ジスク４がオンし、インバータ５の入力が゛Ｌパとなる
。そのため、リセット信号として出力されていたインバ
ータ６の出力も” Ｈ”から” Ｌ”に落ぢる。
Ｍｏｓ＋−ランジスク３のスレソショルＦレベルを越え
るとＭＯＳ、Ｉ−ランジスタがオンし、さらに抵抗Ｒ１
とＲ２で分圧されるＢ点の電位がＭＯ３＋−ランジスク
４のスレノシコルドレヘルを越えると、ＭＯ３＋−ラン
ジスク４がオンし、インバータ５の入力が゛Ｌパとなる
。そのため、リセット信号として出力されていたインバ
ータ６の出力も” Ｈ”から” Ｌ”に落ぢる。
上記した従来の電源オンリセット回路の欠点は、第１図
、第２図に示した回路では立ち上がりの遅い電源では動
作しないし、第３図の回路では立ち上がりの遅い電源に
対しても動作するが、静止時にも電流が流れ電力を消費
することである。
、第２図に示した回路では立ち上がりの遅い電源では動
作しないし、第３図の回路では立ち上がりの遅い電源に
対しても動作するが、静止時にも電流が流れ電力を消費
することである。
この発明の目的は、」１記従来回路の欠点を解消し、立
ら上がりの遅い電源に対しても動作し、しかも静止時に
お＆Ｊる消費電力の小さな電源オンリセット回路を提供
するごとである。
ら上がりの遅い電源に対しても動作し、しかも静止時に
お＆Ｊる消費電力の小さな電源オンリセット回路を提供
するごとである。
−に記目的を達成するために、この発明の電源オンリセ
ット回路は、オン抵抗の異なる１対のＣ−ＭＯＳインハ
ークから構成されるアンバランスフリップフロツブと、
このアンバランスフリップフロツブの出力を受けてリセ
ット信号を導出するりセット信号出力回路と、外部借料
を受けるとオンされ、前記リセット信号を解除する１−
ランジスタとから構成されている。
ット回路は、オン抵抗の異なる１対のＣ−ＭＯＳインハ
ークから構成されるアンバランスフリップフロツブと、
このアンバランスフリップフロツブの出力を受けてリセ
ット信号を導出するりセット信号出力回路と、外部借料
を受けるとオンされ、前記リセット信号を解除する１−
ランジスタとから構成されている。
以下、実施例により、この発明をさらに詳細に説明する
。
。
第４図は、この発明の１実施例を示す電源オンリセット
回路の接続図である。同図において１０はアンハランス
フリソプフし１ノブであって、１対のインバータ１１．
１２から構成されている。
回路の接続図である。同図において１０はアンハランス
フリソプフし１ノブであって、１対のインバータ１１．
１２から構成されている。
インバータ１１はＰ形Ｍｏ５ｔ−ランンスタ１３とＮ形
ＭＯ３＋−ランジスク１４．１５からなり、また、イン
バータ１２はＰ形ＭＯ３Ｉ・ランシスタ１６．１７とＮ
形ＭＯ３Ｉ−ランラスタ１乏（からなり、いずれもＣ−
ＭＯ３構成である。
ＭＯ３＋−ランジスク１４．１５からなり、また、イン
バータ１２はＰ形ＭＯ３Ｉ・ランシスタ１６．１７とＮ
形ＭＯ３Ｉ−ランラスタ１乏（からなり、いずれもＣ−
ＭＯ３構成である。
ただ、インバータＪ１は出力端））１と接地ＧＮ１〕間
にトランジスタ１４．１５の直列回路が、出力端Ｐ１と
＋■電源間に１〜ランジスク１３が、接続されるのに対
し、インバータ１２は出力１″ｒｉ＾ｉＰ２と接地Ｇ
Ｎ ｌ）間にトう〉・シスク１８か、出力端Ｐ２と→−
■電源間にトランジスタ１６．１７の直列回路が接続さ
れており、両インバータ１１．１２のオン抵抗が相違し
、アンバランスに構成されている。
にトランジスタ１４．１５の直列回路が、出力端Ｐ１と
＋■電源間に１〜ランジスク１３が、接続されるのに対
し、インバータ１２は出力１″ｒｉ＾ｉＰ２と接地Ｇ
Ｎ ｌ）間にトう〉・シスク１８か、出力端Ｐ２と→−
■電源間にトランジスタ１６．１７の直列回路が接続さ
れており、両インバータ１１．１２のオン抵抗が相違し
、アンバランスに構成されている。
インバータ１１の出力Ｉ＞１ｉｉＰｌには、インバータ
１９．２０が接続され、インバータ２０の出力端よりリ
セノ１−伯刊ＲＳを出力するようになっている。
１９．２０が接続され、インバータ２０の出力端よりリ
セノ１−伯刊ＲＳを出力するようになっている。
また、インハ−り１１の出力端１） ｌとＧ Ｎ Ｄ
ＩＨＩにはＮ形ＭＯ３ｈランジスタ２１が接続されて１
′；す、このトランジスク２１は外部より入力されるク
ロック信−Ｖｊ Ｃ，Ｐによってオンされる。
ＩＨＩにはＮ形ＭＯ３ｈランジスタ２１が接続されて１
′；す、このトランジスク２１は外部より入力されるク
ロック信−Ｖｊ Ｃ，Ｐによってオンされる。
インバータ」２の出力端Ｐ ２には、インバータ１９と
同形のダミーインバータ２２、トランジスタ２１と同形
のダミー用のＮ形ＭＯ３）ランジスタ２３が接続され、
インハーク１１．１２の出力側が対称となるように構成
されている。
同形のダミーインバータ２２、トランジスタ２１と同形
のダミー用のＮ形ＭＯ３）ランジスタ２３が接続され、
インハーク１１．１２の出力側が対称となるように構成
されている。
次に、以上のように接続構成される実施例回路の動作に
ついて説明する。
ついて説明する。
電源がオンされ、第５図（ａ＞に示すよ・うに電源電圧
が上胛すると、アンバランスフリップフロップ１０は、
そのアンバランス性のためオン抵抗の大きいインバータ
１１例の出力錨ＩＰｉがＩＩ”となり、この’ Ｈ”信
号がインハ−り１９．２０を経て、リセット信号Ｒ３（
第５図（ｂ）参照〕が導出され、図示外の機能回路部を
リセソ１〜する。
が上胛すると、アンバランスフリップフロップ１０は、
そのアンバランス性のためオン抵抗の大きいインバータ
１１例の出力錨ＩＰｉがＩＩ”となり、この’ Ｈ”信
号がインハ−り１９．２０を経て、リセット信号Ｒ３（
第５図（ｂ）参照〕が導出され、図示外の機能回路部を
リセソ１〜する。
クロック信号ｃｐ（第５図（Ｃ）参照〕が外部より入力
されると、このりし１ツク信号ＣＰによりトランジスタ
２１がオンされ、インバータ１１の出力端Ｐ１が” Ｌ
”に強制され、これによりインバータ２０の出力端の
レヘルも′１．”に落ら、リセフトが解除される。
されると、このりし１ツク信号ＣＰによりトランジスタ
２１がオンされ、インバータ１１の出力端Ｐ１が” Ｌ
”に強制され、これによりインバータ２０の出力端の
レヘルも′１．”に落ら、リセフトが解除される。
インバータ１１の出力端Ｐ１がＩ、”に落らると、これ
に対応してインバータＩ２の出力端Ｐ２が“′Ｈ”とな
る。そして、この状態はクロック信号ＣＰが入力されな
くなり、トランジスク２１がオフしても保持される。
に対応してインバータＩ２の出力端Ｐ２が“′Ｈ”とな
る。そして、この状態はクロック信号ＣＰが入力されな
くなり、トランジスク２１がオフしても保持される。
なお、この実施例回路では、電源がオンされてリセット
信号ＲＳがＨ”となった後、クロック信号ＣＰが入力さ
れないと、リセット信号ＲＳはそのまま” Ｈ”で保持
される。
信号ＲＳがＨ”となった後、クロック信号ＣＰが入力さ
れないと、リセット信号ＲＳはそのまま” Ｈ”で保持
される。
また、」二記実施例回路では、アンバランスフリップフ
ロップを構成するために、一方のインバータの出力端と
接地Ｇ Ｎ ］）間に接続されるＩ−ランジスタを１個
、他方のインパークの出力α１１．１と接地ＧＮＤ間に
接続されるトランジスタを２個とし、オン抵抗が異なる
ようにし７ているが、両インバータの出力端と接地ＧＮ
Ｄ間に接続されるトランジスタをそれぞれ１（固とし、
これらＩ・ランジスタにＷ／Ｌ （幅／長さ）の相違す
るものを使用してもよい。
ロップを構成するために、一方のインバータの出力端と
接地Ｇ Ｎ ］）間に接続されるＩ−ランジスタを１個
、他方のインパークの出力α１１．１と接地ＧＮＤ間に
接続されるトランジスタを２個とし、オン抵抗が異なる
ようにし７ているが、両インバータの出力端と接地ＧＮ
Ｄ間に接続されるトランジスタをそれぞれ１（固とし、
これらＩ・ランジスタにＷ／Ｌ （幅／長さ）の相違す
るものを使用してもよい。
この発明によれば、Ｃ−ＭＯＳインバータを用いて構成
するので、立ら上がりの遅い電源に対しても動作する上
、静止時にはほとんど電流が流れず、消費電力が小さい
。したがって、この発明の電源オンリセット回路は、電
池動作の電子機器用のＩＣに適用するのに好適である。
するので、立ら上がりの遅い電源に対しても動作する上
、静止時にはほとんど電流が流れず、消費電力が小さい
。したがって、この発明の電源オンリセット回路は、電
池動作の電子機器用のＩＣに適用するのに好適である。
第１図、第２図、第３図は従来の電源オンリセット回路
を示す回路図、第４図はこの発明の１実施例を示す電源
オンリセット回路の接続図、第５図は同電源オンリセッ
ト回路の動作を説明するだめの波形図である。 １０：アンハランスフリソプフロソブ、１１・１２・１
９・２０・２２：インバータ、２１・２３：ＭＯＳトラ
ンジスタ。 特許出願人 ローム株式会社 代理人 弁理士 中 村 戊 信 第１図 第２図 第３図
を示す回路図、第４図はこの発明の１実施例を示す電源
オンリセット回路の接続図、第５図は同電源オンリセッ
ト回路の動作を説明するだめの波形図である。 １０：アンハランスフリソプフロソブ、１１・１２・１
９・２０・２２：インバータ、２１・２３：ＭＯＳトラ
ンジスタ。 特許出願人 ローム株式会社 代理人 弁理士 中 村 戊 信 第１図 第２図 第３図
Claims (1)
- （１）オン抵抗の異なる１対のＣ−ＭＯＳインハ−りか
ら構成されるアンバランスフリップフロップと、このア
ンバランスフリップフロップの出力を受けてリセット信
号を導出するり十ソト信号出力回路と、外部信号を受け
るとオンされ、前記リセット信号を解除するトランジス
タとからなる電源オンリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045031A JPS60189029A (ja) | 1984-03-08 | 1984-03-08 | 電源オンリセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045031A JPS60189029A (ja) | 1984-03-08 | 1984-03-08 | 電源オンリセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60189029A true JPS60189029A (ja) | 1985-09-26 |
| JPH0316648B2 JPH0316648B2 (ja) | 1991-03-06 |
Family
ID=12707966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59045031A Granted JPS60189029A (ja) | 1984-03-08 | 1984-03-08 | 電源オンリセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189029A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292414A (ja) * | 1988-05-20 | 1989-11-24 | Nippon Motoroola Kk | パワーオン・プリセット回路 |
| EP0631389A2 (en) * | 1993-06-25 | 1994-12-28 | Sony Corporation | Power-on reset circuit |
| US7701265B2 (en) | 2006-04-11 | 2010-04-20 | Elpida Memory, Inc. | Power-on reset circuit using flip-flop and semiconductor device having such power-on reset circuit |
| KR20120093339A (ko) * | 2009-11-13 | 2012-08-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| WO2023276734A1 (ja) * | 2021-06-28 | 2023-01-05 | ローム株式会社 | パワーオンリセット回路および半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612888A (en) * | 1979-07-13 | 1981-02-07 | Hitachi Ltd | Control device for motor |
-
1984
- 1984-03-08 JP JP59045031A patent/JPS60189029A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612888A (en) * | 1979-07-13 | 1981-02-07 | Hitachi Ltd | Control device for motor |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292414A (ja) * | 1988-05-20 | 1989-11-24 | Nippon Motoroola Kk | パワーオン・プリセット回路 |
| EP0631389A2 (en) * | 1993-06-25 | 1994-12-28 | Sony Corporation | Power-on reset circuit |
| EP0631389A3 (en) * | 1993-06-25 | 1995-08-30 | Sony Corp | Power-on reset circuit. |
| US5517144A (en) * | 1993-06-25 | 1996-05-14 | Sony Corporation | Power-on reset circuit |
| US7701265B2 (en) | 2006-04-11 | 2010-04-20 | Elpida Memory, Inc. | Power-on reset circuit using flip-flop and semiconductor device having such power-on reset circuit |
| KR20120093339A (ko) * | 2009-11-13 | 2012-08-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2012235156A (ja) * | 2009-11-13 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8947153B2 (en) | 2009-11-13 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Electronic circuit comprising thin-film transistors |
| WO2023276734A1 (ja) * | 2021-06-28 | 2023-01-05 | ローム株式会社 | パワーオンリセット回路および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316648B2 (ja) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| JPS63307771A (ja) | 相補型金属酸化物半導体集積回路 | |
| JP2968200B2 (ja) | 静電放電及びラッチアップ防止回路 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JPS60189029A (ja) | 電源オンリセツト回路 | |
| JPS6333734B2 (ja) | ||
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| US20020063589A1 (en) | Power on circuit for generating reset signal | |
| JP2645117B2 (ja) | 半導体集積回路のリセット回路 | |
| JPS5979328A (ja) | パワ−オンリセツト回路 | |
| JPS61296817A (ja) | パワ−オン・リセツト回路 | |
| JPS61150515A (ja) | 半導体集積回路 | |
| JP2798510B2 (ja) | 半導体集積回路 | |
| JP2005039635A (ja) | パワーオンリセット回路 | |
| JPS6111839A (ja) | パワ−オン・イニシヤライズ回路 | |
| JP2001292054A (ja) | パワーオンリセット回路 | |
| JPS59147537A (ja) | パルス発生回路 | |
| JPH0116070Y2 (ja) | ||
| JP2608368B2 (ja) | 電子装置 | |
| JPS6080314A (ja) | ワンシヨツト回路 | |
| JPH02254811A (ja) | リセツト回路 | |
| JPS59158122A (ja) | パワ−オンリセツト回路 | |
| JPS63278266A (ja) | 半導体装置の基板電圧発生回路 | |
| JPH0347609B2 (ja) | ||
| JPH0716432U (ja) | パワーオンリセット信号発生回路 |