TWI544523B - 顯示基板、顯示面板以及顯示裝置 - Google Patents

Description

顯示基板、顯示面板以及顯示裝置

相關申請案的交叉參照

本申請案依35 U.S.C.§ 119主張於2010年11月24日向韓國智慧財產局申請之申請號為2010-0117361的韓國專利申請案、以及於2011年8月2日申請之申請號為2011-0076840的韓國專利申請案優先全效益，其完整內容於此併入參考。

本發明之範例實施例係關於一種顯示基板、顯示面板、以及顯示裝置。更具體地說，本發明之範例實施例係關於一種液晶顯示基板、液晶顯示面板、以及液晶顯示裝置。

液晶顯示(LCD)裝置典型地包含液晶層，其設置於其上分別形成電場產生電極的兩絕緣基板之間。液晶顯示裝置可對應施加於電場產生電極之電壓，透過液晶層中液晶分子之調整並藉由調整穿過液晶層的光透射率而顯示影像。

具有一般結構之液晶顯示裝置可為扭轉向列(“TN”)型之顯示裝置，其中形成電極之電場分別形成在兩絕緣基板上。扭轉向列型之液晶顯示裝置具有視角較窄的問題。

面線轉換(PLS)型面板之液晶顯示裝置已發展達到相對寬的視角。面線轉換型之液晶顯示裝置包含一對電場產生之電極，舉例來說，形成彼此絕緣且設置在其上形成有薄膜電晶體的基板(例如一陣列基板)上的像素電極及共用電極。沿著在像素電極與共用電極間之邊緣電場而排列的液晶分子控制液晶層的光透射率，因此面線轉換型之液晶顯示裝置顯示一影像。

範例實施例係提供一種具有高度光透射率可改善視角及可見度之顯示基板。

範例實施例係提供一種具有高度光透射率可改善視角及能見度之顯示面板。

範例實施例係提供一種具有高度光透射率可改善視角及能見度之顯示裝置。

根據範例實施例，提供一種顯示基板，其包含絕緣基板、第一閘極線路、第一下電極、第二下電極、第一上電極、以及第二上電極。絕緣基板可包含第一像素區與位於自第一像素區延伸之第一方向的第二像素區。第一閘極線路可以在絕緣基板上以交叉第一方向之一第二方向延伸。第一下電極可在第一像素區內。第二下電極可在第二像素區內。第一上電極可重疊第一像素區內之第一下電極，且可包含以不同於第一方向與第二方向之一第三方向延伸的第一狹縫圖樣。第二上電極 可重疊第二像素區內之第二下電極，且包含以不同於第一方向、第二方向與第三方向之一第四方向延伸的第二狹縫圖樣。

在範例實施例中，顯示基板更可包含一校準層，其係位在其上位有第一上電極與第二上電極的絕緣基板上。第一像素區內之校準層中之校準方向可與第二像素區內之校準層中之校準方向相同。

在範例實施例中，校準層中之校準方向可為第一方向或第二方向。

在範例實施例中，第二方向可垂直於第一方向，且第三方向與第四方向相對於第二方向可為彼此對稱。

在範例實施例中，絕緣基板更可包含位於自第一像素區延伸之第二方向的第三像素區及位於自第二像素區延伸之第二方向的第四像素區。顯示基板更可包含第三下電極、第四下電極、第三上電極及第四上電極。第三下電極可設置在第三像素區內。第四下電極可設置在第四像素區內。第三上電極可重疊第三像素區內之第三下電極，且可包含以第三方向延伸之第三狹縫圖樣。第四上電極可重疊第四像素區內之第四下電極，且包含以第四方向延伸之第四狹縫圖樣。

在範例實施例中，顯示基板更可包含第二閘極線路、第一資料線路、第一開關元件及第二開關元件。第二閘極線路可與該第一閘極線路平行而配置。第一資料線路可交叉第一閘極線路與第二閘極線路。第一開關元件可設置在第一像素區內，且可電性耦接於第一閘極線路與第一資料線路。第二開 關元件可設置在第二像素區內，且電性耦接於第二閘極線路與第一資料線路。在此，第一下電極或第一上電極可電性耦接於第一開關元件，且第二下電極或第二上電極可電性耦接於第二開關元件。

在範例實施例中，第一閘極線路可設置於第一像素區與該第二像素區之間。第二像素區可設置於第一閘極線路與第二閘極線路之間。

在範例實施例中，第一像素區與第二像素區可設置於第一閘極線路與第二閘極線路之間。

在範例實施例中，顯示基板更可包含第二閘極線路、第一資料線路、第二資料線路、第一開關元件與第二開關元件。第二閘極線路可設置與第一閘極線路平行。第一資料線路可交叉第一閘極線路與第二閘極線路。第二資料線路可設置與第一資料線路平行，且交叉第一閘極線路與第二閘極線路。第一開關元件可設置在第一像素區中，且可電性耦接於第一閘極線路與第二資料線路。第二開關元件可設置在第二像素區中，且可電性耦接於第二閘極線路與第一資料線路。在此，第一下電極或第一上電極可電性耦接於第一開關元件，且第二下電極或第二上電極可電性耦接於第二開關元件。

在範例實施例中，第一像素區與第二像素區可位於第一閘極線路與第二閘極線路之間。然後，第一上電極與第二上電極可具有一整體結構，其第一上電極與第二上電極彼此耦接，且第一狹縫圖樣與第二狹縫圖樣可彼此耦接。

在範例實施例中，絕緣基板更可包含位於自第二像素區延伸之第一方向的第三像素區。顯示基板更可包含第三閘極線路、第三下電極、第三上電極及第三開關元件。第三閘極線路可以第二方向延伸，且可位於第三像素區與第二閘極線路之間。第三下電極可設置在第三像素區內。第三上電極可重疊第三像素區內之第三下電極，且可包含以第三方向延伸之第三狹縫圖樣。第三開關元件可設置於第三像素區內，且可電性耦接於第三閘極線路，第三開關元件毗鄰於第三閘極線路。

在範例實施例中，顯示基板更可包含交叉第一閘極線路之第一資料線路與第二資料線路，第一資料線路與第二資料線路設置以彼此平行。第一像素區與第二像素區可位在第一資料線路與第二資料線路之間。毗鄰於第一資料線路之第一上電極與第二上電極之側邊可設置與第一資料線路平行，且毗鄰於第二資料線路之第一上電極與第二上電極之側邊可設置與第二資料線路平行。然後，每一第一資料線路與第二資料線路可包含平行於第一狹縫圖樣之第一延伸部、以及平行於第二狹縫圖樣之第二延伸部。每一第一資料線路與第二資料線路可沿著第一方向延伸而呈現一直線形狀。

在範例實施例中，第一狹縫圖樣可包含第一彎曲部，其有小於第二方向與第三方向間的夾角之傾斜角度，且第一彎曲部可位在第一狹縫圖樣中之兩邊緣部之至少其一內。第二狹縫圖樣可包含第二彎曲部，其有小於第二方向與第四方向 間的夾角之傾斜角度，且第二彎曲部可位在第二狹縫圖樣中之兩邊緣部之至少其一內。

根據範例實施例，提供一種顯示基板，其包含絕緣基板、第一閘極線路、第一下電極、第二下電極、第一上電極及第二上電極。絕緣基板可包含一第一像素區與位於自第一像素區延伸之第一方向之一第二像素區。第一閘極線路可設置於第一像素區與第二像素區之間，第一閘極線路可沿交叉絕緣基板上之第一方向之一第二方向延伸。第一下電極可在第一像素區內。第二下電極可在第二像素區內。第一上電極可重疊第一像素區內之第一下電極，且可包含以第三方向與第四方向依序延伸之一第一狹縫圖樣，第三方向與第四方向彼此不同，且每一第三方向與第四方向係不同於第一方向與第二方向。第二上電極可重疊第二像素區內之第二下電極，且可包含以第四方向與第三方向依序延伸之一第二狹縫圖樣。

在範例實施例中，顯示基板更可包含一校準層，其係形成在其上形成有第一上電極與第二上電極的絕緣基板上。第一像素區內之校準層之校準方向可與第二像素區內之校準層之校準方向相同。

在範例實施例中，校準層之校準方向可為第一方向或第二方向。

在範例實施例中，第二方向可垂直於第一方向，且第三方向與第四方向可相對於第二方向為彼此對稱的。

在範例實施例中，顯示基板更可包含第二閘極線路、第一資料線路、第二資料線路、第一開關元件及第二開關元件。第二閘極線路可設置與第一閘極線路平行。第一資料線路可交叉第一閘極線路與第二閘極線路。第二資料線路可交叉第一閘極線路與第二閘極線路，且可設置與第一資料線路平行。第一開關元件可設置在第一像素區內，且可電性耦接於第一閘極線路與第二資料線路。第二開關元件可設置在第二像素區內，且可電性耦接至第二閘極線路與第一資料線路。然後，第一下電極或第一上電極可電性耦接於第一開關元件，以及第二下電極或第二上電極可電性耦接於第二開關元件。

在範例實施例中，第一像素區與第二像素區可在第一資料線路與第二資料線路之間。第一開關元件可位於毗鄰於第二資料線路，以及第二開關元件可位於毗鄰於第一資料線路。

在範例實施例中，每一第一資料線路與第二資料線路可包含平行於第一狹縫圖樣之一第一延伸部、以及平行於第二狹縫圖樣之一第二延伸部。

根據範例實施例，提供一種顯示面板，其包含顯示基板、相對基板及液晶層。顯示基板可包含絕緣基板、第一閘極線路、第一下電極、第一上電極、第二下電極及第二上電極。絕緣基板包含第一像素區與位於自第一像素區延伸之第一方向之第二像素區。第一閘極線路以交叉第一方向之第二方向延伸。第一下電極與第一上電極可設置在第一像素區內，第一 上電極可重疊第一下電極，且可包含以不同於第一方向與第二方向之第三方向延伸的第一狹縫圖樣。第二下電極與第二上電極可設置在第二像素區內，第二上電極可重疊第二下電極，且可包含以不同於第一方向至第三方向之第四方向延伸的第二狹縫圖樣。相對基板可面向顯示基板，且可包含重疊在第一像素區與第二像素區之彩色濾光片。液晶層可設置在顯示基板與相對基板之間。

在範例實施例中，顯示基板更可包含第一校準層，其係形成在其上形成有第一電極與該第二電極之絕緣基板上。第一像素區內之第一校準層之校準方向可與第二像素區內之第一校準層之校準方向相同。校準層之校準方向可為第一方向或第二方向。

在範例實施例中，相對基板更可包含第二校準層，其係形成在其上形成有彩色濾光片之相對基板上。第二校準層在相對基板中面對第一像素區與第二像素區之區域內可具有單一校準方向。然後，第二校準層之校準方向可與該第一校準層之校準方向相同。

在範例實施例中，顯示面板更可包含第一偏光片及第二偏光片。第一偏光片可設置在顯示基板之下表面上，且可具有與第一校準層之校準方向相同之偏光軸。第二偏光片可設置在相對基板之上表面上，且可具有垂直於第一偏光片之該偏光軸之偏光軸。

在範例實施例中，相對基板可更包含重疊在第一開關元件與第二開關元件之遮光圖樣。第二像素區與第三像素區間之遮光圖樣的寬度可小於自第二開關元件之遠端到第三開關元件之遠端的距離。

根據範例實施例，提供一種顯示面板，其包含顯示基板、相對基板及液晶層。顯示基板可包含絕緣基板、第一閘極線路、第一下電極、第一上電極、第二下電極及第二上電極。絕緣基板可包含第一像素區與位於自第一像素區延伸之第一方向的第二像素區。第一閘極線路可設置在第一像素區與第二像素區之間，且第一閘極線路可延伸在以交叉第一方向之第二方向上。第一下電極與第一上電極可設置在第一像素區內。第一上電極可重疊第一下電極，且可包含以第三方向與第四方向依序延伸的第一狹縫圖樣。第三方向與第四方向為彼此不同，且每一第三方向與第四方向可不同於第一方向與第二方向。第二下電極與第二上電極可設置在第二像素區內。第二上電極可重疊第二下電極，且包含以第四方向與第三方向依序延伸的第二狹縫圖樣。相對基板可面向顯示基板，且可包含重疊在第一像素區與第二像素區之彩色濾光片。液晶層可設置在顯示基板與相對基板之間。

在範例實施例中，顯示基板更可包含第一校準層，其係在其上位有第一上電極與第二上電極之絕緣基板上。第一像素區內之第一校準層之校準方向可與第二像素區內之 第一校準層之校準方向相同。第一校準層之校準方向可為第一方向或第二方向。

在範例實施例中，顯示面板更可包含第一偏光片與第二偏光片。第一偏光片可設置在顯示基板之下表面上，且可具有與第一校準層之校準方向相同的偏光軸。第二偏光片可設置在相對基板之上表面上，且可具有垂直於第一偏光片之該偏光軸的偏光軸。

根據範例實施例，提供一種顯示裝置，其包含顯示面板、伽瑪電壓產生器、控制器及資料驅動器。顯示面板可包含第一像素、第二像素及第一閘極線路。第一像素可包含第一下電極與重疊第一下電極之第一上電極，第一上電極可具有第一狹縫圖樣。第二像素可設置於自第一像素延伸之第一方向，第二像素可包含第二下電極與重疊第二下電極之第二上電極，第二上電極可具有不同於第一狹縫圖樣之縱向方向之方向延伸的第二狹縫圖樣。第一閘極線路可以不同於第一方向之第二方向延伸。伽瑪電壓產生器可配置以產生第一伽瑪參考電壓組與第二伽瑪參考電壓組，第一伽瑪參考電壓組與第二伽瑪參考電壓組具有不同電壓位準。控制器可配置以輸出對應至第一像素與第二像素之第一像素資料與第二像素資料。資料驅動器可配置以基於第一伽瑪參考電壓組將第一像素資料轉換為第一像素電壓，並以第二伽瑪參考電壓組為基礎將第二像素資料轉換為第二像素電壓，且分別輸出第一像素電壓與第二像素電壓至第一像素與第二像素。

在範例實施例中，控制器可設置以自一外部影像來源接收一影像資料，基於已接收之影像資料而產生第一像素資料與第二像素資料，並輸出第一像素資料、第二像素資料與伽瑪選擇訊號，以選擇控制第一伽瑪參考電壓組或第二伽瑪參考電壓組。資料驅動器可包含伽瑪電壓選擇器，其係對應伽瑪選擇訊號而選擇第一伽瑪參考電壓組與第二伽瑪參考電壓組之其中之一。

在範例實施例中，控制器可設置以自外部影像來源接收影像資料，基於已接收之影像資料而產生第一像素資料與第二像素資料，並輸出第一像素資料、第二像素資料與伽瑪選擇訊號，以選擇控制第一伽瑪參考電壓組或第二伽瑪參考電壓組。伽瑪電壓產生器可配置以對應伽瑪選擇訊號而選擇地輸出第一伽瑪參考電壓組與第二伽瑪參考電壓組之其中之一。

在範例實施例中，伽瑪電壓產生器可包含第一伽瑪單元、第二伽瑪單元與伽瑪電壓選擇器。第一伽瑪單元可包含第一電阻串，且可配置以利用電源供應電壓而產生第一伽瑪參考電壓組。第二伽瑪單元包含第二電阻串，且可配置以利用電源供應電壓而產生第二伽瑪參考電壓組，第二電阻串有與第一電阻串具有不同阻抗值。伽瑪電壓選擇器可配置以對應伽瑪選擇訊號而選擇地輸出第一伽瑪參考電壓組與第二伽瑪參考電壓組之其中之一。

在範例實施例中，第一伽瑪參考電壓組與第二伽瑪參考電壓組中之伽瑪值可彼此不同。

在範例實施例中，第一狹縫圖樣中之延伸方向可相對於第二方向而對稱於第二狹縫圖樣中之延伸方向。

在範例實施例中，顯示面板更可包含第一資料線路，其係以第一方向延伸交叉第一閘極線路，且耦接於至少第一像素與第二像素之其中之一。

在範例實施例中，第一像素與第二像素可依序操作，且第一伽瑪參考電壓組與第二伽瑪參考電壓組之選擇週期可與第一像素與第二像素之操作週期相同。

10、20‧‧‧顯示裝置

100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500‧‧‧顯示面板

110、310、410、510、610、710、810、910、1010、1110、1210、1310、1410、1510‧‧‧顯示基板

120、720‧‧‧相對基板

130、730‧‧‧液晶層

12、22‧‧‧伽瑪電壓產生單元

14、24‧‧‧資料驅動單元

16、26‧‧‧控制單元

18、28‧‧‧閘極驅動單元

102、702‧‧‧第一偏光片

104、704‧‧‧第二偏光片

111、711‧‧‧第一絕緣基板

112、712‧‧‧第一校準層

116a‧‧‧半導體層

116b‧‧‧歐姆接觸層

117、717‧‧‧閘極絕緣層

118‧‧‧第一保護層

119‧‧‧第二保護層

121、721‧‧‧第二絕緣基板

122、722‧‧‧第二校準層

22a‧‧‧第一伽瑪單元

22b‧‧‧第二伽瑪單元

22c‧‧‧伽瑪電壓選擇器

BM‧‧‧遮光圖樣

CF‧‧‧彩色濾光片

AP‧‧‧主動圖樣

LC‧‧‧液晶分子

SE‧‧‧源極電極

DE‧‧‧汲極電極

GE‧‧‧閘極電極

PX1‧‧‧第一像素

PX2‧‧‧第二像素

PX3‧‧‧第三像素

PX4‧‧‧第四像素

PX5‧‧‧第五像素

PX6‧‧‧第六像素

PX7‧‧‧第七像素

PX8‧‧‧第八像素

D1‧‧‧第一方向

D2‧‧‧第二方向

GL‧‧‧閘極線路

GL1‧‧‧第一閘極線路

GL2‧‧‧第二閘極線路

GL3‧‧‧第三閘極線路

GL4‧‧‧第四閘極線路

DL‧‧‧資料線路

DL1‧‧‧第一資料線路

DL2‧‧‧第二資料線路

DL3‧‧‧第三資料線路

VREF1‧‧‧第一伽瑪參考電壓組

VREF2‧‧‧第二伽瑪參考電壓組

DATA‧‧‧影像資料

DATA’‧‧‧像素資料

CONT‧‧‧同步訊號

CONT1‧‧‧資料控制訊號

CONT2‧‧‧閘極控制訊號

GSEL‧‧‧伽瑪選擇訊號

GVDD‧‧‧電源供應電壓

STH‧‧‧水平啟動訊號

LOAD‧‧‧負載訊號

DCLK‧‧‧資料時脈訊號

14a、24a‧‧‧移位記錄器

14b、24b‧‧‧閂鎖器

14c、24c‧‧‧數位類比轉換器

14d、24d‧‧‧暫存器

14e‧‧‧伽瑪電壓選擇器

VON‧‧‧閘極開啟電壓

VOFF‧‧‧閘極關閉電壓

PA1‧‧‧第一像素區

PA2‧‧‧第二像素區

PA3‧‧‧第三像素區

PA4‧‧‧第四像素區

PA5‧‧‧第五像素區

PA6‧‧‧第六像素區

PA7‧‧‧第七像素區

PA8‧‧‧第八像素區

SW1‧‧‧第一開關元件

SW2‧‧‧第二開關元件

SW3‧‧‧第三開關元件

SW4‧‧‧第四開關元件

SW5‧‧‧第五開關元件

SW6‧‧‧第六開關元件

SW7‧‧‧第七開關元件

SW8‧‧‧第八開關元件

114_1、314_1、414_1、514_1、614_1、714_1、814_1、914_1、1014_1、1114_1、1214_1、1314_1、1414_1、1514_1‧‧‧第一上電極

114_2、314_2、414_2、514_2、614_2、714_2、814_2、914_2、1014_2、1114_2、1214_2、1314_2、1414_2、1514_2‧‧‧第二上電極

114_3、314_3、414_3、514_3、614_3、714_3、814_3、914_3、1014_3、1114_3、1214_3、1314_3、1414_3、1514_3‧‧‧第三上電極

114_4、314_4、414_4、514_4、614_4、714_4、814_4、914_4、1014_4、1114_4、1214_4、1314_4、1414_4、1514_4‧‧‧第四上電極

1214_5、1314_5、1414_5、1514_5‧‧‧第五上電極

1214_6、1314_6、1414_6、1514_6‧‧‧第六上電極

1214_7、1314_7、1414_7、1514_7‧‧‧第七上電極

1214_8、1314_8、1414_8、1514_8‧‧‧第八上電極

113_1、313_1、413_1、513_1、613_1、713_1、813_1、913_1、 1013_1、1113_1、1213_1、1313_1、1413_1、1513_1‧‧‧第一下電極

113_2、313_2、413_2、513_2、613_2、713_2、813_2、913_2、1013_2、1113_2、1213_2、1313_2、1413_2、1513_2‧‧‧第二下電極

113_3、313_3、413_3、513_3、613_3、713_3、813_3、913_3、1013_3、1113_3、1213_3、1313_3、1413_3、1513_3‧‧‧第三下電極

113_4、313_4、413_4、513_4、613_4、713_4、813_4、913_4、1013_4、1113_4、1213_4、1313_4、1413_4、1513_4‧‧‧第四下電極

1213_5、1313_5、1413_5、1513_5‧‧‧第五下電極

1213_6、1313_6、1413_6、1513_6‧‧‧第六下電極

1213_7、1313_7、1413_7、1513_7‧‧‧第七下電極

1213_8、1313_8、1413_8、1513_8‧‧‧第八下電極

115_1、315_1、415_1、515_1、615_1、715_1、815_1、915_1、1015_1、1115_1、1215_1、1315_1、1415_1、1515_1‧‧‧第一狹縫圖樣

115_2、315_2、415_2、515_2、615_2、715_2、815_2、915_2、1015_2、1115_2、1215_2、1315_2、1415_2、1515_2‧‧‧第二狹縫圖樣

115_3、315_3、415_3、515_3、615_3、715_3、815_3、915_3、1015_3、1115_3、1215_3、1315_3、1415_3、1515_3‧‧‧第三狹縫圖樣

115_4、315_4、415_4、515_4、615_4、715_4、815_4、915_4、 1015_4、1115_4、1215_4、1315_4、1415_4、1515_4‧‧‧第四狹縫圖樣

1215_5、1315_5、1415_5、1515_5‧‧‧第五狹縫圖樣

1215_6、1315_6、1415_6、1515_6‧‧‧第六狹縫圖樣

1215_7、1315_7、1415_7、1515_7‧‧‧第七狹縫圖樣

1215_8、1315_8、1415_8、1515_8‧‧‧第八狹縫圖樣

315_1a、415_1a、515_1a、615_1a‧‧‧第一彎曲部

315_2a、415_2a、515_2a、615_1b‧‧‧第二彎曲部

315_3a、415_3a、515_3a、615_2a‧‧‧第三彎曲部

315_4a、415_4a、515_4a、615_2b‧‧‧第四彎曲部

615_3a‧‧‧第五彎曲部

615_3b‧‧‧第六彎曲部

615_4a‧‧‧第七彎曲部

615_4b‧‧‧第八彎曲部

d1、d2‧‧‧寬度

範例實施例可由以下附圖之描述而更詳細地了解，其中：第1圖 係根據範例實施例之顯示裝置之方塊圖；第2圖 係包含在第1圖之顯示裝置之資料驅動單元之方塊圖；第3A圖 係根據範例實施例之顯示面板之平面視圖；第3B圖 係第3A圖中顯示面板之範例實施例沿線段I-I’所擷取之剖視圖；第4圖 係根據範例實施例之顯示裝置之方塊圖；第5圖 係包含在第4圖中顯示裝置之伽瑪電壓產生單元之方塊圖；第6圖 係包含在第4圖中顯示裝置之資料驅動單元之方塊圖； 第7圖 係根據範例實施例之顯示面板之平面視圖；第8圖 係根據範例實施例之顯示面板之平面視圖；第9圖 係根據範例實施例之顯示面板之平面視圖；第10圖 係根據範例實施例之顯示面板之平面視圖；第11A圖 係根據範例實施例之顯示面板之平面視圖；第11B圖 係第11A圖中之範例實施例之顯示面板沿著線段II-II’所擷取之剖視圖；第12圖 係根據範例實施例之顯示面板之平面視圖；第13圖 係根據範例實施例之顯示面板之平面視圖；第14圖 係根據範例實施例之顯示面板之平面視圖；第15圖 係為根據範例實施例之顯示面板之平面視圖；第16A圖 係根據範例實施例之顯示面板之方塊圖； 第16B圖 係根據範例實施例之顯示面板之平面視圖；第17圖 係包含在第16B圖中顯示面板之相對基板之遮光圖樣之平面視圖；第18圖 係根據範例實施例之顯示面板之平面視圖；第19A圖 係根據範例實施例之顯示面板之方塊圖；第19B圖 係根據範例實施例之顯示面板之平面視圖；以及第20圖 係根據範例實施例之顯示面板之平面視圖。

參照附圖而使範例實施例在下文中更完全地描述。然而，本發明可能以多種不同形式被實現且不應受在此所闡述的範例實施例而限制。在附圖中，層及區域之尺寸及相對尺寸可能為了清晰化而被誇大。

需被了解的是，當一元件或層被稱為“在...之上”、”連接“或”耦接“另一元件或層時，其可能呈現直接或間接“在...之上”、”連接“或”耦接“於其它元件或層。當一元件被稱為“直接在...之上”、“直接連接”或“直接耦接”另一元件或層時，其可能沒有中介元件或層呈現。同樣或類似的參考符號是 指全文中同樣或相似之元件或層。本文中所使用的術語“及/或”包括一個或多個相關列舉項目之任一或全部組合。

其需了解的是，本文中雖然術語第一、第二、第三等可使用描述各種元件、組件、區域、層、圖案及/或部分，這些元件、組件、地區、層次、模式及/或部分不應此而受限制。這些術語只是用來區分一個元件、組件、區域、層、圖樣或部分與另一個元件、組件、區域、層、圖樣或部分。因此，下文中所敘述的第一元件、組件、區域、層、圖樣或部分可在不偏離本範例實施例之教示下，可稱為第二元件、組件、區域、層、圖樣或部分。

空間相關術語，例如“下方”、“在...之下”、“較低(lower)”、“在...之上”、“較高(upper)”等術語，在此可能使用為便於描述一元件或特性與圖中所描述之另外一(多)個元件或特性之關係。需被理解的是，除了圖式中所描述之方向外，空間相關術語可包括裝置在使用或操作下的不同方向。例如，如果在圖式中裝置被翻轉時，被形容為在其他元件或特性“之下”或“下方”的元件而可稱為在其他元件或特性“之上”。因此，例示性術語“在...之下”可能包含在其之上或在其之下兩種方向。該裝置可有其他面向(旋轉90度或其他方向)，且本文中使用的此些空間相對描述是據此做對應的解釋。

在此所使用的術語之目的係為了描述特定之範例實施例，但不因此限制本發明。在此處所使用的，單數形式“一(a)”、“一(an)”與“該(the)”可同時包括複數形式，除非上下文清 楚指出則另當別論。更可被理解的是，措詞“原形動詞的包括(comprise)”及/或“動名詞的包括(comprising)”在本說明書中使用時，具體說明了特徵、整數、步驟、操作、元件及/或組件，但不排除存在另外的一個或多個其他特徵、整數、步驟、操作、元件及/或組件的存在。

此文中範例實施例藉由參照示意本發明之例示理想範例實施例(及其中間結構)而闡述。因此，如結果所示之圖式形狀變化，舉例來說，製造技術及/或公差(tolerances)是可以預期的。因此，範例實施例不應因在此所述區域的特殊形狀而有所限制，但包括例如因製造所得之形狀變化。以圖式所示之區域係實質上的敘述，而其形狀非欲敘述裝置之區域的真實形狀，且並非限制本發明之範疇。

除非有其他定義，在此使用之所有措詞(包括技術和科學方面術語)可被本發明之所屬技術領域中具有通常知識者理解為具有相同意義。其可更了解的是，如那些通常定義在字典中的術語在相關技術背景下應解釋為一致的含義，且除非在此是明確定義，不然將不被理想化或過於正式之意義而解釋。

在液晶顯示裝置中，例如面線轉換型之液晶顯示裝置，沿兩電極間的電場之方向而形成一區域(domain)。雖然具有一單一區域結構之液晶顯示裝置具有高度光穿透率，但顏色偏移可能根據視野方向而發生，因此視角可能被減小。為避免這樣的顏色偏移，已經發明一種具有一多區域結構之液晶顯 示裝置，其中至少在兩個區域形成在像素中。然而，在有多區域結構之液晶顯示裝置中，光穿透率可能因產生在兩區域間界面的紋理(texture)而減少。

第1圖係根據範例實施例之顯示裝置10之方塊圖。第2圖係為包含在第1圖之顯示裝置10之資料驅動單元14之方塊圖。

參照第1圖與第2圖，顯示裝置10包含顯示面板100、伽瑪電壓產生單元(或伽瑪電壓產生器)12、資料驅動單元(或資料驅動器)14、控制單元(或控制器)16、以及閘極驅動單元(或閘極驅動器)18。伽瑪電壓產生單元12、資料驅動單元14、控制單元16與閘極驅動單元18可驅動顯示面板100，以基於自例如外部圖形裝置之一影像來源所提供之影像訊號而顯示一影像。

雖然其在第1圖中未說明，但顯示裝置10可更包含發射光至顯示面板100之一背光源組件。背光源組件可位於顯示面板100後方。影像之顯示方向可自背光源組件至顯示面板100的光發射方向而定義。

顯示面板100包含顯示基板(或下基板)、相對基板(或上基板)及液晶層。相對基板可面向顯示基板。液晶層插設顯示基板與相對基板之間。顯示面板100可包含複數個像素與耦接像素之複數條訊號線路。舉例來說，顯示面板100可包含以矩陣格式排列之第一像素PX1、第二像素PX2、第三像素PX3與第四像素PX4。當從上方看時，第二像素PX2可位於自第一像 素PX1之第一方向D1。在此，第一方向D1可能是垂直方向(或行(column)方向)。第三像素PX3與第四像素PX4可分別位於自第一像素PX1與第二像素PX2之第二方向D2。在此，第二方向D2可交叉第一方向D1。舉例來說，第二方向D2可能是水平方向(或列(row)方向)。

訊號線路可包含閘極線路GL與交叉閘極線路GL之資料線路DL。舉例來說，訊號線路GL與訊號線路DL可包含第一閘極線路GL1與第二閘極線路GL2及第一資料線路DL1與第二資料線路DL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸，且可彼此平行。第一資料線路DL1與第二資料線路DL2可以第一方向D1延伸，且可彼此平行。訊號線路GL1、GL2、DL1與DL2可耦接第一像素至第四像素PX1、PX2、PX3與PX4。舉例來說，每一第一像素至第四像素PX1、PX2、PX3與PX4可耦接對應之閘極線路GL1與閘極線路GL2之一與對應之資料線路DL1與資料線路DL2之一。

雖然其在第1圖中未特別說明，但每一第一像素至第四像素PX1、PX2、PX3與PX4中可能包含一對電場產生電極(electric field generating electrodes)與液晶層。一對電場產生電極可包含下電極與重疊下電極之上電極。上電極可包含狹縫圖型以形成一區域。該區域可藉由在每一第一像素至第四像素PX1、PX2、PX3與PX4內之上電極之狹縫圖型所產生之電場而形成。第一像素PX1與第二像素PX2可有彼此不同之區域。舉例來說，第一像素PX1與第二像素PX2可相對於閘極線路GL1與閘 極線路GL2，或相對於閘極線路GL1與閘極線路GL2之延伸方向的第二方向D2而具有彼此對稱之結構。此外，第三像素PX3與第四像素PX4可具有彼此不同之區域。舉例來說，第三像素PX3與第四像素PX4可相對於閘極線路GL1與閘極線路GL2，或相對於閘極線路GL1與閘極線路GL2之延伸方向的第二方向D2而具有彼此對稱之結構。第三像素PX3與第四像素PX4之區域可大體上與第一像素PX1與第二像素PX2之區域相同。因此，排列在閘極線路GL1與閘極線路GL2之延伸方向的第二方向D2上的相毗鄰第一像素PX1與第三像素PX3可具有相同區域，且排列在資料線路DL1與資料線路DL2之延伸方向的第一方向D1上的相毗鄰第一像素PX1與第二像素PX2可具有不同區域。

顯示面板100之結構將在以下參照附圖而詳細描述。

伽瑪電壓產生單元12可產生複數個伽瑪參考電壓組，每一伽瑪參考電壓組包含供應至顯示面板100之第一像素至第四像素PX1、PX2、PX3與PX4的伽瑪電壓。伽瑪電壓產生單元12可產生第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2。第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2彼此可具有不同電壓位準。舉例來說，第一伽瑪參考電壓組VREF1可根據具有第一伽瑪值之第一伽瑪曲線而為伽瑪電壓的群組。第二伽瑪參考電壓組VREF2可根據具有不同於第一伽瑪值之第二伽瑪值的第二伽瑪曲線而為伽瑪電壓的群組。可設定第一伽瑪值與第二伽瑪值以補償第一像素PX1與第二像素 PX2之區域偏差。舉例來說，第一伽瑪參考電壓組VREF1可有電壓位準用以補償第一像素PX1之偏差，且第二伽瑪參考電壓組VREF2可具有用以補償第二像素PX2之偏差的電壓位準。在一些範例實施例中，第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2可交替的提供予沿第一方向D1且基本上逐列排列之第一像素PX1與第二像素PX2。舉例來說，第一伽瑪參考電壓組VREF1可提供奇數列之第一像素PX1與第三像素PX3，而第二伽瑪參考電壓組VREF2可提供偶數列之第二像素PX2與第四像素PX4。

伽瑪電壓產生單元12可包含產生第一伽瑪參考電壓組VREF1之第一伽瑪單元、以及產生第二伽瑪參考電壓組VREF2之第二伽瑪單元。第一伽瑪單元可包含用以分壓之第一電阻串(例如，電阻分壓器或串聯之電阻)。每一第一電阻串與第二電阻串可包含複數個電阻。第一電阻串與第二電阻串可自電力產生單元(未顯示)接收電源供應電壓，且可將電源供應電壓分壓以分別產生第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2。在伽瑪電壓產生單元12中所產生的第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2可提供至資料驅動單元14。

資料驅動單元14可接收自控制單元16來的像素資料DATA’與控制訊號。資料驅動單元14可基於第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2，將像素資料DATA’轉換為類比像素電壓，且可透過資料線路DL1與資料線 路DL2輸出像素電壓至第一像素至第四像素PX1、PX2、PX3與PX4。對應於第一像素PX1之第一像素資料可基於第一伽瑪參考電壓組VREF1而被轉換為第一像素電壓，且第一像素電壓可供應至第一像素PX1。對應於第二像素PX2之第二像素資料可基於第二伽瑪參考電壓組VREF2而被轉換為第二像素電壓，且第二像素電壓可提供至第二像素PX2。自控制單元16提供之像素資料DATA’可為一數位訊號。因此，資料驅動單元14可將數位形式之像素資料DATA’轉換為類比形式之像素電壓。

控制訊號可包含資料控制訊號CONT1與伽瑪選擇訊號GSEL。資料控制訊號CONT1可包含表示啟動沿第二方向D2設置之第一像素PX1與第三像素PX3之一列上資料傳輸之一水平啟動訊號STH、施加像素電壓至資料線路之一負載訊號LOAD、以及用以時序同步化之一資料時脈訊號DCLK。資料控制訊號CONT1更可包含用以將像素電壓之極性反向之極性反相訊號。伽瑪選擇訊號GSEL可控制選擇第一參考電壓組VREF1或第二參考電壓組VREF1。因為第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2可交替地使用在轉變逐列基礎之像素資料DATA’，故伽瑪選擇訊號GSEL可與水平啟動訊號STH大致上具有相同之週期。因此，可依序操作沿第一方向D1排列之第一像素PX1與第二像素PX2，且第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2之選擇週期可與第一像素PX1與第二像素PX2之操作週期大致相同。

如第2圖所示，資料驅動單元14可包含一移位記錄器14a、一閂鎖器(Latch)14b、一數位類比轉換器14c、一暫存器14d、以及一伽瑪電壓選擇器14e。移位記錄器14a可接收像素資料DATA’、水平啟動訊號STH與資料時脈訊號DCLK。當移位記錄器14a接收到水平啟動訊號STH時，移位記錄器14a可對應資料時脈訊號DCLK將所接收之像素資料DATA’按順序移位，並可提供像素資料DATA’至閂鎖器14b。閂鎖器14b可暫時地儲存自移位記錄器14a所提供之像素資料DATA’，並可對應負載訊號LOAD同時(例如，大致上同時)輸出所儲存之像素資料DATA’至數位類比轉換器14c。數位類比轉換器14c可基於自伽瑪電壓選擇器14e所提供之第一伽瑪參考電壓組VREF1或第二伽瑪參考電壓組VREF2，而將像素資料DATA’轉換為類比形式之像素電壓，並可輸出像素電壓至暫存器14d。雖然其未說明，但數位類比轉換器14c可接收極性反相訊號，且可對應極性反相訊號輸出已反相之像素電壓。暫存器14d可輸出自數位類比轉換器14c所提供之像素電壓至資料線路DL1與資料線路DL2，因此暫存器14d可提供像素電壓至第一像素至第四像素PX1、PX2、PX3與PX4。伽瑪電壓選擇器14e可自伽瑪電壓產生單元12接收第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2，且可選擇對應於伽瑪選擇訊號GSEL之第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2的其中之一。伽瑪電壓選擇器14e可輸出已選擇之伽瑪參考電壓組至數位類比轉換器14c。伽瑪電壓選擇器14e可在驅動第一像素PX1時選擇並輸 出第一伽瑪參考電壓組VREF1，且可在驅動第二像素PX2時選擇並輸出第二參考電壓組VREF2。在某些範例實施例中，伽瑪電壓選擇器14e可包含用以輸出第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2之其中之一的多工器。

控制單元16可由一外部影像來源接收影像資料DATA與同步訊號CONT，例如圖形裝置。同步訊號CONT可包含垂直同步訊號(Vsync)、水平同步訊號(Hsync)、資料賦能訊號(DE)與主要時脈訊號(MCLK)。控制單元16可產生伽瑪選擇訊號GSEL、資料控制訊號CONT1與閘極控制訊號CONT2，以基於同步訊號CONT而驅動顯示面板100。控制單元16可分別輸出資料控制訊號CONT1與閘極控制訊號CONT2至資料驅動單元14與閘極驅動單元18。輸出至資料驅動單元14之像素資料DATA’可包含對應至紅色像素、綠色像素及藍色像素之三顏色之像素資料。

閘極驅動單元18可對應閘極控制訊號CONT2依序輸出閘極訊號，以啟動閘極線路GL1與閘極線路GL2。因為閘極驅動單元18依序輸出閘極訊號，耦接於閘極線路GL1與閘極線路GL2之第一像素至第四像素PX1、PX2、PX3與PX4可被依序啟動以接收像素電壓。閘極控制訊號CONT2可包含啟動掃描之一掃描啟動訊號(STV)與用以控制閘極開啟電壓VON之輸出時間的一時脈訊號(CLK)。閘極驅動單元18可接收閘極開啟電壓VON與閘極關閉電壓VOFF以使自電力產生單元(未顯示)而產生閘極訊號。

下文中，顯示面板100將參照第3A圖與第3B圖而詳細描述。

第3A圖係為根據範例實施例之顯示面板之平面視圖。第3B圖係為第3A圖中顯示面板之範例實施例沿線段I-I’所截取之剖視圖。

參照第3A圖與第3B圖，顯示面板100包含顯示基板110、相對基板120與液晶層130。相對基板120可位在相反於顯示基板110，且液晶層130可插設顯示基板110與相對基板120之間。液晶層130可包含複數個液晶分子LC。顯示面板100更可包含第一偏光片102與第二偏光片104。

顯示基板110可包含第一絕緣基板111、複數條訊號線路與形成一電場之電場產生電極。複數條訊號線路與電場產生電極可形成在第一絕緣基板111上。顯示基板110更可包含用以控制電場產生電極之操作的開關元件、以及用以初步調整液晶分子LC的第一校準層112。

第一絕緣基板111可包含透明絕緣材料，例如玻璃，塑膠等。第一絕緣基板111可包含如第1圖與第2圖中對應於第一像素至第四像素PX1、PX2、PX3與PX4之複數個像素區。舉例來說，像素區可包含第一像素區PA1、第二像素區PA2、第三像素區PA3與第四像素區PA4。第一像素區至第四像素區PA1、PA2、PA3與PA4可被定義為用以形成如第1圖與第2圖中所示之第一像素至第四像素PX1、PX2、PX3與PX4的區域。第二像素區PA2可位於自第一像素區PA1延伸之第一方向D1。在 此，第一方向D1可為垂直方向(或行方向)。第三像素區PA3可位於自第一像素區PA1延伸之第二方向D2，且第四像素區PA4可位於自第二像素區PA2延伸之第二方向D2。在此，第二方向D2可為水平方向(或列方向)。因此，第一像素區至第四像素區PA1、PA2、PA3與PA4可依矩陣格式而排列。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2、以及第一資料線路DL1與第二資料線路DL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸。第一閘極線路GL1可位於第一像素區PA1與第二像素區PA2之間及第三像素區PA3與第四像素區PA4之間。第二閘極線路GL2可與第一閘極線路GL1水平而延伸。第二像素區PA2與第四像素區PA4可位於第一閘極線路GL1與第二閘極線路GL2之間。第一資料線路DL1與第二資料線路DL2可以第一方向D1延伸。第一資料線路DL1與第二資料線路DL2可沿第一方向D1以鋸齒形延伸，且該鋸齒形可由電場產生電極之形狀定義。

雖然未說明，但顯示基板110可更包含形成在第一閘極線路GL1與第二閘極線路GL2端部之襯墊(未顯示)。襯墊可電性耦接如第1圖所示之閘極驅動單元18。

電場產生電極可包含第一下電極至第四下電極113_1、113_2、113_3與113_4、以及第一上電極至第四上電極114_1、114_2、114_3與114_4。第一下電極至第四下電極113_1、113_2、113_3與113_4與第一上電極至第四上電極114_1、114_2、114_3與114_4可為包含透明導電材料之透明電 極。此外，第一上電極至第四上電極114_1、114_2、114_3與114_4可為包含透明導電材料之透明電極，且第一下電極至第四下電極113_1、113_2、113_3與113_4可為包含不透明導電材料之不透明電極。

第一下電極113_1可形成在第一像素區PA1內。第一下電極113_1可呈現平板形狀。第一下電極113_1可部分重疊第一閘極線路GL1以及第一資料線路DL1與第二資料線路DL2。

第二下電極113_2可形成在第二像素區PA2內。第二下電極113_2可呈現平板形狀。第二下電極113_2可部分重疊第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。

在一些範例實施例之中，第一下電極113_1與第二下電極113_2可整體地形成。第一下電極113_1與第二下電極113_2之邊緣部可為彼此耦接。舉例來說，第一下電極113_1與第二下電極113_2可在第一閘極線路GL1形成之區域內彼此耦接。第一下電極113_1與第二下電極113_2可為一共通電壓施加之共用電極。在其他範例實施例之中，第一下電極113_1與第二下電極113_2可為彼此間隔，且可呈通過一分離共用電極線路(未顯示)施加共通電壓之分離結構。舉例來說，分離結構可呈一島形狀。

第三下電極113_3可在第三像素區PA3中形成，第四下電極113_4可在第四像素區PA4中形成。在一些範例實施例中，第三下電極113_3與第四下電極113_4可為整體地形成，其 中在第三下電極113_3與第四下電極113_4之邊緣部彼此耦接。在其他範例實施例中，第三下電極113_3與第四下電極113_4可有分離結構，其係透過分離共用電極線路(未顯示)施加共通電壓之處。第三下電極113_3與第四下電極113_4可有與第一下電極113_1與第二下電極113_2大致相同之結構。

如第3A圖與第3B圖所示之範例實施例，第一下電極113_1與第二下電極113_2可呈整體結構，且第三下電極113_3與第四下電極113_4可呈整體結構。舉例來說，第一下電極至第四下電極113_1、113_2、113_3與113_4可呈條帶結構，其係第一下電極113_1與第二下電極113_2整體地形成且第三下電極113_3與第四下電極113_4整體地形成。此外，第一下電極至第四下電極113_1、113_2、113_3與113_4可呈完整的整體結構。在第一下電極至第四下電極113_1、113_2、113_3與113_4為整體地形成之情況下，整體結構之共享電極(shared electrode)可形成在除了第一開關元件至第四開關元件SW1、SW2、SW3與SW4之至少一接觸區域以外的區域。

第一上電極114_1可形成在第一像素區PA1中。第一上電極114_1可重疊第一下電極113_1，且可與第一下電極113_1隔絕。第一上電極114_1可包含用以形成液晶層130之區域的第一狹縫圖樣115_1。第一狹縫圖樣115_1可以不同於第一方向D1與第二方向D2之第三方向延伸。在此，第三方向可為相對於第一方向D1或第二方向D2所傾斜(例如，以一預定角度傾斜)之一方向。第一狹縫圖樣115_1之狹縫可彼此間隔(例如，以 一預定距離間隔)，且可以平行排列。第一上電極114_1可電性耦接第一開關元件SW1。

第一開關元件SW1可電性耦接於第一閘極線路GL1與第一資料線路DL1。第一開關元件SW1可設置在第一像素區PA1中。第一開關元件SW1可包含耦接至第一閘極線路GL1之一閘極電極GE、耦接至第一資料線路DL1之一源極電極SE、包含半導體層116a與形成在半導體層116a上之歐姆接觸層116b的一主動圖樣AP、以及與源極電極SE間隔之一汲極電極DE。汲極電極DE可與第一上電極114_1接觸，因此第一上電極114_1可電性耦接至第一開關元件SW1。第一上電極114_1可為一像素電極，以根據第一開關元件SW1之開關操作而接收自第一資料線路DL1傳來之像素電壓。

除了位置與狹縫圖型之延伸方向之外，每一第二上電極至第四上電極114_2、114_3與114_4可大致相似於第一上電極114_1，且除了電性連接之外，每一第二開關元件至第四開關元件SW2、SW3與SW4可大致相似於第一開關元件SW1。因此，以下將簡述差異，且任何重複的描述可被省略。

第二上電極114_2可形成在第二像素區PA2中。第二上電極114_2可重疊第二下電極113_2，且可與第二下電極113_2絕緣。第二上電極114_2可包含第二狹縫圖樣115_2以形成液晶層130之區域。第二狹縫圖樣115_2可以不同於第一方向D1、第二方向D2與第三方向之第四方向延伸。舉例來說，第三方向與第四方向可相對於第一閘極線路GL1或相對於第二方向 D2彼此對稱。第二狹縫圖樣115_2之狹縫可彼此間隔(例如，以預定距離間隔)，且可平行排列。第二上電極114_2可電性耦接至第二開關元件SW2。

第二開關元件SW2可電性耦接至第二閘極線路GL2與第一資料線路DL1。第二開關元件SW2可位在第二像素區PA2中。因為第二上電極114_2電性耦接至第二開關元件SW2，所以第二上電極114_2可作為像素電極，以根據第二開關元件SW2之開關操作而接收由第一資料線路DL1傳來之像素電壓。

毗鄰於第一資料線路DL1與第二資料線路DL2之第一上電極114_1與第二上電極114_2之側邊可以第一狹縫圖樣115_1與第二狹縫圖樣115_2之延伸方向延伸。舉例來說，第一上電極114_1之側邊可平行於第一狹縫圖樣115_1，且第二上電極114_2之側邊可平行於第二狹縫圖樣115_2。

第二資料線路DL2可具有彎曲結構。在顯示基板110中，第二資料線路DL2可具有鋸齒形圖樣，其為彎曲結構沿第一方向D1重複之處。舉例來說，第二資料線路DL2可包含平行於第一狹縫圖樣115_1與第二狹縫圖樣115_2之延伸部。也就是，第二資料線路DL2可包含以第三方向延伸之一延伸部，該第三方向與位於第一像素區PA1與第三像素區PA3之間的第一狹縫圖樣115_1之延伸方向大致相同，且包含以第四方向延伸之一延伸部，該第四方向與位於第二像素區PA2與第四像素區PA4之間的第二狹縫圖樣115_2之延伸方向大致相同。

第一資料線路DL1可具有與第二資料線路DL2大致相同之彎曲結構。第一資料線路DL1可具有鋸齒形圖樣，其為彎曲結構沿第一方向D1重複之處。第一資料線路DL1與第二資料線路DL2可被安排使得第一像素區PA1與第二像素區PA2插設於其間。第一資料線路DL1可與第二資料線路DL2有大致相同之形狀，因此第一資料線路DL1與第二資料線路DL2為彼此平行。

毗鄰於第一資料線路DL1與第二資料線路DL2之第一上電極114_1與第二上電極114_2之側邊可與第一資料線路DL1與第二資料線路DL2平行。

第三上電極114_3可形成在第三像素區PA3中以重疊第三下電極113_3。第三上電極114_3可包含與第一狹縫圖樣115_1有大致相同延伸方向之一第三狹縫圖樣115_3。因此，第三上電極114_3可包含以第三方向延伸之第三狹縫圖樣115_3。第三上電極114_3可耦接於第三開關元件SW3。

第三開關元件SW3可電性耦接至第一閘極線路GL1與第二資料線路DL2。第三開關元件SW3可位在第三像素區PA3。因為第三上電極114_3電性耦接至第三開關元件SW3，所以第三上電極114_3可作為像素電極，用以根據第三開關元件SW3之開關操作而接收自第二資料線路DL2傳來之像素電壓。

第四上電極114_4可形成在第四像素區PA4中以重疊第四下電極113_4。第四上電極114_4可包含與第二狹縫圖樣115_2有大致相同延伸方向之第四狹縫圖樣115_4。因此，第 四上電極114_4可包含以第四方向延伸之第四狹縫圖樣115_4。第四上電極114_4可耦接至第四開關元件SW4。

第四開關元件SW4可電性耦接至第二閘極線路GL2與第二資料線路DL2。第四開關元件SW4可位在第四像素區PA4。因為第四上電極114_4電性耦接至第四開關元件SW4，所以第四上電極114_4可作為像素電極，用以根據第四開關元件SW4之開關操作而接收自第一資料線路DL2傳來之像素電壓。

因第三上電極114_3包含平行於第一上電極114_1之第一狹縫圖樣115_1之第三狹縫圖樣115_3，故第三上電極114_3可在與第一上電極114_1形成區域之大致相同之方向上形成液晶層130之區域。更進一步，因第四上電極114_4包含平行於第二上電極114_2之第二狹縫圖樣115_2之第四狹縫圖樣115_4，故第四上電極114_4可在與第二上電極114_2形成區域之大致相同之方向上形成液晶層130之區域。因此，沿第二方向D2排列而毗鄰於第一上電極114_1與第三上電極114_3之處可形成相同區域，且沿第一方向D1排列而毗鄰於第一上電極114_1與第二上電極114_2之處可形成不同區域。

第一校準層112可形成在第一絕緣基板111之上，第一上電極至第四上電極114_1、114_2、114_3與114_4也在形成在第一絕緣基板111之上。當由上方俯視時，第一校準層112可被視為，第一校準層112之校準表面相對於第一像素區至第四像素區PA1、PA2、PA3與PA4大致相同。因此，第一像素區至第四像素區PA1、PA2、PA3與PA4中之第一校準層112可被視 作具有單一校準方向。在某些範例實施例中，第一校準層112可形成在第一絕緣基板111之整個表面上，且在第一絕緣基板111之整個表面上可有單一校準方向。在此，第一校準層112之校準方向可被定義為第一校準層112排列液晶分子LC之方向。第一校準層112可藉由摩擦處理或光對準處理而具有校準方向。第一校準層112可藉由與上述之不同處理而具有校準方向。

第一校準層112之校準方向可為第一方向D1或第二方向D2。因第一校準層112可相對於第一像素區至第四像素區PA1、PA2、PA3與PA4之第一方向D1或第二方向D2上可具有大致相同之校準方向，故第一校準層112之校準方向可在第一狹縫圖樣115_1與第二狹縫圖樣115_2之延伸方向之間均衡。因此，第一像素區PA1與第二像素區PA2中之液晶分子LC可被以彼此對稱之方向驅動，且第三像素區PA3與第四像素區PA4中之液晶分子LC可被以彼此對稱之方向驅動。因此，在根據範例實施例之包含顯示基板110顯示裝置中，根據視野方向之顏色偏移可能不會發生，且可達成一寬廣視角。

下文中，將敘述製造顯示基板110之方法。

閘極金屬層可形成在第一絕緣基板111上且可圖樣化以形成包含第一閘極線路GL1與第二閘極線路GL2之閘極圖樣與閘極電極GE。閘極金屬層可包含鋁(Al)、銀(Ag)、鉬(Mo)、鉻(Cr)等。閘極絕緣層117可形成在第一絕緣基板111上，閘極圖樣也形成在第一絕緣基板111上。舉例來說，閘極絕緣層117可由矽氮化物(SiNx)、矽氧化物(SiOx)等形成。

主動圖樣AP可形成在閘極絕緣層117之上且可重疊閘極電極GE。主動圖樣AP可包含一半導體層116a與形成在半導體層116a上之一歐姆接觸層116b。接著，一資料金屬層(data metal layer)可形成在其上形成有主動圖樣AP之第一絕緣基板111上，且可圖樣化以形成包含第一資料線路DL1與第二資料線路DL2、源極電極SE與汲極電極DE之源極圖樣。第一保護層118可形成在其上形成有源極圖樣之第一絕緣基板111上。

第一透明電極層可形成在第一保護層118上且可被圖樣化以在第一像素區至第四像素區PA1、PA2、PA3與PA4中形成第一下電極至第四下電極113_1、113_2、113_3與113_4。

接著，第二保護層119可形成在第一絕緣層111上，第一下電極至第四下電極113_1、113_2、113_3與113_4也形成在第一絕緣層111上。第二保護層119可覆蓋第一下電極至第四下電極113_1、113_2、113_3與113_4。

第一保護層118與第二保護層119可被蝕刻以形成一接觸孔。汲極電極DE可透過接觸孔而部分曝露。一第二透明電極層可形成在其中形成有接觸孔之第二保護層119上，且可被圖樣化以形成第一上電極至第四上電極114_1、114_2、114_3與114_4。第一上電極至第四上電極114_1、114_2、114_3與114_4可具有用以分別形成區域之第一狹縫圖樣至第四狹縫圖樣115_1、115_2、115_3與115_4。第一狹縫圖樣115_1與第三狹縫圖樣115_3可以第三方向延伸，而第二狹縫圖樣115_2與第四狹縫圖樣115_4可以第四方向延伸。在此，第三方向與第四 方向可彼此不同。舉例來說，第三方向可相對於第一閘極線路GL1與第四方向對稱，例如第二方向D2。

一初步層(preliminary layer)可形成在其上形成有第一上電極至第四上電極114_1、114_2、114_3與114_4之第一絕緣基板111上。摩擦處理或光對準處理可以第一方向D1在初步層之表面上可以執行以形成第一校準層112。另外，可在第二方向D2上摩擦初步層之表面。第一校準層112可相對於第一像素區至第四像素區PA1、PA2、PA3與PA4具有大致相同之校準方向。另外，顯示基板110可以不同於上述之製程被製造，且本發明不應被解釋為僅限於前述所舉之例子。

相對基板120可包含第二絕緣基板121、遮光圖樣BM與彩色濾光片CF。遮光圖樣BM與彩色濾光片CF可在第二絕緣基板121上形成。相對基板120更可包含用以初步調整液晶分子LC之第二校準層122。

遮光圖樣BM可重疊顯示基板110之第一開關元件至第四開關元件SW1、SW2、SW3與SW4與訊號線路GL1、GL2、DL1與DL2。

彩色濾光片CF可分別重疊顯示基板110之第一像素區至第四像素區PA1、PA2、PA3與PA4。彩色濾光片CF可包含紅光濾光器R、綠光濾光器G與藍光濾光器B。另外，彩色濾光片CF可包含不同於紅光濾光片R、綠光濾光片G與藍光濾光片B之彩色濾光片。根據範例實施例，相對基板120可包含多種彩色濾光片CF。

第二校準層122可形成在其上形成有遮光圖樣BM與彩色濾光片CF之第二絕緣層120上。第二校準層122可面對第一顯示基板110，且可位在毗鄰於液晶層130之第二絕緣基板121之表面上。第二校準層122可以與第一校準層112之形成方法大致相同之方法形成。舉例來說，當由上方俯視時，第二校準層122可被視為，第二校準層122之校準表面相對於第一像素區至第四像素區PA1、PA2、PA3與PA4大致相同。因此，第二校準層122在第二絕緣基板121之整個表面上可有單一校準方向。第二校準層122可藉由摩擦處理或光對準處理而具有一校準方向。在此，第二校準層122之校準方向可被定義為第二校準層122排列液晶分子LC之方向。

在一些範例實施例中，第二校準層122之校準方向可與第一校準層112之校準方向大致相同。第二校準層122之校準方向可為第一方向D1或第二方向D2。舉例來說，在第一校準層112之校準方向為第一方向D1之情況下，第二校準層122之校準方向可為第一方向D1。另外，在第一校準層112之校準方向為第二方向D2之情況下，第二校準層122之校準方向可為第二方向D2。

第一偏光片102可位在顯示基板110之外表面上，而第二偏光片104可位在相對基板120之外表面上。

第一偏光片102可位在顯示基板110之下表面之上，例如第一絕緣基板111相對於毗鄰於液晶層130表面之表面。第一偏光片102可具有一偏光軸，其大致與包含於顯示基 板110中之第一校準層112之校準方向相同。舉例來說，在第一校準層112之校準方向為第一方向D1之情況下，第一偏光片102可具有第一方向D1之偏光軸。另外，在第一校準層112之校準方向為第二方向D2之情況下，第一偏光片102可具有第二方向D2之偏光軸。

第二偏光片104可位在相對於毗鄰於液晶層130表面之第二絕緣基板121之表面。第二偏光片104之偏光軸可垂直於第一偏光片102之偏光軸。因此，第二偏光片104可具有垂直於包含在相對基板120中之第二校準層122之校準方向的偏光軸。

顯示面板100之第一像素至第四像素PX1、PX2、PX3與PX4可藉由形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中之電場產生電極與液晶層130定義。第一像素PX1可藉由設置在第一像素區PA1內之第一下電極113_1、第一上電極114_1與液晶層130定義。第二像素PX2可藉由設置在第二像素區PA2內之第二下電極113_2、第二上電極114_2與液晶層130定義。第三像素PX3可藉由設置在第三像素區PA3內之第三下電極113_3、第三上電極114_3與液晶層130定義。第四像素PX4可藉由設置在第四像素區PA4內之第四下電極113_4、第四上電極114_4與液晶層130定義。

如上所述，在第一像素至第四像素PX1、PX2、PX3與PX4中，作為電場產生電極之第一上電極至第四上電極114_1、114_2、114_3與114_4可包含第一狹縫圖樣至第四狹縫 圖樣115_1、115_2、115_3與115_4。每一第一像素至第四像素PX1、PX2、PX3與PX4可具有單一區域。第一像素PX1之區域方向可不同於第二像素PX2之區域方向，而第三像素PX3之區域方向可不同於第四像素PX4之區域方向。第一像素PX1之區域可相對於第一閘極線路GL1對稱於第二像素PX2之區域，且第三像素PX3之區域可相對於第一閘極線路GL1對稱於第四像素PX4之區域。更進一步的，第一校準層112之校準方向相對於整個顯示基板110可具有一單一方向。因此，可藉由單一區域改善光穿透率，且視角與能見度可藉由複數個區域而被改善。

在一些範例實施例中，作為基礎的驅動電壓之不同的伽瑪參考電壓組可被使用在第一像素PX1與第二像素PX2中，因此亮度差(luminance difference)可發生在具有不同區域而毗鄰之列線路間，且可被補償以改善能見度。

第4圖係根據範例實施例之顯示裝置之方塊圖。第5圖係包含在第4圖中之顯示裝置之伽瑪電壓產生單元之方塊圖。第6圖係包含在第4圖中之顯示裝置之資料驅動單元之方塊圖。

參照第4圖、第5圖與第6圖，顯示裝置20包含顯示面板200、伽瑪電壓產生單元22、資料驅動單元24、控制單元26及閘極驅動單元28。伽瑪電壓產生單元22、資料驅動單元24、控制單元26及閘極驅動單元28可驅動顯示面板200顯示影像，該影像基於自例如外部圖形裝置之一圖像來源所提供之影像訊號。

在此，除了伽瑪電壓產生單元22與資料驅動單元24之外，顯示裝置20可與第1圖與第2圖所示之顯示裝置10大致相同。因此，可省略任何重複的描述。

伽瑪電壓產生單元22可產生第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2，每一第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2包含提供至顯示面板200之第一像素至第四像素PX1、PX2、PX3與PX4之伽瑪電壓。伽瑪電壓產生單元22可產生第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2。第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2可具有彼此不同之電壓位準。舉例來說，第一伽瑪參考電壓組VREF1可根據具有第一伽瑪值之第一伽瑪曲線為一伽瑪電壓群，且第二伽瑪參考電壓組VREF2可根據有不同於第一伽瑪值之第二伽瑪值之第二伽瑪曲線為一伽瑪電壓群。每一第一伽瑪值與第二伽瑪值可被設定而補償根據第一像素至第四像素PX1、PX2、PX3與PX4之區域變化。舉例來說，第一伽瑪參考電壓組VREF1可具有用以補償第一像素PX1與第三像素PX3之變化之電壓位準，而第二伽瑪參考電壓組VREF2可具有用以補償第二像素PX2與第四像素PX4之變化之電壓位準。

伽瑪電壓產生單元22可接收伽瑪選擇訊號GSEL。伽瑪選擇訊號GSEL可控制選擇第一參考電壓組VREF1或第二參考電壓組VREF2。因為第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2可交替地使用以逐列之基礎轉換像 素資料DATA’，故伽瑪選擇訊號GSEL可具有與水平啟動訊號STH大致相同之週期。因此，可依序操作沿第一方向D1排列之第一像素PX1與第二像素PX2，且第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2之選擇週期可與第一像素PX1與第二像素PX2之操作週期大致相同。

伽瑪電壓產生單元22可包含第一伽瑪單元22a、第二伽瑪單元22b、以及伽瑪電壓選擇器22c。

第一伽瑪單元22a可接收電源供應電壓GVDD，且可將電源供應電壓GVDD分壓以產生第一伽瑪參考電壓組VREF1。第一伽瑪單元22a可包含用以分壓之第一電阻串(例如，電阻分壓器或串聯之電阻)。第一電阻串可包含複數個電阻。

第二伽瑪單元22b可接收電源供應電壓GVDD，且可將電源供應電壓GVDD分壓以產生第二伽瑪參考電壓組VREF2。第二伽瑪單元22b可包含用以分壓之第二電阻串(例如，電阻分壓器或串聯之電阻)。第二電阻串之阻抗可與第一電阻串之阻抗不同。

伽瑪電壓選擇器22c可接收自第一伽瑪單元22a與第二伽瑪單元22b之第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2，且可自控制單元26接收伽瑪選擇訊號GSEL。伽瑪電壓選擇器22c可對應伽瑪選擇訊號GSEL而選擇第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2之其中之一，且可輸出所選擇之伽瑪參考電壓組至資料驅動單元24。當驅動第一像素PX1時，伽瑪電壓選擇器22c可選擇及輸出第一伽瑪參 考電壓組VREF1，而當驅動第二像素PX2時，伽瑪電壓選擇器22c可選擇及輸出第二參考電壓組VREF2。伽瑪電壓選擇器22c可包含一多工器，以輸出第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2之其中之一。

因此，伽瑪電壓產生單元22可在給定之時間點輸出第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2。

資料驅動單元24可自控制單元26接收像素資料DATA’與資料控制訊號CONT1。資料驅動單元24可以第一伽瑪參考電壓組VREF1與第二伽瑪參考電壓組VREF2為基礎轉換像素資料DATA’為類比像素電壓，且可透過資料線路DL1與資料線路DL2輸出像素電壓至第一像素至第四像素PX1、PX2、PX3與PX4。對應至第一像素PX1之第一像素資料可以第一伽瑪參考電壓組VREF1為基礎轉換為第一像素電壓，且第一像素電壓可提供至第一像素PX1。對應至第二像素PX2之第二像素資料可以第二伽瑪參考電壓組VREF2為基礎轉換為第二像素電壓，且第二像素電壓可提供至第二像素PX2。自控制單元26所提供之像素資料DATA’可為數位訊號。因此，資料驅動單元24可轉換數位形式之像素資料DATA’為類比形式之像素電壓。

資料控制訊號CONT1可包含一水平啟動訊號STH，其表示啟動沿第二方向D2排列之第一像素PX1與第三像素PX3之列的資料傳輸、一負載訊號LOAD，其用以施加像素電壓至資料線路、以及一資料時脈訊號DCLK，其用以時序同步 化。資料控制訊號CONT1更可包含極性反相訊號，以將像素電壓之極性反向。

資料驅動單元24可包含移位記錄器24a、閂鎖器24b、數位類比轉換器24c與暫存器24d。除了數位類比轉換器24c之外，資料驅動單元24可與第2圖所示之資料驅動單元14大致相同。因此，任何重複的描述可被省略。數位類比轉換器24c可自伽瑪電壓產生單元22接收第一伽瑪參考電壓組VREF1或第二伽瑪參考電壓組VREF2。數位類比轉換器24c可以自伽瑪電壓產生單元22所提供之第一伽瑪參考電壓組VREF1或第二伽瑪參考電壓組VREF2為基礎，將像素資料DATA’轉換成類比形式之像素電壓，且可輸出像素電壓至暫存器24d。

第7圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第7圖之顯示面板300可被包含在如第1圖與第2圖所示之顯示裝置10之中，或包含在如第4圖、第5圖與第6圖中之顯示裝置20中。除了顯示基板310以外，顯示面板300可與如第3A圖與第3B圖所示之顯示面板100大致相同。更進一步，除了在每一上電極中的狹縫圖型結構之外，第7圖之顯示基板310可與第3A圖與第3B圖所示之顯示基板110大致相同。因此，以下將簡要敘述其差異，且任何重複的描述可被省略。

參照第7圖，顯示基板310可包含絕緣基板、複數條訊號線路、以及用以產生一電場之電場產生電極。顯示基板310可更包含第一開關元件至第四開關元件SW1、SW2、SW3 與SW4，以控制電場產生電極之操作、以及用以初步調整液晶分子之第一校準層。

絕緣基板可包含第一像素區至第四像素區PA1、PA2、PA3與PA4。第二像素區PA2可位在由第一像素區PA1延伸之第一方向D1上。第三像素區PA3可位在由第一像素區PA1延伸之第二方向D2上，且第四像素區PA4可位在由第二像素區PA2延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸，且第一資料線路DL1與第二資料線路DL2可沿第一方向D1以鋸齒形延伸。

第一下電極313_1、第二下電極313_2、第三下電極313_3與第四下電極313_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極314_1、第二上電極314_、第三上電極314_3與第四上電極314_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極314_1、314_2、314_3與314_4可分別重疊第一下電極至第四下電極313_1、313_2、313_3與313_4。

第一上電極至第四上電極314_1、314_2、314_3與314_4可分別具有第一狹縫圖樣315_1、第二狹縫圖樣315_2、第三狹縫圖樣315_3與第四狹縫圖樣315_4。第一狹縫 圖樣315_1與第三狹縫圖樣315_3可依不同於第一方向D1與第二方向D2之第三方向延伸。第二狹縫圖樣315_2與第四狹縫圖樣315_4可以不同於第一方向D1、第二方向D2與第三方向之第四方向延伸。

形成在第一上電極314_1中之第一狹縫圖樣315_1可包含位在第一狹縫圖樣315_1之邊緣部且相對於第二方向D2具有一傾斜角度之一第一彎曲部315_1a。第一彎曲部315_1a對於第二方向D2之傾斜角度可朝向第一狹縫圖樣315_1之端部之方向減小。因此，第一彎曲部315_1a可在第一狹縫圖樣315_1之邊緣部具有彎曲結構且朝第二方向D2彎折。若第一狹縫圖樣315_1之邊緣部有一角結構，電氣失真(electrical distortion)可能在對應至第一狹縫圖樣315_1之邊緣部的區域發生，以至於可減小開口率(aperture ratio)。然而，電氣失真可藉由具有彎曲結構之第一彎曲部315_1a而減小或最小化，且可改善對應至第一狹縫圖樣315_1之邊緣部之區域之開口率。

形成在第二上電極314_2內之第二狹縫圖樣315_2可包含位在第二狹縫圖樣315_2之邊緣部且相對於第二方向D2具有一傾斜角度之一第二彎曲部315_2a。第二彎曲部315_2a可具有在第二狹縫圖樣315_2之邊緣部且朝第二方向D2彎折之彎曲結構。電氣失真可藉由第二彎曲部315_2a減小或最小化。

相似地，第三狹縫圖樣315_3可包含一第三狹縫圖樣315_3，以使第三狹縫圖樣315_3之邊緣部朝第二方向D2彎 折。第三彎曲部315_3a可具有與第一彎曲部315_1a大致相同之結構。

第四狹縫圖樣315_4可包含一第四狹縫圖樣315_4，以使第四狹縫圖樣315_4之邊緣部朝第二方向D2彎折。第四彎曲部315_4a可具有與第二彎曲部315_2a大致相同之結構。

第一彎曲部315_1a與第二彎曲部315_2a可具有相對於第一閘極線路GL1彼此對稱之結構。第一彎曲部315_1a可位在第一狹縫圖樣315_1之遠離第一閘極線路GL1之邊緣部，且第二彎曲部315_2a可位在第二狹縫圖樣之遠離第一閘極線路GL1之邊緣部。第三彎曲部315_3a與第四彎曲部315_4a可分別地與第一彎曲部315_1a與第二彎曲部315_2a大致相同。

如上所述，第一彎曲部至第四彎曲部315_1a、315_2a、315_3a與315_4a可分別位在第一狹縫圖樣至第四狹縫圖樣315_1、315_2、315_3與315_4之一邊緣部。另外，第一彎曲部至第四彎曲部315_1a、315_2a、315_3a與315_4a可分別位在第一狹縫圖樣至第四狹縫圖樣315_1、315_2、315_3與315_4之兩邊緣部。

第8圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第8圖之顯示面板400可包含如第1圖與第2圖所示之顯示裝置10，或第4圖、第5圖與第6圖所示之顯示裝置20。除了顯示基板410之外，顯示面板400可與第3A圖與第3B圖所示之顯示面板100大致相同。更進一步，除了 在每一上電極中之狹縫圖型之結構與開關元件之排列方式外，第8圖中之顯示基板410可與第3A圖與第3B圖中所示之顯示基板110大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第8圖，顯示基板410可包含絕緣基板、複數條訊號線路、以及用以形成電場之電場產生電極。複數條訊號線路與電場產生電極可形成在絕緣基板上。顯示基板410可更包含以控制電場產生電極之操作之第一開關元件至第四開關元件SW1、SW2、SW3與SW4、以及用以初步調整液晶分子之第一校準層。

絕緣基板可具有第一像素區PA1、第二像素區PA2、第三像素區PA3與第四像素區PA4。第二像素區PA2可位在由第一像素區PA1延伸之第一方向D1上，第三像素區PA3可位在由第一像素區PA1延伸之第二方向D2上，且第四像素區PA4可位在由第二像素區PA2延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸。第一資料線路DL1與第二資料線路DL2可沿第一方向D1以鋸齒形延伸。

第一下電極413_1、第二下電極413_2、第三下電極413_3與第四下電極413_4可分別形成在第一像素區至第四 像素區PA1、PA2、PA3與PA4中。第一上電極414_1、第二上電極414_2、第三上電極414_3與第四上電極414_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極414_1、414_2、414_3與414_4可分別重疊第一下電極與第四下電極413_1、413_2、413_3與413_4。

第一上電極至第四上電極414_1、414_2、414_3與414_4可分別具有第一狹縫圖樣415_1、第二狹縫圖樣415_2、第三狹縫圖樣415_3與第四狹縫圖樣415_4。第一狹縫圖樣415_1與第三狹縫圖樣415_3可以不同於第一方向D1與第二方向D2之第三方向延伸。第二狹縫圖樣415_2第四狹縫圖樣415_4可以不同於第一方向D1、第二方向D2與第三方向之第四方向延伸。

形成在第一上電極414_1中之第一狹縫圖樣415_1可包含位在第一狹縫圖樣415_1中之兩邊緣部之第一彎曲部415_1a。也就是說，第一彎曲部415_1a可位在第一狹縫圖樣415_1之第一邊緣部，且可位在相反於第一邊緣部之第一狹縫圖樣415_1之第二邊緣部。第一彎曲部415_1a可具有相對於第二方向D2之傾斜角度，且對於第二方向之第一彎曲部415_1a之傾斜角度可朝向第一狹縫圖樣415_1之端部之方向減小。因此，第一彎曲部415_1a可具有第一狹縫圖樣415_1之第一邊緣部與第二邊緣部朝向第二方向D2彎折之一彎曲結構。第一彎曲部415_1a之功能可與第7圖中所示之第一彎曲部315_1a大致相同。

形成在第二上電極414_2內之第二狹縫圖樣415_2可包含位在每一第二狹縫圖樣415_2之第一邊緣部與相反於第一邊緣部之第二狹縫圖樣415_2之第二邊緣部的一第二彎曲部415_2a。第二彎曲部415_2a可具有相對於第二方向D2之傾斜角度，且對於第二方向D2之第二彎曲部415_2a之傾斜角度可朝第二狹縫圖樣415_2之端部方向減小。因此，第二彎曲部415_2a可具有第二狹縫圖樣415_2之第一邊緣部與第二邊緣部朝第二方向D2彎折之彎曲結構。第二彎曲部415_2a之功能可與第7圖中所示之第二彎曲部315_2a大致相同。

形成在第三上電極414_3內之第三狹縫圖樣415_3可包含一第三彎曲部415_3a，其位於每一第三狹縫圖樣415_3之第一邊緣部、以及相反於第一邊緣部之第三狹縫圖樣415_3之第二邊緣部。第三狹縫圖樣415_3可以與第一狹縫圖樣415_1相同之方向延伸，且第三彎曲部415_3a可有與第一彎曲部415_1a大致相同之結構。

形成在第四上電極414_4內之第四狹縫圖樣415_4可包含一第四彎曲部415_4a，其位於每一第四狹縫圖樣415_4之第一邊緣部、以及相反於第一邊緣部之第四狹縫圖樣415_4之第二邊緣部。第四狹縫圖樣415_4可以與第二狹縫圖樣415_2相同之方向延伸，且第四彎曲部415_4a可有與第二彎曲部415_2a大致相同之結構。

第一彎曲部415_1a與第二彎曲部415_2a可相對於第一閘極線路GL1具有彼此對稱之圖樣。此外，第三彎曲部 415_3a與第四彎曲部415_4a可相對於第一閘極線路GL1具有彼此對稱之圖樣。

第一上電極414_1可電性耦接至第一開關元件SW1。第一開關元件SW1可耦接至第一閘極線路GL1與第二資料線路DL2。第一資料線路DL1與第二資料線路DL2可彼此平行，且第一像素區PA1與第二像素區PA2可位在第一資料線路DL1與第二資料線路DL2之間。

第二上電極414_2可電性耦接至第二開關元件SW2。第二開關元件SW2可耦接至第二閘極線路GL2與第一資料線路DL1。

如上所述，第一開關元件SW1可耦接至第二資料線路DL2，且第二開關元件SW2可耦接至第一資料線路DL1，其不同於第一開關元件SW1所耦接之第二資料線路DL2。此外，第一開關元件SW1可位在毗鄰於第二資料線路DL2，且第二開關元件SW2可位在毗鄰於第一資料線路DL1。因此，第一開關元件SW1與第二開關元件SW2之排列可為對稱。舉例來說，第一開關元件SW1可位在毗鄰於第一像素區PA1內之第二資料線路DL2之右側區域，且第二開關元件SW2可位在毗鄰於第二像素區PA2內之第一資料線路DL1之左側區域。

第三上電極414_3與第四上電極414_4可電性耦接至第三開關元件SW3與第四開關元件SW4。第三開關元件SW3與第四開關元件SW4可具有與第一開關元件SW1與第二開關元件SW2大致相同之結構。

如上所述，第一開關元件至第四開關元件SW1、SW2、SW3與SW4之排列可沿第一方向D1改變。因此，遮光區域可交替地設置，以使包含顯示面板400之顯示裝置可在左側與右側之視野方向有均衡之能見度。

第9圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第9圖之顯示面板500可為包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖與第6圖中所示之顯示裝置20中。除了顯示基板510之至少一元件之外，顯示面板500可與第3A圖與第3B圖中所示之顯示面板100大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第9圖，顯示基板510可包含絕緣基板、複數條訊號線路、以及用以產生電場之電場產生電極。複數條訊號線路與電場產生電極可形成在絕緣基板上。顯示基板510更可包含用以控制電場產生電極之操作之第一開關元件至第四開關元件SW1、SW2、SW3與SW4、以及用以初步調整液晶分子之第一校準層。

絕緣基板可有第一像素區PA1、第二像素區PA2、第三像素區PA3與第四像素區PA4。第二像素區PA2可位在由第一像素區PA1延伸之第一方向D1上，第三像素區PA3可位在由第一像素區PA1延伸之第二方向D2上，且第四像素區PA4可位在由第二像素區PA2延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸。第一資料線路DL1與第二資料線路DL2可沿第一方向D1以直線形狀延伸。

第一下電極513_1、第二下電極513_2、第三下電極513_3與第四下電極513_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極514_1、第二上電極514_2、第三上電極514_3與第四上電極514_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極514_1、514_2、514_3與514_4可分別重疊第一下電極與第四下電極513_1、513_2、513_3與513_4。

第一上電極至第四上電極514_1、514_2、514_3與514_4可分別具有第一狹縫圖樣515_1、第二狹縫圖樣515_2、第三狹縫圖樣515_3與第四狹縫圖樣515_4。第一狹縫圖樣515_1與第三狹縫圖樣515_3可以不同於第一方向D1與第二方向D2之第三方向延伸。第二狹縫圖樣515_2第四狹縫圖樣515_4可以不同於第一方向D1、第二方向D2與第三方向之第四方向延伸。第三方向與第四方向可相對於第一閘極線路GL1彼此對稱。

形成在第一上電極514_1中之第一狹縫圖樣515_1可包含位在每一第一狹縫圖樣515_1中之第一邊緣部、以及相 反於第一邊緣部之第一狹縫圖樣515_1之第二邊緣部之一第一彎曲部515_1a。第一彎曲部515_1a可具有相對於第二方向D2之傾斜角度，且對於第二方向D2之第一彎曲部515_1a之傾斜角度可朝向第一狹縫圖樣515_1之端部之方向減小。因此，第一彎曲部515_1a可具有第一狹縫圖樣315_1之第一邊緣部與第二邊緣部朝第二方向D2彎折之一彎曲結構。第一彎曲部415_1a之功能可與第7圖中所示之第一彎曲部315_1a大致相同。

形成在第二上電極514_2內之第二狹縫圖樣515_2可包含一第二彎曲部515_2a，其位在第二狹縫圖樣515_2之每一第一邊緣部、以及相反於第一邊緣部之第二狹縫圖樣515_2之第二邊緣部。第二彎曲部515_2a可具有相對於第二方向D2之傾斜角度，且對於第二方向D2之第二彎曲部515_2a之傾斜角度可朝第二狹縫圖樣515_2之端部方向減小。因此，第二彎曲部515_2a可具有第二狹縫圖樣515_2之第一邊緣部與第二邊緣部朝第二方向D2彎折之一彎曲結構。第二彎曲部515_2a之功能可與第7圖中所示之第二彎曲部315_2a大致相同。

形成在第三上電極514_3內之第三狹縫圖樣515_3可包含一第三彎曲部515_3a，其位於每一第三狹縫圖樣515_3之第一邊緣部、以及相反於第一邊緣部之第三狹縫圖樣515_3之第二邊緣部。第三狹縫圖樣515_3可以與第一狹縫圖樣515_1相同之方向延伸，且第三彎曲部515_3a可具有與第一彎曲部515_1a大致相同之結構。

形成在第四上電極514_4內之第四狹縫圖樣515_4可包含一第四彎曲部515_4a，其位於每一第四狹縫圖樣515_4之第一邊緣部、以及相反於第一邊緣部之第四狹縫圖樣515_4之第二邊緣部。第四狹縫圖樣515_4可以與第二狹縫圖樣515_2相同之方向延伸，且第四彎曲部515_4a可有與第二彎曲部515_2a大致相同之結構。

第一彎曲部515_1a與第二彎曲部515_2a可具有相對於第一閘極線路GL1彼此對稱之圖樣。此外，第三彎曲部515_3a與第四彎曲部515_4a可具有相對於第一閘極線路GL1彼此對稱之圖樣。

第一上電極514_1可電性耦接至第一開關元件SW1。第一開關元件SW1可耦接至第一閘極線路GL1與第二資料線路DL2。第一資料線路DL1與第二資料線路DL2可彼此平行，且第一像素區PA1與第二像素區PA2可位在第一資料線路DL1與第二資料線路DL2之間。

第二上電極514_2可電性耦接至第二開關元件SW2。第二開關元件SW2可耦接至第二閘極線路GL2與第一資料線路DL1。

如上所述，第一開關元件SW1可耦接至第二資料線路DL2，且第二開關元件SW2可耦接至第一資料線路DL1，其不同於第一開關元件SW1所耦接之第二資料線路DL2。因此，第一開關元件SW1與第二開關元件SW2之排列可與第8圖所示之第一開關元件SW1與第二開關元件SW2大致相同。

第三上電極514_3與第四上電極514_4可分別電性耦接至第三開關元件SW3與第四開關元件SW4。第三開關元件SW3與第四開關元件SW4可具有與第一開關元件SW1與第二開關元件SW2大致相同之結構。

雖然第一狹縫圖樣515_1與第二狹縫圖樣515_2沿第三方向與第四方向延伸，但毗鄰於第一資料線路DL1與第二資料線路DL2之第一上電極514_1與第二上電極514_2之側邊可與第一資料線路DL1及第二資料線路DL2平行延伸。因此，每一第一上電極514_1與第二上電極514_2可呈矩形形狀。此外，每一第三上電極514_3與第四上電極514_4可呈矩形形狀。

如上所述，每一第一像素區至第四像素區PA1、PA2、PA3與PA4可呈矩形形狀，且第一下電極與第四下電極513_1、513_2、513_3與513_4與作為電場產生電極之第一上電極至第四上電極514_1，514_2，514_3與514_4可具有對應至第一像素區至第四像素區PA1、PA2、PA3與PA4之形狀。因此，可容易地劃分像素。此外，因為電場通過第一狹縫圖樣至第四狹縫圖樣515_1、515_2、515_3與515_4係以傾斜方向形成，故第一像素區PA1與第二像素區PA2之區域可以不同方向形成，藉此改善視角、能見度與開口率。

第10圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第10圖之顯示面板600可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖與 第6圖中所示之顯示裝置20中。除了顯示基板610之至少一元件之外，顯示面板600可與第3A圖與第3B圖中所示之顯示面板100大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第10圖，顯示基板610可包含絕緣基板、複數條訊號線路、以及用以產生電場之電場產生電極。複數條訊號線路與電場產生電極可形成在絕緣基板上。顯示基板610更可包含用以控制電場產生電極之操作之第一開關元件至第四開關元件SW1、SW2、SW3與SW4、以及用以初步調整液晶分子之第一校準層。

絕緣基板可具有第一像素區PA1、第二像素區PA2、第三像素區PA3與第四像素區PA4。第二像素區PA2可位在自第一像素區PA1延伸之第一方向D1上，第三像素區PA3可位在自第一像素區PA1延伸之第二方向D2上，且第四像素區PA4可位在由第二像素區PA2延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸。第一資料線路DL1與第二資料線路DL2可沿第一方向D1以鋸齒形延伸，且第一資料線路DL1與第二資料線路DL2可在兩毗鄰之第一像素區PX1與第三像素區PX3間之區域中彎折至少一次。

第一下電極613_1、第二下電極613_2、第三下電極613_3與第四下電極613_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極614_1、第二上電極614_2、第三上電極614_3與第四上電極614_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極614_1、614_2、614_3與614_4可分別重疊第一下電極與第四下電極613_1、613_2、613_3與613_4。

第一上電極至第四上電極614_1、614_2、614_3與614_4可分別具有第一狹縫圖樣615_1、第二狹縫圖樣615_2、第三狹縫圖樣615_3與第四狹縫圖樣615_4。

第一狹縫圖樣615_1可包含以不同於第一方向D1與第二方向D2之第三方向所延伸之一延伸部、以及不同於第一方向D1、第二方向D2與第三方向之第四方向延伸之一延伸部。舉例來說，第一狹縫圖樣615_1可依序以朝著第一方向D1第三方向及第四方向延伸。因此，第一狹縫圖樣615_1可包含以第三方向延伸之一第一延伸部、以第四方向延伸之一第二延伸部、以及位在第一延伸部與第二延伸部間之一彎曲部。第三方向與第四方向可相對於第二方向D2而對稱。

第二狹縫圖樣615_2可包含以第四方向與第三方向延伸之延伸部。舉例來說，第二狹縫圖樣615_2可依序以朝第一方向D1之第四方向及第三方向延伸。因此，第二狹縫圖樣615_2可具有相對於第一狹縫圖樣615_1之一彎曲結構。

第三狹縫圖樣615_3可具有平行於第一狹縫圖樣615_1之結構，且第四狹縫圖樣615_4可具有平行於第二狹縫圖樣615_2之結構。因此，第三狹縫圖樣615_3與第四狹縫圖樣615_4可具有分別與第一狹縫圖樣615_1及第二狹縫圖樣615_2相同之結構。

第一狹縫圖樣615_1可包含位在第一狹縫圖樣615_1之第一邊緣部之一第一彎曲部615_1a、以及位在第一狹縫圖樣615_1之第二邊緣部之一第二彎曲部615_1b。第一彎曲部615_1a可具有小於第二方向D2與第三方向間夾角之傾斜角度，且第二彎曲部615_1b可有小於第二方向D2與第四方向間夾角之傾斜角度。

第二狹縫圖樣615_2可包含位在第二狹縫圖樣615_2之第一邊緣部之一第三彎曲部615_2a、以及位在第二狹縫圖樣615_2之第二邊緣部之一第四彎曲部615_2b。第三彎曲部615_2a可具有小於第二方向D2與第三方向之間之夾角之傾斜角度，且第四彎曲部615_2b可具有小於第二方向D2與第四方向之間之夾角之傾斜角度。

如第10圖所示，形成有第一彎曲部615_1a之第一狹縫圖樣615_1之第一邊緣部可相反於形成有第三彎曲部615_2a之第二狹縫圖樣615_2之第一邊緣部。也就是說，第一狹縫圖樣615_1與第二狹縫圖樣615_2之第一邊緣部可為第一狹縫圖樣615_1與第二狹縫圖樣615_2之遠端邊緣部。

第三狹縫圖樣615_3之邊緣部可包含第五彎曲部615_3a，且第三狹縫圖樣615_3之另一邊緣部可包含第六彎曲部615_3b。第五彎曲部615_3a與第六彎曲部615_3b可與第一彎曲部615_1a與第二彎曲部615_1b大致相同。

第四狹縫圖樣615_4之邊緣部可包含第七彎曲部615_4a，且第四狹縫圖樣615_4之另一邊緣部可包含第八彎曲部615_4b。第七彎曲部615_4a與第八彎曲部615_4b可與第三彎曲部615_2a與第四彎曲部615_2b大致相同。

第一上電極614_1可電性耦接至第一開關元件SW1。第一開關元件SW1可電性耦接至第一閘極線路GL1與第二資料線路DL2。

第二上電極614_2可電性耦接至第二開關元件SW2。第二開關元件SW2可電性耦接至第二閘極線路GL2與第一資料線路DL1。

如上所述，第一開關元件SW1與第二開關元件SW2耦接至不同之資料線路DL1與資料線路DL2。舉例來說，第一開關元件SW1可位在毗鄰於第二資料線路DL2之第一像素區PA1之右側區域，而第二開關元件SW2可位在毗鄰於第一資料線路DL1之第二像素區PA2之左側區域。

第三上電極614_3與第四上電極614_4可電性耦接至第三開關元件SW3與第四開關元件SW4。第三開關元件SW3與第四開關元件SW4可具有與第一開關元件SW1與第二開關元件SW2大致相同之結構。

第一像素區PA1與第二像素區PA2可位在第一資料線路DL1與第二資料線路DL2之間。每一第一資料線路DL1與第二資料線路DL2可包含平行於第一狹縫圖樣615_1之一第一延伸部、以及平行於第二狹縫圖樣615_2之一第二延伸部。因此，每一第一資料線路DL1與第二資料線路DL2可呈鋸齒形結構。

如上述，每一第一像素區PA1與第二像素區PA2可形成雙重區域，且第一像素區PA1與第二像素區PA2之區域可相對於第一閘極線路GL1彼此對稱。因此，可改善視角、能見度與開口率。

第11A圖係根據範例實施例之顯示面板之一平面視圖。第11B圖係第11A圖中之範例實施例之顯示面板沿著線段II-II’所擷取之剖視圖。

根據範例實施例，第11A圖與第11B圖之顯示面板700可包含如第1圖與第2圖所示之顯示裝置10或如第4圖、第5圖與第6圖所示之顯示裝置20。除了顯示基板710之至少一元件之外，顯示面板700可與如第3A圖與第3B圖所示之顯示面板100大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第11A圖與第11B圖，顯示面板700包含顯示基板710、相對基板720與液晶層730。相對基板720可面對顯示基板710，且液晶層730可插設於顯示基板710與相對基板720之間。顯示面板700更可包含第一偏光片702與第二偏光片704。

顯示基板710可包含第一絕緣基板711、複數條訊號線路、以及形成一電場之電場產生電極。顯示基板710更可包含用以控制電場產生電極之操作之第一開關元件至第四開關元件SW1、SW2、SW3與SW4、以及用以初步調整液晶分子LC之第一校準層712。

絕緣基板711可包含第一像素區至第四像素區PA1、PA2、PA3與PA4。第二像素區PA2可位在自第一像素區PA1延伸之第一方向D1上。第三像素區PA3可位在自第一像素區PA1延伸之第二方向D2上，且第四像素區PA4可位在由第二像素區PA2延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸，且第一資料線路DL1與第二資料線路DL2可沿第一方向D1以鋸齒形延伸。

顯示基板710可包含第一下電極至第四下電極713_1、713_2、713_3與713_4與第一上電極至第四上電極714_1、714_2、714_3與714_4。

第一下電極至第四下電極713_1、713_2、713_3與713_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一下電極至第四下電極713_1、713_2、713_3與713_4可藉由在第一下電極至第四下電極713_1、713_2、713_3 與713_4與第一閘極線路GL1及第二閘極線路GL2之間形成閘極絕緣層717，而與第一閘極線路GL1及第二閘極線路GL2絕緣。在一些範例實施例中，第一下電極至第四下電極713_1、713_2、713_3與713_4可不重疊毗鄰之訊號線路。在此情況中，第一下電極至第四下電極713_1、713_2、713_3與713_4之側邊可與訊號線路間隔(例如，以一預定距離間隔)。在其他範例實施例中，第一下電極至第四下電極713_1、713_2、713_3與713_4可部分重疊毗鄰之閘極線路，以形成儲存電容。在其他一些範例實施例中，為形成儲存電容，儲存電極(未顯示)可被形成以重疊第一下電極至第四下電極713_1、713_2、713_3與713_4。儲存電極可電性耦接至平行於閘極線路之儲存線路，且可形成在包含閘極線路之金屬層中。

第一下電極713_1可電性耦接至第一開關元件SW1。第一開關元件SW1可電性耦接至第一閘極線路GL1與第一資料線路DL1。第一下電極713_1可為一像素電極，用以根據第一開關元件SW1之開關操作而接收自第一資料線路DL1傳來之像素電壓。

第二下電極713_2可電性耦接至第二開關元件SW2。第二開關元件SW2可電性耦接至第二閘極線路GL2與第一資料線路DL1。第二下電極713_2可為一像素電極，用以根據第二開關元件SW2之開關操作而接收自第一資料線路DL1傳來之像素電壓。

第三下電極713_3與第四下電極714_4可分別透過第三開關元件SW3與第四開關元件SW4電性耦接至第二資料線路DL2。

每一第一下電極至第四下電極713_1、713_2、713_3與713_4可呈平板形狀。

第一上電極至第四上電極714_1、714_2、714_3與714_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極714_1、714_2、714_3與714_4可分別重疊第一下電極至第四下電極713_1、713_2、713_3與713_4。第一保護層718可位在第一上電極至第四上電極714_1、714_2、714_3與714_4與第一下電極至第四下電極713_1、713_2、713_3與713_4之間，以將第一上電極至第四上電極714_1、714_2、714_3與714_4與第一下電極至第四下電極713_1、713_2、713_3與713_4絕緣。

第一上電極至第四上電極714_1、714_2、714_3與714_4可分別具有第一狹縫圖樣至第四狹縫圖樣715_1、715_2、715_3與715_4。第一狹縫圖樣至第四狹縫圖樣715_1、715_2、715_3與715_4可形成液晶之區域。第一狹縫圖樣至第四狹縫圖樣715_1、715_2、715_3與715_4可與第3A圖與第3B圖所示之第一狹縫圖樣至第四狹縫圖樣115_1、115_2、115_3與115_4大致相同。

每一第一上電極至第四上電極714_1、714_2、714_3與714_4可為用以接收共通電壓之共用電極。在一些範例 實施例中，第一上電極至第四上電極714_1、714_2、714_3與714_4可具有一條帶結構，因此第一上電極714_1與第二上電極714_2可具有一整體結構且第三上電極714_3與第四上電極714_4可具有一整體結構。在其他範例實施例中，第一上電極到第四上電極714_1、714_2、714_3與714_4可有一分離結構(例如島形結構)，其為共通電壓透過分離共用電極線路施加處。

顯示面板700可利用分別在第一上電極至第四上電極714_1、714_2、714_3與714_4所形成之第一狹縫圖樣至第四狹縫圖樣715_1、715_2、715_3與715_4而形成液晶之區域。在根據範例實施例之顯示面板700中，單一區域可在每一像素區中形成，且位在第一方向D1之毗鄰像素區之區域可具有不同方向(例如，相對於第二方向D2之對稱方向)。因此，根據範例實施例之顯示面板700可形成至少二具有不同方向之單一區域，藉此改善開口率、視角與能見度。

第一校準層712可形成在其上形成有第一上電極至第四上電極714_1、714_2、714_3與714_4之第一絕緣基板711上。第一像素區至第四像素區PA1、PA2、PA3與PA4中之第一校準層712可被視為具有單一校準方向，因此當由上方俯視時，第一校準層712可被視為，第一校準層712之校準表面相對於第一像素區至第四像素區PA1、PA2、PA3與PA4之區域大致相同。第一校準層712之校準方向可被定義為第一校準層712排列液晶分子LC之方向。第一校準層712之校準方向可為第一方 向D1或第二方向D2。第一校準層712可形成在毗鄰於液晶層730之第一絕緣基板711之表面上。

相對基板720可包含第二絕緣基板721、遮光圖樣BM、以及彩色濾光片CF。遮光圖樣BM與彩色濾光片可形成在第二絕緣基板721上。相對基板720更可包含第二校準層722以初步調整液晶分子LC。

遮光圖樣BM可重疊第一開關元件至第四開關元件SW1、SW2、SW3與SW4、以極顯示基板710之訊號線路GL1、GL2、DL1與DL2。

彩色濾光片CF可分別重疊顯示基板710之第一像素區至第四像素區PA1、PA2、PA3與PA4。每一彩色濾光片CF可為三種彩色濾光片之其中之一。在一些範例實施例中，彩色濾光片CF可包含白色濾光片(或透明濾光片)和三種彩色濾光片。

第二校準層722可面對第一顯示基板710，且可位在毗鄰於液晶層730之第二絕緣基板721之表面上。第二校準層722可被視作具有單一校準方向因此當由上方俯視時，第二校準層722可被視為，第二校準層722之校準表面相對於第一像素區至第四像素區PA1、PA2、PA3與PA4之區域大致相同。第二校準層722可藉由摩擦處理或光對準處理而具有校準方向。第二校準層722之校準方向可與第一校準層712之校準方向大致相同。

第一偏光片702可位在顯示基板710之下表面上，舉例來說，第一絕緣基板711之相反表面，其相對毗鄰於液晶層730之表面。第一偏光片702可有偏光軸，其與包含顯示基板710之第一校準層712之校準方向大致相同。

第二偏光片704可位在相對基板720之上表面上，舉例來說，第二絕緣基板721之相對表面，其相對毗鄰於液晶層730之表面。第二偏光片704之偏光軸可與第一偏光片702之偏光軸大致垂直。

第12圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第12圖之顯示面板800可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖與第6圖中所示之顯示裝置20中。除了顯示基板810之外，顯示面板800可與第11A圖與第11B圖中所示之顯示面板700大致相同。更進一步，除了每一上電極中之狹縫圖型的結構之外，第12圖中所示之顯示基板810可與第11A圖與第11B圖中所示之顯示基板710大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第12圖，顯示基板810包含絕緣基板、複數條訊號線路、電場產生電極、複數個開關元件、以及第一校準層。

絕緣基板可包含第一像素區至第四像素區PA1、PA2、PA3與PA4。第二像素區PA2可位在自第一像素區PA1延伸之第一方向D1上。第三像素區PA3可位在自第一像素區PA1 延伸之第二方向D2上，且第四像素區PA4可位在自第二像素區PA2延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸，且第一資料線路DL1與第二資料線路DL2可沿第一方向D1以鋸齒形延伸。

顯示基板810可包含第一下電極至第四下電極813_1、813_2、813_3與813_4、以及第一上電極至第四上電極814_1、814_2、814_3與814_4。第一下電極至第四下電極813_1、813_2、813_3與813_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極814_1、814_2、814_3與814_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極814_1、814_2、814_3與814_4可分別重疊第一下電極至第四下電極813_1、813_2、813_3與813_4。

第一下電極813_1可電性耦接至第一開關元件SW1。第一開關元件SW1可電性耦接至第一閘極線路GL1與第一資料線路DL1。第一下電極813_1可作為用以接收像素電壓之一像素電極。

第二下電極813_2可電性耦接至第二開關元件SW2。第二開關元件SW2可電性耦接至第二閘極線路GL2與第 一資料線路DL1。第二下電極813_2可作為用以接收像素電壓之一像素電極。

每一第三下電極813_3與第四下電極813_4可透過第三開關元件SW3與第四開關元件SW4電性耦接至第二資料線路DL2。每一第三下電極813_3與第四下電極813_4可作為用以接收像素電壓之一像素電極。

第一上電極至第四上電極814_1、814_2、814_3與814_4分別具有第一狹縫圖樣至第四狹縫圖樣815_1、815_2、815_3與815_4以形成液晶之區域。第一狹縫圖樣至第四狹縫圖樣815_1、815_2、815_3與815_4可與第7圖所示之第一狹縫圖樣至第四狹縫圖樣315_1、315_2、315_3與315_4大致相同。

每一第一上電極到第四上電極814_1、814_2、814_3與814_4可為用以接收共通電壓之一共用電極。根據範例實施例，第一上電極到第四上電極814_1、814_2、814_3與814_4可有條帶結構、整體結構、分離結構等。

第13圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第13圖之顯示面板900可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖與第6圖中所示之顯示裝置20中。除了顯示基板910之外，顯示面板900可與第11A圖與第11B圖中所示之顯示面板700大致相同。更進一步，除了每一上電極中之狹縫圖型之結構與開關元 件之排列外，第13圖中所示之顯示基板910可與第11A圖與第11B圖中所示之顯示基板710大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第13圖，顯示基板910包含絕緣基板、複數條訊號線路、電場產生電極、複數個開關元件、以及第一校準層。

絕緣基板可包含第一像素區至第四像素區PA1、PA2、PA3與PA4。第二像素區PA2可位在自第一像素區PA1延伸之第一方向D1上。第三像素區PA3可位在自第一像素區PA1延伸之第二方向D2上，而第四像素區PA4可位在自第二像素區PA2延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸，且第一資料線路DL1與第二資料線路DL2可沿第一方向D1以鋸齒形延伸。第一資料線路DL1與第二資料線路DL2可彼此平形，且第一像素區PA1與第二像素區PA2可位在第一資料線路DL1與第二資料線路DL2之間。

顯示基板910可包含第一下電極至第四下電極913_1、913_2、913_3與913_4、以及第一上電極至第四上電極914_1、914_2、914_3與914_4。第一下電極至第四下電極913_1、913_2、913_3與913_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極 914_1、914_2、914_3與914_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極914_1、914_2、914_3與914_4可分別重疊第一下電極至第四下電極913_1、913_2、913_3與913_4。

第一下電極913_1可電性耦接至第一開關元件SW1。第一開關元件SW1可電性耦接至第一閘極線路GL1與第一資料線路DL1。第一下電極813_1可作為用以接收像素電壓之一像素電極。

第二下電極913_2可電性耦接至第二開關元件SW2。第二開關元件SW2可電性耦接至第二閘極線路GL2與第一資料線路DL1。第二下電極913_2可作為用以接收像素電壓之一像素電極。

如上所述，第一開關元件SW1與第二開關元件SW2可耦接至資料線路DL1與資料線路DL2。此外，第一開關元件SW1可位在毗鄰於第二資料線路DL2，且第二開關元件SW2可位在毗鄰於第一資料線路DL1。因此，第一開關元件SW1與第二開關元件SW2之排列可為對稱。

第三下電極913_3與第四下電極913_4可電性耦接至第三開關元件SW3與第四開關元件SW4。第三開關元件SW3與第四開關元件SW4可分別與第一開關元件SW1與第二開關元件SW2具有大致相同之結構。

第一上電極至第四上電極914_1、914_2、914_3與914_4可分別具有第一狹縫圖樣至第四狹縫圖樣915_1、 915_2、915_3與915_4。第一狹縫圖樣至第四狹縫圖樣915_1、915_2、915_3與915_4可與第8圖中所示之第一狹縫圖樣至第四狹縫圖樣415_1、415_2、415_3與415_4大致相同。

每一第一上電極至第四上電極914_1、914_2、914_3與914_4可具有用以接收共通電壓之一共用電極。根據範例實施例，第一上電極至第四上電極914_1、914_2、914_3與914_4可呈條帶結構、整體結構、分離結構等。

第14圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第14圖之顯示面板1000可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖與第6圖中所示之顯示裝置20中。除了顯示基板1010之至少一元件外，顯示面板1000可與第11A圖與第11B圖中所示之顯示面板700大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第14圖，顯示基板1010包含絕緣基板、複數條訊號線路、電場產生電極、複數個開關元件、以及第一校準層。

絕緣基板可包含第一像素區至第四像素區PA1、PA2、PA3與PA4。第二像素區PA2可位在自第一像素區PA1延伸之第一方向D1上。第三像素區PA3可位在自第一像素區PA1延伸之第二方向D2上，且第四像素區PA4可位在由第二像素區 PA2延伸之第二方向D2上。第一像素區至第四像素區PA1、PA2、PA3與PA4可分別呈矩形形狀。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸，且第一資料線路DL1與第二資料線路DL2可以第一方向D1延伸。第一資料線路DL1與第二資料線路DL2可沿第一方向D1以直線形狀延伸，且可彼此平行。第一像素區PA1與第二像素區PA2可位在第一資料線路DL1與第二資料線路DL2之間。

顯示基板1010可包含第一下電極至第四下電極1013_1、1013_2、1013_3與1013_4、以及第一上電極至第四上電極1014_1、1014_2、1014_3與1014_4。第一下電極至第四下電極1013_1、1013_2、1013_3與1013_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極1014_1、1014_2、1014_3與1014_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極1014_1、1014_2、1014_3與1014_4可分別重疊第一下電極至第四下電極1013_1、1013_2、1013_3與1013_4。

第一上電極至第四上電極1014_1、1014_2、1014_3與1014_4可分別具有第一狹縫圖樣至第四狹縫圖樣1015_1、1015_2、1015_3與1015_4。第一狹縫圖樣至第四狹縫圖樣 1015_1、1015_2、1015_3與1015_4可與第9圖中所示之第一狹縫圖樣至第四狹縫圖樣515_1、515_2、515_3與515_4大致相同。

第一下電極1013_1可電性耦接至第一開關元件SW1。第一開關元件SW1可電性耦接至第一閘極線路GL1與第二資料線路DL2。第一下電極1013_1可作為用以接收像素電壓之一像素電極。

第二下電極1013_2可電性耦接至第二開關元件SW2。第二開關元件SW2可電性耦接至第二閘極線路GL2與第一資料線路DL1。第二下電極1013_2可作為用以接收像素電壓之一像素電極。

第一開關元件SW1可位在毗鄰於第二資料線路DL2，且第二開關元件SW2可位在毗鄰於第一資料線路DL1。因此，第一開關元件SW1與第二開關元件SW2之排列可為對稱。

第三下電極1013_3與第四下電極1013_4可分別電性耦接至第三開關元件SW3與第四開關元件SW4。第三開關元件SW3及第四開關元件SW4可與第一開關元件SW1及第二開關元件SW2具有大致相同之結構。

雖然第一上電極至第四上電極1014_1、1014_2、1014_3與1014_4可分別有以第三方向與第四方向延伸之第一狹縫圖樣至第四狹縫圖樣1015_1、1015_2、1015_3與1015_4，但毗鄰於第一資料線路DL1與第二資料線路DL2之第一上電極至第四上電極1014_1、1014_2、1014_3與1014_4之側邊可與第一資料線路DL1與第二資料線路DL2平行延伸。因此，每一第 一上電極至第四上電極1014_1、1014_2、1014_3與1014_4可呈矩形形狀。

第15圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第15圖之顯示面板1100可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖與第6圖中所示之顯示裝置20中。除了顯示基板1110之部份元件外，顯示面板1100可與第11A圖及第11B圖中所示之顯示面板700大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第15圖，顯示基板1110可包含絕緣基板、複數條訊號線路、電場產生電極、複數個開關元件、以及第一校準層。

絕緣基板可包含第一像素區至第四像素區PA1、PA2、PA3與PA4。第二像素區PA2可位在自第一像素區PA1延伸之第一方向D1上。第三像素區PA3可位在自第一像素區PA1延伸之第二方向D2上，且第四像素區PA4可位在自第二像素區PA2延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1與第二閘極線路GL2以及第一資料線路DL1與第二資料線路DL2。資料線路DL1與資料線路DL2可交叉閘極線路GL1與閘極線路GL2。第一閘極線路GL1與第二閘極線路GL2可以第二方向D2延伸，且第一閘極線路GL1可位在第一像素區PA1與第二像素區PA2之 間。第一資料線路DL1與第二資料線路DL2可沿第一方向D1以鋸齒形延伸，且第一資料線路DL1與第二資料線路DL2可在兩毗鄰之第一像素區PX1與第三像素區PX3間之區域中彎折至少一次。

顯示基板1110可包含第一下電極至第四下電極1113_1、1113_2、1113_3與1113_4、以及第一上電極至第四上電極1114_1、1114_2、1114_3與1114_4。第一下電極至第四下電極1113_1、1113_2、1113_3與1113_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極1114_1、1114_2、1114_3與1114_4可分別形成在第一像素區至第四像素區PA1、PA2、PA3與PA4中。第一上電極至第四上電極1114_1、1114_2、1114_3與1114_4可分別重疊第一下電極至第四下電極1113_1、1113_2、1113_3與1113_4。

第一上電極至第四上電極1114_1、1114_2、1114_3與1114_4可分別具有第一狹縫圖樣至第四狹縫圖樣1115_1、1115_2、1115_3與1115_4。第一狹縫圖樣至第四狹縫圖樣1115_1、1115_2、1115_3與1115_4可與第10圖中所示之第一狹縫圖樣至第四狹縫圖樣615_1、615_2、615_3與615_4大致相同。

第一下電極1113_1可電性耦接至第一開關元件SW1。第一開關元件SW1可電性耦接至第一閘極線路GL1與第二資料線路DL2。第一下電極1113_1可作為用以接收像素電壓之一像素電極。

第二下電極1113_2可電性耦接至第二開關元件SW2。第二開關元件SW2可電性耦接至第二閘極線路GL2與第一資料線路DL1。第二下電極1113_2可作為用以接收像素電壓之一像素電極。

第一開關元件SW1與第二開關元件SW2可耦接至不同資料線路DL1與資料線路DL2。此外，第一開關元件SW1可位在毗鄰於第二資料線路DL2，而第二開關元件SW2可位在毗鄰於第一資料線路DL1。因此，第一開關元件SW1與第二開關元件SW2之排列可為對稱。

第三下電極1113_3與第四下電極1113_4可分別電性耦接至第三開關元件SW3與第四開關元件SW4。第三開關元件SW3與第四開關元件SW4可與第一開關元件SW1與第二開關元件SW2具有大致相同之結構。

第一資料線路DL1與第二資料線路DL2之形狀可與第10圖中所示之該些第一資料線路DL1與第二資料線路DL2大致相同。

第16A圖係根據範例實施例之顯示面板之方塊圖。第16B圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，顯示面板1200可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖與第6圖中所示之顯示裝置20中。除了顯示基板1210之外，顯示面板1200可與第3A圖與第3B圖中所示之顯示面板100大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第16A圖與第16B圖，顯示面板1200可包含顯示基板1210(或下基板)、相對基板(或上基板)、以及液晶層。相對基板面對顯示基板1210。液晶層插設於顯示基板1210與相對基板之間。

顯示面板1200可包含複數個像素與耦接至像素之複數條訊號線路。像素可以矩陣格式排列。舉例來說，第一像素至第四像素PX1、PX2、PX3與PX4可沿第一方向D1排列。第一方向D1可為垂直方向(或行方向)。第五像素至第八像素PX5、PX6、PX7與PX8可分別位在自第一像素至第四像素PX1、PX2、PX3與PX4所延伸之第二方向D2上。第二方向D2可為水平方向(或列方向)。

每一第一像素至第八像素PX1、PX2、PX3、PX4、PX5、PX6、PX7與PX8可包含形成在顯示基板1210上之一對電場產生電極與液晶層。舉例來說，第一像素PX1可包含例如一對電場產生電極、第一下電極1213_1與重疊第一下電極1213_1之第一上電極1214_1。第一上電極1214_1可包含用以形成區域之第一狹縫圖樣1215_1。每一第一像素至第八像素PX1、PX2、PX3、PX4、PX5、PX6、PX7與PX8可利用形成在對應之上電極之狹縫圖型而形成區域。

第一像素PX1與第二像素PX2可具有不同區域。第一像素PX1與第二像素PX2之區域可相對於第二方向D2彼此對稱。第三像素PX3與第四像素PX4可具有不同區域。第三像素PX3與第四像素PX4之區域可相對於第二方向D2彼此對稱。第 五像素PX5與第六像素PX6可具有不同區域。第五像素PX5與第六像素PX6之區域可相對於第二方向D2彼此對稱。第七像素PX7與第八像素PX8可具有不同區域。第七像素PX7與第八像素PX8之區域可相對於第二方向D2彼此對稱。第一像素PX1、第三像素PX3、第五像素PX5與第七像素PX7可具有相同區域，而第二像素PX2、第四像素PX4、第六像素PX6與第八像素PX8可具有相同區域。因此，沿第二方向D2毗鄰之像素可具有相同區域，且沿第一方向D1毗鄰之像素可具有相同區域。

訊號線路可包含第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4、以及交叉第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4之第一資料線路至第三資料線路DL1、DL2與DL3。訊號線路可耦接至像素。舉例來說，每一第一像素至第八像素PX1、PX2、PX3、PX4、PX5、PX6、PX7與PX8可耦接至所對應之第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4之一與對應之第一資料線路至第三資料線路DL1、DL2與DL3之一。

顯示基板1210可包含絕緣層、訊號線路、電場產生電極、複數個開關元件、以及第一校準層。

絕緣基板可包含第一像素區至第八像素區PA1、PA2、PA3、PA4、PA5、PA6、PA7與PA8。第一像素區至第八像素區PA1、PA2、PA3、PA4、PA5、PA6、PA7與PA8之排列可與第一像素至第八像素PX1、PX2、PX3、PX4、PX5、PX6、PX7與PX8之排列大致相同。第一像素區至第四像素區PA1、 PA2、PA3與PA4可沿第一方向D1排列。第五像素區至第八像素區PA5、PA6、PA7與PA8可分別位在自第一像素區至第四像素區PA1、PA2、PA3與PA4延伸之第二方向D2上。

第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4可以第二方向D2延伸，且可彼此平形排列。舉例來說，第一像素區PA1與第二像素區PA2可位在第一閘極線路GL1與第二閘極線路GL2之間，且第五像素區PA5與第六像素區PA6可位在第一閘極線路GL1與第二閘極線路GL2之間。第一閘極線路GL1可位在毗鄰於第一像素區PA1與第五像素區PA5之邊緣部(例如，上邊緣部)，而第二閘極線路GL2可位在毗鄰於第二像素區PA2與第六像素區PA6之邊緣部(例如，下邊緣部)。第二閘極線路GL2可位在第二像素區PA2與第三像素區PA3之間、以及位在第六像素區PA6與第七像素區PA7之間。第三像素區PA3與第四像素區PA4可位在第三閘極線路GL3與第四閘極線路GL4之間，且第七像素區PA7與第八像素區PA8可位在第三閘極線路GL3與第四閘極線路GL4之間。第三閘極線路GL3可位在毗鄰於第三像素區PA3與第七像素區PA7之邊緣部(例如，上邊緣部)，而第四閘極線路GL4可位在毗鄰於第四像素區PA4與第八像素區PA8之邊緣部(例如，下邊緣部)。第三閘極線路GL3可位在第二像素區PA2與第三像素區PA3之間、以及位在第六像素區PA6與第七像素區PA7之間。因此，在第一像素區PA1與第二像素區PA2之間、以及在第五像素區PA5與第六像素區PA6之間並無設置有閘極線路，而兩閘極線路GL2與GL3可位在第二像素區PA2 與第三像素區PA3之間、以及第六像素區PA6與第七像素區PA7之間。因此，兩閘極線路可位在沿第一方向D1之每一其他像素區。

第一資料線路至第三資料線路DL1、DL2與DL3可沿第一方向D1延伸，且可排列為彼此平形。舉例來說，每一第一資料線路至第三資料線路DL1、DL2與DL3可位在對應像素區之邊緣部(例如，左側邊緣部或右側邊緣部)。

電場產生電極可包含第一下電極至第八下電極1213_1、1213_2、1213_3、1213_4、1213_5、1213_6、1213_7與1213_8、以及第一上電極至第八上電極1214_1、1214_2、1214_3、1214_4、1214_5、1214_6、1214_7與1214_8。

第一下電極至第八下電極1213_1、1213_2、1213_3、1213_4、1213_5、1213_6、1213_7與1213_8可分別形成在第一像素區至第八像素區PA1、PA2、PA3、PA4、PA5、PA6、PA7與PA8之內。第一上電極至第八上電極1214_1、1214_2、1214_3、1214_4、1214_5、1214_6、1214_7與1214_8可分別在第一像素區至第八像素區PA1、PA2、PA3、PA4、PA5、PA6、PA7與PA8內重疊第一下電極至第八下電極1213_1、1213_2、1213_3、1213_4、1213_5、1213_6、1213_7與1213_8。

第一上電極至第八上電極1214_1、1214_2、1214_3、1214_4、1214_5、1214_6、1214_7與1214_8可分別有第一狹縫圖樣與第八狹縫圖樣1215_1、1215_2、1215_3、1215_4、1215_5、1215_6、1215_7與1215_8。第一狹縫圖樣 1215_1、第三狹縫圖樣1215_3、第五狹縫圖樣1215_5與第七狹縫圖樣1215_7可沿不同於第一方向D1與第二方向D2之第三方向延伸。第二狹縫圖樣1215_2、第四狹縫圖樣1215_4、第六狹縫圖樣1215_6與第八狹縫圖樣1215_8可沿不同於第一方向D1、第二方向D2與第三方向之第四方向延伸。第三方向與第四方向可相對於第二方向D2對稱。

第一上電極至第八上電極1214_1、1214_2、1214_3、1214_4、1214_5、1214_6、1214_7與1214_8可通過第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8耦接至訊號線路。第一上電極至第八上電極1214_1、1214_2、1214_3、1214_4、1214_5、1214_6、1214_7與1214_8可作為像素電極以接收像素電壓。

第一開關元件至第四開關元件SW1、SW2、SW3與SW4可分別電性耦接至第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4，且可耦接至第一資料線路DL1。第五開關元件至第八開關元件SW5、SW6、SW7與SW8可分別電性耦接至第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4，且可耦接至第二資料線路DL2。第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8可位在毗鄰於訊號線路。

顯示基板1210之資料線路、下電極、上電極與狹縫圖樣可與第7圖至第10圖中所示之該些顯示基板310、顯示基板410、顯示基板510與顯示基板610大致相似。

雖然未示於第16A圖與第16B圖中，但相對基板可包含遮光圖樣、彩色濾光片與第二校準層。

第17圖係包含在第16B圖中之顯示面板之相對基板之遮光圖樣之平面視圖。

參照第17圖與第16B圖，遮光圖樣BM可形成以重疊訊號線路GL1、GL2、GL3、GL4、DL1、DL2與DL3、以及第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8。

遮光圖樣BM可具有一寬度d1，其窄於用以遮擋入射光之物件的寬度。遮光圖樣BM之寬度d1可窄於包含閘極線路與開關元件之閘極圖樣之寬度d2。舉例來說，第二像素區PA2與第三像素區PA3間的遮光圖樣BM之寬度d1可窄於包含第二閘極線路GL2、第三閘極線路GL3、第二開關元件SW2與第三開關元件SW3之閘極圖樣之寬度d2。閘極圖樣之寬度d2可定義為第二開關元件SW2之遠端端點至第三開關元件SW3之遠端端點之距離。

因遮光圖樣BM可形成具有窄於閘極圖樣寬度之一寬度，故足夠的校準邊緣可在顯示基板1210與相對基板之間獲得。因此，因校準誤差造成開口率之縮減可被減少或避免。

第18圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第18圖之顯示面板1300可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖 與第6圖中所示之顯示裝置20中。除了顯示基板1310之至少一元件外，顯示面板1300可與第16A圖與第16B圖中所示之顯示面板1200大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第18圖，顯示基板1310可包含絕緣基板(未顯示)、複數條訊號線路、複數個電場產生電極、複數個開關元件與第一校準層(未顯示)。

第一像素區至第四像素區PA1、PA2、PA3與PA4可沿第一方向D1所設置。第五像素區至第八像素區PA5、PA6、PA7與PA8可分別位在由第一像素區至第四像素區PA1、PA2、PA3與PA4延伸之第二方向D2上。

訊號線路可包含第一閘極線路GL1、第二閘極線路GL2、第三閘極線路GL3、第四閘極線路GL4、第一資料線路DL1、第二資料線路DL2與第三資料線路DL3。

電場產生電極可包含第一下電極至第八下電極1313_1、1313_2、1313_3、1313_4、1313_5、1313_6、1313_7與1313_8、以及第一上電極至第八上電極1314_1、1314_2、1314_3、1314_4、1314_5、1314_6、1314_7與1314_8。

第一上電極至第八上電極1314_1、1314_2、1314_3、1314_4、1314_5、1314_6、1314_7與1314_8可形成以分別重疊第一下電極至第八下電極1313_1、1313_2、1313_3、1313_4、1313_5、1313_6、1313_7與1313_8。第一上電極至第八上電極1314_1、1314_2、1314_3、1314_4、1314_5、1314_6、 1314_7與1314_8可分別有第一狹縫圖樣至第八狹縫圖樣1315_1、1315_2、1315_3、1315_4、1315_5、1315_6、1315_7與1315_8。

第一上電極至第八上電極1314_1、1314_2、1314_3、1314_4、1314_5、1314_6、1314_7與1314_8可分別透過第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8耦接至訊號線路。第一上電極至第八上電極1314_1、1314_2、1314_3、1314_4、1314_5、1314_6、1314_7與1314_8可作為用以接收像素電壓之像素電極。

第一開關元件至第四開關元件SW1、SW2、SW3與SW4可分別電性耦接至第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4。第二開關元件SW2與第四開關元件SW4可耦接至第一資料線路DL1，而第一開關元件SW1與第三開關元件SW3可耦接至第二資料線路DL2。第五開關元件至第八開關元件SW5、SW6、SW7與SW8可分別電性耦接至第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4。第六開關元件SW6與第八開關元件SW8可耦接至第二資料線路DL2，且第五開關元件SW5與第七開關元件SW7可耦接至第三資料線路DL3。

如上所述，第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8之排列可沿第一方向D1改變。因此，遮光區域可被交替排列，以使包含顯示面板1300之顯示裝置在左側及右側之視野方向可具有均衡之能見度。更進一步，因第一開關元件至第八開關元件SW1、SW2、 SW3、SW4、SW5、SW6、SW7與SW8可沿第一方向D1交替耦接至不同的資料線路，故點反轉法(dot inversion method)可利用線反轉法之驅動訊號而執行。

顯示基板1310之資料線路、下電極、上電極與狹縫圖樣可與第7圖至第10圖中所示之顯示基板310、顯示基板410、顯示基板510與顯示基板610大致相似。

雖然未示於第18圖中，但顯示面板1300可包含面對顯示基板1310之相對基板。相對基板可包含遮光圖樣。

第19A圖係根據範例實施例之顯示面板之方塊圖。第19B圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第19A圖與第19B圖之顯示面板1400可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第4圖、第5圖與第6圖中所示之顯示裝置20中。除了顯示基板1410之外，顯示面板1400可與第11A圖與第11B圖中圖解之顯示面板700大致相同。因此，以下將簡要描述其差異，且任何重複的描述可被省略。

參照第19A圖與第19B圖，顯示面板1400可包含顯示基板1410(或下基板)、相對基板(或上基板)、以及液晶層。

顯示面板1400可包含複數個像素、以及耦接至像素之複數條訊號線路。像素可依矩陣格式排列。舉例來說，像素可包含第一像素至第八像素PX1、PX2、PX3、PX4、PX5、PX6、PX7與PX8。

每一第一像素至第八像素PX1、PX2、PX3、PX4、PX5、PX6、PX7與PX8可包含一對電場產生電極、以及形成在顯示基板1410上之液晶層。每一第一像素至第八像素PX1、PX2、PX3、PX4、PX5、PX6、PX7與PX8可利用形成在對應上電極之狹縫圖樣而形成區域。

沿第二方向D2之毗鄰像素可具有相同區域，而沿第一方向D1之毗鄰像素可具有不同區域。

訊號線路可包含第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4、以及第一資料線路至第三資料線路DL1、DL2與DL3。訊號線路可耦接至第一像素至第八像素PX1、PX2、PX3、PX4、PX5、PX6、PX7與PX8。

顯示基板1410可包含絕緣層、訊號線路、電場產生電極、複數個開關元件、以及第一校準層。

絕緣基板可包含第一像素區至第八像素區PA1、PA2、PA3、PA4、PA5、PA6、PA7與PA8。第一像素區至第四像素區PA1、PA2、PA3與PA4可沿第一方向D1排列。第五像素區至第八像素區PA5、PA6、PA7與PA8可分別位在自第一像素區至第四像素區PA1、PA2、PA3與PA4延伸之第二方向D2上。

電場產生電極可包含第一下電極至第八下電極1413_1、1413_2、1413_3、1413_4、1413_5、1413_6、1413_7與1413_8、以及第一上電極至第八上電極1414_1、1414_2、1414_3、1414_4、1414_5、1414_6、1414_7與1414_8。

第一上電極至第八上電極1414_1、1414_2、1414_3、1414_4、1414_5、1414_6、1414_7與1414_8可形成以分別重疊在第一像素區至第八像素區PA1、PA2、PA3、PA4、PA5、PA6、PA7與PA8之第一下電極至第八下電極1413_1、1413_2、1413_3、1413_4、1413_5、1413_6、1413_7與1413_8。

第一下電極至第八下電極1413_1、1413_2、1413_3、1413_4、1413_5、1413_6、1413_7與1413_8可分別透過第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8耦接至訊號線路。第一下電極至第八下電極1413_1、1413_2、1413_3、1413_4、1413_5、1413_6、1413_7與1413_8可作為用以接收像素電壓之像素電極。

第一上電極至第八上電極1414_1、1414_2、1414_3、1414_4、1414_5、1414_6、1414_7與1414_8可分別具有第一狹縫圖樣至第八狹縫圖樣1415_1、1415_2、1415_3、1415_4、1415_5、1415_6、1415_7與1415_8。第一狹縫圖樣1415_1、第三狹縫圖樣1415_3、第五狹縫圖樣1415_5與第七狹縫圖樣1415_7可沿不同於第一方向D1與第二方向D2之第三方向延伸。第二狹縫圖樣1415_2、第四狹縫圖樣1415_4、第六狹縫圖樣1415_6與第八狹縫圖樣1415_8可沿不同於第一方向D1、第二方向D2與第三方向之第四方向延伸。第三方向與第四方向可相對於第二方向D2對稱。

第一上電極1414_1與第二上電極1414_2可具有整體結構。更進一步，第一狹縫圖樣1415_1與第二狹縫圖樣 1415_2可彼此耦接。舉例來說，第一狹縫圖樣1415_1之下邊緣部可耦接至第二狹縫圖樣1415_2之上邊緣部。若第一狹縫圖樣1415_1與第二狹縫圖樣1415_2彼此耦接，在第一上電極1414_1與第二上電極1414_2之間的邊界之電氣失真可被減小，從而改善能見度。

第一開關元件至第四開關元件SW1、SW2、SW3與SW4可分別電性耦接至第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4，且可耦接至第一資料線路DL1。第五開關元件至第八開關元件SW5、SW6、SW7與SW8可分別電性耦接至第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4，且可耦接至第二資料線路DL2。第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8可位在毗鄰於訊號線路。

顯示基板1410之資料線路、下電極、上電極與狹縫圖樣可與第12圖至第15圖中所示之顯示基板810、顯示基板910、顯示基板1010與顯示基板1110大致相似。

雖然未示於第19A圖與第19B圖中，但相對基板可包含遮光圖樣、彩色濾光片與第二校準層。

第20圖係根據範例實施例之顯示面板之平面視圖。

根據範例實施例，第20圖之顯示面板1500可包含在如第1圖與第2圖中所示之顯示裝置10中，或如第5圖、第6圖與第7圖中所示之顯示裝置20中。除了顯示基板1510之外，顯 示面板1500可與第19A圖與第19B圖中所示之顯示面板1400大致相同。因此，以下將簡要描述其差異，且任何重複的描述可以被省略。

參照第20圖，顯示基板1510可包含絕緣層、複數條訊號線路、複數個電場產生電極、複數個開關元件、以及第一校準層。

絕緣基板可包含第一像素區至第八像素區PA1、PA2、PA3、PA4、PA5、PA6、PA7與PA8。第一像素區至第四像素區PA1、PA2、PA3與PA4可沿第一方向D1排列。第五像素區至第八像素區PA5、PA6、PA7與PA8可分別位在自第一像素區至第四像素區PA1、PA2、PA3與PA4延伸之第二方向D2上。

訊號線路可包含第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4、以及交叉第一閘極線路至第四閘極線路GL1、GL2、GL3與GL4之第一資料線路至第三資料線路DL1、DL2與DL3。訊號線路可與第16A圖與第16B圖中所示之訊號大致相同。

電場產生電極可包含第一下電極至第八下電極1513_1、1513_2、1513_3、1513_4、1513_5、1513_6、1513_7與1513_8、以及第一上電極至第八上電極1514_1、1514_2、1514_3、1514_4、1514_5、1514_6、1514_7與1514_8。

第一上電極至第八上電極1514_1、1514_2、1514_3、1514_4、1514_5、1514_6、1514_7與1514_8可形成以分別重疊在第一像素區至第八像素區PA1、PA2、PA3、PA4、 PA5、PA6、PA7與PA8中之第一下電極至第八下電極1513_1、1513_2、1513_3、1513_4、1513_5、1513_6、1513_7與1513_8。第一上電極至第八上電極1514_1、1514_2、1514_3、1514_4、1514_5、1514_6、1514_7與1514_8可分別具有第一狹縫圖樣至第八狹縫圖樣1515_1、1515_2、1515_3、1515_4、1515_5、1515_6、1515_7與1515_8。第一狹縫圖樣至第八狹縫圖樣1515_1、1515_2、1515_3、1515_4、1515_5、1515_6、1515_7與1515_8可與第19A圖與第19B圖中所示之第一狹縫圖樣至第八狹縫圖樣1415_1、1415_2、1415_3、1415_4、1415_5、1415_6、1415_7與1415_8大致相同。

第一下電極至第八下電極1513_1、1513_2、1513_3、1513_4、1513_5、1513_6、1513_7與1513_8可透過第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8耦接至訊號線路。第一下電極至第八下電極1513_1、1513_2、1513_3、1513_4、1513_5、1513_6、1513_7與1513_8可為用以接收像素電壓之像素電極。

第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7與SW8可分別位在第一像素區至第八像素區PA1、PA2、PA3、PA4、PA5、PA6、PA7與PA8中。顯示基板1510中之第一開關元件至第八開關元件SW1、SW2、SW3、SW4、SW5、SW6、SW7、SW8與訊號線路間之連接可與第19A圖與第19B圖中所示之該些顯示基板1410大致相同。

顯示基板1510之資料線路、下電極、上電極、以及狹縫圖樣可與第7圖至第10圖中所示之顯示基板310、顯示基板410、顯示基板510、以及顯示基板610大致相似。

雖然未示於第20圖中，但顯示面板1500可包含面對顯示基板1510之相對基板。相對基板可包含遮光圖樣、彩色濾光片與第二校準層。

上述為範例實施例之闡述且並不應解釋為其限制。雖然一些範例實施例已被描述，但本領域技術人士可輕易理解的是在實質上未脫離本發明之新教示與優勢下，範例實施例中的許多修改都是可能的。據此，所有修改應包含於後附申請專利範圍所定義之本發明之範疇及其等效物。於申請專利範圍中，手段功能用語係旨在詳述所達到的功能來涵蓋此文所敘述的結構，且不僅是結構的同等物，等效的結構亦是。因此，可理解的是，前述係為各種範例實施例之說明，而非解釋為對所揭露之具體範例實施例的限制，且對於揭露之範例實施例的修改、以及其它範例實施例係旨在包含於後附申請專利範圍的範疇及其等效物中。本發明藉由下述申請專利範圍所定義，而申請專利範圍之等效物應包含於其中。

10‧‧‧顯示裝置

12‧‧‧伽瑪電壓產生單元

14‧‧‧資料驅動單元

16‧‧‧控制單元

18‧‧‧閘極驅動單元

100‧‧‧顯示面板

DATA‧‧‧影像資料

DATA’‧‧‧像素資料

CONT‧‧‧同步訊號

CONT1‧‧‧資料控制訊號

CONT2‧‧‧閘極控制訊號

VREF1‧‧‧第一伽瑪參考電壓組

VREF2‧‧‧第二伽瑪參考電壓組

VON‧‧‧閘極開啟電壓

VOFF‧‧‧閘極關閉電壓

GSEL‧‧‧伽瑪選擇訊號

PX1‧‧‧第一像素

PX2‧‧‧第二像素

PX3‧‧‧第三像素

PX4‧‧‧第四像素

GL‧‧‧閘極線路

GL1‧‧‧第一閘極線路

GL2‧‧‧第二閘極線路

DL‧‧‧資料線路

DL1‧‧‧第一資料線路

DL2‧‧‧第二資料線路

D1‧‧‧第一方向

D2‧‧‧第二方向

Claims (52)

1. 一種顯示基板，其包含：一絕緣基板，其包含一第一像素區與位於自該第一像素區延伸之一第一方向的一第二像素區；一第一閘極線路，其係在該絕緣基板上以交叉該第一方向之一第二方向延伸；一第一下電極，其係位在該第一像素區內；一第二下電極，其係位在該第二像素區內；一第一上電極，其係重疊該第一像素區內之該第一下電極且包含一第一狹縫圖樣，該第一狹縫圖樣以不同於該第一方向與該第二方向之一第三方向延伸；以及一第二上電極，其係重疊該第二像素區內之該第二下電極且包含一第二狹縫圖樣，該第二狹縫圖樣以不同於該第一方向、該第二方向及該第三方向之一第四方向延伸，其中，該第一像素區與該第二像素區具有彼此不同之區域，且其中，在該第一像素區與該第二像素區中發生在具有不同區域的毗鄰之列線路間之亮度差係透過不同的伽瑪參考電壓組補償。
2. 如申請專利範圍第1項所述之顯示基板，更包含：一校準層，其係位在該絕緣基板上，該第一上電極與 該第二上電極係位在該絕緣基板上，其中在該第一像素區內之該校準層之一校準方向係與該第二像素區內之該校準層之一校準方向相同。
3. 如申請專利範圍第2項所述之顯示基板，其中該校準層之該校準方向為該第一方向或該第二方向。
4. 如申請專利範圍第1項所述之顯示基板，其中該第二方向係垂直於該第一方向，且該第三方向與該第四方向係對應於該第二方向彼此對稱。
5. 如申請專利範圍第1項所述之顯示基板，其中該絕緣基板更包含位於自該第一像素區延伸之該第二方向的一第三像素區、以及位於自該第二像素區延伸之該第二方向的一第四像素區，且該顯示基板更包含：一第三下電極，其係位在該第三像素區內；一第四下電極，其係位在該第四像素區內；一第三上電極，其重疊該第三像素區內之該第三下電極，且包含以該第三方向延伸之一第三狹縫圖樣；以及一第四上電極，其係重疊該第四像素區內之該第四下電極，且包含以該第四方向延伸之一第四狹縫圖樣。
6. 如申請專利範圍第1項所述之顯示基板，更包含：一第二閘極線路，其係與該第一閘極線路平行；一第一資料線路，其係交叉該第一閘極線路與該第二閘極線路；一第一開關元件，其係位在該第一像素區內且電性耦 接於該第一閘極線路與該第一資料線路；以及一第二開關元件，其係位在該第二像素區內且電性耦接於該第二閘極線路與該第一資料線路；其中該第一下電極或該第一上電極電性耦接於該第一開關元件，以及其中該第二下電極或該第二上電極電性耦接於該第二開關元件。
7. 如申請專利範圍第6項所述之顯示基板，其中該第一閘極線路係位於該第二像素區與該第二像素區之間，且該第二像素區係位於該第一閘極線路與該第二閘極線路之間。
8. 如申請專利範圍第6項所述之顯示基板，其中該第一像素區與該第二像素區係位於該第一閘極線路與該第二閘極線路之間。
9. 如申請專利範圍第1項所述之顯示基板，更包含：一第二閘極線路，其係平行於該第一閘極線路；一第一資料線路，其係交叉該第一閘極線路與該第二閘極線路；一第二資料線路，其係平行於該第一資料線路且交叉該第一閘極線路與該第二閘極線路；一第一開關元件，其係在該第一像素區中且電性耦接於該第一閘極線路與該第二資料線路；以及一第二開關元件在該第二像素區中且電性耦接於該第 二閘極線路與該第一資料線路，其中該第一下電極或該第一上電極係電性耦接於該第一開關元件，以及其中該第二下電極或該第二上電極係電性耦接於該第二開關元件。
10. 如申請專利範圍第9項所述之顯示基板，其中該第一閘極線路係位於該第一像素區與該第二像素區之間，且該第二像素區係位於該第一閘極線路與該第二閘極線路之間。
11. 如申請專利範圍第9項所述之顯示基板，其中該第一像素區與該第二像素區係位於該第一閘極線路與該第二閘極線路之間。
12. 如申請專利範圍第11項所述之顯示基板，其中該第一上電極與該第二上電極具有一整體結構，其係為該第一上電極與該第二上電極彼此耦接，且該第一狹縫圖樣與該第二狹縫圖樣彼此耦接。
13. 如申請專利範圍第11項所述之顯示基板，其中該第一像素區與該第二像素區位於該第一資料線路與該第二資料線路之間；該第一開關元件毗鄰於該第二資料線路，且該第二開關元件毗鄰於該第一資料線路。
14. 如申請專利範圍第11項所述之顯示基板，其中該絕緣基板更包含位於自該第二像素區延伸之該第一方向的一第三像素區，且該顯示基板更包含： 一第三閘極線路，其係以該第二方向延伸且位於該第三像素區與該第二閘極線路之間；一第三下電極，其係在該第三像素區內；一第三上電極，其係重疊在該第三像素區內之該第三下電極且包含以該第三方向延伸之一第三狹縫圖樣；以及一第三開關元件，其係位於該第三像素區內且電性耦接於該第三閘極線路，該第三開關元件毗鄰於該第三閘極線路。
15. 如申請專利範圍第1項所述之顯示基板，更包含：一第一資料線路與一第二資料線路，其交叉於該第一閘極線路，該第一資料線路與該第二資料線路設置以彼此平行，其中該第一像素區與該第二像素區位在該第一資料線路與該第二資料線路之間；毗鄰於該第一資料線路之該第一上電極與該第二上電極之側邊平行於該第一資料線路；毗鄰於該第二資料線路之該第一上電極與該第二上電極之側邊平行於該第二資料線路。
16. 如申請專利範圍第15項所述之顯示基板，其中每一該第一資料線路與該第二資料線路包含：一第一延伸部，其係平行於該第一狹縫圖樣；以及一第二延伸部，其係平行於該第二狹縫圖樣。
17. 如申請專利範圍第15項所述之顯示基板，其中每一 該第一資料線路與該第二資料線路呈現沿著該第一方向延伸之一直線形狀。
18. 如申請專利範圍第1項所述之顯示基板，其中該第一狹縫圖樣包含一第一彎曲部，其具有小於該第二方向與該第三方向間之夾角的一傾斜角度，且該第一彎曲部係位在該第一狹縫圖樣中之兩邊緣部的至少其一內，以及其中該第二狹縫圖樣包含一第二彎曲部，其具有小於該第二方向與該第四方向間之夾角的一傾斜角度，且該第二彎曲部係位在該第二狹縫圖樣中之兩邊緣部的至少其一內。
19. 一種顯示基板，其包含：一絕緣基板，其包含一第一像素區與位於自該第一像素區延伸之一第一方向的一第二像素區；一第一閘極線路，其係位於該第一像素區與該第二像素區之間，該第一閘極線路在該絕緣基板上沿著交叉該第一方向之一第二方向延伸；一第一下電極，其係位在該第一像素區內；一第二下電極，其係位在該第二像素區內；一第一上電極，其係重疊該第一像素區內之該第一下電極並包含以一第三方向與一第四方向依序延伸之一第一狹縫圖樣，該第三方向與該第四方向彼此不同，且每一該第三方向與該第四方向不同於該第一方向與該第二 方向；以及一第二上電極，其係重疊該第二像素區內之該第二下電極且包含以該第四方向與該第三方向依序延伸之一第二狹縫圖樣，其中，該第一像素區與該第二像素區具有彼此不同之區域，且其中，在該第一像素區與該第二像素區中發生在具有不同區域的毗鄰之列線路間之亮度差係透過不同的伽瑪參考電壓組補償。
20. 如申請專利範圍第19項所述之顯示基板，更包含：一校準層，其係位在該絕緣基板上，該第一上電極與該第二上電極係位在該絕緣基板上，其中該第一像素區內之該校準層之一校準方向與該第二像素區內之該校準層之一校準方向相同。
21. 如申請專利範圍第20項所述之顯示基板，其中該校準層之該校準方向係為該第一方向或該第二方向。
22. 如申請專利範圍第19項所述之顯示基板，其中該第二方向垂直於該第一方向，且該第三方向與該第四方向係對應於該第二方向彼此對稱。
23. 如申請專利範圍第19項所述之顯示基板，其中該絕緣基板更包含位於自該第一像素區延伸之該第二方向的一第三像素區、以及位於自該第二像素區延伸之該第二方向的一第四像素區，且該顯示基板更包含： 一第三下電極，其係位在該第三像素區內；一第四下電極，其係位在該第四像素區內；一第三上電極，其係重疊該第三像素區內之該第三下電極且包含一第三狹縫圖樣，該第三狹縫圖樣係以該第三方向與該第四方向依序延伸；以及一第四上電極，其係重疊在該第四像素區內之該第四下電極且包含一第四狹縫圖樣，該第四狹縫圖樣係以該第四方向與該第三方向依序延伸。
24. 如申請專利範圍第19項所述之顯示基板，更包含：一第二閘極線路，其係與該第一閘極線路平行；一第一資料線路，其係交叉該第一閘極線路與該第二閘極線路；一第二資料線路，其係平行於該第一資料線路且交叉該第一閘極線路與該第二閘極線路；一第一開關元件，其係位在該第一像素區內且電性耦接於該第一閘極線路與該第二資料線路；以及一第二開關元件，其係位在該第二像素區之內且電性耦接至該第二閘極線路與該第一資料線路；其中該第一下電極或該第一上電極電性耦接於該第一開關元件，且該第二下電極或該第二上電極電性耦接於該第二開關元件。
25. 如申請專利範圍第24項所述之顯示基板，其中該第一像素區與該第二像素區係位在該第一資料線路與 該第二資料線路之間；該第一開關元件係毗鄰於該第二資料線路；該第二開關元件係毗鄰於該第一資料線路。
26. 如申請專利範圍第19項所述之顯示基板，更包含：一第一資料線路與一第二資料線路，其係交叉該第一閘極線路，該第一資料線路與該第二資料線路彼此平行，其中該第一像素區與該第二像素區係位在該第一資料線路與該第二資料線路之間，其中毗鄰於該第一資料線路之該第一上電極與該第二上電極之側邊平行於該第一資料線路，且毗鄰於該第二資料線路之該第一上電極與該第二上電極之邊平行於該第二資料線路。
27. 如申請專利範圍第26項所述之顯示基板，其中每一該第一資料線路與該第二資料線路包含：一第一延伸部，其係平行於該第一狹縫圖樣；以及一第二延伸部，其係平行於該第二狹縫圖樣。
28. 如申請專利範圍第19項所述之顯示基板，其中該第一狹縫圖樣包含在該第一狹縫圖樣之一邊緣部內之一第一彎曲部以及該第一狹縫圖樣之另一邊緣部內之一第二彎曲部之至少其一，該第一彎曲部具有小於該第二方向與該第三方向間之夾角的一傾斜角度，且該第二彎曲部具有小於該第二方向與該第四方向間 之夾角的一傾斜角度，以及其中該第二狹縫圖樣包含在該第二狹縫圖樣之一邊緣部內之一第三彎曲部以及該第二狹縫圖樣之另一邊緣部內之一第四彎曲部之至少其一，該第三彎曲部具有小於該第二方向與該第四方向間之夾角的一傾斜角度，且該第四彎曲部具有小於該第二方向與該第三方向間之夾角的一傾斜角度。
29. 一種顯示面板，其包含：一顯示基板，其包含：一絕緣基板，其包含一第一像素區與一第二像素區，該第一像素區與該第二像素區係位於自該第一像素區延伸之一第一方向；一第一閘極線路，其係以交叉該第一方向之一第二方向延伸；一第一下電極與一第一上電極，其係在該第一像素區內，該第一上電極係重疊在該第一下電極且包含以不同於該第一方向與該第二方向之一第三方向延伸的一第一狹縫圖樣；以及一第二下電極與一第二上電極，其係在該第二像素區之內，該第二上電極係重疊在該第二下電極且包含以不同於該第一方向、該第二方向與該第三方向之一第四方向延伸的一第二狹縫圖樣；一相對基板，其係面向該顯示基板且包含重疊在該第 一像素區與該第二像素區之一彩色濾光片；以及一液晶層，其係位在該顯示基板與該相對基板之間，其中，該第一像素區與該第二像素區具有彼此不同之區域，且其中，在該第一像素區與該第二像素區中發生在具有不同區域的毗鄰之列線路間之亮度差係透過不同的伽瑪參考電壓組補償。
30. 如申請專利範圍第29項所述之顯示面板，其中該顯示基板更包含：一第一校準層，其係位在該絕緣基板上，該第一上電極與該第二上電極係位在該絕緣基板上，以及其中該第一像素區內之該第一校準層之一校準方向與該第二像素區內之該第一校準層之一校準方向相同。
31. 如申請專利範圍第30項所述之顯示面板，其中該第一校準層之該校準方向為該第一方向或該第二方向。
32. 如申請專利範圍第30項所述之顯示面板，其中該相對基板更包含一第二校準層，其係位在該相對基板上，該彩色濾光片形成於該相對基板上，且該第二校準層在該相對基板中面對該第一像素區與該第二像素區之區域內具有一單一校準方向。
33. 如申請專利範圍第32項所述之顯示面板，其中該第二校準層之該校準方向與該第一校準層之該校準方 向相同。
34. 如申請專利範圍第33項所述之顯示面板，更包含：一第一偏光片，其係位在該顯示基板之一下表面上且具有與該第一校準層中之該校準方向相同之一偏光軸；以及一第二偏光片，其係位在該相對基板之一上表面上且具有垂直於該第一偏光片中之該偏光軸之一偏光軸。
35. 如申請專利範圍第29項所述之顯示面板，其中該顯示基板更包含與該第一閘極線路平行之一第二閘極線路，該第一閘極線路係位在該第一像素區與該第二像素區之間，且該第二像素區係位在該第一閘極線路與該第二閘極線路之間。
36. 如申請專利範圍第29項所述之顯示面板，其中該顯示基板更包含與該第一閘極線路平行之一第二閘極線路，且該第一像素區與該第二像素區係位在該第一閘極線路與該第二閘極線路之間。
37. 如申請專利範圍第36項所述之顯示面板，其中該絕緣基板更包含位於自該第二像素區延伸之該第一方向的一第三像素區，且該顯示基板更包含：一第三閘極線路，其係以該第二方向延伸且位在該第二閘極線路與該第三像素區之間；一第一開關元件，其係電性耦接於該第一閘極線路且位於該第一像素區內； 一第二開關元件，其係電性耦接於該第二閘極線路且位於該第二像素區內；一第三下電極，其係位在該第三像素區內；一第三上電極，其係重疊在該第三下電極且包含以該第三方向延伸之一第三狹縫圖樣；以及一第三開關元件，其係電性耦接於該第三閘極線路且位於該第三像素區內。
38. 如申請專利範圍第37項所述之顯示面板，其中該相對基板更包含重疊在該第一開關元件與該第二開關元件之一遮光圖樣，且在該第二像素區與該第三像素區間之該遮光圖樣的寬度小於自該第二開關元件之遠端到該第三開關元件之遠端的距離。
39. 一種顯示面板，其包含：一顯示基板，其包含：一絕緣基板，其包含一第一像素區與一第二像素區，該第一像素區與該第二像素區係位於自該第一像素區延伸之一第一方向；一第一閘極線路，其係位在該第一像素區與該第二像素區之間，該第一閘極線路係以交叉該第一方向之一第二方向延伸；一第一下電極與一第一上電極，其係位在該第一像素區內，該第一上電極係重疊該第一下電極且包含以一第三方向與一第四方向依序延伸之一第一狹縫圖樣，該第 三方向與該第四方向為彼此不同，且每一該第三方向與該第四方向不同於該第一方向與該第二方向；以及一第二下電極與一第二上電極，其係位在該第二像素區之內，該第二上電極重疊該第二下電極且包含以該第四方向與該第三方向依序延伸一第二狹縫圖樣；一相對基板，其係面向該顯示基板且包含重疊在該第一像素區與該第二像素區之一彩色濾光片；以及一液晶層，其係位在該顯示基板與該相對基板之間，其中，該第一像素區與該第二像素區具有彼此不同之區域，且其中，在該第一像素區與該第二像素區中發生在具有不同區域的毗鄰之列線路間之亮度差係透過不同的伽瑪參考電壓組補償。
40. 如申請專利範圍第39項所述之顯示面板，其中該顯示基板更包含：一第一校準層，其係位在該絕緣基板上，該第一上電極與該第二上電極係位在該絕緣基板上，其中在該第一像素區內之該第一校準層之一校準方向與該第二像素區內之該第一校準層之一校準方向相同。
41. 如申請專利範圍第40項所述之顯示面板，其中該第一校準層中之該校準方向為該第一方向或該第二方向。
42. 如申請專利範圍第40項所述之顯示面板，其中該相 對基板更包含位在該彩色濾光片上之一第二校準層，且其中該第二校準層在該相對基板中面對該第一像素區與該第二像素區之區域內具有一單一校準方向。
43. 如申請專利範圍第42項所述之顯示面板，其中該第二校準層之該校準方向與該第一校準層之該校準方向相同。
44. 如申請專利範圍第40項所述之顯示面板，更包含：一第一偏光片，其係位在該顯示基板中之一下表面上且具有與該第一校準層中之該校準方向相同之一偏光軸；以及一第二偏光片，其係位在該相對基板中之一上表面上且具有垂直於該第一偏光片之該偏光軸的一偏光軸。
45. 一種顯示裝置，其包含：一顯示面板，其包含一第一像素、一第二像素與一第一閘極線路，該第一像素包含一第一下電極與重疊該第一下電極之一第一上電極，該第一上電極具有一第一狹縫圖樣，該第二像素位於自該第一像素延伸之一第一方向，該第二像素包含一第二下電極與重疊該第二下電極之一第二上電極，該第二上電極具有以一不同於該第一狹縫圖樣中之一縱向方向之方向所延伸之一第二狹縫圖樣，且該第一閘極線路以不同於該第一方向之一第二方向延伸；一伽瑪電壓產生器(gamma voltage generator)，其係配 置以產生一第一伽瑪參考電壓組與一第二伽瑪參考電壓組，該第一伽瑪參考電壓組與該第二伽瑪參考電壓組具有不同電壓位準；一控制器，其係配置以輸出對應於該第一像素與該第二像素之一第一像素資料與一第二像素資料；以及一資料驅動器，其係配置以基於該第一伽瑪參考電壓組轉換該第一像素資料為一第一像素電壓，基於該第二伽瑪參考電壓組轉換該第二像素資料為一第二像素電壓，且分別輸出該第一像素電壓與該第二像素電壓至該第一像素與該第二像素。
46. 如申請專利範圍第45項所述之顯示裝置，其中該控制器係設置以自一外部影像來源接收一影像資料，以基於已接收之該影像資料產生該第一像素資料與該第二像素資料，並輸出該第一像素資料與該第二像素資料與一伽瑪選擇訊號用以選擇控制該第一伽瑪參考電壓組或該第二伽瑪參考電壓組，以及其中該資料驅動器包含一伽瑪電壓選擇器，其係對應該伽瑪選擇訊號而選擇該第一伽瑪參考電壓組與該第二伽瑪參考電壓組之其中之一。
47. 如申請專利範圍第45項所述之顯示裝置，其中該控制器係設置以自一外部影像來源接收一影像資料，以基於已接收之該影像資料產生該第一像素資料與該第二像素資料，並輸出該第一像素資料及該第二像素資料與一伽瑪選擇訊號用以選擇控制該第一伽瑪參 考電壓組或該第二伽瑪參考電壓組，以及其中該伽瑪電壓產生器係配置以對應該伽瑪選擇訊號而選擇地輸出該第一伽瑪參考電壓組與該第二伽瑪參考電壓組之其中之一。
48. 如申請專利範圍第47項所述之顯示裝置，其中該伽瑪電壓產生器包含：一第一伽瑪單元，其包含一第一電阻串，並配置以利用一電源供應電壓產生該第一伽瑪參考電壓組；一第二伽瑪單元，其包含一第二電阻串，並配置以利用該電源供應電壓產生該第二伽瑪參考電壓組，該第二電阻串有與該第一電阻串具有不同之阻抗值；以及一伽瑪電壓選擇器，其係配置以對應該伽瑪選擇訊號而選擇地輸出該第一伽瑪參考電壓組與該第二伽瑪參考電壓組之其中之一。
49. 如申請專利範圍第45項所述之顯示裝置，其中該第一伽瑪參考電壓組與該第二伽瑪參考電壓組中之伽瑪值彼此不同。
50. 如申請專利範圍第45項所述之顯示裝置，其中該第一狹縫圖樣之一延伸方向係對應於該第二方向而對稱於該第二狹縫圖樣之一延伸方向。
51. 如申請專利範圍第45項所述之顯示裝置，其中該顯示面板更包含：一第一資料線路，其係於該第一方向延伸以交叉該第 一閘極線路，並耦接該第一像素與該第二像素至少其一。
52. 如申請專利範圍第45項所述之顯示裝置，其中該第一像素與該第二像素為依序操作，且該第一伽瑪參考電壓組及該第二伽瑪參考電壓組之選擇週期與該第一像素及該第二像素之操作週期相同。