JP2016004084A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位の劣化を抑制することが可能な表示装置を提供する。
【解決手段】第１帯状電極を有する第１画素電極と、第２帯状電極を有し前記第１画素電極の第１方向に隣接する第２画素電極と、第３帯状電極を有し前記第２画素電極の第１方向に隣接する第３画素電極と、を備えた第１基板と、前記第１画素電極と対向する第１カラーフィルタと、前記第２画素電極と対向し前記第１カラーフィルタとは異なる色の第２カラーフィルタと、前記第３画素電極と対向し前記第１及び第２カラーフィルタとは異なる色の第３カラーフィルタと、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１画素電極と前記第２画素電極との前記第１方向に沿った第１間隔は、前記第２画素電極と前記第３画素電極との前記第１方向に沿った第２間隔よりも狭い、液晶表示装置。
【選択図】図２

Description

本発明の実施形態は、液晶表示装置に関する。

近年、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの横電界（フリンジ電界も含む）を利用した液晶表示装置が実用化されている。このような横電界モードの液晶表示装置では、マルチドメイン（multi domain）を形成することで、視野角及び視認性を向上する技術が知られている。

一例として、画素の各々はシングルドメインを形成する一方で、垂直な方向に隣接する２つの画素の間には互いに異なるドメインを形成し、特に互いに対称なドメインを形成することで、マルチドメインの効果を発揮する技術が知られている。

特開２０１２−１１３３０５号公報

本実施形態の目的は、表示品位を向上することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
第１帯状電極を有する第１画素電極と、第２帯状電極を有し前記第１画素電極の第１方向に隣接する第２画素電極と、第３帯状電極を有し前記第２画素電極の第１方向に隣接する第３画素電極と、を備えた第１基板と、前記第１画素電極と対向する第１カラーフィルタと、前記第２画素電極と対向し前記第１カラーフィルタとは異なる色の第２カラーフィルタと、前記第３画素電極と対向し前記第１及び第２カラーフィルタとは異なる色の第３カラーフィルタと、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１画素電極と前記第２画素電極との前記第１方向に沿った第１間隔は、前記第２画素電極と前記第３画素電極との前記第１方向に沿った第２間隔よりも狭い、液晶表示装置が提供される。

図１は、本実施形態の表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板ＡＲにおける画素の第１構成例を対向基板の側から見た概略平面図である。 図３は、本実施形態における各画素とカラーフィルタとのレイアウトの一例を概略的に示す平面図である。 図４は、図２に示した画素ＰＸ１乃至ＰＸ８を含む液晶表示パネルＬＰＮの構成を概略的に示す断面図である。 図５は、第１構成例及び比較例に係る液晶表示パネルＬＰＮの表示状態の一例を示す断面図である。 図６は、図１に示したアレイ基板ＡＲにおける画素の第２構成例を対向基板の側から見た概略平面図である。 図７は、図６に示した画素ＰＸ１乃至ＰＸ４を含む液晶表示パネルＬＰＮの構成を概略的に示す断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態の表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、ゲート配線Ｇ（Ｇ１〜Ｇｎ）、ソース配線Ｓ（Ｓ１〜Ｓｍ）、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。ゲート配線Ｇ（Ｇ１〜Ｇｎ）は、それぞれ第１方向Ｘに沿って延出し、第１方向Ｘに交差する第２方向Ｙに並んでいる。ソース配線Ｓ（Ｓ１〜Ｓｍ）は、それぞれ概ね第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。なお、ソース配線Ｓは、後述するように、厳密には、画素レイアウトあるいは画素形状に合わせて屈曲している。スイッチング素子ＳＷは、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、アクティブエリアＡＣＴにおいて、複数の画素ＰＸに亘って共通に形成され、各画素電極ＰＥと向かい合っている。蓄積容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。第１駆動回路ＧＤ及び第２駆動回路ＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。駆動ＩＣチップ２は、第１駆動回路ＧＤ及び第２駆動回路ＳＤを制御するコントローラを内蔵し、液晶表示パネルＬＰＮを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ＩＣチップ２は、アクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、給電部Ｖｃｏｍに接続されている。給電部Ｖｃｏｍは、共通電極ＣＥに対してコモン電位を供給する。

図２は、図１に示したアレイ基板ＡＲにおける画素の第１構成例を対向基板の側から見た概略平面図である。なお、ここでは、ＦＦＳモードを適用した画素構造を例に説明するが、図中には説明に必要な主要部のみを図示している。
アレイ基板ＡＲは、ゲート配線Ｇ１乃至Ｇ３、ソース配線Ｓ１乃至Ｓ５、スイッチング素子ＳＷ１乃至ＳＷ８、共通電極ＣＥ、画素電極ＰＥ１乃至ＰＥ８、第１配向膜ＡＬ１などを備えている。

ゲート配線Ｇ１乃至Ｇ３は、第１方向Ｘに沿ってそれぞれ延出している。ソース配線Ｓ１乃至Ｓ５は、概ね第２方向Ｙに沿ってそれぞれ延出し、ゲート配線Ｇ１乃至Ｇ３と交差している。これらのゲート配線Ｇ１乃至Ｇ３及びソース配線Ｓ１乃至Ｓ５は、画素ＰＸ１乃至ＰＸ８を区画している。

カラー表示を実現するための単位画素は、複数の異なる色画素によって構成されている。単位画素とは、アクティブエリアに表示されるカラー画像を構成する最小単位である。図示した例では、単位画素は、青色（Ｂ）画素、赤色（Ｒ）画素、及び緑色（Ｇ）画素の３個の色画素によって構成されている。

第１方向Ｘに並んだ画素ＰＸ１乃至画素ＰＸ３は互いに異なる色の色画素であり、また、画素ＰＸ５乃至画素ＰＸ７も互いに異なる色の色画素である。第２方向Ｙに並んだ画素ＰＸ１及び画素ＰＸ５は、同一色の画素であり、例えば青色画素である。第２方向Ｙに並んだ画素ＰＸ２及び画素ＰＸ６は、同一色の画素であり、例えば赤色画素である。第２方向Ｙに並んだ画素ＰＸ３及び画素ＰＸ７は、同一色の画素であり、例えば緑色画素である。図示した例では、画素ＰＸ４は画素ＰＸ１と同一色の画素であり、画素ＰＸ８は画素ＰＸ５と同一色の画素である。なお、第２方向Ｙに並んだ画素ＰＸ１及び画素ＰＸ５は、互いに異なる色の画素であっても良く、例えば、一方の画素が青色画素であって他方の画素が白色画素であっても良い。

画素ＰＸ１はゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とで規定され、画素ＰＸ２はゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ２及びソース配線Ｓ３とで規定され、画素ＰＸ３はゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ３及びソース配線Ｓ４とで規定され、画素ＰＸ４はゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ４及びソース配線Ｓ５とで規定されている。これらの画素ＰＸ１乃至ＰＸ４は、第２方向Ｙに対して時計回りに鋭角に交差する第１延出方向Ｄ１に延出している。各画素ＰＸ１乃至ＰＸ４の両側に位置するソース配線Ｓ１乃至Ｓ５はいずれも第１延出方向Ｄ１に延出している。

画素ＰＸ５はゲート配線Ｇ２及びゲート配線Ｇ３とソース配線Ｓ１及びソース配線Ｓ２とで規定され、画素ＰＸ６はゲート配線Ｇ２及びゲート配線Ｇ３とソース配線Ｓ２及びソース配線Ｓ３とで規定され、画素ＰＸ７はゲート配線Ｇ２及びゲート配線Ｇ３とソース配線Ｓ３及びソース配線Ｓ４とで規定され、画素ＰＸ８はゲート配線Ｇ２及びゲート配線Ｇ３とソース配線Ｓ４及びソース配線Ｓ５とで規定されている。これらの画素ＰＸ５乃至ＰＸ８は、第２方向Ｙに対して反時計回りに鋭角に交差する第２延出方向Ｄ２に延出している。各画素ＰＸ５乃至ＰＸ８の両側に位置するソース配線Ｓ１乃至Ｓ５はいずれも第２延出方向Ｄ２に延出している。なお、第２方向Ｙと第１延出方向Ｄ１とのなす角度θ１は、第２方向Ｙと第２延出方向Ｄ２とのなす角度θ２とほぼ同一である。

共通電極ＣＥは、アレイ基板ＡＲの略全域に亘って延在し、画素ＰＸ１乃至ＰＸ８に共通に形成されている。すなわち、共通電極ＣＥは、ゲート配線Ｇ１乃至Ｇ３の上方を跨いで第２方向Ｙに延在するとともに、ソース配線Ｓ１乃至Ｓ５の上方を跨いで第１方向Ｘに延在し、画素ＰＸ１乃至ＰＸ８のそれぞれに配置されている。なお、共通電極ＣＥには、各画素において、詳述しないが画素電極とスイッチング素子とを電気的に接続するための開口部が形成されている。

画素ＰＸ１は、スイッチング素子ＳＷ１及び画素電極ＰＥ１を備えている。スイッチング素子ＳＷ１は、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されている。画素電極ＰＥ１は、ソース配線Ｓ１とソース配線Ｓ２との間に位置し、スイッチング素子ＳＷ１に接続されている。

画素ＰＸ２は、スイッチング素子ＳＷ２及び画素電極ＰＥ２を備えている。スイッチング素子ＳＷ２は、ゲート配線Ｇ２及びソース配線Ｓ２と電気的に接続されている。画素電極ＰＥ２は、ソース配線Ｓ２とソース配線Ｓ３との間に位置し、スイッチング素子ＳＷ２に接続されている。

画素ＰＸ３は、スイッチング素子ＳＷ３及び画素電極ＰＥ３を備えている。スイッチング素子ＳＷ３は、ゲート配線Ｇ２及びソース配線Ｓ３と電気的に接続されている。画素電極ＰＥ３は、ソース配線Ｓ３とソース配線Ｓ４との間に位置し、スイッチング素子ＳＷ３に接続されている。

画素ＰＸ４は、スイッチング素子ＳＷ４及び画素電極ＰＥ４を備えている。スイッチング素子ＳＷ４は、ゲート配線Ｇ２及びソース配線Ｓ４と電気的に接続されている。画素電極ＰＥ４は、ソース配線Ｓ４とソース配線Ｓ５との間に位置し、スイッチング素子ＳＷ４に接続されている。

同様に、画素ＰＸ５は、ゲート配線Ｇ３及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ５、及び、スイッチング素子ＳＷ５に接続された画素電極ＰＥ５を備えている。画素ＰＸ６は、ゲート配線Ｇ３及びソース配線Ｓ２と電気的に接続されたスイッチング素子ＳＷ６、及び、スイッチング素子ＳＷ６に接続された画素電極ＰＥ６を備えている。画素ＰＸ７は、ゲート配線Ｇ３及びソース配線Ｓ３と電気的に接続されたスイッチング素子ＳＷ７、及び、スイッチング素子ＳＷ７に接続された画素電極ＰＥ７を備えている。画素ＰＸ８は、ゲート配線Ｇ３及びソース配線Ｓ４と電気的に接続されたスイッチング素子ＳＷ８、及び、スイッチング素子ＳＷ８に接続された画素電極ＰＥ８を備えている。

スイッチング素子ＳＷ１乃至ＳＷ８は、例えば薄膜トランジスタ（ＴＦＴ）である。
画素電極ＰＥ１乃至ＰＥ８は、それぞれ共通電極ＣＥに対向している。
画素電極ＰＥ１乃至ＰＥ４は、それぞれ第１延出方向Ｄ１に延出した画素形状に対応した島状に形成されている。また、画素電極ＰＥ１乃至ＰＥ４のそれぞれは、少なくとも一本の帯状電極ＰＡを有している。帯状電極ＰＡは、第１延出方向Ｄ１に延出している。図示した例では、画素電極ＰＥ１乃至ＰＥ４のそれぞれは、第１方向Ｘに並んだ２本の帯状電極ＰＡを有している。

画素電極ＰＥ５乃至ＰＥ８は、それぞれ第２延出方向Ｄ２に延出した画素形状に対応した島状に形成されている。また、画素電極ＰＥ５乃至ＰＥ８のそれぞれは、少なくとも一本の帯状電極ＰＢを有している。帯状電極ＰＢは、第２延出方向Ｄ２に延出している。図示した例では、画素電極ＰＥ５乃至ＰＥ８のそれぞれは、第１方向Ｘに並んだ２本の帯状電極ＰＢを有している。

第１配向膜ＡＬ１は、帯状電極ＰＡの長軸（図２に示した例では第１延出方向Ｄ１）及び帯状電極ＰＢの長軸（図２に示した例では第２延出方向Ｄ２）に対して４５°以下の鋭角に交差する方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１は、第２方向Ｙに平行な方向であり、第１延出方向Ｄ１あるいは第２延出方向Ｄ２に交差する方向である。

ここで、画素ＰＸ１乃至ＰＸ４に着目する。ソース配線Ｓ１とソース配線Ｓ２とのピッチＰＴ１、ソース配線Ｓ２とソース配線Ｓ３とのピッチＰＴ２、ソース配線Ｓ３とソース配線Ｓ４とのピッチＰＴ３、及び、ソース配線Ｓ４とソース配線Ｓ５とのピッチＰＴ４は、ほぼ同等である。画素電極ＰＥ１乃至画素電極ＰＥ４の第１方向Ｘに沿った幅は、ほぼ同等である。画素電極ＰＥ１乃至画素電極ＰＥ４のそれぞれの帯状電極ＰＡは、第１方向Ｘに沿ってほぼ同等の幅を有している。

画素電極ＰＥ１について、一端側の帯状電極ＰＡとソース配線Ｓ１との間、及び、他端側の帯状電極ＰＡとソース配線Ｓ２との間には、それぞれ第１方向Ｘに沿った間隔ｄ_１１及びｄ_１２が設けられている。画素電極ＰＥ２について、一端側の帯状電極ＰＡとソース配線Ｓ２との間、及び、他端側の帯状電極ＰＡとソース配線Ｓ３との間には、それぞれ第１方向Ｘに沿った間隔ｄ_２１及びｄ_２２が設けられている。画素電極ＰＥ３について、一端側の帯状電極ＰＡとソース配線Ｓ３との間、及び、他端側の帯状電極ＰＡとソース配線Ｓ４との間には、それぞれ第１方向Ｘに沿った間隔ｄ_３１及びｄ_３２が設けられている。画素電極ＰＥ４について、一端側の帯状電極ＰＡとソース配線Ｓ４との間、及び、他端側の帯状電極ＰＡとソース配線Ｓ５との間には、第１方向Ｘに沿った間隔ｄ_４１及びｄ_４２が設けられている。

間隔ｄ_１１、間隔ｄ_１２、間隔ｄ_３１、間隔ｄ_３２、間隔ｄ_４１及び、間隔ｄ_４２は、ほぼ同等である。間隔ｄ_２１は、間隔ｄ_２２より狭い。しかも、間隔ｄ_２１は、間隔ｄ_１１などよりも狭い。一方、間隔ｄ_２２は、間隔ｄ_１１などよりも広い。言い換えれば、画素電極ＰＥ１と画素電極ＰＥ２との第１方向Ｘに沿った間隔Ｄ１は、画素電極ＰＥ２と画素電極ＰＥ３との第１方向Ｘに沿った間隔Ｄ２よりも狭い。つまり、画素電極ＰＥ２の帯状電極ＰＡは、画素電極ＰＥ３の帯状電極ＰＡよりも画素電極ＰＥ１の帯状電極ＰＡに近接して配置されている。なお、画素電極ＰＥ３と画素電極ＰＥ４との第１方向Ｘに沿った間隔Ｄ３は、画素電極ＰＥ１と画素電極ＰＥ２との第１方向Ｘに沿った間隔Ｄ１よりも広く、画素電極ＰＥ２と画素電極ＰＥ３との第１方向Ｘに沿った間隔Ｄ２よりも狭い。

なお、画素ＰＸ５乃至ＰＸ８についても、上記の画素ＰＸ１乃至ＰＸ４と同様の関係である。
画素電極ＰＥ５乃至画素電極ＰＥ８の第１方向Ｘに沿った幅は、ほぼ同等である。画素電極ＰＥ５乃至画素電極ＰＥ８のそれぞれの帯状電極ＰＢは、第１方向Ｘに沿ってほぼ同等の幅を有している。

画素電極ＰＥ５について、一端側の帯状電極ＰＢとソース配線Ｓ１との間、及び、他端側の帯状電極ＰＢとソース配線Ｓ２との間には、それぞれ第１方向Ｘに沿った間隔ｄ_５１及びｄ_５２が設けられている。画素電極ＰＥ６について、一端側の帯状電極ＰＢとソース配線Ｓ２との間、及び、他端側の帯状電極ＰＢとソース配線Ｓ３との間には、それぞれ第１方向Ｘに沿った間隔ｄ_６１及びｄ_６２が設けられている。画素電極ＰＥ７について、一端側の帯状電極ＰＢとソース配線Ｓ３との間、及び、他端側の帯状電極ＰＢとソース配線Ｓ４との間には、それぞれ第１方向Ｘに沿った間隔ｄ_７１及びｄ_７２が設けられている。画素電極ＰＥ８について、一端側の帯状電極ＰＢとソース配線Ｓ４との間、及び、他端側の帯状電極ＰＢとソース配線Ｓ５との間には、それぞれ第１方向Ｘに沿った間隔ｄ_８１及びｄ_８２が設けられている。

間隔ｄ_５１、間隔ｄ_５２、間隔ｄ_７１、間隔ｄ_７２、間隔ｄ_８１、及び、間隔ｄ_８２は、ほぼ同等である。間隔ｄ_６１は、間隔ｄ_６２より狭い。しかも、間隔ｄ_６１は、間隔ｄ_５１などよりも狭い。一方、間隔ｄ_６２は、間隔ｄ_５１などよりも広い。言い換えれば、画素電極ＰＥ５と画素電極ＰＥ６との第１方向Ｘに沿った間隔Ｄ５は、画素電極ＰＥ６と画素電極ＰＥ７との第１方向Ｘに沿った間隔Ｄ６よりも狭い。つまり、画素電極ＰＥ６の帯状電極ＰＢは、画素電極ＰＥ７の帯状電極ＰＢよりも画素電極ＰＥ５の帯状電極ＰＢに近接して配置されている。なお、画素電極ＰＥ７と画素電極ＰＥ８との第１方向Ｘに沿った間隔Ｄ７は、画素電極ＰＥ５と画素電極ＰＥ６との第１方向Ｘに沿った間隔Ｄ５よりも広く、画素電極ＰＥ６と画素電極ＰＥ７との第１方向Ｘに沿った間隔Ｄ６よりも狭い。

図３は、本実施形態における各画素とカラーフィルタとのレイアウトの一例を概略的に示す平面図である。
対向基板ＣＴは、遮光層ＢＭ、カラーフィルタＣＦ１乃至ＣＦ３、第２配向膜ＡＬ２などを備えている。
遮光層ＢＭは、各画素の境界に配置されている。つまり、遮光層ＢＭは、図２に示したソース配線やゲート配線の上方に位置している。なお、遮光層ＢＭは、同一色の画素の境界には配置しないが、異なる色の画素の境界には配置しても良い。

カラーフィルタ（第１カラーフィルタ）ＣＦ１は、第２方向Ｙに沿って延出した帯状に形成されている。カラーフィルタ（第２カラーフィルタ）ＣＦ２は、カラーフィルタＣＦ１の第１方向Ｘに隣接し、第２方向Ｙに沿って延出した帯状に形成されている。カラーフィルタ（第３カラーフィルタ）ＣＦ３は、カラーフィルタＣＦ２の第１方向Ｘに隣接し、第２方向Ｙに沿って延出した帯状に形成されている。

カラーフィルタＣＦ１は、画素ＰＸ１及び画素ＰＸ５に対応して配置されている。カラーフィルタＣＦ２は、画素ＰＸ２及び画素ＰＸ６に対応して配置されている。カラーフィルタＣＦ３は、画素ＰＸ３及び画素ＰＸ７に対応して配置されている。図示した例では、カラーフィルタＣＦ１は青色（Ｂ）カラーフィルタであり、カラーフィルタＣＦ２は赤色（Ｒ）カラーフィルタであり、カラーフィルタＣＦ３は緑色（Ｇ）のカラーフィルタである。カラーフィルタＣＦ１乃至ＣＦ３は、それぞれの互いに隣接する端部が遮光層ＢＭに重なっている。

第２配向膜ＡＬ２は、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方向に沿って配向処理されている。第２配向膜ＡＬ２の配向処理方向Ｒ２は、例えば、第１配向膜ＡＬ１の配向処理方向Ｒ１と互いに逆向きである。
図４は、図２に示した画素ＰＸ１乃至画素ＰＸ８を含む液晶表示パネルＬＰＮの構成を概略的に示す断面図である。

アレイ基板ＡＲは、ガラス基板や樹脂基板などの透明な第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、図示しないスイッチング素子やゲート配線に加えて、ソース配線Ｓ１乃至Ｓ５、共通電極ＣＥ、画素電極ＰＥ１乃至ＰＥ８、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。

ソース配線Ｓ１乃至Ｓ５は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。なお、ゲート配線は、第１絶縁基板１０と第１絶縁膜１１との間に形成されている。共通電極ＣＥは、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。

画素電極ＰＥ１乃至ＰＥ８は、第３絶縁膜１３の上に形成され、共通電極ＣＥと対向している。つまり、画素電極ＰＥ１乃至ＰＥ４のそれぞれの帯状電極ＰＡ、及び、画素電極ＰＥ５乃至ＰＥ８のそれぞれの帯状電極ＰＢは、第３絶縁膜１３を介して共通電極ＣＥの上方に位置している。第３絶縁膜１３は、共通電極ＣＥと画素電極ＰＥ１乃至ＰＥ８との間に介在する層間絶縁膜に相当する。画素電極ＰＥ１及び画素電極ＰＥ５は、ソース配線Ｓ１とソース配線Ｓ２との間に位置している。画素電極ＰＥ２及び画素電極ＰＥ６は、ソース配線Ｓ２とソース配線Ｓ３との間に位置している。画素電極ＰＥ３及び画素電極ＰＥ７は、ソース配線Ｓ３とソース配線Ｓ４との間に位置している。画素電極ＰＥ４及び画素電極ＰＥ８は、ソース配線Ｓ４とソース配線Ｓ５との間に位置している。画素電極ＰＥ１乃至ＰＥ８は、いずれも透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。画素電極ＰＥ１乃至ＰＥ８は、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第３絶縁膜１３も覆っている。第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。

一方、対向基板ＣＴは、ガラス基板や樹脂基板などの透明な第２絶縁基板２０を用いて形成されている。対向基板ＣＴは、第２絶縁基板２０のアレイ基板ＡＲに対向する側に、遮光層ＢＭ、カラーフィルタＣＦ１乃至ＣＦ３、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

遮光層ＢＭは、第２絶縁基板２０の内面に形成されている。遮光層ＢＭは、ソース配線Ｓ１乃至Ｓ５の上方にそれぞれ位置している。遮光層ＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。
カラーフィルタＣＦ１乃至ＣＦ３のそれぞれは、第２絶縁基板２０の内面に形成されている。カラーフィルタＣＦ１は、画素電極ＰＥ１、画素電極ＰＥ４、画素電極ＰＥ５及び画素電極ＰＥ８と対向している。カラーフィルタＣＦ２は、画素電極ＰＥ２及び画素電極ＰＥ６と対向している。カラーフィルタＣＦ３は、画素電極ＰＥ３及び画素電極ＰＥ７と対向している。カラーフィルタＣＦ１は、青色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ２は、赤色に着色された樹脂材料によって形成されている。カラーフィルタＣＦ３は、緑色に着色された樹脂材料によって形成されている。

オーバーコート層ＯＣは、カラーフィルタＣＦ１乃至ＣＦ３を覆っている。オーバーコート層ＯＣは、カラーフィルタＣＦ１乃至ＣＦ３の表面の凹凸を平坦化する。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。オーバーコート層ＯＣは、第２配向膜ＡＬ２によって覆われている。第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間のセルギャップに封入された液晶分子ＬＭを含む液晶材料によって形成されている。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、ここでは詳細な構造については説明を省略する。
第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。第２絶縁基板２０の外面２０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。

以下に、上記構成の液晶表示装置における動作について説明する。
画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向規制力によりＸ−Ｙ平面内において第２方向Ｙに初期配向している。つまり、液晶分子ＬＭの初期配向方向は第２方向Ｙに平行である。ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、例えば第１偏光板ＰＬ１の第１吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光のほとんどが、第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、例えば画素ＰＸ３の液晶分子ＬＭは、Ｘ−Ｙ平面内において、フリンジ電界と略平行な方向に配向するように反時計回りに回転し、画素ＰＸ７の液晶分子ＬＭは、Ｘ−Ｙ平面内において、フリンジ電界と略平行な方向に配向するように時計回りに回転する。このとき、液晶分子ＬＭは、電界の大きさに応じた方向に配向する。ＯＮ時には、第１偏光板ＰＬ１の第１吸収軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

このような構成により、ノーマリーブラックモードが実現される。
ここで、液晶表示パネルＬＰＮを対向基板ＣＴ側から垂直に観察する場合、ＯＮ状態の画素に配置されたカラーフィルタＣＦの色が視認される。しかし、液晶表示パネルＬＰＮを対向基板ＣＴ側から斜めに観察する場合、ＯＮ状態の画素のカラーフィルタＣＦの色に、このカラーフィルタＣＦに隣接する他のカラーフィルタＣＦの色が混ざって視認されることがある。このような現象を、混色と称する。

このような混色は、液晶表示パネルＬＰＮに対して斜めに入射した光が、互いに異なる色の画素の間のＯＮ状態の液晶層ＬＱを通過する際に変調されることによって生じる。言い換えれば、互いに異なる色の画素の間に、液晶分子が初期配向状態に維持された領域つまりＯＦＦ状態の液晶層ＬＱの領域が広いほど、混色を抑制することができる。

ＯＦＦ状態の液晶層ＬＱの領域を広げる方法としては、所望のカラーフィルタＣＦに対向する画素電極ＰＥと、混色が問題となるカラーフィルタＣＦに対向する画素電極との第１方向Ｘに沿う間隔を広く設定する方法がある。
第１構成例では、単位画素ＵＰ内に等ピッチに配置された３つの画素ＰＸのうち、いずれか１つの画素ＰＸ内に配置された画素電極ＰＥを、第１方向Ｘに隣接する別の画素電極ＰＥに近づけることで、単位画素ＵＰ内の混色を抑制している。

図５は、第１構成例及び比較例に係る液晶表示パネルＬＰＮの表示状態の一例を示す断面図である。
画素ＰＸ１及び画素ＰＸ４は、青色のカラーフィルタＣＦ１（Ｂ）を備えた色画素であり、画素ＰＸ２は、赤色のカラーフィルタＣＦ２（Ｒ）を備えた色画素であり、画素ＰＸ３は、緑色のカラーフィルタＣＦ３（Ｇ）を備えた色画素である。

図中の（Ａ）は比較例の液晶表示パネルＬＰＮを示している。この比較例では、画素電極ＰＥ１と画素電極ＰＥ２との間隔Ｄ１、画素電極ＰＥ２と画素電極ＰＥ３との間隔Ｄ２、及び、画素電極ＰＥ３と画素電極ＰＥ４との間隔Ｄ３はいずれも同等である。一例では、間隔Ｄ１乃至Ｄ３は、いずれも１２．７μｍである。図中の（Ｂ）は第１構成例の液晶表示パネルＬＰＮを示している。この第１構成例では、画素電極ＰＥ１と画素電極ＰＥ２との間隔Ｄ１、画素電極ＰＥ２と画素電極ＰＥ３との間隔Ｄ２、及び、画素電極ＰＥ３と画素電極ＰＥ４との間隔Ｄ３は、Ｄ１＞Ｄ３＞Ｄ２の関係を満たす。一例では、間隔Ｄ１は１１．７μｍであり、間隔Ｄ２は１３．７μｍであり、間隔Ｄ３は１２．７μｍである。なお、比較例及び第１構成のいずれにおいても、ピッチＰＴ１乃至ＰＴ４は一定である。一例では、ピッチＰＴ１乃至ＰＴ４は、１９μｍである。

図示した比較例及び第１構成例の液晶表示パネルＬＰＮは、いずれも赤色の単色を表示した状態を示している。つまり、いずれの液晶表示パネルＬＰＮも画素ＰＸ２のみがＯＮ状態なので、フリンジ電界は、画素電極ＰＥ２と共通電極ＣＥとの間に形成される。このようなフリンジ電界が作用する領域では、液晶層ＬＱの液晶分子は、初期配向方向とは異なる方向に配向する。

（Ａ）に示した比較例では、画素ＰＸ２がＯＮ状態のときに形成されるフリンジ電界は、画素ＰＸ１との境界付近及び画素ＰＸ３との境界付近まで広がり、それらの領域の液晶分子に作用する。つまり、画素ＰＸ２における透過率分布Ｔは、図中の破線で示したように、画素ＰＸ１及び画素ＰＸ３にそれぞれ近接する領域まで広がっている。

このような比較例の液晶表示パネルＬＰＮでは、第１偏光板ＰＬ１に対して垂直に入射した光のうち、画素電極ＰＥ２上の液晶層ＬＱを通過した光Ｚ１のみ、画素電極ＰＥ２上の赤色カラーフィルタ（Ｒ）を通過した後、第２偏光板ＰＬ２を透過する。そのため、液晶表示パネルＬＰＮを対向基板ＣＴ側から垂直に観察する場合、赤色の透過光（Ｚ１）が単色で視認される。

これに対して、第１偏光板ＰＬ１に対して斜めに入射した光（例えば、入射角θ３）のうち、画素電極ＰＥ２上の液晶層ＬＱを通過した後に画素電極ＰＥ２上の赤色カラーフィルタ（Ｒ）を通過した光Ｚ２１は、第２偏光板ＰＬ２を透過し、赤色の透過光となる。一方で、同じ入射角θ３で入射した光のうち、画素ＰＸ２と画素ＰＸ３との境界付近の液晶層ＬＱを通過した後に画素電極ＰＥ３上の緑色カラーフィルタ（Ｇ）を通過した光Ｚ２２は、第２偏光板ＰＬ２を透過し、緑色の透過光となる。ただし、入射角θ３は、０度以上９０度未満の角度とする。つまり、比較例の液晶表示パネルＬＰＮを、その法線方向に対して角度θ３だけ傾いた斜め方向から観察する場合、赤色の透過光Ｚ２１に緑色の透過光Ｚ２２が混ざるため、黄緑色あるいは橙色に視認される。このような混色は、ピッチＤ１乃至Ｄ４が一定である場合、画素ＰＸ１の青色と画素ＰＸ２の赤色との間でも生じうるし、画素ＰＸ３の緑色と画素ＰＸ４の青色との間でも生じうる。

一方、(Ｂ)に示した第１構成例の液晶表示パネルＬＰＮでは、画素電極ＰＥ２と画素電極ＰＥ３との間隔Ｄ２が比較例よりも広く設定されている。このため、画素ＰＸ２がＯＮ状態のときに形成されるフリンジ電界は、画素ＰＸ１との境界付近には広がるものの、画素ＰＸ３との境界へのフリンジ電界の広がりを抑制することができる。つまり、画素ＰＸ２と画素ＰＸ３との境界付近では、液晶分子の配向状態を初期配向状態に維持することが可能となる。このため、画素ＰＸ２における透過率分布Ｔは、図中の破線で示したように、画素ＰＸ１に近接する領域まで広がる一方で、画素ＰＸ３との間に低透過率の領域を含む。

このような第１構成例の液晶表示パネルＬＰＮでは、第１偏光板ＰＬ１に対して垂直に入射した光のうち、画素電極ＰＥ２上の液晶層ＬＱを通過した光Ｚ１は、比較例と同様に、赤色の透過光として視認される。
これに対して、第１偏光板ＰＬ１に斜めに入射した入射光のうち、画素電極ＰＥ２上の液晶層ＬＱを通過した後に画素電極ＰＥ２上の赤色カラーフィルタ（Ｒ）を通過した光Ｚ３１は、第２偏光板ＰＬ２を透過し、赤色の透過光となる。一方で、同じ入射角θ３で入射した光のうち、画素ＰＸ２と画素ＰＸ３との境界付近の液晶層ＬＱを通過する光Ｚ３２は、液晶層ＬＱによってほとんど変調されることなく、画素電極ＰＥ３上の緑色カラーフィルタ（Ｇ）を通過して第２偏光板ＰＬ２に到達する。つまり、入射光Ｚ３２は、第１偏光板ＰＬ１に入射した時の偏光状態を維持した状態で第２偏光板ＰＬ２に到達するため、入射光Ｚ３２は、第２偏光板ＰＬ２に吸収される。

結果的に、第１構成例の液晶表示パネルＬＰＮを、その法線方向に対して角度θ３だけ傾いた斜め方向から観察しても、赤色の透過光Ｚ３１のみが視認される。
近年、パネルの小型化及び高精細化の要求に伴い、画素（あるいはソース配線）のピッチが縮小する傾向にある一方で、各画素においては所望の輝度（あるいは透過率）を確保することが要求される。混色を抑制するために、遮光層ＢＭの幅を拡張する対策が検討されたが、遮光層ＢＭの拡張は一画素あたりの輝度あるいは透過率の低下を招く。また、各画素電極の帯状電極の本数を低減することで、隣接する画素電極間の距離を確保する対策も検討されたが、本実施形態で説明した表示モードでは、帯状電極のエッジ付近がピーク透過率となるため、一画素あたりの透過率を確保するためには、帯状電極の本数を低減することは困難である。

本実施形態によれば、液晶表示パネルを斜め方向から観察した際に、最も改善が要求される混色のモード（例えば赤色表示時の緑色との混色）に対して、隣接する画素電極の間隔を拡大することで、輝度あるいは透過率の低下を招くことなく、混色を抑制することが可能となる。これにより、表示品位を向上することが可能となる。

上記の本実施形態では、赤色画素の透過光と緑色画素の透過光との混色対策として、赤色画素に配置された画素電極の帯状電極を緑色画素の画素電極から遠ざけることで、隣接する画素電極の間隔を拡大する例について説明したが、この例に限らず、最も改善が要求される混色のモードに合わせて、間隔を拡大すべき画素電極は適宜選択可能である。

例えば、赤色表示時の青色との混色に対しては、図２に示した画素ＰＸ１を緑色画素とし、画素ＰＸ２を赤色画素とし、画素ＰＸ３を青色画素とするレイアウトを採用することで、混色を抑制することが可能である。
同様に、緑色表示時の赤色との混色に対しては、図２に示した画素ＰＸ１を青色画素とし、画素ＰＸ２を緑色画素とし、画素ＰＸ３を赤色画素とするレイアウトを採用することで、混色を抑制することが可能である。

また、緑色表示時の青色との混色に対しては、図２に示した画素ＰＸ１を赤色画素とし、画素ＰＸ２を緑色画素とし、画素ＰＸ３を青色画素とするレイアウトを採用することで、混色を抑制することが可能である。
同様に、青色表示時の赤色との混色に対しては、図２に示した画素ＰＸ１を緑色画素とし、画素ＰＸ２を青色画素とし、画素ＰＸ３を赤色画素とするレイアウトを採用することで、混色を抑制することが可能である。

また、青色表示時の緑色との混色に対しては、図２に示した画素ＰＸ１を赤色画素とし、画素ＰＸ２を青色画素とし、画素ＰＸ３を緑色画素とするレイアウトを採用することで、混色を抑制することが可能である。
次に、他の構成例について説明する。
図６は、図１に示したアレイ基板ＡＲにおける画素の第２構成例を対向基板の側から見た概略平面図である。

第２構成例は、第１構成例と比較して、画素電極ＰＥ１の帯状電極ＰＡ及び画素電極ＰＥ３の帯状電極ＰＡを、画素電極ＰＥ２の帯状電極ＰＡから遠ざけている点で異なる。
その他の構成は、第１構成例と同一なので、説明を省略する。
具体的には、画素電極ＰＥ２は、ソース配線Ｓ２とソース配線Ｓ３との中間に位置している。つまり、間隔ｄ_２１及び間隔ｄ_２２は、ほぼ同等である。画素電極ＰＥ１は、ソース配線Ｓ２よりもソース配線Ｓ１に近接している。つまり、間隔ｄ_１２は、間隔ｄ_１１より広い。しかも、間隔ｄ_１２は、間隔ｄ_２１及び間隔ｄ_２２より広い。一方、間隔ｄ_１１は、間隔ｄ_２１及び間隔ｄ_２２よりも狭い。画素電極ＰＥ３は、ソース配線Ｓ３よりもソース配線Ｓ４に近接している。つまり、間隔ｄ_３１は、間隔ｄ_３２より広い。しかも、間隔ｄ_３１は、間隔ｄ_２１及び間隔ｄ_２２よりも広い。一方、間隔ｄ_３２は、間隔ｄ_２１及び間隔ｄ_２２よりも狭い。尚、画素ＰＥ４については、画素ＰＥ１の繰り返しなので、説明を省略する。

画素電極ＰＥ１と画素電極ＰＥ２との第１方向Ｘに沿った間隔Ｄ１、及び、画素電極ＰＥ２と画素電極ＰＥ３との第１方向Ｘに沿った間隔Ｄ２は等しく、それぞれ、画素電極ＰＥ３と画素電極ＰＥ４との第１方向Ｘに沿った間隔Ｄ３よりも広い。
同様に、画素電極ＰＥ５乃至画素電極ＰＥ７についても、画素電極ＰＥ５の帯状電極ＰＢ及び画素電極ＰＥ７の帯状電極ＰＢを、画素電極ＰＥ６の帯状電極ＰＢから遠ざけている。画素電極ＰＥ８については、画素電極ＰＥ５の繰り返しなので、説明を省略する。

間隔ｄ_６１及び間隔ｄ_６２は、ほぼ同等である。間隔ｄ_５２は、間隔ｄ_５１より広い。しかも、間隔ｄ_５２は、間隔ｄ_６１及び間隔ｄ_６２よりも広い。一方、間隔ｄ_５１は、間隔ｄ_６１及び間隔ｄ_６２より狭い。さらに、間隔ｄ_７１は、間隔ｄ_７２より広い。しかも、間隔ｄ_７１は、間隔ｄ_６１及び間隔ｄ_６２よりも広い。一方、間隔ｄ_７２は、間隔ｄ_６１及び間隔ｄ_６２よりも狭い。言い換えれば、画素電極ＰＥ５と画素電極ＰＥ６との第１方向Ｘに沿った間隔Ｄ５、及び、画素電極ＰＥ６と画素電極ＰＥ７との第１方向Ｘに沿った間隔Ｄ６は等しく、それぞれ、画素電極ＰＥ７と画素電極ＰＥ８との第１方向Ｘに沿った間隔Ｄ７よりも広い。

図７は、図６に示した画素ＰＸ１乃至ＰＸ４を含む液晶表示パネルＬＰＮの構成を概略的に示す断面図である。基本的な構成は、図５（Ｂ）に示した第１構成例と同様なので、重複する箇所の説明は省略する。
図に示すように、第２構成例の液晶表示パネルＬＰＮでは、画素電極ＰＥ１と画素電極ＰＥ２との間隔Ｄ１、及び、画素電極ＰＥ２と画素電極ＰＥ３との間隔Ｄ２は、ほぼ同等である。

一例では、画素電極ＰＥ１と画素電極ＰＥ２の第１方向Ｘに沿った電極間隔Ｄ１が１３．７μｍ、画素電極ＰＥ２と画素電極ＰＥ３の第１方向に沿った電極間隔Ｄ２が１３．７μｍ、及び、画素電極ＰＥ３と画素電極ＰＥ４の第１方向に沿った電極間隔Ｄ３が１１．７μｍというレイアウトを適用する。尚、ピッチＰＴ１乃至ＰＴ４は一定である。一例では、ピッチＰＴ１乃至ピッチＰＴ４は、１９μｍである。

画素ＰＸ２がＯＮ状態のときに形成されるフリンジ電界は、画素ＰＸ１及びＰＸ３の何れの側にも片寄らず、画素ＰＸ２の略中央に形成される。そのため、画素ＰＸ２における透過率分布Ｔは、図中の破線で示したように、画素ＰＸ２の略中央で高く、画素ＰＸ１及びＰＸ３との境界付近で低下している。

第２構成例では、画素電極ＰＥ１の帯状電極ＰＡ及び画素電極ＰＥ３の帯状電極ＰＡを画素電極ＰＥ２の帯状電極ＰＡから遠ざけているため、上記フリンジ電界が画素電極ＰＥ１の帯状電極ＰＡ及び画素電極ＰＥ３の帯状電極ＰＡ付近に広がることを抑制することができる。つまり、画素ＰＸ２と画素ＰＸ１との境界付近から画素電極ＰＥ１の帯状電極ＰＡまでの領域、及び、画素ＰＸ２と画素ＰＸ３との境界付近から画素電極ＰＥ３の帯状電極ＰＡまでの領域では、液晶分子の配向状態を初期配向状態に維持することが可能となる。

このような第２構成例の液晶表示パネルＬＰＮでは、第１偏光板ＰＬ１に対して垂直に入射した光のうち、画素電極ＰＥ２上の液晶層ＬＱを通過した光Ｚ１は、赤色の透過光として視認される。
これに対して、第１偏光板ＰＬ１に斜めに入射した入射光のうち、画素電極ＰＥ２上の液晶層ＬＱを通過した後に画素電極ＰＥ２上の赤色カラーフィルタ（Ｒ）を通過した光Ｚ４１及びＺ４３は、第２偏光板ＰＬ２を透過し、赤色の透過光となる。一方で、同じ入射角θ３で入射した光のうち、画素ＰＸ２と画素ＰＸ３との境界付近の液晶層ＬＱを通過する光Ｚ４２は、液晶層ＬＱによってほとんど変調されることなく、画素電極ＰＥ３上の緑色カラーフィルタ（Ｇ）を通過して第２偏光板ＰＬ２に吸収される。さらに、同じ入射角θ３で入射した光のうち、画素ＰＸ２と画素ＰＸ１との境界付近の液晶層ＬＱを通過する光Ｚ４４は、液晶層ＬＱによってほとんど変調されることなく画素電極ＰＥ１上の青色カラーフィルタ（Ｂ）を通過して第２偏光板ＰＬ２に吸収される。つまり、入射光Ｚ４２及びＺ４４は、表示に寄与しない。

結果的に、第２構成例の液晶表示パネルＬＰＮを、その法線方向に対して角度θ３だけ傾いた斜め方向から観察しても、赤色の透過光Ｚ４１及びＺ４３のみが視認される。即ち、赤色表示時の緑色と青色の混色を抑制することが可能である。
このように、第２構成例でも、第１構成例と同様の効果が得られる。さらに、第２構成例では、液晶表示パネルを斜め方向から観察した時の２種類の混色のモード（例えば赤色表示時の緑色及び青色の混色）それぞれに対して、隣接する画素電極の間隔を拡大することで、輝度あるいは透過率の低下を招くことなく、混色を抑制することが可能となる。これにより、表示品位をさらに向上することが可能となる。

上記の第２構成例では、赤色画素の透過光と緑色画素の透過光及び青色画素の透過光との混色対策として、緑色画素に配置された画素電極の帯状電極及び青色画素に配置された画素電極の帯状電極を赤色画素の画素電極から遠ざけることで、隣接する画素電極の間隔を拡大する例について説明したが、この例に限らず、改善が要求される２種類の混色のモードに合わせて、間隔を拡大すべき画素電極は適宜選択可能である。

例えば、緑色表示時の赤色及び青色との混色に対しては、図２に示した画素ＰＸ１を赤色画素または青色画素とし、画素ＰＸ２を緑色画素とし、画素ＰＸ３を画素ＰＸ１及び画素ＰＸ２とは異なる色画素とするレイアウトを採用することで、混色を抑制することが可能である。

同様に、青色表示時の赤色及び緑色との混色に対しては、図２に示した画素ＰＸ１を赤色画素または緑色画素とし、画素ＰＸ２を青色画素とし、画素ＰＸ３を画素ＰＸ１及び画素ＰＸ２とは異なる色画素とするレイアウトを採用することで、混色を抑制することが可能である。

以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層 Ｄ1乃至Ｄ３…電極間隔 Ｓ…ソース配線 ＰＥ…画素電極 ＣＥ…共通電極 ＢＭ…遮光層

Claims (6)

1. 第１帯状電極を有する第１画素電極と、第２帯状電極を有し前記第１画素電極の第１方向に隣接する第２画素電極と、第３帯状電極を有し前記第２画素電極の第１方向に隣接する第３画素電極と、を備えた第１基板と、
   前記第１画素電極と対向する第１カラーフィルタと、前記第２画素電極と対向し前記第１カラーフィルタとは異なる色の第２カラーフィルタと、前記第３画素電極と対向し前記第１及び第２カラーフィルタとは異なる色の第３カラーフィルタと、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
   前記第１画素電極と前記第２画素電極との前記第１方向に沿った第１間隔は、前記第２画素電極と前記第３画素電極との前記第１方向に沿った第２間隔よりも狭い、液晶表示装置。
2. 前記第１基板は、さらに、前記第１画素電極と前記第２画素電極との間に位置し前記第１方向に交差する第２方向に延伸した第１ソース配線と、前記第２画素電極と前記第３画素電極との間に位置し前記第２方向に延伸する第２ソース配線、を備え、
   前記第１ソース配線と前記第２画素電極との前記第１方向に沿った間隔は、前記第２ソース配線と前記第２画素電極との前記第１方向に沿った間隔よりも狭い、請求項１に記載の液晶表示装置。
3. 第１方向に並び第１方向に交差する第２方向にそれぞれ延伸した第１乃至第４ソース配線と、前記第１ソース配線と前記第２ソース配線との間に位置する第１帯状電極を有し前記第２ソース配線よりも前記第１ソース配線に近接した第１画素電極と、前記第２ソース配線と前記第３ソース配線との間に位置する第２帯状電極を有し前記第２ソース配線と前記第３ソース配線との中間に位置する第２画素電極と、前記第３ソース配線と前記第４ソース配線との間に位置する第３帯状電極を有し前記第３ソース配線よりも前記第４ソース配線に近接した第３画素電極と、を備えた第１基板と、
   前記第１画素電極と対向する第１カラーフィルタと、前記第２画素電極と対向し前記第１カラーフィルタとは異なる色の第２カラーフィルタと、前記第３画素電極と対向し前記第１及び第２カラーフィルタとは異なる色の第３カラーフィルタと、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、
   を備えた液晶表示装置。
4. 前記第１画素電極と前記第２画素電極との第１方向に沿った間隔は、前記第２画素電極と前記第３画素電極との第１方向に沿った間隔と同等である、請求項３に記載の液晶表示装置。
5. 前記第１カラーフィルタは青色カラーフィルタであり、前記第２カラーフィルタは赤色カラーフィルタであり、前記第３カラーフィルタは緑色カラーフィルタである、請求項１または請求項３に記載の液晶表示装置。
6. 前記第１基板は、さらに、共通電極と、前記共通電極と前記第１乃至第３画素電極との間に介在する層間絶縁膜と、を備えた、請求項１または請求項３に記載の液晶表示装置。

Images