TWI544049B - 結合有切晶片之半導體背面保護用膜、及製造半導體裝置之方法 - Google Patents

結合有切晶片之半導體背面保護用膜、及製造半導體裝置之方法 Download PDF

Info

Publication number
TWI544049B
TWI544049B TW100126832A TW100126832A TWI544049B TW I544049 B TWI544049 B TW I544049B TW 100126832 A TW100126832 A TW 100126832A TW 100126832 A TW100126832 A TW 100126832A TW I544049 B TWI544049 B TW I544049B
Authority
TW
Taiwan
Prior art keywords
film
back surface
sensitive adhesive
pressure
wafer
Prior art date
Application number
TW100126832A
Other languages
English (en)
Other versions
TW201207081A (en
Inventor
淺井文輝
志賀豪士
高本尚英
Original Assignee
日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工股份有限公司 filed Critical 日東電工股份有限公司
Publication of TW201207081A publication Critical patent/TW201207081A/zh
Application granted granted Critical
Publication of TWI544049B publication Critical patent/TWI544049B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/06Interconnection of layers permitting easy separation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101Cleaning the bump connector, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

結合有切晶片之半導體背面保護用膜、及製造半導體裝置之方法
本發明係關於一種結合有切晶片之半導體背面用膜及一種製造半導體裝置之方法。該半導體背面用膜係用於保護諸如半導體晶片之半導體元件背面及用於增強其強度。
最近,半導體裝置及其封裝已愈來愈需要薄化及小型化。因此,已廣泛利用藉助於覆晶接合(flip chip bonding)將諸如半導體晶片之半導體元件安裝(覆晶式連接)於基板上的覆晶型半導體裝置作為半導體裝置及其封裝。在此覆晶式連接中,半導體晶片係以該半導體晶片之電路面與基板之電極形成面相對的形式固著於基板上。在此種半導體裝置或其類似裝置中,可能存在半導體晶片背面用保護膜保護以防止半導體晶片損壞的情況或其類似情況(參見專利文件1至2)。
然而,為了用上述保護膜保護半導體晶片背面,必須新增添將保護膜附著於切晶步驟中所獲得之半導體晶片背面的步驟。結果,步驟數目增多,且此引起製造成本上升或其類似結果。
專利文件1:JP-A-2008-166451
專利文件2:JP-A-2008-006386
本發明人已開發出一種結合有切晶片之半導體背面用膜以試圖降低製造成本,且已就其提出一件專利申請案(該案在本發明申請時尚未經特許公開供公眾審查)。需要此種結合有切晶片之半導體背面用膜確保在切晶步驟中半導體背面用膜對半導體晶圓之良好黏附力。另一方面,需要支撐半導體背面用膜之切晶片滿足以下要求:對環形框架有良好固持力、黏著於半導體背面用膜以防止藉由切晶個別化而成之半導體晶片發生散射,及藉由阻止在切晶期間所產生之切割碎屑附著於已附著有半導體背面用膜之半導體晶片而達成的低污染。
此外,同樣在作為切晶步驟之下一步驟的拾取步驟中,需要支撐半導體背面用膜之切晶片不能讓基底材料產生開裂、破損、塑性變形或其類似現象,即使在拾取步驟中在拉伸下亦然,且亦呈現良好可釋放性,從而使切晶之後的半導體晶片能夠隨半導體背面用膜一起自切晶片分離。
然而,很難以平衡方式顯現此等特徵。特定而言,為了實現高容量,最近已減小半導體晶片厚度且增大半導體晶片面積,且切晶片很難滿足各種要求。亦即,切晶片幾乎不能響應對應於各種所需特徵之個別功能,而又無法以平衡方式實現所需特徵。
本發明之一個目標為提供:一種結合有切晶片之半導體背面用膜,從而確保即使當半導體晶圓較薄時,亦可在以下特徵之間達成極佳平衡:在切割薄型工件期間之固持力、在允許藉由切晶所獲得之半導體晶片隨半導體背面用膜一起分離時的可釋放性、及無切割碎屑附著於所分離之附有半導體背面用膜之半導體晶片的低污染,且另外,可在切晶期間防止該裝置晶片因剝離半導體背面用膜而被污染;以及一種藉由使用該結合有切晶片之半導體背面用膜製造半導體裝置的方法。
作為為解決上述問題而深入研究的結果,本發明人已發現當採用以下組態時,可提供一種以平衡方式組合有切晶時之固持力及低污染與拾取時之易釋放性的結合有切晶片之半導體背面用膜。已基於此發現達成本發明。
亦即,本發明提供一種結合有切晶片之半導體背面用膜(下文中可稱作「結合型帶片」),其包含:包含基底材料層、第一壓敏性黏著層及第二壓敏性黏著層依前述次序堆疊而成之切晶片;及堆疊於該切晶片之該第二壓敏性黏著層上的半導體背面用膜,其中該第一壓敏性黏著層與該第二壓敏性黏著層之間的剝離強度Y大於該第二壓敏性黏著層與該半導體背面用膜之間的剝離強度X,且其中該剝離強度X為0.01 N/20 mm至0.2 N/20 mm,且該剝離強度Y為0.2 N/20 mm至10 N/20 mm。
在上述結合型膜中,使用包括壓敏性黏著力不同之層的雙層結構作為壓敏性黏著層,第一壓敏性黏著層與第二壓敏性黏著物之間的剝離強度Y大於第二壓敏性黏著層與半導體背面用膜之間的剝離強度X,且剝離強度X及Y經設定在預定範圍內。此處,若使用作為具有較大剝離強度之層的單層作為壓敏性黏著層,則在切晶時對半導體晶圓具有足夠的固持力,但壓敏性黏著層與半導體背面用膜之間的剝離強度變得過高,從而使拾取特性變差。另一方面,若使用作為具有較小剝離強度之層的單層作為壓敏性黏著層,則拾取特性良好,但在切晶時對半導體晶圓之固持力降低,且此可能引起晶片飛出、半導體背面用膜與壓敏性黏著層分離(剝離)、剝離部分與刀片之間過度摩擦或振動、及半導體晶片因過度摩擦或振動而被污染。在上述結合型膜中,逐步設定各別層之剝離強度以使第一壓敏性黏著層與第二壓敏性黏著層之間的剝離強度Y大於第二壓敏性黏著層與半導體背面用膜之間的剝離強度X,以使得切晶時之固持力及抗污染力與拾取時之易釋放性可以平衡方式實現。
此外,在上述結合型膜中,剝離強度X設定為0.01 N/20 mm至0.2 N/20 mm,以使得不僅可充分地確保切晶時之固持力,而且使得半導體背面用膜在切晶期間無剝離現象,從而可有效防止半導體晶片被污染,同時可增強拾取時之易釋放性。
此外,在上述結合型膜中,剝離強度Y設定為0.2 N/20 mm至10 N/20 mm,以便可增強在切晶時對切晶環之黏著性,且不僅可充分地確保對半導體晶圓之固持力,而且可防止第二壓敏性黏著層之壓敏性黏著劑(黏著劑殘餘物)因第一壓敏性黏著層與第二壓敏性黏著層之間分離而轉移至半導體背面用膜上。
剝離強度Y與剝離強度X之比率(Y/X)較佳為3至500。當此比率為3至500時,剝離強度Y及剝離強度X可在類似程度上相稱。因此,不僅可防止第二壓敏性黏著層與半導體背面用膜之間分離,而且可防止第一壓敏性黏著層與第二壓敏性黏著層之間分離,而此分離會將第二壓敏性黏著層之黏著劑殘餘物或其類似物帶至半導體背面用膜上。另外,可防止半導體背面用膜在切晶期間因剝離強度X相對太小而發生剝離且引起半導體晶片被污染。
第一壓敏性黏著層厚度較佳為10 μm或大於10 μm。在此情況下,可增強第一壓敏性黏著層對環形框架之緊密黏著性。
第二壓敏性黏著層較佳由紫外線可固化壓敏性黏著劑形成。由於此種組態,因此可特定地且容易地實現本發明所說明之剝離強度X與Y的關係。
本發明亦提供一種使用上述結合有切晶片之半導體背面用膜製造半導體裝置的方法,該方法包含:將半導體晶圓附著於結合有切晶片之半導體背面用膜中之半導體背面用膜上、切割半導體晶圓以形成半導體晶片、將半導體晶片隨半導體背面用膜一起自切晶片之壓敏性黏著層分離,及將半導體晶片覆晶式連接至黏附體上。
在上述方法中,將結合有切晶片之半導體背面用膜附著於半導體晶圓之背面,且因此不需要單獨附著半導體背面用膜之步驟(半導體背面用膜附著步驟)。此外,在切割半導體晶圓或拾取藉由切晶所形成之半導體晶片期間,半導體晶圓或半導體晶片之背面係用半導體背面用膜保護,且因此可防止其損壞或其類似現象。此外,由於使用結合型膜,因此可容易又有效地執行切晶步驟及拾取步驟。又可以高製造良率製造覆晶型半導體裝置。
根據本發明之結合有切晶片之半導體背面用膜,切晶片與覆晶型半導體背面用膜係整體地形成,因此結合型膜亦可用於切割半導體晶圓以製造半導體元件之切晶步驟中及後續的拾取步驟中。因此,不需要單獨附著半導體背面用膜之步驟(半導體背面用膜附著步驟)。此外,壓敏性黏著層經組態成包括具有不同壓敏性黏著力之層的雙層結構,且半導體背面用膜與第二壓敏性黏著層之間的剝離強度及第一壓敏性黏著層與第二壓敏性黏著層之間的剝離強度各依預定關係設定,以便可在後續切晶步驟中增強對半導體晶圓之固持力及減少對半導體晶片之污染,而且可在拾取步驟中實現易釋放性,且同時,此兩個步驟可得以簡單又有效地執行。另外,半導體背面用膜係附著於半導體晶圓背面或藉由切晶所形成之半導體元件背面,以便可有效地保護半導體晶圓或半導體元件且可抑制或防止半導體元件損壞。此外,在將半導體元件接合於基板或其類似物之後,半導體背面用膜不僅發揮保護半導體元件背面之功能,而且呈現良好的雷射標記特性且可增強對半導體元件或其類似物之辨別力。
根據本發明之半導體裝置製造方法,由於使用上述結合型膜,因此可在切晶步驟中充分地發揮出對半導體晶圓之固持力且可防止半導體晶片因半導體表面用膜剝離而受污染。此外,在拾取時,可容易將半導體晶片與半導體背面用膜結合式分離,且同時可防止第二壓敏性黏著層之黏著劑殘餘物殘留至(黏著劑轉移至)半導體背面用膜上。因此,根據本發明製造方法,可很好地平衡在切晶步驟及拾取步驟中所需之習知難以實現的互相矛盾之功能,且可有效製造半導體裝置。此外,結合有切晶片之半導體背面用膜係附著於半導體晶圓之背面且為此不需要單獨附著半導體背面用膜之步驟。另外,在切割半導體晶圓或拾取藉由切晶所形成之半導體晶片期間,半導體晶圓或半導體晶片之背面係用半導體背面用膜保護,且因此可防止其損壞或其類似現象。因此,可在提高製造良率之同時有效地製造具有良好雷射標記特性及對半導體晶圓具有良好黏著力的覆晶型半導體裝置。
參考圖1描述本發明之實施例,但本發明不限於此等實施例。圖1為顯示本發明實施例之結合有切晶片之半導體背面用膜的一個實施例之橫截面示意圖。順便提及,在本說明書之圖式中,不需要說明的部分不顯示,且為了便於說明,存在有藉由放大、縮小等方式所顯示的部分。
(結合有切晶片之半導體背面用膜)
如圖1中所示,結合有切晶片之半導體背面用膜1(下文中有時亦稱作「結合型膜」、「結合有切晶片之半導體背面保護膜」、「具有切晶片之半導體背面用膜」或「具有切晶片之半導體背面保護膜」)包含在基底材料31上包括壓敏性黏著層32之切晶片3,及提供於壓敏性黏著層上之半導體背面用膜2(下文中有時稱作「半導體背面保護膜」)。壓敏性黏著層32自基底材料31一側起包括第一壓敏性黏著層32a及第二壓敏性黏著層32b(下文中,第一壓敏性黏著層及第二壓敏性黏著層有時被統稱為壓敏性黏著層)。
此外,本發明之結合有切晶片之半導體背面用膜可具有如下組態:其中,如圖1中所示,第二壓敏性黏著層32b係在大於對應於半導體背面用膜2附著部分之部分33而小於切晶片3之壓敏性黏著層32上之第一壓敏性黏著層32a之整個表面的部分中形成;可具有如下組態:其中第二壓敏性黏著層32b僅在對應於半導體背面用膜2附著部分之部分33中形成;或可具有如下組態:其中第二壓敏性黏著層32b係在第一壓敏性黏著層32a之整個表面上形成。順便提及,半導體背面用膜2之表面(附著於晶圓背面之側上的表面)可用隔離物或其類似物保護直至該膜附著於晶圓背面為止。
在本發明之結合型膜1中,壓敏性黏著層32係形成為包括第一壓敏性黏著層32a及第二壓敏性黏著層32b之雙層結構,且第一壓敏性黏著層32a與第二壓敏性黏著層32b之間的剝離強度Y經設定為大於第二壓敏性黏著層32b與半導體背面用膜2之間的剝離強度X。若使用作為具有較大剝離強度之層的單層作為壓敏性黏著層,則在切晶時對半導體晶圓具有足夠的固持力,但壓敏性黏著層與半導體背面用膜之間的剝離強度變得過高,從而使拾取特性變差。另一方面,若使用作為具有較小剝離強度之層的單層作為壓敏性黏著層,則拾取特性良好,但在切晶時對半導體晶圓之固持力降低,且此可能引起晶片飛出、半導體背面用膜與壓敏性黏著層分離(剝離)、剝離部分與刀片之間過度摩擦或振動、及半導體晶片因過度摩擦或振動而被污染。在上述結合型膜中,逐步設定各別層之剝離強度以使第一壓敏性黏著層32a與第二壓敏性黏著層32b之間的剝離強度Y大於第二壓敏性黏著層32b與半導體背面用膜2之間的剝離強度X,以使得切晶時之固持力及抗污染力與拾取時之易釋放性可以平衡方式實現。
剝離強度X為0.01 N/20 mm至0.2 N/20 mm,較佳為0.02 N/20 mm至0.18 N/20 mm,更佳為0.04 N/20 mm至0.15 N/20 mm。剝離強度X在此範圍內時,不僅可充分地確保切晶時之固持力,而且使得半導體背面用膜在切晶期間無剝離現象,從而可有效防止半導體晶片被污染,同時可增強拾取時之易釋放性。
剝離強度Y為0.2 N/20 mm至10 N/20 mm,較佳為0.3 N/20 mm至8 N/20 mm,更佳為0.5 N/20 mm至6 N/20 mm。剝離強度Y在此範圍內時,可增強在切晶時對環形框架之緊密黏著性,且不僅可充分地確保對半導體晶圓之固持力,而且可防止第二壓敏性黏著層之壓敏性黏著劑(黏著劑殘餘物)因第一壓敏性黏著層與第二壓敏性黏著層之間分離而轉移至半導體背面用膜上。
剝離強度Y與剝離強度X之比率(Y/X)不受特別限制,只要可獲得本發明之效果即可,但該比率較佳為3至500,更佳為4至400,甚至更佳為5至300。該比率在此範圍內時,剝離強度Y與剝離強度X可在類似程度上相稱。因此,不僅可防止第二壓敏性黏著層與半導體背面用膜之間分離,而且可防止第一壓敏性黏著層與第二壓敏性黏著層之間分離,而此分離會將第二壓敏性黏著層之黏著劑殘餘物或其類似物帶至半導體背面用膜上。另外,可防止半導體背面用膜在切晶期間因剝離強度X相對太小而發生剝離且引起半導體晶片被污染。
本發明所說明之剝離強度X與Y的關係可藉由習知方法調節。其實例包括使用活化能射線(諸如紫外線)可固化壓敏性黏著劑調節第一壓敏性黏著層及第二壓敏性黏著層中之任一者或兩者之固化度的方法;藉由改變壓敏性黏著層所用之壓敏性黏著劑之組成來調節壓敏性黏著力(模數)的方法;向壓敏性黏著層表面施加能夠調節可釋放性之表面處理或層的方法;及其組合。在此等方法中,考慮到剝離強度之容易調節性,較佳為使用活化能射線可固化壓敏性黏著劑調節固化度之方法。
(半導體背面用膜)
半導體背面用膜2具有膜形狀。在結合有切晶片之半導體背面用膜作為產品之實施例中,半導體背面用膜2通常處於未固化狀態(包括半固化狀態),且在結合有切晶片之半導體背面用膜附著於半導體晶圓之後被熱固化。
半導體背面用膜2較佳由至少一種熱固性樹脂形成,更佳由至少一種熱固性樹脂及熱塑性樹脂形成。當半導體背面用膜2係由至少一種熱固性樹脂形成時,該膜可有效呈現其黏著性功能。
熱塑性樹脂之實例包括天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、聚醯胺樹脂(諸如6-耐綸及6,6-耐綸)、苯氧基樹脂、丙烯酸系樹脂、飽和聚酯樹脂(諸如PET(聚對苯二甲酸乙二酯)或PBT(聚對苯二甲酸丁二酯))、聚醯胺-醯亞胺樹脂或氟樹脂。熱塑性樹脂可單獨使用或可組合使用兩種或兩種以上。在此等熱塑性樹脂中,離子雜質含量少、耐熱性高且能夠保證半導體元件之可靠性的丙烯酸系樹脂特別較佳。
丙烯酸系樹脂不受特別限制,且其實例包括含有一種或兩種或兩種以上具有直鏈或分支鏈烷基之丙烯酸酯或甲基丙烯酸酯作為組分的聚合物,該烷基具有30個或少於30個碳原子,較佳為4至18個碳原子,更佳為6至10個碳原子,尤其為8或9個碳原子。亦即,在本發明中,丙烯酸系樹脂具有亦包括甲基丙烯酸系樹脂的廣泛含義。烷基實例包括甲基、乙基、丙基、異丙基、正丁基、第三丁基、異丁基、戊基、異戊基、己基、庚基、2-乙基己基、辛基、異辛基、壬基、異壬基、癸基、異癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基(stearyl)及十八烷基(octadecyl)。
此外,用於形成丙烯酸系樹脂之其他單體(除丙烯酸或甲基丙烯酸之烷基酯以外的單體,其中該烷基為具有30個或少於30個碳原子之烷基)不受特別限制,且其實例包括含羧基之單體,諸如丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸(itaconic acid)、順丁烯二酸、反丁烯二酸及丁烯酸;酸酐單體,諸如順丁烯二酸酐及衣康酸酐;含羥基之單體,諸如(甲基)丙烯酸2-羥基乙酯、(甲基)丙烯酸2-羥基丙酯、(甲基)丙烯酸4-羥基丁酯、(甲基)丙烯酸6-羥基己酯、(甲基)丙烯酸8-羥基辛酯、(甲基)丙烯酸10-羥基癸酯、(甲基)丙烯酸12-羥基月桂酯及甲基丙烯酸4-羥基甲基環己酯;含磺酸基之單體,諸如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺基-2-甲基丙烷磺酸、(甲基)丙烯醯胺基丙烷磺酸、(甲基)丙烯酸磺丙酯及(甲基)丙烯醯氧基萘磺酸;及含磷酸基團之單體,諸如磷酸2-羥乙基丙烯醯酯。就此而言,(甲基)丙烯酸意謂丙烯酸及/或甲基丙烯酸,(甲基)丙烯酸酯意謂丙烯酸酯及/或甲基丙烯酸酯,(甲基)丙烯醯基((meth)acryl)意謂丙烯醯基及/或甲基丙烯醯基等,其適用於整個說明書中。
此外,除環氧樹脂及酚樹脂以外,熱固性樹脂之實例亦包括胺基樹脂、不飽和聚酯樹脂、聚胺基甲酸酯樹脂、聚矽氧樹脂及熱固性聚醯亞胺樹脂。熱固性樹脂可單獨使用或可組合使用兩種或兩種以上。作為熱固性樹脂,僅含有少量會腐蝕半導體元件之離子雜質的環氧樹脂為適合的。此外,酚樹脂適合用作環氧樹脂之固化劑。
環氧樹脂不受特別限制,且舉例而言,可使用雙官能環氧樹脂或多官能環氧樹脂,諸如雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、溴化雙酚A型環氧樹脂、氫化雙酚A型環氧樹脂、雙酚AF型環氧樹脂、聯苯型環氧樹脂、萘型環氧樹脂、茀型環氧樹脂、苯酚酚醛清漆型環氧樹脂、鄰甲酚酚醛清漆型環氧樹脂、參羥基苯基甲烷型環氧樹脂及四苯酚乙烷型環氧樹脂,或諸如乙內醯脲型環氧樹脂、參縮水甘油基異氰尿酸酯型環氧樹脂或縮水甘油胺型環氧樹脂之環氧樹脂。
作為環氧樹脂,在上文舉例說明之彼等環氧樹脂中,較佳為酚醛清漆型環氧樹脂、聯苯型環氧樹脂、參羥基苯基甲烷型環氧樹脂及四苯酚乙烷型環氧樹脂。此原因在於此等環氧樹脂與作為固化劑之酚樹脂具有高反應性且耐熱性及其類似性質優良。
此外,上述酚樹脂充當環氧樹脂之固化劑,且其實例包括酚醛清漆型酚樹脂,諸如苯酚清漆型酚醛樹脂、苯酚芳烷基樹脂、甲酚清漆型酚醛樹脂、第三丁基苯酚清漆型酚醛樹脂及壬基苯酚清漆型酚醛樹脂;甲階型(resol type)酚樹脂;及聚氧苯乙烯,諸如聚對氧苯乙烯。酚樹脂可單獨使用或可組合使用兩種或兩種以上。在此等酚樹脂中,苯酚清漆型酚醛樹脂及苯酚芳烷基樹脂特別較佳。此原因在於可提高半導體裝置之連接可靠性。
環氧樹脂與酚樹脂之混合比例較佳應例如使得酚樹脂中之羥基以環氧樹脂組分中之環氧基當量數計為0.5當量至2.0當量。其更佳為0.8當量至1.2當量。亦即,當該混合比例超出該範圍時,固化反應不能充分進行,且環氧樹脂固化產物之特性傾向於變差。
熱固性樹脂之含量較佳為半導體背面用膜2中之所有樹脂組分的5重量%至90重量%,更佳為10重量%至85重量%,甚至更佳為15重量%至80重量%。若含量為5重量%或大於5重量%,則熱固性收縮率可容易地控制為2體積%或大於2體積%。另外,在使囊封樹脂熱固化時,半導體背面用膜2可被完全熱固化以便穩固地黏著且固著於半導體元件之背面,從而得到無剝離破損的覆晶型半導體裝置。另一方面,若含量為90重量%或小於90重量%,則可防止封裝(PKG,覆晶型半導體裝置)發生翹曲。
不受特別限定,用於環氧樹脂及酚系樹脂之熱固化加速催化劑可自已知的熱固化加速催化劑中作適當選擇。一或多種熱固化加速催化劑在此處可單獨或組合使用。作為熱固化加速催化劑,例如可使用基於胺之固化加速催化劑、基於磷之固化加速催化劑、基於咪唑之固化加速催化劑、基於硼之固化加速催化劑或基於磷-硼之固化加速催化劑。
半導體背面用膜由含有環氧樹脂及酚系樹脂之樹脂組合物或由含有環氧樹脂、酚系樹脂及丙烯酸系樹脂之樹脂組合物形成特別適合。由於此等樹脂僅含有少量的離子雜質且具有高耐熱性,因此可保證半導體元件之可靠性。
重要的是,半導體背面用膜2對半導體晶圓背面(無電路形成面)具有黏著性(緊密黏著性)。半導體背面用膜2可例如由含有環氧樹脂作為熱固性樹脂組分之樹脂組合物形成。在使半導體背面用膜2預先固化至某種程度的情況下,較佳在其製備時添加能夠與聚合物分子鏈末端之官能基或其類似基團反應的多官能化合物作為交聯劑。因此可提高在高溫下之黏著特性且可提高該膜之耐熱性。
半導體背面用膜對半導體晶圓之黏著力(23℃,180°剝離角,300 mm/min之剝離速率)較佳在0.5 N/20 mm至15 N/20 mm範圍內,更佳在0.7 N/20 mm至10 N/20 mm範圍內。若黏著力為至少0.5 N/20 mm,則可使該膜以極佳黏著性黏著於半導體晶圓及半導體元件且不存在膜膨脹或其類似的黏著失效現象。另外,在切割半導體晶圓時,可防止晶片飛出(flying out)。另一方面,若黏著力為至多15 N/20 mm,則有利於自切晶片剝離。
交聯劑不受特別限制且可使用已知交聯劑。特定而言,例如,不僅可提及基於異氰酸酯之交聯劑、基於環氧基之交聯劑、基於三聚氰胺之交聯劑及基於過氧化物之交聯劑,而且可提及基於脲之交聯劑、基於金屬醇鹽之交聯劑、基於金屬螯合物之交聯劑、基於金屬鹽之交聯劑、基於碳化二亞胺之交聯劑、基於噁唑啉之交聯劑、基於氮丙啶之交聯劑、基於胺之交聯劑及其類似物。作為交聯劑,基於異氰酸酯之交聯劑或基於環氧基之交聯劑為適合的。交聯劑可單獨使用或可組合使用兩種或兩種以上。
基於異氰酸酯之交聯劑實例包括低碳脂族多異氰酸酯,諸如二異氰酸1,2-乙二酯、二異氰酸1,4-丁二酯及二異氰酸1,6-己二酯;脂環族多異氰酸酯,諸如二異氰酸環戊二酯、二異氰酸環己二酯、異氟爾酮二異氰酸酯(isophorone diisocyanate)、氫化二異氰酸伸甲苯酯及氫化二異氰酸伸二甲苯酯;及芳族多異氰酸酯,諸如二異氰酸2,4-伸甲苯酯、二異氰酸2,6-伸甲苯酯、4,4'-二苯基甲烷二異氰酸酯及二異氰酸伸二甲苯酯。另外,亦使用三羥甲基丙烷/二異氰酸伸甲苯酯三聚物加合物[商標「COLONATE L」,Nippon Polyurethane Industry Co.,Ltd.製造]、三羥甲基丙烷/二異氰酸己二酯三聚物加合物[商標「COLONATE HL」,Nippon Polyurethane Industry Co.,Ltd.製造]及其類似物。此外,基於環氧基之交聯劑實例包括N,N,N',N'-四縮水甘油基-間二甲苯二胺、二縮水甘油基苯胺、1,3-雙(N,N-縮水甘油基胺基甲基)環己烷、1,6-己二醇二縮水甘油醚、新戊二醇二縮水甘油醚、乙二醇二縮水甘油醚、丙二醇二縮水甘油醚、聚乙二醇二縮水甘油醚、聚丙二醇二縮水甘油醚、山梨糖醇聚縮水甘油醚、甘油聚縮水甘油醚、季戊四醇聚縮水甘油醚、聚甘油聚縮水甘油醚、脫水山梨糖醇聚縮水甘油醚、三羥甲基丙烷聚縮水甘油醚、己二酸二縮水甘油酯、鄰苯二甲酸二縮水甘油酯、三縮水甘油基-參(2-羥乙基)異氰尿酸酯、間苯二酚二縮水甘油醚及雙酚-S-二縮水甘油醚以及分子中具有兩個或兩個以上環氧基的基於環氧基之樹脂。
交聯劑用量不受特別限制且可依據交聯程度作適當選擇。特定而言,較佳地,以100重量份之聚合物組分(特定言之,在分子鏈末端具有官能基之聚合物)計,交聯劑用量通常為7重量份或小於7重量份(例如0.05重量份至7重量份)。以100重量份之聚合物組分計,當交聯劑用量大於7重量份時,黏著力降低,因此此情況不佳。自提高內聚力之觀點來看,以100重量份之聚合物組分計,交聯劑用量較佳為0.05重量份或大於0.05重量份。
在本發明中,亦可藉由用電子束、UV光或其類似物照射而不使用交聯劑或聯合使用交聯劑來進行交聯處理。
半導體背面用膜較佳經著色。因此可顯現極佳的雷射標記特性及極佳的外觀特性,且可使半導體裝置具有增值的外觀特性。如上所述,由於經著色之半導體背面用膜具有極佳的標記特性,因此可藉由利用多種標記法(諸如印刷方法及雷射標記法)中的任一種方法經由半導體背面用膜進行標記以向半導體元件或使用半導體元件之半導體裝置之無電路側之面上賦予各種資訊,諸如文字資訊及圖形資訊。特定言之,藉由控制著色之顏色,可觀察到由標記所賦予之資訊(例如文字資訊及圖形資訊)具有極佳可見度。此外,當半導體背面用膜經著色時,切晶片與半導體背面用膜彼此間可容易辨別,以便可增強可加工性及其類似性質。此外,例如,作為半導體裝置,可藉由利用不同顏色來對其產品分類。在半導體背面用膜經著色之情況(該膜既非無色、亦非透明的情況)下,由著色所顯示之顏色不受特別限制,但例如較佳為深色,諸如黑色、藍色或紅色,且黑色尤其適合。
在本發明實施例中,深色基本上意謂具有60或小於60(0至60)、較佳為50或小於50(0至50)且更佳為40或小於40(0至40)之L*(以L*a*b*色空間定義)的深色。
此外,黑色基本上意謂具有35或小於35(0至35)、較佳為30或小於30(0至30)且更佳為25或小於25(0至25)之L*(以L*a*b*色空間定義)的基於黑色之顏色。就此而言,在黑色中,以L*a*b*色空間定義之a*及b*各自可根據L*之值作適當選擇。舉例而言,a*與b*均在-10至10範圍內較佳,在-5至5範圍內更佳,且在-3至3範圍內(尤其為0或約0)進一步較佳。
在本發明實施例中,以L*a*b*色空間定義之L*、a*及b*可藉由用色差計(商標「CR-200」色差計,Minolta Ltd製造)量測來測定。L*a*b*色空間為國際照明委員會(Commission Internationale de l'Eclairage;CIE)於1976年所推薦的色空間且意謂稱為CIE1976(L*a*b*)色空間之色空間。此外,L*a*b*色空間係依據日本工業標準(Japanese Industrial Standards)於JIS Z8729中定義。
在著色半導體背面用膜時,可根據目標顏色使用著色劑。作為此種著色劑,宜使用各種深色著色劑,諸如黑色著色劑、藍色著色劑及紅色著色劑,且黑色著色劑更適合。著色劑可為顏料及染料中之任一者。著色劑可單獨使用或可組合使用兩種或兩種以上。就此而言,作為染料,可使用任何形式之染料,諸如酸性染料、反應性染料、直接染料、分散染料及陽離子染料。此外,亦就顏料而言,其形式不受特別限制且可在已知顏料中作適當選擇及加以使用。
特定而言,當染料用作著色劑時,染料變成因溶解而均勻或幾乎均勻地分散於半導體背面用膜中之狀態,以便可容易製造具有均勻或幾乎均勻的顏色密度之半導體背面用膜(因此可容易製造相應的結合有切晶片之半導體背面用膜)。因此,當使用染料作為著色劑時,結合有切晶片之半導體背面用膜中之半導體背面用膜可具有均勻或幾乎均勻的顏色密度且可增強標記特性及外觀特性。
黑色著色劑不受特別限制且例如宜選自無機黑色著色顏料及黑色著色染料。此外,黑色著色劑可為著色劑混合物,其中將青色著色劑(藍綠色著色劑)、洋紅色著色劑(紫紅色著色劑)及黃色著色劑混合。黑色著色劑可單獨使用或可組合使用兩種或兩種以上。當然,黑色著色劑可與除黑色以外之顏色的著色劑組合使用。
黑色著色劑之特定實例包括碳黑(諸如爐法碳黑、槽法碳黑、乙炔碳黑、熱碳黑或燈碳黑)、石墨、氧化銅、二氧化錳、偶氮型顏料(諸如甲亞胺偶氮黑)、苯胺黑、苝黑、鈦黑、花青黑、活性炭、鐵氧體(諸如非磁性鐵氧體或磁性鐵氧體)、磁鐵礦、氧化鉻、氧化鐵、二硫化鉬、鉻錯合物、複合氧化物型黑色顏料及蒽醌型有機黑色顏料。
在本發明中,作為黑色著色劑,亦可使用黑色著色染料,諸如CI.溶劑黑3、CI.溶劑黑7、CI.溶劑黑22、CI.溶劑黑27、CI.溶劑黑29、CI.溶劑黑34、CI.溶劑黑43、CI.溶劑黑70、CI.直接黑17、CI.直接黑19、CI.直接黑22、CI.直接黑32、CI.直接黑38、CI.直接黑51、CI.直接黑71、CI.酸性黑1、CI.酸性黑2、CI.酸性黑24、CI.酸性黑26、CI.酸性黑31、CI.酸性黑48、CI.酸性黑52、CI.酸性黑107、CI.酸性黑109、CI.酸性黑110、CI.酸性黑119、CI.酸性黑154及CI.分散黑1、CI.分散黑3、CI.分散黑10、CI.分散黑24;黑色著色顏料,諸如CI.顏料黑1、CI.顏料黑7;及其類似物。
作為此等黑色著色劑,例如可市購商標「Oil Black BY」、商標「Oil Black BS」、商標「Oil Black HBB」、商標「Oil Black 803」、商標「Oil Black 860」、商標「Oil Black 5970」、商標「Oil Black 5906」、商標「Oil Black 5905」(Orient Chemical Industries Co.,Ltd.製造)及其類似物。
除黑色著色劑以外之著色劑實例包括青色著色劑、洋紅色著色劑及黃色著色劑。青色著色劑之實例包括青色著色染料,諸如CI.溶劑藍25、36、60、70、93、95;CI.酸性藍6及45;青色著色顏料,諸如CI.顏料藍1、2、3、15、15:1、15:2、15:3、15:4、15:5、15:6、16、17、17:1、18、22、25、56、60、63、65、66;C.I.甕藍4、60;及C.I.顏料綠7。
此外,在洋紅色著色劑中,洋紅色著色染料之實例包括C.I.溶劑紅1、3、8、23、24、25、27、30、49、52、58、63、81、82、83、84、100、109、111、121、122;C.I.分散紅9;C.I.溶劑紫8、13、14、21、27;C.I.分散紫1;C.I.鹼性紅1、2、9、12、13、14、15、17、18、22、23、24、27、29、32、34、35、36、37、38、39、40;C.I.鹼性紫1、3、7、10、14、15、21、25、26、27及28。
在洋紅色著色劑中,洋紅色著色顏料之實例包括C.I.顏料紅1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、21、22、23、30、31、32、37、38、39、40、41、42、48:1、48:2、48:3、48:4、49、49:1、50、51、52、52:2、53:1、54、55、56、57:1、58、60、60:1、63、63:1、63:2、64、64:1、67、68、81、83、87、88、89、90、92、101、104、105、106、108、112、114、122、123、139、144、146、147、149、150、151、163、166、168、170、171、172、175、176、177、178、179、184、185、187、190、193、202、206、207、209、219、222、224、238、245;CI.顏料紫3、9、19、23、31、32、33、36、38、43、50;CI.甕紅1、2、10、13、15、23、29及35。
此外,黃色著色劑之實例包括黃色著色染料,諸如CI.溶劑黃19、44、77、79、81、82、93、98、103、104、112及162;黃色著色顏料,諸如CI.顏料橙31、43;CI.顏料黃1、2、3、4、5、6、7、10、11、12、13、14、15、16、17、23、24、34、35、37、42、53、55、65、73、74、75、81、83、93、94、95、97、98、100、101、104、108、109、110、113、114、116、117、120、128、129、133、138、139、147、150、151、153、154、155、156、167、172、173、180、185、195;CI.甕黃1、3及20。
各種著色劑(諸如青色著色劑、洋紅色著色劑及黃色著色劑)分別可單獨使用或可組合使用兩種或兩種以上。就此而言,在使用兩種或兩種以上多種著色劑(諸如青色著色劑、洋紅色著色劑及黃色著色劑)的情況下,此等著色劑之混合比(或摻合比)不受特別限制且可根據各種著色劑之種類、目標顏色及其類似因素作適當選擇。
在半導體背面用膜2經著色的情況下,著色形式不受特別限制。半導體背面用膜可例如為添加有著色劑之單層膜狀物品。此外,該膜可為層壓膜,其中至少將由至少一種熱固性樹脂形成之樹脂層與著色劑層疊壓在一起。就此而言,在半導體背面用膜2為樹脂層與著色劑層之層壓膜的情況下,呈層壓形式之半導體背面用膜2較佳具有樹脂層/著色劑層/樹脂層之層壓形式。在此情況下,著色劑層兩側之兩個樹脂層可為具有相同組成之樹脂層或可為具有不同組成之樹脂層。
可根據需要在半導體背面用膜2中適當地摻合其他添加劑。其他添加劑之實例包括增量劑、抗老化劑、抗氧化劑及界面活性劑,此外包括填充劑、阻燃劑、矽烷偶合劑及離子捕獲劑。
填充劑可為無機填充劑及有機填充劑中之任一者,但無機填充劑為適合的。藉由摻合填充劑(諸如無機填充劑)可賦予半導體背面用膜導電性、提高導熱性、控制彈性模數及實現其類似效果。就此而言,半導體背面用膜2可具導電性或無導電性。無機填充劑之實例包括由以下組成之多種無機粉末:二氧化矽、黏土、石膏、碳酸鈣、硫酸鋇、氧化鋁、氧化鈹、陶瓷(諸如碳化矽及氮化矽)、金屬或合金(諸如鋁、銅、銀、金、鎳、鉻、鉛、錫、鋅、鈀及焊料)、碳,及其類似物。填充劑可單獨使用或可組合使用兩種或兩種以上。特定而言,填充劑宜為二氧化矽且更宜為熔融的二氧化矽。無機填充劑之平均粒徑較佳在0.1 μm至80 μm範圍內。無機填充劑之平均粒徑可例如利用雷射繞射型粒徑分佈量測設備來量測。
以100重量份之有機樹脂組分計,填充劑(尤其為無機填充劑)摻合量較佳為80重量份或小於80重量份(0重量份至80重量份),更佳為0重量份至70重量份。
阻燃劑之實例包括三氧化銻、五氧化二銻及溴化環氧樹脂。阻燃劑可單獨使用或可組合使用兩種或兩種以上。矽烷偶合劑之實例包括β-(3,4-環氧基環己基)乙基三甲氧基矽烷、γ-縮水甘油氧基丙基三甲氧基矽烷及γ-縮水甘油氧基丙基甲基二乙氧基矽烷。矽烷偶合劑可單獨使用或可組合使用兩種或兩種以上。離子捕獲劑之實例包括水滑石(hydrotalcite)及氫氧化鉍。離子捕獲劑可單獨使用或可組合使用兩種或兩種以上。
半導體背面用膜2可例如藉由利用常用方法來形成,該方法包括將熱固性樹脂(諸如環氧樹脂)及需要時使用之熱塑性樹脂(諸如丙烯酸系樹脂)及視情況選用之溶劑及其他添加劑混合以製備樹脂組合物,隨後使其形成膜狀層。特定而言,作為半導體背面用膜之膜狀層(黏著層)可例如藉由以下方法形成:包括將樹脂組合物施加於切晶片之壓敏性黏著層32上的方法;包括將樹脂組合物施加於適當隔離物(諸如釋放紙)上以形成樹脂層(或黏著層)及接著將其轉移(轉錄)至壓敏性黏著層32上的方法;或其類似方法。就此而言,樹脂組合物可為溶液或分散液。
順便提及,在半導體背面用膜2由含有熱固性樹脂(諸如環氧樹脂)之樹脂組合物形成的情況下,半導體背面用膜在該膜施加於半導體晶圓之前的階段呈熱固性樹脂未固化或部分固化之狀態。在此情況下,在其施加於半導體晶圓(特定而言,通常在覆晶接合步驟中固化囊封材料時)之後,半導體背面用膜中之熱固性樹脂完全固化或幾乎完全固化。
如上所述,由於半導體背面用膜即使當該膜含有熱固性樹脂時亦呈熱固性樹脂未固化或部分固化之狀態,因此半導體背面用膜之凝膠分率不受特別限制,但例如宜選自50重量%或小於50重量%(0至50重量%)之範圍且較佳為30重量%或小於30重量%(0至30重量%)且特別較佳為10重量%或小於10重量%(0至10重量%)。半導體背面用膜之凝膠分率可利用以下量測方法量測。
<凝膠分率量測方法>
自半導體背面用膜2獲取約0.1 g樣品且準確稱重(樣品重量),且在將樣品包裹於網孔型薄片中之後,在室溫下於約50 mL甲苯中浸漬1週。隨後,自甲苯中取出溶劑不溶性物質(網孔型薄片之內含物)且在130℃下乾燥約2小時,將乾燥之後的溶劑不溶性物質稱重(浸漬且乾燥之後的重量),接著根據以下表達式(a)計算凝膠分率(重量%)。
凝膠分率(重量%)=[(浸漬且乾燥之後的重量)/(樣品重量)]×100 (a)
半導體背面用膜之凝膠分率可利用樹脂組分之種類及含量以及交聯劑之種類及含量以及此外的加熱溫度、加熱時間及其類似因素加以控制。
在本發明中,在半導體背面用膜為由含有熱固性樹脂(諸如環氧樹脂)之樹脂組合物形成之膜狀物品的情況下,可有效顯現對半導體晶圓之緊密黏著性。
順便提及,由於在半導體晶圓之切晶步驟中使用切割水(cutting water),因此半導體背面用膜吸收水分而具有正常狀態之水分含量或在有些情況下具有大於正常狀態之水分含量。當在仍維持此種高水分含量下執行覆晶接合時,水汽保留於半導體背面用膜與半導體晶圓或其所加工主體(半導體)之間的黏著界面處,且在有些情況下產生隆起。因此,藉由將半導體背面用膜建構成其各表面上均提供有透濕性高之核心材料的組態,水汽可擴散且從而可避免此種問題。根據此種觀點,可使用半導體背面用膜形成於核心材料之一個表面或兩個表面上的多層狀結構作為半導體背面用膜。核心材料之實例包括膜(例如聚醯亞胺膜、聚酯膜、聚對苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、經玻璃纖維或塑膠非編織纖維強化之樹脂基板、矽基板及玻璃基板。
半導體背面用膜2之厚度(在層壓膜情況下為總厚度)不受特別限制,但例如宜選自約2 μm至200 μm之範圍。此外,該厚度較佳為約4 μm至160 μm,更佳為約6 μm至100 μm,且特別為約10 μm至80 μm。
在23℃下處於未固化狀態之半導體背面用膜2之拉伸儲能彈性模數較佳為1 GPa或大於1 GPa(例如1 GPa至50 GPa),更佳為2 GPa或大於2 GPa,且3 GPa或大於3 GPa特別適合。當拉伸儲能彈性模數為1 GPa或大於1 GPa時,可在將半導體晶片隨半導體背面用膜2一起自切晶片之壓敏性黏著層32剝離之後將半導體背面用膜2置放於支撐物上且進行運輸及其類似操作時有效抑制或防止半導體背面用膜附著於支撐物。就此而言,支撐物為例如載帶中的頂膠帶、底膠帶及其類似物。在半導體背面用膜2由含有熱固性樹脂之樹脂組合物形成的情況下,如上所述,熱固性樹脂通常處於未固化或部分固化狀態,因此半導體背面用膜在23℃下之拉伸儲能彈性模數為在23℃下處於熱固性樹脂未固化或部分固化之狀態下的拉伸儲能彈性模數。
此處,半導體背面用膜2可為單層或複數個層疊壓在一起的層壓膜。在層壓膜情況下,呈未固化狀態之整個層壓膜的拉伸儲能彈性模數足以為1 GPa或大於1 GPa(例如1 GPa至50 GPa)。此外,處於未固化狀態之半導體背面用膜之拉伸儲能彈性模數(23℃)可藉由適當地設定樹脂組分(熱塑性樹脂及/或熱固性樹脂)之種類及含量或填充劑(諸如二氧化矽填充劑)之種類及含量來控制。在半導體背面用膜2為複數個層疊壓在一起之層壓膜的情況下(在半導體背面用膜具有層壓層形式的情況下),作為層壓層形式,例如可舉由晶圓黏著層與雷射標記層構成之層壓形式為例說明。此外,在晶圓黏著層與雷射標記層之間,可提供其他層(中間層、光屏蔽層、加強層、著色層、基底材料層、電磁波屏蔽層、導熱層、壓敏性黏著層等)。就此而言,晶圓黏著層為對晶圓呈現極佳的緊密黏著性(黏著特性)之層及與晶圓背面接觸之層。另一方面,雷射標記層為呈現極佳的雷射標記特性之層及在半導體晶片背面上作雷射標記時使用之層。
拉伸儲能彈性模數係如下測定:製備處於未固化狀態之半導體背面用膜2而不層壓於切晶片3上,且在10 mm樣品寬度、22.5 mm樣品長度、0.2 mm樣品厚度、1 Hz頻率及10℃/分鐘之溫度升高速率的條件下,在氮氣氛圍下,在規定溫度(23℃)下使用由Rheometrics Co. Ltd.製造之動態黏彈性量測設備「Solid Analyzer RS A2」量測拉伸模式下的彈性模數,且將所測彈性模數視為所得拉伸儲能彈性模數值。
半導體背面用膜2較佳在其至少一個表面上用隔離物(釋放襯墊)(圖中未示出)保護。舉例而言,在結合有切晶片之半導體背面用膜1中,隔離物可提供於半導體背面用膜之至少一個表面上。另一方面,在未結合有切晶片之半導體背面用膜中,隔離物可提供於半導體背面用膜之一個表面或兩個表面上。隔離物起作為保護材料保護半導體背面用膜直至其實際使用之作用。此外,在結合有切晶片之半導體背面用膜1中,隔離物可進一步在將半導體背面用膜2轉移至切晶片基底材料之壓敏性黏著層32上時用作支撐基底材料。當將半導體晶圓附著於半導體背面用膜上時,剝離隔離物。作為隔離物,亦可使用聚乙烯膜或聚丙烯膜,以及塑膠膜(諸如聚對苯二甲酸乙二酯)、紙或其類似物,其表面塗有釋放劑,諸如基於氟之釋放劑或基於丙烯酸長鏈烷酯之釋放劑。隔離物可利用習知的方法形成。此外,隔離物之厚度或其類似方面不受特別限制。
在半導體背面用膜2不與切晶片3層壓在一起的情況下,半導體背面用膜2可與一個雙面均具有釋放層之隔離物一起捲攏成一捲筒,其中該膜2用雙面均具有釋放層之隔離物保護;或膜2可用在至少一個表面上具有釋放層的隔離物保護。
此外,可見光在半導體背面用膜2中之透光率(可見光透射率,波長:400 nm至800 nm)不受特別限制,但例如較佳在20%或小於20%(0至20%)範圍內,更佳在10%或小於10%(0至10%)範圍內,且特別較佳在5%或小於5%(0至5%)範圍內。當半導體背面用膜2具有超過20%之可見光透射率時,擔心光透射可能會不利地影響半導體元件。可見光透射率(%)可利用半導體背面用膜2樹脂組分之種類及含量、著色劑(諸如顏料或染料)之種類及含量、無機填充劑之含量及其類似因素加以控制。
半導體背面用膜2之可見光透射率(%)可如下測定。亦即,製備自身厚度(平均厚度)為20 μm之半導體背面用膜2。接著,用具有400至800 nm波長之可見光,以規定強度[設備:可見光產生設備,由Shimadzu Corporation製造[商標「ABSORPTION SPECTRO PHOTOMETER」]]照射半導體背面用膜2,且量測透射可見光之強度。此外,可基於可見光透過半導體背面用膜2之前與之後的強度變化來測定可見光透射率(%)。就此而言,亦可根據厚度不為20 μm之半導體背面用膜2之可見光透射率值(%;波長:400 nm至800 nm)得出具有20 μm厚度之半導體背面用膜2之可見光透射率(%;波長:400 nm至800 nm)。在本發明中,可見光透射率(%)係在半導體背面用膜2具有20 μm厚度的情況下測定,但本發明之半導體背面用膜不限於具有20 μm厚度之半導體背面用膜。
此外,作為半導體背面用膜2,具有較低水分吸收度之膜更佳。特定而言,水分吸收度較佳為1重量%或小於1重量%且更佳為0.8重量%或小於0.8重量%。藉由將水分吸收度調節為1重量%或小於1重量%,可提高雷射標記特性。此外,例如,可在回焊步驟中抑制或防止半導體背面用膜2與半導體元件之間產生空隙。水分吸收度為根據使半導體背面用膜2在85℃溫度及85%RH濕度之氛圍下擱置168小時之前與之後的重量變化計算而得的值。在半導體背面用膜2係由含有熱固性樹脂之樹脂組合物形成的情況下,水分吸收度意謂在使熱固化後之膜在85℃溫度及85%RH濕度之氛圍下擱置168小時時所獲得的值。此外,可調節水分吸收度,例如藉由改變無機填充劑之添加量來調節水分吸收度。
此外,作為半導體背面用膜2,具有較小比率之揮發物的膜更佳。特定而言,半導體背面用膜2在熱處理後的重量降低比率(重量降低率)較佳為1重量%或小於1重量%且更佳為0.8重量%或小於0.8重量%。熱處理條件為250℃之加熱溫度及1小時之加熱時間。藉由將重量降低率調節為1重量%或小於1重量%,可提高雷射標記特性。此外,例如,可在回焊步驟中抑制或防止覆晶型半導體裝置產生開裂。可調節重量降低率,例如藉由添加能夠在無鉛焊料回焊時減少開裂產生的無機物來調節重量降低率。在半導體背面用膜2由含有熱固性樹脂組分之樹脂組合物形成的情況下,重量降低率為在250℃溫度及1小時加熱時間之條件下加熱熱固化後之半導體背面用膜時所獲得的值。
(切晶片)
切晶片3係藉由在基底材料31上形成壓敏性黏著層32而製成。壓敏性黏著層32包括形成於基底材料31上之第一壓敏性黏著層32a及形成於第一壓敏性黏著層32a上之第二壓敏性黏著層32b。因此,若具有基底材料31與壓敏性黏著層32堆疊而成的組態,則切晶片3可為足夠的。
(基底材料)
基底材料(支撐基底材料)可用作壓敏性黏著層及其類似物之支撐材料。基底材料31較佳具有輻射線透射特性。作為基底材料31,例如可使用適合的薄材料,例如基於紙之基底材料,諸如紙;基於纖維之基底材料,諸如織物、非編織織物、氈及網;基於金屬之基底材料,諸如金屬箔及金屬板;塑膠基底材料,諸如塑膠膜及塑膠片;基於橡膠之基底材料,諸如橡膠片;發泡體,諸如發泡片;及其層壓物[特定言之,基於塑膠之材料與其他基底材料之層壓物、塑膠膜(或薄片)彼此之層壓物等]。在本發明中,作為基底材料,宜使用塑膠基底材料,諸如塑膠膜及塑膠片。此等塑膠材料之原材料之實例包括烯烴樹脂,諸如聚乙烯(PE)、聚丙烯(PP)及乙烯-丙烯共聚物;使用乙烯作為單體組分之共聚物,諸如乙烯-乙酸乙烯酯共聚物(EVA)、離子鍵共聚物樹脂(ionomer resin)、乙烯-(甲基)丙烯酸共聚物及乙烯-(甲基)丙烯酸酯(無規、交替)共聚物;聚酯,諸如聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)及聚對苯二甲酸丁二酯(PBT);丙烯酸系樹脂;聚氯乙烯(PVC);聚胺基甲酸酯;聚碳酸酯;聚苯硫醚(PPS);基於醯胺之樹脂,諸如聚醯胺(耐綸)及全芳族聚醯胺(芳族聚醯胺);聚醚醚酮(PEEK);聚醯亞胺;聚醚醯亞胺;聚偏二氯乙烯;ABS(丙烯腈-丁二烯-苯乙烯共聚物);基於纖維素之樹脂;聚矽氧樹脂;及氟化樹脂。
另外,用於基底材料31之材料包括聚合物,諸如上述樹脂之交聯材料。塑膠膜可在不拉伸的情況下使用或必要時可在單軸或雙軸拉伸處理後使用。根據藉由拉伸處理或其類似處理賦予熱收縮特性之樹脂片,切晶後,基底材料31熱收縮減小了壓敏性黏著層32與半導體背面用膜2之間的黏著面積,且從而可有利於半導體晶片之回收。
可向基底材料31之表面施加常用表面處理,例如化學或物理處理,諸如鉻酸鹽處理、臭氧暴露、火焰暴露、暴露於高電壓電擊、或電離輻射處理、或用底塗劑(例如隨後提及的壓敏性黏著物)作塗佈處理,以便增強與相鄰層的緊密黏著性、固持特性及其類似特性。
作為基底材料31,宜選擇且使用相同種類或不同種類的材料,且必要時可摻合且使用數種材料。此外,為賦予基底材料31抗靜電能力,可在基底材料31上形成具有約30至500埃(angstrom)厚度且由金屬、其合金或氧化物構成之導電物質之氣相沈積層。基底材料31可為單層或其兩者或兩者以上之多層。
基底材料31之厚度(在層壓層情況下為總厚度)不受特別限制且可根據強度、撓性、預定使用目的及其類似因素作適當選擇。舉例而言,該厚度一般為1,000 μm或小於1,000 μm(例如1 μm至1,000 μm),較佳為10 μm至500 μm,進一步較佳為20 μm至300 μm,且特別較佳為約30 μm至200 μm,但不限於此。
順便提及,基底材料31在無損於本發明之優點及其類似方面的範圍內可含有各種添加劑(著色劑、填充劑、增塑劑、抗老化劑、抗氧化劑、界面活性劑、阻燃劑等)。
(壓敏性黏著層)
構成壓敏性黏著層32之第一壓敏性黏著層32a及第二壓敏性黏著層32b各由壓敏性黏著劑形成且具有壓敏黏著性。壓敏性黏著劑可自已知壓敏性黏著劑中作適當選擇而無特別限制,只要滿足剝離強度X與Y之間的關係即可。具體而言,作為壓敏性黏著劑,例如,具有上述特性之彼等壓敏性黏著劑宜選自已知壓敏性黏著劑,諸如丙烯酸系壓敏性黏著劑、基於橡膠之壓敏性黏著劑、基於乙烯基烷基醚之壓敏性黏著劑、基於聚矽氧之壓敏性黏著劑、基於聚酯之壓敏性黏著劑、基於聚醯胺之壓敏性黏著劑、基於胺基甲酸酯之壓敏性黏著劑、基於氟之壓敏性黏著劑、基於苯乙烯-二烯嵌段共聚物之壓敏性黏著劑及藉由向上述壓敏性黏著劑中併入具有不高於200℃之熔點之熱熔性樹脂所製備的潛變特性改良之壓敏性黏著劑(參見例如JP-A-56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040,該等專利以引用的方式併入本文中),且用於本文中。作為壓敏性黏著劑,此處亦可使用輻射可固化壓敏性黏著劑(或能量射線可固化壓敏性黏著劑)及熱膨脹性壓敏性黏著劑。一或多種此等壓敏性黏著劑在此處可單獨使用或組合使用。
(第一壓敏性黏著層)
作為用於第一壓敏性黏著層之壓敏性黏著劑,本文中較佳使用丙烯酸系壓敏性黏著劑及基於橡膠之壓敏性黏著劑,且更佳為丙烯酸系壓敏性黏著劑。丙烯酸系壓敏性黏著劑之實例包括包含以一或多種(甲基)丙烯酸烷酯作為單體組分之丙烯酸系聚合物(均聚物或共聚物)作為基礎聚合物的彼等黏著劑。
用於丙烯酸系壓敏性黏著劑之(甲基)丙烯酸烷酯包括例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸異丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸異丁酯、(甲基)丙烯酸第二丁酯、(甲基)丙烯酸第三丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸異辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸異壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸異癸酯、(甲基)丙烯酸十一烷酯、(甲基)丙烯酸十二烷酯、(甲基)丙烯酸十三烷酯、(甲基)丙烯酸十四烷酯、(甲基)丙烯酸十五烷酯、(甲基)丙烯酸十六烷酯、(甲基)丙烯酸十七烷酯、(甲基)丙烯酸十八烷酯、(甲基)丙烯酸十九烷酯、(甲基)丙烯酸二十烷酯等。作為(甲基)丙烯酸烷酯,較佳為烷基具有4至18個碳原子之(甲基)丙烯酸烷酯。在(甲基)丙烯酸烷酯中,烷基可為直鏈或分支鏈。
有需要時,丙烯酸系聚合物可含有對應於可與上述(甲基)丙烯酸烷酯共聚之任何其他單體組分(可共聚單體組分)的單元,以便提高其內聚力、耐熱性及可交聯性。可共聚單體組分包括例如含羧基之單體,諸如(甲基)丙烯酸(丙烯酸、甲基丙烯酸)、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、順丁烯二酸、反丁烯二酸、巴豆酸;含酸酐基團之單體,諸如順丁烯二酸酐、衣康酸酐;含羥基之單體,諸如(甲基)丙烯酸羥乙酯、(甲基)丙烯酸羥丙酯、(甲基)丙烯酸羥丁酯、(甲基)丙烯酸羥己酯、(甲基)丙烯酸羥辛酯、(甲基)丙烯酸羥癸酯、(甲基)丙烯酸羥基月桂酯、甲基丙烯酸(4-羥基甲基環己基)甲酯;含磺酸基之單體,諸如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺-2-甲基丙烷磺酸、(甲基)丙烯醯胺-丙烷磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯醯氧基萘磺酸;含磷酸基之單體,諸如丙烯醯基磷酸2-羥乙酯;(N上經取代之)醯胺單體,諸如(甲基)丙烯醯胺、N,N-二甲基(甲基)丙烯醯胺、N-丁基(甲基)丙烯醯胺、N-羥甲基(甲基)丙烯醯胺、N-羥甲基丙烷(甲基)丙烯醯胺;(甲基)丙烯酸胺基烷酯單體,諸如(甲基)丙烯酸胺基乙酯、(甲基)丙烯酸N,N-二甲基胺基乙酯、(甲基)丙烯酸第三丁基胺基乙酯;(甲基)丙烯酸烷氧基烷酯單體,諸如(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯;氰基丙烯酸酯單體,諸如丙烯腈、甲基丙烯腈;含環氧基之丙烯酸系單體,諸如(甲基)丙烯酸縮水甘油基酯;苯乙烯單體,諸如苯乙烯、α-甲基苯乙烯;乙烯酯單體,諸如乙酸乙烯酯、丙酸乙烯酯;烯烴單體,諸如異戊二烯、丁二烯、異丁烯;乙烯醚單體,諸如乙烯醚;含氮單體,諸如N-乙烯基吡咯啶酮、甲基乙烯基吡咯啶酮、乙烯吡啶、乙烯哌啶酮、乙烯嘧啶、乙烯哌嗪、乙烯吡嗪、乙烯吡咯、乙烯咪唑、乙烯噁唑、乙烯嗎啉、N-乙烯碳醯胺、N-乙烯己內醯胺;順丁烯二醯亞胺單體,諸如N-環己基順丁烯二醯亞胺、N-異丙基順丁烯二醯亞胺、N-月桂基順丁烯二醯亞胺、N-苯基順丁烯二醯亞胺;衣康醯亞胺單體,諸如N-甲基衣康醯亞胺、N-乙基衣康醯亞胺、N-丁基衣康醯亞胺、N-辛基衣康醯亞胺、N-2-乙基己基衣康醯亞胺、N-環己基衣康醯亞胺、N-月桂基衣康醯亞胺;丁二醯亞胺單體,諸如N-(甲基)丙烯醯氧基亞甲基丁二醯亞胺、N-(甲基)丙烯醯基-6-氧基六亞甲基丁二醯亞胺、N-(甲基)丙烯醯基-8-氧基八亞甲基丁二醯亞胺;乙醇酸丙烯醯酯單體,諸如聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯、甲氧基聚丙二醇(甲基)丙烯酸酯;具有雜環、鹵原子、矽原子或其類似物之丙烯酸酯單體,諸如(甲基)丙烯酸四氫呋喃甲基酯、氟(甲基)丙烯酸酯、聚矽氧(甲基)丙烯酸酯;多官能單體,諸如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羥甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、環氧基丙烯酸酯、聚酯丙烯酸酯、胺基甲酸酯丙烯酸酯、二乙烯基苯、二(甲基)丙烯酸丁酯、二(甲基)丙烯酸己酯等。一或多種此等可共聚單體組分在此處可單獨使用或組合使用。
本發明中可使用之輻射可固化壓敏性黏著劑(或能量射線可固化壓敏性黏著劑)(組合物)包括例如內部型輻射可固化壓敏性黏著劑,其包含在聚合物側鏈、主鏈或主鏈末端中具有自由基反應性碳碳雙鍵之聚合物作為基礎聚合物;及藉由在壓敏性黏著劑中併入UV可固化單體組分或寡聚物組分所製備的輻射可固化壓敏性黏著劑。本文中亦可使用之熱膨脹性壓敏性黏著劑包括例如包含壓敏性黏著劑及發泡劑(特別是熱膨脹性微球體)之彼等黏著劑。
在本發明中,第一壓敏性黏著層32a在無損於本發明之優點的範圍內可含有各種添加劑(例如增黏性樹脂、著色劑、增稠劑、增量劑、填充劑、增塑劑、抗老化劑、抗氧化劑、界面活性劑、交聯劑等)。
交聯劑不受特別限制且可使用已知交聯劑。特定而言,作為交聯劑,不僅可提及基於異氰酸酯之交聯劑、基於環氧基之交聯劑、基於三聚氰胺之交聯劑及基於過氧化物之交聯劑,而且可提及基於脲之交聯劑、基於金屬醇鹽之交聯劑、基於金屬螯合物之交聯劑、基於金屬鹽之交聯劑、基於碳化二亞胺之交聯劑、基於噁唑啉之交聯劑、基於氮丙啶之交聯劑、基於胺之交聯劑及其類似物,且基於異氰酸酯之交聯劑及基於環氧基之交聯劑為適合的。交聯劑可單獨使用或可組合使用兩種或兩種以上。順便提及,交聯劑用量不受特別限制。
基於異氰酸酯之交聯劑實例包括低碳脂族多異氰酸酯,諸如二異氰酸1,2-乙二酯、二異氰酸1,4-丁二酯及二異氰酸1,6-己二酯;脂環族多異氰酸酯,諸如二異氰酸環戊二酯、二異氰酸環己二酯、異氟爾酮二異氰酸酯、氫化二異氰酸伸甲苯酯及氫化二異氰酸伸二甲苯酯;及芳族多異氰酸酯,諸如二異氰酸2,4-伸甲苯酯、二異氰酸2,6-伸甲苯酯、4,4'-二苯基甲烷二異氰酸酯及二異氰酸伸二甲苯酯。另外,亦使用三羥甲基丙烷/二異氰酸伸甲苯酯三聚物加合物[商標「COLONATE L」,Nippon Polyurethane Industry Co.,Ltd.製造]、三羥甲基丙烷/二異氰酸己二酯三聚物加合物[商標「COLONATE HL」,Nippon Polyurethane Industry Co.,Ltd.製造]及其類似物。此外,基於環氧基之交聯劑實例包括N,N,N',N'-四縮水甘油基-間二甲苯二胺、二縮水甘油基苯胺、1,3-雙(N,N-縮水甘油基胺基甲基)環己烷、1,6-己二醇二縮水甘油醚、新戊二醇二縮水甘油醚、乙二醇二縮水甘油醚、丙二醇二縮水甘油醚、聚乙二醇二縮水甘油醚、聚丙二醇二縮水甘油醚、山梨糖醇聚縮水甘油醚、甘油聚縮水甘油醚、季戊四醇聚縮水甘油醚、聚甘油聚縮水甘油醚、脫水山梨糖醇聚縮水甘油醚、三羥甲基丙烷聚縮水甘油醚、己二酸二縮水甘油酯、鄰苯二甲酸二縮水甘油酯、三縮水甘油基-參(2-羥乙基)異氰尿酸酯、間苯二酚二縮水甘油醚及雙酚-S-二縮水甘油醚以及分子中具有兩個或兩個以上環氧基的基於環氧基之樹脂。
可經由用電子射線或紫外線照射而不使用交聯劑或聯合使用交聯劑,可使第一壓敏性黏著層32a發生交聯。
第一壓敏性黏著層32a之厚度不受特別限制且例如為約5 μm至300 μm(較佳為5 μm至200 μm,更佳為5 μm至100 μm,甚至更佳為7 μm至50 μm)。當第一壓敏性黏著層32a之厚度在上述範圍內時,可產生適當的壓敏性黏著力。第一壓敏性黏著層32a可以單層或多層形式形成。
(第二壓敏性黏著層)
第二壓敏性黏著層32b較佳由紫外線可固化壓敏性黏著劑構成,以有利於調節剝離強度X與剝離強度Y之間的關係。可藉由用紫外線照射來提高紫外線可固化壓敏性黏著劑的交聯度,以容易地降低其壓敏性黏著力。藉由用紫外線照射由紫外線可固化壓敏性黏著劑構成之第二壓敏性黏著層可實現容易地自半導體背面用膜分離。
自例如用超純水或有機溶劑(諸如酒精)清潔或淨化需避污染的電子組件(contamination-averse electronic component)(諸如半導體晶圓)的角度看,第二壓敏性黏著層32b較佳為使用丙烯酸系聚合物作為基礎聚合物之丙烯酸系壓敏性黏著劑。丙烯酸系聚合物不受特別限制,但較佳為由含有以下項且不含含羧基單體之單體組合物形成的丙烯醯基聚合物(下文中有時稱為「丙烯醯基聚合物A」):50 wt%或大於50 wt%之由CH2=CHCOOR(其中R為具有6至10之碳數的烷基)表示之丙烯酸酯及1至30 wt%之含羥基單體。
作為第二壓敏性黏著層32b,較佳使用含有丙烯醯基聚合物A作為基礎聚合物或聚合物主要組分之壓敏性黏著劑。在如上文所述的丙烯醯基聚合物A中,由化學式:CH2=CHCOOR(其中R為具有6至10之碳數的烷基)表示的丙烯酸烷基酯(丙烯酸烷酯)(有時稱為「丙烯酸C6-10烷酯」或「丙烯酸C6-10烷基酯」)係用作主要單體組分。就丙烯酸烷酯而言,若使用烷基碳數小於6的丙烯酸烷酯作為主要單體組分,則剝離強度變得太小且有時會損害拾取特性,然而,若使用烷基碳數超過10的丙烯酸烷酯作為主要單體組分,則會降低對半導體背面用膜之黏著力或黏附力,結果可能在切晶期間發生晶片飛出現象。
丙烯酸C6-10烷酯之特定實例包括丙烯酸己酯、丙烯酸庚酯、丙烯酸辛酯、丙烯酸異辛酯、丙烯酸2-乙基己酯、丙烯酸壬酯、丙烯酸異壬酯、丙烯酸癸酯及丙烯酸異癸酯。丙烯酸C6-10烷酯較佳為烷基碳數為8至9的丙烯酸烷酯,更佳為丙烯酸2-乙基己酯或丙烯酸異辛酯。丙烯酸C6-10烷酯之一可單獨使用,或可組合使用其兩者或兩者以上。
以丙烯醯基聚合物A之單體組分之總量計,丙烯酸C6-10烷酯之含量較佳為50 wt%或大於50 wt%,更佳為70至90 wt%。若以單體組分之總量計,丙烯酸C6-10烷酯之含量小於50 wt%,則剝離強度會變得太大且損害拾取特性。
作為丙烯醯基聚合物A,可使用並非丙烯酸C6-10烷酯之丙烯酸酯作為單體組分。除並非丙烯酸C6-10烷酯之丙烯酸烷酯(下文中有時稱為「其他丙烯酸烷酯」)外,此種丙烯酸酯之實例亦包括含有芳族環之丙烯酸酯(例如丙烯酸芳酯,諸如丙烯酸苯酯)及含有脂環烴基團之丙烯酸酯(例如丙烯酸環烷酯,諸如丙烯酸環戊酯及丙烯酸環己酯,以及丙烯酸異冰片酯)。其中,較佳為其他丙烯酸烷酯及丙烯酸環烷酯,且更佳為其他丙烯酸烷酯。此等丙烯酸酯之一可單獨使用,或可組合使用其兩者或兩者以上。
所述其他丙烯酸烷酯之實例包括烷基碳數為5或小於5的丙烯酸烷酯,諸如丙烯酸甲酯、丙烯酸乙酯、丙烯酸丙酯、丙烯酸異丙酯、丙烯酸丁酯、丙烯酸酸異丁酯、丙烯酸第二丁酯、丙烯酸第三丁酯、丙烯酸戊酯及丙烯酸異戊酯;及烷基碳數為11或大於11(較佳為11至30)之丙烯酸烷酯,諸如丙烯酸十一烷酯、丙烯酸十二烷酯、丙烯酸十三烷酯、丙烯酸十四烷酯、丙烯酸十六烷酯、丙烯酸十八烷酯及丙烯酸二十烷酯。
在諸如丙烯酸C6-10烷基酯之丙烯酸烷酯中,構成酯部分之烷基可為直鏈或分支鏈形式之烷基。
在本發明中,丙烯醯基聚合物A含有可與丙烯酸C6-10烷基酯共聚之含羥基單體。含羥基單體之實例包括(甲基)丙烯酸2-羥基乙酯、(甲基)丙烯酸2-羥基丙酯、(甲基)丙烯酸4-羥基丁酯、(甲基)丙烯酸6-羥基己酯、(甲基)丙烯酸8-羥基辛酯、(甲基)丙烯酸10-羥基癸酯、(甲基)丙烯酸12-羥基月桂酯及(甲基)丙烯酸(4-羥基甲基環己基)甲酯。此等含羥基單體之一可單獨使用,或可組合使用其兩者或兩者以上。
以丙烯醯基聚合物A之單體組分之總量計,含羥基單體之含量較佳為1至30 wt%,更佳為3至10 wt%。若以單體組分之總量計,含羥基單體之含量小於上述下限,則會降低壓敏性黏著劑之內聚力且損害拾取特性,然而,若以單體組分之總量計,含羥基單體之含量超過上述上限,則壓敏性黏著劑極性增加而呈現與半導體背面用膜的強相互作用,而又損害拾取特性。
有需要時,丙烯醯基聚合物A可含有對應於可與丙烯酸C6-10烷基酯或含羥基單體共聚之另一單體組分(有時稱為「另一可共聚單體組分」)的單元。然而,在本發明中,較佳不使用含羧基單體。若使用含羧基單體,則羧基與半導體背面用膜之環氧樹脂中的環氧基反應,且此會增大第二壓敏性黏著層對半導體背面用膜之黏著力,而又損害此兩個成員之間的易釋放性。此含羧基單體之實例包括丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸(itaconic acid)、順丁烯二酸、反丁烯二酸及巴豆酸。
另一可共聚單體組分之實例包括甲基丙烯酸酯,諸如甲基丙烯酸甲酯、甲基丙烯酸乙酯、甲基丙烯酸丙酯、甲基丙烯酸異丙酯、甲基丙烯酸丁酯、甲基丙烯酸異丁酯、甲基丙烯酸第二丁酯及甲基丙烯酸第三丁酯;酸酐單體,諸如順丁烯二酸酐及衣康酸酐;含磺酸基單體,諸如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺基-2-甲基丙烷磺酸、(甲基)丙烯醯胺基丙烷磺酸、(甲基)丙烯酸磺丙酯及(甲基)丙烯醯氧基萘磺酸;含磷酸基單體,諸如磷酸2-羥乙基丙烯醯基酯;基於苯乙烯之單體,諸如苯乙烯、乙烯基甲苯及α-甲基苯乙烯;烯烴或二烯烴,諸如乙烯、丁二烯、異戊二烯及異丁烯;含鹵原子單體,諸如氯乙烯;含氟原子單體,諸如氟(甲基)丙烯酸酯;丙烯醯胺,及丙烯腈。
就另一可共聚單體組分而言,可使用一種組分或兩種或兩種以上組分。以丙烯醯基聚合物A之所有單體組分計,此可共聚單體之使用量較佳為40 wt%或小於40 wt%。
丙烯醯基聚合物A係由選自上述彼等物之單一單體或兩種或兩種以上單體之混合物聚合而得。該聚合可在任何系統中進行,諸如溶液聚合(例如自由基聚合、陰離子聚合、陽離子聚合)、乳液聚合、本體聚合、懸浮聚合及光聚合(例如紫外線(UV)聚合)。
自防止潔淨半導體晶片受污染的角度看,低分子量物質以低含量為較佳。因此,丙烯醯基聚合物A之重量平均分子量較佳為350,000至1,000,000,更佳為約450,000至800,000。順便提及,重量平均分子量及數目平均分子量係使用以聚苯乙烯折合之值,藉由凝膠滲透層析法來測定。
在第二壓敏性黏著層中,為了提高作為基礎聚合物之丙烯酸系聚合物或其類似物的數目平均分子量,可適當地使用外部交聯劑。用於外部交聯方法之特定手段包括添加所謂交聯劑(諸如基於多異氰酸酯化合物、環氧化合物、氮丙啶化合物及基於三聚氰胺之交聯劑)且促使反應的方法。在使用外部交聯劑的情況下,其用量係適當地依據欲發生交聯之基礎聚合物之餘量及此外依據作為壓敏性黏著劑之用途/應用來確定。一般而言,以100重量份之基礎聚合物計,外部交聯劑之摻合率為約10重量份或小於10重量份,較佳為0.1至8重量份。此外,除上述組分外,有需要時,在壓敏性黏著劑中亦可使用各種習知添加劑,諸如增黏劑及抗老化劑。
可摻合於紫外線可固化壓敏性黏著劑中之紫外線可固化單體組分之實例包括胺基甲酸酯寡聚物、胺基甲酸酯(甲基)丙烯酸酯、三羥甲基丙烷三(甲基)丙烯酸酯、四羥甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇單羥基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯及1,4-丁二醇二(甲基)丙烯酸酯。此外,紫外線可固化寡聚物組分包括各種寡聚物,諸如基於胺基甲酸酯之寡聚物、基於聚醚之寡聚物、基於聚酯之寡聚物、基於聚碳酸酯之寡聚物及基於聚丁二烯之寡聚物,且分子量約為100至30,000左右的寡聚物較佳。紫外線可固化單體組分或寡聚物組分之摻合量可適當地根據第二壓敏性黏著層之類型,考慮到能夠降低第二壓敏性黏著層之壓敏黏著強度的量來確定。以100重量份之構成壓敏黏著劑之基礎聚合物(諸如丙烯醯基聚合物)計,該摻合量一般例如為5至500重量份,較佳約為40至150重量份。
如上文所述,除添加有紫外線可固化單體或寡聚物組分的添加型紫外線可固化壓敏性黏著劑以外,紫外線可固化壓敏性黏著劑亦包括內部型紫外線可固化壓敏性黏著劑,其使用在聚合物側鏈或主鏈中或在主鏈之末端具有碳碳雙鍵的聚合物作為基礎聚合物。內部型紫外線可固化壓敏性黏著劑為較佳,原因在於不需要含有作為低分子量組分之寡聚物組分或其類似物,或若含有,則其含量較低,且可形成具有穩定層結構的第二壓敏性黏著層而不會使得寡聚物組分或其類似物在老化時遷移至壓敏性黏著劑中。
作為具有碳碳雙鍵之基礎聚合物,可使用具有碳碳雙鍵且具有壓敏黏著特性的彼等物而無特別限制。此基礎聚合物較佳為基本構架為丙烯酸系聚合物之聚合物。作為基本構架之丙烯酸系聚合物包括以上說明之丙烯酸系聚合物。
將碳碳雙鍵引入丙烯酸系聚合物內之方法不受特別限制,且可使用各種方法,但考慮到分子設計,將碳碳雙鍵引入聚合物側鏈中較容易。其實例包括先使含官能基之單體與丙烯酸系聚合物共聚合且接著進行縮合或加成反應以與具有能夠與上述官能基反應之另一官能基且具有碳碳雙鍵的化合物稠合或加成、同時維持碳碳雙鍵之紫外線可固化性的方法。
能夠發生縮合或加成反應之官能基組合之實例包括羧酸基與環氧基、羧酸基與氮丙啶基以及羥基與異氰酸酯基。在此等官能基組合中,考慮到反應追蹤簡易性,羥基與異氰酸酯基之組合為較佳。只要官能基組合為能夠產生具有碳碳雙鍵之丙烯酸系聚合物的組合,官能基可存在於丙烯酸系聚合物或上述化合物之任一側上,但在上述較佳組合之情況下,丙烯酸系聚合物具有羥基且化合物具有異氰酸酯基為較佳。在此情況下,具有碳碳雙鍵之異氰酸酯化合物之實例包括異氰酸甲基丙烯醯基酯、異氰酸2-甲基丙烯醯氧基乙基酯及異氰酸間-異丙烯基-α,α-二甲基苯甲基酯。此外,作為丙烯酸系聚合物,使用已共聚有例如以下項之丙烯酸系聚合物:上述含羥基單體或基於醚之化合物,諸如2-羥乙基乙烯醚、4-羥基丁基乙烯醚及二乙二醇單乙烯醚。
作為內部型紫外線可固化壓敏性黏著劑,可單獨使用上述具有碳碳雙鍵之基礎聚合物(尤其為丙烯酸系聚合物),但亦可在不損害各種特性的程度上摻合上述紫外線可固化單體組分或寡聚物組分。以100重量份之基礎聚合物計,紫外線可固化寡聚物組分或其類似物之含量通常為30重量份或小於30重量份,較佳為0至10重量份。
在用紫外線或其類似射線使紫外線可固化壓敏性黏著劑固化的情況下,其中可含有光聚合引發劑。光聚合引發劑之實例包括基於α-酮醇之化合物,諸如4-(2-羥基乙氧基)苯基(2-羥基-2-丙基)酮、α-羥基-α,α'-二甲基苯乙酮、2-甲基-2-羥基苯丙酮及1-羥基環己基苯基酮;基於苯乙酮之化合物,諸如甲氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮、2,2-二乙氧基苯乙酮及2-甲基-1-[4-(甲硫基)-苯基]-2-嗎啉基丙烷-1;基於安息香醚(benzoin ether)之化合物,諸如安息香乙醚、安息香異丙醚及大茴香偶姻甲基醚(anisoin methyl ether);基於縮酮之化合物,諸如苯甲基二甲基縮酮;基於芳族磺醯氯之化合物,諸如2-萘磺醯氯;基於光活性肟之化合物,諸如1-苯基酮-1,1-丙二酮-2-(鄰-乙氧羰基)肟;基於二苯甲酮之化合物,諸如二苯甲酮、苯甲醯苯甲酸及3,3'-二甲基-4-甲氧基二苯甲酮;基於噻噸酮(thioxanthone)之化合物,諸如噻噸酮、2-氯噻噸酮、2-甲基噻噸酮、2,4-二甲基噻噸酮、異丙基噻噸酮、2,4-二氯噻噸酮、2,4-二乙基噻噸酮及2,4-二異丙基噻噸酮;樟腦醌(camphorquinone);鹵代酮;醯基膦氧化物(acylphosphonoxide);及醯基膦酸酯。以100重量份之構成第二壓敏性黏著層之壓敏性黏著劑的基礎聚合物(諸如丙烯酸系聚合物)計,光聚合引發劑之摻合量為例如約0.05重量份至20重量份。
紫外線可固化壓敏性黏著劑之其他實例包括JP-A-60-196956(以引用的方式併入本文中)中所揭示的丙烯酸系壓敏性黏著劑,其含有具有兩個或兩個以上不飽和鍵之可加成聚合化合物、光可聚合化合物(諸如含環氧基之烷氧基矽烷)及光聚合引發劑(諸如羰基化合物、有機硫化物、過氧化物、胺及基於鎓鹽之化合物)。
在紫外線照射時發生因氧氣抑制固化的情況下,較佳自紫外線可固化第二壓敏性黏著層32b之表面阻斷氧氣(空氣)。用於其之方法之實例包括用隔離物覆蓋第二壓敏性黏著層32b之表面的方法及在氮氣氛圍中用紫外線或其類似射線進行照射的方法。
第二壓敏性黏著層之厚度不受特別限制,但自防止晶片切割面碎裂、固著/固持半導體背面用膜及減少切割碎屑的角度看,其厚度較佳約為10至100 μm,更佳為15至80 μm,甚至更佳為20至50 μm。順便提及,第二壓敏性黏著層可為單層或多層。
就第二壓敏性黏著層之模數而言,在23℃至150℃下,該模數較佳為5×104 Pa至1×1010 Pa。第二壓敏性黏著層之模數係在Rheometrics Co.,Ltd.所製造之動態黏彈性量測設備「ARES」上,在以下條件下量測:樣品厚度為約1.5 mm,使用7.9 mm直徑的平行板夾具,剪切模式,1 Hz頻率,5℃/min之溫度上升速率,及0.1%(23℃)或0.3%(150℃)之變形率,且將所測模數視為在23℃或150℃下所獲得之剪切儲能模數G'之值。
此外,第二壓敏性黏著層32b之欲形成半導體背面用膜2之表面(特定言之,與半導體背面用膜2接觸之處的表面)的表面自由能較佳為30 mJ/m2或小於30 mJ/m2(例如1 mJ/m2至30 mJ/m2),更佳為15 mJ/m2至30 mJ/m2,甚至更佳為20 mJ/m2至28 mJ/m2。若第二壓敏性黏著層32b之表面自由能超過30 mJ/m2,則增強第二壓敏性黏著層32b與半導體背面用膜2之間的黏著性且可能損害拾取特性。
順便提及,如本發明中所用之第二壓敏性黏著層的表面自由能意謂如下測定之表面自由能值(γs):量測滴在第二壓敏性黏著層表面上之水及二碘甲烷各自的接觸角[θ(rad)],且對利用該等量測值、已於文獻中得知為接觸角量測液體之表面自由能值的值{水[分散分量(γLd):21.8(mJ/m2),極性分量(γLp):51.0(mJ/m2)],二碘甲烷[分散分量(γLd):49.5(mJ/m2),極性分量(γLp):1.3(mJ/m2)]}及以下式(1a)至(1c)所獲得的呈聯立線性方程式形式之兩個方程式進行求解。
γs=γsd+γsp (1a)
γL=γLd+γLp (1b)
(1+cosθ)γL=2(γsdγLd)1/2+2(γspγLp)1/2 (1c)
在式(1a)至(1c)中,各符號表示以下含義:θ:接觸角(rad),藉由滴下水或二碘甲烷所量測,γs:第二壓敏性黏著層之表面自由能(mJ/m2),γsd:第二壓敏性黏著層之表面自由能的分散分量(mJ/m2),γsp:第二壓敏性黏著層之表面自由能的極性分量(mJ/m2),γL:水或二碘甲烷之表面自由能(mJ/m2),γLd:水或二碘甲烷之表面自由能的分散分量(mJ/m2),及γLp:水或二碘甲烷之表面自由能的極性分量(mJ/m2)。
在量測水或二碘甲烷與第二壓敏性黏著層表面之接觸角時,在JIS Z 8703所述之測試地環境(溫度:23±2℃,濕度:50±5% RH)下,將約1 μL水(蒸餾水)或二碘甲烷之液滴滴在第二壓敏性黏著層表面上,且在滴後30秒,使用表面接觸角儀「CA-X」(由FACE製造),利用三點法量測接觸角。
在本發明中,第二壓敏性黏著層在無損於本發明之效果的範圍內可含有各種添加劑(例如著色劑、增稠劑、增量劑、填充劑、增黏劑、增塑劑、抗老化劑、抗氧化劑、界面活性劑及交聯劑)。
第一壓敏性黏著層32a及第二壓敏性黏著層32b各自可例如利用常用方法來形成,該方法為將壓敏性黏著劑與溶劑(若需要時)及其他添加劑混合且接著使混合物成形為片狀層。特定而言,例如,在形成第一壓敏性黏著層32a之情況下,可例如藉由以下方法來形成第一壓敏性黏著層32a:將含有壓敏性黏著劑及溶劑(若需要時)及其他添加劑之混合物塗佈於基底材料31上的方法,或將上述混合物塗佈於適當隔離物(諸如釋放紙)上以形成第一壓敏性黏著層32a且接著將其轉移(轉錄)於基底材料31上的方法。亦可根據第一壓敏性黏著層32a之形成方法形成第二壓敏性黏著層32b。在用紫外線進行照射而形成第二壓敏性黏著層32b的情況下,照射條件不受特別限制,只要可實現所要剝離強度X即可,但照射劑量較佳為50至1,000 mJ/cm2,更佳為100至500 mJ/cm2
順便提及,在本發明中,可使結合有切晶片之半導體背面用膜1具有抗靜電功能。由於此組態,因此可防止因黏著時及剝離其時產生靜電能量或因靜電能量使半導體晶圓或其類似物帶電而引起的電路擊穿。賦予抗靜電功能可利用適當方式進行,諸如向基底材料31、壓敏性黏著層32及半導體背面用膜2中添加抗靜電劑或導電物質的方法,或在基底材料31上提供由電荷轉移複合物、金屬膜或其類似物構成之導電層的方法。作為此等方法,較佳為很難產生可能會改變半導體晶圓品質之雜質離子的方法。為賦予導電性、提高導熱性之目的及其類似目的而摻合之導電物質(導電性填充劑)的實例包括銀、鋁、金、銅、鎳、導電合金或其類似金屬之球狀、針狀或片狀金屬粉末;金屬氧化物,諸如氧化鋁;非晶形碳黑,及石墨。然而,自無漏電現象之角度看,半導體背面用膜2較佳無導電性。
此外,結合有切晶片之半導體背面用膜1可以其捲繞成捲筒的形式形成,或可以片(膜)層壓在一起的形式形成。舉例而言,在該膜具有捲繞成捲筒之形式的情況下,根據需要以用隔離物保護半導體背面用膜2與切晶片3之層壓物的狀態將該膜捲繞成捲筒,藉以該膜可製備為呈捲繞成捲筒之狀態或形式的結合有切晶片之半導體背面用膜1。就此而言,呈捲繞成捲筒之狀態或形式的結合有切晶片之半導體背面用膜1可由基底材料31、形成於基底材料31之一個表面上的壓敏性黏著層32、形成於壓敏性黏著層32上之半導體背面用膜2及形成於基底材料31之另一表面上的可釋放處理層(背面處理層)建構而成。
順便提及,結合有切晶片之半導體背面用膜1之厚度(半導體背面用膜之厚度與包括基底材料31及壓敏性黏著層32之切晶片之厚度的總厚度)可例如選自8 μm至1,500 μm範圍,且其較佳為20 μm至850 μm,更佳為31 μm至500 μm且特別較佳為47 μm至330 μm。
就此而言,在結合有切晶片之半導體背面用膜1中,藉由控制半導體背面用膜2之厚度與切晶片3之壓敏性黏著層32之厚度的比率或半導體背面用膜2之厚度與切晶片之厚度(基底材料31與壓敏性黏著層32之總厚度)的比率,可改良切晶步驟中的切晶特性、拾取步驟中的拾取特性及其類似特性,且可自半導體晶圓之切晶步驟至半導體晶片之覆晶接合步驟有效使用結合有切晶片之半導體背面用膜1。
(結合有切晶片之半導體背面用膜的製造方法)
使用圖1中所示之結合有切晶片之半導體背面用膜1作為一實例來描述本發明實施例之結合有切晶片之半導體背面用膜的製造方法。首先,可利用習知的膜形成方法形成基底材料31。膜形成方法之實例包括壓光膜形成方法、有機溶劑鑄造方法、緊密密封系統膨脹擠出方法、T形模擠出方法、共擠出方法及乾燥層壓方法。
接著,將壓敏性黏著劑組合物塗佈於基底材料31上且加以乾燥(若需要時,藉由加熱而發生交聯)以形成第一壓敏性黏著層32a。塗佈系統之實例包括輥式塗佈(roll coating)、絲網塗佈(screen coating)及凹版塗佈(gravure coating)。順便提及,壓敏性黏著劑組合物可直接塗佈於基底材料31上以在基底材料31上形成第一壓敏性黏著層32a,或在藉由將壓敏黏著性組合物塗佈於表面已經釋放處理之釋放紙或其類似物上而形成第一壓敏性黏著層32a之後,可將第一壓敏性黏著層32a轉移至基底材料31上。第二壓敏性黏著層32b係藉由重複相同程序而在第一壓敏性黏著層32a上形成,藉此可製成在基底材料31上形成有壓敏性黏著層32之切晶片3。
另一方面,將用於形成半導體背面用膜2之形成材料施加於釋放片上以形成在乾燥之後具有預定厚度的塗層,接著在預定條件下乾燥(在必需熱固化之情況下,視情況加熱,且乾燥)以形成塗層。將該塗層轉移至壓敏性黏著層32(第二壓敏性黏著層32b)上,從而在壓敏性黏著層32上形成半導體背面用膜2。亦可藉由將用於形成半導體背面用膜2之形成材料直接施加於壓敏性黏著層32上且接著將其在預定條件下乾燥(在需要熱固化的情況下,視情況將其加熱,且將其乾燥)而在壓敏性黏著層32上形成半導體背面用膜2。根據上述方法,可獲得本發明之結合有切晶片之半導體背面用膜1。在形成半導體背面用膜2時需要熱固化的情況下,重要的是使熱固化進行至塗層可部分固化的程度,但較佳不使塗層熱固化。
本發明之結合有切晶片之半導體背面用膜1可在製造半導體裝置(包括覆晶式連接步驟)時作適當使用。亦即,本發明之結合有切晶片之半導體背面用膜1係在製造覆晶安裝型半導體裝置時使用且從而製造呈結合有切晶片之半導體背面用膜1之半導體背面用膜2附著於半導體晶片背面之狀態或形式的覆晶安裝型半導體裝置。因此,本發明之結合有切晶片之半導體背面用膜1可用於覆晶安裝型半導體裝置(呈半導體晶片藉由覆晶接合方法固著於黏附體(諸如基板)之狀態或形式的半導體裝置)。
如同在結合有切晶片之半導體背面用膜1中,半導體背面用膜2亦可用於覆晶安裝型半導體裝置(呈半導體晶片以覆晶接合方法固著於黏附體(諸如基板或其類似物)之狀態或形式的半導體裝置)。
(半導體晶圓)
半導體晶圓不受特別限制,只要其為已知或常用的半導體晶圓即可,且可在由各種材料製成的半導體晶圓中作適當選擇且加以使用。在本發明中,宜使用矽晶圓作為半導體晶圓。
(半導體裝置製造方法)
在下文中藉由參考圖2A至圖2D描述根據該實施例之半導體裝置的製造方法。圖2A至圖2D為顯示當使用上述結合有切晶片之半導體背面用膜1時製造半導體裝置之方法的橫截面示意圖。在圖2A至圖2D中,為簡化起見,第一壓敏性黏著層與第二壓敏性黏著層一起顯示為壓敏性黏著層。
半導體裝置製造方法可藉由使用上述結合有切晶片之半導體背面用膜1來製造半導體裝置。特定而言,該製造方法包含:將半導體晶圓附著於上述結合有切晶片之半導體背面用膜中之半導體背面用膜上的步驟;切割該半導體晶圓以形成半導體晶片的步驟;將該半導體晶片隨該半導體背面用膜一起自切晶片之壓敏性黏著層分離的步驟;及覆晶式連接該半導體晶片於黏附體上的步驟。
(安裝步驟)
首先,如圖2A中所示,宜剝離視情況提供於結合有切晶片之半導體背面用膜1之半導體背面用膜2上的隔離物,且將半導體晶圓4附著於半導體背面用膜2上以藉由黏著及固持加以固著(安裝步驟)。此時,半導體背面用膜2呈未固化狀態(包括半固化狀態)。此外,將結合有切晶片之半導體背面用膜1附著於半導體晶圓4之背面。半導體晶圓4之背面意謂與電路面相對的面(亦稱作非電路面、非電極形成面等)。附著方法不受特別限制,但壓力接合方法較佳。壓力接合通常在用加壓構件(諸如壓輥)加壓下進行。
將半導體晶圓附著於半導體背面用膜之條件不受特別限制,但其較佳為在0.05至1 MPa壓力下、在25至100℃溫度下以1至100 mm/sec之速度進行。
(切晶步驟)
接著,如圖2B中所示,切割半導體晶圓4。由此將半導體晶圓4切成規定大小且個別化(形成小塊)以製造半導體晶片5。舉例而言,根據標準方法自半導體晶圓4之電路面一側進行切晶。此外,該步驟可採用例如稱為全切(full-cut)之切割方法,其形成達到結合有切晶片之半導體背面用膜1的切口。用於該步驟中的切晶設備不受特別限制,且可使用習知的設備。此外,由於半導體晶圓4被具有半導體背面用膜之結合有切晶片之半導體背面用膜1黏著且固著,因此可抑制晶片開裂及晶片飛出,而且亦可抑制半導體晶圓4損壞。就此而言,當半導體背面用膜2係由含有環氧樹脂之樹脂組合物形成時,可在切割面抑制或防止黏著劑自半導體背面用膜之黏著層擠出,即使在藉由切晶來切割時亦然。因此,可抑制或防止切割面本身再附著(阻塞)且從而可進一步方便地執行下文所提及之拾取。
就由切晶刀片執行切割所達之深度而言,在半導體晶圓全切的情況下,切割較佳進行至第二壓敏性黏著層32b之深度。若切割進行至比第二壓敏性黏著層32b更深的深度,則在切晶期間產生毛刺或毛邊且可能污染裝置晶片。
在展開結合有切晶片之半導體背面用膜1的情況下,可使用習知的展開設備執行展開。展開設備具有能夠推動結合有切晶片之半導體背面用膜1向下通過切晶環的環形外環及直徑小於該外環且支撐結合有切晶片之半導體背面用膜的內環。由於展開步驟,因此可防止相鄰半導體晶片在下文所述及之拾取步驟中因彼此接觸而損壞。
(拾取步驟)
為收集黏著且固著於結合有切晶片之半導體背面用膜1之半導體晶片5,如圖2C中所示執行半導體晶片5之拾取,以將半導體晶片5隨半導體背面用膜2一起自切晶片3剝離。拾取方法不受特別限制,且可採用習知的各種方法。舉例而言,可提及的一種方法包括用針自結合有切晶片之半導體背面用膜1之基底材料31一側上推各半導體晶片5及用拾取設備拾取所推起之半導體晶片5。就此而言,所拾取之半導體晶片5之背面用半導體背面用膜2保護。
(覆晶式連接步驟)
所拾取之半導體晶片5藉由覆晶接合方法(覆晶安裝方法)固著於黏附體6(諸如基板)上,如圖2D中所示。特定而言,根據常見方式,以半導體晶片5之電路面(亦稱作正面、電路圖案形成面、電極形成面等)與黏附體6相對的形式使半導體晶片5固著於黏附體6。舉例而言,使在半導體晶片5之電路面一側所形成的凸塊51與附著於黏附體6之連接墊的結合用導電材料61(諸如焊料)接觸,且使導電材料61在加壓下熔融,藉此可保證半導體晶片5與黏附體6之間的電連接且可使半導體晶片5固著於黏附體6(覆晶接合步驟)。在此情形下,半導體晶片5與黏附體6之間形成間隙且間隙之間的距離通常為約30 μm至300 μm。就此而言,在覆晶接合(覆晶式連接)半導體晶片5於黏附體6之後,重要的是洗滌半導體晶片5與黏附體6之相對面及間隙,接著將囊封材料(諸如囊封樹脂)填入間隙以進行囊封。
作為黏附體6,可使用各種基板,諸如引線框架及電路板(諸如佈線電路板)。基板材料不受特別限制且可提及陶瓷基板及塑膠基板。塑膠基板之實例包括環氧樹脂基板、雙順丁烯二醯亞胺三嗪基板及聚醯亞胺基板。
在覆晶接合步驟中,凸塊材料及導電材料不受特別限制且其實例包括焊料(合金),諸如基於錫-鉛之金屬材料、基於錫-銀之金屬材料、基於錫-銀-銅之金屬材料、基於錫-鋅之金屬材料及基於錫-鋅-鉍之金屬材料,以及基於金之金屬材料及基於銅之金屬材料。
順便提及,在覆晶接合步驟中,使導電材料熔融以使半導體晶片5之電路面一側上的凸塊與黏附體6表面上之導電材料連接。導電材料熔融溫度通常為約260℃(例如250℃至300℃)。藉由由環氧樹脂或其類似物形成半導體背面用膜,可使本發明之結合有切晶片之半導體背面用膜具有能夠在覆晶接合步驟中耐受高溫的耐熱性。
在該步驟中,較佳為洗滌半導體晶片5與黏附體6之間的相對面(電極形成面)及間隙。在洗滌時所用之洗滌液不受特別限制且其實例包括有機洗滌液及水性洗滌液。本發明之結合有切晶片之半導體背面用膜中的半導體背面用膜具有針對洗滌液的耐溶劑性且實質上不溶於此等洗滌液中。因此,如上所述,可使用各種洗滌液作為洗滌液且可利用不需要任何特別洗滌液之任何習知方法實現洗滌。
接著,執行囊封步驟以囊封覆晶接合型半導體晶片5與黏附體6之間的間隙。囊封步驟係使用囊封樹脂執行。此情形下之囊封條件不受特別限制,但囊封樹脂之固化通常在175℃下進行60秒至90秒。然而,在本發明中,不限於此,固化可例如在165℃至185℃之溫度下進行數分鐘。藉由此步驟中之熱處理,不僅使囊封樹脂熱固化,而且亦同時使半導體背面用膜2熱固化。因此,利用熱固化程序可使囊封樹脂與半導體背面用膜2均固化且收縮。因此可經由半導體背面用膜2之固化收縮來抵消或緩和半導體晶片5因囊封樹脂固化收縮而受到的應力。此外,半導體背面用膜2在該步驟中可完全或幾乎完全被熱固化且可以極佳的緊密黏著性附著於半導體元件背面。此外,本發明之半導體背面用膜2即使該膜呈未固化狀態時亦可在囊封步驟中隨囊封材料一起被熱固化,因此不需要新增添熱固化半導體背面用膜2之步驟。
囊封樹脂不受特別限制,只要該材料為具有絕緣特性之樹脂(絕緣樹脂)即可,且可在諸如囊封樹脂之已知囊封材料中作適當選擇且加以使用。囊封樹脂較佳為具有彈性之絕緣樹脂。囊封樹脂之實例包括含有環氧樹脂之樹脂組合物。作為環氧樹脂,可提及上文舉例說明的環氧樹脂。此外,由含有環氧樹脂之樹脂組合物構成的囊封樹脂可含有除環氧樹脂以外之熱固性樹脂(諸如酚樹脂),或除環氧樹脂以外,亦含有熱塑性樹脂。順便提及,亦可使用酚樹脂作為環氧樹脂之固化劑,且作為此種酚樹脂,可提及上文舉例說明的酚樹脂。
根據使用結合有切晶片之半導體背面用膜1製造的半導體裝置(覆晶安裝型半導體裝置),將半導體背面用膜附著於半導體晶片背面,且因此可施加具有極佳可見度的雷射標記。特定而言,即使當標記法為雷射標記法時,亦可施加具有極佳對比率的雷射標記,且可以良好可見度觀察到藉由雷射標記所施加之各種資訊(例如文字資訊及圖形資訊)。在雷射標記時,可使用已知的雷射標記設備。此外,作為雷射,可使用各種雷射,諸如氣體雷射、固態雷射及液體雷射。特定而言,作為氣體雷射,可使用任何已知的氣體雷射而無特別限制,但二氧化碳雷射(CO2雷射)及準分子雷射(ArF雷射、KrF雷射、XeCl雷射、XeF雷射等)為適合的。作為固態雷射,可使用任何已知的固態雷射而無特別限制,但YAG雷射(諸如Nd:YAG雷射)及YVO4雷射為適合的。
由於使用本發明之結合有切晶片之半導體背面用膜1或半導體背面用膜2所製得的半導體裝置為藉由覆晶安裝方法所安裝而成的半導體裝置,因此該裝置與藉由晶粒接合安裝方法所安裝而成的半導體裝置相比具有薄化且小型化之形狀。因此,該等半導體裝置宜用作各種電子裝置及電子部件或其材料及構件。特定而言,作為使用本發明之覆晶安裝型半導體裝置的電子裝置,可提及所謂的「行動電話」及「PHS」、小型化電腦[例如所謂的「PDA」(手持型終端)、所謂的「筆記型個人電腦」、所謂的「迷你筆記型電腦(Net Book)(商標)」及所謂的「穿戴式電腦」等]、具有整合「行動電話」與電腦之形式的小型化電子裝置、所謂的「數位攝影機(Digital Camera)(商標)」、所謂的「數位視訊攝影機」、小型化電視機、小型化遊戲機、小型化數位音訊播放器、所謂的「電子記事本」、所謂的「電子字典」、用於所謂「電子書」的電子裝置終端、行動電子裝置(便攜式電子裝置),諸如小型化數位型手錶,及其類似物。不必說,亦可提及除行動裝置外的電子裝置(靜態型電子裝置等),例如所謂的「桌上個人電腦」、薄型電視機、記錄及複製用的電子裝置(硬碟記錄器、DVD播放器等)、投影儀、微型機及其類似物。另外,電子部件或用於電子裝置及電子部件的材料及構件不受特別限制且其實例包括用於所謂「CPU」的部件及用於各種記憶裝置的構件(所謂「記憶體」、硬碟等)。
實例
下文將說明性詳述本發明之較佳實例。然而,本發明不限於以下實例,除非該等實例超出本發明主旨。此外,除非另有說明,否則各實例中之份數以重量為基準。
(實例1) <製造第二壓敏性黏著層>
向配有冷凝器、氮氣入口管、溫度計及攪拌裝置之反應容器中饋入80份丙烯酸2-乙基己酯(2EHA)、20份丙烯酸2-羥基乙酯(HEA)及65份甲苯,且聚合製程在61℃下、在氮氣流中進行6小時,獲得丙烯酸系聚合物X1。
此外,每100份丙烯酸系聚合物X1添加24.1份(90 mol%,以HEA計)異氰酸2-甲基丙烯醯氧基乙基酯(MOI),且加成反應製程在50℃下、在空氣流中進行48小時,獲得丙烯酸系聚合物Y1。
隨後,每100份丙烯酸系聚合物Y1添加3份多異氰酸酯化合物(商標「COLONATE L」,Nippon Polyurethane Industry Co.,Ltd.製造)及5份光聚合引發劑(商標「IRUGACURE 651」,Ciba Specialty Chemicals製造),以製備壓敏性黏著劑溶液。
將以上製備之壓敏性黏著劑溶液塗佈於50 μm厚的PET膜之經聚矽氧處理之表面上且藉由在80℃下加熱3分鐘而發生交聯,形成具有30 μm厚度之活化能射線可固化壓敏性黏著層,接著使用紫外線(UV)照射設備(商標「UM-810」,Nitto Seiki Co.,Ltd.製造),以300 mJ/cm2之紫外線照射積分光量用紫外線照射,製得第二壓敏性黏著層A。
<製造半導體背面用膜>
以100份以丙烯酸乙酯-甲基丙烯酸甲酯為主要組分的基於丙烯酸酯之聚合物(商標「PARACRON W-197CM」,Negami Chemical Industrial Co.,Ltd.)計,將113份環氧樹脂(商標「EPICOTE 1004」,JER製造)、121份酚系樹脂(商標「MILEX XLC-4L」,Mitsui Chemicals,Inc.製造)、246份球形二氧化矽(商標「SO-25R」,Admatechs Co.,Ltd.製造)及3份染料(商標「OIL BLACK BS」,Orient Chemical Industries Co.,Ltd.製造)溶於甲基乙基酮中,以製備具有23.6 wt%之固體含量濃度的黏著劑組合物溶液。
將此黏著劑組合物溶液塗佈於作為釋放襯墊(隔離物)的經釋放處理之膜上(其中該膜由50 μm厚之聚對苯二甲酸乙二酯膜形成且已進行聚矽氧釋放處理),接著在130℃下乾燥2分鐘以製備具有20 μm厚度(平均厚度)之半導體背面用膜A。
<製造結合有切晶片之半導體背面用膜>
使用S-400X(商標,Nitto Denko Corporation製造)作為基底材料層及第一壓敏性黏著層,且將切成315 mm直徑之第二壓敏性黏著層A在常溫下附著於第一壓敏性黏著層。此外,在40℃下附著已切成330 mm直徑之半導體背面用膜A以完全覆蓋第二壓敏性黏著層A,藉此製得結合有切晶片之半導體背面用膜A。
(實例2)
在實例2中,結合有切晶片之半導體背面用膜B係以與實例1相同之方式製造,例外之處為基底材料及第一壓敏性黏著層改用CB-700(商標,Nitto Denko Corporation製造)。
(實例3)
在實例3中,結合有切晶片之半導體背面用膜C係以與實例1相同之方式製造,例外之處為基底材料及第一壓敏性黏著層改用M-4001(商標,Nitto Denko Corporation製造)。
(實例4)
在實例4中,結合有切晶片之半導體背面用膜D係以與實例1相同之方式製造,例外之處為基底材料及第一壓敏性黏著層改用HR-4011(商標,Nitto Denko Corporation製造)。
(實例5)
在實例5中,結合有切晶片之半導體背面用膜E係以與實例1相同之方式製造,例外之處為基底材料及第一壓敏性黏著層改用V-8S(商標,Nitto Denko Corporation製造)。
(實例6)
在實例6中,結合有切晶片之半導體背面用膜F係以與實例1相同之方式製造,例外之處為基底材料及第一壓敏性黏著層改用UE-1088J(商標,Nitto Denko Corporation製造)。
(實例7)
在實例7中,結合有切晶片之半導體背面用膜G係以與實例1相同之方式製造,例外之處為基底材料及第一壓敏性黏著層改用UB-2130E(商標,Nitto Denko Corporation製造)。
(實例8) <製造第二壓敏性黏著層>
向配有冷凝器、氮氣入口管、溫度計及攪拌裝置之反應容器中饋入80份丙烯酸2-乙基己酯(2EHA)、20份丙烯酸2-羥基乙酯(HEA)及65份甲苯,且聚合製程在61℃下、在氮氣流中進行6小時,獲得丙烯酸系聚合物X2。
此外,每100份丙烯酸系聚合物X2添加24.1份(90 mol%,以HEA計)異氰酸2-甲基丙烯醯氧基乙基酯(MOI),且加成反應製程在50℃下、在空氣流中進行48小時,獲得丙烯酸系聚合物Y2。
隨後,每100份丙烯酸系聚合物Y2添加8份多異氰酸酯化合物(商標「COLONATE L」,Nippon Polyurethane Industry Co.,Ltd.製造)及5份光聚合引發劑(商標「IRUGACURE 651」,Ciba Specialty Chemicals製造),以製備壓敏性黏著劑溶液。
將以上製備之壓敏性黏著劑溶液塗佈於50 μm厚的PET膜之經聚矽氧處理之表面上且藉由在80℃下加熱3分鐘而發生交聯,形成具有30 μm厚度之活化能射線可固化壓敏性黏著層,接著使用紫外線(UV)照射設備(商標「UM-810」,Nitto Seiki Co.,Ltd.製造),以300 mJ/cm2之紫外線照射積分光量用紫外線照射,製得第二壓敏性黏著層B。
<製造半導體背面用膜>
半導體背面用膜製造與實例1相同。
<製造結合有切晶片之半導體背面用膜>
作為基底材料層及第一壓敏性黏著層,使用S-400X(商標,Nitto Denko Corporation製造),且將切成315 mm直徑之第二壓敏性黏著層B在常溫下附著於第一壓敏性黏著層。此外,在40℃下附著已切成330 mm直徑之半導體背面用膜A以完全覆蓋第二壓敏性黏著層B,藉此製得結合有切晶片之半導體背面用膜H。
(實例9) <製造第二壓敏性黏著層>
向配有冷凝器、氮氣入口管、溫度計及攪拌裝置之反應容器中饋入80份丙烯酸2-乙基己酯(2EHA)、20份丙烯酸2-羥基乙酯(HEA)及65份甲苯,且聚合製程在61℃下、在氮氣流中進行6小時,獲得丙烯酸系聚合物X3。
此外,每100份丙烯酸系聚合物X3添加24.1份(90 mol%,以HEA計)異氰酸2-甲基丙烯醯氧基乙基酯(MOI),且加成反應製程在50℃下、在空氣流中進行48小時,獲得丙烯酸系聚合物Y3。
隨後,每100份丙烯酸系聚合物Y3添加5份多異氰酸酯化合物(商標「COLONATE L」,Nippon Polyurethane Industry Co.,Ltd.製造)及5份光聚合引發劑(商標「IRUGACURE 651」,Ciba Specialty Chemicals製造),以製備壓敏性黏著劑溶液。
將以上製備之壓敏性黏著劑溶液塗佈於50 μm厚的PET膜之經聚矽氧處理之表面上且藉由在80℃下加熱3分鐘而發生交聯,形成具有30 μm厚度之活化能射線可固化壓敏性黏著層,藉此製得第二壓敏性黏著層C。
<製造半導體背面用膜>
半導體背面用膜製造與實例1相同。
<製造結合有切晶片之半導體背面用膜>
使用S-400X(商標,Nitto Denko Corporation製造)作為基底材料層及第一壓敏性黏著層,且將切成315 mm直徑之第二壓敏性黏著層C在常溫下附著於第一壓敏性黏著層。此外,在40℃下附著已切成330 mm直徑之黏著層A以完全覆蓋第二壓敏性黏著層C,接著使用紫外線(UV)照射設備(商標「UM-810」,Nitto Seiki Co.,Ltd.製造),以300 mJ/cm2之紫外線照射積分光量用紫外線照射,製得結合有切晶片之半導體背面用膜I。
(比較實例1)
在比較實例1中,以與實例1相同之方式製造結合有切晶片之半導體背面用膜J,例外之處為第二壓敏性黏著層位置改用OPP膜(商標FBS-6,Futamura Chemical Co.,Ltd製造)。
(比較實例2)
在比較實例2中,以與實例1相同之方式製造結合有切晶片之半導體背面用膜K,例外之處為第二壓敏性黏著層位置改用經聚矽氧處理之PE膜(商標40RL-02,Oji Specialty Paper製造)。此處,將經聚矽氧處理之PE膜之經處理表面附著於半導體背面用膜之表面。
(比較實例3)
在比較實例3中,以與實例1相同之方式製造結合有切晶片之半導體背面用膜L,例外之處為基底材料及第一壓敏性黏著層改用R-100(商標,Nitto Denko Corporation製造)。
(比較實例4)
在比較實例4中,以與實例1相同之方式製造結合有切晶片之半導體背面用膜M,例外之處為基底材料及第一壓敏性黏著層改用R-300(商標,Nitto Denko Corporation製造)。
(比較實例5)
在比較實例5中,以與實例1相同之方式製造結合有切晶片之半導體背面用膜N,例外之處為基底材料及第一壓敏性黏著層改用N100(商標,Nitto Denko Corporation製造)。
使用實例1至9及比較實例1至5之所得結合有切晶片之半導體背面用膜,進行以下評估。結果顯示於下文表1及表2中。
<量測第二壓敏性黏著層與半導體背面用膜之間的剝離強度>
將所製成之結合有切晶片之半導體背面用膜切成100×20 mm之大小。隨後,藉由在常溫下將膠帶(商標BT-315,Nitto Denko Corporation製造)附著於半導體背面用膜來強化半導體背面用膜。接著將第二壓敏性黏著層與半導體背面用膜卡緊,且使用拉伸試驗機(商標AGS-J,Shimadzu Corporation製造),在以300 mm/min剝離速度及180°剝離角分離第二壓敏性黏著層與半導體背面用膜時讀取所需之力(最大負荷,單位:N/20 mm)。
<量測第一壓敏性黏著層與第二壓敏性黏著層之間的剝離強度>
自所製成之結合有切晶片之半導體背面用膜移除半導體背面用膜,且將切晶片切成100×20 mm之大小。隨後,藉由在常溫下將膠帶(商標BT-315,Nitto Denko Corporation製造)附著於第二壓敏性黏著層表面來強化第二壓敏性黏著層。接著將第一壓敏性黏著層與第二壓敏性黏著層卡緊,且使用拉伸試驗機(商標AGS-J,Shimadzu Corporation製造),在以300 mm/min剝離速度及180°剝離角分離第一壓敏性黏著層與第二壓敏性黏著層時讀取所需之力(最大負荷,單位:N/20 mm)。
<量測SUS與第一壓敏性黏著層之間的剝離強度>
自所製成之結合有切晶片之半導體背面用膜移除第二壓敏性黏著層及半導體背面用膜,且將殘餘物切成100×20 mm之大小,接著在常溫下藉由使用2 kg輥將其附著於SUS304BA板。隨後,將第一壓敏性黏著層與SUS304BA板卡緊,且使用拉伸試驗機(商標AGS-J,Shimadzu Corporation製造),在以300 mm/min剝離速度及180°剝離角分離第一壓敏性黏著層與SUS時讀取所需之力(最大負荷,單位:N/20 mm)。
<評估切晶時之晶片污染/拾取特性的方法>
使用實例及比較實例之各結合有切晶片之半導體背面用膜,藉由實際上以如下方式切割半導體晶圓來評估切晶時之晶片污染,且隨後評估拾取特性,藉此針對各結合有切晶片之半導體背面用膜評估晶片污染及拾取效能。
藉由對Si鏡面晶圓(直徑:12吋,厚度:0.6 mm)進行背面拋光處理所製備之厚度為0.050 mm的鏡面晶圓用作工件。在自結合有切晶片之半導體背面用膜移除隔離物之後,藉由在70℃輥壓下壓力接合而將鏡面晶圓(工件)附著於半導體背面用膜,且進一步進行切晶。以全切方式進行切晶,得到10 mm2之晶片大小。此處,半導體晶圓研磨條件、附著條件、切晶條件及拾取條件如下。
(半導體晶圓研磨條件)
研磨設備:商標「DGP-8760」,DISCO Corporation製造
半導體晶圓:12吋直徑(自0.6 mm研磨背面至0.050 mm之厚度)
(附著條件)
附著設備:商標「MA-3000II」,Nitto Seiki Co.,Ltd.製造
附著速度:10 mm/min
附著壓力:0.15 MPa
附著期間之級溫:40℃
(切晶條件)
切晶設備:商標「DFD-6361」,DISCO Corporation製造
切晶環:「2-12-1」(DISCO Corporation製造)
切晶速度:30 mm/sec
切晶刀片:
Z1:「NBC-ZH203O-SE 27HCDD」,DISCO Corporation製造
切晶刀片之轉速:
Z1:40,000 rpm
Z1刀片高度:晶圓高度之一半
Z2:「NBC-ZH103O-SE 27HCBB」,DISCO Corporation製造
切晶刀片之轉速:
Z2:45,000 rpm
Z2刀片高度:第二壓敏性黏著層之中心
切割方法:步進式切割
晶圓晶片大小:10.0 mm2
(拾取條件)
拾取設備:商標「SPA-300」,Shinkawa Ltd.製造
針數:5
針型:F0.7,15°,101,350 μm
拾取速度:5 mm/sec
拾取時間:1,000 msec
拾取高度(針上推量):至多650 μm之任意高度
(評估/判定切晶時之晶片污染)
經由顯微鏡觀察藉由拾取所收集之20塊晶片每一者的四角,且當附著於晶片側面之毛邊或毛刺數為0時,將樣品判定為A;當為1至10時,判定為B;且當為11或大於11時,判定為C。
(評估/判定拾取特性)
針拾取量係以能夠拾取晶片之拾取高度來評估。當針拾取高度為0至600 μm時,將樣品判定為A,且當拾取高度超過600 μm或無法拾取晶片時,將樣品判定為B。
(結果)
如自表1及表2可見,在如在實例1至9中第一壓敏性黏著層與第二壓敏性黏著層之間的剝離強度Y大於第二壓敏性黏著層與半導體背面用膜之間的剝離強度X、剝離強度X為0.01 N/20 mm至0.2 N/20 mm、剝離強度Y為0.2 N/20 mm至10 N/20 mm且剝離強度Y與剝離強度X之比率為3至500的結合有切晶片之半導體背面用膜中,切晶特性良好,晶片污染受到抑制且拾取特性極佳。另一方面,當如在比較實例1中剝離強度X超出指定範圍時,拾取特性受損,且當如在比較實例2中上述比率超出指定範圍時,剝離強度X相對降低且就晶片污染而言之效能不良。此外,在剝離強度Y小於指定範圍且上述比率小於指定範圍的所有比較實例3至5中,基底材料與第一壓敏性黏著層之間產生分離且拾取特性受損。
雖然已參考特定實施例詳細描述了本發明,但熟習此項技術者應顯而易知在不偏離本發明之範疇的情況下可作出各種變更及修改。
本申請案係基於2010年7月29日申請的日本專利申請案第2010-170920號,該案之全部內容以引用的方式併入本文中。
1...結合有切晶片之半導體背面用膜
2...半導體背面用膜
3...切晶片
4...半導體晶圓
5...半導體晶片
6...黏附體
31...基底材料
32...壓敏性黏著層
32a...第一壓敏性黏著層
32b...第二壓敏性黏著層
33...對應於半導體晶圓附著部分之部分
51...形成於半導體晶片5之電路面一側的凸塊
61...附著於黏附體6之連接墊的結合用導電材料
圖1為顯示本發明之結合有切晶片之半導體背面用膜的一個實施例之橫截面示意圖。
圖2A至圖2D為顯示使用本發明之結合有切晶片之半導體背面用膜製造半導體裝置之方法之一個實施例的橫截面示意圖。
1...結合有切晶片之半導體背面用膜
2...半導體背面用膜
3...切晶片
31...基底材料
32...壓敏性黏著層
32a...第一壓敏性黏著層
32b...第二壓敏性黏著層
33...對應於半導體晶圓附著部分之部分

Claims (5)

  1. 一種結合有切晶片之半導體背面保護用膜,其包含:包含基底材料層、第一壓敏性黏著層及第二壓敏性黏著層依前述次序堆疊而成之切晶片,及堆疊於該切晶片之該第二壓敏性黏著層上的半導體背面保護用膜,其中該第一壓敏性黏著層與該第二壓敏性黏著層之間的剝離強度Y大於該第二壓敏性黏著層與該半導體背面保護用膜之間的剝離強度X,及其中該剝離強度X為0.01N/20mm至0.2N/20mm,且該剝離強度Y為0.2N/20mm至10N/20mm,該剝離強度Y與該剝離強度X之比率(Y/X)為3至500,該半導體背面保護用膜含有著色劑。
  2. 如請求項1之結合有切晶片之半導體背面保護用膜,其中該第二壓敏性黏著層具有10μm或大於10μm之厚度。
  3. 如請求項1之結合有切晶片之半導體背面保護用膜,其中該第二壓敏性黏著層係由紫外線可固化壓敏性黏著劑形成。
  4. 如請求項2之結合有切晶片之半導體背面保護用膜,其中該第二壓敏性黏著層係由紫外線可固化壓敏性黏著劑形成。
  5. 一種使用如請求項1至4中任一項之結合有切晶片之半導體背面保護用膜製造半導體裝置的方法,該方法包含:使半導體晶圓附著於該結合有切晶片之半導體背面保 護用膜中之該半導體背面保護用膜上,切割該半導體晶圓以形成半導體晶片,將該半導體晶片隨該半導體背面保護用膜一起自該切晶片之該壓敏性黏著層分離,及覆晶式連接該半導體晶片至黏附體上。
TW100126832A 2010-07-29 2011-07-28 結合有切晶片之半導體背面保護用膜、及製造半導體裝置之方法 TWI544049B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010170920A JP2012033637A (ja) 2010-07-29 2010-07-29 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201207081A TW201207081A (en) 2012-02-16
TWI544049B true TWI544049B (zh) 2016-08-01

Family

ID=45527156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100126832A TWI544049B (zh) 2010-07-29 2011-07-28 結合有切晶片之半導體背面保護用膜、及製造半導體裝置之方法

Country Status (5)

Country Link
US (2) US8679931B2 (zh)
JP (1) JP2012033637A (zh)
KR (1) KR20120024390A (zh)
CN (2) CN102373019B (zh)
TW (1) TWI544049B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176365A (zh) * 2011-12-22 2013-06-26 深圳富泰宏精密工业有限公司 菲林及其制作方法,应用该菲林进行遮蔽的方法
KR101411020B1 (ko) * 2011-12-29 2014-06-24 제일모직주식회사 편광판용 점착제, 이로부터 형성된 점착층을 포함하는 편광판 및 이를 포함하는 액정표시장치
TWI637439B (zh) * 2012-12-14 2018-10-01 琳得科股份有限公司 Protective film forming film
JP6180139B2 (ja) * 2013-03-11 2017-08-16 リンテック株式会社 保護膜形成用複合シートおよび保護膜形成用フィルム付チップの製造方法
JP6262717B2 (ja) * 2013-03-13 2018-01-17 リンテック株式会社 保護膜付チップの製造方法
US10030174B2 (en) 2013-03-27 2018-07-24 Lintec Corporation Composite sheet for forming protective film
JP6557912B2 (ja) 2013-08-01 2019-08-14 リンテック株式会社 保護膜形成用複合シート
KR20210130275A (ko) 2013-08-01 2021-10-29 린텍 가부시키가이샤 보호막 형성용 복합 시트
JPWO2015064574A1 (ja) * 2013-10-30 2017-03-09 リンテック株式会社 半導体接合用接着シートおよび半導体装置の製造方法
WO2015076236A1 (ja) * 2013-11-19 2015-05-28 積水化学工業株式会社 半導体接合用接着フィルム
JP6279319B2 (ja) * 2013-12-27 2018-02-14 リンテック株式会社 樹脂膜形成用複合シート
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP6272729B2 (ja) * 2014-05-16 2018-01-31 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
SG11201609543VA (en) * 2014-05-23 2016-12-29 Lintec Corp Composite sheet for forming protective film
SG11201609451VA (en) * 2014-06-10 2016-12-29 Lintec Corp Dicing sheet
WO2016027883A1 (ja) 2014-08-22 2016-02-25 リンテック株式会社 保護膜形成用シートおよび保護膜付き半導体チップの製造方法
EP3196265A4 (en) * 2015-03-04 2018-04-11 LINTEC Corporation Film-like adhesive composite sheet and method for manufacturing semiconductor device
KR102074607B1 (ko) * 2016-03-30 2020-02-06 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 장치의 제조 방법
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
JP7130490B2 (ja) * 2018-08-08 2022-09-05 日東電工株式会社 粘着テープ
JP7008164B1 (ja) 2020-07-30 2022-01-25 古河電気工業株式会社 半導体加工用テープ
JP2022089364A (ja) * 2020-12-04 2022-06-16 日東電工株式会社 粘着シート

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
EP0979852B1 (en) * 1998-08-10 2004-01-28 LINTEC Corporation A dicing tape and a method of dicing a semiconductor wafer
EP1591504B1 (en) * 2003-02-05 2012-05-23 The Furukawa Electric Co., Ltd. Pressure-sensitive adhesive tape for pasting wafer thereto
JP4171898B2 (ja) * 2003-04-25 2008-10-29 信越化学工業株式会社 ダイシング・ダイボンド用接着テープ
JP4275522B2 (ja) 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
US7101620B1 (en) * 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
JP2006261485A (ja) * 2005-03-18 2006-09-28 Renesas Technology Corp 半導体装置およびその製造方法
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4954569B2 (ja) 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
JP4769975B2 (ja) * 2006-03-29 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
KR101058659B1 (ko) * 2006-10-06 2011-08-22 스미토모 베이클리트 컴퍼니 리미티드 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
KR100963675B1 (ko) 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
KR101485612B1 (ko) * 2008-04-25 2015-01-22 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 웨이퍼용 보호 필름

Also Published As

Publication number Publication date
US20140037923A1 (en) 2014-02-06
US9050773B2 (en) 2015-06-09
CN102373019B (zh) 2015-10-14
KR20120024390A (ko) 2012-03-14
CN105219287A (zh) 2016-01-06
US8679931B2 (en) 2014-03-25
JP2012033637A (ja) 2012-02-16
TW201207081A (en) 2012-02-16
CN102373019A (zh) 2012-03-14
US20120028418A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
TWI544049B (zh) 結合有切晶片之半導體背面保護用膜、及製造半導體裝置之方法
TWI591769B (zh) 切晶帶一體型晶圓背面保護膜
US8652938B2 (en) Thermally releasable sheet-integrated film for semiconductor back surface, method of collecting semiconductor element, and method of producing semiconductor device
TWI593776B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI531632B (zh) 使用切晶帶一體型晶圓背面保護膜製造半導體器件之方法
TWI444454B (zh) 結合有切晶帶之半導體背面用膜與製造該膜之方法、及製造半導體裝置之方法
TWI591150B (zh) 切晶帶一體型晶圓背面保護膜、半導體器件之製造方法、覆晶安裝半導體器件
TWI445798B (zh) 覆晶型半導體背面用膜、半導體背面用切割帶一體膜、半導體元件之製造方法、及覆晶型半導體元件
TWI527105B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI429034B (zh) 覆晶型半導體背面用膜及其應用
TWI465543B (zh) 覆晶型半導體背面用膜及其用途
TWI670351B (zh) 切晶帶一體型半導體背面用膜、及半導體裝置之製造方法
US9761475B2 (en) Film for semiconductor device production, method for producing film for semiconductor device production, and method for semiconductor device production
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
TWI444452B (zh) 半導體背面用切割帶一體膜
TWI444453B (zh) 半導體背面保護用切割帶一體膜
JP2018019022A (ja) ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
TWI437072B (zh) 覆晶型半導體背面用膜、半導體背面用切晶帶一體膜、半導體裝置之製造方法及覆晶型半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees