CN105219287A - 半导体背面用切割带集成膜及用于生产半导体器件的方法 - Google Patents

半导体背面用切割带集成膜及用于生产半导体器件的方法 Download PDF

Info

Publication number
CN105219287A
CN105219287A CN201510586296.4A CN201510586296A CN105219287A CN 105219287 A CN105219287 A CN 105219287A CN 201510586296 A CN201510586296 A CN 201510586296A CN 105219287 A CN105219287 A CN 105219287A
Authority
CN
China
Prior art keywords
back surface
pressure sensitive
sensitive adhesive
semiconductor back
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510586296.4A
Other languages
English (en)
Inventor
浅井文辉
志贺豪士
高本尚英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105219287A publication Critical patent/CN105219287A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/06Interconnection of layers permitting easy separation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101Cleaning the bump connector, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明涉及半导体背面用切割带集成膜及用于生产半导体器件的方法。本发明涉及一种半导体背面用切割带集成膜,其包括:包含依次堆叠的基材层、第一压敏粘合剂层和第二压敏粘合剂层的切割带,和堆叠在切割带的第二压敏粘合剂层上的半导体背面用膜,其中第一压敏粘合剂层与第二压敏粘合剂层之间的剥离强度Y大于第二压敏粘合剂层与半导体背面用膜间的剥离强度X,和其中剥离强度X为0.01-0.2N/20mm,和剥离强度Y为0.2-10N/20mm。

Description

半导体背面用切割带集成膜及用于生产半导体器件的方法
本申请是申请日为2011年7月29日、申请号为201110216966.5、发明名称为“半导体背面用切割带集成膜及用于生产半导体器件的方法”的中国专利申请的分案申请。
技术领域
本发明涉及半导体背面用切割带集成膜和生产半导体器件的方法。所述半导体背面用膜用于保护半导体元件如半导体芯片的背面和用于增强其强度。
背景技术
近来,日益要求半导体器件及其封装的薄型化和小型化。因此,作为半导体器件及其封装,已经广泛地利用其中通过倒装芯片接合将半导体元件例如半导体芯片安装(倒装芯片连接)于基板上的倒装芯片型半导体器件。在此类倒装芯片连接中,将半导体芯片以该半导体芯片的电路面与基板的电极形成面相对的形式固定至基板。在此类半导体器件等中,可以存在半导体芯片的背面用保护膜保护以防止半导体芯片损坏等的情况(参见,专利文献1至2)。
然而,为采用上述保护膜保护半导体芯片的背面,必须新增加将保护膜粘附至在切割步骤中得到的半导体芯片背面的步骤。结果,步骤数量增加,这导致生产成本等升高。
专利文献1:JP-A-2008-166451
专利文献2:JP-A-2008-006386
为尝试降低生产成本,本发明人开发了半导体背面用切割带集成膜,并基于其提交了专利申请(在本申请提交时尚未公开以供公众查阅)。这类半导体背面用切割带集成膜要求保证在切割步骤中半导体背面用膜对半导体晶片良好的粘合力。另一方面,要求支持半导体背面用膜的切割带满足对环框良好的保持力,对半导体背面用膜良好的粘附以防止通过切割而各片化的半导体芯片的飞散,和通过防止切割期间产生的切割屑粘贴至具有粘附至其的半导体背面用膜的半导体芯片的低污染。
此外,在切割步骤的下一步骤的拾取步骤中,还要求支持半导体背面用膜的切割带即使在拾取步骤中在延伸时也不会产生基材的破裂、破损或塑性变形等,并还显示良好的剥离性,以使得切割后的半导体芯片能够与半导体背面用膜一起从切割带分离。
然而,以平衡的方式实现这些特性却并非易事。特别是近来出于获得高容量的目的,半导体芯片的厚度减少和面积增大,使切割带难以满足各种要求。即,切割带几乎不能对对应于诸多要求特性的单独功能均作出响应,从而不能以平衡的方式发挥所述要求的特性。
发明内容
本发明的一个目的在于提供半导体背面用切割带集成膜,其即使当半导体晶片薄时,也能保证在以下特征之间的优良平衡:在切割薄工件期间的保持力,使通过切割得到的半导体芯片与半导体背面用膜一起分离时的剥离性,和使得切割屑免于粘贴至分离的具有半导体背面用膜的半导体芯片的低污染,另外可防止器件芯片因切割期间半导体背面用膜剥离导致的污染;以及本发明提供通过使用半导体背面用切割带集成膜制造半导体器件的方法。
作为为解决上述问题而进行的深入研究的结果,本发明人已经发现,当采用以下结构时可提供半导体背面用切割带集成膜,其以平衡的方式结合了切割时的保持力和低污染与拾取时的易于剥离性。基于该发现,完成了本发明。
即,本发明提供半导体背面用切割带集成膜(以下称作“集成带”),其包括:包含依次堆叠的基材层、第一压敏粘合剂层和第二压敏粘合层的切割带,和在切割带的第二压敏粘合剂层上堆叠的半导体背面用膜,其中第一压敏粘合剂层与第二压敏粘合剂层间的剥离强度Y大于第二压敏粘合剂层与半导体背面用膜间的剥离强度X,和其中剥离强度X为0.01-0.2N/20mm,和剥离强度Y为0.2-10N/20mm。
在上述集成膜中,采用包含不同压敏粘合力的层的双层结构作为压敏粘合剂层,第一压敏粘合剂层与第二压敏粘合剂层间的剥离强度Y大于第二压敏粘合剂层与半导体背面用膜间的剥离强度X,并将剥离强度X和Y设定在预定范围内。这里,如果采用作为具有大剥离强度的层的单层作为压敏粘合剂层,则切割时半导体晶片的保持力是足够的,但压敏粘合剂层与半导体背面用膜间的剥离强度变为过高,由此劣化拾取性。另一方面,如果采用作为具有小剥离强度的层的单层作为压敏粘合剂层,则拾取性良好,但在切割时半导体晶片的保持力下降,这会使得芯片飞散,半导体背面用膜从压敏粘合剂层分离(剥离),剥离部分与刮板间过度摩擦或振动,和因过度摩擦或振动导致的半导体芯片污染。在上述集成膜中,分步设定各层的剥离强度,以使得第一压敏粘合剂层与第二压敏粘合层间的剥离强度Y大于第二压敏粘合层与半导体背面用膜间的剥离强度X,从而可以平衡的方式发挥切割时的保持力和抗污染性以及拾取时的易于剥离性。
此外,在上述集成膜中,将剥离强度X设定为0.01-0.2N/20mm,以使得不仅能够充分保证切割时的保持力,而且不允许切割期间半导体背面用膜的剥离,使其能够充分防止半导体芯片污染,同时可增强拾取时的易于剥离性。
另外,在上述集成膜中,将剥离强度Y设定为0.2-10N/20mm,以使得能够增强切割时对切割环的粘附,和不仅能够充分保证半导体晶片的保持力,而且能够防止因第一压敏粘合剂层与第二压敏粘合剂层间的分离导致的第二压敏粘合层的压敏粘合剂转移(粘合剂残余)至半导体背面用膜。
剥离强度Y与剥离强度X之比(Y/X)优选为3-500。当该比例为3-500时,剥离强度Y与剥离强度X可变为处于类似的程度上。因此,不仅能够防止第二压敏粘合剂层与半导体背面用膜间的分离,而且还能防止第一压敏粘合剂层与第二压敏粘合剂层间的分离,所述分离会导致第二压敏粘合剂层对于半导体背面用膜的粘合剂残余。另外,可防止因相对过小的剥离强度X导致的半导体背面用膜在切割期间发生剥离,和防止导致半导体芯片的污染。
优选第一压敏粘合剂层的厚度为10μm以上。在此情况下,可增强第一压敏粘合剂层对环框的紧密粘合性。
第二压敏粘合剂层优选由紫外线固化型压敏粘合剂形成。由于该结构,可具体地并容易地获得本发明中限定的剥离强度X和Y的关系。
本发明还提供采用上述半导体背面用切割带集成膜生产半导体器件的方法,所述方法包括:将半导体晶片粘贴至半导体背面用切割带集成膜的半导体背面用膜上,切割半导体晶片以形成半导体芯片,将半导体芯片与半导体背面用膜一起从切割带的压敏粘合剂层分离,并倒装芯片连接半导体芯片至被粘物上。
在上述方法中,将半导体背面用切割带集成膜粘贴至半导体晶片的背面,从而不需要仅粘附半导体背面用膜的步骤(半导体背面用膜的粘附步骤)。此外,在半导体晶片切割或拾取通过切割形成的半导体芯片期间,采用半导体背面用膜保护半导体晶片或半导体芯片背面,从而可防止损坏等。此外,由于集成膜的使用,可容易并有效地实施切割步骤和拾取步骤。反过来,可以提高的生产率生产倒装芯片半导体器件。
根据本发明的半导体背面用切割带集成膜,一体化形成倒装芯片半导体背面用膜和切割带,由此集成膜还可用于切割半导体晶片以生产半导体元件的切割步骤中和后续拾取步骤中。结果,不需要仅粘附半导体背面用膜的步骤(半导体背面用膜的粘附步骤)。此外,将压敏粘合剂层配置为包含不同压敏粘合力的层的两层结构,各半导体背面用膜与第二压敏粘合剂层间的剥离强度以及第一压敏粘合剂层与第二压敏粘合剂层间的剥离强度均设定为预定关系,以使得能够同时实现在后续切割步骤中增强的半导体晶片的保持力和半导体芯片的低污染,以及在拾取步骤中的易于剥离性,这两个步骤可简便并有效地实施。另外,将半导体背面用膜粘贴至半导体晶片的背面或通过切割形成的半导体元件的背面上,从而可有效保护半导体晶片或半导体元件,并抑制或防止半导体元件的损坏。此外,将半导体元件结合于基板等上后,半导体背面用膜不仅能发挥保护半导体元件背面的功能,而且还表现出良好的激光标识性,和可增强半导体元件的判别等。
根据本发明的半导体器件生产方法,由于使用了上述集成膜,可充分发挥切割步骤中半导体晶片的保持力,和可防止因半导体表面用膜剥离导致的半导体芯片污染。此外,在拾取时,可容易地实施半导体芯片和半导体背面用膜的一体化分离,同时,可防止第二压敏粘合剂层对于半导体背面用膜的粘合剂残余(粘合剂转移)。以此方式,根据本发明的生产方法,可良好地平衡切割步骤和拾取步骤中需要的矛盾功能(这通常难以实现),并可有效地生产半导体器件。此外,将半导体背面用切割带集成膜粘贴至半导体晶片的背面,从而不需要仅粘附半导体背面用膜的步骤。另外,在切割半导体晶片或拾取由切割形成的半导体芯片期间,采用半导体背面用膜保护半导体晶片或半导体芯片背面,从而可防止损坏等。基于这些原因,可有效地生产具有良好激光标识性和对半导体晶片的良好的粘合性的倒装芯片半导体器件同时提高生产率。
附图说明
图1为显示本发明的半导体背面用切割带集成膜的一个实施方案的截面示意图。
图2A-2D为显示采用本发明的半导体背面用切割带集成膜来生产半导体器件的方法的一个实施方案的截面示意图。
附图标记说明
1半导体背面用切割带集成膜
2半导体背面用膜
3切割带
31基材
32压敏粘合剂层
32a第一压敏粘合剂层
32b第二压敏粘合剂层
33对应于半导体晶片粘合部分的部分
4半导体晶片
5半导体芯片
51在半导体芯片5的电路面侧上形成的凸块
6被粘物
61粘合至被粘物6的连接垫的连结用导电性材料
具体实施方式
参考图1描述本发明的实施方案,但本发明不限于这些实施方案。图1是显示根据本发明的半导体背面用切割带集成膜的一个实施方案的截面示意图。此外,在本说明书的图中,未给出对说明不必要的部分,存在放大、缩小等显示的部分,以使得易于说明。
(半导体背面用切割带集成膜)
如图1所示,半导体背面用切割带集成膜1(以下有时也称作“集成膜”、“切割带集成半导体背面保护膜”、“具有切割带的半导体背面用膜”或“具有切割带的半导体背面保护膜”)包括含有在基材31上的压敏粘合剂层32的切割带3,和在压敏粘合剂层上设置的半导体背面用膜2(以下有时称作“半导体背面保护膜”)。压敏粘合剂层32自基材31侧包括第一压敏粘合剂层32a和第二压敏粘合剂层32b(以下,第一压敏粘合剂层和第二压敏粘合剂层有时统称为压敏粘合剂层)。
此外,本发明的半导体背面用切割带集成膜可具有图1所示的结构,其中第二压敏粘合剂层32b在大于对应于半导体背面用膜2的粘合部分的部分33,并小于切割带3的压敏粘合剂层32上的第一压敏粘合剂层32a的全部表面的部分上形成,可以具有其中第二压敏粘合剂层32b仅在对应于半导体背面用膜2的粘合部分的部分33中形成的结构,或可具有其中在第一压敏粘合剂层32a的全部表面上形成第二压敏粘合剂层32b的结构。此外,半导体背面用膜2的表面(粘贴至晶片背面的侧上的表面)可采用隔离膜等保护,直至所述膜粘贴至晶片背面。
在本发明的集成膜1中,压敏粘合剂层32作为包含第一压敏粘合剂层32a和第二压敏粘合剂层32b的两层结构形成,将第一压敏粘合剂层32a与第二压敏粘合剂层32b间的剥离强度Y,设定为大于第二压敏粘合剂层32b与半导体背面用膜2间的剥离强度X。如果采用作为具有大剥离强度的层的单层作为压敏粘合剂层,则切割时半导体晶片的保持力足够,但压敏粘合剂层与半导体背面用膜间的剥离强度变为过高,由此劣化拾取性。另一方面,如果采用作为具有小剥离强度的层的单层作为压敏粘合剂层,则拾取性良好,但切割时半导体晶片的保持力下降,这会使得芯片飞散,半导体背面用膜从压敏粘合剂层上分离(剥离),剥离部分与刮板间过度摩擦或振动,和因过度摩擦或振动导致半导体芯片污染。在上述集成膜中,分步设定各层的剥离强度,以使得第一压敏粘合剂层32a与第二压敏粘合剂层32b间的剥离强度Y大于第二压敏粘合剂层32b与半导体背面用膜2间的剥离强度X,从而可以平衡的方式发挥切割时的保持力和抗污染性,以及拾取时的易于剥离性。
剥离强度X为0.01-0.2N/20mm,优选0.02-0.18N/20mm,更优选0.04-0.15N/20mm。采用在该范围内的剥离强度X,不仅能够充分保证切割时的保持力,而且不允许切割期间半导体背面用膜的剥离,使得能够充分防止半导体芯片污染,同时可增强拾取时的易于剥离性。
剥离强度Y为0.2-10N/20mm,优选0.3-8N/20mm,更优选0.5-6N/20mm。采用在该范围内的剥离强度Y,能够增强切割时对环框的紧密粘合性,不仅能够充分保证半导体晶片的保持力,而且还能防止第二压敏粘合剂层的压敏粘合剂因第一压敏粘合剂层与第二压敏粘合剂层间分离而转移(粘合剂残余)至半导体背面用膜。
对剥离强度Y与剥离强度X之比(Y/X)没有特别限制,只要能够得到本发明的效果即可,但该比例优选3-500,更优选4-400,还更优选5-300。采用该范围内的比例,剥离强度Y与剥离强度X可变为处于相似程度上。因此,不仅可防止第二压敏粘合剂层与半导体背面用膜间的分离,而且可防止第一压敏粘合剂层与第二压敏粘合剂层间的分离,所述分离会导致粘合剂残余等由第二压敏粘合剂层至半导体背面用膜。另外,可防止因相对过小的剥离强度X导致的半导体背面用膜在切割期间发生剥离,和防止导致半导体芯片的污染。
本发明中限定的剥离强度X与Y的关系可通过常规已知方法调节。其实例包括通过采用活性能量射线如紫外线固化的压敏粘合剂来调节第一和第二压敏粘合剂层之一或其两者的固化度的方法,通过改变用于压敏粘合剂层的压敏粘合剂的组成来调节压敏粘合力(模量)的方法,应用能够调节对压敏粘合剂层表面的剥离性的表面处理或层的方法,及其组合。这些方法中,考虑到易于调节剥离强度,优选通过采用活性能量射线固化的压敏粘合剂来调节固化度的方法。
(半导体背面用膜)
半导体背面用膜2具有膜形状。半导体背面用膜2在半导体背面用切割带集成膜作为产物的实施方案中通常处于未固化状态(包括半固化状态),且可在半导体背面用切割带集成膜粘贴至半导体晶片之后热固化。
优选地,半导体背面用膜2至少由热固性树脂形成,更优选至少由热固性树脂和热塑性树脂形成。当半导体背面用膜2至少由热固性树脂形成时,所述膜可有效地显示其粘合功能。
热塑性树脂的实例包括天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、乙烯-醋酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热固性聚酰亚胺树脂、聚酰胺树脂如6-尼龙和6,6-尼龙、苯氧基树脂、丙烯酸类树脂、饱和聚酯树脂如PET(聚对苯二甲酸乙二醇酯)或PBT(聚对苯二甲酸丁二醇酯)、聚酰胺酰亚胺树脂或氟树脂。所述热塑性树脂可单独或两种以上组合采用。这些热塑性树脂中,特别优选包含少量离子杂质,具有高耐热性并能够保证半导体元件可靠性的丙烯酸类树脂。
对丙烯酸类树脂没有特别限制,其实例包括含有一种或两种以上具有30以下个碳原子,优选4-18个碳原子,更优选6-10个碳原子,特别是8或9个碳原子的直链或支化烷基的甲基丙烯酸或丙烯酸的酯作为组分的聚合物。即,在本发明中,丙烯酸类树脂具有宽泛的含义,其还包括甲基丙烯酸酯。烷基的实例包括甲基、乙基、丙基、异丙基、正丁基、叔丁基、异丁基、戊基、异戊基、己基、庚基、2-乙基己基、辛基、异辛基、壬基、异壬基、癸基、异癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基和十八烷基。
此外,形成丙烯酸类树脂的其它单体(除烷基为具有30个以下碳原子的烷基的丙烯酸或甲基丙烯酸的烷基酯以外的单体)没有特别限制,其实例包括含羧基单体,如丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸和巴豆酸;酸酐单体,如马来酸酐和衣康酸酐;含羟基单体,如(甲基)丙烯酸2-羟乙酯、(甲基)丙烯酸2-羟丙酯、(甲基)丙烯酸4-羟丁酯、(甲基)丙烯酸6-羟己酯、(甲基)丙烯酸8-羟辛酯、(甲基)丙烯酸10-羟癸酯、(甲基)丙烯酸12-羟基月桂酯和甲基丙烯酸(4-羟甲基环己)酯;含磺酸基的单体,例如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺酸丙酯和(甲基)丙烯酰氧基萘磺酸;和含磷酸基单体,如2-羟乙基丙烯酰基磷酸酯。就此而言,(甲基)丙烯酸意指丙烯酸和/或甲基丙烯酸,(甲基)丙烯酸酯意指丙烯酸酯和/或甲基丙烯酸酯,(甲基)丙烯酰意指丙烯酰和/或甲基丙烯酰等,其适用于整篇说明书中。
此外,除环氧树脂和酚醛树脂以外,热固性树脂的实例还包括氨基树脂、不饱和聚酯树脂、聚氨酯树脂、硅酮树脂和热固性聚酰亚胺树脂。热固性树脂可单独或两种以上组合使用。作为热固性树脂,仅包含少量腐蚀半导体元件的离子杂质的环氧树脂是适当的。此外,适当使用酚醛树脂作为环氧树脂的固化剂。
对环氧树脂没有特别限制,可使用例如双官能环氧树脂或多官能环氧树脂,如双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、溴化双酚A型环氧树脂、氢化双酚A型环氧树脂、双酚AF型环氧树脂、联苯型环氧树脂、萘型环氧树脂、芴型环氧树脂、苯酚酚醛清漆型环氧树脂、邻甲酚酚醛清漆型环氧树脂、三羟基苯甲烷型环氧树脂和四苯酚乙烷型环氧树脂或环氧树脂如乙内酰脲型环氧树脂、三缩水甘油基异氰脲酸酯型环氧树脂或缩水甘油基胺型环氧树脂。
作为环氧树脂,在上述列举的那些中,优选酚醛清漆型环氧树脂、联苯型环氧树脂、三羟基苯甲烷型环氧树脂和四苯酚乙烷型环氧树脂。这是因为这些环氧树脂与作为固化剂的酚醛树脂具有高反应性,并且耐热性等优异。
此外,上述酚醛树脂起到环氧树脂固化剂的作用,其实例包括酚醛清漆型酚醛树脂,例如苯酚酚醛清漆树脂、苯酚芳烷基树脂、甲酚酚醛清漆树脂、叔丁基苯酚酚醛清漆树脂和壬基苯酚酚醛清漆树脂;甲阶型酚醛树脂;和聚氧化苯乙烯,例如聚对氧化苯乙烯。所述酚醛树脂可单独或两种以上组合使用。这些酚醛树脂中,特别优选苯酚酚醛清漆树脂和苯酚芳烷基树脂。这是因为能够改进半导体器件的连接可靠性。
环氧树脂与酚醛树脂的混合比优选使得例如酚醛树脂中的羟基为0.5至2.0当量,基于每当量环氧树脂组分中的环氧基团。更优选0.8至1.2当量。即,当混合比变为在该范围之外时,固化反应不能充分进行,环氧树脂固化产物的特性趋于劣化。
热固性树脂的含量优选为相对半导体背面用膜2中全部树脂组分为5重量%-90重量%,更优选10重量%-85重量%,甚至更优选15重量%-80重量%。当含量为5重量%以上时,则可容易地将热固性收缩控制为2体积%以上。另外,在热固化所述包封树脂中,可将半导体背面用膜2充分热固化,以能够确实粘合并固定至半导体元件背面上,以给出不存在剥离失效的倒装芯片型半导体器件。另一方面,当含量为90重量%以下时,则可防止所述封装(PKG,倒装芯片型半导体器件)翘曲。
没有特别限定,用于环氧树脂和酚醛树脂的热固化促进催化剂可从已知的热固化促进催化剂中适当地选择。本文中,可将一种或多种热固化促进催化剂单独或组合使用。作为热固化促进催化剂,可使用例如胺类固化促进催化剂、磷类固化促进催化剂、咪唑类固化促进催化剂、硼类固化促进催化剂或磷-硼类固化促进催化剂。
半导体背面用膜特别适当由包含环氧树脂和酚醛树脂的树脂组合物,或包含环氧树脂、酚醛树脂和丙烯酸类树脂的树脂组合物形成。由于这些树脂仅含少量离子杂质并具有高耐热性,从而可保证半导体元件的可靠性。
半导体背面用膜2对半导体晶片背面(非电路形成面)具有粘合性(紧密粘合性)是重要的。半导体背面用膜2可例如由包含环氧树脂作为热固性树脂组分的树脂组合物形成。在其中半导体背面用膜2预先固化至一定程度的情况下,在其制备中,优选添加能够与作为交联剂的聚合物分子链末端的官能团等反应的多官能化合物。从而,可增强高温下的粘合剂特性,和可实现膜耐热性的改进。
半导体背面用膜对半导体晶片的粘合力(23℃,180度剥离角,300mm/min剥离速率)优选在0.5N/20mm-15N/20mm,更优选0.7N/20mm-10N/20mm的范围内。当粘合力为至少0.5N/20mm时,则所述膜可以优异的粘合性粘贴至半导体晶片和半导体元件,并且免于膜溶胀等粘合失效。另外,在半导体晶片切割中,可防止芯片飞散。另一方面,当粘合力为至多15N/20mm时,则便于从切割带剥离。
对交联剂没有特别限制,可使用已知的交联剂。具体地,不仅可提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂,而且还可提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等。作为交联剂,异氰酸酯类交联剂或环氧类交联剂是适当的。所述交联剂可单独或以两种以上组合的方式使用。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯,如1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯和1,6-六亚甲基二异氰酸酯;脂环族多异氰酸酯,如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化亚甲苯基二异氰酸酯和氢化亚二甲苯基二异氰酸酯;和芳香族多异氰酸酯,如2,4-亚甲苯基二异氰酸酯、2,6-亚甲苯基二异氰酸酯、4,4’-二苯基甲烷二异氰酸酯和亚二甲苯基二异氰酸酯。另外,还可使用三羟甲基丙烷/亚甲苯基二异氰酸酯三聚体加合物[商品名“COLONATEL”,由NipponPolyurethaneIndustryCo.,Ltd.制造]和三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATEHL”,由NipponPolyurethaneIndustryCo.,Ltd.制造]等。此外,环氧类交联剂的实例包括N,N,N’,N’-四缩水甘油基-间-二甲苯二胺、二缩水甘油基苯胺、1,3-双(N,N-缩水甘油基氨甲基)环己烷、1,6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油基酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚以及分子中具有两个或多个环氧基的环氧类树脂。
对交联剂的使用量没有特别限制,可取决于交联度适当地选择。具体地说,优选基于100重量份聚合物组分(特别地,在分子链末端具有官能团的聚合物),交联剂的使用量通常为7重量份以下(例如0.05-7重量份)。当基于100重量份聚合物组分,交联剂的量大于7重量份时,粘合力下降,从而该情况是不优选的。基于改进内聚力的观点,基于100重量份聚合物组分,交联剂的量优选0.05重量份以上。
在本发明中,还可通过电子束或紫外光等照射实施交联处理,代替使用交联剂或与交联剂一起使用。
优选将半导体背面用膜着色。从而,可显示优异的激光标识性和优异的外观性,且变得能够使半导体器件具有增值的外观性。如上所述,由于半导体背面用着色膜具有优异的标识性,因此可利用各种标识法如印刷法和激光标识法,通过半导体背面用膜实施标识,以赋予各种信息如文字信息和图形信息至半导体元件或使用半导体元件的半导体器件的非电路侧的面上。特别地,通过控制着色的颜色,变得能够观察通过优良可视性地标识而赋予的信息(例如,文字信息和图形信息)。此外,当将半导体背面用膜着色时,切割带和半导体背面用膜可容易地彼此区分,因而可提高加工性等。另外,例如,作为半导体器件,可以通过使用不同的颜色分类其产物。在将半导体背面用膜着色的情况(该膜既不是无色的也不是透明的情况)下,通过着色显示的颜色没有特别限定,但例如优选暗色如黑色、蓝色或红色,黑色是特别适合的。
在本实施方案中,暗色基本上是指在L*a*b*颜色空间中定义的L*为60以下(0-60),优选50以下(0-50),更优选40以下(0-40)的暗色。
此外,黑色基本上是指在L*a*b*颜色空间中定义的L*为35以下(0-35),优选30以下(0-30),更优选25以下(0-25)的黑色系颜色。就此而言,在黑色中,在L*a*b*颜色空间中定义的各a*和b*可根据L*值适当地选择。例如,a*和b*两者均在优选-10~10,更优选-5~5,进一步优选-3~3(特别为0或约0)的范围内。
在本实施方案中,在L*a*b*颜色空间中定义的L*、a*和b*可通过采用色差仪(商品名“CR-200”,由MinoltaLtd制造;色差仪)的测量来确定。L*a*b*颜色空间为由国际照明委员会(CommissionInternationaledel’Eclairage)(CIE)在1976年建议的颜色空间,是指称作CIE1976(L*a*b*)颜色空间的颜色空间。此外,L*a*b*颜色空间定义于日本工业标准(JapaneseIndustrialStandards)的JISZ8729中。
在半导体背面用膜着色时,可根据目标颜色使用着色剂(着色试剂)。作为这类着色剂,可适当地使用各种暗色着色剂,如黑色着色剂、蓝色着色剂和红色着色剂,并且黑色着色剂是更合适的。所述着色剂可以是任意颜料和染料。着色剂可单独或两种以上组合使用。就此而言,作为染料,可使用任意形式的染料,如酸性染料、反应性染料、直接染料、分散染料和阳离子染料。此外,还关于颜料,对其形式没有特别限制,可在已知颜料中适当地选择和使用。
特别地,当使用染料作为着色剂时,染料变为处于通过溶解于半导体背面用膜中而均匀或几乎均匀分散的状态下,从而可容易地生产具有均匀或几乎均匀的着色密度的半导体背面用膜(结果,半导体背面用切割带集成膜)。因此,当使用染料作为着色剂时,半导体背面用切割带集成膜中的半导体背面用膜可具有均匀或几乎均匀的着色密度,并可增强标识性和外观性。
对黑色着色剂没有特别限制,可例如适当地选自无机黑色颜料和黑色染料。此外,黑色着色剂可以是其中混合了青色着色剂(蓝-绿着色剂)、品红着色剂(红-紫着色剂)和黄色着色剂(黄色着色剂)的着色剂混合物。所述黑色着色剂可单独或两种以上组合使用。当然,黑色着色剂可与除黑色以外颜色的着色剂组合使用。
黑色着色剂的具体实例包括炭黑(如炉黑、槽黑、乙炔黑、热裂炭黑或灯黑)、石墨、氧化铜、二氧化锰、偶氮型颜料(如偶氮甲碱偶氮黑)、苯胺黑、苝黑、钛黑、花青黑、活性炭、铁素体(如非磁性铁素体或磁性铁素体)、磁铁矿、氧化铬、氧化铁、二硫化钼、铬配合物、复合氧化物型黑色颜料和蒽醌型有机黑色颜料。
在本发明中,作为黑色着色剂,还可使用黑色染料,如C.I溶剂黑3、7、22、27、29、34、43、70,C.I.直接黑17、19、22、32、38、51、71,C.I.酸性黑1、2、24、26、31、48、52、107、109、110、119、154和C.I.分散黑1、3、10、24;和黑色颜料,如C.I.颜料黑1、7等。
作为这类黑色着色剂,例如可商购获得商品名“OilBlackBY”、商品名“OilBlackBS”、商品名“OilBlackHBB”、商品名“OilBlack803”、商品名“OilBlack860”、商品名“OilBlack5970”、商品名“OilBlack5906”和商品名“OilBlack5905”等(由OrientChemicalIndustriesCo.,Ltd.制造)。
除黑色着色剂以外的着色剂实例包括青色着色剂、品红色着色剂和黄色着色剂。青色着色剂的实例包括青色染料,如C.I.溶剂蓝25、36、60、70、93、95;C.I.酸性蓝6和45;青色颜料,如C.I.颜料蓝1、2、3、15、15:1、15:2、15:3、15:4、15:5、15:6、16、17、17:1、18、22、25、56、60、63、65、66;C.I.瓮蓝4、60;和C.I.颜料绿7。
此外,在品红色着色剂中,品红色染料的实例包括C.I.溶剂红1、3、8、23、24、25、27、30、49、52、58、63、81、82、83、84、100、109、111、121、122;C.I.分散红9;C.I.溶剂紫8、13、14、21、27;C.I.分散紫1;C.I.碱性红1、2、9、12、13、14、15、17、18、22、23、24、27、29、32、34、35、36、37、38、39、40;C.I.碱性紫1、3、7、10、14、15、21、25、26、27和28。
在品红色着色剂中,品红色颜料的实例包括C.I.颜料红1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、21、22、23、30、31、32、37、38、39、40、41、42、48:1、48:2、48:3、48:4、49、49:1、50、51、52、52:2、53:1、54、55、56、57:1、58、60、60:1、63、63:1、63:2、64、64:1、67、68、81、83、87、88、89、90、92、101、104、105、106、108、112、114、122、123、139、144、146、147、149、150、151、163、166、168、170、171、172、175、176、177、178、179、184、185、187、190、193、202、206、207、209、219、222、224、238、245;C.I.颜料紫3、9、19、23、31、32、33、36、38、43、50;C.I.瓮红1、2、10、13、15、23、29和35。
此外,黄色着色剂的实例包括黄色染料,如C.I.溶剂黄19、44、77、79、81、82、93、98、103、104、112和162;黄色颜料,如C.I.颜料橙31、43;C.I.颜料黄1、2、3、4、5、6、7、10、11、12、13、14、15、16、17、23、24、34、35、37、42、53、55、65、73、74、75、81、83、93、94、95、97、98、100、101、104、108、109、110、113、114、116、117、120、128、129、133、138、139、147、150、151、153、154、155、156、167、172、173、180、185、195;C.I.瓮黄1、3和20。
各种着色剂如青色着色剂、品红色着色剂和黄色着色剂可分别单独或两种以上组合使用。就此而言,在使用各种着色剂如青色着色剂、品红色着色剂和黄色着色剂的两种以上的情况下,对这些着色剂的混合比(或共混比)没有特别限制,可根据各着色剂的种类和目标颜色等适当地选择。
在着色半导体背面用膜2的情况下,对着色形式没有特别限制。半导体背面用膜可以是例如添加有着色剂的单层膜状制品。此外,该膜可为至少将至少由热固性树脂组分形成的树脂层与着色剂层层压的层压膜。就此而言,在半导体背面用膜2为树脂层和着色剂层的层压膜的情况下,以层压形式的半导体背面用膜2优选具有树脂层/着色剂层/树脂层的层压形式。在此情况下,在着色剂层两侧的两个树脂层可以是具有相同组成的树脂层,或可以是具有不同组成的树脂层。
向半导体背面用膜2中,可根据需要适当地共混其它添加剂。其它添加剂的实例除了填料、阻燃剂、硅烷偶联剂和离子捕集剂之外,还包括增量剂、防老剂、抗氧化剂和表面活性剂。
填料可以是任意无机填料和有机填料,但无机填料是适当的。通过共混填料如无机填料,可实现赋予半导体背面用膜以导电性、改进导热性和控制弹性模量等。就此而言,半导体背面用膜2可以是导电性或非导电性的。无机填料的实例包括由以下组成的各种无机粉末:二氧化硅、粘土、石膏、碳酸钙、硫酸钡、氧化铝、氧化铍、陶瓷如碳化硅和氮化硅、金属或合金如铝、铜、银、金、镍、铬、铅、锡、锌、钯,和焊料及碳等。填料可以单独使用或以两种以上的组合使用。特别地,填料适当地为二氧化硅,更适当地为熔融二氧化硅。无机填料的平均粒径优选在0.1μm-80μm范围内。无机填料的平均粒径可通过激光衍射型粒度分布测量设备测量。
填料(特别是无机填料)的共混量基于100重量份有机树脂组分,优选为80重量份以下(0重量份-80重量份),更优选0重量份-70重量份。
阻燃剂的实例包括三氧化锑、五氧化锑和溴化环氧树脂。阻燃剂可单独或两种以上组合使用。硅烷偶联剂的实例包括β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧丙基三甲氧基硅烷和γ-环氧丙氧丙基甲基二乙氧基硅烷。硅烷偶联剂可单独或两种以上组合使用。离子捕捉剂的实例包括水滑石和氢氧化铋。离子捕捉剂可单独或两种以上组合使用。
半导体背面用膜2例如可通过利用包括以下步骤的常规使用方法形成:将热固性树脂例如环氧树脂和如果必要的热塑性树脂如丙烯酸类树脂以及任选的溶剂和其它添加剂混合从而制备树脂组合物,接着将其成形为膜状层。具体地,作为半导体背面用膜的膜状层(粘合剂层)例如能够通过以下方法形成:包括将树脂组合物施涂至切割带的压敏粘合剂层32上的方法;或包括将树脂组合物施涂至适当的隔离膜(例如,剥离纸)上以形成树脂层(或粘合剂层),然后将其转移(转换)至压敏粘合剂层32上的方法;等等。就此而言,树脂组合物可为溶液或分散液。
此外,在半导体背面用膜2由包含热固性树脂组分如环氧树脂的树脂组合物形成的情况下,在将半导体背面用膜施用至半导体晶片之前的阶段,该膜处于热固性树脂组分未固化或部分固化的状态。在该情况下,在将其施用至半导体晶片之后(具体地,通常,在当包封材料在倒装芯片结合步骤中固化时),半导体背面用膜中的热固性树脂组分完全或几乎完全固化。
如上所述,由于即使当半导体背面用膜2包含热固性树脂组分时,该膜也处于热固性树脂组分未固化或部分固化的状态,因此半导体背面用膜的凝胶分数没有特别限定,但例如适当地选自50重量%以下(0-50重量%),优选30重量%以下(0-30重量%)和特别优选10重量%以下(0-10重量%)的范围内。半导体背面用膜的凝胶分数可通过以下测量方法测量。
<凝胶分数测量法>
从半导体背面用膜2取样约0.1g样品,并精确称重(样品重量),将样品包裹于网型片(mesh-typesheet)中后,将其在室温下浸入约50mL甲苯中1周。此后,从甲苯中取出溶剂不溶物(网型片中的内容物),并在130℃下干燥约2小时,称重干燥后的溶剂不溶物(浸渍和干燥后的重量),然后根据以下表达式(a)计算凝胶分数(重量%)。
凝胶分数(重量%)=[(浸渍和干燥后的重量)/(样品重量)]×100(a)
半导体背面用膜的凝胶分数能够通过树脂组分的种类和含量、交联剂的种类和含量以及除此之外的加热温度和加热时间等来控制。
在本发明中,在半导体背面用膜为由包含热固性树脂如环氧树脂的树脂组合物形成的膜状制品的情况下,可有效地表现出对半导体晶片的紧密粘合性。
此外,由于在半导体晶片的切割步骤中使用切割水,半导体背面用膜吸收水分,从而在一些情况下具有常规状态以上的水分含量。当在仍维持此类高水分含量下进行倒装芯片接合时,水蒸气残留在半导体背面用膜和半导体晶片或其加工体(半导体)之间的粘合界面处,并且在一些情况下产生浮起。因此,通过构成半导体背面用膜为将具有高透湿性的芯材料设置于其各表面上的构造,水蒸气扩散,由此可以避免此类问题。从该观点,其中半导体背面用膜形成于芯材料的一面或两面的多层结构可用作半导体背面用膜。芯材料的实例包括膜(例如,聚酰亚胺膜、聚酯膜、聚对苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、用玻璃纤维或塑料无纺纤维增强的树脂基板、硅基板和玻璃基板。
对半导体背面用膜2的厚度(在层压膜的情况下的总厚度)没有特别限制,但可例如在约2μm-200μm范围内适当地选择。此外,厚度优选约4μm-160μm,更优选约6μm-100μm,特别优选约10μm-80μm。
半导体背面用膜2在23℃下在未固化状态时的拉伸贮能弹性模量优选为1GPa以上(例如,1GPa-50GPa),更优选2GPa以上,特别地3GPa以上是适合的。当该拉伸贮能弹性模量为1GPa以上时,当在将半导体芯片与半导体背面用膜2一起从切割带的压敏粘合剂层32剥离之后将半导体背面用膜2放置在支承体上并进行输送等时,能够有效地抑制或防止半导体背面用膜粘贴至支承体。就此而言,支承体例如为载带中的顶带和底带等。如上所述,在半导体背面用膜2由包含热固性树脂组分的树脂组合物形成的情况下,热固性树脂组分通常处于未固化或部分固化的状态,因此半导体背面用膜在23℃下的拉伸贮能弹性模量为处于热固性树脂组分未固化或部分固化的状态的在23℃下的拉伸贮能弹性模量。
这里,半导体背面用膜2可为单层或层压多个层的层压膜。在层压膜的情况下,作为处于未固化状态下的整个层压膜的拉伸贮能弹性模量充分地为1GPa以上(例如1GPa-50GPa)。此外,未固化状态下的半导体背面用膜的拉伸贮能弹性模量(23℃)可通过适当地设定树脂组分(热塑性树脂和/或热固性树脂)的种类和含量,或填料如二氧化硅填料的种类和含量来控制。在半导体背面用膜2为层压多个层的层压膜情况下(在半导体背面用膜具有层压层形式的情况下),作为层压层形式,例如可列举由晶片粘合剂层和激光标识层构成的层压形式。此外,在晶片粘合剂层与激光标识层之间,可设置其它层(中间层、遮光层、补强层、着色层、基材层、电磁波屏蔽层、导热层、压敏粘合剂层等)。就此而言,晶片粘合剂层为对晶片表现出优异的紧密粘合性(粘合性)的层和与晶片背面接触的层。另一方面,激光标识层为表现出优异的激光标识性的层,和在半导体芯片背面的激光标识时使用的层。
拉伸贮能弹性模量通过以下确定:制备不层压至切割带3上的处于未固化状态的半导体背面用膜2,并使用由RheometricsCo.,Ltd.制造的动态粘弹性测量设备"SolidAnalyzerRSA2",在预定温度(23℃)下,在氮气气氛下,在样品宽度为10mm、样品长度为22.5mm、样品厚度为0.2mm、频率为1Hz和升温速率为10℃/分钟的条件下,以拉伸模式测量弹性模量,并将测量的弹性模量作为获得的拉伸贮能弹性模量的值。
优选地,在其至少一个表面上采用隔离膜(剥离衬垫)保护半导体背面用膜2。例如,在半导体背面用切割带集成膜1中,在半导体背面用膜的至少一个表面上设置隔离膜。另一方面,在未集成切割带的半导体背面用膜中,可在半导体背面用膜的一个或两个表面上设置隔离膜。所述隔离膜具有作为保护半导体背面保护膜直至其实际使用的保护材料的功能。此外,半导体背面用切割带集成膜1中,所述隔离膜能够进一步用作在当将半导体背面用膜2转移至在切割带的基材上的压敏粘合剂层32时的支承基材。当将半导体晶片粘贴至半导体背面用膜上时,剥离隔离膜。作为隔离膜,也可使用聚乙烯或聚丙烯的膜、以及其表面用脱模剂例如氟类脱模剂或长链烷基丙烯酸酯类脱模剂涂布的塑料膜(例如,聚对苯二甲酸乙二酯)或纸等。隔离膜可通过常规已知的方法形成。此外,隔离膜的厚度等没有特别限定。
在半导体背面用膜2未层压切割带3的情况下,可将半导体背面用膜2与在其两侧上具有剥离层的一个隔离膜一起卷绕成其中膜2用在其两表面上具有剥离层的隔离膜保护的卷形物(roll);或者膜2可以用在其至少一个表面上具有剥离层的隔离膜保护。
此外,在半导体背面用膜2中对于可见光的透光率(可见光透过率,波长:400至800nm)不特别限制,但是,例如,优选在20%以下(0至20%),更优选10%以下(0至10%),特别优选5%以下(0至5%)的范围内。当半导体背面用膜2具有大于20%的可见光透过率时,关注光的透过率可能不利地影响半导体元件。可见光透过率(%)能够通过半导体背面用膜2的树脂组分的种类和含量、着色剂(例如颜料或染料)的种类和含量,和无机填料的含量等来控制。
半导体背面用膜2的可见光透过率(%)可如下测定。即,制备本身具有厚度(平均厚度)为20μm的半导体背面用膜2。然后,将半导体背面用膜2用具有波长为400至800nm的可见光在规定强度下照射[设备:由ShimadzuCorporation制造的可见光产生设备[商品名"ABSORPTIONSPECTROPHOTOMETER"],并测量透过的可见光的强度。此外,可基于可见光透过半导体背面用膜2前后的强度变化来确定可见光透过率(%)。就此而言,也可以从厚度不是20μm的半导体背面用膜2的可见光透过率(%;波长:400至800nm)的值推导出厚度为20μm的半导体背面用膜2的可见光透过率(%;波长:400至800nm)。在本发明中,在厚度为20μm的半导体背面用膜2的情况下测定可见光透过率(%),但根据本发明的半导体背面用膜不限于厚度为20μm的半导体背面用膜。
此外,作为半导体背面用膜2,更优选具有较低吸湿率的半导体背面用膜。具体地,吸湿率优选1重量%以下,更优选0.8重量%以下。通过将吸湿率调整至1重量%以下,能够提高激光标识性。此外,例如,在再流步骤(reflowstep)中能够抑制或防止半导体背面用膜2和半导体元件之间空隙的产生。吸湿率为由将半导体背面用膜2在温度85℃和湿度85%RH的环境下静置168小时前后的重量变化计算的值。在半导体背面用膜2由包含热固性树脂的树脂组合物形成的情况下,吸湿率是指当将热固化后的膜在温度85℃和湿度85%RH的环境下静置168小时时获得的值。此外,吸湿率例如可通过改变无机填料的添加量来调整。
此外,作为半导体背面用膜2,更优选具有较小比例的挥发性物质的半导体背面用膜。具体地,热处理后半导体背面用膜2的重量减少的比例(重量减少率)优选为1重量%以下,更优选0.8重量%以下。热处理的条件为:加热温度为250℃,加热时间为1小时。通过将重量减少率调整至1重量%以下,能够提高激光标识性。此外,例如,在再流步骤中能够抑制或防止倒装芯片型半导体器件中裂纹的产生。重量减少率例如可通过添加能够在无铅焊料再流时减少裂纹产生的无机物质来调整。在半导体背面用膜2由包含热固性树脂组分的树脂组合物形成的情况下,重量减少率为当将热固化后的半导体背面用膜在温度250℃和加热时间为1小时的条件下加热时获得的值。
(切割带)
通过在基材31上形成压敏粘合剂层32,制成切割带3。压敏粘合剂层32包括在基材31上形成的第一压敏粘合剂层32a,和在第一压敏粘合剂层32a上形成的第二压敏粘合剂层32b。由此,如果切割带3具有堆叠基材31和压敏粘合剂层32的结构,则其可以是充分的。
(基材)
基材(支承基材)可用作压敏粘合剂层等的支承材料。基材31优选具有放射线透过性。作为基材31,例如,可使用合适的薄材料,例如纸类基材如纸;纤维类基材如织物、无纺布、毡和网;金属类基材如金属箔和金属板;塑料基材如塑料膜和片;橡胶类基材如橡胶片;发泡体(foamedbody)如发泡片;及其层压体[特别地,塑料基材与其它基材的层压体,塑料膜(或片)彼此的层压体等]。在本发明中,作为基材,可适合使用塑料基材如塑料膜和片。此类塑料材料的原料实例包括烯烃类树脂(olefinicresins)如聚乙烯(PE)、聚丙烯(PP)和乙烯-丙烯共聚物;使用乙烯作为单体组分的共聚物,如乙烯-乙酸乙烯酯共聚物(EVA)、离聚物树脂、乙烯-(甲基)丙烯酸共聚物,和乙烯-(甲基)丙烯酸酯(无规,交替)共聚物;聚酯如聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)和聚对苯二甲酸丁二醇酯(PBT);丙烯酸类树脂;聚氯乙烯(PVC);聚氨酯;聚碳酸酯;聚苯硫醚(PPS);酰胺类树脂如聚酰胺(尼龙)和全芳族聚酰胺(wholearomaticpolyamides)(芳族聚酰胺);聚醚醚酮(PEEK);聚酰亚胺;聚醚酰亚胺;聚偏二氯乙烯;ABS(丙烯腈-丁二烯-苯乙烯共聚物);纤维素类树脂;硅酮树脂;和氟化树脂。
此外,用于基材31的材料包括聚合物如前述树脂的交联材料。塑料膜可在不拉伸的情况下使用或者需要时可在进行单轴或双轴拉伸处理后使用。根据通过拉伸处理等赋予热收缩性的树脂片,在切割后通过基材31的热收缩减小压敏粘合剂层32和半导体背面用膜2之间的粘合面积,因而能够使半导体芯片的回收容易。
为了提高与邻接层的紧密粘合性和保持性等,可在基材31的表面上实施常规使用的表面处理,例如化学或物理处理如铬酸盐处理、臭氧暴露、火焰暴露、暴露于高压电击或电离辐射处理,或用底漆剂(undercoatingagent)例如稍后提及的压敏粘合剂物质的涂布处理。
作为基材31,可适当选择和使用相同种类或不同种类的材料,需要时,可将几种材料共混并使用。此外,为了赋予基材31以抗静电能力,可在基材31上形成由金属、合金或其氧化物组成的厚度为约30至500埃的导电性物质的气相沉积层。基材31可为单层或其两层以上的多层。
基材31的厚度(在层压层的情况下为总厚度)没有特别限定,可依赖于强度、屈挠性及预期的用途等适当选择。例如,厚度通常为1000μm以下(例如1μm至1000μm),优选10μm至500μm,进一步优选20μm至300μm,特别优选约30μm至200μm,但不限于此。
此外,在不损害本发明的优点等的范围内,基材31可包含各种添加剂(着色剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、阻燃剂等)。
(压敏粘合剂层)
构成压敏粘合剂层32的第一压敏粘合剂层32a和第二压敏粘合剂层32b均由压敏粘合剂形成,并具有压敏粘合性。压敏粘合剂可由已知压敏粘合剂中适当地选择,而没有特别限制,只要其满足剥离强度X和Y之间的关系即可。具体地,作为压敏粘合剂,例如具有上述特性的那些可适当地选自已知的压敏粘合剂,如丙烯酸类压敏粘合剂、橡胶类压敏粘合剂、乙烯基烷基醚类压敏粘合剂、硅酮类压敏粘合剂、聚酯类压敏粘合剂、聚酰胺类压敏粘合剂、聚氨酯类压敏粘合剂、氟类压敏粘合剂、苯乙烯-二烯嵌段共聚物类压敏粘合剂,和通过向上述压敏粘合剂中混入熔点不大于200℃的热熔性树脂制备的蠕变特性改进的压敏粘合剂(例如参见JP-A56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040,在此引入作为参考),并用于这里。作为压敏粘合剂,这里还可使用的是照射固化型压敏粘合剂(或能量射线固化型压敏粘合剂)和热膨胀性压敏粘合剂。这里可单独或组合使用一种或多种这类压敏粘合剂。
(第一压敏粘合剂层)
作为第一压敏粘合剂层用压敏粘合剂,这里优选使用的是丙烯酸类压敏粘合剂和橡胶类压敏粘合剂,更优选丙烯酸类压敏粘合剂。丙烯酸类压敏粘合剂包括以一种或多种(甲基)丙烯酸烷基酯作为单体组分的丙烯酸类聚合物(均聚物或共聚物)作为基础聚合物的那些。
丙烯酸类压敏粘合剂用的(甲基)丙烯酸烷基酯包括例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸仲丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸异辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸异壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸异癸酯、(甲基)丙烯酸十一烷酯、(甲基)丙烯酸十二烷酯、(甲基)丙烯酸十三烷酯、(甲基)丙烯酸十四烷酯、(甲基)丙烯酸十五烷酯、(甲基)丙烯酸十六烷酯、(甲基)丙烯酸十七烷酯、(甲基)丙烯酸十八烷酯、(甲基)丙烯酸十九烷酯、(甲基)丙烯酸二十烷酯等。作为(甲基)丙烯酸烷基酯,优选具有4-18个碳原子的烷基的那些。在(甲基)丙烯酸烷基酯中,烷基可以是线性或支化的。
基于改进内聚力、耐热性和交联性的目的,若期望,丙烯酸类聚合物可包含与上述(甲基)丙烯酸烷基酯可聚合的其它单体组分(可共聚合单体组分)对应的单元。可共聚合单体组分包括例如含羧基单体,如(甲基)丙烯酸(丙烯酸、甲基丙烯酸)、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、马来酸、富马酸、巴豆酸;含酸酐基单体,如马来酸酐、衣康酸酐;含羟基单体,如(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙酯、(甲基)丙烯酸羟丁酯、(甲基)丙烯酸羟己酯、(甲基)丙烯酸羟辛酯、(甲基)丙烯酸羟癸酯、(甲基)丙烯酸羟基月桂酯、(甲基)丙烯酸(4-羟甲基环己基)甲酯;含磺酸基的单体,如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺-2-甲基丙磺酸、(甲基)丙烯酰胺丙磺酸、(甲基)丙烯酸磺酸丙酯、(甲基)丙烯酰氧基萘磺酸;含磷酸基单体,如2-羟乙基丙烯酰基磷酸酯;(N-取代)酰胺单体,如(甲基)丙烯酰胺、N,N-二甲基(甲基)丙烯酰胺、N-丁基(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺、N-羟甲基丙烷(甲基)丙烯酰胺;(甲基)丙烯酸氨基烷基酯单体,如(甲基)丙烯酸氨乙酯、(甲基)丙烯酸N,N-二甲基氨乙酯、(甲基)丙烯酸叔丁基氨乙酯;(甲基)丙烯酸烷氧基烷基酯单体,如(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯;氰基丙烯酸酯单体,如丙烯腈、甲基丙烯腈;含环氧基的丙烯酸类单体,如(甲基)丙烯酸缩水甘油酯;苯乙烯单体,如苯乙烯、α-甲基苯乙烯;乙烯基酯单体,如醋酸乙烯酯、丙酸乙烯酯;烯烃单体,如异戊二烯、丁二烯、异丁烯;乙烯基醚单体,如乙烯基醚;含氮单体,如N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基吗啉、N-乙烯基碳酰胺、N-乙烯基己内酰胺;马来酰亚胺单体,如N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺;衣康酰亚胺单体,如N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺;琥珀酰亚胺单体,如N-(甲基)丙烯酰氧基甲撑琥珀酰亚胺、N-(甲基)丙烯酰氧基-6-氧杂六亚甲基琥珀酰亚胺、N-(甲基)丙烯酰氧基-8-氧杂亚辛基琥珀酰亚胺;二醇类丙烯酸酯单体,如聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯、甲氧基聚丙二醇(甲基)丙烯酸酯;具有杂环、卤素原子或硅原子等的丙烯酸酯单体,例如四氢糠基(甲基)丙烯酸酯、含氟(甲基)丙烯酸酯、硅酮(甲基)丙烯酸酯;多官能单体,例如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧丙烯酸酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、二(甲基)丙烯酸丁酯、二(甲基)丙烯酸己酯等。可单独或组合使用一种或多种这些可共聚合单体组分。
可用于本发明的照射固化型压敏粘合剂(或能量射线固化型压敏粘合剂)(组合物)包括例如内部型照射固化型压敏粘合剂,其包括作为基础聚合物的在聚合物侧链、主链或主链末端中具有自由基反应性碳-碳双键的聚合物;和可通过在压敏粘合剂中混入UV固化型单体组分或低聚物组分制备的照射固化型压敏粘合剂。这里还可使用的热膨胀性压敏粘合剂,其包括例如含有压敏粘合剂和发泡剂(特别是热膨胀微球)的那些。
在本发明中,第一压敏粘合剂层32a可在不损害本发明优点的范围内,包含多种添加剂(如,增粘剂、着色剂、增稠剂、增量剂、填料、增塑剂、防老剂、抗氧化剂、表面活性剂、交联剂等)。
对交联剂没有特别限制,可使用已知的交联剂。具体地,作为交联剂,不仅可提及异氰酸酯类交联剂、环氧类交联剂、三聚氰胺类交联剂和过氧化物类交联剂,而且还可提及脲类交联剂、金属醇盐类交联剂、金属螯合物类交联剂、金属盐类交联剂、碳二亚胺类交联剂、噁唑啉类交联剂、氮丙啶类交联剂和胺类交联剂等,异氰酸酯类交联剂和环氧类交联剂是适当的。交联剂可单独或两种以上组合使用。此外,对交联剂的用量没有特别限制。
异氰酸酯类交联剂的实例包括低级脂肪族多异氰酸酯,例如1,2-亚乙基二异氰酸酯、1,4-亚丁基二异氰酸酯和1,6-六亚甲基二异氰酸酯;脂环族多异氰酸酯例如亚环戊基二异氰酸酯、亚环己基二异氰酸酯、异佛尔酮二异氰酸酯、氢化甲苯二异氰酸酯和氢化苯二甲撑二异氰酸酯;芳香族多异氰酸酯例如2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、4,4'-二苯甲烷二异氰酸酯和苯二甲撑二异氰酸酯。另外,也使用三羟甲基丙烷/甲苯二异氰酸酯三聚体加合物[商品名“COLONATEL”,由NipponPolyurethaneIndustryCo.,Ltd.制造]和三羟甲基丙烷/六亚甲基二异氰酸酯三聚体加合物[商品名“COLONATEHL”,由NipponPolyurethaneIndustryCo.,Ltd.制造]等。另外,环氧类交联剂的实例包括N,N,N’,N’-四缩水甘油基-间-二甲苯二胺、二缩水甘油基苯胺、1,3-双(N,N-缩水甘油基氨甲基)环己烷、1,6-己二醇二缩水甘油醚、新戊二醇二缩水甘油醚、乙二醇二缩水甘油醚、丙二醇二缩水甘油醚、聚乙二醇二缩水甘油醚、聚丙二醇二缩水甘油醚、山梨糖醇多缩水甘油醚、甘油多缩水甘油醚、季戊四醇多缩水甘油醚、聚甘油多缩水甘油醚、脱水山梨糖醇多缩水甘油醚、三羟甲基丙烷多缩水甘油醚、己二酸二缩水甘油基酯、邻苯二甲酸二缩水甘油酯、三缩水甘油基三(2-羟乙基)异氰脲酸酯、间苯二酚二缩水甘油醚和双酚-S-二缩水甘油醚以及分子中具有两个或多个环氧基的环氧类树脂。
代替使用交联剂或与交联剂一起使用,第一压敏粘合剂层32a可以通过采用电子射线或UV射线的照射来交联。
第一压敏粘合剂层32a的厚度没有特别限制,例如为约5-300μm(优选5-200μm,更优选5-100μm,还更优选7-50μm)。当第一压敏粘合剂层32a的厚度在上述范围内时,可发挥适当的压敏粘合力。第一压敏粘合剂层32a可作为单层或多层形成。
(第二压敏粘合剂层)
第二压敏粘合剂层32b优选由紫外线固化型的压敏粘合剂组成,以便于调节剥离强度X和剥离强度Y间的关系。紫外线固化型压敏粘合剂可通过采用紫外线的照射提高其交联度,以容易地降低其压敏粘合力。通过采用紫外线来照射由紫外线固化型压敏粘合剂组成的第二压敏粘合剂层,可实现从半导体背面用膜上的容易分离性。
基于例如采用超纯水或有机溶剂如醇清洁或清洗厌污性电子组件如半导体晶片的观点,第二压敏粘合剂层32b优选采用丙烯酸类聚合物作为基础聚合物的丙烯酸类压敏粘合剂。对丙烯酸类聚合物没有特别限制,但优选由包含50重量%以上的CH2=CHCOOR(其中,R为具有6-10个碳原子的烷基)所示的丙烯酸酯和1-30重量%的含羟基单体,以及不含有含羧基单体的单体组合物形成的丙烯酰聚合物(以下有时称作“丙烯酰聚合物A”)。
作为压敏粘合剂层32b,优选使用包含作为基础聚合物或聚合物主组分的丙烯酰聚合物A的压敏粘合剂。在丙烯酰聚合物A中,如上所述,使用由化学式:CH2=CHCOOR(其中,R为具有6-10个碳原子的烷基)所示的丙烯酸烷基酯(烷基丙烯酸酯)(有时称作“丙烯酸C6-10烷基酯”或C6-10烷基丙烯酸酯)作为主要单体组分。对于丙烯酸烷基酯,如果使用具有小于6个碳原子的烷基的丙烯酸烷基酯作为主要单体组分,则剥离强度变得过小,有时损害了拾取性,而如果使用具有超过10个碳原子的烷基的丙烯酸烷基酯作为主要单体组分,则降低了对半导体背面用膜的粘合或粘附,从而切割期间可发生芯片飞散。
丙烯酸C6-C10烷基酯的具体实例包括丙烯酸己酯、丙烯酸庚酯、丙烯酸辛酯、丙烯酸异辛酯、丙烯酸2-乙基己酯、丙烯酸壬酯、丙烯酸异壬酯、丙烯酸癸酯和丙烯酸异癸酯。丙烯酸C6-C10烷基酯优选具有8-9个碳数的烷基的丙烯酸烷基酯,更优选丙烯酸2-乙基己酯或丙烯酸异辛酯。丙烯酸C6-10烷基酯之一可单独或两种以上组合使用。
丙烯酸C6-10烷基酯的含量优选50重量%以上,更优选70-90重量%,基于丙烯酰聚合物A的单体组分总量。如果基于单体组分总量,丙烯酸C6-10烷基酯含量小于50重量%,则剥离强度变得过大,并损害了拾取性。
作为丙烯酰聚合物A,可使用除丙烯酸C6-10烷基酯以外的丙烯酸酯作为单体组分。除丙烯酸C6-10烷基酯以外的丙烯酸烷基酯(下文中有时称作“其它丙烯酸烷基酯”)以外,所述丙烯酸酯的实例还包括含芳环的丙烯酸酯(例如丙烯酸芳基酯如丙烯酸苯酯),和含脂环烃基的丙烯酸酯(例如丙烯酸环烷酯,例如丙烯酸环戊酯和丙烯酸环己酯,以及丙烯酸异冰片酯)。其中,优选其它丙烯酸烷基酯和丙烯酸环烷酯,更优选其它丙烯酸烷基酯。可单独使用这些丙烯酸酯中的一种,或其两种以上组合使用。
这类其它丙烯酸烷基酯的实例包括具有碳数5以下的烷基的丙烯酸烷基酯,例如丙烯酸甲酯、丙烯酸乙酯、丙烯酸丙酯、丙烯酸异丙酯、丙烯酸丁酯、丙烯酸异丁酯、丙烯酸仲丁酯、丙烯酸叔丁酯、丙烯酸戊酯和丙烯酸异戊酯;和具有11以上(优选11-30)碳数的烷基的丙烯酸烷基酯,例如丙烯酸十一烷酯、丙烯酸十二烷酯、丙烯酸十三烷酯、丙烯酸十四烷酯、丙烯酸十六烷酯、丙烯酸十八烷酯和丙烯酸二十烷酯。
在丙烯酸烷基酯如丙烯酸C6-10烷基酯中,构成酯部分的烷基可以是线性或支化形式的烷基。
在本发明中,丙烯酰聚合物A包括与丙烯酸C6-10烷基酯可共聚合的含羟基单体。含羟基单体的实例包括(甲基)丙烯酸2-羟乙酯、(甲基)丙烯酸2-羟丙酯、(甲基)丙烯酸4-羟丁酯、(甲基)丙烯酸6-羟己酯、(甲基)丙烯酸8-羟辛酯、(甲基)丙烯酸10-羟癸酯、(甲基)丙烯酸12-羟基月桂酯和(甲基)丙烯酸(4-羟甲基环己基)甲酯。可单独使用这些含羟基单体中的一种,或可两种以上组合使用。
含羟基单体的含量优选为1-30重量%,更优选3-10重量%,基于丙烯酰聚合物A的单体组分总量。如果基于单体组分总量,含羟基单体的含量小于上述下限,则压敏粘合剂的内聚力下降,并损害了拾取性,而如果基于单体组分总量,含羟基单体含量超过上述上限,则压敏粘合剂极性升高,从而显示与半导体背面用膜的高相互作用,从而损害了拾取性。
如果期望,丙烯酰聚合物A可包含对应于与丙烯酸C6-10烷基酯可共聚合的另一单体组分或含羟基单体(有时称作“另一可共聚合单体组分”)的单元。然而,在本发明中,优选不使用含羧基单体。如果使用含羧基单体,则羧基与半导体背面用膜的环氧树脂中的环氧基反应,这会导致第二压敏粘合剂层对半导体背面用膜的粘附增加,从而损害两部分之间的易于剥离性。这类含羧基单体的实例包括丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧乙酯、(甲基)丙烯酸羧戊酯、衣康酸、马来酸、富马酸和巴豆酸。
另一可共聚合单体的实例包括甲基丙烯酸酯,如甲基丙烯酸甲酯、甲基丙烯酸乙酯、甲基丙烯酸丙酯、甲基丙烯酸异丙酯、甲基丙烯酸丁酯、甲基丙烯酸异丁酯、甲基丙烯酸仲丁酯和甲基丙烯酸叔丁酯;酸酐单体,如马来酸酐和衣康酸酐;含磺酸基单体,如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺酸丙酯和(甲基)丙烯酰氧基萘磺酸;含磷酸基单体,如2-羟乙基丙烯酰基磷酸酯;苯乙烯基单体,如苯乙烯、乙烯基甲苯和α-甲基苯乙烯;烯烃或二烯,如乙烯、丁二烯、异戊二烯和异丁烯;含卤原子单体,如氯乙烯;含氟原子单体如含氟(甲基)丙烯酸酯;丙烯酰胺和丙烯腈。
对于另一可共聚合单体组分,可使用一种组分或两种以上组分。该可共聚合单体的用量基于丙烯酰聚合物A的全部单体组分,优选为40重量%以下。
丙烯酰聚合物A通过聚合选自上述那些的一种单体或两种以上单体的混合物得到。聚合可在任意体系中实施,所述体系例如溶液聚合(如自由基聚合、阴离子聚合、阳离子聚合)、乳液聚合、本体聚合、悬浮聚合和光聚合(例如紫外(UV)聚合)。
基于防止洁净半导体芯片污染的观点,优选小分子量物质含量少。基于此原因,丙烯酰聚合物A的重均分子量优选为350,000-1,000,000,更优选约450,000-800,000。此外,采用基于聚苯乙烯的凝胶渗透色谱值,确定重均分子量和数均分子量。
在第二压敏粘合剂层中,为提高作为基础聚合物的丙烯酸类聚合物等的数均分子量,可适当地采用外部交联剂。用于外交联法的具体方式包括添加所谓交联剂如多异氰酸酯化合物、环氧化合物、氮丙啶化合物和三聚氰胺基交联剂,并引起反应的方法。在使用外部交联剂的情况下,其用量通过与待交联的基础聚合物平衡,并进一步通过作为压敏粘合剂的用途/应用,适当地确定。通常,将外部交联剂以基于每100重量份基础聚合物为约10重量份以下,优选0.1-8重量份的比例共混。此外,若期望,除上述组分外,还可在压敏粘合剂中使用各种常规已知的添加剂,例如增粘剂和防老剂。
可共混于紫外线固化型压敏粘合剂中的紫外线固化型单体组分实例包括聚氨酯低聚物、聚氨酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯和1,4-丁二醇二(甲基)丙烯酸酯。此外,紫外线固化型低聚物组分包括各种低聚物,例如聚氨酯类、聚醚类、聚酯类、聚碳酸酯类和聚丁二烯类低聚物,并优选分子量约100-30,00的低聚物。紫外线固化型单体组分或低聚物组分的共混量可根据第二压敏粘合剂层的类型,通过考虑能够降低第二压敏粘合剂层的压敏粘合强度的量适当地确定。共混量通常基于每100重量份基础聚合物如构成压敏粘合剂的丙烯酰聚合物,为例如5-500重量份,优选约40-150重量份。
如上所述,除其中添加了紫外线固化型单体或低聚物组分的添加型紫外线固化型压敏粘合剂以外,紫外线固化型压敏粘合剂包括采用在聚合物侧链或主链或主链末端处具有碳-碳双键的聚合物作为基础聚合物的内部型紫外线固化型压敏粘合剂。内部型紫外线固化型压敏粘合剂是优选的,因为不需要包含作为低分子量组分的低聚物组分等,或者如果包含,其含量低且可形成具有稳定层结构的第二压敏粘合剂层,而不会使低聚物组分等随着老化迁移至压敏粘合剂中。
作为具有碳-碳双键的基础聚合物,可使用具有碳-碳双键和具有压敏粘合性的那些,而没有特别限制。所述基础聚合物优选基本构架为丙烯酸类聚合物的聚合物。作为基本构架的丙烯酸类聚合物包括上述丙烯酸类聚合物。
对将碳-碳双键引入丙烯酸类聚合物的方法没有特别限制,可采用各种方法,但基于分子设计的观点,其易于将碳-碳双键引入聚合侧链中。其实例包括预先使含官能团单体与丙烯酸类聚合物共聚,然后实施缩合或加成反应,以熔合或添加具有能够与上述官能团反应的另一官能团并具有碳-碳双键的化合物,同时保持碳-碳双键的紫外线固化性的方法。
能够缩合或加成反应的官能团组合的实例包括羧酸基和环氧基、羧酸基和氮丙啶基以及羟基和异氰酸酯基。官能团的这些组合中,基于反应追踪的便捷性考虑,优选羟基和异氰酸酯基的组合。只要所述官能团组合为能够生成具有碳-碳双键的丙烯酸类聚合物的组合即可,所述官能团可存在于丙烯酸类聚合物的侧链或上述化合物中,但在上述优选组合的情况下,优选丙烯酸类聚合物具有羟基,和所述化合物具有异氰酸酯基。在此情况下,具有碳-碳双键的异氰酸酯化合物实例包括甲基丙烯酰基异氰酸酯、2-甲基丙烯酰氧基乙基异氰酸酯和间-异丙烯基-α,α-二甲基苄基异氰酸酯。此外,作为丙烯酸类聚合物,使用其中具有共聚的上述含羟基单体或醚类化合物的丙烯酸类聚合物,所述醚类基化合物例如为2-羟乙基乙烯基醚、4-羟丁基乙烯基醚和二甘醇单乙烯基醚。
作为内部型紫外线固化型压敏粘合剂,可单独使用上述具有碳-碳双键的基础聚合物(特别是丙烯酸类聚合物),但也可共混上述紫外线固化型单体组分或低聚物组分至不损害其性质的程度。紫外线固化型低聚物组分等的含量通常为30重量份以下,优选0-10重量份,基于每100重量份基础聚合物。
在采用紫外线等固化紫外线固化型压敏粘合剂的情况下,其中包含光聚合引发剂。光聚合引发剂的实例包括α-酮醇基化合物,例如4-(2-羟基乙氧基)苯基(2-羟基-2-丙基)酮、α-羟基-α,α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮和1-羟基环己基苯酮;苯乙酮基化合物,例如甲氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮、2,2-二乙氧基苯乙酮和2-甲基-1-[4-(甲基磺酸)苯基]-2-吗啉代丙烷-1;苯偶姻醚类化合物如苯偶姻乙醚、苯偶姻异丙醚和茴香偶姻甲基醚;缩酮类基化合物,例如苄基二甲基缩酮;芳香族磺酰氯类化合物如2-萘磺酰氯;光活性肟基化合物,例如1-苯酮-1,1-丙二酮-2-(邻乙氧基羰基)肟;二苯甲酮基化合物,例如二苯甲酮、苯甲酰基苯甲酸和3,3’-二甲基-4-甲氧基二苯甲酮;噻吨酮基化合物,例如噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2,4-二甲基噻吨酮、异丙基噻吨酮、2,4-二氯噻吨酮、2,4-二乙基噻吨酮和2,4-二异丙基噻吨酮;樟脑醌;卤代酮;酰基氧化磷;和酰基膦酸盐。光聚合引发剂的共混量例如基于每100重量份基础聚合物,为约0.05-20重量份,所述基础聚合物例如为构成第二压敏粘合剂层中压敏粘合剂的丙烯酸类聚合物。
紫外线固化型压敏粘合剂的其它实例包括在JP-A-60-196956中公开的丙烯酸类压敏粘合剂(其在此并入作为参考),其包括具有两个或多个不饱和键的可加成聚合化合物、可光聚合化合物如含环氧基的烷氧基硅烷和光聚合引发剂如羰基化合物、有机硫化合物、过氧化物、胺和鎓盐类化合物。
在用紫外线照射时发生的通过氧的固化抑制的情况下,优选将氧气(空气)从紫外线固化型的第二压敏粘合剂层32b的表面阻隔。其方法的实例包括采用隔离膜覆盖第二压敏粘合剂层32b表面的方法,和在氮气气氛下采用紫外线等实施照射的方法。
对第二压敏粘合剂层的厚度没有特别限制,但基于防止芯片切割面碎裂、固定/保持半导体背面用膜和减少切割屑的观点,厚度优选10-100μm,更优选15-80μm,还更优选20-50μm的数量级。此外,第二压敏粘合剂层可以是单层或多层。
关于第二压敏粘合剂层的模量,23-150℃下的模量优选为5×104-1×1010Pa。第二压敏粘合剂层的模量根据动态粘弹性测量设备“ARES”测量,所述测量装置由RheometricsCo.,Ltd.制造,样品厚度约1.5mm,采用7.9mm直径平行板夹具在1Hz频率的剪切模式下,升温速率5℃/min,0.1%变形(23℃)或0.3%(150℃),并视为在23℃或150℃下得到的剪切贮能模量G’的值。
此外,在其上形成半导体背面用膜2的第二压敏粘合剂层32b表面(特别地,在接触半导体背面用膜2位点处的表面)的表面自由能优选为30mJ/m2以下(例如1-30mJ/m2),更优选15-30mJ/m2,更优选20-28mJ/m2。如果第二压敏粘合剂层32b的表面自由能超过30mJ/m2,则第二压敏粘合剂层32b与半导体背面用膜2间的粘合增强,会损害拾取性。
此外,如在本发明中使用的,第二压敏粘合剂层的表面自由能是指通过以下测定的表面自由能(γs):测量滴加在第二压敏粘合剂层表面上的各水和亚甲基碘的接触角[θ(rad)],并求解作为采用测量值得到的并列线性方程的两个方程和以下方程(1a)-(1c),所述值在文献中作为接触角测量液的表面自由能值{水[分散组分(γLd):21.8(mJ/m2),极性组分(γLp):51.0(mJ/m2)],亚甲基碘[分散组分(γLd):49.5(mJ/m2),极性组分(γLp):1.3(mJ/m2)]}而被知晓。
γs=γsd+γsp(1a)
γL=γLd+γLp(1b)
(1+cosθ)γL=2(γsdγLd)1/2+2(γspγLp)1/2(1c)
在式(1a)-(1c)中,符号表示如下含义:
θ:通过滴加水或亚甲基碘测量的接触角(rad),
γs:第二压敏粘合剂层的表面自由能(mJ/m2),
γsd:第二压敏粘合剂层的表面自由能中的分散组分(mJ/m2),
γsp:第二压敏粘合剂层中表面自由能的极性组分(mJ/m2),
γL:水或亚甲基碘的表面自由能(mJ/m2),
γLd:水或亚甲基碘的表面自由能中的分散组分(mJ/m2),和
γLp:水或亚甲基碘的表面自由能中的极性组分(mJ/m2)。
在第二压敏粘合剂层表面的水或亚甲基碘的接触角测量中,将约1μL水(蒸馏水)或亚甲基碘液滴在JISZ8703中描述的测试场所环境中(温度:23±2℃,湿度:50±5%RH),滴加至第二压敏粘合剂层表面上,滴加后30秒,采用表面接触角仪“CA-X”(由FACE制造)通过三点法测量接触角。
在本发明中,在不损害本发明效果的范围内,第二压敏粘合剂层可包含多种添加剂(例如着色剂、增稠剂、增量剂、填料、增粘剂、增塑剂、防老剂、抗氧化剂、表面活性剂和交联剂)。
各第一压敏粘合剂层32a和第二压敏粘合剂层32b均可例如通过将压敏粘合剂与溶剂(若需要)以及其它添加剂混合,然后将混合物成形为片状层的常规采用的方法形成。具体地说,例如在形成第一压敏粘合剂层32a的情况下,第一压敏粘合剂层32a可例如通过在基材31上涂覆包含压敏粘合剂和视需要的溶剂以及其它添加剂的混合物的方法形成,或通过在适当的隔离膜(剥离纸)上涂覆上述混合物,以形成第一压敏粘合剂层32a,然后将其转移(转换)至基材31上的方法形成。第二压敏粘合剂层32b也可按照第一压敏粘合剂层32a的形成方法形成。在采用紫外线实施照射以形成第二压敏粘合剂层32b的情况下,对照射条件没有特别限制,只要能够获得期望的剥离强度X即可,但照射剂量优选为50-1,000mJ/cm2,更优选100-500mJ/cm2
此外,在本发明中,可使半导体背面用切割带集成膜1具有抗静电功能。由于该构造,能够防止电路由于以下原因导致的击穿:由于在其粘合时和剥离时静电能的产生或由于半导体晶片等通过静电能的带电。赋予抗静电功能可通过适当的方式如以下方法进行:添加抗静电剂或导电性物质至基材31、压敏粘合剂层32和半导体背面用膜2的方法,或在基材31上设置由电荷转移配合物(complex)组成的导电层或金属膜等的方法。作为这些方法,优选难以产生具有改变半导体晶片品质风险的杂质离子的方法。为了赋予导电性和改进导热性等的目的而共混的导电性物质(导电性填料)的实例包括银、铝、金、铜、镍或导电性合金等的球形、针形或薄片形金属粉末;金属氧化物如氧化铝;无定形炭黑和石墨。然而,从不具有漏电性的观点,半导体背面用膜2优选非导电性的。
此外,半导体背面用切割带集成膜1可以以卷绕成卷形物(roll)的形式形成或可以以将片材(膜)层压的形式形成。例如,在膜具有卷绕成卷形物的形式的情况下,根据需要,以通过隔离膜保护半导体背面用膜2和切割带3的状态将膜卷绕成卷形物,由此可制备膜作为处于卷绕成卷形物状态或形式的半导体背面用切割带集成膜1。就此而言,处于卷绕成卷形物状态或形式的半导体背面用切割带集成膜1可由基材31、在基材31的一个表面上形成的压敏粘合剂层32、在压敏粘合剂层32上形成的半导体背面用膜2,和在基材31的另一表面上形成的可剥离处理层(后表面处理层)构成。
此外,半导体背面用切割带集成膜1的厚度(半导体背面用膜厚度和包含基材31和压敏粘合剂层32的切割带厚度的总厚度)可例如选自8μm-1,500μm,优选20μm-850μm,更优选31μm-500μm,特别优选47μm-330μm。
就此而言,在半导体背面用切割带集成膜1中,通过控制半导体背面用膜2的厚度与切割带3的压敏粘合剂层32的厚度的比或半导体背面用膜2的厚度与切割带的厚度(基材31和压敏粘合剂层32的总厚度)的比,能够改进切割步骤时的切割性、拾取步骤时的拾取性等并且从半导体晶片的切割步骤至半导体芯片的倒装芯片接合步骤均能够有效利用半导体背面用切割带集成膜1。
(半导体背面用切割带集成膜的生产方法)
描述根据本实施方案的半导体背面用切割带集成膜的生产方法,同时作为实例,采用图1所示的半导体背面用切割带集成膜1。首先,基材31可通过常规已知的成膜方法形成。成膜方法的实例包括压延成膜法、在有机溶剂中的流延法、在严格密闭体系中的膨胀挤出法、T-模挤出法、共挤出法和干法层压法。
接着,在基材31上涂覆压敏粘合剂组合物并干燥(若需要,加热交联),以形成第一压敏粘合剂层32a。涂覆体系的实例包括辊涂、丝网涂布(screencoating)和凹版涂布(gravurecoating)。此外,压敏粘合剂组合物可直接涂覆于基材31上,以在基材31上形成第一压敏粘合剂层32a,或通过在具有剥离处理表面的剥离纸等上涂覆压敏粘合剂组合物形成第一压敏粘合剂层32a后,将第一压敏粘合剂层层32a转移至基材31上。通过重复相同步骤,在第一压敏粘合剂层32a上形成第二压敏粘合剂层32b,从而可生产具有在基材31上形成的压敏粘合剂层32的切割带3。
另一方面,可将形成半导体背面用膜2的形成材料涂覆在剥离板上,以形成干燥后具有预定厚度的涂层,然后在预定条件下干燥(任选地在需要热固化的情况下加热,和干燥),以形成涂层。将涂层转移至压敏粘合剂层32(第二压敏粘合剂层32b)上,从而在压敏粘合剂层32上形成半导体背面用膜2。还可将半导体背面用膜2通过直接将形成半导体背面用膜2的形成材料涂覆于压敏粘合剂层32上,然后在预定条件下干燥(任选地在需要热固化的情况下将其加热,和将其干燥),在压敏粘合剂层32上形成。根据上述方法,可得到本发明的半导体背面用切割带集成膜1。在形成半导体背面用膜2时需要热固化的情况下,将热固化实施至涂层可部分固化程度是重要的,但优选涂层未热固化。
本发明的半导体背面用切割带集成膜1可在包含倒装芯片连接步骤的半导体器件生产中适当地使用。即,本发明的半导体背面用切割带集成膜1可在倒装芯片安装的半导体器件生产中使用,从而在将半导体背面用切割带集成膜1的半导体背面用膜2粘贴至半导体芯片背面的条件或形式下,生产倒装芯片安装的半导体器件。因此,本发明的半导体背面用切割带集成膜1可用于倒装芯片安装的半导体器件(在将半导体芯片通过倒装芯片接合法固定于被粘物如基材的状态或形式下的半导体器件)。
与半导体背面用切割带集成膜1类似,半导体背面用膜2也可用于倒装芯片安装的半导体器件(在将半导体芯片以倒装芯片接合法固定于被粘物如基材的状态或形式下的半导体器件)。(半导体晶片)
对半导体晶片没有特别限制,只要其为已知或通常使用的半导体晶片即可,并可在由各种材料制成的半导体晶片中适当地选择和使用。在本发明中,作为半导体晶片,可适当地使用硅晶片。
(半导体器件的制造方法)
以下通过参考图2A-2D,描述根据本实施方案的半导体器件的制造方法。图2A-2D为显示当使用上述半导体背面用切割带集成膜1时的半导体器件制造方法的示意性截面图。在图2A-2D中,为简便,将第一压敏粘合剂层和第二压敏粘合剂层共同显示为压敏粘合剂层。
半导体器件的制造方法可通过采用上述半导体背面用切割带集成膜1生产半导体器件。具体地,所述制造方法包括将半导体晶片粘贴至上述半导体背面用切割带集成膜的半导体背面用膜上的步骤,切割半导体晶片以形成半导体芯片的步骤,将半导体芯片与半导体背面用膜一起从切割带的压敏粘合剂层分离的步骤,和将半导体芯片倒装芯片连接至被粘物上的步骤。
(安装步骤)
首先,如图2A所示,将任选地设置于半导体背面用切割带集成膜1的半导体背面用膜2上的隔离膜适当地剥离,和将半导体晶片4粘贴至通过粘附和保持而固定的半导体背面用膜2上(安装步骤)。此时,半导体背面用膜2处于未固化状态(包括半固化状态)。另外,将半导体背面用切割带集成膜1粘贴至半导体晶片4的背面。半导体晶片4的背面是指与电路面相对的面(也称作非电路面、非电极形成面等)。对粘贴方法没有特别限制,但优选压接法。压接通常在用加压装置如加压辊加压的同时进行。
对将半导体晶片粘贴至半导体背面用膜的条件没有特别限制,但优选在25-100℃温度和0.05-1MPa压力的1-100mm/秒速率下实施。
(切割步骤)
接着,如图2B所示,切割半导体晶片4。从而,将半导体晶片4切断成规定尺寸并个体化(成形为小片),以生产半导体芯片5。例如,所述切割根据常规方法从半导体晶片4的电路面侧进行。此外,本步骤可采取例如形成到达半导体背面用切割带集成膜1的切口(slit)的称作完全切断的切断方法。用于本步骤的切割设备没有特别限定,可使用常规已知的设备。此外,由于半导体晶片4通过具有半导体背面用膜的半导体背面用切割带集成膜1粘合并固定,因此可抑制芯片破裂和芯片飞散,以及还可抑制半导体晶片4破损。就此而言,当半导体背面用膜2由包含环氧树脂的树脂组合物形成时,即使当将其通过切割切断时,也抑制或防止在切断面处产生粘合剂从半导体背面用膜的压敏粘合剂层挤出。结果,可抑制或防止切断面自身的再粘贴(粘连(blocking)),从而可更加方便地进行以下要描述的拾取。
对于采用切割刀实施切割的深度,在半导体晶片完全切断的情况下,切割优选实施至第二压敏粘合剂层32b的深度。如果切割实施至超过第二压敏粘合剂层32b的深度,则切割时产生毛须或毛刺,并可导致器件芯片污染。
在半导体背面用切割带集成膜1扩展的情况下,扩展可使用常规已知的扩展设备进行。所述扩展设备具有能够推动半导体背面用切割带集成膜1向下通过切割环的环形外环,和直径小于外环并支撑半导体背面用切割带集成膜的内环。由于该扩展步骤,可以防止相邻的半导体芯片在以下要描述的拾取步骤中通过彼此接触而损坏。
(拾取步骤)
为了收集粘合并固定至半导体背面用切割带集成膜1的半导体芯片5,如图2C所示进行半导体芯片5的拾取,以将半导体芯片5与半导体背面用膜2一起从切割带3剥离。拾取方法没有特别限定,可采用常规已知的各种方法。例如,可提及包括用针状物从半导体背面用切割带集成膜1的基材31侧向上推动各半导体芯片5,并用拾取设备拾取推起的半导体芯片5的方法。就此而言,拾取的半导体芯片5的背面用半导体背面用膜2保护。(倒装芯片连接步骤)
如图2D所示,拾取的半导体芯片5通过倒装芯片接合法(倒装芯片安装法)固定于被粘物6如基板。具体地,以半导体芯片5的电路面(也称为正面、电路图案形成面、电极形成面等)与被粘物6相对的形式,根据常规方式将半导体芯片5固定至被粘物6。例如,使在半导体芯片5的电路面侧形成的凸块51与粘贴至被粘物6的连接垫的连结用导电性材料61(如焊料)接触,并在加压下熔融导电性材料61,由此能够确保半导体芯片5和被粘物6之间的电连接,并能够将半导体芯片5固定于被粘物6上(倒装芯片接合步骤)。在此情况下,在半导体芯片5和被粘物6之间形成间隙并且间隙之间的距离通常为约30μm至300μm。就此而言,在将半导体芯片5倒装芯片接合至被粘物6时,重要的是将半导体芯片5和被粘物6的相对面以及间隙洗涤,然后将包封材料(如包封树脂)填充入间隙中以进行包封。
作为被粘物6,可使用各种基板如引线框和电路板(如布线电路板)。基板的材料没有特别限定,可提及陶瓷基板和塑料基板。塑料基板的实例包括环氧基板、双马来酰亚胺三嗪基板和聚酰亚胺基板。
在倒装芯片接合步骤中,凸块和导电性材料的材料没有特别限定,其实例包括焊料(合金)如锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料和锡-锌-铋系金属材料,以及金系金属材料和铜系金属材料。
此外,在倒装芯片接合步骤中,将导电性材料熔融以连接半导体芯片5的电路面侧处的凸块和在被粘物6表面上的导电性材料。导电性材料熔融时的温度通常为约260℃(例如,250℃至300℃)。通过用环氧树脂等形成半导体背面用膜,可使本发明的半导体背面用切割带集成膜具有能够承受在倒装芯片接合步骤中的高温的耐热性。
在本步骤中,优选洗涤半导体芯片5和被粘物6之间的相对面(电极形成面)以及间隙。在洗涤时使用的洗涤液没有特别限定,其实例包括有机洗涤液和水性洗涤液。在本发明的半导体背面用切割带集成膜中的半导体背面用膜具有对洗涤液的耐溶剂性,并且对这些洗涤液基本不具有溶解性。因此,如上所述,可采用各种洗涤液作为该洗涤液,并可通过任何常规方法而无需任何特别的洗涤液实现该洗涤。
接下来,进行包封步骤以包封倒装芯片结合的半导体芯片5和被粘物6之间的间隙。包封步骤使用包封树脂进行。在此情况下的包封条件不特别限制,但包封树脂的固化通常在175℃下进行60秒至90秒。然而,在本发明中,不限于此,例如,固化可在165至185℃的温度下进行几分钟。通过该步骤中的热处理,不仅包封树脂而且半导体背面用膜2也可同时热固化。因此,采用热固化步骤,固化并收缩了包封树脂和半导体背面用膜2两者。结果,可通过半导体背面用膜2的固化收缩消除或减轻因包封树脂固化收缩产生的对半导体芯片5给予的应力。此外,在此步骤中,可将半导体背面用膜2完全或几乎完全热固化,并可以优异的紧密粘合性粘贴至半导体元件的背面。进一步地,即使所述膜处于未固化状态,也可将根据本发明的半导体背面用膜2与包封材料一起在包封步骤中热固化,从而无需新增加半导体背面用膜2的热固化步骤。
包封材料没有特别限定,只要该材料为具有绝缘性的树脂(绝缘树脂)即可,可在已知包封材料如包封树脂中适当选择和使用。包封树脂优选具有弹性的绝缘树脂。包封树脂的实例包括含环氧树脂的树脂组合物。作为环氧树脂,可提及以上示例的环氧树脂。此外,由包含环氧树脂的树脂组合物组成的包封树脂除了环氧树脂之外还可包含除了环氧树脂之外的热固性树脂(如酚醛树脂)或热塑性树脂。此外,还可利用酚醛树脂作为环氧树脂用固化剂,作为此类酚醛树脂,可提及以上示例的酚醛树脂。
根据使用半导体背面用切割带集成膜1和半导体背面用膜制造的半导体器件(倒装芯片安装的半导体器件),将半导体背面用膜粘贴至半导体芯片背面,因此,可以优良的可见度实施激光标识。特别地,即使当标识方法是激光标识法时,激光标识也能够以优良的对比度实施,并可以观察通过具有良好可见度的激光标识实施的各种信息(例如文字信息和图形信息)。在激光标识时,可利用已知激光标识设备。此外,作为激光器,可以利用各种激光器如气体激光器、固态激光器和液体激光器。具体地,作为气体激光器,可利用任何已知的气体激光器而没有特别限制,但二氧化碳激光器(CO2激光器)和准分子激光器(ArF激光器、KrF激光器、XeCl激光器、XeF激光器等)是适合的。作为固态激光器,可利用任何已知的固态激光器而没有特别限定,但YAG激光器(如Nd:YAG激光器)和YVO4激光器是适合的。
由于使用本发明的半导体背面用切割带集成膜1或半导体背面用膜2生产的半导体器件为通过倒装芯片安装法安装的半导体器件,所以该器件与通过模片接合安装法安装的半导体器件相比具有薄型化和小型化的形状。因此,可适当采用半导体器件作为各种电子器件和电子部件或其材料和构件。具体地,作为利用本发明的倒装芯片安装的半导体器件的电子器件,可提及所谓的“移动电话”和“PHS”,小型计算机[例如,所谓的“PDA”(手持终端),所谓的“笔记本尺寸的个人计算机”,所谓的“NetBook(商标)”和所谓的“可穿戴计算机”等],具有“移动电话”和计算机集成形式的小型电子器件,所谓的“DigitalCamera(商标)”,所谓的“数码摄像机”,小型电视机,小尺寸游戏机,小型数字音频播放机,所谓的“电子记事本”,所谓的“电子词典”,用于所谓的“电子书”的电子器件终端和移动电子器件(可携带电子器件)如小尺寸数字型手表等。不必说,也可提及除了移动器件之外的电子器件(固定型电子器件等),例如所谓的“桌面个人计算机”、薄型电视机、用于记录和复制的电子器件(硬盘记录机(harddiskrecorders)、DVD播放机等)、投影仪和微型机等。另外,电子部件或用于电子器件和电子部件的材料和构件没有特别限制,其实例包括用于所谓“CPU”的部件和用于各种记忆器件(所谓的“存储器”、硬盘等)的构件。
实施例
以下将示意性地详细阐述本发明的优选实施例。然而,除非超出其主旨,否则本发明不限于以下实施例。此外,除非另外说明,否则各实施例中的份数为重量标准。
(实施例1)
<第二压敏粘合剂层的生产>
将80份丙烯酸2-乙基己酯(2EHA)、20份丙烯酸2-羟乙酯(HEA)和65份甲苯,装入具有冷凝管、氮气导入管、温度计和搅拌装置的反应容器中,在氮气流中于61℃下实施聚合工艺6小时,以得到丙烯酸类聚合物X1。
此外,添加基于100份丙烯酸类聚合物X1为24.1份(基于HEA为90mol%)的2-甲基丙烯酰氧基乙基异氰酸酯(MOI),在空气流中于50℃下实施加成反应工艺48小时,得到丙烯酸类聚合物Y1。
随后,添加基于100份丙烯酸类聚合物Y1为3份多异氰酸酯化合物(“COLONATEL”商品名,由NipponPolyurethaneIndustryCo.,Ltd.生产),和5份光聚合引发剂(“IRUGACURE651”,商品名,由CibaSpecialtyChemical生产),从而制备压敏粘合剂溶液。
将上述制备的压敏粘合剂溶液涂覆于50μm厚PET膜的硅酮处理的表面上,并在80℃下通过加热交联3分钟,以形成厚度30μm的活性能量射线固化型压敏粘合剂层,然后采用紫外(UV)照射装置(“UM-810”,商品名(由NittoSeikiCo.,Ltd.制造))在300mJ/cm2紫外照射积分光量下,采用紫外线照射,以生产第二压敏粘合剂层A。
<半导体背面用膜的生产>
基于100份主要组分为丙烯酸乙酯-甲基丙烯酸甲酯的丙烯酸酯类聚合物(“PARACRONW-197CM”,商品名,由NegamiChemicalIndustrialCo.,Ltd.制造),将113份环氧树脂(“EPICOTE1004”,商品名,由JER生产)、121份酚醛树脂(“MILEXXLC-4L”,商品名,由MitsuiChemical,Inc.生产)、246份球状二氧化硅(“SO-25R”,商品名,由AdmatechsCo.,Ltd.生产)和3份染料(“OILBLACKBS”,商品名,由OrientChemicalIndustriesCo.,Ltd.生产),溶解于甲乙酮中,以制备具有23.6重量%固含量的粘合剂组合物溶液。
将该粘合剂组合物溶液施涂至作为可剥离衬垫(隔离膜)的已进行硅酮剥离处理的由具有厚度50μm的聚对苯二甲酸乙二酯膜组成的可剥离处理膜上,然后在130℃下干燥2分钟,以生产具有20μm厚度(平均厚度)的半导体背面用膜A。
<半导体背面用切割带集成膜的生产>
作为基材层和第一压敏粘合剂层,使用S-400X(商品名,由NittoDenkoCorporation制造),和将切成315mm直径的第二压敏粘合剂层A在常温下粘贴至第一压敏粘合剂层。在40℃下对其粘贴切成330mm直径的半导体背面用膜A,以完全覆盖第二压敏粘合剂层A,从而生产半导体背面用切割带集成膜A。
(实施例2)
在实施例2中,除了将基材和第一压敏粘合剂层变为CB-700(商品名,由NittoDenkoCorporation制造)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜B。
(实施例3)
在实施例3中,除了将基材和第一压敏粘合剂层变为M-4001(商品名,由NittoDenkoCorporation制造)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜C。
(实施例4)
在实施例4中,除了将基材和第一压敏粘合剂层变为HR-4011(商品名,由NittoDenkoCorporation制造)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜D。
(实施例5)
在实施例5中,除了将基材和第一压敏粘合剂层变为V-8S(商品名,由NittoDenkoCorporation制造)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜E。
(实施例6)
在实施例6中,除了将基材和第一压敏粘合剂层变为UE-1088J(商品名,由NittoDenkoCorporation制造)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜F。
(实施例7)
在实施例7中,除了将基材和第一压敏粘合剂层变为UB-2130E(商品名,由NittoDenkoCorporation制造)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜G。
(实施例8)
<第二压敏粘合剂层的生产>
将80份丙烯酸2-乙基己酯(2EHA)、20份丙烯酸2-羟乙酯(HEA)和65份甲苯,装入具有冷凝管、氮气导入管、温度计和搅拌装置的反应容器中,在氮气流中于61℃下实施聚合工艺6小时,得到丙烯酸类聚合物X2。
基于100份丙烯酸类聚合物X2,对其添加24.1份(基于HEA为90mol%)的2-甲基丙烯酰氧基乙基异氰酸酯(MOI),在空气流中于50℃下实施加成反应工艺48小时,以得到丙烯酸类聚合物Y2。
随后,基于100份丙烯酸类聚合物Y2,添加8份多异氰酸酯化合物(“COLONATEL”,商品名,由NipponPolyurethaneIndustryCo.,Ltd.生产),和5份光聚合引发剂(“IRUGACURE651”,商品名,由CibaSpecialtyChemical生产),以制备压敏粘合剂溶液。
将上述制备的压敏粘合剂溶液涂覆于50μm厚的PET膜的硅酮处理表面上,并在80℃下加热交联3分钟,以形成厚度30μm的活性能量射线固化型压敏粘合剂层,然后采用紫外(UV)照射装置(“UM-810”,商品名(NittoSeikiCo.,Ltd.制))在300mJ/cm2紫外照射积分光量下,采用紫外线照射,以生产第二压敏粘合剂层B。
<半导体背面用膜的生产>
采用与实施例1相同的方式生产半导体背面用膜。
<半导体背面用切割带集成膜的生产>
作为基材层和第一压敏粘合剂层,使用S-400X(商品名,由NittoDenkoCorporation制造),和将切成315mm直径的第二压敏粘合剂层B在常温下粘贴至第一压敏粘合剂层上。在40℃下对其粘附切成330mm直径的半导体背面用膜A,以完全覆盖第二压敏粘合剂层B,从而生产半导体背面用切割带集成膜H。
(实施例9)
<第二压敏粘合剂层的生产>
将80份丙烯酸2-乙基己酯(2EHA)、20份丙烯酸2-羟乙酯(HEA)和65份甲苯,装入具有冷凝管、氮气导入管、温度计和搅拌装置的反应容器中,在氮气流中于61℃下实施聚合工艺6小时,以得到丙烯酸类聚合物X3。
此外,基于100份丙烯酸类聚合物X3,添加24.1份(基于HEA为90mol%)的2-甲基丙烯酰氧基乙基异氰酸酯(MOI),在空气流中于50℃下实施加成反应工艺48小时,以得到丙烯酸类聚合物Y3。
随后,基于100份丙烯酸类聚合物Y3,添加5份多异氰酸酯化合物(“COLONATEL”商品名,由NipponPolyurethaneIndustryCo.,Ltd.生产),和5份光聚合引发剂(“IRUGACURE651”,商品名,由CibaSpecialtyChemicals生产),以制备压敏粘合剂溶液。
将上述制备的压敏粘合剂溶液涂覆于50μm厚的PET膜的硅酮处理表面上,并在80℃下加热交联3分钟,以形成厚度30μm的活性能量射线固化型压敏粘合剂层,从而生产第二压敏粘合剂层C。
<半导体背面用膜的生产>
采用与实施例1相同的方式生产半导体背面用膜。
<半导体背面用切割带集成膜的生产>
作为基材层和第一压敏粘合剂层,使用S-400X(商品名,NittoDenkoCorporation制),和将切成315mm直径的压敏粘合剂层C在常温下粘贴至第一压敏粘合剂层上。在40℃下对其粘附切成330mm直径的粘合剂层A以完全覆盖第二压敏粘合剂层C,然后采用紫外(UV)照射装置(“UM-810”,商品名(NittoSeikiCo.,Ltd.制))在300mJ/cm2紫外照射积分光量下,采用紫外线照射,以半导体背面用切割带集成膜I。
(比较例1)
在比较例1中,除了将第二压敏粘合剂层位置变为OPP膜(FBS-6,商品名,由FutamuraChemicalCo.,Ltd.生产)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜J。
(比较例2)
在比较例2中,除了将第二压敏粘合剂层位置变为硅酮处理的PE膜(40RL-02,商品名,由OjiSpecialtyPaper生产)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜K。这里,将硅酮处理的PE膜的处理表面粘贴至半导体背面用膜的表面。
(比较例3)
在比较例3中,除了将基材和第一压敏粘合剂层变为R-100(商品名,由NittoDenkoCorporation生产)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜L。
(比较例4)
在比较例4中,除了将基材和第一压敏粘合剂层变为R-300(商品名,由NittoDenkoCorporation生产)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜M。
(比较例5)
在比较例5中,除了将基材和第一压敏粘合剂层换为N100(商品名,由NittoDenkoCorporation生产)以外,采用与实施例1相同的方式生产半导体背面用切割带集成膜N。
采用实施例1-9和比较例1-5得到的半导体背面用切割带集成膜,实施以下评估。结果示于下表1和2。
<第二压敏粘合剂层与半导体背面用膜间剥离强度的测量>
将生产的半导体背面用切割带集成膜切成100×20mm尺寸。然后,通过将带(BT-315,商品名,由NittoDenkoCorporation生产)在常温下粘贴至半导体背面用膜来增强半导体背面用膜。然后将第二压敏粘合剂层和半导体背面用膜夹入夹具,采用张力试验仪(AGS-J,商品名,由ShimadzuCorporation制造)读取当以300mm/min剥离速率和180°剥离角分离第二压敏粘合剂层和半导体背面用膜时的力(最大负荷,单位:N/20mm)。
<第一压敏粘合剂层与第二压敏粘合剂层间剥离强度的测量>
从生产的半导体背面用切割带集成膜上除去半导体背面用膜,并将切割带切成100×20mm尺寸。然后,通过将带(BT-315,商品名,由NittoDenkoCorporation生产)在常温下粘贴至第二压敏粘合剂层表面来增强第二压敏粘合剂层。然后将第一压敏粘合剂层和第二压敏粘合剂层夹入夹具,采用张力试验仪(AGS-J,商品名,由ShimadzuCorporation制造)读取当以300mm/min剥离速率和180°剥离角分离第一压敏粘合剂层和第二压敏粘合剂层时的力(最大负荷,单位:N/20mm)。
<SUS和第一压敏粘合剂层间剥离强度的测量>
从生产的半导体背面用切割带集成膜上除去第二压敏粘合剂层和半导体背面用膜,将残余物切成100×20mm尺寸,并在常温下采用2kg辊粘贴至SUS304BA板上。然后,将第一压敏粘合剂层和SUS304BA板夹入夹具,采用张力试验仪(AGS-J,商品名,ShimadzuCorporation制)读取当以300mm/min剥离速率和180°剥离角分离第一压敏粘合剂层和SUS时的力(最大负荷,单位:N/20mm)。
<切割时芯片污染/拾取性的评估方法>
采用实施例和比较例的各半导体背面用切割带集成膜,通过以下方式实际切割半导体晶片,评估切割时的芯片污染,然后,评估拾取性,从而实施对各半导体背面用切割带集成膜的芯片污染和拾取性能评估。
采用具有通过使Si镜面晶片(直径:12英寸,厚度:0.6mm)实施背面抛光处理制备的厚度0.050mm的镜面晶片作为工件。从半导体背面切割带集成膜上去除隔离膜后,将镜面晶片(工件)在70℃通过辊的压接下通过压接粘贴至半导体背面用膜上,并进一步进行切割。通过完全切断实施切割,以提供10mm见方的芯片尺寸。这里,半导体晶片的研磨条件、粘附条件、切割条件和拾取条件如下。
(半导体晶片磨削条件)
磨削设备:“DGP-8760”,商品名,由DISCOCorporation制造
半导体晶片:直径12英寸(将背面磨削成0.050-0.6mm厚度)(粘贴条件)
粘贴设备:“MA-3000II”,商品名,由NittoSeikiCo.,Ltd.制造
粘贴速率:10mm/min
粘贴压力:0.15MPa
粘贴时的阶段温度:40℃
(切割条件)
切割设备:“DFD-6361”,商品名,由DISCOCorporation制造
切割环:“2-12-1”(由DISCOCorporation制造)
切割速率:30mm/秒
切割刀:
Z1:“NBC-ZH2030-SE27HCDD”,由DISCOCorporation制造
切割刀转速:
Z1:40,000rpm
Z1刀高度:晶片高度的一半
Z2:“NBC-ZH103O-SE27HCBB”,由DISCOCorporation制造
切割刀的转速:
Z2:45,000rpm
Z2刀的高度:第二压敏粘合剂层的中央
切割方法:阶梯切割
芯片尺寸:10.0mm见方
(拾取条件)
拾取装置:“SPA-300”,商品名,由ShinkawaLtd.制造
针状物的数量:5
针状物的种类:F0.7、15°、101、350μm
拾取速率:5mm/秒
拾取时间:1,000毫秒
拾取高度(针状物的推起量):达至650μm的任意高度
(切割时芯片污染的评估/判断)
通过显微镜观察经拾取收集的各20片芯片的四角,当粘贴至芯片侧面的毛刺或毛须数量为0时,将样品评为A,当为1-10个时评为B,为11以上时评为C。
(拾取性的评估/判断)
评估针状物的拾取量,作为能够拾取芯片的拾取高度。当针状物拾取高度为0-600μm时,将样品评为A,和拾取高度超过600μm或不能拾取芯片时评为B。
(结果)
如表1和2所见,在第一压敏粘合剂层与第二压敏粘合剂层间的剥离强度Y大于第二压敏粘合剂层与半导体背面用膜间的剥离强度X的实施例1-9的半导体背面用切割带集成膜中,剥离强度X为0.01-0.2N/20mm,剥离强度Y为0.2-10N/20mm,剥离强度Y与剥离强度X之比为3-500。切割性良好,抑制了芯片污染,和拾取性优异。另一方面,如比较例1,当剥离强度X超过限定范围时,损害了拾取性,和如比较例2,当上述比例超过限定范围时,剥离强度X相对下降,和关于芯片污染的性能差。此外,在所有剥离强度Y小于限定范围和上述比例小于限定范围的比较例3-5中,发生基材与第一压敏粘合剂层间的分离,损害了拾取性。
尽管已经结合其具体实施方案详细描述了本发明,但对于本领域技术人员显然的是,可在不脱离其范围内进行各种改变和改进。
本申请基于2010年7月29日提交的日本专利申请2010-170920,其全部内容在此并入作为参考。

Claims (4)

1.一种半导体背面用切割带集成膜,其包括:
包含依次堆叠的基材层、第一压敏粘合剂层和第二压敏粘合剂层的切割带,和
堆叠在所述切割带的所述第二压敏粘合剂层上的半导体背面用膜,所述半导体背面用膜包含着色剂,
其中所述第一压敏粘合剂层与所述第二压敏粘合剂层之间的剥离强度Y大于所述第二压敏粘合剂层与所述半导体背面用膜之间的剥离强度X,和
其中所述剥离强度X为0.01-0.2N/20mm,和所述剥离强度Y为0.2-10N/20mm,并且,
其中所述剥离强度Y与所述剥离强度X之比(Y/X)为3-500。
2.根据权利要求1所述的半导体背面用切割带集成膜,其中所述第二压敏粘合剂层具有10μm以上的厚度。
3.根据权利要求1所述的半导体背面用切割带集成膜,其中所述第二压敏粘合剂层由紫外线固化型压敏粘合剂形成。
4.根据权利要求2所述的半导体背面用切割带集成膜,其中所述第二压敏粘合剂层由紫外线固化型压敏粘合剂形成。
CN201510586296.4A 2010-07-29 2011-07-29 半导体背面用切割带集成膜及用于生产半导体器件的方法 Pending CN105219287A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010170920A JP2012033637A (ja) 2010-07-29 2010-07-29 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP2010-170920 2010-07-29
CN201110216966.5A CN102373019B (zh) 2010-07-29 2011-07-29 半导体背面用切割带集成膜及用于生产半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110216966.5A Division CN102373019B (zh) 2010-07-29 2011-07-29 半导体背面用切割带集成膜及用于生产半导体器件的方法

Publications (1)

Publication Number Publication Date
CN105219287A true CN105219287A (zh) 2016-01-06

Family

ID=45527156

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110216966.5A Expired - Fee Related CN102373019B (zh) 2010-07-29 2011-07-29 半导体背面用切割带集成膜及用于生产半导体器件的方法
CN201510586296.4A Pending CN105219287A (zh) 2010-07-29 2011-07-29 半导体背面用切割带集成膜及用于生产半导体器件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110216966.5A Expired - Fee Related CN102373019B (zh) 2010-07-29 2011-07-29 半导体背面用切割带集成膜及用于生产半导体器件的方法

Country Status (5)

Country Link
US (2) US8679931B2 (zh)
JP (1) JP2012033637A (zh)
KR (1) KR20120024390A (zh)
CN (2) CN102373019B (zh)
TW (1) TWI544049B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176365A (zh) * 2011-12-22 2013-06-26 深圳富泰宏精密工业有限公司 菲林及其制作方法,应用该菲林进行遮蔽的方法
KR101411020B1 (ko) * 2011-12-29 2014-06-24 제일모직주식회사 편광판용 점착제, 이로부터 형성된 점착층을 포함하는 편광판 및 이를 포함하는 액정표시장치
KR102152605B1 (ko) * 2012-12-14 2020-09-07 린텍 가부시키가이샤 보호막 형성용 필름
JP6180139B2 (ja) * 2013-03-11 2017-08-16 リンテック株式会社 保護膜形成用複合シートおよび保護膜形成用フィルム付チップの製造方法
WO2014142151A1 (ja) * 2013-03-13 2014-09-18 リンテック株式会社 保護膜形成用複合シート、保護膜形成用複合シートの製造方法および保護膜付チップの製造方法
CN105074878B (zh) 2013-03-27 2017-08-04 琳得科株式会社 保护膜形成用复合片
SG11201600548SA (en) 2013-08-01 2016-02-26 Lintec Corp Protective film formation-use composite sheet
US20160176169A1 (en) 2013-08-01 2016-06-23 Lintec Corporation Protective Film Formation-Use Composite Sheet
CN105683319A (zh) * 2013-10-30 2016-06-15 琳得科株式会社 半导体接合用粘接片及半导体装置的制造方法
JP5799180B1 (ja) * 2013-11-19 2015-10-21 積水化学工業株式会社 半導体接合用接着フィルム
JP6279319B2 (ja) * 2013-12-27 2018-02-14 リンテック株式会社 樹脂膜形成用複合シート
JP5978246B2 (ja) * 2014-05-13 2016-08-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP6272729B2 (ja) * 2014-05-16 2018-01-31 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP6319433B2 (ja) * 2014-05-23 2018-05-09 リンテック株式会社 保護膜形成用複合シート
KR102355108B1 (ko) * 2014-06-10 2022-01-24 린텍 가부시키가이샤 다이싱 시트
TWI712670B (zh) 2014-08-22 2020-12-11 日商琳得科股份有限公司 保護膜形成用片以及附有保護膜的晶片的製造方法
CN107001875B (zh) * 2015-03-04 2020-05-19 琳得科株式会社 膜状粘接剂复合片及半导体装置的制造方法
EP3442012B1 (en) * 2016-03-30 2024-05-08 Mitsui Chemicals Tohcello, Inc. Semiconductor device manufacturing method
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
JP7130490B2 (ja) * 2018-08-08 2022-09-05 日東電工株式会社 粘着テープ
CN114364761B (zh) 2020-07-30 2024-02-02 古河电气工业株式会社 半导体加工用胶带
JP2022089364A (ja) * 2020-12-04 2022-06-16 日東電工株式会社 粘着シート

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523561A (zh) * 2006-10-06 2009-09-02 住友电木株式会社 半导体用膜、半导体用膜的制造方法及半导体装置
CN101567340A (zh) * 2008-04-25 2009-10-28 信越化学工业株式会社 半导体晶片保护膜

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
DE69914418T2 (de) * 1998-08-10 2004-12-02 Lintec Corp. Dicing tape und Verfahren zum Zerteilen einer Halbleiterscheibe
CN100358962C (zh) * 2003-02-05 2008-01-02 古河电气工业株式会社 晶片-粘合胶粘带
JP4171898B2 (ja) * 2003-04-25 2008-10-29 信越化学工業株式会社 ダイシング・ダイボンド用接着テープ
JP4275522B2 (ja) 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
US7101620B1 (en) * 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
JP2006261485A (ja) * 2005-03-18 2006-09-28 Renesas Technology Corp 半導体装置およびその製造方法
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4954569B2 (ja) 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
JP4769975B2 (ja) * 2006-03-29 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523561A (zh) * 2006-10-06 2009-09-02 住友电木株式会社 半导体用膜、半导体用膜的制造方法及半导体装置
CN101567340A (zh) * 2008-04-25 2009-10-28 信越化学工业株式会社 半导体晶片保护膜

Also Published As

Publication number Publication date
TW201207081A (en) 2012-02-16
US20140037923A1 (en) 2014-02-06
CN102373019A (zh) 2012-03-14
KR20120024390A (ko) 2012-03-14
JP2012033637A (ja) 2012-02-16
CN102373019B (zh) 2015-10-14
US20120028418A1 (en) 2012-02-02
TWI544049B (zh) 2016-08-01
US8679931B2 (en) 2014-03-25
US9050773B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
CN102373019B (zh) 半导体背面用切割带集成膜及用于生产半导体器件的方法
CN102373022B (zh) 半导体背面用加热剥离片集成膜、半导体元件的收集方法和半导体器件的生产方法
CN102344646B (zh) 倒装芯片型半导体背面用膜及其用途
CN105153954B (zh) 倒装芯片型半导体背面用膜及其用途
CN102161869B (zh) 半导体背面用切割带集成膜
CN102153960B (zh) 倒装芯片型半导体背面用膜
CN105666976B (zh) 半导体背面用切割带集成膜在激光标识中的应用
CN104103565B (zh) 切割带集成晶片背面保护膜
TWI550052B (zh) 使用切晶帶一體型晶圓背面保護膜製造半導體器件之方法
CN105428293B (zh) 半导体背面用切割带集成膜
CN106206396B (zh) 半导体器件生产用膜、半导体器件生产用膜的生产方法和半导体器件的生产方法
CN101901775B (zh) 半导体背面用切割带集成膜
CN102376614B (zh) 倒装芯片型半导体背面用膜和半导体背面用切割带集成膜
CN102347263B (zh) 半导体背面用切割带集成膜和生产半导体器件的方法
CN102153961B (zh) 倒装芯片型半导体背面用膜
CN102220092A (zh) 半导体背面用切割带集成膜
CN102146265B (zh) 半导体背面用切割带集成膜
CN105047597A (zh) 半导体背面用切割带集成膜
CN101924055A (zh) 半导体背面用切割带集成膜
CN102376611B (zh) 半导体背面用膜、半导体背面用切割带集成膜、用于生产半导体器件的方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160106