TWI536655B - 方向性耦合器 - Google Patents

Description

方向性耦合器

本發明係關於一種方向性耦合器，尤其關於一種具備主線路和副線路的方向性耦合器。

作為習知的方向性耦合器，例如，已知有專利文獻1記載的方向性耦合器。該方向性耦合器具備：複數個電介質層、第1耦合線、第2耦合線、第1接地電極以及第2接地電極。

複數個電介質層呈長方形，且於上下方向進行積層。第1耦合線和第2耦合線設置於互不相同的電介質層上，彼此進行電磁耦合。第1耦合線位於第2耦合線的上側。第1接地電極設置在位於第1耦合線上側的電介質層上。第2接地電極設置在位於第2耦合線下側的電介質層上。具有上述結構的方向性耦合器實現了小型化和低插入損耗，且具有充分的隔離特性。

然而，在專利文獻1所記載的方向性耦合器中，第1耦合線的特性阻抗與第2耦合線的特性阻抗之間有可能會產生差。更詳細而言，該方向性耦合器中，複數個電介質層的厚度存在製造偏差。因此，從第1耦合線到第1接地電極為止的距離、與從第2耦合線到第2接地電極為止的距離之間有可能會產生偏差。由此，在第1耦合線與第1接地電極間所 產生的電容相對於規定電容的偏移量、與第2耦合線與第2接地電極間所產生的電容相對於規定電容的偏移量之間可能會產生偏差。因此，第1耦合線的特性阻抗與第2耦合線的特性阻抗之間容易產生差。

專利文獻1：日本特開平9-153708號公報

因此，本發明的目的在於，提供一種方向性耦合器，能夠抑制主線路的特性阻抗與副線路的特性阻抗之間產生差。

本發明的一實施形態之方向性耦合器的特徵在於，具備：積層體，該積層體由包含有第1電介質層和第2電介質層的複數個電介質層積層而構成；主線路，包含有彼此以串聯方式電連接的第1主線路部和第2主線路部；以及副線路，包含有彼此以串聯方式電連接的第1副線路部和第2副線路部，且與前述主線路進行電磁耦合，前述第1主線路部和前述第1副線路部設置在前述第1電介質層上，前述第2主線路部和前述第2副線路部設置在前述第2電介質層上，從積層方向俯視時，前述第1主線路部與前述第2副線路部重合，且前述第1副線路部與前述第2主線路部重合。

根據本發明，能夠抑制主線路的特性阻抗與副線路的特性阻抗之間產生差。

10a、10b‧‧‧方向性耦合器

12‧‧‧積層體

14a~14j‧‧‧外部電極

16a~16k‧‧‧電介質層

18a~18d‧‧‧引出導體

20‧‧‧接地導體

22‧‧‧連接導體

M‧‧‧主線路

S‧‧‧副線路

m1、m2‧‧‧主線路部

s1、s2‧‧‧副線路部

v1~v6、v11~v14‧‧‧通孔導體

圖1是方向性耦合器10a、10b的外觀立體圖。

圖2是方向性耦合器10a的積層體12的分解立體圖。

圖3是方向性耦合器10b的積層體12的分解立體圖。

圖4是比較例所涉及的方向性耦合器100的積層體112的分解立體圖。

圖5A是第3模型的史密斯圖。

圖5B是圖5A的放大圖。

圖6A是第1模型的史密斯圖。

圖6B是圖6A的放大圖。

圖7A是第2模型的史密斯圖。

圖7B是圖7A的放大圖。

圖8A是表示第1模型的磁場分佈的圖。

圖8B是表示第2模型的磁場分佈的圖。

以下，參照圖式對本發明的一實施形態之的方向性耦合器進行說明。圖1是方向性耦合器10a、10b的外觀立體圖。圖2是方向性耦合器10a的積層體12的分解立體圖。下面，將積層方向定義為上下方向，將從上側進行俯視時的方向性耦合器10a的長邊方向定義為前後方向，將從上側進行俯視時的方向性耦合器10a的短邊方向定義為左右方向。

方向性耦合器10a如圖1和圖2所示，具備：積層體12、外部電極14a~14j、主線路M、副線路S、引出導體18a~18d、接地導體20以及通孔導體v1、v3、v4、v6。

積層體12如圖2所示，呈長方體狀，由電介質陶瓷形成的長方形狀的電介質層16a~16f以從上側向下側按此順序排列的方式進行積層而成。以下，將積層體12上側的主面稱為上表面，下側的主面稱為底面。 將積層體12前側的端面稱為前表面，後側的端面稱為後面。將積層體12右側的側面稱為右表面，左側的側面稱為左表面。積層體12的底面是將方向性耦合器10a安裝到電路基板時與電路基板相對的安裝面。此外，將電介質層16a~16f上側的面稱為表面，電介質層16a~16f下側的面稱為背面。

外部電極14e、14f、14g在積層體12的右表面以從前側向後側依序排列的方式進行設置。外部電極14e、14f、14g沿上下方向延伸，且折返到上表面和底面。

外部電極14h、14i、14j在積層體12的左表面以從前側向後側依序排列的方式進行設置。外部電極14h、14i、14j沿上下方向延伸，且折返到上表面和底面。

外部電極14a、14d在積層體12的前表面以從右側向左側依序排列的方式進行設置。外部電極14a、14d沿上下方向延伸，且折返到上表面和底面。

外部電極14c、14b在積層體12的後面以從右側向左側依序排列的方式進行設置。外部電極14c、14b沿上下方向延伸，且折返到上表面和底面。

相對於在積層體12的表面藉由塗布以Ag為主要成分的導電性糊料而形成的基底電極，外部電極14a~14j是藉由實施鍍Ni和鍍Sn而形成的。

主線路M設置於積層體12內，包含有主線路部m1、m2以及通孔導體v2。主線路M的特性阻抗例如為50Ω。主線路部m1是設置於電介質層16c的表面的前半部分的線狀導體。從上側進行俯視時，主線路部 m1呈從外周側端部向內周側端部以順時針方向環繞多周而成的螺旋狀，其中，前述內周側端部位於相對於電介質層16c的中央(對角線的交點)更靠右側的位置，前述內周側端部位於電介質層16c的前半部分的中央處。以下，將主線路部m1的內周側端部稱為內周端，將主線路部m1的外周側端部稱為外周端。

主線路部m2是設置於電介質層16d的表面的後半部分的線狀導體，該電介質層16d設置於電介質層16c的下側。從上側進行俯視時，主線路部m2呈外周側端部向內周側端部以順時針方向環繞多周而成的螺旋狀，其中，前述外周側端部位於相對於電介質層16d的中央(對角線的交點)更靠右側的位置，前述內周側端部位於電介質層16d的後半部分的中央處。下麵，將主線路部m2的內周側端部稱為內周端，將主線路部m2的外周側端部稱為外周端。

主線路部m1、m2例如藉由在電介質層16c、16d塗布以由Cu或Ag形成的金屬為主要成分的導電性糊料而得以形成。

通孔導體v2在上下方向貫穿電介質層16c，從而將主線路部m1的外周端與主線路部m2的外周端電連接。由此，主線路部m1與主線路部m2經由通孔導體v2以串聯的方式電連接。

引出導體18a是設置於電介質層16b的表面的直線狀的線狀導體，該電介質層16b設置於電介質層16c的上側。從上側進行俯視時，引出導體18a的一個端部與主線路部m1的內周端重合。引出導體18a從一個端部起向右前方向延伸。並且，引出導體18a的另一個端部引出至電介質層16b的前側的短邊，與外部電極14a電連接。

通孔導體v1在上下方向貫穿電介質層16b，從而將引出導體18a的一個端部與主線路部m1的內周端電連接。由此，通孔導體v1和引出導體18a對主線路部m1的內周端與外部電極14a進行電連接。

引出導體18b是設置於電介質層16e的表面的直線狀的線狀導體，該電介質層16e設置於電介質層16d的下側。從上側進行俯視時，引出導體18b的一個端部與主線路部m2的內周端重合。引出導體18b從一個端部起向左後方向延伸。並且，引出導體18b的另一個端部引出至電介質層16e的後側的短邊，與外部電極14b電連接。

引出導體18a、18b例如藉由在電介質層16b、16e塗布以由Cu或Ag形成的金屬為主要成分的導電性糊料而得以形成。

通孔導體v3在上下方向貫穿電介質層16d，從而將引出導體18b的一個端部與主線路部m2的內周端電連接。由此，通孔導體v3和引出導體18b對主線路部m2的內周端與外部電極14b進行電連接。

通孔導體v1~v3藉由向設置於電介質層16b~16d的貫通孔填充以Cu或Ag為主要成分的導電性糊料而形成。

副線路S設置於積層體12內，與主線路M進行電磁耦合。副線路S包含有副線路部s1、s2和通孔導體v5。副線路S的特性阻抗例如為50Ω。副線路部s1是設置於電介質層16c的表面的後半部分的線狀導體。從上側進行俯視時，副線路部s1呈從外周側端部向內周側端部以順時針方向環繞多周而成的螺旋狀，其中，前述外周側端部位於相對於電介質層16c的中央(對角線的交點)更靠近左側的位置，前述內周側端部位於電介質層16c的後半部分的中央處。下麵，將副線路部s1的內周側端部稱為內周 端，將副線路部s1的外周側端部稱為外周端。

此處，從上側進行俯視時，主線路部m2與副線路部s1相重合。並且，從上側進行俯視時，主線路部m2與副線路部s1大略遍及整個長度彼此並行。更詳細而言，從上側進行俯視時，主線路部m2與副線路部s1在除其外周端附近以外的部分均以保持一致的狀態重合。

從上側進行俯視時，主線路部m1與副線路部s1形成為關於電介質層16c的對角線的交點呈點對稱的圖形。因此，若以電介質層16c的對角線的交點為中心將主線路部m1旋轉180°，則由此得到的主線路部與副線路部s1相一致。

副線路部s2是設置於電介質層16d的表面的前半部分的線狀導體，該電介質層16d設置於電介質層16c的下側。從上側進行俯視時，副線路部s2呈從外周側端部向內周側端部以順時針方向環繞多周而成的螺旋狀，其中，前述外周側端部位於相對於電介質層16d的中央(對角線的交點)更靠左側的位置上，前述內周側端部位於電介質層16d的前半部分的中央處。主線路部m1、m2的線寬和副線路部s1、s2的線寬實質上相等。下麵，將副線路部s2的內周側端部稱為內周端，將副線路部s2的外周側端部稱為外周端。

此處，從上側進行俯視時，主線路部m1與副線路部s2重合。並且，從上側進行俯視時，主線路部m1與副線路部s2大略遍及整個長度彼此並行。更詳細而言，從上側進行俯視時，主線路部m1與副線路部s2在除其外周端附近以外的部分均以保持一致的狀態相重合。

從上側進行俯視時，主線路部m2與副線路部s2形成為關 於電介質層16d的對角線的交點呈點對稱的圖形。因此，若以電介質層16d的對角線的交點為中心將主線路部m2旋轉180°，則由此得到的主線路部與副線路部s2相一致。

副線路部s1、s2例如藉由在電介質層16c、16d塗布以由Cu或Ag形成的金屬為主要成分的導電性糊料而得以形成。

通孔導體v5在上下方向貫穿電介質層16c，從而將副線路部s1的外周端與副線路部s2的外周端電連接。由此，副線路部s1與副線路部s2經由通孔導體v5以串聯的方式電連接。

引出導體18c是設置於電介質層16b的表面的直線狀的線狀導體，該電介質層16b設置於電介質層16c的上側。從上側進行俯視時，引出導體18c的一個端部與副線路部s1的內周端重合。引出導體18c從一個端部起向右後方向延伸。並且，引出導體18c的另一個端部引出至電介質層16b的後側的短邊，與外部電極14c電連接。

此處，從上側進行俯視時，引出導體18b與引出導體18c實質上形成等腰三角形的長度相等的兩條邊。

通孔導體v4在上下方向貫穿電介質層16b，從而將引出導體18c的一個端部與副線路部s1的內周端電連接。由此，通孔導體v4和引出導體18c對副線路部s1的內周端與外部電極14c進行電連接。

引出導體18d是設置於電介質層16e的表面的直線狀的線狀導體，該電介質層16e設置於電介質層16d的下側。從上側進行俯視時，引出導體18d的一個端部與副線路部s2的內周端重合。引出導體18d從一個端部起向左前方向延伸。並且，引出導體18d的另一個端部引出至電介質 層16e的前側的短邊，與外部電極14d電連接。

引出導體18c、18d例如藉由在電介質層16b、16e塗布以由Cu或Ag形成的金屬為主要成分的導電性糊料而得以形成。

此處，從上側進行俯視時，引出導體18a與引出導體18d實質上形成等腰三角形的長度相等的兩條邊。並且，從上側進行俯視時，引出導體18a和引出導體18b形成為關於電介質層16b的對角線的交點呈點對稱的圖形。從上側進行俯視時，引出導體18c和引出導體18d形成為關於電介質層16b的對角線的交點呈點對稱的圖形。此外，引出導體18a~18d的線寬相等。

通孔導體v6在上下方向貫穿電介質層16d，從而將引出導體18d的一個端部與副線路部s2的內周端電連接。由此，通孔導體v6和引出導體18d對副線路部s2的內周端與外部電極14d進行電連接。

接地導體20是設置於電介質層16f的表面的長方形導體，該電介質層16f設置於電介質層16d的下側。從上側進行俯視時，接地導體20與主線路部m1、m2及副線路部s1、s2重合。接地導體20從右側長邊的三處向右突出，從而與外部電極14e~14g電連接。接地導體20從左側長邊的三處向左突出，從而與外部電極14h~14j電連接。

接地導體20例如藉由在電介質層16f塗布以由Cu或Ag形成的金屬為主要成分的導電性糊料而得以形成。

在上述方向性耦合器10a中，外部電極14a用作輸入埠，外部電極14b用作輸出埠。外部電極14d用作耦合埠，外部電極14c用作以50Ω進行終端化的終端埠。外部電極14e~14j用作進行接地的接地埠。而 且，若訊號輸入到外部電極14a，則該訊號從外部電極14b輸出。並且，由於主線路M與副線路S進行電磁耦合，因此，從外部電極14d輸出具有與從外部電極14b輸出的訊號的功率成正比的功率的訊號。

(效果)

根據具有上述結構的方向性耦合器10a，能夠抑制主線路M的特性阻抗與副線路S的特性阻抗之間產生差。更詳細而言，主線路部m1和副線路部s1設置在電介質層16c上。因此，即使電介質層16a~16f的厚度產生偏差，從主線路部m1到接地導體20為止的距離與從副線路部s1到接地導體20為止的距離仍然保持相等。因此，主線路部m1與接地導體20間產生的電容和副線路部s1與接地導體20間產生的電容之間不易產生差。

此外，主線路部m2和副線路部s2設置在電介質層16d上。因此，即使電介質層16a~16f的厚度產生偏差，從主線路部m2到接地導體20為止的距離與從副線路部s2到接地導體20為止的距離仍然保持相等。因此，主線路部m2與接地導體20間產生的電容和副線路部s2與接地導體20間產生的電容之間不易產生差。

如上所述，即使電介質層16a~16f的厚度產生偏差，主線路M與接地導體20間所形成的電容和副線路S與接地導體20間所形成的電容之間不易產生差。即，主線路M的特性阻抗與副線路S的特性阻抗之間不易產生差。

根據方向性耦合器10a，能夠降低上下方向的高度(以下，稱為薄型化)。更詳細而言，在專利文獻1所記載的方向性耦合器中，第1接地電極設置在位於第1耦合線上側的電介質層上。第2接地電極設置在 位於第2耦合線下側的電介質層上。即，設有兩個接地電極。這是為了使第1耦合線與第1接地電極及第2接地電極間所產生的電容、和第2耦合線與第1接地電極及第2接地電極間所產生的電容相接近。

但是，在專利文獻1所記載的方向性耦合器中，由於需要兩個接地電極，因此，積層方向的高度變高。此外，若缺少兩個接地電極中的任意一個接地電極，則第1耦合線與接地電極間所產生的電容、和第2耦合線與接地電極間所產生的電容之間就會產生差。

因此，方向性耦合器10a中，主線路部m1和副線路部s1設置在電介質層16c上。由此，從主線路部m1到接地導體20為止的距離與從副線路部s1到接地導體20為止的距離變為相等。因此，主線路部m1與接地導體20間產生的電容與副線路部s1與接地導體20間產生的電容之間不易產生差。此外，主線路部m2和副線路部s2設置在電介質層16d上。由此，從主線路部m2到接地導體20為止的距離與從副線路部s2到接地導體20為止的距離變為相等。因此，主線路部m2與接地導體20間產生的電容和副線路部s2與接地導體20間產生的電容之間不易產生差。

如上所述，在方向性耦合器10a中，由於僅設置一個接地導體20，因此，能夠使主線路M與接地導體20間產生的電容、和副線路S與接地導體20間產生的電容相接近。其結果是在方向性耦合器10a中，能夠實現薄型化。另外，這種結構也不會妨礙在主線路部m1和副線路部s1的上側設置與主線路部m1和副線路部s1重合的接地導體。

在方向性耦合器10a中，能夠實現小型化。例如，為了利用專利文獻1所記載的方向性耦合器構成3dB方向性耦合器，較佳為第1耦 合線和第2耦合線的長度是第1耦合線和第2耦合線所傳輸的高頻訊號的波長的1/4。在這種3dB方向性耦合器中，為了實現小型化，考慮增大電介質層的介電常數。由此，第1耦合線和第2耦合線所傳輸的高頻訊號的波長變短，從而第1耦合線和第2耦合線的長度變短。

但是，若電介質層的介電常數變高，則第1耦合線及第2耦合線與第1接地電極及第2接地電極間所產生的電容變大。其結果導致第1耦合線及第2耦合線的特性阻抗下降，從而偏離規定的特性阻抗(例如，50Ω)。

因此，在方向性耦合器10a中，如上所述，在主線路M和副線路S的上側沒有設置接地導體。因此，在方向性耦合器10a中，與專利文獻1所記載的方向性耦合器相比，主線路M和副線路S中產生的電容較小，因此主線路M和副線路S的特性阻抗變大。其結果是，在方向性耦合器10a中，能夠抑制主線路M和副線路S的特徵阻抗的下降，並且能實現方向性耦合器10a的小型化。

方向性耦合器10a中，主線路M和副線路S的設計較為容易。更詳細而言，在專利文獻1所記載的方向性耦合器中，若去除第1接地電極，則第1耦合線和第2耦合線分別與第2接地電極形成電容。並且，從第1耦合線到第2接地電極為止的距離、與從第2耦合線到第2接地電極為止的距離不同。因此，考慮到要使第1耦合線與第2接地電極間形成的電容、和第2耦合線與第2接地電極間形成的電容相接近，就必須要對第1耦合線和第2耦合線進行設計。

另一方面，在方向性耦合器10a中，主線路部m1和副線路 部s1設置在電介質層16c上。又，主線路部m2和副線路部s2設置在電介質層16d上。由此，從主線路部m1到接地導體20為止的距離與從副線路部s1到接地導體20為止的距離變為相等。同樣地，從主線路部m2到接地導體20為止的距離與從副線路部s2到接地導體20為止的距離變為相等。即，在方向性耦合器10a中，即使只設置一個接地導體20，也可使從主線路M到接地導體20為止的距離、與從副線路S到接地導體20為止的距離實質上相等。因此，為了使主線路M與接地導體20間形成的電容和副線路S與接地導體20間形成的電容相接近，只要使主線路部m1與副線路部s1的結構相接近、且使主線路部m2與副線路部s2的結構相接近即可。其結果是，在方向性耦合器10a中，可簡化主線路M和副線路S的設計。

根據方向性耦合器10a，能夠使引出導體18a的特性阻抗與引出導體18c的特性阻抗相接近。更詳細而言，引出導體18a和引出導體18c設置於同一電介質層16b的表面。由此，可使從引出導體18a到接地導體20間的距離、與從引出導體18c到接地導體20間的距離相等。即，能夠使引出導體18a與接地導體20間產生的電容、和引出導體18c與接地導體20間產生的電容相接近。由此，能夠使引出導體18a的特性阻抗與引出導體18c的特性阻抗相接近。基於相同的理由，能夠使引出導體18b的特性阻抗與引出導體18d的特性阻抗相接近。

根據方向性耦合器10a，引出導體18a相對於電介質層16b的前側的短邊傾斜。由此，藉由調整引出導體18a與電介質層16b的前側的短邊所成的角度，能夠調整主線路M與引出導體18a的交叉狀態，從而能夠調整引出導體18a的特性阻抗。基於同樣的理由，也能調整引出導體18b ~18c的特徵阻抗。

根據方向性耦合器10a，能夠抑制主線路M的特性阻抗與副線路S的特性阻抗之間產生差。更詳細而言，從上側進行俯視時，引出導體18a與引出導體18d實質上形成等腰三角形的長度相等的兩條邊。並且，從上側進行俯視時，引出導體18b與引出導體18c實質上形成等腰三角形的長度相等的兩條邊。因此，主線路M、引出導體18a、18b的形狀、與副線路S、引出導體18c、18d的形狀具有點對稱的關係。其結果是，能夠抑制主線路M的特性阻抗與副線路S的特性阻抗之間產生差。

此外，在方向性耦合器10a中，主線路部m1、m2從外周側向內周側以順時針方向環繞。並且，主線路部m1的外周端與主線路部m2的外周端電連接。例如，若在主線路M中從外部電極14a向外部電極14b流過電流，則在主線路部m1中以逆時針方向流過電流，從而在主線路部m1的中心產生向上的磁場。在主線路部m2中以順時針方向流過電流，從而在主線路部m2的中心產生向下的磁場。即，主線路部m1的中心所產生的磁場的方向與主線路部m2的中心所產生的磁場的方向相反。在該情況下，上述磁場在主線路部m1、m2的上側耦合，且在主線路部m1、m2的下側耦合。其結果是，主線路部m1和主線路部m2進行強磁場耦合。基於同樣的理由，副線路部s1與副線路部s2也進行強磁場耦合。

在方向性耦合器10a中，從上側進行俯視時，主線路部m1與副線路部s2從外周側向內周側以順時針方向環繞，且彼此並行。由此，能夠使主線路部m1與副線路部s2進行強磁場耦合。基於同樣的理由，能夠使主線路部m2與副線路部s1進行強磁場耦合。

(變形例)

以下，參照圖式對變形例之方向性耦合器進行說明。圖3是方向性耦合器10b的積層體12的分解立體圖。關於方向性耦合器10b的外觀立體圖，沿用圖1。

方向性耦合器10b在下述兩點與方向性耦合器10a不同。

不同點1：積層體12中所積層的電介質層的個數

不同點2：主線路M和副線路S的形狀

對不同點1進行說明。方向性耦合器10b的積層體12由電介質層16a~16c、16g、16d~16f以從上側向下側按次序排列的方式進行積層而構成。即，在方向性耦合器10b的積層體12中，在電介質層16c與電介質層16d之間插入有電介質層16g。

對不同點2進行說明。主線路M包含有主線路部m1、m2和通孔導體v11、v12。主線路部m1是設置於電介質層16c的表面的前半部分的線狀導體。從上側進行俯視時，主線路部m1呈從外周側端部向內周側端部以順時針方向環繞多周而成的螺旋狀，其中，前述外周側端部位於相對於電介質層16c的中央(對角線的交點)更靠近左側的位置，前述內周側端部位於電介質層16c的前半部分的中央處。下麵，將主線路部m1的內周側端部稱為內周端，將主線路部m1的外周側端部稱為外周端。

主線路部m2是設置於電介質層16d的表面的後半部分的線狀導體，該電介質層16d設置於電介質層16c的下側。從上側進行俯視時，主線路部m2呈從外周側端部向內周側端部以順時針方向環繞多周而成的螺旋狀，其中，前述外周側端部位於相對於電介質層16d的中央(對角線 的交點)更靠近左側的位置，前述內周側端部位於電介質層16d的後半部分的中央處。即，方向性耦合器10b的主線路部m2以與方向性耦合器10a的主線路部m2相反的方向進行環繞。下麵，將主線路部m2的內周側端部稱為內周端，將主線路部m2的外周側端部稱為外周端。

通孔導體v11在上下方向貫穿電介質層16c。通孔導體v12在上下方向貫穿電介質層16g。通孔導體v11和通孔導體v12彼此相連從而構成一根通孔導體，對主線路部m1的外周端與主線路部m2的外周端進行電連接。由此，主線路部m1與主線路部m2經由通孔導體v11、v12以串聯的方式電連接。

方向性耦合器10b的引出導體18a、18b和通孔導體v1、v3與方向性耦合器10a的引出導體18a、18b和通孔導體v1、v3相同，因此省略說明。

副線路S設置於積層體12內，與主線路M進行電磁耦合。副線路S包含有副線路部s1、s2、連接導體22和通孔導體v13、v14。副線路部s1是設置於電介質層16c的表面的後半部分的線狀導體。從上側進行俯視時，副線路部s1呈從外周側端部向內周側端部以逆時針方向環繞多周而成的螺旋狀，其中，前述外周側端部位於相對於電介質層16c的中央(對角線的交點)更靠左側的位置，前述內周側端部位於電介質層16c的後半部分的中央處。即，方向性耦合器10b的副線路部s1以與方向性耦合器10a的副線路部s1相反的方向進行環繞。下麵，將副線路部s1的內周側端部稱為內周端，將副線路部s1的外周側端部稱為外周端。

此處，從上側進行俯視時，主線路部m2與副線路部s1相 重合。並且，從上側進行俯視時，主線路部m2與副線路部s1基本在整個長度上都彼此並行。更詳細而言，從上側進行俯視時，主線路部m2與副線路部s1在除其外周端附近以外的部分均以保持一致的狀態重合。

從上側進行俯視時，主線路部m1與副線路部s1形成為關於藉由電介質層16c的對角線且在左右方向延伸的直線呈線對稱的圖形。

副線路部s2是設置於電介質層16d的表面的前半部分的線狀導體，該電介質層16d設置於電介質層16c的下側。從上側進行俯視時，副線路部s2呈從外周側端部內周側端部以順時針方向環繞多周而成的螺旋狀，其中，前述外周側端部位於相對於電介質層16d的中央(對角線的交點)更靠左側的位置，前述內周側端部位於電介質層16d的前半部分的中央處。下麵，將副線路部s2的內周側端部稱為內周端，將副線路部s2的外周側端部稱為外周端。

連接導體22是設置於電介質層16g的表面，在前後方向延伸的直線狀的線狀導體。從上側進行俯視時，連接導體22的前端與副線路部s2的外周端重合。從上側進行俯視時，連接導體22的後端與副線路部s1的外周端重合。

此處，從上側進行俯視時，主線路部m1與副線路部s2相重合。並且，從上側進行俯視時，主線路部m1與副線路部s2大略遍及整個長度彼此並行。更詳細而言，從上側進行俯視時，主線路部m1與副線路部s2在除其外周端附近以外的部分均以保持一致的狀態相重合。

從上側進行俯視時，主線路部m2與副線路部s2形成為關於藉由電介質層16d的對角線且在左右方向延伸的直線呈線對稱的圖形。

通孔導體v13在上下方向貫穿電介質層16c，從而將副線路部s1的外周端與連接導體22的後端電連接。通孔導體v14在上下方向貫穿電介質層16g，從而將副線路部s2的外周端與連接導體22的前端電連接。由此，副線路部s1與副線路部s2經由通孔導體v13、v14以及連接導體22以串聯的方式電連接。

方向性耦合器10b的引出導體18c、18d和通孔導體v4、v6與方向性耦合器10a的引出導體18c、18d和通孔導體v4、v6相同，因此省略說明。方向性耦合器10b的接地導體20也與方向性耦合器10a的接地導體20相同，因此省略說明。

在上述方向性耦合器10b中，外部電極14a用作輸入埠，外部電極14b用作輸出埠。外部電極14d用作耦合埠，外部電極14c用作以50Ω進行終端化的終端埠。外部電極14e~14j用作進行接地的接地埠。而且，若訊號輸入到外部電極14a，則該訊號從外部電極14b輸出。並且，由於主線路M與副線路S進行電磁耦合，因此，從外部電極14d輸出具有與從外部電極14b輸出的訊號的功率成正比的功率的訊號。

(效果)

具有上述結構的方向性耦合器10b能夠獲得與方向性耦合器10a相同的作用效果。

此外，在方向性耦合器10b中，主線路部m1從外周側向內周側以順時針方向環繞。主線路部m2從外周側向內周側以逆時針方向環繞。並且，主線路部m1的外周端與主線路部m2的外周端電連接。例如，若在主線路M中從外部電極14a向外部電極14b流過電流，則在主線路部 m1中以逆時針方向流過電流，從而在主線路部m1的中心產生向上的磁場。在主線路部m2中以逆時針方向流過電流，從而在主線路部m2的中心產生向上的磁場。即，主線路部m1的中心所產生的磁場的方向與主線路部m2的中心所產生的磁場的方向相同。該情況下，上述磁場互相抵消。其結果是，主線路部m1和主線路部m2進行弱磁場耦合。基於同樣的理由，副線路部s1與副線路部s2也進行弱磁場耦合。

如上述方向性耦合器10a、10b那樣，藉由改變主線路M和副線路S的形狀，能夠調整主線路部m1與主線路部m2磁場耦合的強度、以及副線路部s1與副線路部s2磁場耦合的強度。因此，較佳為根據用途分開使用方向性耦合器10a和方向性耦合器10b。

(電腦模擬)

本申請的發明人為使方向性耦合器10a、10b所發揮的效果進一步明確，進行了以下所說明的模擬。圖4是比較例之方向性耦合器100的積層體112的分解立體圖。

本申請的發明人製作了具有方向性耦合器10a的結構的第1模型、具有方向性耦合器10b的結構的第2模型、以及具有方向性耦合器100的結構的第3模型。此處，對方向性耦合器100進行說明。

方向性耦合器100中對應於方向性耦合器10a的結構的參照符號藉由對方向性耦合器10a的結構的參照符號加上100來表示。以下，以與方向性耦合器10a的不同點為中心，對方向性耦合器100進行簡單的說明。

主線路部m1和主線路部m2設置於同一電介質層116c的表面。主線路部m1與主線路部m2按反方向進行環繞。並且，主線路部m1 的外周端與主線路部m2的外周端電連接。副線路部s1和副線路部s2設置於同一電介質層116d的表面。副線路部s1和副線路部s2按反方向進行環繞。並且，副線路部s1的外周端與副線路部s2的外周端電連接。

本申請的發明人將0.1GHz~6.0GHz的高頻訊號輸入上述第1模型至第3模型，生成第1模型至第3模型的史密斯圖。圖5A是第3模型的史密斯圖。圖5B是圖5A的放大圖。圖6A是第1模型的史密斯圖。圖6B是圖6A的放大圖。圖7A是第2模型的史密斯圖。圖7B是圖7A的放大圖。圖中的細線表示主線路M的特性阻抗，圖中的粗線表示副線路S的特性阻抗。箭頭A表示主線路M在0.7GHz時的特性阻抗，箭頭B表示主線路M在0.8GHz時的特性阻抗。箭頭C表示副線路S在0.7GHz時的特性阻抗，箭頭B表示副線路S在0.8GHz時的特性阻抗。

若參照圖5A和圖5B，則可知粗線與細線相分離。這表示主線路M的特性阻抗與副線路S的特性阻抗之間產生了差。特別是在行動電話的基地台的使用頻帶(以下稱為使用頻帶)為0.7GHz時，主線路M的特性阻抗(箭頭A(44.712+j4.4247Ω))與副線路S的特性阻抗(箭頭C(53.334+j6.130Ω))之間產生較大的偏差。同樣地，在使用頻帶為0.8GHz時，主線路M的特性阻抗(箭頭B(48.541+j5.330Ω))與副線路S的特性阻抗(箭頭D(57.453+j5.627Ω))之間也產生較大的偏差。

另一方面，若參照圖6A和圖6B，則可知粗線的中心附近與細線的中心附近相接近。這表示在相對較低的頻帶下，主線路M的特性阻抗與副線路S的特性阻抗之間的差變小。尤其在使用頻帶為0.7GHz時，主線路M的特性阻抗(箭頭A(48.682+j1.797Ω))與副線路S的特性阻抗(箭 頭C(47.770+j2.069Ω))相接近。同樣地，在使用頻帶為0.8GHz時，主線路M的特性阻抗(箭頭B(51.408+j1.226Ω))與副線路S的特性阻抗(箭頭D(51.016+j1.844Ω))也相接近。由此可知與第1模型(方向性耦合器100)相比，第2模型(方向性耦合器10a)中，主線路M的特性阻抗與副線路S的特性阻抗的差變小。

若參照圖7A和圖7B，則可知粗線與細線整體都相接近。這表示在0.1GHz~6.0GHz的頻帶下，主線路M的特性阻抗與副線路S的特性阻抗之間的差變小。尤其在使用頻帶為0.7GHz時，主線路M的特性阻抗(箭頭A(47.787+j5.108Ω))與副線路S的特性阻抗(箭頭C(48.269+j5.273Ω))相接近。同樣地，在使用頻帶為0.8GHz時，主線路M的特性阻抗(箭頭B(51.897+j4.786Ω))與副線路S的特性阻抗(箭頭D(52.379+j4.894Ω))也相接近。由此可知與第1模型(方向性耦合器100)相比，第3模型(方向性耦合器10b)中，主線路M的特性阻抗與副線路S的特性阻抗的差變小。

接著，本申請的發明人對第1模型和第2模型的磁場分佈進行了研究。圖8A是表示第1模型的磁場分佈的圖。圖8B是表示第2模型的磁場分佈的圖。

第1模型中，主線路部m1與主線路部m2進行強磁場耦合，副線路部s1與副線路部s2進行強磁場耦合。另一方面，第2模型中，主線路部m1與主線路部m2進行弱磁場耦合，副線路部s1與副線路部s2進行弱磁場耦合。因此，如圖8A和圖8B所示，第1模型中產生了比第2模型要強的磁場。

(其它實施形態)

本發明之方向性耦合器不限於上述實施形態之方向性耦合器10a、10b，能在其發明思想的範圍內進行變更。

另外，也可以對方向性耦合器10a、10b的結構進行任意的組合。

方向性耦合器10a、10b中，也可以不設置接地導體20。在該情況下，在安裝有方向性耦合器10a、10b的電路基板中內置的接地導體與主線路M及副線路S之間形成電容。

方向性耦合器10a、10b中，接地導體20也可以設置於主線路M和副線路S的上側。

方向性耦合器10a、10b中，可以在主線路M和副線路S的上側設置接地導體，在主線路M和副線路S的下側設置接地導體20。

方向性耦合器10a、10b中，主線路部m1、m2的線寬及副線路部s1、s2的線寬相等，但也可以不相等。由此，能夠調整主線路部m1與副線路部s2之間的電場耦合的強度。同樣地，能夠調整主線路部m2與副線路部s1之間的電場耦合的強度。

此外，主線路部m1的形狀與副線路部s2的形狀可以不同，主線路部m2的形狀與副線路部s1的形狀也可以不同。

本發明可適用於方向性耦合器，尤其在能夠抑制主線路的特性阻抗與副線路的特性阻抗之間產生差這一點上較為突出。

12‧‧‧積層體

16a~16f‧‧‧電介質層

18a~18d‧‧‧引出導體

20‧‧‧接地導體

M‧‧‧主線路

S‧‧‧副線路

m1、m2‧‧‧主線路部

s1、s2‧‧‧副線路部

v1~v6‧‧‧通孔導體

Claims (10)

1. 一種方向性耦合器，其特徵在於，包括：積層體，該積層體由包含有第1電介質層和第2電介質層的複數個電介質層進行積層而成；主線路，包含有彼此以串聯方式電連接的第1主線路部和第2主線路部；以及副線路，包含有彼此以串聯方式電連接的第1副線路部和第2副線路部，且與前述主線路進行電磁耦合；前述第1主線路部和前述第1副線路部設置在前述第1電介質層上；前述第2主線路部和前述第2副線路部設置在前述第2電介質層上；從積層方向俯視時，前述第1主線路部與前述第2副線路部重合，並且前述第1副線路部與前述第2主線路部重合。
2. 如申請專利範圍第1項之方向性耦合器，其中，前述第2電介質層設置於比前述第1電介質層更靠積層方向的一側，前述複數個電介質層進一步包含設置於比前述第2電介質層更靠積層方向的一側的第3電介質層，前述方向性耦合器進一步具備：第1接地導體，設置在前述第3電介質層上。
3. 如申請專利範圍第2項之方向性耦合器，其中，從積層方向俯視時，前述第1接地導體與前述第2主線路部和前述第2副線路部重合。
4. 如申請專利範圍第1至3項中任一項之方向性耦合器，其中， 從積層方向俯視時，前述第1主線路部、前述第2主線路部、前述第1副線路部以及前述第2副線路部呈螺旋狀。
5. 如申請專利範圍第4項之方向性耦合器，其中，從積層方向俯視時，前述第1主線路部和前述第2副線路部從外周側向內周側於第1方向進行環繞，且彼此並行，從積層方向俯視時，前述第1副線路部和前述第2主線路部從外周側向內周側於前述第1方向進行環繞，且彼此並行。
6. 如申請專利範圍第5項之方向性耦合器，其中，從積層方向俯視時，前述電介質層呈長方形，從積層方向俯視時，前述第1主線路部和前述第1副線路部呈點對稱的圖形，從積層方向俯視時，前述第2主線路部和前述第2副線路部呈點對稱的圖形。
7. 如申請專利範圍第4項之方向性耦合器，其中，從積層方向俯視時，前述第1主線路部和前述第2副線路部從外周側向內周側於第1方向進行環繞，且彼此並行，從積層方向俯視時，前述第1副線路部和前述第2主線路部從外周側向內周側於與前述第1方向相反的方向即第2方向進行環繞，且彼此並行。
8. 如申請專利範圍第4至7項中任一項之方向性耦合器，其中，前述第1主線路部的外周側的端部與前述第2主線路部的外周側的端部電連接，前述第1副線路部的外周側的端部與前述第2副線路部的外周側的端 部電連接，前述複數個電介質層進一步包含：設置於比前述第1電介質層更靠積層方向的另一側的第4電介質層、以及設置於比前述第2電介質層更靠積層方向的一側的第5電介質層，前述方向性耦合器進一步具備：第1外部電極、第2外部電極、第3外部電極和第4外部電極；第1引出導體，設置在前述第4電介質層上，且將前述第1外部電極與前述第1主線路部的內周側的端部進行電連接；第2引出導體，設置在前述第5電介質層上，且將前述第2外部電極與前述第2主線路部的內周側的端部進行電連接；第3引出導體，設置在前述第4電介質層上，且將前述第3外部電極與前述第1副線路部的內周側的端部進行電連接；以及第4引出導體，設置在前述第5電介質層上，且將前述第4外部電極與前述第2副線路部的內周側的端部進行電連接。
9. 如申請專利範圍第8項之方向性耦合器，其中，前述第1引出導體、前述第2引出導體、前述第3引出導體及前述第4引出導體呈直線狀。
10. 如申請專利範圍第9項之方向性耦合器，其中，從積層方向俯視時，前述第1引出導體與前述第4引出導體實質上形成等腰三角形的長度相等的兩條邊，從積層方向俯視時，前述第2引出導體與前述第3引出導體實質上形成等腰三角形的長度相等的兩條邊。