TWI530952B - 快閃記憶體器件、電腦系統、及用於儲存資料於一快閃記憶體裝置之控制器裝置以及在一快閃記憶體器件之一區塊內配置資料之方法 - Google Patents

快閃記憶體器件、電腦系統、及用於儲存資料於一快閃記憶體裝置之控制器裝置以及在一快閃記憶體器件之一區塊內配置資料之方法 Download PDF

Info

Publication number
TWI530952B
TWI530952B TW098118229A TW98118229A TWI530952B TW I530952 B TWI530952 B TW I530952B TW 098118229 A TW098118229 A TW 098118229A TW 98118229 A TW98118229 A TW 98118229A TW I530952 B TWI530952 B TW I530952B
Authority
TW
Taiwan
Prior art keywords
word lines
word line
top edge
data
edge word
Prior art date
Application number
TW098118229A
Other languages
English (en)
Other versions
TW201003658A (en
Inventor
真晚 韓
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201003658A publication Critical patent/TW201003658A/zh
Application granted granted Critical
Publication of TWI530952B publication Critical patent/TWI530952B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Description

快閃記憶體器件、電腦系統、及用於儲存資料於一快閃記憶體裝置之控制器裝置以及在一快閃記憶體器件之一區塊內配置資料之方法
本發明之實施例係關於記憶體器件，且更特定言之，在一或多個實施例中，係關於快閃記憶體器件。
快閃記憶體器件為以一不需要電力來維持儲存於其中之資訊之方式在半導體上儲存資訊的非揮發性記憶體器件。在快閃記憶體器件中，由於「反及」快閃記憶體器件之高儲存密度及低成本，所以「反及」快閃記憶體器件已廣泛用作大量儲存器件。在一些應用中，「反及」快閃記憶體器件充當固態磁碟(SSD)，從而替換或補充磁碟。
參看圖1，習知「反及」快閃記憶體器件包括複數個記憶體區塊。所說明之快閃記憶體器件10包括第一至第N個記憶體區塊100。記憶體區塊100中之每一者包括以矩陣形式配置之複數個記憶體單元。
圖2A說明圖1之「反及」快閃記憶體器件10之記憶體區塊100中的一者。所說明之記憶體區塊100包括第一至第m個位元線BL0-BLm及第一至第n個字線WL0-WLn。在一些配置中，m可為32,767或65,535，且n可為32或64。位元線BL0-BLm在行方向上平行於彼此而延伸。字線WL0-WLn在垂直於行方向之列方向上平行於彼此而延伸。記憶體區塊100亦包括上部及下部位元線選擇電晶體120a、120b，其用於藉由將圖1之該複數個記憶體區塊中之一個記憶體區塊100耦接至在該記憶體區塊100之外部延伸之位元線而選擇該一個記憶體區塊100。
每一位元線包括一串記憶體單元110。舉例而言，第二位元線BL1包括串聯連接之記憶體單元110。記憶體單元110中之每一者包括一浮動閘極電晶體。記憶體單元110之浮動閘極電晶體源極至汲極地串聯耦接至彼此。相同列上的記憶體單元110之浮動閘極電晶體之控制閘極耦接至相同字線。記憶體單元110中之每一者儲存一電荷(或無電荷)，其中所儲存之電荷量可用於表示(例如)一或多個狀態，且其中該一或多個狀態可表示資料之一或多個數位(例如，位元)。記憶體單元可為單電位單元(SLC)或多電位單元(MLC)。在一配置中，儲存於記憶體單元110中之電荷量可藉由感測流經記憶體單元110之浮動閘極電晶體之電流來偵測。在另一配置中，儲存於記憶體單元110中之電荷量可藉由感測記憶體單元110之浮動閘極電晶體之臨限電壓值來偵測。
圖2B說明第二位元線BL1中的記憶體單元110之浮動閘極電晶體的橫截面。浮動閘極電晶體形成於基板201上。浮動閘極電晶體中之每一者包括源極區域210(其為相鄰電晶體之汲極區域)、汲極區域212(其為相鄰電晶體之源極區域)、摻雜通道區域214、第一介電質(例如，隧道氧化物)216、浮動閘極218、第二介電質(例如，閘極氧化物，其中隧道氧化物與閘極氧化物可由相同或不同材料形成)220，及控制閘極222。隧道氧化物216形成於通道區域214上以使浮動閘極218與通道區域214絕緣。閘極介電質220實體地且在電學上分離浮動閘極218與控制閘極222。控制閘極222耦接至適當字線(例如，字線WL1)。電子可被捕集於浮動閘極218上且用於儲存資料。
現在參看圖1及圖2C，將描述在記憶體區塊上寫入資料之習知方法。圖2C示意性說明圖2A之記憶體區塊100，且僅展示記憶體單元、位元線及字線。然而，應理解，記憶體區塊100可包括如上文關於圖2A及圖2B所描述之其他組件。
在「反及」快閃記憶體器件10(圖1)之寫入操作期間，通常在單一字線上之一記憶體單元集合上寫入資料。此種記憶體單元集合可被稱作一「頁」。在一配置中，一頁可包括一字線上之所有記憶體單元。在其他配置中，一頁可由單一字線上之每隔一記憶體單元形成。在某些配置中，一頁可由單一字線上之每隔三個記憶體單元形成。應理解，一頁可由一字線上之任何合適的選定數目之記憶體單元形成。
另一方面，「反及」快閃記憶體器件10(圖1)之抹除操作通常在逐個區塊基礎上執行。換言之，無法選擇性地抹除一頁或記憶體單元。
同樣地，當改變一記憶體區塊中之一些記憶體單元中之資料值時，無法選擇性地改變記憶體單元中之資料值。相反，抹除整個記憶體區塊且用改變之資料值重新寫入(或程式化)。對於此過程，將儲存於整個記憶體區塊中之資料值複製至另一記憶體區塊。舉例而言，當將要修改第I個記憶體區塊中之一些資料值時，將整個第I個記憶體區塊中之資料值複製至未使用之記憶體區塊(例如，第J個記憶體區塊)。隨後，抹除整個第I個記憶體區塊中之資料值，且接著將包括未修改之資料值及修改之資料值的經更新資料寫入到經抹除之第I個記憶體區塊上。
將自實施方式及附加圖式(其意在說明且並非限制實施例)更好地理解該等實施例。
在某些應用中(例如，當「反及」快閃記憶體充當固態磁碟時)，常常在「反及」快閃記憶體上寫入資料或修改資料。因此，「反及」快閃記憶體中之至少一些記憶體區塊經受大量程式化循環。
在習知寫入方法中，以自底而上，自最低(或底部)字線上或接近最低(或底部)字線之記憶體單元開始的方式在記憶體區塊上寫入資料。接著，在最低字線上方之字線上之記憶體單元上逐頁地順序地寫入資料，直至最上(或頂部)字線上之記憶體單元被填滿為止。舉例而言，在圖2C中，首先在最低字線WL0上之記憶體單元110上且最後在最上字線WLn上之記憶體單元110上寫入資料。在其他例項中，可首先在第二最低字線WL1上之記憶體單元110上接著在最低字線WL0上之記憶體單元110上寫入資料，且可以自底而上方式在第二最低字線WL1上方之字線上之記憶體單元110上寫入資料。在此文獻之情況下，片語「字線上之記憶體單元」指示記憶體單元電連接至用於位址選擇之字線，不必指示記憶體單元實體地在字線上。
在使用上文所描述之習知寫入方法之某些狀況下，在寫入操作期間可不將「反及」快閃記憶體中之記憶體區塊中之至少一者完全填滿。在該等狀況下，一些記憶體單元可保持未經程式化。舉例而言，可不重新程式化圖2C之最上字線WLn上或接近最上字線WLn之記憶體單元以儲存資料。甚至在該等狀況下，無論何時將資料寫入記憶體區塊上，該記憶體區塊之若干最低字線上之記憶體單元亦總是經受程式化循環。因此，記憶體區塊之最低字線WL0上或接近記憶體區塊之最低字線WL0之記憶體單元在「反及」快閃記憶體器件之使用期限(lifespan)期間經歷最多數目之程式化循環。
另外，最低字線WL0或最上字線WLn上或接近最低字線WL0或最上字線WLn之記憶體單元最易受損害，因為其鄰近於位元線選擇電晶體。舉例而言，在圖2A中，最低字線WL0及最上字線WLn上或接近最低字線WL0及最上字線WLn之記憶體單元分別鄰近於下部位元線選擇電晶體120b及上部位元線選擇電晶體120a。在目前發展水平的「反及」快閃記憶體業界中眾所熟知，此等記憶體單元比記憶體區塊中之其他記憶體單元經歷更多之GIDL(閘極誘發汲極洩漏)及更多之電荷捕集(charge trap-up)。由於此固有易損性以及更頻繁暴露於程式化循環，所以此等記憶體單元傾向於在其他記憶體單元失效之前失效，從而使整個區塊變得無用。
在一實施例中，在寫入操作期間，首先在不鄰近於最上字線或最低字線之字線上之記憶體單元上寫入資料。接著，若存在資料之剩餘部分，則在最上字線及/或最低字線上或接近最上字線及/或最低字線之記憶體單元上寫入剩餘部分。因為整個記憶體區塊並不總是被填滿，所以此寫入方案與上文關於圖2C所描述之習知方法相比使最上字線或最低字線上或接近最上字線或最低字線之記憶體單元暴露於較不頻繁之程式化循環。因此，該寫入方案可防止最上字線WLn或最低字線WL0上或接近最上字線WLn或最低字線WL0之記憶體單元過早地失效，藉此延長記憶體區塊之壽命，及最終延長「反及」快閃記憶體器件之壽命。另一方面，不在最上字線或最低字線上或接近最上字線或最低字線之記憶體單元與最上字線或最低字線上或接近最上字線或最低字線之彼等記憶體單元相比較不易受損害。因此，此等記憶體單元更頻繁地暴露至程式化循環並不一定縮短此等記憶體單元之壽命。
參看圖3，下文將描述根據一實施例之在「反及」快閃記憶體器件之一記憶體區塊上儲存資料的方法。所說明之記憶體區塊300包括字線WL0-WLn、位元線BL0-BLm，及字線WL0-WLn與位元線BL0-BLm之相交點處之記憶體單元310。記憶體區塊300之詳細組態可如上文結合圖2A之記憶體區塊100所描述。
在此文獻之情況下，將最低字線WL0及選用地緊鄰於最低字線WL0之若干字線共同稱作底緣字線(BEWL)。在一實施例中，底緣字線可為字線WL0至WL4。在另一實施例中，底緣字線可為字線WL0至WL3。在又一實施例中，底緣字線可為字線WL0至WL2。在又一實施例中，底緣字線可為字線WL0及WL1。在又一實施例中，底緣字線可僅為字線WL0。在其他實施例中，底緣字線可包括鄰近於最低字線WL0之其他字線。
在此文獻之情況下，將最上字線WLn及選用地緊鄰於最上字線WLn之若干字線共同稱作頂緣字線(TEWL)。在一實施例中，頂緣字線可為字線WLn至WLn-4。在另一實施例中，頂緣字線可為字線WLn至WLn-3。在又一實施例中，頂緣字線可為字線WLn至WLn-2。在又一實施例中，頂緣字線可為字線WLn至WLn-1。在又一實施例中，頂緣字線可僅為字線WLn。在其他實施例中，頂緣字線可包括鄰近於最上字線WLn之其他字線。
頂緣字線之數目可與底緣字線之數目相同。在另一實施例中，頂緣字線之數目可不同於底緣字線之數目。可在製造過程期間藉由(例如)測試樣本「反及」快閃記憶體器件而判定頂緣字線及底緣字線之數目。
另外，在此文獻之情況下，將既不為頂緣字線亦不為底緣字線之字線共同稱作中間字線(IWL)。中間字線定位於頂緣字線與底緣字線之間。中間字線之數目等於記憶體區塊中所有字線之總數目減去頂緣字線及底緣字線之總數目。
在一實施例中，在寫入操作期間，首先將資料寫入中間字線IWL上之記憶體單元上，且若存在剩餘資料，則將資料寫入底緣字線BEWL上之記憶體單元上，且最後將資料寫入頂緣字線TEWL上之記憶體單元上。在另一實施例中，在寫入操作期間，首先將資料寫入中間字線IWL上之記憶體單元上，且若存在剩餘資料，則將資料寫入頂緣字線TEWL上之記憶體單元上，且最後將資料寫入底緣字線BEWL上之記憶體單元上。
可以自底而上，自中間字線IWL中之最低字線上之記憶體單元開始的方式程式化中間字線IWL上之記憶體單元。舉例而言，可首先程式化中間字線IWL中之最低者上之記憶體單元，且可最後程式化中間字線IWL中之最高者上之記憶體單元，而可自底部至頂部逐行地順序程式化最低中間字線與最高中間字線之間的其他中間字線上之記憶體單元。在圖3中所展示之實例中，其中底緣字線BEWL及頂緣字線TEWL分別為底緣及頂緣處之三(3)個字線(亦即，BEWL為WL0、WL1及WL2；且TEWL為WLn、WLn-1及WLn-2)，可首先程式化第四字線WL3，且接著可逐行地順序程式化第四字線WL3上方之中間字線，直至第(n-3)個字線WLn-3經程式化為止。在另一實施例中，可以自頂而下方式程式化中間字線IWL上之記憶體單元。熟習此項技術者將瞭解，中間字線之程式化之序列可廣泛地變化。
可以自頂而下，自底緣字線BEWL中之最高字線上之記憶體單元開始的方式程式化底緣字線BEWL上之記憶體單元。舉例而言，可首先程式化底緣字線BEWL中之最高者上之記憶體單元，且可最後程式化底緣字線BEWL中之最低者上之記憶體單元，而可自頂部至底部順序地程式化最高底緣字線與最低底緣字線之間的字線上之記憶體單元。在圖3中所展示之實例中，可首先程式化第三字線WL2，且接著可順序地選擇第三字線WL2下方之第二字線及第一字線WL1、WL0以供程式化。在另一實施例中，可以自底而上方式程式化底緣字線BEWL上之記憶體單元。熟習此項技術者將瞭解，底緣字線之程式化之序列可廣泛地變化。
可以自底而上，自頂緣字線中之最低者上之記憶體單元開始的方式程式化頂緣記憶體單元TEWL上之記憶體單元。舉例而言，可首先程式化頂緣字線TEWL中之最低者上之記憶體單元，且可最後程式化頂緣字線TEWL中之最高者上之記憶體單元，而可自底部至頂部順序地程式化最低頂緣字線與最高頂緣字線之間的字線上之記憶體單元。在圖3中所展示之實例中，可首先程式化第(n-2)個字線WLn-2，且接著可順序地選擇第(n-1)個及第n個字線WLn-1、WLn以供程式化。在另一實施例中，可以自頂而下方式程式化頂緣記憶體單元TEWL上之記憶體單元。熟習此項技術者將瞭解，頂緣字線之程式化之序列可廣泛地變化。
在邊緣字線BEWL、TEWL包括兩個或兩個以上字線的又一實施例中，可交替地在底緣字線BEWL及頂緣字線TEWL上之記憶體單元上寫入資料。在圖3中所展示之實例中，可以以下序列執行在此等字線上之記憶體單元上寫入資料：WL2、WLn-2、WL1、WLn-1、WL0及WLn；或WLn-2、WL2、WLn-1、WL1、WLn及WL0。熟習此項技術者將瞭解，此等序列可廣泛地變化。
以此方式，當在寫入操作期間記憶體區塊並不總是被完全填滿時，底緣字線BEWL及頂緣字線TEWL上之記憶體單元較不頻繁地經受程式化循環。另一方面，中間字線IWL上之記憶體單元可比底緣字線BEWL或頂緣字線TEWL上之記憶體單元經受較多之程式化循環。然而，因為中間字線IWL上之記憶體單元與底緣字線BEWL及頂緣字線TEWL上之彼等記憶體單元相比不易受損害，所以此等記憶體單元更頻繁暴露至程式化循環並不一定縮短此等記憶體單元之壽命。因此，可延長記憶體區塊之總壽命及最終延長「反及」快閃記憶體之壽命。
參看圖4A至圖4C，下文將描述使用上文結合圖3所描述之方法之「反及」快閃記憶體器件的一實施例。「反及」快閃記憶體器件400包括記憶體區塊401及解碼器450。
記憶體區塊401包括字線WL0-WLn-1、位元線BL0-BLm，及矩陣形式之複數個記憶體單元410。此等組件之詳細組態可如上文結合圖2A所描述。
位址解碼器450接收來自外部記憶體控制器(未展示)之位址。該等位址係由記憶體控制器產生，且指定將儲存資料之值之記憶體單元的位址。控制器可為可用於將資料讀取及/或寫入指令提供至「反及」快閃記憶體器件之任何合適類型(例如，微處理器或CPU)。因此，控制器以習知方式，換言之，以自底而上方式產生位址，以首先程式化最低字線上之記憶體單元且順序地向上程式化字線上之記憶體單元，如圖4B中之記憶體區塊421中所展示。區塊421中之編號指示用於寫入操作之位址之序列。在特定實施例中，控制器可以反向方式，換言之，以自頂而下方式產生位址，以首先程式化最高字線上之記憶體單元且順序地向下程式化字線上之記憶體單元，如圖4B中之記憶體區塊422中所展示。區塊422中之編號指示用於寫入操作之位址之序列。
在所說明之實施例中，位址解碼器450映射來自外部記憶體控制器之傳入位址以實施上文結合圖3所描述之方法。位址解碼器450可映射所接收之位址，以使得以中間字線、頂緣字線及底緣字線之次序執行寫入操作，如圖4B中之記憶體區塊423中所展示。區塊423中之編號指示用於寫入操作之位址之序列。在所說明之實施例中，底緣字線之數目與頂緣字線之數目相同。
在所說明之實施例中，若字線位址i不指示頂緣字線(TEWL)，則將i映射成i+底緣字線之數目。若字線位址i指示頂緣字線(TEWL)，則將i映射成i-(n+1-底緣字線之數目)，如圖4C中所展示。位址解碼器450包括用於如上文所描述映射傳入位址之複數個邏輯閘。可將邏輯閘硬連線以接上文所描述之方式映射傳入位址。熟習此項技術者將瞭解，可在位址解碼器450或「反及」快閃記憶體器件400中之任何其他組件處使用各種方案以實施上文結合圖3所描述之實施例中之任一者。
參看圖5，下文將描述使用上文結合圖3所描述之方法來在基於「反及」快閃記憶體之固態磁碟中儲存資料的電腦系統之一實施例。所說明之電腦系統500包括中央處理單元(CPU)(或控制器)510、揮發性記憶體520，及固態磁碟530。儘管未說明，但電腦系統500亦可包括諸如使用者介面、周邊器件及磁碟之其他組件。
CPU 510可為任何合適類型，且具有任何合適之處理速度。揮發性記憶體520亦可為任何合適類型且具有任何合適之資料傳送速率。固態磁碟530可包括「反及」快閃記憶體器件，其可包括如上文參看圖1所描述之複數個記憶體區塊。「反及」快閃記憶體器件亦可包括位址解碼器及用於「反及」快閃記憶體器件之操作之其他組件。「反及」快閃記憶體器件可為任何合適之可購得之「反及」快閃記憶體。
在所說明之實施例中，CPU 510經組態以產生字線位址以使得以上文結合圖3所描述之寫入序列中之任一者將資料儲存於固態磁碟530中。CPU 510接著向揮發性記憶體520發送字線位址以及位元線位址及資料。揮發性記憶體520暫時儲存字線位址及位元線位址及資料，且接著將其中繼至固態磁碟530。
固態磁碟530根據由CPU 510經由揮發性記憶體520而提供之位址將資料儲存於其中之一或多個記憶體區塊中。因為字線經映射以使得首先寫入或讀取中間字線上之記憶體單元，所以固態磁碟530可以上文結合圖3所描述之方式儲存資料，而不修改或改變固態磁碟530之位址解碼器之輸入端處之位址。
在其他實施例中，固態磁碟530可請求CPU 510以上文在操作之開始處所描述之方式提供字線位址。在某些實施例中，固態磁碟530可含有關於其記憶體區塊之頂緣字線及底緣字線之所要數目的資訊。頂緣字線及底緣字線之所要數目可視固態磁碟530中之快閃記憶體器件而變化。固態磁碟530可經由揮發性記憶體520而將資訊發送至CPU 510。在接收到資訊之後，CPU 510可至少部分基於該資訊而產生字線位址。熟習此項技術者將瞭解，可使用各種方案來指導CPU 510如上文所描述地產生字線位址。
在上文所描述之實施例之方法中，與底緣字線及頂緣字線上之彼等記憶體單元相比較，更頻繁地程式化中間字線上之記憶體單元。因為中間字線上之記憶體單元比底緣字線或頂緣字線上之彼等記憶體單元更耐久，所以該等方法可防止在上文參看圖2C所描述之習知寫入方法中可能發生的記憶體區塊之過早失效。
上文之實施例係在「反及」快閃記憶體器件之情況下加以描述。該等實施例亦可經調適以用於其他類型之記憶體器件。另外，上文之實施例可經調適以用於具有上文所描述之類似問題(歸因於任何其他類型之固態記憶體器件之寫入方法及某些記憶體單元對於損害之固有易損性)的任何其他類型之固態記憶體器件。
根據上文所描述之實施例之快閃記憶體器件可併入於各種電子器件中。電子器件之實例可包括(但不限於)消費者電子產品、電子電路、電子電路組件、消費者電子產品之部分、電子測試設備等。消費者電子產品之實例包括(但不限於)行動電話、電話、電視、電腦監視器、電腦、攜帶型記憶體器件(例如，USB隨身碟)、固態磁碟、掌上型電腦、個人數位助理(PDA)、微波器件、冰箱、立體聲系統、卡式錄音機或播放機、DVD播放機、CD播放機、VCR、MP3播放機、收音機、攝錄像機、光學攝影機、數位攝影機、洗滌器、乾燥器、洗滌/乾燥器、複印機、傳真機、掃描器、多功能周邊器件、腕錶、時鐘、遊戲器件等。另外，電子器件可包括未完成產品。
一實施例為在快閃記憶體器件之區塊內配置資料之方法。該區塊包括複數個字線及該等字線之複數個記憶體單元。該等字線包括一或多個底緣字線、一或多個頂緣字線，及介於底緣字線與頂緣字線之間的中間字線。該方法包括映射待儲存之資料以使得將一區塊之初始資料在儲存至該區塊之一或多個底緣字線或一或多個頂緣字線之前儲存於該區塊之中間字線上之記憶體單元中的至少一者上；及映射隨後資料(若有的話)之至少一部分以儲存於該一或多個底緣字線及/或該一或多個頂緣字線上之記憶體單元上。
另一實施例係包括一或多個記憶體區塊之快閃記憶體器件。該等記憶體區塊中之每一者包括具有複數個記憶體單元之複數個字線。該等字線在一方向上平行於彼此而延伸。該等字線包括一或多個底緣字線、一或多個頂緣字線，及插入於底緣字線與頂緣字線之間的中間字線。該記憶體器件亦包括一位址解碼器，其經組態以映射待儲存之資料以使得將一區塊之初始資料在儲存至該區塊之該一或多個底緣字線或該一或多個頂緣字線之前儲存於該區塊之中間字線上之記憶體單元中的至少一者上。該位址解碼器經進一步組態以映射隨後資料(若有的話)之至少一部分以儲存於該區塊之該一或多個底緣字線及/或該一或多個頂緣字線上。
又一實施例為一電腦系統，其包括：一控制器；及一快閃記憶體器件，其經組態以接收用於在其中儲存資料之位址。該快閃記憶體器件包括一或多個記憶體區塊。該等記憶體區塊中之每一者包括複數個字線及該等字線之複數個記憶體單元。該等字線在一方向上平行於彼此而延伸。該等字線包括一或多個底緣字線、一或多個頂緣字線，及插入於底緣字線與頂緣字線之間的中間字線。該控制器經組態以產生位址以使得該等位址指示一寫入序列，以將該資料之一初始部分儲存於該等區塊中之一者之中間字線上的記憶體單元上，且將該資料之一隨後部分(若有的話)儲存於該等區塊中之該一者之底緣字線及/或頂緣字線上的記憶體單元上。
又一實施例係一裝置，其包括：一控制器，其經組態以產生用於在一快閃記憶體器件中儲存資料之字線位址集合。該快閃記憶體器件包括一或多個記憶體區塊。該等記憶體區塊中之每一者包括複數個字線及該等字線之複數個記憶體單元。該等字線在一方向上平行於彼此而延伸。該等字線包括一或多個底緣字線、一或多個頂緣字線，及插入於底緣字線與頂緣字線之間的中間字線。該字線位址集合指示一寫入序列，以將該資料之一初始部分儲存於該等區塊中之一者之中間字線上的記憶體單元上，且將該資料之一隨後部分(若有的話)儲存於該等區塊中之該一者之底緣字線及/或頂緣字線上的記憶體單元上。
儘管已根據某些實施例描述本發明，但對於彼等一般熟習此項技術者而言顯而易見之其他實施例(包括並不提供本文中所闡述之所有特徵及優點之實施例)亦在本發明之範疇內。此外，可組合上文所描述之各種實施例以提供其他實施例。另外，在一實施例之情況下所展示之某些特徵同樣可併入於其他實施例中。因此，本發明之範疇僅由參考附加申請專利範圍來界定。
10．．．快閃記憶體器件
100．．．記憶體區塊
110．．．記憶體單元
120a．．．上部位元線選擇電晶體
120b．．．下部位元線選擇電晶體
201．．．基板
210．．．源極區域
212．．．汲極區域
214．．．摻雜通道區域/通道區域
216．．．第一介電質/隧道氧化物
218．．．浮動閘極
220．．．第二介電質/閘極介電質
222．．．控制閘極
300．．．記憶體區塊
310．．．記憶體單元
400．．．「反及」快閃記憶體器件
401．．．記憶體區塊
410．．．記憶體單元
421．．．記憶體區塊/區塊
422．．．記憶體區塊/區塊
423．．．記憶體區塊/區塊
450．．．解碼器/位址解碼器
500．．．電腦系統
510．．．中央處理單元(CPU)
520．．．揮發性記憶體
530．．．固態磁碟
BL0-BLm．．．第一個至第m個位元線/位元線
WL0-WLn．．．第一個至第n個字線/字線
圖1為包括複數個記憶體區塊之習知「反及」快閃記憶體器件的示意圖；圖2A為習知「反及」快閃記憶體器件之記憶體區塊的示意圖；圖2B為圖2A之記憶體區塊之示意性橫截面；圖2C為說明在「反及」快閃記憶體器件之一區塊上儲存資料之習知方法的示意圖；圖3為說明在「反及」快閃記憶體器件之一區塊上儲存資料之方法的一實施例之示意圖；圖4A為根據一實施例的包括用於改變字線位址之位址解碼器之「反及」快閃記憶體器件的示意性方塊圖；圖4B為說明藉由圖4A之位址解碼器映射字線位址之方法的示意性方塊圖；圖4C為說明圖4A之位址解碼器之功能的示意性方塊圖；且圖5為包括使用圖3之方法的控制器之電腦系統的示意性方塊圖。
300．．．記憶體區塊
310．．．記憶體單元
BL0-BLm．．．第一個至第m個位元線/位元線
WL0-WLn．．．第一個至第n個字線/字線

Claims (24)

  1. 一種在一快閃記憶體器件之一區塊內配置資料之方法，其中該區塊包含複數個字線及該等字線之複數個記憶體單元，該等字線包含一或多個底緣字線、一或多個頂緣字線及介於該等底緣字線與該等頂緣字線之間的中間字線，該方法包含：映射待儲存之資料以使得將一區塊之初始資料在儲存至該區塊之一或多個底緣字線或一或多個頂緣字線之前儲存於該區塊之該等中間字線上之記憶體單元中的至少一者上；及映射隨後資料之至少一部分，以儲存於該一或多個底緣字線及/或該一或多個頂緣字線上之記憶體單元上。
  2. 如請求項1之方法，其中該一或多個頂緣字線包含1至5個字線，且其中該一或多個底緣字線包含1至5個字線。
  3. 如請求項2之方法，其中該一或多個頂緣字線之數目與該一或多個底緣字線之數目相同。
  4. 如請求項2之方法，其中該一或多個頂緣字線之數目不同於該一或多個底緣字線之數目。
  5. 如請求項1之方法，其中映射隨後資料之該至少一部分包含：映射隨後資料之該至少一部分的一部分以儲存於該等底緣字線上之該等記憶體單元上；及映射隨後資料之該至少一部分的另一部分以儲存於該等頂緣字線上之該等記憶體單元上。
  6. 如請求項5之方法，其中映射該部分包含：映射該部分以首先儲存於最接近該等中間字線之底緣字線上之一記憶體單元上。
  7. 如請求項5之方法，其中映射該另一部分包含映射該另一部分以首先儲存於最接近該等中間字線之頂緣字線上之一記憶體單元上。
  8. 如請求項5之方法，其中映射隨後資料之該至少一部分包含交替地：映射該至少一部分之一部分以儲存於該等底緣字線上之該等記憶體單元上；及映射該至少一部分之另一部分以儲存於該等頂緣字線上之該等記憶體單元上。
  9. 如請求項1之方法，其進一步包含：由該快閃記憶體器件接收一第一字線位址集合，該第一字線位址集合指示用以將該資料首先儲存於該等底緣字線或該等頂緣字線上之該等記憶體單元上之一第一寫入序列；及由該快閃記憶體器件將該第一字線位址集合轉換成一第二字線位址集合，該第二字線位址集合指示用以將該資料首先儲存於該等中間字線上之該等記憶體單元上之一第二寫入序列。
  10. 如請求項1之方法，其進一步包含：由該快閃記憶體器件接收字線位址，該等字線位址指示用以將該資料首先儲存於該等中間字線上之該等記憶體單元上之一寫入序 列。
  11. 一種快閃記憶體器件，其包含：一或多個記憶體區塊，該等記憶體區塊中之每一者包括具有複數個記憶體單元之複數個字線，該等字線在一方向上平行於彼此而延伸，該等字線包含一或多個底緣字線、一或多個頂緣字線及插入於該等底緣字線與該等頂緣字線之間的中間字線；及一位址解碼器，其經組態以映射待儲存之資料以使得將一區塊之初始資料在儲存至該區塊之該一或多個底緣字線或該一或多個頂緣字線之前儲存於該區塊之該等中間字線上之記憶體單元中的至少一者上，其中該位址解碼器經進一步組態以映射隨後資料之至少一部分，以儲存於該區塊之該一或多個底緣字線及/或該一或多個頂緣字線上。
  12. 如請求項11之器件，其中該一或多個頂緣字線包含1至5個字線，且其中該一或多個底緣字線包含1至5個字線。
  13. 如請求項11之器件，其中該位址解碼器經組態以：接收一第一字線位址集合，該第一字線位址集合指示用以將資料首先儲存於該等底緣字線或該等頂緣字線上之記憶體單元上之一第一寫入序列；及將該第一字線位址集合轉換成一第二字線位址集合，該第二字線位址集合指示用以將該資料首先儲存於該等中間字線上之記憶體單元上之一第二寫入序列。
  14. 如請求項11之器件，其中該快閃記憶體包含一「反及」 快閃記憶體。
  15. 一種電腦系統，其包含：一控制器；及一快閃記憶體器件，其經組態以接收用於在其中儲存資料之位址，該快閃記憶體器件包含一或多個記憶體區塊，該等記憶體區塊中之每一者包括複數個字線及該等字線之複數個記憶體單元，該等字線在一方向上平行於彼此而延伸，該等字線包含一或多個底緣字線、一或多個頂緣字線及插入於該等底緣字線與該等頂緣字線之間的中間字線，其中該控制器經組態以產生該等位址以使得該等位址指示一寫入序列，以將該資料之一初始部分儲存於該等區塊中之一者之該等中間字線上的記憶體單元上，且將該資料之一隨後部分儲存於該等區塊中之該一者之該等底緣字線及/或該等頂緣字線上的記憶體單元上。
  16. 如請求項15之系統，其中該一或多個頂緣字線包含1至5個字線，且其中該一或多個底緣字線包含1至5個字線。
  17. 如請求項16之系統，其中該快閃記憶體器件經進一步組態以為該控制器提供關於該等頂緣字線之數目及該等底緣字線之數目中之至少一者的資訊。
  18. 如請求項15之系統，其中該控制器包含一中央處理單元(CPU)。
  19. 如請求項15之系統，其中該快閃記憶體器件充當一固態磁碟。
  20. 如請求項15之系統，其中該快閃記憶體器件包含一「反及」快閃記憶體器件。
  21. 一種用於儲存資料於一快閃記憶體裝置之控制器裝置，該控制器裝置包含：一控制器，其經組態以產生用於在一快閃記憶體器件中儲存資料之一字線位址集合，該快閃記憶體器件包含一或多個記憶體區塊，該等記憶體區塊中之每一者包括複數個字線及該等字線之複數個記憶體單元，該等字線在一方向上平行於彼此而延伸，該等字線包含一或多個底緣字線、一或多個頂緣字線及插入於該等底緣字線與該等頂緣字線之間的中間字線，其中該字線位址集合指示一寫入序列，以將該資料之一初始部分儲存於該等區塊中之一者之該等中間字線上的記憶體單元上，且將該資料之一隨後部分儲存於該等區塊中之該一者之該等底緣字線及/或該等頂緣字線上的記憶體單元上。
  22. 如請求項21之裝置，其中該一或多個頂緣字線包含1至5個字線，且其中該一或多個底緣字線包含1至5個字線。
  23. 如請求項22之裝置，其中該控制器經進一步組態以接收關於該等頂緣字線之數目及該等底緣字線之數目中之至少一者的資訊，且至少部分基於該資訊而產生該字線位址集合。
  24. 如請求項21之裝置，其中該控制器包含一中央處理單元(CPU)。
TW098118229A 2008-06-12 2009-06-02 快閃記憶體器件、電腦系統、及用於儲存資料於一快閃記憶體裝置之控制器裝置以及在一快閃記憶體器件之一區塊內配置資料之方法 TWI530952B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/138,137 US7949821B2 (en) 2008-06-12 2008-06-12 Method of storing data on a flash memory device

Publications (2)

Publication Number Publication Date
TW201003658A TW201003658A (en) 2010-01-16
TWI530952B true TWI530952B (zh) 2016-04-21

Family

ID=41415817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118229A TWI530952B (zh) 2008-06-12 2009-06-02 快閃記憶體器件、電腦系統、及用於儲存資料於一快閃記憶體裝置之控制器裝置以及在一快閃記憶體器件之一區塊內配置資料之方法

Country Status (7)

Country Link
US (4) US7949821B2 (zh)
EP (1) EP2308052B1 (zh)
JP (1) JP5453660B2 (zh)
KR (1) KR101396641B1 (zh)
CN (1) CN102067236B (zh)
TW (1) TWI530952B (zh)
WO (1) WO2009151933A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949821B2 (en) * 2008-06-12 2011-05-24 Micron Technology, Inc. Method of storing data on a flash memory device
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
TWI395460B (zh) * 2010-06-02 2013-05-01 Avision Inc 自動存取影像處理程式之掃描設備
KR20120107336A (ko) * 2011-03-21 2012-10-02 삼성전자주식회사 메모리 시스템 및 그것의 어드레싱 방법
US8685827B2 (en) * 2011-07-13 2014-04-01 Samsung Electronics Co., Ltd Method of forming polysilicon resistor during replacement metal gate process and semiconductor device having same
US8592281B2 (en) * 2011-07-14 2013-11-26 Samsung Electronics Co., Ltd. Method of forming polysilicon resistor during replacement metal gate process and semiconductor device having same
KR101868377B1 (ko) * 2012-03-06 2018-06-19 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US20130290657A1 (en) * 2012-04-26 2013-10-31 Nick Baciu Storing data in containers
KR102003930B1 (ko) * 2012-07-31 2019-07-25 삼성전자주식회사 불휘발성 메모리 장치의 데이터 라이팅 제어방법 및 웨어레벨링 제어 기능을 가지는 메모리 콘트롤러
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
US9312010B1 (en) 2014-10-07 2016-04-12 Sandisk Technologies Inc. Programming of drain side word line to reduce program disturb and charge loss
US9305653B1 (en) * 2014-12-05 2016-04-05 Macronix International Co., Ltd. Memory array and operating method of same
KR102292642B1 (ko) 2015-03-13 2021-08-23 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US9728262B2 (en) 2015-10-30 2017-08-08 Sandisk Technologies Llc Non-volatile memory systems with multi-write direction memory units
KR20170073944A (ko) * 2015-12-21 2017-06-29 에스케이하이닉스 주식회사 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
US10261914B2 (en) * 2017-08-25 2019-04-16 Micron Technology, Inc. Methods of memory address verification and memory devices employing the same
US11086790B2 (en) 2017-08-25 2021-08-10 Micron Technology, Inc. Methods of memory address verification and memory devices employing the same
US11232841B2 (en) 2017-09-05 2022-01-25 Samsung Electronics Co., Ltd. Methods of operating memory devices based on sub-block positions and related memory system
KR102336659B1 (ko) 2017-09-05 2021-12-07 삼성전자 주식회사 데이터 신뢰성을 향상시키기 위한 메모리 동작을 수행하는 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
KR102261816B1 (ko) 2017-12-05 2021-06-07 삼성전자주식회사 데이터 신뢰성을 향상한 불휘발성 메모리 장치 및 그 동작방법
US10748627B2 (en) 2018-12-21 2020-08-18 Sandisk Technologies Llc Reducing neighbor word line interference in a two-tier memory device by modifying word line programming order
US10943662B1 (en) 2019-12-10 2021-03-09 Western Digital Technologies, Inc. Different word line programming orders in non-volatile memory for error recovery
US11664075B2 (en) 2021-08-30 2023-05-30 Sandisk Technologies Llc Sub-block programming mode with multi-tier block

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284495A (ja) 1985-10-08 1987-04-17 Nippon Texas Instr Kk 半導体記憶装置
JPH0464998A (ja) * 1990-07-03 1992-02-28 Mitsubishi Electric Corp 記憶装置
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory
JPH06202937A (ja) * 1992-12-28 1994-07-22 Kawasaki Steel Corp 不揮発性半導体記憶装置
TW527604B (en) 1998-10-05 2003-04-11 Toshiba Corp A memory systems
KR100301932B1 (ko) 1999-04-27 2001-10-29 윤종용 불 휘발성 반도체 메모리 장치
JP2001035170A (ja) * 1999-07-26 2001-02-09 Nec Kyushu Ltd 半導体記憶装置
KR100432884B1 (ko) 2001-08-28 2004-05-22 삼성전자주식회사 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치
TW536819B (en) 2002-05-17 2003-06-11 Taiwan Semiconductor Mfg Split-gate flash memory structure and its program method for extending cycling lifetime
KR100504696B1 (ko) 2003-02-26 2005-08-03 삼성전자주식회사 블록 소거/프로그램 정보를 저장하기 위한 상태 셀들의어레이를 포함한 낸드 플래시 메모리 장치
US6778442B1 (en) 2003-04-24 2004-08-17 Advanced Micro Devices, Inc. Method of dual cell memory device operation for improved end-of-life read margin
US7161833B2 (en) 2004-02-06 2007-01-09 Sandisk Corporation Self-boosting system for flash memory cells
JP4398750B2 (ja) 2004-02-17 2010-01-13 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
US7177977B2 (en) * 2004-03-19 2007-02-13 Sandisk Corporation Operating non-volatile memory without read disturb limitations
KR100626371B1 (ko) * 2004-03-30 2006-09-20 삼성전자주식회사 캐쉬 읽기 동작을 수행하는 비휘발성 메모리 장치, 그것을포함한 메모리 시스템, 그리고 캐쉬 읽기 방법
US7120063B1 (en) 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
JP2006059481A (ja) * 2004-08-23 2006-03-02 Renesas Technology Corp 半導体記憶装置
US7212436B2 (en) 2005-02-28 2007-05-01 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
US7292473B2 (en) 2005-09-07 2007-11-06 Freescale Semiconductor, Inc. Method and apparatus for programming/erasing a non-volatile memory
US7218552B1 (en) * 2005-09-09 2007-05-15 Sandisk Corporation Last-first mode and method for programming of non-volatile memory with reduced program disturb
US7170788B1 (en) * 2005-09-09 2007-01-30 Sandisk Corporation Last-first mode and apparatus for programming of non-volatile memory with reduced program disturb
KR100984563B1 (ko) 2005-09-09 2010-10-01 샌디스크 코포레이션 프로그램 혼란이 감소된 ｎａｎｄ 타입 비휘발성 메모리의최종-최초 모드 및 프로그래밍 방법
US20070094445A1 (en) 2005-10-20 2007-04-26 Trika Sanjeev N Method to enable fast disk caching and efficient operations on solid state disks
KR100660546B1 (ko) 2005-11-10 2006-12-22 삼성전자주식회사 반도체 디스크 제어 장치
KR100742278B1 (ko) * 2005-11-23 2007-07-24 삼성전자주식회사 향상된 동작 속도 및 듀얼 프로그램 기능을 갖는 낸드플래시 메모리 장치
KR100784862B1 (ko) * 2006-01-09 2007-12-14 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치
US7403425B2 (en) 2006-03-07 2008-07-22 Micron Technology, Inc. Programming a flash memory device
US7440322B2 (en) 2006-04-20 2008-10-21 Sandisk Corporation Method and system for flash memory devices
US7952922B2 (en) 2006-06-06 2011-05-31 Micron Technology, Inc. Method for programming a non-volatile memory device to reduce floating-gate-to-floating-gate coupling effect
JP4945183B2 (ja) * 2006-07-14 2012-06-06 株式会社東芝 メモリコントローラ
KR100885783B1 (ko) * 2007-01-23 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
US20090043831A1 (en) * 2007-08-11 2009-02-12 Mcm Portfolio Llc Smart Solid State Drive And Method For Handling Critical Files
US7986554B2 (en) * 2008-03-19 2011-07-26 Sandisk Technologies Inc. Different combinations of wordline order and look-ahead read to improve non-volatile memory performance
US7949821B2 (en) * 2008-06-12 2011-05-24 Micron Technology, Inc. Method of storing data on a flash memory device
CN102238465B (zh) 2010-04-28 2014-12-03 北京神州泰岳软件股份有限公司 一种移动数据业务端到端质量分析方法及系统

Also Published As

Publication number Publication date
KR20110020296A (ko) 2011-03-02
KR101396641B1 (ko) 2014-05-16
EP2308052A2 (en) 2011-04-13
US7949821B2 (en) 2011-05-24
US20140063954A1 (en) 2014-03-06
US20120275230A1 (en) 2012-11-01
US9230658B2 (en) 2016-01-05
JP5453660B2 (ja) 2014-03-26
CN102067236A (zh) 2011-05-18
US8230165B2 (en) 2012-07-24
EP2308052A4 (en) 2011-08-31
US20110213918A1 (en) 2011-09-01
WO2009151933A3 (en) 2010-02-25
US8595423B2 (en) 2013-11-26
TW201003658A (en) 2010-01-16
CN102067236B (zh) 2014-01-08
JP2011524063A (ja) 2011-08-25
WO2009151933A2 (en) 2009-12-17
US20090313419A1 (en) 2009-12-17
EP2308052B1 (en) 2018-08-22

Similar Documents

Publication Publication Date Title
TWI530952B (zh) 快閃記憶體器件、電腦系統、及用於儲存資料於一快閃記憶體裝置之控制器裝置以及在一快閃記憶體器件之一區塊內配置資料之方法
JP4778236B2 (ja) メモリセル回復読み出し方法および記憶装置
KR101832934B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
TWI574270B (zh) 記憶體裝置之平均抹寫
US9070449B2 (en) Defective block management
TWI464738B (zh) Nonvolatile semiconductor memory device
JP5272273B2 (ja) 不揮発性マルチレベルメモリセル
US8085592B2 (en) Charge-trap flash memory device with reduced erasure stress and related programming and erasing methods thereof
US9484098B1 (en) Smart reread in nonvolatile memory
JP2008251138A (ja) 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
TW201011758A (en) Memory devices and methods of storing data on a memory device
KR102127296B1 (ko) 메모리 시스템 및 그것의 동작 방법
JP2008299918A (ja) 不揮発性半導体記憶装置及びその不良ブロック置き換え方法
TWI719653B (zh) 用於判定記憶體單元之預期資料使用期限之裝置及方法
US11538535B2 (en) Apparatus for rapid data destruction
US10950313B1 (en) Responding to changes in available power supply
US11894081B2 (en) EP cycling dependent asymmetric/symmetric VPASS conversion in non-volatile memory structures
CN116386699A (zh) 存储器设备和控制其的存储器控制器的操作方法
JP2008186522A (ja) 不揮発性半導体記憶装置のデータ読み出し方法