JPH0464998A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH0464998A JPH0464998A JP2178023A JP17802390A JPH0464998A JP H0464998 A JPH0464998 A JP H0464998A JP 2178023 A JP2178023 A JP 2178023A JP 17802390 A JP17802390 A JP 17802390A JP H0464998 A JPH0464998 A JP H0464998A
- Authority
- JP
- Japan
- Prior art keywords
- address
- address space
- write
- eeprom
- inversion signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 244000144992 flock Species 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、不揮発性半導体記憶装置、特に電気的に書
込み、消去か可能なメモリ装置（ＥＥＰＲＯＭ＋Ｅｌｅ
ｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒ
ｏｇｒａｍｍａｂｌｅ ＲｅａｄＯｎｌｙ Ｍｅｍｏｒ
ｙ）に関するものである。
込み、消去か可能なメモリ装置（ＥＥＰＲＯＭ＋Ｅｌｅ
ｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒ
ｏｇｒａｍｍａｂｌｅ ＲｅａｄＯｎｌｙ Ｍｅｍｏｒ
ｙ）に関するものである。
最近の大容量ＥＥＰＲＯＭのメモリ容量は、６４にビッ
ト、２５６にビット、１Ｍヒツトとなっており、そのビ
ット構成は８にビット×８．３２にビット×８，１２８
にピッ１へ×８となっている。従って、上記各ビット構
成に対するアドレス端子は、それぞれＡＯ乃至Ａ１２の
１３本、へ〇乃至Ａ１４の１５木、ＡＯ乃至Ａ１６の１
７木となっている。ここては、説明を簡単にするために
ＡＯ乃至Ａ２の３本のアドレスの場合について説明する
。
ト、２５６にビット、１Ｍヒツトとなっており、そのビ
ット構成は８にビット×８．３２にビット×８，１２８
にピッ１へ×８となっている。従って、上記各ビット構
成に対するアドレス端子は、それぞれＡＯ乃至Ａ１２の
１３本、へ〇乃至Ａ１４の１５木、ＡＯ乃至Ａ１６の１
７木となっている。ここては、説明を簡単にするために
ＡＯ乃至Ａ２の３本のアドレスの場合について説明する
。
第４図は従来のメモリ装置についてのメモリブロックの
アドレス空間を示す。これは、ＡＯを最下位ア１ヘレス
として、カウントアツプしているアドレス空間となって
いる。通常のＥＥＦＲＯＭにおけるアドレス空間の使用
方法は、一般的には、（Ａ２、Ａ２、ＡＯ）のアドレス
か（０，０，０）、（０、Ｄ、１）・・・・（１、■、
１）という順序て、第４図に示すアドレス空間−にでは
Ｌ側の番地から下側の番地に向かって使用されて行く。
アドレス空間を示す。これは、ＡＯを最下位ア１ヘレス
として、カウントアツプしているアドレス空間となって
いる。通常のＥＥＦＲＯＭにおけるアドレス空間の使用
方法は、一般的には、（Ａ２、Ａ２、ＡＯ）のアドレス
か（０，０，０）、（０、Ｄ、１）・・・・（１、■、
１）という順序て、第４図に示すアドレス空間−にでは
Ｌ側の番地から下側の番地に向かって使用されて行く。
例えば、ＥＥＰＲＯＭに電話番号を記憶させて行く場合
、第４図のアドレス空間の八−１番地からＡ−８番地に
向かって順番に使用される。
、第４図のアドレス空間の八−１番地からＡ−８番地に
向かって順番に使用される。
ところて、ＥＥＰＲＯＭの書込み／消去回数は、一般的
には１万回あるいは１０万回か保証回数とされる場合か
多いが、上記の電話場合を記憶する場合、電話番号の変
更、または電話番号か増加するに・つれて、電話番号の
整理を１ノ直すため、書込み／消去回数か増え、ついに
は保証回数の１万回あるいは１０万回を越えてしまう場
合がある。ＥＥＰＲＯＭでは、前述のようにアドレス空
間−し、上側の番地から下側の番地に向かって使用して
行く場合か多いため、一番−１−のア１ヘレス（０，０
，０）が最も頻繁に書込み／消去か繰返され、結局のと
ころ、アドレス（０，０，０）のＡ−１番地の書込み／
消去回数てそのＥＥＦＲＯＭのチップ自体の寿命か決定
されることになる。極端な場合は、ア１ヘレス（０，０
，１）からアドレス（１、■、１）の番地Ａ−２乃至Ａ
−８が未使用のままて、アドレス（０，０，０）の番地
Ａ−］の書込み／消去回数が保証回数を越えたために、
ＥＥＰＲＯＭのチップ全体が使用不能になってしまうこ
とかある。
には１万回あるいは１０万回か保証回数とされる場合か
多いが、上記の電話場合を記憶する場合、電話番号の変
更、または電話番号か増加するに・つれて、電話番号の
整理を１ノ直すため、書込み／消去回数か増え、ついに
は保証回数の１万回あるいは１０万回を越えてしまう場
合がある。ＥＥＰＲＯＭでは、前述のようにアドレス空
間−し、上側の番地から下側の番地に向かって使用して
行く場合か多いため、一番−１−のア１ヘレス（０，０
，０）が最も頻繁に書込み／消去か繰返され、結局のと
ころ、アドレス（０，０，０）のＡ−１番地の書込み／
消去回数てそのＥＥＦＲＯＭのチップ自体の寿命か決定
されることになる。極端な場合は、ア１ヘレス（０，０
，１）からアドレス（１、■、１）の番地Ａ−２乃至Ａ
−８が未使用のままて、アドレス（０，０，０）の番地
Ａ−］の書込み／消去回数が保証回数を越えたために、
ＥＥＰＲＯＭのチップ全体が使用不能になってしまうこ
とかある。
（発明か解決しようとする課題）
従来のＥＥＰＲＯＭは、以１−のように構成されている
ため、 ・部のア１へレス空間のメモリブロックの書込
み／消去回数の保証回数かオーバーしたためにデツプ全
体か使用不能になり、アドレス空間を有効に活用してい
ないという問題かあった。
ため、 ・部のア１へレス空間のメモリブロックの書込
み／消去回数の保証回数かオーバーしたためにデツプ全
体か使用不能になり、アドレス空間を有効に活用してい
ないという問題かあった。
この発明は、上記のような問題を解消して、各アドレス
の書込み／消去回数か−・定であるか、頻繁に使用され
るアドレス空間と、殆ど使用されないアドレス空間のア
ドレス変換を行ない、全てのアドレス空間を有効に使用
することのてきるＥＥＰＲＯＭを得ることを目的とする
。
の書込み／消去回数か−・定であるか、頻繁に使用され
るアドレス空間と、殆ど使用されないアドレス空間のア
ドレス変換を行ない、全てのアドレス空間を有効に使用
することのてきるＥＥＰＲＯＭを得ることを目的とする
。
（課題を解決するだめの手段）
この発明の記憶装置は、ＥＥＰＲＯＭのメモリブロック
に対する書込み／消去回数をカウントし、書込み／消去
回数か予め設定された一定値を越えるとアドレス反転信
号を発生するカウンタと、このアドレス反転信号に応答
して最士′位アドレスよりも少なくとも１つ−１−位の
アドレスを反転させるアドレス反転回路とを其俯Ｉして
いる。
に対する書込み／消去回数をカウントし、書込み／消去
回数か予め設定された一定値を越えるとアドレス反転信
号を発生するカウンタと、このアドレス反転信号に応答
して最士′位アドレスよりも少なくとも１つ−１−位の
アドレスを反転させるアドレス反転回路とを其俯Ｉして
いる。
この発明の記憶装置ては、書込み／消去回数をカウント
するカウンタのカウント値が予め設定された一定値を越
えると、」−位アドレス空間のアドレスを反転させ、こ
れによって未使用アドレス空間を一４二位アドレス空間
に変換し、書込み／消去回数の少ないメモリブロックを
使ってその保証回数まで書込み／消去回数を繰返すよう
にして、メモリ空間全体を有効に使用するととがてきる
。
するカウンタのカウント値が予め設定された一定値を越
えると、」−位アドレス空間のアドレスを反転させ、こ
れによって未使用アドレス空間を一４二位アドレス空間
に変換し、書込み／消去回数の少ないメモリブロックを
使ってその保証回数まで書込み／消去回数を繰返すよう
にして、メモリ空間全体を有効に使用するととがてきる
。
第１図はこの発明によるＥＥＦＲＯＭの全体の構造をフ
ロックの形て示した図である。同図で、アドレス人力バ
ッファ１、デコーダ回路３、書込み回路４およびメモリ
アレイ６は従来のＥＥＰＲＯＭと同しであるか、本願発
明のＥＥＰＲＯＭては、アドレス人力バッファ１とデコ
ーダ回路３との間にアドレス変換回路２か設けられてい
る。また、デコーダ回路３と書込み回路４からの信号に
より、メモリアレイのブロック毎に書込み／消去回数を
カウントするカウンタ５が設げられている。このカウン
タ５はある一定の書込み／消去回数をカウントすると、
アドレス反転信号Ｓを発生し、これをアドレス変換回路
２に供給する。アドレス変換回路２は上記アドレス反転
信号Ｓに応答してメモリアレイ６に対するアドレス空間
のアドレスを変換する。
ロックの形て示した図である。同図で、アドレス人力バ
ッファ１、デコーダ回路３、書込み回路４およびメモリ
アレイ６は従来のＥＥＰＲＯＭと同しであるか、本願発
明のＥＥＰＲＯＭては、アドレス人力バッファ１とデコ
ーダ回路３との間にアドレス変換回路２か設けられてい
る。また、デコーダ回路３と書込み回路４からの信号に
より、メモリアレイのブロック毎に書込み／消去回数を
カウントするカウンタ５が設げられている。このカウン
タ５はある一定の書込み／消去回数をカウントすると、
アドレス反転信号Ｓを発生し、これをアドレス変換回路
２に供給する。アドレス変換回路２は上記アドレス反転
信号Ｓに応答してメモリアレイ６に対するアドレス空間
のアドレスを変換する。
アドレス変換回路２の動作を第２図に示すアドレス変換
回路の実施例について第３図のアドレス空間を参照しつ
つ説明する。
回路の実施例について第３図のアドレス空間を参照しつ
つ説明する。
ここては、３人力アドレス（Ａ２、Ａ１、Ａｎ）のうち
の最」１位のアドレスＡ２だけを反転する場合を例示し
ている。アドレス人力バッファｌからの出力Ａ２が第２
図のアドレス変換回路２に入力されるものとする。書込
み／消去回数かある一定値より小さく、カウンタ５から
アドレス反転信号Ｓが発生されないときは、出力セレク
タ８は接点Ｐｌ側に接続されており、アドレス人力バッ
ファ１からの出力Ａ２はインバータ７１．７２からなる
偶数段のインバータを経由して、そのままアドレス信号
Ａ２として該セレクタ８から出力される。ところか、書
込み／消去回数か」二重ある一定値を越えて、カウンタ
５からアドレス反転信号Ｓか出力されると、セレクタ８
は接点Ｐ２側に切替えられて、アドレス人力バッファｌ
からの出力Ａ２はインバータ７１．７３．７４からなる
奇数段のインバータを経由して反転されて、Ａ２として
セレクタ８から出力される。この場合、（Ａ２、層、Ａ
Ｕ）のアドレス空間は（Ａ２、ＡＩ、八〇）に変換され
、第３図に示すようなアドレス空間になる。この変換さ
れたアドレス空間ては、ＥＥＰＲＯＭの外部からはアド
レス（０，０，０）からカウントアツプして行く場合で
も、内部では後半の番地Ａ−５のアドレス空間からカウ
ントを開始することになる。
の最」１位のアドレスＡ２だけを反転する場合を例示し
ている。アドレス人力バッファｌからの出力Ａ２が第２
図のアドレス変換回路２に入力されるものとする。書込
み／消去回数かある一定値より小さく、カウンタ５から
アドレス反転信号Ｓが発生されないときは、出力セレク
タ８は接点Ｐｌ側に接続されており、アドレス人力バッ
ファ１からの出力Ａ２はインバータ７１．７２からなる
偶数段のインバータを経由して、そのままアドレス信号
Ａ２として該セレクタ８から出力される。ところか、書
込み／消去回数か」二重ある一定値を越えて、カウンタ
５からアドレス反転信号Ｓか出力されると、セレクタ８
は接点Ｐ２側に切替えられて、アドレス人力バッファｌ
からの出力Ａ２はインバータ７１．７３．７４からなる
奇数段のインバータを経由して反転されて、Ａ２として
セレクタ８から出力される。この場合、（Ａ２、層、Ａ
Ｕ）のアドレス空間は（Ａ２、ＡＩ、八〇）に変換され
、第３図に示すようなアドレス空間になる。この変換さ
れたアドレス空間ては、ＥＥＰＲＯＭの外部からはアド
レス（０，０，０）からカウントアツプして行く場合で
も、内部では後半の番地Ａ−５のアドレス空間からカウ
ントを開始することになる。
従って、ＥＥＦＲＯＭの全アドレスを使用しない部分使
用態様て、アト１／スを最初の番地Ａ−１から順次使用
して行く使用例でも、書込み／消去回数の制限の中でメ
モリブロック全体を最大限利用することかてきる。第３
図の例ては、全アドレスの中で半分の番地のメモリブロ
ックしか使用しない場合に、各アドレス番地の書込み／
消去の保証回数か例えば１万回てあれば、上記のアドレ
ス変換により、２万回迄書込み／消去を繰返ずことかて
き、保証回数を実効的に２倍に拡大することかてきる。
用態様て、アト１／スを最初の番地Ａ−１から順次使用
して行く使用例でも、書込み／消去回数の制限の中でメ
モリブロック全体を最大限利用することかてきる。第３
図の例ては、全アドレスの中で半分の番地のメモリブロ
ックしか使用しない場合に、各アドレス番地の書込み／
消去の保証回数か例えば１万回てあれば、上記のアドレ
ス変換により、２万回迄書込み／消去を繰返ずことかて
き、保証回数を実効的に２倍に拡大することかてきる。
第３図の例では、最−Ｌ−位アドレスにのみアドレス変
換回路を設けたか、使用態様によっては全アドレス空間
の１／４、あるいは１／８等のメモリブロックしか使用
しない場合には、アドレス変換回路を最り位アドレスが
順番に下かって行くア１くレス変換回路を設ければ、公
称書込み／消去保証回数の４倍あるいは８倍の書込み／
消去回数化ＥＥＰＲＯＭを利用することかできる。
換回路を設けたか、使用態様によっては全アドレス空間
の１／４、あるいは１／８等のメモリブロックしか使用
しない場合には、アドレス変換回路を最り位アドレスが
順番に下かって行くア１くレス変換回路を設ければ、公
称書込み／消去保証回数の４倍あるいは８倍の書込み／
消去回数化ＥＥＰＲＯＭを利用することかできる。
（発明の効果）
以」−のように、この発明のＥＥＰＲＯＭによれば、全
メモソ容量を使用しない使用態様の場合に、未使用の後
半のアドレス空間のメモリブロックをも有効に利用でき
るから、書込み／消去回数を公称保証回数よりも大幅に
増大させることかてき、ＥＥＰＲＯＭの実効的な寿命を
大幅に延ばすことかできるという効果がある。
メモソ容量を使用しない使用態様の場合に、未使用の後
半のアドレス空間のメモリブロックをも有効に利用でき
るから、書込み／消去回数を公称保証回数よりも大幅に
増大させることかてき、ＥＥＰＲＯＭの実効的な寿命を
大幅に延ばすことかできるという効果がある。
第１図はこの発明による記憶装置の一例であるＥＥＰＲ
ＯＩ＋ｌの構造をフロックの形で示した図、第２図は第
１図のＥＥＦＲＯＭ中で使用されるアドレス変換回路の
一例を示す図、第３図はこの発明によるＥＥＰＲＯＭの
アドレス空間の一例を示す図、第４図は従来のＥＥＰＲ
ＯＭのアドレス空間を示ず図である。 ■・・・・アドレス人力バッファ、２・・・・アドレス
変換回路、４・・・・書込み／消去回路、５・・・・カ
ウンタ、６・・・・メモリアレイ、８・・・・セレクタ
、Ｓ・・・・アドレス反転信号。
ＯＩ＋ｌの構造をフロックの形で示した図、第２図は第
１図のＥＥＦＲＯＭ中で使用されるアドレス変換回路の
一例を示す図、第３図はこの発明によるＥＥＰＲＯＭの
アドレス空間の一例を示す図、第４図は従来のＥＥＰＲ
ＯＭのアドレス空間を示ず図である。 ■・・・・アドレス人力バッファ、２・・・・アドレス
変換回路、４・・・・書込み／消去回路、５・・・・カ
ウンタ、６・・・・メモリアレイ、８・・・・セレクタ
、Ｓ・・・・アドレス反転信号。
Claims (1)
- （１）書込み／消去の繰返し回数に制限があるＥＥＰＲ
ＯＭにおいて、上記ＥＥＰＲＯＭのメモリブロックに対
する書込み／消去回数をカウントし、上記書込み／消去
回数のカウント値が予め設定された一定値を越えるとア
ドレス反転信号を発生するカウンタと、上記アドレス反
転信号に応答して最下位アドレスより少なくとも１つ上
位のアドレスを反転させるアドレス反転回路とを設けた
ことを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178023A JPH0464998A (ja) | 1990-07-03 | 1990-07-03 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178023A JPH0464998A (ja) | 1990-07-03 | 1990-07-03 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0464998A true JPH0464998A (ja) | 1992-02-28 |
Family
ID=16041231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178023A Pending JPH0464998A (ja) | 1990-07-03 | 1990-07-03 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0464998A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297103A (en) * | 1992-01-20 | 1994-03-22 | Fujitsu Limited | Electrically erasable and programmable semiconductor memory device |
| JP2011524063A (ja) * | 2008-06-12 | 2011-08-25 | マイクロン テクノロジー， インク． | フラッシュメモリデバイスにデータを格納する方法 |
-
1990
- 1990-07-03 JP JP2178023A patent/JPH0464998A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297103A (en) * | 1992-01-20 | 1994-03-22 | Fujitsu Limited | Electrically erasable and programmable semiconductor memory device |
| JP2011524063A (ja) * | 2008-06-12 | 2011-08-25 | マイクロン テクノロジー， インク． | フラッシュメモリデバイスにデータを格納する方法 |
| US8595423B2 (en) | 2008-06-12 | 2013-11-26 | Micron Technology, Inc. | Method of storing data on a flash memory device |
| US9230658B2 (en) | 2008-06-12 | 2016-01-05 | Micron Technology, Inc. | Method of storing data on a flash memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4233563B2 (ja) | 多値データを記憶する不揮発性半導体記憶装置 | |
| JP2004265162A (ja) | 記憶装置およびアドレス管理方法 | |
| JPH11176178A (ja) | 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード | |
| KR20080043711A (ko) | 불휘발성 반도체 기억 장치 | |
| JP2011530777A (ja) | メモリデバイスおよびメモリデバイスにデータを格納する方法 | |
| JPH10326493A (ja) | 複合化フラッシュメモリ装置 | |
| US7904674B2 (en) | Method for controlling semiconductor memory device | |
| JP2007004892A (ja) | 半導体集積回路装置 | |
| JP4156985B2 (ja) | 半導体記憶装置 | |
| KR20090121244A (ko) | 반도체 기억 장치를 갖는 메모리 시스템 | |
| JP2020086739A (ja) | メモリコントローラ及びこれを備えるフラッシュメモリシステム | |
| JP2009129477A (ja) | 不揮発性半導体記憶装置 | |
| KR100327286B1 (ko) | 어드레스백업기능을갖는디지털음성기록재생장치및어드레스정보의관리방법 | |
| JPH0464998A (ja) | 記憶装置 | |
| JP4641338B2 (ja) | 不揮発性半導体記憶装置及びシステム | |
| JP2001250386A (ja) | 半導体メモリ | |
| KR101598379B1 (ko) | 불휘발성 반도체 기억장치 | |
| US10892018B2 (en) | Semiconductor memory device and refreshing method of semiconductor memory device | |
| JP4226571B2 (ja) | 半導体記憶装置及び電子機器 | |
| JP4645043B2 (ja) | メモリーコントローラ、不揮発性記憶装置および不揮発性メモリシステム | |
| JP2004103162A (ja) | Ｎａｎｄ型フラッシュメモリ | |
| KR0172531B1 (ko) | 플래쉬 메모리 장치 | |
| JP2004273117A (ja) | 複合化フラッシュメモリを搭載した半導体装置及び携帯用機器 | |
| JP2011060415A (ja) | 不揮発性半導体記憶装置及びデータ記憶システム | |
| JP2007048191A (ja) | メモリカード |