JPH0464998A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPH0464998A
JPH0464998A JP2178023A JP17802390A JPH0464998A JP H0464998 A JPH0464998 A JP H0464998A JP 2178023 A JP2178023 A JP 2178023A JP 17802390 A JP17802390 A JP 17802390A JP H0464998 A JPH0464998 A JP H0464998A
Authority
JP
Japan
Prior art keywords
address
address space
write
eeprom
inversion signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2178023A
Other languages
English (en)
Inventor
Osamu Ueda
修 上田
Kenji Koda
香田 憲次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2178023A priority Critical patent/JPH0464998A/ja
Publication of JPH0464998A publication Critical patent/JPH0464998A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、不揮発性半導体記憶装置、特に電気的に書
込み、消去か可能なメモリ装置(EEPROM+Ele
ctrically Erasable and Pr
ogrammable ReadOnly Memor
y)に関するものである。
〔従来の技術〕
最近の大容量EEPROMのメモリ容量は、64にビッ
ト、256にビット、1Mヒツトとなっており、そのビ
ット構成は8にビット×8.32にビット×8,128
にピッ1へ×8となっている。従って、上記各ビット構
成に対するアドレス端子は、それぞれAO乃至A12の
13本、へ〇乃至A14の15木、AO乃至A16の1
7木となっている。ここては、説明を簡単にするために
AO乃至A2の3本のアドレスの場合について説明する
第4図は従来のメモリ装置についてのメモリブロックの
アドレス空間を示す。これは、AOを最下位ア1ヘレス
として、カウントアツプしているアドレス空間となって
いる。通常のEEFROMにおけるアドレス空間の使用
方法は、一般的には、(A2、A2、AO)のアドレス
か(0,0,0)、(0、D、1)・・・・(1、■、
1)という順序て、第4図に示すアドレス空間−にでは
L側の番地から下側の番地に向かって使用されて行く。
例えば、EEPROMに電話番号を記憶させて行く場合
、第4図のアドレス空間の八−1番地からA−8番地に
向かって順番に使用される。
ところて、EEPROMの書込み/消去回数は、一般的
には1万回あるいは10万回か保証回数とされる場合か
多いが、上記の電話場合を記憶する場合、電話番号の変
更、または電話番号か増加するに・つれて、電話番号の
整理を1ノ直すため、書込み/消去回数か増え、ついに
は保証回数の1万回あるいは10万回を越えてしまう場
合がある。EEPROMでは、前述のようにアドレス空
間−し、上側の番地から下側の番地に向かって使用して
行く場合か多いため、一番−1−のア1ヘレス(0,0
,0)が最も頻繁に書込み/消去か繰返され、結局のと
ころ、アドレス(0,0,0)のA−1番地の書込み/
消去回数てそのEEFROMのチップ自体の寿命か決定
されることになる。極端な場合は、ア1ヘレス(0,0
,1)からアドレス(1、■、1)の番地A−2乃至A
−8が未使用のままて、アドレス(0,0,0)の番地
A−]の書込み/消去回数が保証回数を越えたために、
EEPROMのチップ全体が使用不能になってしまうこ
とかある。
(発明か解決しようとする課題) 従来のEEPROMは、以1−のように構成されている
ため、 ・部のア1へレス空間のメモリブロックの書込
み/消去回数の保証回数かオーバーしたためにデツプ全
体か使用不能になり、アドレス空間を有効に活用してい
ないという問題かあった。
この発明は、上記のような問題を解消して、各アドレス
の書込み/消去回数か−・定であるか、頻繁に使用され
るアドレス空間と、殆ど使用されないアドレス空間のア
ドレス変換を行ない、全てのアドレス空間を有効に使用
することのてきるEEPROMを得ることを目的とする
(課題を解決するだめの手段) この発明の記憶装置は、EEPROMのメモリブロック
に対する書込み/消去回数をカウントし、書込み/消去
回数か予め設定された一定値を越えるとアドレス反転信
号を発生するカウンタと、このアドレス反転信号に応答
して最士′位アドレスよりも少なくとも1つ−1−位の
アドレスを反転させるアドレス反転回路とを其俯Iして
いる。
〔作  用〕
この発明の記憶装置ては、書込み/消去回数をカウント
するカウンタのカウント値が予め設定された一定値を越
えると、」−位アドレス空間のアドレスを反転させ、こ
れによって未使用アドレス空間を一4二位アドレス空間
に変換し、書込み/消去回数の少ないメモリブロックを
使ってその保証回数まで書込み/消去回数を繰返すよう
にして、メモリ空間全体を有効に使用するととがてきる
〔実 施 例〕
第1図はこの発明によるEEFROMの全体の構造をフ
ロックの形て示した図である。同図で、アドレス人力バ
ッファ1、デコーダ回路3、書込み回路4およびメモリ
アレイ6は従来のEEPROMと同しであるか、本願発
明のEEPROMては、アドレス人力バッファ1とデコ
ーダ回路3との間にアドレス変換回路2か設けられてい
る。また、デコーダ回路3と書込み回路4からの信号に
より、メモリアレイのブロック毎に書込み/消去回数を
カウントするカウンタ5が設げられている。このカウン
タ5はある一定の書込み/消去回数をカウントすると、
アドレス反転信号Sを発生し、これをアドレス変換回路
2に供給する。アドレス変換回路2は上記アドレス反転
信号Sに応答してメモリアレイ6に対するアドレス空間
のアドレスを変換する。
アドレス変換回路2の動作を第2図に示すアドレス変換
回路の実施例について第3図のアドレス空間を参照しつ
つ説明する。
ここては、3人力アドレス(A2、A1、An)のうち
の最」1位のアドレスA2だけを反転する場合を例示し
ている。アドレス人力バッファlからの出力A2が第2
図のアドレス変換回路2に入力されるものとする。書込
み/消去回数かある一定値より小さく、カウンタ5から
アドレス反転信号Sが発生されないときは、出力セレク
タ8は接点Pl側に接続されており、アドレス人力バッ
ファ1からの出力A2はインバータ71.72からなる
偶数段のインバータを経由して、そのままアドレス信号
A2として該セレクタ8から出力される。ところか、書
込み/消去回数か」二重ある一定値を越えて、カウンタ
5からアドレス反転信号Sか出力されると、セレクタ8
は接点P2側に切替えられて、アドレス人力バッファl
からの出力A2はインバータ71.73.74からなる
奇数段のインバータを経由して反転されて、A2として
セレクタ8から出力される。この場合、(A2、層、A
U)のアドレス空間は(A2、AI、八〇)に変換され
、第3図に示すようなアドレス空間になる。この変換さ
れたアドレス空間ては、EEPROMの外部からはアド
レス(0,0,0)からカウントアツプして行く場合で
も、内部では後半の番地A−5のアドレス空間からカウ
ントを開始することになる。
従って、EEFROMの全アドレスを使用しない部分使
用態様て、アト1/スを最初の番地A−1から順次使用
して行く使用例でも、書込み/消去回数の制限の中でメ
モリブロック全体を最大限利用することかてきる。第3
図の例ては、全アドレスの中で半分の番地のメモリブロ
ックしか使用しない場合に、各アドレス番地の書込み/
消去の保証回数か例えば1万回てあれば、上記のアドレ
ス変換により、2万回迄書込み/消去を繰返ずことかて
き、保証回数を実効的に2倍に拡大することかてきる。
第3図の例では、最−L−位アドレスにのみアドレス変
換回路を設けたか、使用態様によっては全アドレス空間
の1/4、あるいは1/8等のメモリブロックしか使用
しない場合には、アドレス変換回路を最り位アドレスが
順番に下かって行くア1くレス変換回路を設ければ、公
称書込み/消去保証回数の4倍あるいは8倍の書込み/
消去回数化EEPROMを利用することかできる。
(発明の効果) 以」−のように、この発明のEEPROMによれば、全
メモソ容量を使用しない使用態様の場合に、未使用の後
半のアドレス空間のメモリブロックをも有効に利用でき
るから、書込み/消去回数を公称保証回数よりも大幅に
増大させることかてき、EEPROMの実効的な寿命を
大幅に延ばすことかできるという効果がある。
【図面の簡単な説明】
第1図はこの発明による記憶装置の一例であるEEPR
OI+lの構造をフロックの形で示した図、第2図は第
1図のEEFROM中で使用されるアドレス変換回路の
一例を示す図、第3図はこの発明によるEEPROMの
アドレス空間の一例を示す図、第4図は従来のEEPR
OMのアドレス空間を示ず図である。 ■・・・・アドレス人力バッファ、2・・・・アドレス
変換回路、4・・・・書込み/消去回路、5・・・・カ
ウンタ、6・・・・メモリアレイ、8・・・・セレクタ
、S・・・・アドレス反転信号。

Claims (1)

    【特許請求の範囲】
  1. (1)書込み/消去の繰返し回数に制限があるEEPR
    OMにおいて、上記EEPROMのメモリブロックに対
    する書込み/消去回数をカウントし、上記書込み/消去
    回数のカウント値が予め設定された一定値を越えるとア
    ドレス反転信号を発生するカウンタと、上記アドレス反
    転信号に応答して最下位アドレスより少なくとも1つ上
    位のアドレスを反転させるアドレス反転回路とを設けた
    ことを特徴とする記憶装置。
JP2178023A 1990-07-03 1990-07-03 記憶装置 Pending JPH0464998A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2178023A JPH0464998A (ja) 1990-07-03 1990-07-03 記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2178023A JPH0464998A (ja) 1990-07-03 1990-07-03 記憶装置

Publications (1)

Publication Number Publication Date
JPH0464998A true JPH0464998A (ja) 1992-02-28

Family

ID=16041231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2178023A Pending JPH0464998A (ja) 1990-07-03 1990-07-03 記憶装置

Country Status (1)

Country Link
JP (1) JPH0464998A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297103A (en) * 1992-01-20 1994-03-22 Fujitsu Limited Electrically erasable and programmable semiconductor memory device
JP2011524063A (ja) * 2008-06-12 2011-08-25 マイクロン テクノロジー, インク. フラッシュメモリデバイスにデータを格納する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297103A (en) * 1992-01-20 1994-03-22 Fujitsu Limited Electrically erasable and programmable semiconductor memory device
JP2011524063A (ja) * 2008-06-12 2011-08-25 マイクロン テクノロジー, インク. フラッシュメモリデバイスにデータを格納する方法
US8595423B2 (en) 2008-06-12 2013-11-26 Micron Technology, Inc. Method of storing data on a flash memory device
US9230658B2 (en) 2008-06-12 2016-01-05 Micron Technology, Inc. Method of storing data on a flash memory device

Similar Documents

Publication Publication Date Title
JP4233563B2 (ja) 多値データを記憶する不揮発性半導体記憶装置
JP2004265162A (ja) 記憶装置およびアドレス管理方法
JPH11176178A (ja) 不揮発性半導体記憶装置およびそれを用いたicメモリカード
KR20080043711A (ko) 불휘발성 반도체 기억 장치
JP2011530777A (ja) メモリデバイスおよびメモリデバイスにデータを格納する方法
JPH10326493A (ja) 複合化フラッシュメモリ装置
US7904674B2 (en) Method for controlling semiconductor memory device
JP2007004892A (ja) 半導体集積回路装置
JP4156985B2 (ja) 半導体記憶装置
KR20090121244A (ko) 반도체 기억 장치를 갖는 메모리 시스템
JP2020086739A (ja) メモリコントローラ及びこれを備えるフラッシュメモリシステム
JP2009129477A (ja) 不揮発性半導体記憶装置
KR100327286B1 (ko) 어드레스백업기능을갖는디지털음성기록재생장치및어드레스정보의관리방법
JPH0464998A (ja) 記憶装置
JP4641338B2 (ja) 不揮発性半導体記憶装置及びシステム
JP2001250386A (ja) 半導体メモリ
KR101598379B1 (ko) 불휘발성 반도체 기억장치
US10892018B2 (en) Semiconductor memory device and refreshing method of semiconductor memory device
JP4226571B2 (ja) 半導体記憶装置及び電子機器
JP4645043B2 (ja) メモリーコントローラ、不揮発性記憶装置および不揮発性メモリシステム
JP2004103162A (ja) Nand型フラッシュメモリ
KR0172531B1 (ko) 플래쉬 메모리 장치
JP2004273117A (ja) 複合化フラッシュメモリを搭載した半導体装置及び携帯用機器
JP2011060415A (ja) 不揮発性半導体記憶装置及びデータ記憶システム
JP2007048191A (ja) メモリカード