TWI524540B - 包含防護環延伸的接面末端結構及製造與併入其的電子裝置之方法 - Google Patents

包含防護環延伸的接面末端結構及製造與併入其的電子裝置之方法 Download PDF

Info

Publication number
TWI524540B
TWI524540B TW101104463A TW101104463A TWI524540B TW I524540 B TWI524540 B TW I524540B TW 101104463 A TW101104463 A TW 101104463A TW 101104463 A TW101104463 A TW 101104463A TW I524540 B TWI524540 B TW I524540B
Authority
TW
Taiwan
Prior art keywords
junction
corner
end structure
guard ring
electronic device
Prior art date
Application number
TW101104463A
Other languages
English (en)
Other versions
TW201251038A (en
Inventor
傑森 哈尼
張清純
柳世衡
Original Assignee
克立公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 克立公司 filed Critical 克立公司
Publication of TW201251038A publication Critical patent/TW201251038A/zh
Application granted granted Critical
Publication of TWI524540B publication Critical patent/TWI524540B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Description

包含防護環延伸的接面末端結構及製造與併入其的電子裝置之方法
本發明係關於微電子裝置，且更特定而言係關於微電子裝置之邊緣末端。
高電壓碳化矽(SiC)裝置可能夠處置高電壓，且可取決於其作用區之大小而處置多達大約100安培或更多之電流。高電壓SiC裝置具有若干個重要應用，尤其在電力調節、分佈及控制領域中。
一習用電力裝置結構具有一n型SiC結構，其上形成有充當一漂移區之一n磊晶層。該裝置通常包含在該n層上之一P-N及/或肖特基(Schottky)接面，該P-N及/或肖特基接面充當用於沿反向偏壓方向阻斷電壓及沿正向偏壓方向提供電流之一主接面。通常藉由離子植入形成之一p型接面末端延伸(JTE)區可環繞該主接面。用於形成該JTE區之植入物可係鋁、硼或任一其他適合p型摻雜劑。JTE區之用途係減少或防止電場在邊緣處擁擠，及減少或防止空乏區與裝置之表面相互作用。表面效應可導致空乏區不均勻擴散，此可不利地影響裝置之崩潰電壓。其他末端技術包含可更強烈地受表面效應影響之防護環及浮動場環。亦可藉由植入n型摻雜劑(諸如氮或磷)來形成一通道停止區，以便防止/減少空乏區延伸至裝置之邊緣。
SiC肖特基二極體之額外習用末端係闡述於Singh等人之「Planar Terminaticns in 4H-SiC Schottky Diodes With Low Leakage And High Yields」(ISPSD '97，第157至160頁)中。用於一SiC肖特基障壁二極體之一p型磊晶防護環末端係闡述於Ueno等人之「The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes」(IEEE Electron Device Letters，第16卷，第7期，1995年7月，第331至332頁)中。另外，其他末端技術係闡述於標題為「SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge」之公開PCT申請案第WO 97/08754號中。
除了接面末端延伸(JTE)外，多重浮動防護環(MFGR)及場板(FP)亦係高電壓碳化矽裝置中通常使用之末端方案。另一習用邊緣末端技術係一台面邊緣末端。
場板末端亦係用於一裝置之邊緣末端之一習用技術且可係成本有效的。在習用場板裝置中，高場係由金屬場板下方之氧化物層支援。此技術對其中半導體中之最高場相對低之矽裝置表現良好。然而，在SiC裝置中，阻斷狀態中之電場可係極高的(~2 MV/cm)，其在氧化物半導體介面處增加到2.5倍。此導致極高的氧化物場且可導致長期可靠性問題。因此，場板末端可不適合於用於SiC裝置中。
除JTE以外，亦已提議使用多重浮動防護環作為用於減少JTE對植入物劑量變化之敏感性之一技術。參見Kinoshita等人之「Guard Ring Assisted RESURF：A New Termination Structure Providing Stable and High Breakdown Voltage for SiC Power Devices」(Tech.Digest of ISPSD '02，第253至256頁，Kinoshita等人)，其報告此等技術減少對植入物劑量變化之敏感性。然而，用於末端之面積增加至單獨JTE之面積的幾乎三倍，此乃因將防護環添加至JTE之內部邊緣及JTE之外部兩者。
圖1中圖解說明一習用JTE末端PIN二極體。如圖中所示，一PIN二極體100包含一p+層116與一n+基板114之間的一n-漂移層112。圖1圖解說明一PIN結構之一半；該結構可包含鏡像部分(未展示)。一陽極接觸面123係在p+層116上，且一陰極接觸面125係在n+基板114上。在毗鄰p+層116之n-漂移層112中提供包含複數個JTE域120A、120B、120C之一接面末端延伸(JTE)區120。JTE域120A、120B、120C係可具有隨著距p+層116與n-漂移層112之間的PN接面的距離以一逐步方式向外減少之電荷位準之p型區。儘管圖解說明三個JTE域120A、120B、120C，但可提供更多或更少JTE域。
JTE域120A、120B、120C可藉由將離子連續植入至n-漂移層112中而形成。然而，此植入可需要多個遮罩及植入步驟，從而增加產品的複雜性及費用。此可隨著JTE域之數目增加而加劇。此外，藉由此一方法提供之逐步摻雜梯度可不提供一理想末端。
SiC肖特基二極體之額外習用末端係闡述於Singh等人之「Planar Terminations in 4H-SiC Schottky Diodes With Low Leakage And High Yields」(ISPSD '97，第157至160頁)中。用於一SiC肖特基障壁二極體之一p型磊晶防護環末端 係闡述於Ueno等人之「The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes」(IEEE Electron Device Letters，第16卷，第7期，1995年7月，第331至332頁)中。另外，其他末端技術係闡述於標題為「SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge」之公開PCT申請案第WO 97/08754號中。
另一類型之接面末端係揭示於美國專利第7,026,650號中，該美國專利受讓於本發明之受讓人，其揭示內容以猶如充分闡明之引用方式併入本文中。
根據某些實施例之一種電子裝置可包含：一半導體層，其具有一第一導電性類型且具有一第一表面；及一主要接面，其係在該半導體層中在該半導體層之第一表面處。一輕摻雜區係在該半導體中毗鄰該主要接面且具有與該第一導電性類型相反之一第二導電性類型；且一接面末端結構係在該輕摻雜區中。當在該第一表面之一平面中觀看時，該接面末端結構具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角區。該輕摻雜區沿遠離該主要接面且垂直於該上邊界上之一點之一第一方向延伸一第一距離，該第一距離小於該輕摻雜區沿遠離該主要接面且垂直於該拐角上之一點之一第二方向延伸之一第二距離。
該接面末端結構可包含毗鄰於該主要接面且與其間隔開之一防護環，其中該防護環具有第二導電性類型且具有高 於輕摻雜區之一摻雜濃度之一摻雜濃度。
該半導體層可包含碳化矽。
該接面末端結構之上邊界可沿該碳化矽半導體層之一<11-20>結晶方向對準且該接面末端結構之側邊界可沿該碳化矽半導體層之一<10-10>結晶方向對準。
當該接面末端結構之該上邊界定位於該主要接面上面且該接面末端結構之該側邊界定位至該主要接面之左側時，該接面末端結構之該拐角可係在該電子裝置之一左上拐角中。
該輕摻雜區可沿遠離該主要接面且垂直於該上邊界上之該點之該第一方向延伸大約10微米之一距離，且可沿遠離該主要接面且垂直於該拐角上之該點之該第二方向延伸至少大約20微米之一距離。
該第一導電性類型可係n型或p型中之一者，且該第二導電性類型可係p型或n型中之一者。
該電子裝置可包含四個拐角區，且該輕摻雜區延伸至該四個拐角區中之每一者中。
該電子裝置可進一步包含在該接面末端結構之拐角與該裝置之一拐角之間的至少一個浮動防護環段，且該接面末端結構之該拐角可係在該浮動防護環段與該主要接面之間。
該浮動防護環段可包含可與該接面末端結構隔離之該半導體層中之一植入區。該電子裝置可進一步包含在該接面末端結構之該拐角與該裝置之該拐角之間的複數個相互隔 離浮動防護環段。
該浮動防護環段可並不在該主要接面周圍完全延伸。
該浮動防護環段可具有大約與該接面末端結構之拐角之一曲率半徑相同之一曲率半徑。
該輕摻雜區之該拐角可具有可係小於該接面末端結構之該拐角之一第二曲率半徑之一第一曲率半徑。
根據進一步實施例之一種電子裝置包含：一半導體層，其具有一第一導電性類型且具有一第一表面；一主要接面，其係在該半導體層中在其第一表面處；及一接面末端結構，其係在該半導體層中且環繞該主要接面。至少一個浮動防護環段係提供於該半導體層中在該接面末端結構之該拐角外部。該浮動防護環段可摻雜有第二導電性類型摻雜劑。
該浮動防護環段可並不在該主要接面周圍完全延伸。
該接面末端結構可包含摻雜有第二導電性類型摻雜劑之一防護環。
該浮動防護環段可具有大約與該防護環之拐角之一曲率半徑相同之一曲率半徑。
根據進一步實施例之一種電子裝置包含：一半導體層，其具有一第一導電性類型且具有一第一表面；一主要接面，其係在該半導體層中其第一表面處；及一防護環末端結構，其包含：一輕摻雜區，其具有與該第一導電性類型相反之一第二導電性類型，該輕摻雜區在該半導體層之該表面處且環繞該主要接面；及至少一個防護環，其係在該 輕摻雜區中且環繞該主要接面。該防護環可以高於該輕摻雜區之一摻雜濃度之一摻雜濃度摻雜有第二導電性類型摻雜劑。當在該第一表面之一平面中觀看時，該防護環可具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角。該輕摻雜區可在毗鄰該上邊界之該輕摻雜區之一第一部分中沿遠離該主要接面之一第一方向在該防護環外部延伸一第一距離，且該輕摻雜區在毗鄰該防護環之拐角之該輕摻雜區之一第二部分中沿遠離該主要接面之一第二方向在該防護環外部延伸一第二距離，該第二距離可大於該第一距離。
根據進一步實施例之一種電子裝置包含：一半導體層，其具有一第一導電性類型且具有一第一表面；一主要接面，其係在該半導體層中在其第一表面處；及一輕摻雜區，其具有與該第一導電性類型相反之一第二導電性類型，在該半導體層之該表面處且環繞該主要接面。一接面末端結構係提供於該輕摻雜區內且環繞該主要接面。當在該第一表面之一平面中觀看時，該接面末端結構可具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角，且當在該第一表面之一平面中觀看時，該輕摻雜區具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角。該輕摻雜區之拐角可具有可小於該接面末端結構之拐角之一第二曲率半徑之一第一曲率半徑。
根據某些實施例之形成一電子裝置之方法包含：提供一半導體層，其具有一第一導電性類型且具有一第一表面； 提供一主要接面，其係在該半導體層中在其第一表面處；提供一輕摻雜區，其係毗鄰於該主要接面在該半導體層之表面處且具有與該第一導電性類型相反之一第二導電性類型；及提供一接面末端結構，其係在該輕摻雜區中。當在該第一表面之一平面中觀看時，該接面末端結構可具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角。該輕摻雜區可沿遠離該主要接面且垂直於該上邊界上之一點之一第一方向延伸一第一距離，該第一距離小於該輕摻雜區沿遠離該主要接面且垂直於該拐角上之一點之一第二方向延伸之一第二距離。
根據進一步實施例之形成一電子裝置之方法包含：提供一半導體層，其具有一第一導電性類型且具有一第一表面；提供一主要接面，其係在該半導體層中在其第一表面處；及提供一接面末端結構，其係在該半導體層之該第一表面處且環繞該主要接面。當在該第一表面之一平面中觀看時，該接面末端結構可具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角。該等方法進一步包含提供在該半導體層中在該接面末端結構之拐角外部之至少一個浮動防護環段，該浮動防護環段摻雜有第二導電性類型摻雜劑。
下文現在將參考其中展示本發明之實施例之附圖來更充分地闡述本發明之實施例。然而，本發明可具體化為諸多不同形式，且不應視為僅限於本文中所闡明之該等實施 例。而是，提供此等實施例以使得此揭示內容將係全面及完整的，且將本發明之範疇充分傳達給熟習此項技術者。 通篇中相同之編號指代相同之元件。
如下文更詳細闡述，本發明之實施例可提供半導體裝置(諸如，P-N、肖特基、PIN或其他此等半導體裝置)之改良邊緣末端。本發明之特定實施例提供碳化矽(SiC)裝置之邊緣末端。舉例而言，本發明之實施例可用作SiC肖特基二極體、接面障壁肖特基(JBS)二極體、PIN二極體、閘流體、電晶體或其他此等SiC裝置之邊緣末端。
半導體電力裝置經設計以阻斷(在反向阻斷狀態中)或通過(在正向操作狀態中)大位準之電壓及/或電流。舉例而言，在反向阻斷狀態中，一半導體電力裝置可經設計以維持數百至數千伏特之電位。然而，在高反向電壓下，一半導體電力裝置可開始讓某一電流流過該裝置。此電流(稱作「洩漏電流」)可係極其非期望的。在該反向電壓增加超過裝置之設計電壓阻斷能力(其通常隨漂移層之摻雜及厚度而變)之條件下，洩漏電流可開始流動。然而，洩漏電流亦可在裝置之邊緣末端出故障之條件下開始流動。
一電力半導體裝置之一防護環邊緣末端可開始崩潰且允許洩漏電流在低於裝置之設計電壓之一電壓下流動。已發現，此洩漏電流可在邊緣末端之特定區域附近開始流動。特定而言，當將一高反向偏壓施加至一以碳化矽為基礎之半導體裝置時，洩漏電流可在形成於具有一特定結晶定向之一晶圓上之一防護環之一左上拐角附近之一區中開始流 動。
圖2圖解說明一假想晶體之一六方單位晶胞。單位晶胞10包含一對相對六角形面11A、11B。該等六角形面垂直於c軸，該c軸沿如由用於在一個六方晶體中指定方向之米勒-布拉維斯(Miller-Bravais)指標系統所定義之<0001>方向延伸。因此，該等六角形面有時稱為c面，其定義晶體之c平面或基面。垂直於c平面之平面稱為稜柱面。
圖3圖解說明欲在其上製造一裝置之一單晶碳化矽基板晶圓20。晶圓20具有一大體圓形周長。已將一對平板22、24(在圖3中為清晰起見將其誇大)碾壓至晶圓20中以輔助晶圓定向。特定而言，晶圓20包含一主要平板22及一次要平板24。主要平板22係在{10-10}平面中且沿<11-20>結晶方向延伸，而次要平板24係在{11-20}平面中且沿<10-10>結晶方向延伸。當自晶圓之碳面觀看時，主要平板22係在晶圓底部上且次要平板24係在晶圓之右側上。
晶圓之表面26大體對應於碳化矽晶體之c面，惟該晶圓可朝向<11-20>方向以一離軸角切割以適應磊晶生長。
圖4至圖6圖解說明具有一防護環末端之一PIN二極體30。特定而言，圖4係一電力半導體裝置30(諸如一碳化矽PIN二極體)之一平面視圖，圖5係沿圖4之線A-A所截取之一剖面，且圖6係裝置30之一上拐角區30A之一詳細視圖。
裝置30可形成於由複數個切割道32界定之一個碳化矽基板26之一區域內，在該複數個切割道32處鋸開該基板以分離所製造裝置。
裝置30包含一個碳化矽基板14。該基板可摻雜有具有一第一導電性類型之摻雜劑，且可具有2H、4H、6H、3C及/或15R之一多型體。
裝置30包含第一導電性類型之一經輕摻雜漂移層12及具有與第一導電性類型相反之一第二導電性類型且與漂移層12一起形成一PN接面之一區42。假定第一導電性類型係n型且第二導電性類型係p型，則一陽極接觸面34係在p型區42上，且一陰極接觸面46係在n型基板14上。
將一防護環結構提供於漂移層12之表面上毗鄰在區42與漂移層12之間的PN接面。防護環結構包含在裝置之作用區(亦即，包含主PN接面之區)周圍形成同心環之具有第二導電性類型之複數個防護環38。舉例而言，防護環38可係藉由離子植入形成。防護環形成係詳細闡述於2006年4月11日發佈之標題為「Multiple Floating Guard Ring Edge Termination for Silicon Carbide Devices」之美國專利第7,026,650號、及2006年6月8日公開之標題為「Edge Termination Structures For Silicon Carbide Devices And Methods Of Fabricating Silicon Carbide Devices Incorporating Same」之美國公開案第2006/0118792號中，該美國專利及該美國公開案皆受讓於本發明之受讓人且以引用方式併入本文中。
該結構中亦包含提供於漂移層12之表面處之防護環38之間的具有第二導電性類型之一輕摻雜區36。輕摻雜區36可在最外面的防護環38外部延伸，且可在漂移層12中形成小 於防護環延伸至之深度之一深度。在某些實施例中，輕摻雜區36可提供一表面電荷補償區，如(舉例而言)以上參考美國專利第7,026,650號及美國公開案第2006/0118792中所論述。在某些其他實施例中，輕摻雜區可在漂移層之表面處提供一減小的表面場(RESURF)區，如(舉例而言)美國專利第7,026,650號及美國公開案第2006/0118792號中所論述。輕摻雜區36可在毗鄰防護環38之間完全或不完全地延伸。此外，與防護環38相比，輕摻雜區36可更深或更淺地延伸至漂移層12中。
參考圖4及圖6，當自上方觀看時，防護環38可在裝置之拐角處經修圓以幫助減少在防護環經形成以具有尖銳拐角(在其處電壓可達到峰值)之條件下原本可發生之洩漏電流。然而，將防護環38之拐角修圓可導致晶粒之可能有用面積之損失。亦即，將拐角38修圓在由切割道32界定之區之拐角與最外面的防護環38之修圓拐角38A之間形成具有未使用空間之一拐角區40。某些實施例藉由在其中形成可減少洩漏電流(尤其是在裝置之最易受損害拐角處)之結構及/或特徵來利用此「損失」空間。
如圖4中所圖解說明，裝置30可在一晶圓20上經定向以使得切割道32平行於基板之所定義正交方向。舉例而言，切割道32中之兩者可平行於<11-20>方向，而切割道32中之兩者可平行於<10-10>方向。
參考圖7，在某些實施例中，輕摻雜區36可延伸至切割道32之拐角與最外面的防護環39之間的拐角區40中之一或 多者中。因此，輕摻雜區36可經形成以具有小於拐角區40中之最外面的防護環39之一曲率半徑之一曲率半徑。在某些實施例中，輕摻雜區36可延伸於所有拐角區中。在其他實施例中，輕摻雜區36可延伸於少於所有拐角區中，舉例而言，輕摻雜區36可延伸於僅一個拐角區中。
在一項態樣中，輕摻雜區36可沿遠離主要接面且垂直於最外面的防護環39之拐角上之一點39D之一第一方向46延伸一距離，該距離大於輕摻雜區36沿遠離主要接面且垂直於最外面的防護環39之一邊界39A、39B上之一點39C之一方向44延伸之一距離。換言之，輕摻雜區36可在毗鄰拐角區40之輕摻雜區之一第一部分中沿遠離主要接面之一第一方向46在最外面的防護環39外部延伸一第一距離，且可在毗鄰最外面的防護環39之一邊界39A之輕摻雜區之一第二部分中沿遠離主要接面之一第二方向44在最外面的防護環39外部延伸一第二距離46，第二距離46大於第一距離44。
在某些實施例中，輕摻雜區36可沿遠離主要接面且垂直於最外面的防護環39之一邊界39A、39B上之一點39C之一方向44延伸大約10微米，且可沿遠離主要接面且垂直於最外面的防護環39之拐角上之一點39D之一方向46延伸至少大約20微米。
如上文所闡述，延伸輕摻雜區36可有助於減小及/或擴散易受高反向偏壓電壓下之電崩潰之損害之一區中之電場。此可減少來自裝置之洩漏電流，從而針對類似崩潰電壓可能導致經改良良率及/或晶粒大小之一減少。可在不 增加晶粒之總大小之條件下執行延伸輕摻雜區36，此乃因輕摻雜區可延伸至最外面的防護環之拐角與裝置的外部拐角之間的先前未使用空間中。
圖8及圖9圖解說明進一步實施例。如圖中所示，可將一或多個補充防護環段50提供作為最外面的防護環之一拐角與裝置之一外部拐角之間的拐角區40中之一或多者中之具有第二導電性類型之隔離植入區。在某些實施例中，補充防護環段50可具有與拐角區40中之防護環38之半徑相同或類似之一曲率半徑。
在某些實施例中，可在所有拐角區中提供補充防護環段50。在其他實施例中，可在少於所有拐角區中提供補充防護環段50，舉例而言，可僅在一個拐角區中提供補充防護環段50。
在某些實施例中，可在輕摻雜區36至拐角區40中之延伸之內部提供補充防護環段50，如圖8中所示。在如圖9中所示之其他實施例中，可在不將輕摻雜區36延伸至拐角區40中之條件下提供補充防護環段50。儘管補充防護環段50可不以防護環38之方式在裝置之主接面周圍完全延伸，但其亦可有助於擴散易受損害之拐角區40中之電場，藉此增加裝置之崩潰電壓。
儘管，已關於PIN二極體裝置闡述本發明之實施例，但本發明之實施例可結合其他類型之裝置及/或具有其他類型之接面之裝置使用。舉例而言，圖10係根據某些實施例之一肖特基二極體結構31之一剖面視圖，該肖特基二極體結構包含與下伏漂移層12形成一整流肖特基接面之一肖特 基接觸面35。
將理解，儘管本文中可使用第一、第二等術語來闡述各種元件，但此等元件不應受限於此等術語。此等術語僅用於使元件彼此區分。舉例而言，可將一第一元件稱為一第二元件，且同樣地，可將一第二元件稱為一第一元件，此並不背離本發明之範疇。如本文中所使用，術語「及/或」包含所列舉相關聯物項中一或多者之任何及全部組合。
本文中所使用之術語僅係出於闡述特定實施例之目的且並非意欲限定本發明。如本文中所使用，單數形式「一」、「一個」及「該」亦意欲包含複數形式，除非上下文另外明確指示。應進一步理解，當本文中使用術語「包括」、及/或「包含」時，其係載明存在所陳述特徵、整數、步驟、操作、元件及/或組件，但並不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組。
除非另有定義，否則本文中所使用之所有術語(包含技術及科學術語)皆具有熟習此項技術者所共知之相同含義。進一步應理解，應將本文中所用術語解釋為具有與其在本說明書及相關技術之上下文中之含義相一致之含義，而不應以理想化或過分形式化之意義來解釋，除非本文中明確定義如此。
應理解，當在本文中稱一元件(諸如一層、區或基板)係「在」或延伸「至」另一元件「上」時，其可直接在或直 接延伸至該另一元件上，或亦可存在中介元件。相比而言，當稱一元件係「直接在」或「直接」延伸「至」另一元件「上」時，則不存在中介元件。亦應理解，當稱一元件係「連接」或「耦合」至另一元件時，其可直接連接或耦合至另一元件，或可存在中介元件。相比而言，當稱一元件係「直接連接」或「直接耦合」至另一元件時，則不存在中介元件。
本文中可使用諸如「下面」、「上面」、「上」、「下」、「水平」、「橫向」、「垂直」、「下方」，「上方」等相對性術語來闡述如圖中所圖解說明之一個元件、層或區與另一元件、層或區之一關係。應理解，除圖中所繪示定向外，此等術語亦旨在囊括裝置之不同定向。
本文中已參考示意性圖解說明本發明之理想化實施例(及中間結構)之剖面圖解來闡述本發明之實施例。在圖式中，為清晰起見，可誇大層及區之厚度。另外，預期圖解說明之形狀會因(舉例而言)製作技術及/或容限而有所變化。因此，本發明之實施例不應視為僅限於本文中所圖解說明區之特定形狀，而是欲包含因(舉例而言)製作而引起之形狀偏差。舉例而言，經圖解說明為一矩形之一植入區將通常具有修圓或彎曲特徵及/或在其邊緣處存在一植入濃度梯度，而非自植入區至非植入區之一離散改變。同樣，藉由植入所形成之一隱埋區可在該隱埋區與藉以進行植入之表面之間的區中產生某一植入。因此，該等圖中所圖解說明之區在本質上僅為示意性，且其形狀並非意欲圖 解說明一裝置之一區之實際形狀且並非意欲限制本發明之範疇。
已參考若干半導體層及/或區來闡述本發明之某些實施例，該等半導體層及/或區之特徵化在於具有係關於該層及/或區中之多數載子濃度之一導電性類型(諸如n型或p型)。因此，n型材料具有負電荷電子之一多數平衡濃度，而p型材料具有正電荷電洞之一多數平衡濃度。某一材料可經指定具有一「+」或「-」(如在n+、n-、p+、p-、n++、n--、p++、p--或諸如此類中)，以指示與另一層或區相比相對較大(「+」)或較小(「-」)之一多數載子濃度。然而，此記號並不暗示一層或區中存在一特定濃度之多數載子或少數載子。
本文中已結合以上說明及圖式揭示諸多不同實施例。應理解，逐字闡述及圖解說明此等實施例之每一組合及子組合將過度重複且模糊。因此，所有實施例可以任一方式及/或組合組合，本說明書(包含圖式)應視為構成對本文中所闡述之實施例及製備及使用其之方式及方法之所有組合及子組合的一完整書面說明，且應支援對任一此組合或子組合之主張。
在圖式及說明書中，已揭示了本發明之典型較佳實施例，且儘管採用特定術語，但其僅以一般性及闡述性意義來使用且並非出於限定目的，本發明之範疇闡明於下文申請專利範圍中。
10‧‧‧單位晶胞
11A‧‧‧六角形面
11B‧‧‧六角形面
12‧‧‧漂移層
14‧‧‧n型基板
20‧‧‧晶圓
22‧‧‧平板
24‧‧‧平板
26‧‧‧表面
30‧‧‧PIN二極體/電力半導體裝置
30A‧‧‧上拐角區
32‧‧‧切割道
34‧‧‧陽極接觸面
35‧‧‧肖特基接觸面
36‧‧‧輕摻雜區
38‧‧‧防護環
38A‧‧‧拐角
39‧‧‧最外面的防護環
39A‧‧‧邊界
39B‧‧‧邊界
39C‧‧‧點
39D‧‧‧點
40‧‧‧拐角區
42‧‧‧p型區
44‧‧‧39C之一方向
46‧‧‧陰極接觸面
50‧‧‧補充防護環段
100‧‧‧PIN二極體
112‧‧‧n漂移層
114‧‧‧n+基板
116‧‧‧p+層
120A‧‧‧接面末端延伸域
120B‧‧‧接面末端延伸域
120C‧‧‧接面末端延伸域
123‧‧‧陽極接觸面
125‧‧‧陰極接觸面
圖1圖解說明具有一習用接面末端延伸(JTE)末端之一SiC PIN二極體。
圖2係一六方晶體單位晶胞結構之一示意性圖示。
圖3係已經處理以具有主要定向平板及次要定向平板之一SiC晶圓之一示意性視圖。
圖4係具有一未使用拐角區之一PIN二極體之一平面視圖。
圖5係圖4之裝置之一剖面視圖。
圖6係圖4之裝置之一部分之一詳細平面視圖。
圖7、圖8及圖9係根據某些實施例之電子裝置之部分之詳細平面視圖。
圖10係根據某些實施例之一肖特基二極體之一剖面視圖。
32‧‧‧切割道
34‧‧‧陽極觸點
36‧‧‧輕摻雜區
38‧‧‧防護環
39‧‧‧最外面的防護環
39A‧‧‧邊界
39B‧‧‧邊界
39C‧‧‧點
39D‧‧‧點
40‧‧‧拐角區
44‧‧‧39C之一方向
46‧‧‧陰極接觸面

Claims (20)

  1. 一種電子裝置，其包括：一半導體層，其具有一第一導電性類型且具有一第一表面；一主要接面，其係在該半導體層中在其該第一表面處；一輕摻雜區，其在該半導體層中毗鄰該主要接面且具有與該第一導電性類型相反之一第二導電性類型；及一接面末端結構，其係在該輕摻雜區中，其中當在該第一表面之一平面中觀看時，該接面末端結構具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角區；其中該輕摻雜區沿遠離該主要接面且垂直於該上邊界上之一點之一第一方向延伸一第一距離，該第一距離小於該輕摻雜區沿遠離該主要接面且垂直於該拐角區上之一點之一第二方向延伸之一第二距離，及其中該輕摻雜區之該拐角具有一第一曲率半徑，該第一曲率半徑小於該接面末端結構之該拐角之一第二曲率半徑。
  2. 如請求項1之電子裝置，其中該接面末端結構包括毗鄰於該主要接面且與其間隔開之一防護環，其中該防護環具有該第二導電性類型且具有高於該輕摻雜區之一摻雜濃度之一摻雜濃度。
  3. 如請求項1之電子裝置，其中該半導體層包括碳化矽。
  4. 如請求項3之電子裝置，其中該接面末端結構之該上邊界沿該碳化矽半導體層之一<11-20>結晶方向對準，且該接面末端結構之該側邊界沿該碳化矽半導體層之一<10-10>結晶方向對準。
  5. 如請求項1之電子裝置，其中當該接面末端結構之該上邊界定位於該主要接面上面且該接面末端結構之該側邊界定位至該主要接面之左側時，該接面末端結構之該拐角係在該電子裝置之一左上拐角中。
  6. 如請求項1之電子裝置，其中該輕摻雜區沿遠離該主要接面且垂直於該上邊界上之該點之該第一方向延伸大約10微米之一距離，且沿遠離該主要接面且垂直於該拐角上之該點之該第二方向延伸至少大約20微米之一距離。
  7. 如請求項1之電子裝置，其中該第一導電性類型係n型或p型中之一者，且該第二導電性類型係p型或n型中之一者。
  8. 如請求項1之電子裝置，其中該電子裝置包括四個拐角區，且其中該輕摻雜區延伸至該四個拐角區中之每一者中。
  9. 如請求項1之電子裝置，其進一步包括在該接面末端結構之該拐角與該裝置之一拐角之間的至少一個補充浮動防護環段，其中該接面末端結構之該拐角係在該補充浮動防護環段與該主要接面之間。
  10. 如請求項9之電子裝置，其中該補充浮動防護環段包括與該接面末端結構隔離之該半導體層中之一植入區。
  11. 如請求項9之電子裝置，其進一步包括在該接面末端結構之該拐角與該裝置之該拐角之間的複數個相互隔離浮動補充防護環段。
  12. 如請求項9之電子裝置，其中該浮動補充防護環段並不在該主要接面周圍完全延伸。
  13. 如請求項9之電子裝置，其中該浮動補充防護環段具有大約與該接面末端結構之該拐角之一曲率半徑相同之一曲率半徑。
  14. 一種電子裝置，其包括：一半導體層，其具有一第一導電性類型且具有一第一表面；一主要接面，其係在該半導體層中在其該第一表面處；一接面末端結構，其係在該半導體層中且環繞該主要接面；及至少一個浮動補充防護環段，其係在該半導體層中在該接面末端結構外部，該浮動補充防護環段具有與該第一導電性類型相反之一第二導電性類型。
  15. 如請求項14之電子裝置，其中該浮動補充防護環段並不在該主要接面周圍完全延伸。
  16. 如請求項14之電子裝置，其中該浮動補充防護環段具有大約與該接面末端結構之該拐角之一曲率半徑相同之一曲率半徑。
  17. 如請求項14之電子裝置，其中該接面末端結構包括摻雜 有第二導電性類型摻雜劑之一防護環。
  18. 一種電子裝置，其包括：一半導體層，其具有一第一導電性類型且具有一第一表面；一主要接面，其係在該半導體層中在其該第一表面處；一輕摻雜區，其具有與該第一導電性類型相反之一第二導電性類型，該輕摻雜區在該半導體層之該表面處且環繞該主要接面；及一接面末端結構，其係在該輕摻雜區內且環繞該主要接面；其中當在該第一表面之一平面中觀看時，該接面末端結構具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角，且當在該第一表面之一平面中觀看時，該輕摻雜區具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角；且其中該輕摻雜區之該拐角具有小於該接面末端結構之該拐角之一第二曲率半徑之一第一曲率半徑。
  19. 一種形成一電子裝置之方法，其包括：提供一半導體層，其具有一第一導電性類型且具有一第一表面；提供一主要接面，其係在該半導體層中在其該第一表面處；及提供一輕摻雜區，其係毗鄰於該主要接面在該半導體 層之該表面處且具有與該第一導電性類型相反之一第二導電性類型；及提供一接面末端結構，其係該輕摻雜區中；其中當在該第一表面之一平面中觀看時，該接面末端結構具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角；且其中該輕摻雜區沿遠離該主要接面且垂直於該上邊界上之一點之一第一方向延伸一第一距離，該第一距離小於該輕摻雜區沿遠離該主要接面且垂直於該拐角上之一點之一第二方向延伸之一第二距離，其中該輕摻雜區之該拐角具有一第一曲率半徑，該第一曲率半徑小於該接面末端結構之該拐角之一第二曲率半徑。
  20. 一種形成一電子裝置之方法，其包括：提供一半導體層，其具有一第一導電性類型且具有一第一表面；提供一主要接面，其係在該半導體層中在其該第一表面處；提供一接面末端結構，其係在該半導體層之該第一表面處且環繞該主要接面；其中當在該第一表面之一平面中觀看時，該接面末端結構具有一上邊界、一側邊界及在該上邊界與該側邊界之間的一拐角；及提供至少一個浮動補充防護環段，其係在該半導體層中在該接面末端結構之該拐角外部，該浮動補充防護環段摻雜有第二導電性類型摻雜劑。
TW101104463A 2011-02-10 2012-02-10 包含防護環延伸的接面末端結構及製造與併入其的電子裝置之方法 TWI524540B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/024,812 US8803277B2 (en) 2011-02-10 2011-02-10 Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same

Publications (2)

Publication Number Publication Date
TW201251038A TW201251038A (en) 2012-12-16
TWI524540B true TWI524540B (zh) 2016-03-01

Family

ID=46636214

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104463A TWI524540B (zh) 2011-02-10 2012-02-10 包含防護環延伸的接面末端結構及製造與併入其的電子裝置之方法

Country Status (5)

Country Link
US (2) US8803277B2 (zh)
JP (1) JP5789308B2 (zh)
DE (1) DE112012000753T5 (zh)
TW (1) TWI524540B (zh)
WO (1) WO2012109050A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060361A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
US9006748B2 (en) * 2012-12-03 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP6090988B2 (ja) * 2013-03-05 2017-03-08 株式会社 日立パワーデバイス 半導体装置
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
CN103413822B (zh) * 2013-08-22 2016-05-18 中国电子科技集团公司第二十四研究所 降低浮空埋层半导体器件漏电流的方法
TWI497665B (zh) * 2013-10-16 2015-08-21 A silicon carbide power element with a terminal structure
CN104795435B (zh) * 2014-01-21 2017-11-24 瀚薪科技股份有限公司 碳化硅功率元件
WO2016002057A1 (ja) * 2014-07-03 2016-01-07 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、３相モータシステム、自動車、並びに鉄道車両
JP2017533127A (ja) * 2014-10-30 2017-11-09 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 流体吐出デバイス
US20160126308A1 (en) * 2014-10-31 2016-05-05 Global Power Technologies Group, Inc. Super-junction edge termination for power devices
JP6356592B2 (ja) * 2014-12-17 2018-07-11 トヨタ自動車株式会社 ショットキーバリアダイオードとその製造方法
US9806186B2 (en) * 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
JP6696328B2 (ja) * 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2018148154A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP2018156987A (ja) * 2017-03-15 2018-10-04 住友電気工業株式会社 半導体装置
JP6995725B2 (ja) 2018-09-19 2022-01-17 株式会社東芝 半導体装置
JP7249921B2 (ja) * 2019-09-20 2023-03-31 株式会社東芝 半導体装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
US4742377A (en) 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
JPH0766975B2 (ja) * 1988-12-09 1995-07-19 サンケン電気株式会社 複合型ダイオード装置
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
GB8913198D0 (en) 1989-06-08 1989-07-26 British Telecomm Guard ring structure
JPH0368838A (ja) 1989-08-08 1991-03-25 Nippon Steel Corp 使用環境から鋼構造部材中に浸入する水素を検出する方法
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
DE4102888A1 (de) 1990-01-31 1991-08-01 Toshiba Kawasaki Kk Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors
JPH0492434A (ja) 1990-08-08 1992-03-25 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタの製造方法
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (zh) 1994-07-27 1996-09-21 Siemens Ag
JP3872827B2 (ja) * 1995-04-11 2007-01-24 株式会社東芝 高耐圧半導体素子
JPH092434A (ja) 1995-06-26 1997-01-07 Toppan Printing Co Ltd 無菌充填チャンバーの予備殺菌方法
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
WO2000042662A1 (de) 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
JP2001035857A (ja) 1999-07-21 2001-02-09 Nec Corp 化合物ヘテロバイポーラトランジスタおよびその製造方法
JP2001196604A (ja) 2000-01-12 2001-07-19 Hitachi Ltd 半導体装置
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
CU23302A1 (es) 2003-01-10 2008-07-24 Ct Nac Biopreparados Medio de cultivo selectivo para el aislamiento y detecciã"n de especies del gã0/00nero streptococcus
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US7109521B2 (en) 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
DE102004045768B4 (de) 2004-09-21 2007-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Randabschlusses eines Halbleiterbauelements
US7144797B2 (en) 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
CN101405871A (zh) 2004-11-24 2009-04-08 美高森美公司 用于宽禁带功率器件的结终端结构
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
JP2006196652A (ja) 2005-01-13 2006-07-27 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体素子
DE102005023668B3 (de) 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
JP4755854B2 (ja) 2005-06-02 2011-08-24 富士通株式会社 半導体受光装置及びその製造方法
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
CN100461408C (zh) 2005-09-28 2009-02-11 中芯国际集成电路制造(上海)有限公司 带有密封环拐角结构的集成电路器件
JP2007096006A (ja) 2005-09-29 2007-04-12 Nippon Inter Electronics Corp ガードリングの製造方法および半導体装置
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
JP2007115875A (ja) 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5044117B2 (ja) 2005-12-14 2012-10-10 関西電力株式会社 炭化珪素バイポーラ型半導体装置
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
JP5306193B2 (ja) 2006-06-29 2013-10-02 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
EP2208230B1 (en) 2007-11-09 2015-10-21 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
JP2009164486A (ja) * 2008-01-09 2009-07-23 Toyota Motor Corp 縦型ダイオードとその製造方法
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
DE112010005272B4 (de) * 2010-02-16 2014-12-24 Sansha Electric Manufacturing Co., Ltd. Pin-diode

Also Published As

Publication number Publication date
JP5789308B2 (ja) 2015-10-07
US9385182B2 (en) 2016-07-05
US20140319646A1 (en) 2014-10-30
DE112012000753T5 (de) 2014-01-02
WO2012109050A2 (en) 2012-08-16
TW201251038A (en) 2012-12-16
JP2014508411A (ja) 2014-04-03
US20120205666A1 (en) 2012-08-16
WO2012109050A3 (en) 2012-10-11
US8803277B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
TWI524540B (zh) 包含防護環延伸的接面末端結構及製造與併入其的電子裝置之方法
EP2208230B1 (en) Power semiconductor devices with mesa structures and buffer layers including mesa steps
TWI550884B (zh) 包括具有重疊摻雜區域之肖特基二極體之半導體裝置及其製造方法
TWI573282B (zh) 電子裝置、肖基特二極體及形成半導體裝置之方法
EP2418685B1 (en) Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same
KR101630895B1 (ko) 전류 시프팅 영역들을 갖는 반도체 장치들 및 관련 방법들
EP2154723B1 (en) MESA termination structures for power semiconductor devices
US9640609B2 (en) Double guard ring edge termination for silicon carbide devices
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
US9972677B2 (en) Methods of forming power semiconductor devices having superjunction structures with pillars having implanted sidewalls
EP3012870A1 (en) Edge termination for high voltage semiconductor devices
WO2019053199A1 (en) CONCEPT FOR SILICON CARBIDE POWER DEVICES
EP2849232A2 (en) Semiconductor device and method for manufacturing the same
US20220246770A1 (en) Jbs device with improved electrical performances, and manufacturing process of the jbs device