TWI521606B - 半導體元件及半導體裝置之製造方法及沉積設備 - Google Patents

半導體元件及半導體裝置之製造方法及沉積設備 Download PDF

Info

Publication number
TWI521606B
TWI521606B TW099137624A TW99137624A TWI521606B TW I521606 B TWI521606 B TW I521606B TW 099137624 A TW099137624 A TW 099137624A TW 99137624 A TW99137624 A TW 99137624A TW I521606 B TWI521606 B TW I521606B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
layer
substrate
electrode
Prior art date
Application number
TW099137624A
Other languages
English (en)
Other versions
TW201135849A (en
Inventor
山崎舜平
坂田淳一郎
高山徹
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201135849A publication Critical patent/TW201135849A/zh
Application granted granted Critical
Publication of TWI521606B publication Critical patent/TWI521606B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Description

半導體元件及半導體裝置之製造方法及沉積設備
本發明有關於包括氧化物半導體之半導體元件及半導體裝置的製造方法並關於沉積設備。
在此說明書中之半導體裝置係指所有可藉由利用半導體特性來作用之裝置;半導體元件及具有半導體元件之電性電路,且包括半導體元件及具有半導體元件的光電裝置及電子器材皆為半導體裝置。
以形成在平板(諸如典型用於液晶顯示裝置中的玻璃基板)上方的半導體薄膜所形成之電晶體稱為薄膜電晶體(TFT)。TFT為半導體元件的一實施例並使用諸如非晶矽或多晶矽的半導體材料所形成。使用非晶矽所形成之TFT具有低電場遷移率且會受到玻璃基板之尺寸增加的影響。另一方面,使用多晶矽所形成之TFT具有高電場遷移率,但需要諸如雷射退火的結晶步驟且對於玻璃基板之尺寸增加不總是合宜。
因此,其中使用氧化物半導體作為半導體材料所形成並應用於電子裝置或光學裝置之TFT的技術已受到關注。例如,專利文獻1及2各揭露一種技術,其中使用氧化鋅或In-Ga-Zn-O為基的氧化物半導體作為半導體材料而形成之TFT且將其用於影像顯示裝置中之切換元件或之類。
其中在氧化物半導體中設置通道形成區域(亦稱為通道區域)之TFT可具有比使用非晶矽更高的電場遷移率。可在相對低溫藉由濺鍍方法或之類形成氧化物半導體膜,且使用氧化物半導體之TFT的製程比使用多晶矽的更簡單。
預料使用在玻璃基板、塑膠基板、或之類上方的這類氧化物半導體所形成之TFT可應用至諸如液晶顯示器、電致發光顯示器(亦稱為EL顯示器)、及電子紙之顯示裝置。
[參考] [專利文獻]
[專利文獻1] 日本公開專利申請案第2007-123861號
[專利文獻2] 日本公開專利申請案第2007-096055號
然而,包括氧化物半導體之半導體元件尚未有令人滿意的性質。例如,包括氧化物半導體膜的薄膜電晶體需要有受控的臨限電壓、高操作速度、相對簡單的製程、及充足的穩定性。
氧化物半導體膜中之載子濃度對包括氧化物半導體膜的薄膜電晶體之臨限電壓有影響。氧化物半導體膜中之載子是因包含在氧化物半導體膜中之雜質而產生。例如,諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子的雜質,其包含在形成的氧化物半導體膜中,造成氧化物半導體膜中之載子濃度增加。
難以控制包括含有雜質(如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子)之氧化物半導體膜作為通道形成區域的薄膜電晶體之臨限電壓。有鑑於上述技術背景而創作本發明。
依此,本發明之一目的在於提供一種用以形成含有少數雜質(諸如含有氫原子之化合物、含有碳原子之化合物、氫原子、或碳原子)的薄膜之沉積設備。此外,一目的在於提供一種用以形成含有少數雜質之薄膜的方法。此外,一目的在於提供一種用以製造包括含有少數雜質之氧化物半導體膜的高度可靠半導體元件。
另一目的在於提供一種包括氧化物半導體之半導體裝置,其具有受控的臨限電壓、高操作速度、相對簡單的製程、及充足的穩定性。
為了實現上述目的,可在沉積程序中移除對氧化物半導體膜中之載子濃度有影響之雜質(諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子)。詳言之,可使用其中在加熱靶材的同時執行濺鍍的沉積設備來形成氧化物半導體膜。
亦即,本發明之一實施例為用以製造氧化物半導體元件之方法,包括下列步驟:在一基板上方形成一閘極電極、在該閘極電極上方形成一閘極絕緣膜、在該閘極電極上方形成具有該閘極絕緣膜夾置其間的氧化物半導體層、形成與該氧化物半導體層接觸之一源極電極和一汲極電極,使該源極電極和該汲極電極的端部與該閘極電極重疊、以及形成覆蓋該氧化物半導體層在該源極電極和該汲極電極之間的氧化物絕緣膜。將該基板保持在維持在減壓狀態中的一室之中,移除留在該室中之濕氣且引進從其移除氫及濕氣的濺鍍氣體,以及在將提供在該室中之含有一金屬氧化物的一靶材加熱至高於或等於室溫且低於或等於600℃的同時,在閘極絕緣膜上方形成該氧化物半導體層。
在上述方法中,本發明之一實施例為製造氧化物半導體元件之方法,其中藉由使用低溫泵之抽空來移除殘留濕氣。
此外,本發明之一實施例為製造氧化物半導體元件之方法,其中該金屬氧化物靶材含有具有大於或等於2 eV及小於或等於4.5 eV之能隙的該金屬氧化物作為其主要成份。
在上述方法中,本發明之一實施例為製造氧化物半導體元件之方法,其中該金屬氧化物靶材為含有銦、鎵、及鋅之一金屬氧化物。
此外,本發明之一實施例為一種濺鍍設備,包括:在一室中之一靶材、用於移除留在該室中之濕氣的一抽空裝置、以及用於加熱該靶材之加熱機制。另外,該靶材含有具有大於或等於2 eV及小於或等於4.5 eV之能隙之一金屬氧化物作為其主要成份,且加熱不被電漿衝撞的該靶材之一表面。
此外,本發明之一實施例為一種濺鍍設備,包括:固定至一室中之一旋轉軸的一基板及一靶材、用於移除留在該室中之濕氣的一抽空裝置、以及用於藉由以光照射來加熱該旋轉靶材之加熱機制。
本發明之一實施例為一種濺鍍設備,其中以不透射穿過該基板之該光照射該靶材。
注意到在此說明書中之諸如「第一」及「第二」的順序數僅為方便用且不表示步驟的順序及層之堆疊順序。此外,在此說明書中之順序數不表示指明本發明之特定名稱。
注意到在此說明書中,氧氯化物(oxynitride)是指相較於氮原子含有更多氧原子的物質,且氮氧化物(nitride oxide)是指相較於氧原子含有更多氮原子的物質。例如,氧氮化矽膜意指相較於氮原子包括更多氧原子之膜,且當以拉塞福背向散射光譜術(RBS)及氫前向散射術(HFS)來測量時,氧、氮、矽、及氫分別在50 at%至70 at%、0.5 at%至15 at%、25 at%至35 at%、及0.1 at%至10 at%的濃度。此外,氮氧化矽意指相較於氧原子包括更多氮原子之膜,且當以RBS及HFS來測量時,氧、氮、矽、及氫分別在5 at%至30 at%、20 at%至55 at%、25 at%至35 at%、及10 at%至30 at%的濃度。注意到當包含在氧氮化矽膜或氮氧化矽膜諸中的原子總數界定為100 at%時,氧、氮、矽、及氫之濃度落在上述之範圍中。
在此說明書中,EL層是指設置在發光元件中之一對電極之間的層。依此,在一對電極之間包括有機化合物(其為發光物質)之發光層為EL層的一實施例。
注意到在此說明書中,發光裝置是指影像顯示裝置、發光裝置、或光源(包括照明裝置)。此外,發光裝置在其類別中包括下列模組之任何:諸如撓性印刷電路(FPC)、帶自動接合(TAB)帶、或帶載體封裝(TCP)之連接器附接至其之發光裝置的模組、具有在其端部設有印刷線路板之TAB帶或TCP的模組、及具有直接安裝在基板上方的積體電路(IC)且其上有以覆晶玻璃(COG)形成之發光元件的模組。
根據本發明,可提供一種沉積設備,其中形成含有少數雜質(諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子)的薄膜。此外,可提供一種形成含有少數雜質之薄膜的方法。另外,可提供製造包括含有少數雜質的氧化物半導體之高度可靠半導體元件之方法。
另外,可提供一種包括氧化物半導體之半導體裝置,其具有受控的臨限電壓、高操作速度、相對簡單的製程、及充足的穩定性。
將參照附圖詳細說明實施例。注意到本發明不限於下列說明,且熟悉此技藝人士將輕易了解到可做出各種變化及修改而不背離本發明之精神及範疇。因此,不應將本發明解釋為限制在下列實施例中的說明。注意到在下述本發明之結構中,由不同圖中的相同參考符號來標示相同部件或具有類似功能之部件,且不重複這類部件的說明。
(實施例1)
在此實施例中,將說明用以形成含有少數雜質的薄膜的設備。詳言之,將說明藉由其在加熱板狀靶材的同時執行濺鍍之沉積設備。
第1A及1B圖繪示用以加熱靶材之機制的一實例,其係包括在此實施例之沉積設備中。第1A圖為沿著第1B圖中之線Z1-Z2取得之剖面圖。板狀靶材101係藉由輪緣170壓力接合至墊板104。墊板104的背表面與加熱媒介142接觸且以密封部120密封加熱媒介142。加熱媒介142的溫度受到連接至加熱媒介142之溫度調整機制140的控制。注意到包括靶材101之陰極部110為固定至沉積設備的處理室130,其間有絕緣體132。注意到陰極部110連接至未圖示之電源。
靶材101之溫度在膜形成期間經由墊板104及加熱媒介142而受到溫度調整機制140的控制。作為加熱媒介142,可使用具有高沸點的油,如聚矽氧油。作為墊板104,較佳使用具有高導熱性之金屬或陶瓷,且可根據製程溫度來選擇材料。另外,取代加熱媒介可設置加熱裝置,其可從背表面調整墊板之溫度。例如,可設置電加熱器或燈至墊板104的背表面側並從墊板側加熱靶材,所以可調整溫度。替代地,可直接以光照射靶材101以從頂表面加熱。
注意到靶材101及墊板104可以釬料金屬彼此固定;然而,在其中加熱溫度高於釬料金屬的熔點的情況中,可在無釬料金屬下藉由輪緣170固定靶材。可使用釬料金屬之溫度範圍隨釬料金屬的種類而變。在其中加熱溫度高於釬料金屬的熔點的情況中(近乎150℃至300℃的範圍內),可使用輪緣來固定。
在形成氧化物半導體膜的情況中,將靶材之溫度設定成高於或等於100℃且低於或等於600℃,較佳高於或等於200℃且低於或等於400℃。
靶材101的加熱步驟不限於上述實例。可在膜形成之前或之後加熱靶材101以移除包括在靶材中之雜質。
作為用以形成氧化物半導體膜之靶材,可適當使用藉由混合及燒結氧化鎂(MgO)、氧化鋅(ZnO)、氧化鋁(Al2O3)、氧化鎵(Ga2O3)、氧化銦(In2O3)、氧化錫(SnO2)、或之類而形成之靶材。
此外,可添加大於或等於2 wt%且小於或等於10 wt%之SiO2至靶材,使氧化物半導體膜可包括SiO x (x>0)。當氧化物半導體膜包括SiO x (x>0)時,可防止氧化物半導體膜之結晶。在執行脫水或脫氫的熱處理之情況中尤佳,因為可防止氧化物半導體膜過度結晶。
藉由以這種靶材執行濺鍍,作為氧化物半導體膜,可使用諸如In-Sn-Ga-Zn-O為基的膜之四成分金屬氧化物膜;諸如In-Ga-Zn-O為基的膜、In-Sn-Zn-O為基的膜、In-Al-Zn-O為基的膜、Sn-Ga-Zn-O為基的膜、Al-Ga-Zn-O為基的膜、或Sn-Al-Zn-O為基的膜之三成分金屬氧化物膜;In-Zn-O為基的膜、Sn-Zn-O為基的膜、Al-Zn-O為基的膜、Zn-Mg-O為基的膜、Sn-Mg-O為基的膜、In-Mg-O為基的膜、或In-Ga-O為基的膜之兩成分金屬氧化物膜;或In-O為基的膜、Sn-O為基的膜、或Zn-O為基的膜。可添加氧化矽至上述氧化物半導體膜的任何。阻礙氧化物半導體膜結晶之氧化矽(SiO x (x>0))的添加可抑制氧化物半導體層之結晶。
作為氧化物半導體層,可使用由InMO3(ZnO) m (m>0)所代表之薄膜。在此,M代表選自Ga、Al、Mn、及Co之一或更多金屬元素。例如,M可為Ga、Ga及Al、Ga及Mn、Ga及Co、或之類。組成配方是由InMO3(ZnO) m (m>0)(其中包括至少Ga作為M)所代表的氧化物半導體膜稱為如上述之In-Ga-Zn-O為基的氧化物半導體,且其之薄膜稱為In-Ga-Zn-O為基的膜。
氧化物半導體靶材之填充率大於或等於90%並小於或等於100%,較佳地,大於或等於95%並小於或等於99.9%。藉由使用具有高填充率之氧化物半導體靶材,可移除吸收諸如濕氣之雜質的空間、防止團塊的產生、均勻放電為可行、且可抑制粒子的產生。所形成的氧化物半導體膜為稠密的膜。結果,減少雜質濃度且可獲得具有均勻品質之氧化物半導體膜。
在此實施例中,作為靶材101,使用包括In、Ga、及Zn(In2O3:Ga2O3:ZnO的組成比例=1:1:1[mol%],In:Ga:Zn=1:1:0.5[at%])的氧化物半導體來形成In-Ga-Zn-O為基的膜。
對於基板150及靶材101的相對配置並無限制只要可形成均勻的膜。在第1A圖中,繪示一種實例,其中放置基板150以面對設置在屏障134的開口部中之靶材101的部分。保持基板150之台子160在膜形成中搖動同時保持與靶材101平行,藉此形成在基板150上方的薄膜有均勻厚度。注意到台子160不一定在膜形成中相對於靶材地移動;台子160可停止。另外,用以相對於靶材移動台子160的方法不限於搖動;可旋轉台子160。
台子160可設有基板加熱機制。在加熱基板的同時形成膜,使得可釋放將形成之氧化物半導體膜內的導致之應力。另外,可減少濺鍍的破壞。此外,可防止具有高蒸氣壓力的雜質進入將形成之氧化物半導體膜。注意到基板溫度在膜形成中係設定成高於或等於室溫且低於或等於600℃,較佳高於或等於200℃且低於或等於400℃。
注意到在一實施例中,基板150及靶材101之間的距離例如為100 mm。
注意到其中形成氧化物半導體膜之沉積室設有低溫泵作為抽空單元。抽空單元可為設有冷陷之渦輪泵。
當例如以低溫泵或設有冷陷之渦輪泵來抽空沉積室時,可移除含有氫原子之化合物(如H2O)或含有碳原子之化合物。在此實施例中,可移除從靶材101因加熱造成而排除之雜質,這特別有效。結果,可減少形成在沉積室中之氧化物半導體膜中的雜質濃度。
藉由在稀有氣體(典型為氬)周圍環境、氧周圍環境、或稀有氣體(典型為氬)及氧之周圍環境中的濺鍍方法來形成氧化物半導體膜。在此實施例中,以氧(氧速率的比例為100%)作為濺鍍氣體並在0.6 Pa的壓力下執行膜形成。
可將導致濺鍍現象之各種方法應用至用於描述在此實施例中的以加熱靶材執行濺鍍之沉積設備。濺鍍方法的實例包括其中使用高頻電源作為濺鍍電源之RF濺鍍方法、DC濺鍍方法、及其中以脈衝方式施加偏壓之脈衝DC濺鍍方法。針對形成絕緣膜主要使用RF濺鍍方法,且針對形成金屬導電膜主要使用DC濺鍍方法。
另外,有一種濺鍍設備,其中在室中設有磁性系統並用於磁控濺鍍,及用於ECR濺鍍的一種濺鍍設備,其中使用微波而不使用輝光放電來產生電漿。
此外,作為藉由濺鍍的沉積方法,亦有反應性濺鍍方法,其中在沉積期間靶材物質與濺鍍氣體構件互相化學反應以形成其之薄化合物膜,以及偏壓濺鍍,其中於沉積期間亦供應電壓至基板。
此外,亦有多來源濺鍍方法,其中可設立不同材料的複數靶材。藉由多來源濺鍍方法,可形成堆疊在相同室中之不同材料膜,或可藉由在相同室中同時執行濺鍍來形成複數種材料的膜。
在此實施例中,使用0.5 kW之直流(DC)電源作為電源。注意到脈衝直流(DC)電源為較佳,因為可減少塵埃且膜厚度可為均勻。
藉由使用在此實施例中所揭露之沉積設備,加熱靶材並因而排除靶材中所含之雜質,而得以移除雜質。結果,使用沉積設備所形成之薄膜含有少數雜質。例如,可減少諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子的雜質。
此外,使用在此實施例中之沉積設備中的加熱靶材所形成的氧化物半導體膜含有少數雜質。例如,根據本發明之技術思想,可形成具有零或接近零之理想氫濃度的氧化物半導體膜。
此實施例可與在此說明書中之其他實施例的任何者適當地結合。
(實施例2)
在此實施例中,將說明構造上與實施例1之沉積設備不同的沉積設備。詳言之,將說明其中在加熱旋轉圓柱形靶材的同時執行濺鍍之沉積設備。
第2A及2B圖繪示用以在此實施例的沉積設備中加熱圓柱形靶材的機制之一實例。第2A圖為沿著第2B圖中之線Z1-Z2取得之剖面圖。圓柱形靶材200是固定至插入圓柱形靶材200之中的圓柱204。加熱媒介242在圓柱204內循環。以可在處理室中旋轉圓柱204的狀態中支撐圓柱204的一端,該處理室藉由沉積設備的外牆230與外部隔離。圓柱204之另一端穿過密封部220延伸到沉積設備的外牆230之外。注意到密封部220以可旋轉圓柱204同時保持外牆230之氣密的狀態支撐圓柱204(參見第2B圖)。
設置在外牆230之外的旋轉機制270旋轉圓柱204。根據插入之圓柱204的旋轉在處理室中旋轉圓柱形靶材200。注意到包括靶材200之陰極部210與沉積設備之外牆230電絕緣,其間有具有絕緣性質之密封部220。注意到陰極部210電連接至未圖示之電源。
圓柱204中之加熱媒介242經由連結部244循環流動於圓柱204與溫度調整機制240之間。藉由溫度調整機制240控制加熱媒介242的溫度。
經由圓柱204及加熱媒介242藉由溫度調整機制240控制膜形成期間之靶材200的溫度。可使用與實施例1中所述之加熱媒介相同材料來形成加熱媒介242。此外,取代加熱媒介可設置加熱裝置。例如,可在圓柱204內部設置電加熱器或燈並從圓柱204側加熱靶材200,所以可調整溫度。
替代地,可以光加熱靶材200之表面。在此實施例中所述之沉積設備中,針對外牆230設有具有透光性質之窗232。在外牆230之外設置光源280並經由窗232發射光至靶材200;因此,可從表面加熱靶材。作為光源,可使用諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈之燈或線性雷射束。
注意到在此實施例中,由於旋轉機制270旋轉靶材200,可藉由光源280加熱靶材200的整個表面。此外,旋轉並均勻地消耗靶材200;依此,可減少靶材的浪費並可增加使用效率。
作為固定靶材200至圓柱204之方法,有一種方法,其中圓柱204的熱膨脹設定成大於靶材200的。例如,藉由製冷劑冷卻圓柱204且使其之直徑縮小;接著,將圓柱204插入藉由加熱膨脹其之內部直徑的靶材200之中;並在決定好圓柱204的位置之後增加圓柱204的溫度;因此,可將靶材200固定至圓柱204。
在形成氧化物半導體膜之情況中,靶材的溫度設定成高於或等於100℃且低於或等於600℃,較佳高於或等於200℃且低於或等於400℃。
靶材200的加熱步驟不限於上述實例。可在膜形成之前或之後加熱靶材200以移除包括在靶材中之雜質。
可使用與實施例1中所述之靶材相同的材料來形成用以形成氧化物半導體膜之靶材;故在此省略詳細說明。
與靶材200的旋轉軸平行放置基板250。在此實施例中,保持基板250之台子260在膜形成中搖動,同時保持與靶材200的旋轉軸平行,藉此形成在基板250上方的薄膜有均勻厚度。
台子260可設有基板加熱機制。在加熱基板的同時形成膜,使得可釋放將形成之氧化物半導體膜內的導致之應力。另外,可減少濺鍍的破壞。此外,可防止具有高蒸氣壓力的雜質進入將形成之氧化物半導體膜。注意到基板溫度在膜形成中係設定成高於或等於室溫且低於或等於600℃,較佳高於或等於200℃且低於或等於400℃。
注意到在一實施例中,基板250及靶材200之間的距離例如為100 mm。
注意到如同實施例1般其中形成氧化物半導體膜之沉積室設有低溫泵作為抽空單元。抽空單元可為設有冷陷之渦輪泵。
藉由在稀有氣體(典型為氬)周圍環境、氧周圍環境、或稀有氣體(典型為氬)及氧之周圍環境中的濺鍍方法來形成氧化物半導體膜。
如同實施例1中般,可將導致濺鍍現象之各種方法應用至用於描述在此實施例中之以加熱靶材執行濺鍍之沉積設備。在此省略其之說明。
使用在此實施例中所揭露之沉積設備所形成的薄膜含有少數雜質。因此,根據此實施例,可提供一種沉積設備,其中可形成含有諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子諸如之少數雜質的薄膜。
此外,使用在此實施例中之沉積設備中的加熱靶材所形成的氧化物半導體膜含有少數雜質。例如,根據本發明之技術思想,可形成具有零或接近零之理想氫濃度的氧化物半導體膜。
此外,使用藉由以光照射表面來加熱旋轉靶材之方法,可從靶材表面移除雜質。由於藉由在移除雜質之後立即濺鍍靶材來形成薄膜,可形成具有非常少雜質的薄膜。此外,在旋轉同時均勻地消耗靶材,故可增加靶材的使用效率。
注意到此實施例可與在此說明書中之其他實施例的任何者適當地結合。
(實施例3)
在此實施例中,將說明用以形成含有少數雜質之薄膜的沉積設備。詳言之,將說明包括加熱基板之處理室、冷卻基板之處理室、及執行濺鍍同時加熱靶材之處理室的沉積設備。此外,將說明使用該設備來形成氧化物半導體膜的方法。
在第3圖中繪示用於此實施例中之沉積設備2000。沉積設備2000包括載入室2110及卸載室2120。載入室2110及卸載室2120分別設置有在處理之前儲存基板之匣2111及在處理之後儲存基板之匣2121。第一轉移室2100設置在載入室2110與卸載室2120之間,並設有轉移基板之轉移機制2101。
此外,沉積設備2000包括第二轉移室2200。第二轉移室2200設有轉移單元2201。四個處理室(第一處理室2210、第二處理室2220、第三處理室2230、及第四處理室2240)經由閘閥連接至第二轉移室2200,並配置在第二轉移室2200周圍。注意到第一處理室2210之一側經由一閘閥連接至第一轉移室2100,且第一處理室2210之另一側經由另一閘閥連接至第二轉移室2200。
注意到在第一轉移室2100、載入室2110、及卸載室2120中之壓力為大氣壓力。第二轉移室2200、第一處理室2210、第二處理室2220、第三處理室2230、及第四處理室2240分別設有抽空單元2205、抽空單元2215、抽空單元2225、抽空單元2235、及抽空單元2245,以實現減壓狀態。雖然可根據各處理室的用途來選擇抽空單元,諸如低溫泵之抽空單元尤佳。替代地,作為抽空單元,可使用設有冷陷之渦輪泵。
較佳使用諸如低溫泵之抽空單元以防止雜質包含在氧化物半導體膜的形成之前及之後的步驟中,更遑論在用以形成高度純化氧化物半導體膜之處理室中。
第一處理室2210充當將基板從在大氣壓力狀態中之第一轉移室2100轉移到在減壓狀態中之第二轉移室2200中之遞送室。藉由提供遞送室,可保護第二轉移室2200不受到空氣污染。
第二處理室2220設有基板加熱機制2221。作為基板加熱機制,可使用熱板、迅速熱退火(RTA)、或之類。
第三處理室2230設有濺鍍設備2231。濺鍍設備2231包括至少靶材2232、電極、電源、基板支撐機制、靶材加熱機制、及基板加熱機制。注意到濺鍍設備2231與實施例1或2中所述之濺鍍設備相同,在此省略詳細說明。
第四處理室2240設有基板冷卻機制2241。作為基板冷卻機制,提供充當散熱器之基板支撐桌、用以冷卻氣體之引進埠、或之類。
接下來,將說明使用沉積設備2000來形成氧化物半導體膜之方法。在此,說明在在其上預先形成閘極電極及在閘極電極上之閘極絕緣膜的基板上方形成氧化物半導體膜之方法。注意到可將沉積方法應用至例如薄膜電晶體之製程。
首先,轉移機制2101從匣2111轉移其中閘極絕緣膜形成在閘極電極上方的基板100至大氣壓力狀態中之第一處理室。接下來,關閉閘閥,並抽空第一處理室2210。當在第一處理室2210中之壓力及第二轉移室2200中之壓力實質相等時,打開閘閥並從第一處理室2210經由第二轉移室2200轉移基板100至第二處理室2220。
接下來,在第二處理室2220中藉由基板加熱機制2221預熱基板100,以排除在基板上所吸收的雜質並移除雜質。雜質之實例為含有氧原子之化合物、含有碳原子之化合物、及之類。注意到預熱溫度高於或等於室溫及低於或等於600℃,較佳高於或等於100℃且低於或等於400℃。作為針對第二處理室2220而設置之抽空單元,較佳使用低溫泵。由於藉由預熱排除基板100上所吸收並擴散至第二處理室2220中之雜質,應使用低溫泵來從第二處理室2220抽空雜質。在預熱之後,將基板100轉移至第三處理室2230。
接下來,藉由濺鍍設備2231在第三處理室2230中於基板100上方形成氧化物半導體膜。注意到針對濺鍍設備2231及以濺鍍設備2231形成氧化物半導體膜之方法,可應用實施例1或2中所述之濺鍍設備及方法;故省略詳細說明。
在加熱靶材2232的同時形成氧化物半導體膜。在此實施例中,加熱靶材2232至高於或等於100℃及低於或等於600℃,較佳高於或等於200℃及低於或等於400℃。藉由在膜形成中加熱靶材2232,可減少氧化物半導體膜中之雜質濃度。
在加熱基板的同時形成氧化物半導體。在此實施例中,在加熱基板至高於或等於室溫及低於或等於600℃,較佳高於或等於100℃及低於或等於400℃的同時形成氧化物半導體。在加熱基板的同時執行膜形成,藉此在膜形成中氧化物半導體膜之表面不大可能會吸收雜質,因此可減少氧化物半導體膜中之雜質濃度。
使用低溫泵或之類來抽空第三處理室2230,以減少處理室中之雜質濃度。在其中雜質減少之處理室中形成之氧化物半導體膜中,抑制雜質濃度。詳言之,可減少氧化物半導體膜中之氫濃度。
之後,將基板100轉移至第四處理室2240。從在氧化物半導體膜形成中之基板溫度(T ℃)冷卻基板100至防止諸如水的雜質再次進入的一低溫。詳言之,執行緩慢冷卻使溫度變成比膜形成中之基板溫度(T ℃)低100℃或更多。可以引進氮或稀有氣體(氦、氖、或氬)到第四處理室2240來執行冷卻。注意到較佳水、氫、或之類不包括在用於冷卻之氮或稀有氣體(氦、氖、或氬)中。氮或稀有氣體(氦、氖、或氬)之純度較佳為6N(99.9999%)或更多,更佳7N(99.99999%)或更多(亦即,雜質濃度為1 ppm或更少,較佳0.1 ppm或更少)。注意到可添加高純度氧至用於冷卻之高純度氮或高純度稀有氣體(氦、氖、或氬)。
如上述,可獲得含有少數雜質(諸如含有氫原子之化合物、含有碳原子之化合物、氫原子、或碳原子)之氧化物半導體膜。
在此實施例中採用其中經由一轉移室連接三或更多處理室的結構;然而,不限於此結構。例如,可採用所謂的單排(in-line)結構,其中設置基板的入口及出口並且處理室互相連接。
可使用在此實施例中所述之沉積設備的加熱靶材來形成氧化物半導體膜。使用含有少數雜質之加熱靶材來形成氧化物半導體膜。例如,根據本發明之技術思想,可形成具有零或接近零之理想氫濃度的氧化物半導體膜。
藉由使用在此實施例中所述之沉積設備,在加熱基板的同時,可使用藉由在以低溫泵的抽空來減少雜質之處理室中加熱而減少雜質的靶材來形成氧化物半導體膜。藉由使用沉積設備,可形成其中雜質為減少的薄膜。
此外,可排除在靶材、基板、及處理室之側壁上所吸收的雜質,藉此可減少進入靶材、在膜形成中之基板、及氧化物半導體膜的雜質。此外,在高純度惰性氣體中形成膜之後冷卻基板,以防止在基板上吸收雜質。
此外,根據此實施例,可設置沉積設備,其中可形成含有諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子的少數雜質之薄膜。
此實施例可與在此說明書中之其他實施例的任何者適當地結合。
(實施例4)
在此實施例中,將說明使用藉由在實施例1至3中的任何者中所述之沉積設備所形成的氧化物半導體膜來形成具有的半導體元件之方法。注意到在此實施例中,將說明第4圖中所示之薄膜電晶體及其製造方法作為半導體元件之一實例。
第4圖為繪示此實施例之薄膜電晶體151的剖面圖。在薄膜電晶體151中,在基板100上方形成閘極電極111a及閘極電線層111b,且在閘極電極111a及閘極電線層111b上方形成閘極絕緣層102。閘極絕緣層102為第一閘極絕緣層102a及第二閘極絕緣層102b的堆疊。在閘極電極111a上方以閘極絕緣層102夾置其間形成氧化物半導體層123。形成源極電極層及汲極電極層(標示為115a及115b)使源極電極層及汲極電極層的端部與閘極電極111a重疊。形成與夾在源極電極層及汲極電極層(標示為115a及115b)之間在閘極電極111a上方之氧化物半導體層123接觸的氧化物絕緣膜107。在氧化物絕緣膜107上方形成保護絕緣層108。
在閘極絕緣層102中形成接觸孔128以到達閘極電線層111b。閘極電線層111b及第二電線層115c經由接觸孔128互相連接。
將參照第5A、5B、5C、及5D圖說明此實施例中之薄膜電晶體151的製造方法。第5A至5D圖為繪示此實施例之薄膜電晶體的製造方法之剖面圖。
作為用於基板100的玻璃基板,在其中熱處理溫度為高的情況中,較佳使用具有應變點為730℃或更高之玻璃基板。作為玻璃基板,例如使用諸如矽酸鋁玻璃、矽鋁硼玻璃、或鋇硼矽酸鹽玻璃之玻璃材料。藉由相較於氧化硼含有較大量的氧化鋇(BaO),可獲得較實用的耐熱玻璃基板。因此,較佳使用含有BaO及B2O3使得BaO的量大於B2O3的量之玻璃基板。
注意到針對上述玻璃基板,可使用以諸如陶瓷基板、石英基板、或藍寶石基板的絕緣體所形成之基板。替代地,可使用結晶玻璃或之類。
可在基板100與閘極電極111a和閘極電線層111b之間形成充當基礎膜的絕緣膜,於下詳述。基礎膜具有防止雜質元素從基板100擴散的功能,並可使用氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜來加以形成以具有單層或堆疊層結構。
在於具有絕緣表面之基板100上方形成導電膜之後,透過第一光微影步驟形成包括閘極電極111a及閘極電線層111b的第一電線層。注意到所形成之閘極電極的端部較佳為錐形。
注意到可藉由噴墨方法來形成阻劑遮罩。藉由噴墨方法形成之阻劑遮罩無需光罩;故可減少製造成本。
作為用以形成閘極電極111a及閘極電線層111b的導電膜,可使用選自Al、Cr、Ta、Ti、Mo、或W的元素、含有這些元素的任何作為成分之合金、含有這些元素的任何之結合的合金、或之類。導電膜可為單層,或除了上述金屬外,使用諸如銅、釹、或鈧的金屬材料或含有這些元素的任何作為成分之合金所形成之堆疊。注意到亦可使用透光導電膜來形成閘極電極。作為透光導電膜之材料的一實例,可提供透明導電膜或之類。
接下來,形成閘極絕緣層102。作為閘極絕緣層102,可使用氧化矽層、氧氮化矽層、氮氧化矽層、氮化矽層、氧化鋁層、氧化鉭層、及之類的單層膜或上述任何之堆疊膜。以CVD方法、濺鍍方法、或之類形成閘極絕緣層102以具有從50 nm至250 nm(包含這兩值)的厚度。注意到可以磷(P)或硼(B)摻雜閘極絕緣層102。
較佳在與氧化物半導體層接觸的閘極絕緣層102之一側上形成氧化物絕緣層。在此實施例中,使用氮化矽作為第一閘極絕緣層102a並使用氧化矽作為第二閘極絕緣層102b。用於此實施例中之藉由移除雜質而實現的i型或實質i型氧化物半導體(高度純化氧化物半導體)對於界面狀態密度及界面電荷極為敏感。因此,與絕緣膜的界面很重要。依此,接觸高度純化氧化物半導體之絕緣膜必須要有高品質。
例如,較佳使用利用μ波(2.45 GHz)之高密度電漿CVD,因為可形成具有高耐受電壓之高品質稠密絕緣膜。這是因為在高度純化氧化物半導體與高品質閘極絕緣膜之間的緊密接觸可減少界面狀態密度並提供有利的界面特性。
另外,由於藉由使用高密度電漿CVD設備所形成之絕緣膜會有一定厚度,絕緣膜具有優異的階梯覆蓋。此外,可精確控制以高密度電漿CVD設備所形成之薄絕緣膜的厚度。
不用說,可使用諸如濺鍍方法或電漿CVD方法的另一沉積方法只要可形成有利的絕緣膜作為閘極絕緣膜。此外,可使用其中藉由在膜形成之後的熱處理修改閘極絕緣膜的的品質或與氧化物半導體之界面特性的絕緣膜。在任何情況中,絕緣膜為合適,只要絕緣膜具有作為閘極絕緣膜的有利品質、減少與氧化物半導體的界面狀態密度、且形成有利的界面。
使用高密度電漿CVD設備來形成閘極絕緣層102。在此,高密度電漿CVD設備是指可實現大於或等於1×1011/cm3的電漿密度之一種設備。例如,藉由施加3 kW或6 kW的微波功率來產生電漿,以形成絕緣膜。
引進單矽烷(SiH4)、氧化亞氮(N2O)、及稀有氣體到室中作為來源氣體以產生在10 Pa至30 Pa的壓力之高密度電漿,以在如玻璃基板的基板上方形成具有絕緣表面的絕緣膜。之後,停止單矽烷氣體的供應,並且引進氧化亞氮(N2O)及稀有氣體而不暴露至空氣,以在絕緣膜的表面上執行電漿處理。至少在形成絕緣膜之後執行藉由引進氧化亞氮(N2O)及稀有氣體在絕緣膜表面上所執行的電漿處理。經由上述製程所形成之絕緣膜具有小的厚度並即使在例如小於100 nm的厚度仍可確保可靠度。
在形成閘極絕緣層102中,引進室內之單矽烷(SiH4)對氧化亞氮(N2O)的流速比在1:10至1:200的範圍中。另外,作為引進室內之稀有氣體,可使用氦、氬、氯、氙、或之類。尤其,較佳使用便宜的氬。
另外,由於藉由使用高密度電漿設備所形成之絕緣膜會有一定厚度,絕緣膜具有優異的階梯覆蓋。此外,針對使用高密度電漿設備所形成之絕緣膜,可精確控制薄膜的厚度。
透過上述製程所形成之絕緣膜與使用傳統平板電漿CVD設備所形成之絕緣膜大不相同。在互相比較使用相同蝕刻劑之蝕刻率的情況中,透過上述製程所形成之絕緣膜的蝕刻率比使用傳統平板電漿CVD設備所形成之絕緣膜低10%或更多或20%或更多。因此,使用高密度電漿設備所形成之絕緣膜可說是稠密膜。
替代地,可藉由使用有機矽烷氣體之CVD方法以氧化矽形成閘極絕緣層102。作為有機矽烷,可使用含矽化合物,如正矽酸乙酯(TEOS)(化學式:Si(OC2H5)4)、四甲基矽烷(TMS)(化學式:Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式:SiH(OC2H5)3)、或三甲基氨基矽烷(化學式:SiH(N(CH3)2)3)。
替代地,可使用氧化物、氮化物、及鋁、釔、或鉿的氮氧化物之一種;或包括上述至少兩或更多種的化合物來形成閘極絕緣層102。
此外,可相繼形成閘極絕緣層102及氧化物半導體膜103。例如,當使用設有矽或氧化矽之靶材(人造石英)及針對氧化物半導體膜之靶材的多室濺鍍設備時,可執行相繼的膜形成而不使閘極絕緣層102暴露至空氣。
接著,在閘極絕緣層102上方形成氧化物半導體膜。作為氧化物半導體膜,可使用諸如In-Sn-Ga-Zn-O為基的膜之四成分金屬氧化物膜;諸如In-Ga-Zn-O為基的膜、In-Sn-Zn-O為基的膜、In-Al-Zn-O為基的膜、Sn-Ga-Zn-O為基的膜、Al-Ga-Zn-O為基的膜、或Sn-Al-Zn-O為基的膜之三成分金屬氧化物膜;In-Zn-O為基的膜、Sn-Zn-O為基的膜、Al-Zn-O為基的膜、Zn-Mg-O為基的膜、Sn-Mg-O為基的膜、In-Mg-O為基的膜、或In-Ga-O為基的膜之兩成分金屬氧化物膜;或In-O為基的膜、Sn-O為基的膜、或Zn-O為基的膜。可將SiO2包括於上述氧化物半導體膜的任何中。
作為氧化物半導體層,可使用由InMO3(ZnO) m (m>0)所代表之薄膜。在此,M代表選自Ga、Al、Mn、及Co之一或更多金屬元素。例如,M可為Ga、Ga及Al、Ga及Mn、Ga及Co、或之類。組成配方是由InMO3(ZnO) m (m>0)(其中包括至少Ga作為M)所代表的氧化物半導體膜稱為如上述之In-Ga-Zn-O為基的氧化物半導體,且其之薄膜稱為In-Ga-Zn-O為基的膜。
氧化物半導體膜較佳具有5 nm至30 nm(包含這兩值)的厚度。注意到適當厚度隨氧化物半導體材料而變,且可依據材料適當設定厚度。
使用實施例1至3的任何中所述之沉積設備及形成方法來形成氧化物半導體膜;故省略詳細說明。第5A圖中繪示在此階段中之剖面圖。
使用實施例1至3的任何中所述之沉積設備所形成的氧化物半導體膜含有諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子的少數雜質。例如,根據本發明之技術思想,可形成具有零或接近零之理想氫濃度的氧化物半導體膜。
注意到在形成氧化物半導體膜之後,可使氧化物半導體膜受到第一熱處理。將在製造薄膜電晶體的一系列步驟的說明之後做出第一熱處理的詳細說明。
注意到在形成氧化物半導體膜之前,較佳藉由反向濺鍍(其中引進氬氣體到濺鍍設備中並產生電漿)來移除閘極絕緣層102之表面上的塵埃。反向濺鍍是指一種方法,其中使用RF電源來在氬周圍環境中施加電壓至基板側並在基板的附近產生電漿以修改表面。注意到取代氬周圍環境,可使用氮周圍環境、氦周圍環境、氧周圍環境、或之類。
接下來,經由第二光微影步驟將氧化物半導體膜103處理成島狀形狀,藉此形成氧化物半導體層113。
注意到用以形成島狀氧化物半導體層之阻劑遮罩可藉由噴墨方法形成。當以噴墨方法形成阻劑遮罩時,無需光罩;故可減少製造成本。
接著,透過第三光微影步驟在閘極絕緣層102中形成接觸孔128。注意到較佳在一後續步驟中之導電膜的形成之前執行反向濺鍍,以移除附接至氧化物半導體層113及閘極絕緣層102之表面的阻劑殘留物。在第5B圖中繪示在此階段之剖面圖。
雖然在此實施例中經由第三光微影步驟選擇性蝕刻閘極絕緣層以形成到達閘極電線層111b之接觸孔128,不限於此方法。替代地,在形成氧化物半導體膜之後,可在氧化物半導體膜上方形成阻劑遮罩並且可形成到達閘極電極111a的接觸孔。在形成該接觸孔之後,移除阻劑遮罩,並使用另一光罩在氧化物半導體膜上方形成一阻劑遮罩,並可將第二氧化物半導體膜選擇性蝕刻成島狀氧化物半導體層。
接下來,在閘極絕緣層102、氧化物半導體層113、及經由接觸孔128之閘極電線層111b上方形成將成為薄膜電晶體之源極電極層和汲極電極層的導電膜。
作為用以形成源極電極層和汲極電極層(包括使用相同層所形成之電線)的導電膜,諸如Al、Cu、Cr、Ta、Ti、Mo、或W的金屬材料、含有金屬材料作為成分之合金材料。此外,可採用其中高熔點金屬(如Cr、Ta、Ti、Mo、或W)堆疊在金屬膜(Al或Cu)之一或兩側上的膜之結構。再者,可使用添加防止在Al膜中小丘或晶鬚之產生的元素(Si、Ti、Ta、W、Mo、Cr、Nd、Sc、或Y)之Al材料,因而改善耐熱性。
可使用導電金屬氧化物膜來形成源極電極層和汲極電極層(包括使用相同層所形成之電線)。作為導電金屬氧化物,可使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦及氧化錫的合金(In2O3-SnO2,簡稱為ITO)、氧化銦及氧化鋅的合金(In2O3-ZnO)、或添加矽或氧化矽之金屬氧化物材料。
針對與氧化物半導體層113接觸的導電膜,較佳使用包括具有高氧親和力的金屬之材料。較佳具有高氧親和力的金屬為選自鈦(Ti)、錳(Mn)、鎂(Mg)、鋯、鈹、及釷之一或更多材料。在此實施例中,可形成其中堆疊鈦膜(具有100 nm的厚度)、鋁膜(具有200 nm的厚度)、及鈦膜(具有100 nm的厚度)之三層導電膜。取代Ti膜,可使用氮化鈦。
注意到在執行200℃至600℃的熱處理的情況中,導電膜較佳具有耐熱性以承受此熱處理。例如,較佳使用添加防止小丘之元素的鋁合金,或以耐熱導電膜堆疊之導電膜。注意到作為形成導電膜之方法,使用濺鍍方法、真空蒸發方法(如電子束蒸發方法)、弧放電離子鍍覆方法、或噴灑方法。亦可藉由以網板印刷方法、噴墨方法、或之類放電銀、金、銅、或之類的導電奈米膏並烘烤奈米膏來形成導電膜。
接下來,透過第四光微影步驟,形成阻劑遮罩並選擇性蝕刻及移除導電膜,以形成包括源極電極層和汲極電極層的第二電線層(標示為115a、115b、及115c)(參見第5C圖)。如第5C圖中所示,第二電線層115c經由接觸孔128直接連接至閘極電線層111b。
在第四光微影步驟中,僅選擇性移除在氧化物半導體膜層上並與其接觸的導電膜之部分。當使用過氧化氨混合物(在過氧化氫的組成重量比例:氫:水=5:2:2)或之類作為鹼性蝕刻劑以僅選擇性移除在氧化物半導體膜層上並與其接觸的導電膜之部分時,可選擇性移除金屬導電膜並可保留含有In-Ga-Zn-O為基的氧化物半導體之氧化物半導體層。
雖取決於蝕刻條件,可在第四光微影步驟中蝕刻氧化物半導體層之暴露區域。在那情況中,在夾設於源極電極層和汲極電極層之間的區域(夾設在參考符號115a及115b之間的區域)中之氧化物半導體層中之厚度小於在閘極電極111a上方與源極電極層重疊之區域中或在閘極電極111a上方與汲極電極層重疊之區域中的氧化物半導體層的厚度(參見第5C圖)。
注意到可藉由噴墨方法來形成用於形成包括源極電極層和汲極電極層的第二電線層(標示為115a、115b、及115c)的阻劑遮罩。藉由噴墨方法形成之阻劑遮罩無需光罩;故可減少製造成本。
接下來,在閘極絕緣層102及氧化物半導體層113上方形成氧化物絕緣膜107。在此階段中,形成其中氧化物絕緣膜107與氧化物半導體層113接觸之一區域。夾在氧化物絕緣膜107與閘極絕緣層102之間並與其接觸之與閘極電極重疊的氧化物半導體層113之一區域為通道形成區域。
使用不含有諸如濕氣、氫離子、或OH-並防止這些雜質從外部進入的無機絕緣膜來形成與氧化物半導體層接觸且含有諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子的少數雜質之氧化物絕緣膜。典型上,使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氧氮化鋁膜、或之類。可適當地藉由不將諸如水或氫之雜質混合到氧化物絕緣膜中的方法(如濺鍍方法)形成具有至少1 nm之厚度的氧化物絕緣膜107。
在此實施例中,藉由濺鍍方法形成作為氧化物絕緣膜之氧化矽膜。在膜形成時之基板溫度可高於或等於室溫及低於或等於600℃,較佳高於或等於200℃及低於或等於400℃。在此實施例中,基板溫度設定成100℃。可在稀有氣體(典型為氬)周圍環境、氧周圍環境、或包括稀有氣體(典型為氬)及氧之周圍環境中執行藉由濺鍍方法之氧化矽膜的形成。注意到藉由濺鍍方法所形成之氧化物絕緣膜特別稠密,甚至可使用其之單層作為保護膜,以抑制雜質擴散到與氧化物絕緣膜接觸的層中。另外,可藉由使用以磷(P)或硼(B)摻雜的靶材來添加磷(P)或硼(B)至氧化物絕緣膜。
作為靶材,可使用氧化矽靶材或矽靶材,並且矽靶材尤佳。藉由使用矽靶材在包括氧及稀有氣體的周圍環境下之濺鍍方法所形成的氧化矽膜含有大量的矽原子或氧原子之懸掛鍵。
由於氧化物絕緣膜107含有許多懸掛鍵,包含在氧化物半導體層113中之雜質較可能經由氧化物半導體層113與氧化物絕緣膜107之間的界面擴散到氧化物絕緣膜107中。詳言之,在氧化物半導體層113中的氫原子或含有氫原子之化合物(如H2O)較可能擴散到氧化物絕緣膜107中。
在此實施例中,藉由使用具有6N的純鍍(電阻率為0.01 Ωcm)之柱狀多晶矽硼摻雜之矽靶材的脈衝DC濺鍍來執行膜沉積,其中基板與靶材之間的距離(T-S距離)為89 mm;壓力為0.4 Pa;直流(DC)電源為6 kW;且周圍環境為氧(氧流速比為100%)。其之膜厚度為300 nm。
注意到氧化物絕緣膜107係設置在氧化物半導體層之通道形成區域上並與其接觸並作為通道保護層。
接著,在氧化物絕緣膜107上方形成保護絕緣層108(參見第5D圖)。作為保護絕緣層108,可使用氧化矽膜、氮氧化矽膜、氮化鋁膜、或之類。在此實施例中,藉由RF濺鍍方法形成氮化矽膜作為保護絕緣層108。
在形成氧化物絕緣膜107之後,可在惰性氣體周圍環境或氮周圍環境中執行第二熱處理(較佳在200℃至400℃(包括這兩值)的溫度,例如250℃至350℃(包括這兩值)的溫度)。
例如,可在250℃在氮周圍環境中執行第二熱處理一小時。在第二熱處理中,在其中氧化物半導體層113的部分與氧化物絕緣膜107接觸且氧化物半導體層113的其他部分與第二電線層(標示為115a及115b)接觸之狀態中執行加熱。
當在其中含有諸如含有氫原子之化合物(如H2O)、含有碳原子之化合物、氫原子、或碳原子的少數雜質之氧化物半導體層與氧化物絕緣膜107接觸的狀態中執行第二熱處理時,氧化物絕緣膜107與其接觸之一區域變成氧過多狀態。因此,在從氧化物半導體層113與氧化物絕緣膜107接觸的區域朝氧化物半導體層113之底部的方向中,電阻率變高(氧化物半導體層之區域變成i型氧化物半導體)。
詳言之,形成氧化物半導體層123,具有其中從氧化物半導體層113與氧化物絕緣膜107之界面朝閘極絕緣層102降低之區域(i型氧化物半導體)。
由於在薄膜電晶體151的通道形成區域中形成電阻率降低(i型氧化物半導體)的氧化物半導體層,臨限電壓為正值且薄膜電晶體151如增進型薄膜電晶體般表現。
在其中具有高氧親和力之金屬導電膜與氧化物半導體層接觸的情況中,藉由熱處理氧傾向於朝金屬導電膜移動並且氧化物半導體層變成具有n型傳導性。依此,藉由執行第二熱處理,氧化物半導體層113中的區域,其與使用高氧親和力的金屬導電膜所形成之源極電極層和汲極電極層(標示成115a及115b)接觸,變成具有n型傳導性。
第二熱處理的時序不限於第四光微影步驟不久後,只要其是在第五光微影步驟之後。
經由上述步驟,可製造薄膜電晶體151。
雖在此實施例經由第三光微影步驟選擇性蝕刻閘極絕緣層以形成到達閘極電線層111b之接觸孔128,不限於此方法。例如,在形成閘極絕緣層102之後,可在閘極絕緣層上方形成阻劑遮罩並且可形成到達閘極電線層111b的接觸孔。
根據本發明之技術思想,在形成氧化物半導體層之後,殘留在氧化物半導體層中之雜質的濃度,典型為氫濃度,理想上為零或接近零。當需降低殘留在氧化物半導體層中之氫濃度時,可執行脫水或脫氫的第一熱處理。
在高於或等於400℃並低於750℃,較佳高於或等於425℃並低於750℃之溫度執行脫水或脫氫的第一熱處理。注意到在425℃或更高之溫度的情況中,熱處理時間可為一小時或更短,而在低於425℃之溫度的情況中,熱處理時間比一小時更久。在第一熱處理中,將基板引進電爐之中,其為熱處理設備之一,並在氮周圍環境中在氧化物半導體層上執行熱處理。之後,不將氧化物半導體層暴露至空氣,這防止水或氫再次進入氧化物半導體層,以獲得氧化物半導體層。在一爐中在氮周圍環境中執行從使氧化物半導體層脫水或脫氫的加熱溫度T至夠低而防止水進入的溫度(尤其比加熱溫度T低100℃或更多之溫度)的緩慢冷卻。不限於氮周圍環境,在氦、氖、氬、或之類的周圍環境中執行脫水或脫氫。
熱處理設備不限於電爐,且例如,諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為藉由從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱待處理物體之設備。GRTA設備為藉由使用從上述燈所發射的光之熱輻射極藉由從自燈發射的光所加熱的氣體之熱傳導來加熱待處理物體的設備。作為氣體,使用不藉由熱處理而與待處理物體起反應之惰性氣體,例如氮或諸如氬之稀有氣體。LRTA設備或GRTA設備可不僅包括燈,亦可為藉由從加熱器(如電阻式加熱器)的熱傳導或熱輻射來加熱待處理物體的裝置。
另外,在第一熱處理中,較佳氮或稀有氣體(諸如氦、氖、或氬)不包括水、氫、或之類。較佳引進熱處理設備中的氮或稀有氣體(諸如氦、氖、或氬)之純度設定成6N(99.9999%)或更高,較佳7N(99.99999%)或更高(亦即,雜質濃度為1ppm或更低,較佳0.1ppm或更低)。
根據第一熱處理之條件或氧化物半導體層之材料,氧化物半導體層可在一些情況中結晶成微晶膜或多晶膜。例如,可結晶氧化物半導體層以變成具有90%或更多,或80%或更多的結晶程度之微晶氧化物半導體膜。替代地,根據第一熱處理之條件或氧化物半導體層之材料,氧化物半導體膜可變成不含結晶成分的非晶氧化物半導體膜。
在第一熱處理之後,氧化物半導體層變成缺氧且低電阻之氧化物半導體層。在第一熱處理之後的氧化物半導體膜之載子濃度高於剛沉積之後的氧化物半導體膜的載子濃度;氧化物半導體層具有1×1013/cm3或更多。因此,在執行第一熱處理的情況中,在惰性氣體周圍環境中或氮氣體周圍環境中執行第二熱處理(較佳地,在200℃至400℃,例如在250℃至350℃)。
注意到根據第一熱處理之條件或閘極電極111a及閘極電線層111b之材料,閘極電極111a及閘極電線層111b可在一些情況中結晶成微晶膜或多晶膜。例如,在其中使用氧化銦及氧化錫的合金之膜作為閘極電極111a及閘極電線層111b之情況中,藉由在450℃的一小時之第一熱處理結晶閘極電極111a及閘極電線層111b。相反地,在其中使用含有氧化矽之氧化銦及氧化錫的合金之膜作為閘極電極111a及閘極電線層111b之情況中,不結晶閘極電極111a及閘極電線層111b。
可在將氧化物半導體膜處理成島狀氧化物半導體層之前執行氧化物半導體層的第一熱處理。在那個情況中,在第一熱處理之後從加熱設備取出基板並執行第四光微影步驟。
在此實施例中所述之半導體元件包括使用加熱靶材所形成之氧化物半導體膜。使用加熱靶材所形成之氧化物半導體膜具有少數雜質。例如,根據本發明之技術思想,可形成氧化物半導體膜,其之氫濃度理想地為零或接近零。可藉由二次離子質譜(SIMS)來測量氧化物半導體層中之氫濃度。
使用具有大於或等於2 eV;較佳大於或等於2.5 eV;更佳大於或等於3 eV的能隙之氧化物半導體。可藉由充分移除包含在氧化物半導體層中之氫來高度純化氧化物半導體層。載子濃度設定成小於1×1014/cm3,更佳小於或等於1×1012/cm3或。亦即,使用載子濃度盡可能接近零之氧化物半導體層作為通道形成區域來形成薄膜電晶體。當使用載子濃度盡可能接近零之氧化物半導體層作為薄膜電晶體的通道形成區域時,可提供具有極小關閉電流之薄膜電晶體。
例如,即使在包括具有3μm的通道長度和10 mm的通道寬度之高度純化氧化物半導體層的薄膜電晶體中,薄膜電晶體操作使得在1 V及10 V的汲極電壓和從-5 V至-20 V的範圍之閘極電壓(關閉狀態)獲得1×1013A或更小之汲極電流。
在此實施例中所述之半導體元件包括具有低雜質濃度的氧化物半導體膜作為通道形成區域並因此具有優異的電氣特性及高可靠度。詳言之,可提供具有優異小關閉電流及受控臨限電壓之薄膜電晶體。另外,可提供具有高操作速度、相對簡單製程、及足夠可靠度之包括氧化物半導體的薄膜電晶體。
此外,可在執行BT應力測試(偏壓-溫度應力測試)時減少臨限電壓的位移,且可獲得高度可靠的薄膜電晶體。注意到在此說明書中之BT應力測試(偏壓-溫度應力測試)是指其中在高溫周圍環境中施加高閘極電壓至薄膜電晶體的測試。
注意到此實施例可與在此說明書中之其他實施例的任何者適當地結合。
(實施例5)
在此實施例中,將說明一實例,其中在一基板上方形成驅動器電路的至少部分及將設置在畫素部上的薄膜電晶體。
根據實施例4形成將設置在畫素部上的薄膜電晶體。實施例4中所述之薄膜電晶體為n通道TFT;因此,可使用n通道TFT形成之驅動器電路的部分係形成在基板上方,其上形成畫素部的薄膜電晶體。
第6A圖繪示主動矩陣顯示裝置的區塊圖之一實例。在顯示裝置中的基板5300上方,設置畫素部5301、第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304。在畫素部5301中,配置從信號線驅動器電路5304延伸的複數信號線且配置從第一掃描線驅動器電路5302及第二掃描線驅動器電路5303延伸的複數掃描線。注意到包括顯示元件之畫素係設置在其中掃描線及信號線互相交叉的個別區域中之矩陣中。此外,顯示裝置中之基板5300經由連結部(如撓性印刷電路(FPC))連接至時序控制電路5305(亦稱為控制器或控制器IC)。
在第6A圖中,第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、信號線驅動器電路5304形成在與畫素部5301相同的基板5300上方。依此,減少設置在外部之驅動電路或之類的構件數量,故可實現成本減少。此外,若驅動器電路設置在基板5300外部,會需要延長電線且電線連結數量會增加,但藉由在基板5300上方設置驅動器電路,可減少電線連結數量。依此,可實現可靠度及產率的增進。
注意到時序控制電路5305供應,例如,第一掃描線驅動器電路開始信號(GSP1)及掃描線驅動器電路時脈信號(GCK1)至第一掃描線驅動器電路5302。時序控制電路5305供應,例如,第二掃描線驅動器電路開始信號(GSP2)(亦稱為開始脈衝)及掃描線驅動器電路時脈信號(GCK2)至第二掃描線驅動器電路5303。時序控制電路5305供應信號線驅動器電路開始信號(SSP)、信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA)(亦簡稱視頻信號)、及閂鎖信號(LAT)至信號線驅動器電路5304。注意到每一時脈信號可為複數時脈信號,其之週期不同或可與反向時脈信號(CKB)一起供應。注意到可省略第一掃描線驅動器電路5302及第二掃描線驅動器電路5303之一。
第6B圖繪示一種結構,其中具有低驅動頻率之電路(例如,第一掃描線驅動器電路5302、及第二掃描線驅動器電路5303)係形成在與畫素部5301相同的基板5300上方並且信號線驅動器電路5304形成在與畫素部5301不同的基板上方。藉由此結構,可使用相較於使用單晶半導體所形成之電晶體具有較低場效遷移率的薄膜電晶體來形成形成在基板5300上方的驅動器電路。依此,可達成顯示裝置之尺寸的增加、步驟數量的減少、成本的減少、產率的增進、或之類。
實施例4中之薄膜電晶體為n通道TFT。將參照第7A及7B圖說明包括n通道TFT的信號線驅動器電路的結構及操作之一實例。
信號線驅動器電路包括位移暫存器5601及開關電路5602。開關電路5602包括複數開關電路5602_1至5602_N(N為自然數)。開關電路5602_1至5602_N各包括複數薄膜電晶體5603_1至5603_k(k為自然數)。將說明其中薄膜電晶體5603_1至5603_k為n通道TFT的情況。
藉由使用開關電路5602_1來說明信號線驅動器電路的連結關係。薄膜電晶體5603_1至5603_k的第一端子分別連接至電線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子分別連接至信號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極連接至位移暫存器5601。
位移暫存器5601具有順序輸出H位準信號(亦稱為H信號或高電力供應電位位準)至電線5605_1至5605_N並順序選擇開關電路5602_1至5602_N的功能。
開關電路5602_1具有控制電線5604_1至5604_k與信號線S1至Sk之間的傳導狀態(第一端子與第二端子之間的傳導)之功能,亦即,控制是否供應電線5604_1至5604_k的電位至信號線S1至Sk的功能。因此,開關電路5602_1作為選擇器。此外,薄膜電晶體5603_1至5603_k各具有控制電線5604_1至5604_k與信號線S1至Sk之間的傳導狀態之功能,亦即,控制是否供應電線5604_1至5604_k的電位至信號線S1至Sk的功能。依此方式,薄膜電晶體5603_1至5603_k作為開關。
注意到視頻信號資料(DATA)係輸入到電線5604_1至5604_k的每一者。視頻信號資料(DATA)為在許多情況中對應於影像資料或影像信號之類比信號。
接下來,參照第7B圖中的時序圖說明第7A圖中之信號線驅動器電路的操作。在第7B圖中,顯示信號Sout_1至Sout_N及信號Vdata_1至Vdata_k的實例。信號Sout_1至Sout_N為位移暫存器5601之輸出信號的實例,且信號Vdata_1至Vdata_k為輸入至電線5604_1至5604_k的信號之實例。注意到信號線驅動器電路之一操作時期對應至顯示裝置中之一閘極選擇時期。例如,一閘極選擇時期分成時期T1至TN。時期T1至TN為寫入視頻信號資料(DATA)至屬於一選定列的畫素之時期。
在時期T1至TN中,位移暫存器5601依序輸出H位準信號至電線5605_1至5605_N。例如,在時期T1中,位移暫存器5601輸出H位準信號至電線5605_1。接著,啟通薄膜電晶體5603_1至5603_k,而將電線5604_1至5604_k與信號線S1至Sk帶到傳導。在此情況中,將Data(S1)至Data(Sk)分別輸入到電線5604_1至5604_k。分別經由薄膜電晶體5603_1至5603_k將Data(S1)至Data(Sk)輸入到第一至第k行中之一選定列中的畫素。因此,在時期T1至TN中,將視頻信號資料(DATA)乘以k行地依序寫至的選定列中之畫素。
藉由如上述乘以複數行地寫入視頻信號資料(DATA)至畫素,可減少視頻信號資料(DATA)的數量或電線的數量。因此,可減少外部電路的連結。藉由乘以複數行地寫入視頻信號至畫素,可延長寫入時間並可防止視頻信號的不足寫入。
注意到針對位移暫存器5601及開關電路5602可使用實施例4中使用薄膜電晶體所形成的任何電路。在此情況中,可僅使用n通道電晶體或僅使用p通道電晶體來形成位移暫存器5601。
此外,說明掃描線驅動器電路的結構。掃描線驅動器電路包括位移暫存器。另外,在一些情況中掃描線驅動器電路可包括位準移位器、緩衝器、或之類。在掃描線驅動器電路中,當時脈信號(CLK)及開始脈衝信號(SP)輸入到位移暫存器時,產生一選擇信號。由緩衝器緩衝並放大產生的選擇信號,且供應所得信號至一對應的掃描線。一條線之畫素中的電晶體之閘極電極連接至該掃描線。由於必須同時啟通所有一條線之畫素中的電晶體,使用可供應大電流的緩衝器。
將參照第8A至8C圖及第9A至9B圖說明用於掃描線驅動器電路及/或信號線驅動器電路之部分的位移暫存器的一實施例。
將參照第8A至8C圖及第9A至9B圖說明掃描線驅動器電路及/或信號線驅動器的位移暫存器。位移暫存器包括第一至第N個脈衝輸出電路10_1至10_N(N≧3且N為自然數)(參見第8A圖)。在第8A圖中所示的位移暫存器中,分別從第一電線11、第二電線12、第三電線13、第四電線14供應第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK3、及第四時脈信號CK4至脈衝輸出電路10_1至10_N。將來自第五電線15的開始脈衝SP1(第一開始脈衝)輸入至第一脈衝輸出電路10_1。在第二和後續級中至第n個脈衝輸出電路10_n(n為大於或等於2且小於或等於N的自然數),輸入來自前一級中之脈衝輸出電路的信號(這類信號稱為前級信號OUT(n-1))(n為大於或等於2的自然數)。將在第一脈衝輸出電路10_1之後的兩級之第三脈衝輸出電路10_3的信號輸入至第一脈衝輸出電路10_1。類似地,至第二或後續級之第n個脈衝輸出電路10_n,輸入來自在下一級之後的級之第(n+2)個脈衝輸出電路10_(n+2)的信號(這類信號稱為後級信號OUT(n+2))。因此,從每一級的脈衝輸出電路,輸出將輸入到後級中之脈衝輸出電路及/或在前級之前的級中之脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))及用以電連結至另一電線或之類的第二輸出信號(OUT(1)至OUT(N))。注意到不輸入後級信號OUT(n+2)到第8A圖中所示之位移暫存器的最後兩級,並可例如分別輸入來自第六電線16之第二開始脈衝SP2及來自第七電線17之第三開始脈衝SP3到倒數第二級和最後一級。替代地,可使用在位移暫存器中額外產生的信號。例如,可提供不貢獻輸出到畫素部之脈衝的第(n+1)個脈衝輸出電路10_(n+1)及第(n+2)個脈衝輸出電路10_(n+2)(這類電路亦稱為假級),並且可在假級中產生對應至第二開始脈衝SP2及第三開始脈衝SP3的信號。
注意到時脈信號(CK)為以固定時間間隔交替於H位準與L位準(稱為L信號或低電力供應電位位準)之間的信號。依序延遲第一至第四時脈信號(CK1)至(CK4)1/4個週期。在此實施例中,藉由使用第一至第四時脈信號(CK1)至(CK4),執行驅動脈衝輸出電路的控制或之類。注意到時脈信號根據輸入時脈信號的驅動器電路亦稱為GCK或SCK;然而,將使用CK作為時脈信號來做說明。
第一輸入端子21、第二輸入端子22、及第三輸入端子23電連接至第一至第四電線11至14的任何。例如,在第8A圖中,第一脈衝輸出電路10_1的第一輸入端子21電連接至第一電線11、第一脈衝輸出電路10_1的第二輸入端子22電連接至第二電線12、且第一脈衝輸出電路10_1的第三輸入端子23電連接至第三電線13。另外,第二脈衝輸出電路10_2的第一輸入端子21電連接至第二電線12、第二脈衝輸出電路10_2的第二輸入端子22電連接至第三電線13、且第二脈衝輸出電路10_2的第三輸入端子23電連接至第四電線14。
第一至第N個脈衝輸出電路10_1至10_N的每一個包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、及第二輸出端子27(參見第8B圖)。在第一脈衝輸出電路10_1中,輸入第一時脈信號CK1至第一輸入端子21;輸入第二時脈信號CK2至第二輸入端子22;輸入第三時脈信號CK3至第三輸入端子23;輸入開始脈衝至第四輸入端子24;輸入下一級信號OUT(3)至第五輸入端子25;從第一輸出端子26輸出第一輸出信號OUT(1)(SR);及從第二輸出端子27輸出第二輸出信號OUT(1)。
接下來,參照第8C圖說明脈衝輸出電路的特定電路結構之一實例。
第一脈衝輸出電路10_1包括第一至第十一電晶體31至41(參見第8C圖)。至除了上述之第一至第五輸入端子21至25、第一輸出端子26、及第二輸出端子27以外,從供應第一高電源電位VDD至其之電力供應線51、供應第二高電源電位VCC至其之電力供應線52、及供應低電源電位VSS至其之電力供應線53、供應信號或電源電位第一至第十一電晶體31至41。第8C圖中之電力供應線的電力供應電位之關係如下:第一高電力供應電位VDD高於或等於第二高電力供應電位VCC,且第二高電力供應電位VCC高於或等於低電力供應電位VSS。第一至第四時脈信號(CK1)至(CK4)為以固定時間間隔交替於H位準與L位準之間的信號。當時脈信號在H位準時電位為VDD,且當時脈信號在L位準時電位為VSS。藉由使電力供應線52的電位VCC低於電力供應線51的電位VDD,可降低施加至電晶體的閘極電極之電位,可減少電晶體之臨限電壓的位移,並可抑制電晶體的惡化而不會不利地影響電晶體之操作。較佳使用具有四個端子之薄膜電晶體作為第一至第十一電晶體31至41之中的第一電晶體31及第六至第九電晶體36至39的每一者。取決於閘極電極的控制信號,第一電晶體31及第六至第九電晶體36至39需切換至連接充當源極或汲極的一電極之節點的電位,並可藉由對輸入至閘極電極的控制信號之迅速響應(啟通電流之陡升)來減少脈衝輸出電路的故障。因此,藉由使用具有四個端子之薄膜電晶體,可控制臨限電壓,並可進一步減少脈衝輸出電路的故障。
在第8C圖中,第一電晶體31的第一端子電連接至電力供應線51、第一電晶體31的第二端子電連接至第九電晶體39的第一端子、且第一電晶體31的閘極電極(下閘極電極和上閘極電極)電連接至第四輸入端子24。第二電晶體32的第一端子電連接至電力供應線53、第二電晶體32的第二端子電連接至第九電晶體39的第一端子、且第二電晶體32的閘極電極電連接至第四電晶體34的閘極電極。第三電晶體33的第一端子電連接至第一輸入端子21,且第三電晶體33的第二端子電連接至第一輸出端子26。第四電晶體34的第一端子電連接至電力供應線53,且第四電晶體34的第二端子電連接至第一輸出端子26。第五電晶體35的第一端子電連接至電力供應線53、第五電晶體35的第二端子電連接至第二電晶體32的閘極電極和第四電晶體34的閘極電極、且第五電晶體35的閘極電極電連接至第四輸入端子24。第六電晶體36的第一端子電連接至電力供應線52、第六電晶體36的第二端子電連接至第二電晶體32的閘極電極和第四電晶體34的閘極電極、且第六電晶體36的閘極電極(下閘極電極和上閘極電極)電連接至第五輸入端子25。第七電晶體37的第一端子電連接至電力供應線52、第七電晶體37的第二端子電連接至第八電晶體38的第二端子、且第七電晶體37的閘極電極(下閘極電極和上閘極電極)電連接至第三輸入端子23。第八電晶體38的第一端子電連接至第二電晶體32的閘極電極和第四電晶體34的閘極電極,且第八電晶體38的閘極電極(下閘極電極和上閘極電極)電連接至第二輸入端子22。第九電晶體39的第一端子電連接至第一電晶體31的第二端子及第二電晶體32的第二端子、第九電晶體39的第二端子電連接至第三電晶體33的閘極電極及第十電極40的閘極電極、且第九電晶體39的閘極電極(下閘極電極和上閘極電極)電連接至電力供應線52。第十電極40的第一端子電連接至第一輸入端子21、第十電極40的第二端子電連接至第二輸出端子27、且第十電極40的閘極電極電連接至第九電晶體39的第二端子。第十一電極41的第一端子電連接至電力供應線53、第十一電極41的第二端子電連接至第二輸出端子27、且第十一電極41的閘極電極電連接至第二電晶體32的閘極電極和第四電晶體34的閘極電極。
在第8C圖中,第三電晶體33的閘極電極、第十電極40的閘極電極、和第九電晶體39的第二端子之連結點為節點A。第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子、和第十一電極41的閘極電極之連結點為節點B。
注意到薄膜電晶體為具有閘極、汲極、及源極的至少三端子的元件。薄膜電晶體具有在汲極區域和源極區域之間的通道區域,且電流可流經汲極區域、通道區域、及源極區域。在此,由於薄膜電晶體的源極和汲極可根據薄膜電晶體的結構、操作條件、及之類而互換,難以界定何者為源極或汲極。因此,作用為源極及汲極的區域在一些情況中不稱為源極或汲極。在這種情況中,例如,源極及汲極之一可稱為第一端子且另一者可稱為第二端子。
第9B圖繪示包括第9A圖中所示之複數脈衝輸出電路的位移暫存器之時序圖。注意到當位移暫存器為掃描線驅動器電路之一時,第9B圖中的時期61對應至垂直回掃時期且時期62對應至閘極選擇時期。
注意到藉由提供如第9A圖中所示的其中施加第二高電力供應電位VCC至閘極的第九電晶體39,可獲得在自舉(bootstrap)操作之前及之後的下列優點。
在其中不設置具有供應第二電位VCC至其的閘極電極之第九電晶體39的情況中,當於節點A之電位因為自舉操作而增加時,為第一電晶體31之第二端子的源極之電位增加至高於第一電力供應電位VDD。接著,第一電晶體31的第一端子,亦即,電力供應線51,變成充當為其之源極。因此,在第一電晶體31中,施加大偏壓電壓並且在閘極與源極之間及在閘極與汲極之間施加顯著的應力,這造成電晶體的惡化。藉由提供供應第二電力供應電位VCC給閘極之第九電晶體39,藉由自舉操作升高節點A的電位,但同時,可防止第一電晶體31之第二端子之電位的增加。換言之,藉由提供第九電晶體39,可減少在第一電晶體31的閘極與源極之間所施加的負偏壓電壓。依此,藉由此實施例的電路結構,可減少在第一電晶體31的閘極與源極之間所施加的負偏壓電壓,所以可抑制因應力而造成的第一電晶體31之惡化。
注意到設置第九電晶體39以經由第九電晶體39的第一端子和第二端子連接在第一電晶體31的第二端子與第三電晶體33的閘極之間。在利用此實施例之包括複數脈衝輸出電路的位移暫存器之情況中,可在其中級的數量大於掃描線驅動器電路的數量之信號線驅動器電路中省略第九電晶體39,以減少電晶體的數量。
注意到當針對第一至第十一電晶體31至41的半導體層使用氧化物半導體時,可減少薄膜電晶體之關閉狀態電流、可增加啟通狀態電流及場效遷移率,並可減少惡化程度,藉此可降低電路故障。相較於使用氧化物半導體所形成之電晶體及使用非晶矽所形成之電晶體,因施加高店位置閘極電極所導致之電晶體的惡化程度為小。因此,即使當供應第一電力供應電位VDD至供應第二電力供應電位VCC至其的電力供應線時,可執行類似操作,且可減少設置在電路中之電力供應線的數量,故可減少電路尺寸。
注意到即使當連結關係改變而使得一時脈信號從第三輸入端子23供應至第七電晶體37的閘極電極及從第二輸入端子22供應至第八電晶體38的閘極電極之時脈信號分別從第二輸入端子22及第三輸入端子23供應時,可獲得類似功能。注意到在第9A圖中所示之位移暫存器中,在啟通第七電晶體37及第八電晶體38兩者之後,關閉第七電晶體37並仍啟通第八電晶體38,並接著仍關閉第七電晶體37並關閉第八電晶體38。因此,由於第二輸入端子22及第三輸入端子23的電位中之降低所導致在節點B之電位的降低會發生兩次,因為第七電晶體37之閘極電極的電位降低及第八電晶體38之閘極電極的電位降低的緣故。另一方面,當改變在第9A圖中所示之位移暫存器中的第七電晶體37及第八電晶體38的狀態使得第七電晶體37及第八電晶體38兩者皆啟通,接著第七電晶體37為啟通且第八電晶體38為關閉,並接著第七電晶體37及第八電晶體38兩者皆為關閉時,則因為第八電晶體38之閘極電極的電位下降僅導致一次因為第二輸入端子22及第三輸入端子23中之電位的下降所造成節點B之電位下降。因此,其中從第三輸入端子23供應時脈信號CK3至第七電晶體37的閘極電極並從第二輸入端子22供應時脈信號CK2至第八電晶體38的閘極電極的連結關係為較佳。這是因為可減少節點B之電位的改變次數,藉此可減少雜訊。
依照此方式,在其中第一輸出端子26及第二輸出端子27的電位保持在L位準的時期中,規律地供應H位準信號至節點B;故可抑制脈衝輸出電路的故障。
(實施例6)
可製造實施例4中所述之薄膜電晶體,且可在畫素部且進一步在驅動器電路中使用該薄膜電晶體,所以可製造具有顯示功能之半導體裝置(亦稱為顯示裝置)。此外,可在與畫素部相同的基板上使用實施例4中所述的薄膜電晶體來形成驅動器電路之部分或全部,藉此可獲得系統面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件,可使用液晶元件(亦稱為液晶顯示元件)貨發光元件(亦稱為發光顯示元件)。發光元件包括,在其類別中,亮度由電流或電壓控制的元件,且特別包括,在其類別中,無機電致發光(EL)元件、有機EL元件、及之類。此外,可使用對比由電場改變之顯示媒體,如電子墨水。
另外,顯示裝置包括其中密封顯示元件之一面板,以及其中包括安裝在面板上的IC及之類的模組。此外,對應至顯示裝置的製程中在完成顯示元件之前的一實施例之元件基板設置有用以供應電流至複數畫素的每一者中之顯示元件的機構。詳言之,元件基板可能在其中僅形成顯示元件的畫素電極的一狀態中、在形成將成為畫素電極的導電膜之後且在蝕刻導電膜以形成畫素電極之前的狀態、或任何其他狀態。
注意到在此說明書中之顯示裝置意指影像顯示裝置、顯示裝置、或光源(包括發光裝置)。此外,「顯示裝置」在其類別中包括下列模組:諸如撓性印刷電路(FPC)、帶自動接合(TAB)帶、或帶載體封裝(TCP)之連接器附接至其的發光裝置的模組、具有在其端部設有印刷線路板之TAB帶或TCP的模組、及具有以覆晶玻璃(COG)直接安裝在顯示元件上的積體電路(IC)之模組。
在此實施例中,將參照第10A至10C圖說明液晶顯示面板的外觀及剖面圖,其為半導體裝置之一實施例。第10A及10B圖為面板的上視圖,其中各包括實施例4中所述的In-Ga-Zn-O為基的膜作為氧化物半導體層之高度可靠的薄膜電晶體4010及4011和形成在第一基板4001上之液晶元件4013係以密封膠4005密封在第一基板4001與第二基板4006之間。第10C圖為沿著第10A及10B圖之線M-N所得之剖面圖。
設置密封膠4005以圍繞設置在第一基板4001上方的畫素部4002及掃描線驅動器電路4004。在畫素部4002及掃描線驅動器電路4004上方設置第二基板4006。因此,藉由第一基板4001、密封膠4005、及第二基板4006,將畫素部4002及掃描線驅動器電路4004與液晶層4008一起密封。使用單晶半導體膜或多晶半導體膜形成在個別備置的基板上之信號線驅動器電路4003係安裝在與第一基板4001上方以密封膠4005圍繞的區域不同之區域中。
注意到不特別限制個別形成的驅動器電路之連結方法,且可使用COG方法、打線接合方法、TAB方法、或之類。第10A圖繪示其中藉由COG方法安裝信號線驅動器電路4003的一實例,且第10B圖繪示其中藉由TAB方法安裝信號線驅動器電路4003的一實例。
此外,畫素部4002及掃描線驅動器電路4004,其形成在第一基板4001上,各包括複數薄膜電晶體。在第10C圖中繪示包括在畫素部4002中的薄膜電晶體4010及包括在掃描線驅動器電路4004中之薄膜電晶體4011。在薄膜電晶體4010及4011上方,設置絕緣層4020及4021。
可使用實施例4中所示之包括In-Ga-Zn-O為基的膜作為氧化物半導體層之高度可靠薄膜電晶體作為薄膜電晶體4010及4011。在此實施例中,薄膜電晶體4010及4011為n通道薄膜電晶體。
包括在液晶元件4013中之畫素電極層4030電連接至薄膜電晶體4010。針對第二基板4006設置液晶元件4013的反電極層4031。其中畫素電極層4030、反電極層4031、及液晶層4008彼此重疊之部分對應至液晶元件4013。注意到畫素電極層4030及反電極層4031分別設有絕緣層4032及絕緣層4033,其各作用為對準膜,且液晶層4008夾在畫素電極層4030及反電極層4031之間,且其之間有絕緣層4032及4033。雖未圖示,濾色器可設置在第一基板4001側或第二基板4006側上。
注意到可以玻璃、金屬(典型為不鏽鋼)、陶瓷、或塑膠形成第一基板4001及第二基板4006。作為塑膠,可使用強化玻璃(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。此外,可使用具有其中鋁箔夾在PVF膜或聚酯膜之間的結構之片。
參考符號4035標示柱狀間隔體,其係藉由選擇性蝕刻絕緣膜而得並提供以控制畫素電極層4030與反電極層4031之間的距離(單元間隔)。替代地,可使用球形間隔體。另外,反電極層4031電連接至形成在與薄膜電晶體4010相同的基板上方之一共同電位線。藉由使用共同電位部,可藉由配置在一對基板間的導電粒子互相電連反電極層4031及共同電位線接。注意到導電粒子係包括在密封膠4005中。
替代地,可使用呈現藍相的無需對準膜之液晶。藍相為液晶相之一,其正好在當膽固醇液晶的溫度增加的同時膽固醇相改變成各向同性相之前出現。由於藍相僅出現在一窄溫度範圍內,針對液晶層4008使用含有在5 wt%或更多的手性劑之液晶組成物以改善該溫度範圍。呈現藍相及手性劑的包括液晶之液晶組成物具有大於或等於10μsec且小於或等於100μsec之短響應時間且隨意地可為各向同性;故無需對準處理且視角相依性為小。
注意到雖此實施例顯示透射型液晶顯示裝置的一實例,本發明亦可應用至反射型液晶顯示裝置或半透射型液晶顯示裝置。
雖在此實施例中以其中偏光板設置在基板的外側上(觀賞者側上)且顯示元件用之著色層及電極層設置在基板的內側之順序說明液晶顯示裝置的一實例,偏光板可設置基板的內側上。偏光板及著色層的堆疊結構不限於此實施例且可隨偏光板及著色層的材料或製程條件適當地予以設定。此外,可設置充當黑色矩陣的遮光膜。
在此實施例中,為了減少薄膜電晶體的表面粗糙度並改善薄膜電晶體的可靠度,可以充當保護膜或平面化絕緣膜的絕緣層(絕緣層4020及絕緣層4021)覆蓋由實施例4所得之薄膜電晶體。注意到設置保護膜以防止存在於空氣中之諸如有機物質、金屬、或濕氣的污染雜質進入,且較佳為稠密膜。可藉由濺鍍方法以氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、及/或氮氧化鋁膜形成單層或堆疊層。雖在此實施例中說明其中藉由濺鍍方法所形成之保護膜的一實例,本發明不限於此方法且可採用各種方法。
在此實施例中,形成具有堆疊層結構的絕緣層4020作為保護膜。在此,藉由濺鍍方法形成氧化矽作為絕緣層4020的第一層。使用氧化矽膜作為保護膜具有防止作為源極與汲極電極層之鋁膜的小丘之效果。
作為保護膜之第二層,形成絕緣層。在此,藉由濺鍍方法形成氮化矽膜作為絕緣層4020的第二層。使用氮化矽膜作為保護膜可防止鈉的移動離子進入半導體區域而得以抑制TFT之電氣特性的變異。
在形成保護膜之後,可執行氧化物半導體層的退火(在高於或等於300℃並低於或等於400℃)。
形成絕緣層4021作為平面化絕緣膜。可使用耐熱有機材料(如丙烯酸、聚醯亞胺、苯並環丁烯、聚醯胺、環氧樹脂)來形成絕緣層4021。除了這類有機材料,亦可使用低介電常數材料(低k材料)、矽氧烷為基樹脂、磷矽酸玻璃(PSG)、硼磷矽酸玻璃(BPSG)、或之類。注意到可藉由堆疊以這些材料形成的複數絕緣膜來形成絕緣層4021。
注意到矽氧烷為基樹脂對應至包括使用矽氧烷為基材料作為起始材料所形成之包括Si-O-Si鍵的樹脂。矽氧烷為基樹脂可包括有機基(如烷基或芳基)或氟基作為替代物。此外,有機基可包括氟基。
對於形成絕緣層4021的方法沒有特別限制,且根據材料,可藉由濺鍍方法、SOG方法、旋塗、浸漬、噴塗、液滴排出方法(如噴墨方法、網板印刷、或偏置印刷)、或以諸如醫生刀、捲繞塗佈機、簾式塗佈機、或刀式塗佈機的工具來形成絕緣層4021。在其中使用液體材料來形成絕緣層4021的情況中,可在與烘烤步驟同時執行退火(在高於或等於300℃並低於或等於400℃)。當同時執行絕緣層4021的烘烤及氧化物半導體層的退火時,可有效率地製造半導體裝置。
可使用透光導電材料(含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或氧化銦錫)來形成畫素電極層4030及反電極層4031。
針對畫素電極層4030及反電極層4031可使用包括導電高分子(亦稱為導電聚合物)的導電組成物。使用導電組成物所形成的畫素電極較佳具有小於或等於每平方10000歐姆的薄片電阻及在550 nm的波長大於或等於70%的透射率。此外,包括在導電組成物中的導電高分子的電阻率較佳小於或等於0.1 Ω‧m。
作為導電高分子,可使用所謂的π電子共軛導電聚合物。例如,可提供聚苯胺或其衍生物,聚吡咯或其衍生物,聚噻吩或其衍生物、上述兩或更多種的共聚物、及之類。
此外,從FPC 4018供應各種信號及電位至個別形成的信號線驅動器電路4003、掃描線驅動器電路4004、或畫素部4002。
在此實施例中,從與包括在液晶元件4013中之畫素電極層4030相同的導電膜形成連結端子電極4015,且從與薄膜電晶體4010和4011的源極和汲極電極層相同的導電膜形成端子電極4016。
連結端子電極4015經由各向異性導電膜4019電連接至包括在FPC 4018中的端子。
第10A至10C圖繪示其中個別形成並在第一基板4001上安裝信號線驅動器電路4003;然而,此實施例不限於此結構。可個別形成並接著安裝掃描線驅動器電路,或僅個別形成並接著安裝信號線驅動器電路的部分或掃描線驅動器電路的部分。
第11圖繪示其中藉由使用實施例4中所示的TFT所形成的TFT基板2600形成液晶顯示模組作為半導體裝置的一實例。
第11圖顯示液晶顯示模組的一實例,其中TFT基板2600及反基板2601以密封膠2602固定至彼此,且在基板之間設置包括TFT或之類的畫素部2603、包括液晶層的顯示元件2604、著色層2605、及偏光板2606以形成顯示區域。需要著色層2605來執行色彩顯示。在RGB系統中,針對個別畫素設置對應至紅、綠、及藍顏色的個別著色層。偏光板2606及2607及擴散板2613設置在TFT基板2600及反基板2601的外部。光源包括冷陰極螢光燈2610及反射板2611,且電路基板2612藉由撓性線路板2609連接至TFT基板2600的線路電路部2608並包括諸如控制電路或電源電路之外部電路。可以中間夾著阻滯板的方式堆疊偏光板及液晶層。
針對液晶顯示模組,可使用扭轉向列(TN)模式、共面電場切換(IPS)模式、邊界電場切換(FFS)模式、多象限垂直配向(MVA)模式、圖案化垂直配向(PVA)模式、軸向對稱配向微單元(ASM)模式、光補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式、或之類。
透過上述程序,可製造高度可靠的液晶顯示面板作為半導體裝置。
注意到此實施例中所述的結構可與在此說明書中之其他實施例中所述的結構之任何者適當地結合。
(實施例7)
在此實施例中,將說明作為半導體裝置的應用實施例4所述之薄膜電晶體至其之電子紙的一實例。
第12圖繪示作為半導體裝置之一實例的主動矩陣電子紙。可藉由應用實施例4中所述的薄膜電晶體來製造用於半導體裝置中之薄膜電晶體581。
第12圖中之電子紙為使用扭轉球顯示系統的顯示裝置之一實例。扭轉球顯示系統意指一種方法,其中各著色為黑色及白色的球形粒子係配置在用為顯示元件之電極層的第一電極層與第二電極層之間,且在第一電極層與第二電極層之間產生電位差以控制球形粒子的方位,以執行顯示。
形成在基板580上方之薄膜電晶體581為具有底閘極結構之薄膜電晶體,且其之源極和汲極電極層透過形成在絕緣層583及絕緣層585中之開口電性與第一電極層587接觸,藉此薄膜電晶體581與第一電極層587電接觸。在第一電極層587及第二電極層588之間,設置球形粒子,各具有黑色區域590a、白色區域590b、及填充有液體的凹部594。以諸如樹脂之填充劑595填充球形粒子589周圍的空間(見第12圖)。在此實施例中,第一電極層587對應至一畫素電極,且第二電極層588對應至一共同電極。第二電極層588電連接至設置在與薄膜電晶體581相同的基板上方之一共同電位線。藉由使用共同連結部,第二電極層588與共同電位線可透過設置在基板580及基板596之間的導電粒子互相電連接。
另外,取代扭轉球,亦可使用電泳元件。使用具有近乎大於或等於10μm且小於或等於200μm的直徑之微膠囊,其中封裝透明液體、正電白色微粒子、及負電黑色微粒子。在設置在第一電極層及第二電極層之間的微膠囊中,當由第一電極層及第二電極層施加電場時,白色微粒子及黑色微粒子在彼此相反方向中移動,故可顯示白色或黑色。使用此原理之顯示元件為電泳式顯示元件且一般稱為電子紙。電泳式顯示元件具有比液晶顯示元件更高的反射率,且因此,不需輔助光線,耗電量較低,且可在昏暗的地方辨識顯示部分。另外,即使當電源未供應到顯示部分時,可維持已顯示一次的影像。依此,即使若具有顯示功能之半導體裝置(其可簡單稱為顯示裝置或設有顯示裝置之半導體裝置)與電波來源有距離,仍可儲存經顯示的影像。
透過上述程序,可製造高度可靠的電子紙作為半導體裝置。
注意到此實施例中所述的結構可與在此說明書中之其他實施例中所述的結構之任何者適當地結合。
(實施例8)
在此實施例中,將說明作為半導體裝置的應用實施例4所述之薄膜電晶體至其之發光顯示裝置的一實例。作為包括顯示裝置之顯示元件,在此說明利用電致發光的發光元件。根據發光材料為有機或無機化合物來分類使用電致發光的發光元件。一般而言,前者稱為有機EL元件,而後者稱為無機EL元件。
在有機EL元件中,藉由施加電壓至發光元件,將電子及電洞從一對電極分別注入含發光有機化合物的層中,所以電流流動。接著,這些載子(電子及電洞)的再結合使發光有機化合物形成激發狀態並在從激發狀態返回至基態時發光。由於此種機制的緣故,此發光元件稱為電流激發發光元件。
無機EL元件根據其元件結構分成分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有一發光層,其中發光材料的粒子分散到黏結劑中,且其之發光機制為利用施體位準及受體位準的施體一受體再結合型發光。薄膜無機EL元件具有一種結構,其中發光層夾在電介質層之間,它們則進一步夾在電極之間,且其之發光機制為利用金屬離子之內殼電子過渡之局部型發光。注意到在此說明有機EL元件的一實例作為發光元件。
第13圖繪示作為本發明之半導體裝置的實例之一畫素結構的一實例,其可藉由數位時間灰階方法來加以驅動。
說明可施加數位時間灰階驅動至其之一畫素的結構及操作。在此,說明一實例,其中一畫素包括兩個n通道電晶體,各描述於實施例4中且各在通道形成區域中包括氧化物半導體層(In-Ga-Zn-O為基的膜)。
畫素6400包括開關電晶體6401、驅動器電晶體6402、發光元件6404、及電容器6403。開關電晶體6401之閘極連接至掃描線6406,開關電晶體6401之第一電極(源極電極和汲極電極之一)連接至信號線6405,且開關電晶體6401之第二電極(源極電極和汲極電極之另一者)連接至驅動器電晶體6402之閘極。驅動器電晶體6402之閘極經由電容器6403連接至電力供應線6407,驅動器電晶體6402之第一電極連接至電力供應線6407,且驅動器電晶體6402之第二電極連接至發光元件6404的第一電極(畫素電極)。發光元件6404的第二電極對應至共同電極6408。共同電極6408電性連接至設置在相同基板上方之共同電位線。可使用連結部作為共同連結部。
將發光元件6404的第二電極(共同電極6408)設定在低電力供應電位。注意到該低電力供應電位為參照設定至電力供應線6407之高電力供應電位滿足低電力供應電位<高電力供應電位的電位。作為低電力供應電位,可採用例如GND、0 V、或之類的。將高電力供應電位和低電力供應電位間的電位差施加至發光元件6404並供應電流至發光元件6404,使發光元件6404發光。在此,為了使發光元件6404發光,設定各電位使得高電力供應電位和低電力供應電位間的電位差為發光元件6404之前向臨限電壓或更高。
注意到驅動器電晶體6402的閘極電容可用為電容器6403的替代者以省略電容器6403。可在通道區域與閘極電極之間形成驅動器電晶體6402的閘極電容。
在電壓輸入電壓驅動方法的情況中,將視頻信號輸入到驅動器電晶體6402的閘極,使驅動器電晶體6402處於足以被啟通或關閉的狀態中。亦即,驅動器電晶體6402在線性區域中操作。由於驅動器電晶體6402在線性區域中操作,施加比電力供應線6407的電壓更高之電壓至驅動器電晶體6402的閘極。注意到施加高於或等於(電力供應線之電壓+驅動器電晶體6402的Vth)之電壓至信號線6405。
在取代數位時間灰階驅動而執行類比灰階驅動方法的情況中,藉由改變信號輸入可使用與第13圖相同的畫素結構。
在執行類比灰階驅動的情況中,施加高於或等於(發光元件6404之前向電壓+驅動器電晶體6402的Vth)之電壓至驅動器電晶體6402的閘極。發光元件6404之前向電壓包括在其可獲得希望之亮度的電壓,並且包括至少一前向臨限電壓。輸入視頻信號(驅動器電晶體6402藉由其操作在飽和區域中),而得以供應電流至發光元件6404。為了使驅動器電晶體6402在飽和區域中操作,將電力供應線6407之電位設定成高於驅動器電晶體6402的閘極電位。當使用類比視頻信號時,可根據該視頻信號來饋送電流至發光元件6404並執行類比灰階驅動。
注意到本發明之畫素結構不限於第13圖中所示者。例如,第13圖中所示的畫素可進一步包括開關、電阻器、電容器、電晶體、邏輯電路、或之類。
接著,參照第14A至14C圖說明發光元件的結構。在此,以n通道驅動器TFT作為實例來說明一畫素的剖面結構。用在第14A至14C圖中所示之半導體裝置中的驅動器TFT 7011、7021、及7001可以和實施例4中所述之薄膜電晶體類似的方式加以製造,且為高度可靠薄膜電晶體,各包括In-Ga-Zn-O為基的膜作為氧化物半導體層。
為了抽取從發光元件發射的光,陽極及陰極的至少一者必須透光。在基板上形成薄膜電晶體及發光元件。發光元件可具有頂部發射結構,其中透過相對於基板之表面抽取光發射;底部發射結構,其中透過在基板側上之表面抽取光發射;或雙發射結構,其中透過相對於基板之表面及基板側上的表面抽取光發射。本發明之畫素結構可應用於具有任何這些發射結構的發光元件。
參照第14A圖說明具有底部發射結構之發光元件。
第14A圖繪示在其中形成在基板7030上方的驅動器TFT 7011為n通道TFT且從發光元件7012發射光線至第一電極7013側的情況中之一畫素的剖面圖。在第14A圖中,在相關於可見光具有透光性質的導電膜7017上方形成發光元件7012的第一電極7013,該導電膜7017電性連接至驅動器TFT 7011的汲極電極層,且EL層7014及第二電極7015係依此順序堆疊在第一電極7013上方。
作為相關於可見光具有透光性質的導電膜7017,可使用相關於可見光具有透光性質的導電膜,如包括氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括氧化鈦之氧化銦、包括氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、氧化矽添加至其之氧化銦錫的膜。
針對發光元件的第一電極7013可使用各種材料。例如,在使用第一電極7013作為陰極的情況中,較佳使用具有低工作函數之材料,詳言之,諸如Li或Cs之鹼金屬、諸如Mg、Ca、或Sr之鹼土金屬、含任何這些金屬的合金(如Mg:Ag或Al:Li)、或諸如Yb或Er之稀土金屬。在第14A圖中,第一電極7013形成為具有讓可見光穿透之厚度(較佳近乎5 nm至30 nm)。例如,可使用具有20 nm厚度之鋁膜作為第一電極7013。
注意到可藉由堆疊相關於可見光具有透光性質的導電膜及鋁膜並接著執行選擇性蝕刻來形成相關於可見光具有透光性質的導電膜7017及第一電極7013。在此情況中,可使用相同遮罩來執行蝕刻,此為較佳。
以隔件7019覆蓋第一電極7013的周邊部分。使用如聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成隔件7019。尤佳使用感光樹脂材料來形成隔件7019以具有在第一電極7013上方開口,而使開口的側壁形成為具有連績曲率的傾斜表面。在其中使用感光樹脂材料作為隔件7019的情況中,可省略形成阻劑遮罩的步驟。
形成在第一電極7013及隔件7019上方的EL層7014可包括至少一發光層,且可使用單層或堆疊的複數層加以形成。當使用複數層來形成EL層7014時,將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在作為陰極之第一電極7013上方。然而,無需形成所有這些層。
堆疊順序不限於上述堆疊順序,且可將電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注入層依此順序加以堆疊在充當陽極的第一電極7013上方。然而,從耗電量的觀點而言,第一電極7013較佳充當陰極,且將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在第一電極7013上方,因為可防止驅動器電路部中的電壓上升並可減少耗電量。
作為形成在EL層7014上方之第二電極7015,可使用各種材料形。例如,在其中使用第二電極7015作為陽極的情況中,較佳使用具有高工作函數(尤其,高於或等於4.0 eV的工作函數)之材料(例如ZrN、Ti、W、Ni、Pt、或Cr)或透明導電材料(例如ITO、IZO、或ZnO)。作為在第二電極7015上方之遮光膜7016,可使用遮光之金屬、反射光之金屬、或之類。在此實施例中,使用ITO薄膜作為第二電極7015,並使用Ti膜作為遮光薄膜7016。
發光元件7012對應至其中包括發光層之EL層7014係夾在第一電極7013與第二電極7015之間的一區域。在第14A圖中所示之元件結構的情況中,如箭頭所示般從發光元件7012發射光線至第一電極7013側。
注意到在第14A圖中,從發光元件7012發射的光通過濾色器層7033、絕緣層7032b、氧化物絕緣層7032a、閘極絕緣層7031、及基板7030而發射。
藉由如噴墨方法之液滴排放方法、印刷方法、使用光微影技術之蝕刻方法、或之類來形成濾色器層7033。
以外套層7034覆蓋濾色器層7033,且亦以保護絕緣層7035覆蓋濾色器層7033。雖然第14A圖中繪示具有小厚度之外套層7034,外套層7034具有使用樹脂材料(如丙烯酸樹脂)來減少因濾色器層7033所造成的不均勻的功能。
在與隔件7019重疊之部分中設置形成在保護絕緣層7035及絕緣層7032中並到達汲極電極層之接觸洞。
接下來,參照第14B圖說明具有雙發射結構之發光元件。
在第14B圖中,在相關於可見光具有透光性質的導電膜7027上方形成發光元件7022的第一電極7023,其電性連接至形成在基板7040上方的驅動器TFT 7021的汲極電極層,且將EL層7024及第二電極7025依此順序加以堆疊在第一電極7023上方。
作為相關於可見光具有透光性質的導電膜7027,可使用相關於可見光具有透光性質的導電膜,如包括氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括氧化鈦之氧化銦、包括氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、氧化矽添加至其之氧化銦錫的膜。
針對發光元件的第一電極7023可使用各種材料。例如,在使用第一電極7023作為陰極的情況中,較佳使用具有低工作函數之材料,詳言之,諸如Li或Cs之鹼金屬、諸如Mg、Ca、或Sr之鹼土金屬、含任何這些金屬的合金(如Mg:Ag或Al:Li)、或諸如Yb或Er之稀土金屬。在此實施例中,第一電極7023作為陰極,並形成為具有可見光可穿透之厚度(較佳近乎5 nm至30 nm)。例如,可使用具有20 nm厚度之鋁膜作為陰極。
注意到可堆疊相關於可見光具有透光性質的導電膜及鋁膜並接著執行選擇性蝕刻,藉此可形成相關於可見光具有透光性質的導電膜7027及第一電極7023。在此情況中,可使用相同遮罩來執行蝕刻,此為較佳。
以隔件7029覆蓋第一電極7023的周邊。使用如聚醯亞胺、丙烯酸、聚醯胺、或環氧基之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成隔件7029。尤佳使用感光樹脂材料來形成隔件7029以具有在第一電極7023上方開口,而使開口的側壁形成為具有連續曲率的傾斜表面。當使用感光樹脂材料作為隔件7029時,可省略形成阻劑遮罩的步驟。
形成在第一電極7023及隔件7029上方的EL層7024可包括至少一發光層,且EL層7024可形成為單層或堆疊的複數層。當使用複數層來形成EL層7024時,將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在作為陰極的第一電極7023上方。無需形成所有這些層。
堆疊順序不限於上述堆疊順序,且可將電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注入層依此順序加以堆疊在充當陽極的第一電極7023上方。然而,從耗電量的觀點而言,第一電極7023較佳充當陰極,且將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在第一電極7023上方,因為可防止驅動器電路部中的電壓上升並可減少耗電量。
作為形成在EL層7024上方之第二電極7025,可使用各種材料形成。例如,在其中使用第二電極7025作為陽極的情況中,具有高工作函數之材料,例如透明導電材料(如ITO、IZO、或ZnO)為較佳。在此實施例中,使用第二電極7025為陽極,並形成含氧化矽之ITO膜。
發光元件7022對應至其中包括發光層之EL層7024夾在第一電極7023與第二電極7025之間的一區域。在第14B圖中所示之元件結構的情況中,如箭頭所示般從發光元件7022發射光線至第二電極7025側及第一電極7023側兩者。
注意到在第14B圖中,從發光元件7022發射至第一電極7023的光通過濾色器層7043、絕緣層7042b、氧化物絕緣層7041a、閘極絕緣層7041、及基板7040而發射。
藉由如噴墨方法之液滴排放方法、印刷方法、使用光微影技術之蝕刻方法、或之類來形成濾色器層7043。
以外套層7044覆蓋濾色器層7043,且亦以保護絕緣層7045覆蓋濾色器層7043。
在與隔件7029重疊之部分中設置形成在保護絕緣層7045及絕緣層7042中並到達汲極電極層之接觸洞。
注意到在其中使用具有雙發射結構的發光元件且在該些顯示表面兩者上執行全彩顯示之情況中,來自第二電極7025側的光線不通過濾色器層7043;因此,較佳在第二電極7025上方設置設有另一濾色器層的密封基板。
接下來,參照第14C圖說明具有頂部發射結構之發光元件。
第14C圖為繪示其中驅動器TFT 7001為n通道TFT且從發光元件7002發射光線至第二電極7005側的情況中之一畫素的剖面圖。在第14C圖中,形成電性連接至驅動器TFT 7001的汲極電極層之發光元件7002的第一電極7003,且將EL層7004及第二電極7005依此順序堆疊在第一電極7003上方。
針對發光元件的第一電極7003可使用各種材料。例如,在使用第一電極7003作為陰極的情況中,較佳使用具有低工作函數之材料,詳言之,諸如Li或Cs之鹼金屬、諸如Mg、Ca、或Sr之鹼土金屬、含任何這些金屬的合金(如Mg:Ag或Al:Li)、或諸如Yb或Er之稀土金屬。
以隔件7009覆蓋第一電極7003的周邊部分。使用如聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成隔件7009。尤佳使用感光樹脂材料來形成隔件7009以具有在第一電極7003上方開口,而使開口的側壁形成為具有連續曲率的傾斜表面。在其中使用感光樹脂材料作為隔件7009的情況中,可省略形成阻劑遮罩的步驟。
形成在第一電極7003及隔件7009上方的EL層7004可包括至少一發光層,且可使用單層或堆疊的複數層加以形成。當使用複數層來形成EL層7004時,將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序加以堆疊在作為陰極之第一電極7013上方。無需形成所有這些層。
堆疊順序不限於上述堆疊順序,且可將電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注入層依此順序堆疊在充當陽極的第一電極7003上方。
在第14C圖中,將電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注入層依此順序堆疊在一堆疊膜上,其中Ti膜、鋁膜、及Ti膜係依此順序堆疊,且其上方,形成Mg:Ag合金薄膜及ITO膜的堆疊層。
注意到,當TFT 7001為n型TFT時,較佳將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序堆疊在第一電極7003上方,因為可抑制驅動器電路之電壓上升並可減少耗電量。
使用相關於可見光具有透光性質的導電膜來形成第二電極7005,該導電膜例如為含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或氧化矽添加至其之氧化銦錫的膜。
發光元件7002對應至其中包括發光層之EL層7004係夾在第一電極7003與第二電極7005之間的區域。在第14C圖中所示之畫素的情況中,如箭頭所示般從發光元件7002發射光線至第二電極7005側。
在第14C圖中,TFT 7001之汲極電極層透過設置在氧化物絕緣層7052a、保護絕緣層7052b、絕緣層7053、及絕緣層7055中之接觸孔電性連接至第一電極7003。使用如聚醯亞胺、丙烯酸、聚醯胺、苯並環丁烯、或環氧樹脂來形成絕緣層7053。除了這類樹脂材料外,亦可使用低介電常數(低k材料)、矽氧烷為基之樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、或之類。注意到可藉由堆疊由使用這些材料所形成的複數絕緣膜來形成絕緣層7053。對形成絕緣層7053之方法並無特別限制,且根據材料,可藉由濺鍍方法、SOG方法、旋塗、浸漬、噴塗、液滴排出方法(如噴墨方法、網板印刷、或偏置印刷)、或以諸如醫生刀、捲繞塗佈機、簾式塗佈機、或刀式塗佈機的工具來形成絕緣層7053。
設置隔件7009以絕緣第一電極7003及相鄰畫素的第一電極7008。使用如聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂之有機樹脂的膜、無機絕緣膜、或有機聚矽氧烷來形成隔件7009。尤佳使用感光樹脂材料來形成隔件7009以具有在第一電極7003上方開口,而使開口的側壁形成為具有連續曲率的傾斜表面。當使用感光樹脂材料作為隔件7009時,可省略形成阻劑遮罩的步驟。
在第14C圖之結構中,當執行全彩顯示時,例如,將發光元件7002用為綠發光元件,將相鄰發光元件之一用為紅發光元件,並將另一者用為藍發光元件。替代地,可使用四種發光元件來製造能夠全彩顯示之發光顯示裝置,其包括白發光元件還有三種發光元件。
在第14C圖之結構中,可以一種方式製造能夠全彩顯示之發光顯示裝置使得配置之所有複數發光元件為白發光元件且具有濾色器或之類的密封基板係配置在發光元件7002上。形成呈現單色(如白色)之材料並與濾色器或顏色轉換層結合,藉此可執行全彩顯示。
不用說,可執行單色光的顯示。例如,可使用白光發射來形成照明系統,或可使用單色光發射來形成區域顏色發光裝置。
若有需要,可設置諸如包括環形偏光板的偏光薄膜之光學薄膜。
注意到雖在此將有機EL元件描述為發光元件,可設置無機EL元件作為發光元件。
注意到說明了其中控制發光元件之驅動的薄膜電晶體(驅動器TFT)電性連接至發光元件的實例;然而,可採用一種結構,其中用於電流控制之TFT係連接在驅動器TFT及發光元件之間。
在此實施例中所述的半導體裝置不限於第14A至14C圖中所示的結構,且可依照根據本發明之技術精神以各種方式加以修改。
接下來,將參照第15A及15B圖說明發光顯示板(亦稱為發光板)的外觀及剖面,其為實施例4中所述的薄膜電晶體應用至其之半導體裝置的一實施例。第15A圖為其中形成在第一基板上方之薄膜電晶體及發光元件係以密封膠密封在第一基板與第二基板之間的板之上視圖。第15B圖為沿著第15A圖之線H-I所得之剖面圖。
設置密封膠4505以圍繞設置在第一基板4501上方之畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b。另外,在畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b上方設置第二基板4506。依此,由第一基板4501、密封膠4505、及第二基板4506將畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b與填充劑4507密封在一起。依此方式,較佳以保護膜(如附接膜或紫外線可固化樹脂膜)或具有高氣密度及少脫氣之覆蓋材料封裝(密封)畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b,使畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b不致暴露至空氣。
形成在第一基板4501上方的畫素部4502、信號線驅動器電路4503a及4503b、及掃描線驅動器電路4504a及4504b各包括複數薄膜電晶體。在第15B圖中說明包括在畫素部4502中之薄膜電晶體4510及包括在信號線驅動器電路4503a中之薄膜電晶體4509作為實例。
針對薄膜電晶體4509及4510,可使用實施例4中所述之包括In-Ga-Zn-O為基的膜作為氧化物半導體層的高可靠薄膜電晶體。在此實施例中,薄膜電晶體4509及4510為n通道薄膜電晶體。
導電層4540係設置在絕緣層4544的一部分上方,以與用於驅動器電路之薄膜電晶體4509中之氧化物半導體層的通道形成區重疊。設置導電層4540以與氧化物半導體層的通道形成區重疊之位置,藉此在BT測試之前及之後的薄膜電晶體4509之臨限電壓的電荷量會減少。此外,導電層4540之電位可能與薄膜電晶體4509中之閘極電極層的相同或不同。導電層4540亦可作為第二閘極電極層。替代地,導電層4540之電位可為GND或0 V,或導電層4540可在浮置狀態中。
此外,參考符號4511標示發光元件。為包括在發光元件4511中之畫素電極的第一電極層4517電性連接至薄膜電晶體4510之源極電極層或汲極電極層。注意到發光元件4511具有第一電極層4517、電致發光層4512、及第二電極層4513之分層結構,然而,發光元件之結構不限於此實施例中所述之結構。可依據發光元件4511從其抽取光的方向或之類來適當地改變發光元件4511之結構。
使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成岸部4520。尤其,較佳使用感光材料來形成岸部4520以具有在第一電極層4517上方之開口部分,且開口部分的側壁形成為具有連續曲率的傾斜表面。
可以單層或堆疊之複數層形成電致發光層4512。
為了防止氧、氫、濕氣、二氧化碳、或之類進入發光元件4511,可在第二電極層4513及岸部4520上方形成保護膜。作為保護膜,可形成氮化矽膜、氮氧化矽膜、DLC薄膜、或之類。
可從FPC 4518a及FPC 4518b供應各種信號及電位至信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或畫素部4502。
在此實施例中,使用與包括在發光元件4511中之第一電極層4517相同的導電膜來形成連結端子電極4515。使用與包括薄膜電晶體4509及4510之源極電極層和汲極電極層相同的導電膜來形成端子電極4516。
連結端子電極4515經由各向異性導電膜4519電性連接至包括在FPC 4518a中之端子。
位在發光元件4511從其抽取光線之方向中的第二基板4506需相關於可見光具有透光性質。在那情況中,使用諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜之相關於可見光具有透光性質的材料來作為該基板。
作為填充劑4507,除了如氮或氬之惰性氣體外,可使用紫外線可固化樹脂或熱固樹脂。例如,聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、聚矽氧、聚乙烯醇縮丁醛(PVB)、或乙烯醋酸乙烯酯(EVA)。在此實施例中,使用氮作為填充劑。
另外,若有需要,可在發光元件之發光表面上適當地設置光學薄膜,如偏光板、環形偏光板(包括橢圓形偏光板)、阻滯板(四分之一波長板或半波長板)、或濾色器。此外,偏光板或環形偏光板可設有抗反射膜。例如,可執行抗強光處理,藉此可藉由表面上之凸部及凹部擴散反光以減少強光。
信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b可安裝在分別製備之基板上方作為使用單晶半導體膜或多晶半導體膜而形成之驅動器電路。另外,可分別形成並安裝僅信號線驅動器電路或其部分,或僅掃描線驅動器電路或其部分。此實施例不限於第15A及15B圖中所示之結構。
透過上述程序,可製造高度可靠的發光顯示裝置(顯示板)作為半導體裝置。
注意到此實施例中所述之結構可與在此說明書中之其他實施例中所述之結構的任何者適當地結合。
(實施例9)
應用實施例4中所述之薄膜電晶體的半導體裝置可用做電子紙。電子紙可用於各種領域的電子裝置,只要其可顯示資料。例如,電子紙可應用於電子書讀取器(電子書)、海報、如火車之載具中的廣告、或如信用卡之各種卡的顯示。第16A及16B圖及第17圖中繪示電子電器之實例。
第16A圖繪示使用電子紙之海報2631。在其中廣告媒介為紙的情況中,手動替換廣告;然而,藉由使用電子紙,可短時間改變廣告顯示。此外,可獲得無顯示缺陷的穩定影像。注意到海報可具有能夠無線傳送並接收資料的組態。
第16B圖繪示在諸如火車之載具中的廣告2632。在其中廣告媒介為紙的情況中,手動替換廣告;然而,藉由使用電子紙,無需多少人力且可短時間改變廣告顯示。此外,可獲得無顯示缺陷的穩定影像。注意到在載具中之廣告可具有能夠無線傳送並接收資料的組態。
第17圖繪示電子書(e-book)讀取器2700之實例。例如,電子書讀取器2700包括兩機殼,機殼2701及2703。機殼2701及2703以軸部2711結合在一起,沿該軸部打開並闔上電子書讀取器2700。藉由此一結構,可如紙本書般操作電子書讀取器2700。
顯示部2705及顯示部2707係分別納入機殼2701及2703中。顯示部2705及顯示部2707可顯示一影像或不同影像。在其中顯示部2705及顯示部2707顯示不同影像的情況中,例如,可在右邊的顯示部上顯示文字(第17圖中之顯示部2705)並在左邊的顯示部上顯示圖形(第17圖中之顯示部2707)。
第17圖繪示一實例,其中機殼2701設有操作部分及之類。例如,機殼2701設有電源開關2721、操作鍵2723、揚聲器2725、及之類。藉由操作鍵2723,可翻頁。注意到鍵盤、指引裝置、及之類可設置在與機殼的顯示部相同的表面上。再者,外部連結端子(耳機端子、USB端子、可連接至如AC轉接器及USB電纜之各種電纜的端子、或之類)、記錄媒體插入部、及之類可設置在機殼的背表面或側表面上。還有,電子書讀取器2700可具有電子字典的功能。
電子書讀取器2700可具有能夠無線傳送及接收資料的組態。經由無線通訊,可從電子書伺服器購買並下載想要的書資料或之類的。
注意到此實施例中所述之結構可與在此說明書中之其他實施例中所述之結構的任何者適當地結合。
(實施例10)
包括實施例4中所述之薄膜電晶體的半導體裝置可應用至各種的電子裝置(包括娛樂機器)。電子裝置之實例為電視裝置(亦稱為電視或電視接收器)、電腦或之類的監視器、數位相機、數位攝影機、數位相框、行動電話(亦稱為行動電話機或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、大尺寸遊戲機(如柏青哥機)、及之類。
第18A圖繪示電視裝置9600。在電視裝置9600中,顯示部9603係納入機殼9601中。顯示部9603可顯示影像。在此,由支架9605支撐機殼9601。
可以機殼9601之操作開關或個別的遙控器9610來操作電視裝置9600。可以遙控器9610之操作鍵9609來控制頻道及音量以控制顯示在顯示部9603上之影像。此外,遙控器9610可設有顯示部9607,以顯示從遙控器9610輸出的資料。
注意到電視裝置9600設有接收器、數據機、及之類。藉由使用接收器,可接收一般電視廣播。再者,當顯示裝置藉由有線或無線連結經由數據機連接至通訊網路時,可執行單道(從發送器至接收器)或雙道(發送器與接收器之間或接收器之間)資料通訊。
第18B圖繪示數位相框9700。例如,在數位相框9700中,顯示部9703係納入機殼9701中。顯示部9703可顯示各種影像。例如,顯示部9703可顯示由數位相機所拍下的影像之資料或之類並作為一般相框。
注意到數位相框9700設有操作部分、外部連結部分(USB端子、可連接至如USB電纜之各種電纜的端子、或之類)、記錄媒體插入部、及之類。雖這些構件可設置在其上設置顯示部之表面上,為了數位相框9700之設計感,較佳將其設置在側表面或背表面上。例如,將儲存由數位相機所拍下的影像之資料的記憶體插入數位相框的記錄媒體插入部中,藉此可轉移影像資料並接著顯示在顯示部9703上。
數位相框9700可組態成無線傳送及接收資料。可採用該結構,其中無線傳送將顯示之所要的影像資料。
第19A圖繪示可攜式遊戲機,包括機殼9881及機殼9891,其以連接器9893結合而能夠打開及闔上。顯示部9882及顯示部9883係分別納入機殼9881及機殼9891中。第19A圖中所示之可攜式遊戲機可額外包括揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連結端子9887、感測器9888(包括測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電性功率、輻射、流速、濕度、梯度、振盪、氣味、或紅外線射線的功能)、及麥克風9889)、及之類。當然可攜式遊戲機的結構不限於上述。可攜式遊戲機可具有其中適當地包括其他配件裝備的結構,只要至少設有根據本發明之半導體裝置。第19A圖中所示之可攜式遊戲機具有讀取儲存在記錄媒體中之程式或資料以將其顯示在顯示部上的功能,及藉由無線通訊與另一可攜式遊戲機分享資訊的功能。注意到第19A圖中所示之可攜式遊戲機可有各種功能而不限於上述者。
第19B圖繪示老虎機9900,其為大型遊戲機。在老虎機9900中,顯示部9903係納入機殼9901中。另外,老虎機9900包括操作機構,如開始拉桿或停止開關、投幣槽、揚聲器、及之類。當然老虎機9900的結構不限於上述結構。老虎機可具有其中適當地包括其他配件裝備的結構,只要至少設有根據本發明之半導體裝置。
第20A圖描繪行動電話1000。行動電話1000設有納入機殼1001中之顯示部1002、操作鈕1003、外部連結埠1004、揚聲器1005、麥克風1006、及之類。
當以手指或之類觸碰第20A圖中所示的行動電話1000之顯示部1002時,可輸入資料到行動電話1000中。使用者可藉由以他們的手指或之類觸碰顯示部1002來打電話及寫短訊。
主要有三種顯示部1002的螢幕模式。第一模式為主要用於顯示影像的顯示模式。第二模式為主要用於輸入如文字的資料之輸入模式。第三模式為顯示及輸入模式,其中可結合顯示模式及輸入模式的兩種模式。
例如,在打電話及寫短訊的情況中,為顯示部1002選擇主要用於輸入如文字的文字輸入模式,以便輸入螢幕上所顯示之字。在此情況中,較佳在顯示部1002的幾乎整個螢幕上顯示鍵盤或數字鈕。
當包括用於偵測傾斜的感測器(如陀螺儀或加速度感測器)之偵測裝置設置在行動電話1000內時,可藉由判斷行動電話1000的方位(行動電話1000為直立豎起或橫擺在其側上)來自動切換顯示部1002的螢幕上之顯示。
藉由觸碰顯示部1002或操作機殼1001之操作鈕1003來切換螢幕模式。替代地,可依據顯示在顯示部1002上之影像的種類來切換螢幕模式。例如,當顯示部分上所顯示之影像的信號為移動影像資料的信號時,將螢幕模式切換到顯示模式。當信號為文字資料的信號時,將螢幕模式切換到輸入模式。
另外,在輸入模式中,當未執行藉由觸碰顯示部1002之輸入一段特定時期且同時偵測到由顯示部1002中的光學感測器所偵測到之信號時,可控制螢幕模式以從輸入模式改變到顯示模式。
顯示部1002亦可作為影像感測器。例如,在當以手掌或手指觸碰顯示部1002時,取得掌紋、指紋、或之類的影像,藉此可執行個人識別。此外,藉由在顯示部中提供發射近紅外線光之背光或感測光源,可取得手指靜脈、手掌靜脈、或之類的影像。
第20B圖繪示行動電話的另一實例。第20B圖中之行動電話包括顯示裝置9410,其中顯示部9412及操作鈕9413包括在機殼9411中;及通訊裝置9400,其中操作鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405、及當接收來電時會發光的發光部9406包括在機殼9401中。具有顯示功能之顯示裝置9410可在箭頭所示的兩方向中從具有電話功能的通訊裝置9400分離或附接至其。因此,顯示裝置9410及通訊裝置9400可沿著其短邊或長邊附接至彼此。另外,當僅需顯示功能時,可從通訊裝置9400分離顯示裝置9410並單獨予以使用。可藉由通訊裝置9400與顯示裝置9410之間的無線或有線通訊傳送或接收影像或輸入資訊,其各具有可充電電池。
注意到此實施例中所述之結構可與在此說明書中之其他實施例中所述之結構的任何者適當地結合。
此申請案根據在2009年11月6日向日本專利局申請的日本專利申請案序號2009-255217,其全部內容以引用方式包含於此。
10...脈衝輸出電路
11...電線
12...電線
13...電線
14...電線
15...電線
16...電線
17...電線
21...輸入端子
22...輸入端子
23...輸入端子
24...輸入端子
25...輸入端子
26...輸出端子
27...輸出端子
31...電晶體
32...電晶體
33...電晶體
34...電晶體
35...電晶體
36...電晶體
37...電晶體
38...電晶體
39...電晶體
40...電晶體
41...電晶體
51...電力供應線
52...電力供應線
53...電力供應線
61...時期
62...時期
100...基板
101...靶材
102...閘極絕緣層
102a...閘極絕緣層
102b...閘極絕緣層
103...氧化物半導體膜
104...墊板
107...氧化物絕緣膜
108...保護絕緣層
110...陰極部
111a...閘極電極
111b...閘極電線層
113...氧化物半導體層
115a...電線層
115b...電線層
115c...電線層
120...密封部
123...氧化物半導體層
128...接觸孔
130...處理室
132...絕緣體
134...屏障
140...溫度調整機制
142...加熱媒介
150...基板
151...薄膜電晶體
160...台子
170...輪緣
200...靶材
204...圓柱
210...陰極部
220...密封部
230...外牆
232...窗
240...溫度調整機制
242...加熱媒介
244...連結部
250...基板
260...台子
270...旋轉機制
280...光源
580...基板
581...薄膜電晶體
583...絕緣層
585...絕緣層
587...電極層
588...電極層
589...球形粒子
590a...黑色區域
590b...白色區域
594...凹部
595...填充劑
596...基板
1000...行動電話
1001...機殼
1002...顯示部
1003...操作鈕
1004...外部連結埠
1005...揚聲器
1006...麥克風
2000...沉積設備
2100...輸送室
2101...輸送機制
2110...載入室
2111...匣
2120...卸載室
2121...匣
2200...輸送室
2201...輸送機制
2205...抽空單元
2210...處理室
2215...抽空單元
2220...處理室
2221...基板加熱機制
2225...抽空單元
2230...處理室
2231...濺鍍設備
2232...靶材
2235...抽空單元
2240...處理室
2241...基板冷卻機制
2245...抽空單元
2600...TFT基板
2601...反基板
2602...密封膠
2603...畫素部
2604...液晶元件
2605...著色層
2606...偏光板
2607...偏光板
2608...線路電路部
2609...撓性線路板
2610...冷陰極螢光燈
2611...反射板
2612...電路基板
2613...擴散板
2631...海報
2632...在載具中之廣告
2700...電子書讀取器
2701...機殼
2703...機殼
2705...顯示部
2707...顯示部
2711...軸部
2721...電源開關
2723...操作鍵
2725...揚聲器
4001...基板
4002...畫素部
4003...信號線驅動器電路
4004...掃描線驅動器電路
4005...密封膠
4006...基板
4008...液晶層
4010...薄膜電晶體
4011...薄膜電晶體
4013...液晶元件
4015...連結端子電極
4016...端子電極
4018...撓性印刷電路
4019...各向異性導電膜
4020...絕緣層
4021...絕緣層
4030...畫素電極層
4031...反電極層
4032...絕緣層
4033...絕緣層
4035...間隔體
4501...基板
4502...畫素部
4503...信號線驅動器電路
4503b...信號線驅動器電路
4504a...掃描線驅動器電路
4504b...掃描線驅動器電路
4505...密封膠
4506...基板
4507...填充劑
4509...薄膜電晶體
4510...薄膜電晶體
4511...發光元件
4512...電致發光層
4513...電極層
4515...連結端子電極
4516...端子電極
4517...電極層
4518a...FPC
4518b...FPC
4519...異向性導電膜
4520...岸部
4540...導電層
4542...氧化物絕緣層
4543...外套層
4544...絕緣層
5300...基板
5301...畫素部
5302...掃描線驅動器電路
5303...掃描線驅動器電路
5304...信號線驅動器電路
5305...時序控制電路
5601...位移暫存器
5602...開關電路
5603...薄膜電晶體
5604...電線
5605...電線
6400...畫素
6401...開關電晶體
6402...驅動器電晶體
6403...電容器
6404...發光元件
6405...信號線
6406...掃描線
6407...電力供應線
6408...共同電極
7001...TFT
7002...發光元件
7003...電極
7004...EL層
7005...電極
7008...電極
7009...隔件
7011...驅動器TFT
7012...發光元件
7013...電極
7014...EL層
7015...電極
7016...遮光膜
7017...導電膜
7019...隔件
7021...驅動器TFT
7022...發光元件
7023...電極
7024...EL層
7025...電極
7027...導電膜
7029...隔件
7030...基板
7031...閘極絕緣層
7032a...氧化物絕緣層
7032b...絕緣層
7033...濾色器層
7034...外套層
7035...保護絕緣層
7040...基板
7041...閘極絕緣層
7041a...氧化物絕緣層
7042b...絕緣層
7043...濾色器層
7044...外套層
7045...保護絕緣層
7051...氧化物絕緣層
7052a...氧化物絕緣層
7052b...保護絕緣層
7053...絕緣層
7055...絕緣層
9400...通訊裝置
9401...機殼
9402...操作鈕
9403...外部輸入端子
9404...麥克風
9405...揚聲器
9406...發光部
9410...顯示裝置
9411...機殼
9412...顯示部
9413...操作鈕
9600...電視裝置
9601...機殼
9603...顯示部
9605...支架
9607...顯示部
9609...操作鍵
9610...遙控器
9700...數位相框
9701...機殼
9703...顯示部
9881...機殼
9882...顯示部
9883...顯示部
9884...揚聲器部
9885...輸入機構(操作鍵)
9886...記錄媒體插入部
9887...連結端子
9888...感測器
9889...麥克風
9890...LED燈
9891...機殼
9893...連接器
9900...老虎機
9901...機殼
9903...顯示部
在附圖中:
第1A及1B圖繪示根據一實施例的沉積設備;
第2A及2B圖繪示根據一實施例的沉積設備;
第3圖繪示根據一實施例的沉積設備;
第4圖繪示根據一實施例的半導體裝置;
第5A至5D圖繪示根據一實施例的半導體裝置之製造方法;
第6A及6B圖各繪示根據一實施例的顯示裝置之區塊圖;
第7A及7B圖繪示根據一實施例的信號線驅動器電路之結構;
第8A至8C圖為繪示位移暫存器的結構之電路圖;
第9A圖為位移暫存器的電路圖且第9B圖為該位移暫存器的時序圖;
第10A至10C圖繪示根據一實施例的半導體裝置;
第11圖繪示根據一實施例的半導體裝置;
第12圖繪示根據一實施例的半導體裝置;
第13圖繪示根據一實施例的半導體裝置;
第14A至14C圖各繪示根據一實施例的半導體裝置;
第15A及15B圖繪示根據一實施例的半導體裝置;
第16A及16B圖各繪示電子紙之應用的實例;
第17圖繪示電子書讀取器之實例的外部圖;
第18A圖為電視裝置之實例的外部圖且第18B圖為數位相框之實例的外部圖;
第19A及19B圖各為娛樂機之實例的外部圖;以及
第20A及20B圖各為行動電話之實例的外部圖。
101...靶材
104...墊板
110...陰極部
120...密封部
130...處理室
132...絕緣體
134...屏障
140...溫度調整機制
142...加熱媒介
150...基板
160...台子
170...輪緣

Claims (14)

  1. 一種製造氧化物半導體元件之方法,包含下列步驟:藉由使用在一室中之濺鍍靶材於一基板上方形成氧化物半導體層,其中該濺鍍靶材之填充率大於或等於90%,及其中於形成該氧化物半導體層之步驟前藉由在該室中之一加熱器來加熱該濺鍍靶材,以致該濺鍍靶材中所含之氫及碳被移除。
  2. 如申請專利範圍第1項所述的製造氧化物半導體元件之方法,其中該濺鍍靶材的溫度高於或等於100℃且低於或等於600℃。
  3. 如申請專利範圍第1項所述的製造氧化物半導體元件之方法,進一步包含下列步驟:形成相鄰該氧化物半導體層之一閘極絕緣膜;形成相鄰該氧化物半導體層且具有該閘極絕緣膜夾置其間的一閘極電極;以及形成與該氧化物半導體層接觸之一源極電極和一汲極電極。
  4. 如申請專利範圍第1項所述的製造氧化物半導體元件之方法,進一步包含下列步驟:移除留在該室中之濕氣;以及在移除留在該室中之該濕氣之後,引進用於形成該氧化物半導體層之濺鍍氣體, 其中從該濺鍍氣體移除氫及濕氣。
  5. 如申請專利範圍第4項所述的製造氧化物半導體元件之方法,其中藉由使用一低溫泵之抽空來移除留在該室中之該濕氣。
  6. 如申請專利範圍第1項所述的製造氧化物半導體元件之方法,進一步包含下列步驟:在形成該氧化物半導體層時加熱該基板;在形成該氧化物半導體層之後,輸送該基板至一處理室;以及藉由在該處理室中之氮氣體或稀有氣體來冷卻該基板。
  7. 如申請專利範圍第6項所述的製造氧化物半導體元件之方法,其中在形成該氧化物半導體層時該基板的溫度高於或等於100℃且低於或等於400℃。
  8. 如申請專利範圍第1項所述的製造氧化物半導體元件之方法,其中該濺鍍靶材包含一金屬氧化物作為其主要成份,其具有大於或等於2eV及小於或等於4.5eV之能隙。
  9. 如申請專利範圍第1項所述的製造氧化物半導體元件之方法,其中該濺鍍靶材為包含銦、鎵、及鋅之一金屬氧化物。
  10. 一種製造氧化物半導體元件之方法,包含下列步驟:在一基板上方形成一閘極電極; 在該閘極電極上方形成一閘極絕緣膜;在該閘極電極上方形成具有該閘極絕緣膜夾置其間的氧化物半導體層;形成與該氧化物半導體層接觸之一源極電極和一汲極電極,使該源極電極和該汲極電極的端部與該閘極電極重疊;以及形成覆蓋該氧化物半導體層在該源極電極和該汲極電極之間的氧化物絕緣膜,其中將該基板保持在維持在減壓狀態中的一室之中,其中移除留在該室中之濕氣且引進從其移除氫及濕氣的濺鍍氣體,以及其中藉由使用在一室中之濺鍍靶材以形成該氧化物半導體層,其中該濺鍍靶材之填充率大於或等於90%,及其中於形成該氧化物半導體層之步驟前藉由在該室中之一加熱器來加熱該濺鍍靶材,以致該濺鍍靶材中所含之氫及碳被移除。
  11. 如申請專利範圍第10項所述的製造氧化物半導體元件之方法,其中藉由使用一低溫泵之抽空來移除該殘留的濕氣。
  12. 如申請專利範圍第10項所述的製造氧化物半導體元件之方法,其中該濺鍍靶材包含金屬氧化物作為其主要成份,其具有大於或等於2eV及小於或等於4.5eV之能隙。
  13. 如申請專利範圍第10項所述的製造氧化物半導體元件之方法,其中該濺鍍靶材為包含銦、鎵、及鋅之一金屬氧化物。
  14. 如申請專利範圍第10項所述的製造氧化物半導體元件之方法,其中於形成該氧化物半導體層之步驟期間將該濺鍍靶材加熱至高於或等於室溫且低於或等於600℃。
TW099137624A 2009-11-06 2010-11-02 半導體元件及半導體裝置之製造方法及沉積設備 TWI521606B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009255217 2009-11-06

Publications (2)

Publication Number Publication Date
TW201135849A TW201135849A (en) 2011-10-16
TWI521606B true TWI521606B (zh) 2016-02-11

Family

ID=43970005

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137624A TWI521606B (zh) 2009-11-06 2010-11-02 半導體元件及半導體裝置之製造方法及沉積設備

Country Status (5)

Country Link
US (1) US8709864B2 (zh)
JP (1) JP2011119720A (zh)
KR (1) KR20120093952A (zh)
TW (1) TWI521606B (zh)
WO (1) WO2011055769A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2449595B1 (en) * 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
WO2011043163A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
CN104395991B (zh) * 2012-06-29 2017-06-20 株式会社半导体能源研究所 半导体装置
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102052075B1 (ko) 2013-03-28 2020-01-09 삼성디스플레이 주식회사 증착 장치, 이를 이용한 박막 형성 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP6106501B2 (ja) * 2013-04-12 2017-04-05 東京エレクトロン株式会社 収納容器内の雰囲気管理方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat
JP7038614B2 (ja) * 2018-06-27 2022-03-18 東京エレクトロン株式会社 基板処理方法
JP7213787B2 (ja) * 2018-12-18 2023-01-27 芝浦メカトロニクス株式会社 成膜装置
CN114973987A (zh) * 2022-06-16 2022-08-30 Tcl华星光电技术有限公司 拼接显示装置

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297189A (en) * 1980-06-27 1981-10-27 Rockwell International Corporation Deposition of ordered crystalline films
JPH0751745B2 (ja) * 1988-08-11 1995-06-05 日本真空技術株式会社 透明導電膜の製造方法
JPH0774436B2 (ja) * 1990-09-20 1995-08-09 富士通株式会社 薄膜形成方法
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JPH0551734A (ja) * 1991-08-27 1993-03-02 Mitsubishi Electric Corp スパツタ装置
US5747427A (en) * 1991-11-15 1998-05-05 Hokkaido Electric Power Co., Inc. Process for forming a semiconductive thin film containing a junction
JP3281646B2 (ja) * 1992-06-12 2002-05-13 三井金属鉱業株式会社 透明導電膜の製造方法
JPH0726372A (ja) * 1993-07-09 1995-01-27 Asahi Glass Co Ltd 回転カソードターゲットとその製法及び該ターゲットにより成膜される膜
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP2787979B2 (ja) * 1995-12-18 1998-08-20 忠弘 大見 超高純度ガスの供給方法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1046331A (ja) * 1996-07-30 1998-02-17 Anelva Corp スパッタ成膜法およびスパッタ装置
JPH1110780A (ja) * 1997-06-19 1999-01-19 Mitsui Chem Inc 透明導電性積層体
WO1999044220A1 (en) * 1998-02-25 1999-09-02 Applied Materials, Inc. Cooling system with antifreeze for cooling magnetron for process chamber of processing system
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003138374A (ja) * 2001-11-01 2003-05-14 Hitachi High-Technologies Corp スパッタ装置及びスパッタ方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7211461B2 (en) * 2003-02-14 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7141489B2 (en) * 2003-05-20 2006-11-28 Burgener Ii Robert H Fabrication of p-type group II-VI semiconductors
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101228160B1 (ko) * 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 a-IGZO 산화물 박막의 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
TW201135849A (en) 2011-10-16
WO2011055769A1 (en) 2011-05-12
KR20120093952A (ko) 2012-08-23
JP2011119720A (ja) 2011-06-16
US20110111558A1 (en) 2011-05-12
US8709864B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
TWI521606B (zh) 半導體元件及半導體裝置之製造方法及沉積設備
JP7490850B2 (ja) 表示装置
US10181481B2 (en) Display device
TWI478356B (zh) 半導體裝置及其製造方法
TWI538146B (zh) 顯示裝置及其製造方法
TWI455313B (zh) 半導體裝置
US9171640B2 (en) Shift register and display device
JP6585780B2 (ja) 発光表示装置
TW202112070A (zh) 脈衝輸出電路、移位暫存器及顯示裝置
JP5587592B2 (ja) 半導体装置
JP2010141304A (ja) 半導体装置及びその作製方法