TWI516890B - 低壓降（ｌｄｏ）調節器及包含低壓降調節器之半導體裝置 - Google Patents

低壓降（ｌｄｏ）調節器及包含低壓降調節器之半導體裝置 Download PDF

Info

Publication number
TWI516890B
TWI516890B TW099107685A TW99107685A TWI516890B TW I516890 B TWI516890 B TW I516890B TW 099107685 A TW099107685 A TW 099107685A TW 99107685 A TW99107685 A TW 99107685A TW I516890 B TWI516890 B TW I516890B
Authority
TW
Taiwan
Prior art keywords
voltage
load
regulator
output
supply voltage
Prior art date
Application number
TW099107685A
Other languages
English (en)
Other versions
TW201040685A (en
Inventor
金光鎬
鄭桭赫
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201040685A publication Critical patent/TW201040685A/zh
Application granted granted Critical
Publication of TWI516890B publication Critical patent/TWI516890B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

低壓降(LDO)調節器及包含低壓降調節器之半導體裝置
本發明係關於一種半導體，且更特定言之，係關於一種防止發生過沖電壓及湧入電流之低壓降(LDO)調節器及一種包含該LDO調節器之半導體裝置。
本申請案主張2009年4月7日在韓國智慧財產局申請之韓國專利申請案第10-2009-0029881號之權利，該申請案之揭示內容以引用之方式全部併入本文中。
低壓降(LDO)調節器調節對應於輸入通用串列匯流排(USB)或電池之電壓的電壓，且供應對負載供電所需的電流。
本發明提供一種防止過沖電壓、湧入電流、負載故障及損壞之低壓降(LDO)調節器及一種包含該LDO調節器之半導體裝置。
在一態樣中，一低壓降(LDO)調節器調節一電源電壓並將經調節之電源電壓施加至一負載，該LDO調節器包含：一連接至該負載之輸出節點；一用於將一電源電壓施加至該輸出節點之通路電晶體；及一控制器，其藉由使一調節器啟用信號延遲一第一延遲時間來產生一啟用該負載之負載啟用信號，且在接收到該調節器啟用信號後增大該通路電晶體之一閘極電壓，藉此減小一流過該通路電晶體之電流。
在一實施例中，該LDO調節器進一步包含一誤差放大器，該誤差放大器輸出一控制該通路電晶體之閘控的第一閘控信號，該第一閘控信號之電壓對應於一參考電壓與一反饋電壓之間的差，該反饋電壓對應於該輸出節點之電壓。
在另一實施例中，該電源電壓係通用串列匯流排(USB)或電池之電壓。
在另一實施例中，該控制器包含：一緩衝該調節器啟用信號之緩衝器；一使該緩衝器之一輸出延遲該第一延遲時間之延遲單元；一使該延遲單元之一輸出反相之反相器；一邏輯交集執行單元，其對於該緩衝器之該輸出及該反相器之一輸出執行一邏輯交集運算，且輸出一第二閘控信號，該第二閘控信號使該通路電晶體之該閘極電壓增大至對應於該電源電壓之一電壓；及一反及(Sheffer stroke)執行單元，其對於該緩衝器之該輸出及該延遲單元之該輸出執行一反及運算，且輸出該負載啟用信號。
在另一實施例中，該LDO調節器進一步包含：一PMOS二極體，其有一端子連接至該電源電壓；及一PMOS電晶體，其有一端子連接至該PMOS二極體之另一端子且另一端子連接至該通路電晶體之閘極，該PMOS電晶體由該第二閘控信號啟動，且該PMOS電晶體將對應於該電源電壓之該電壓施加至該電晶體之該閘極電壓。
在另一實施例中，該半導體裝置包含該LDO調節器。
在另一態樣中，一低壓降(LDO)調節器調節一電源電壓 並將經調節之電源電壓施加至一負載，該LDO調節器包含：一連接至該負載之輸出節點；一用於將一電源電壓施加至該輸出節點之通路電晶體；及一控制器，其藉由使一調節器啟用信號延遲一第一延遲時間來產生一負載啟用信號，且啟用該負載。
在另一實施例中，該控制器包含：一緩衝該調節器啟用信號之緩衝器；一使該緩衝器之一輸出延遲該第一延遲時間之延遲單元；及一薛佛衝程執行單元，其對於該緩衝器之該輸出及該延遲單元之一輸出執行反及運算，且輸出該負載啟用信號。
在另一態樣中，一低壓降(LDO)調節器調節一電源電壓並將經調節之電源電壓施加至一負載，該LDO調節器包含：一連接至該負載之輸出節點；一用於將該電源電壓施加至該輸出節點之通路電晶體；及一控制器，其在接收到一調節器啟用信號後藉由增大該通路電晶體之一閘極電壓來減小一流過該通路電晶體之電流。
在一實施例中，該控制器包含：一緩衝該調節器啟用信號之緩衝器；一使該緩衝器之一輸出延遲該第一延遲時間之延遲單元；一使該延遲單元之一輸出反相之反相器；及一邏輯交集執行單元，其對於該緩衝器之該輸出及該反相器之一輸出執行邏輯交集運算，且輸出一第二閘控信號，該第二閘控信號使該通路電晶體之該閘極電壓增大至對應於該電源電壓之一電壓，其中該LDO調節器進一步包含：一PMOS二極體，其有一端子連接至該電源電壓；及一 PMOS電晶體，其有一端子連接至該PMOS二極體之另一端子且另一端子連接至該通路電晶體之一閘極，該PMOS電晶體由該第二閘控信號啟動，且該PMOS電晶體將對應於該電源電壓之該電壓施加至該電晶體之該閘極電壓。
結合隨附圖式，可自以下實施方式更清楚地理解本發明之例示性實施例。
參考用於說明本發明之較佳實施例之所附圖式，以獲得對本發明、其優點及實施本發明所實現之目標的充分理解。
現將參看展示本發明之例示性實施例之隨附圖式更全面地描述本發明。圖式中相同的參考數字表示相同的元件。
圖1為根據一例示性實施例之低壓降(LDO)調節器100之方塊電路圖。
參看圖1，LDO調節器100回應於一調節器啟用信號XREN而將一電源電壓VDD施加至一連接至一輸出節點OUTN之負載200。就此而言，該電源電壓VDD可為一通用串列匯流排(USB)所需之電壓或一電池之電壓。
LDO調節器100可包括一通路電晶體PASSTr，其有一端子連接至電源電壓VDD且另一端子連接至輸出節點OUTN，以便將電源電壓VDD供應至輸出節點OUTN。在一實施例中，該通路電晶體PASSTr可包含PMOS電晶體。在通路電晶體PASSTr接通的情況下，連接至通路電晶體PASSTr之一端子的電源電壓VDD被施加至連接至通路電晶 體PASSTr之另一端子的輸出節點OUTN。
LDO調節器100包括一電容器CAP，其與負載200並聯地連接至輸出節點OUTN，以便防止否則可能會發生在輸出節點OUTN處的電壓漣波。在通路電晶體PASSTr接通的情況下，連接至通路電晶體PASSTr之第一端子的電源電壓VDD被施加至連接至通路電晶體PASSTr之另一端子的輸出節點OUTN，且電容器CAP進而被充電。
電容器CAP之電容可具有一對應於將由LDO調節器100施加至負載200的一目標電壓VTARG之電壓位準的值。
在電容器CAP被充電且輸出節點OUTN具有目標電壓VTARG之電壓位準的情況下，輸出節點OUTN之電壓作為目標電壓VTARG被施加至負載200。就此而言，可將一按預定量分配輸出節點OUTN之電壓的電阻器陣列RARY連接至輸出節點OUTN，以便監控輸出節點OUTN之電壓位準。
一誤差放大器120產生一第一閘控信號XGAT1，該第一閘控信號XGAT1對應於一參考電壓VREF與由電阻器陣列RARY反饋之一反饋電壓VFEDB之間的差。就此而言，在由電阻器陣列RARY按預定量分配時，參考電壓VREF之值可與目標電壓VTARG之電壓相同。
以此方式，誤差放大器120控制通路電晶體PASSTr之閘控，以使得第一閘控信號XGAT1使對應於目標電壓VTARG之反饋電壓VFEDB與參考電壓VREF相同。
就此而言，第一閘控信號XGAT1具有對應於參考電壓 VREF與反饋電壓VFEDB之間的差之一電壓位準。因此，可將閘極電壓設為相當低，以便藉由使用對應於參考電壓VREF與反饋電壓VFEDB之間的差之第一閘控信號XGAT1來閘控該通路電晶體PASSTr。
然而，因為誤差放大器120之操作頻寬在LDO調節器100之初始啟用階段期間並非無限的，所以，儘管參考電壓VREF與反饋電壓VFEDB可能彼此相同或者大體上相同，但通路電晶體PASSTr在對應於誤差放大器120之操作頻寬之一段時間期間可保持處於接通狀態。
因此，產生湧入電流，其迅速對電容器CAP充電。經充電之電容器CAP迅速增大輸出節點OUTN之電壓，且進而可能將過沖電壓施加至負載200。如上所述，過沖電壓至負載200之此施加可能又會造成負載200之故障及損壞。
為防止此等限制，可為LDO調節器提供一具有特別大之操作頻寬之誤差放大器120，特別大之操作頻寬會增加誤差放大器120之速度。然而，在此情況下，誤差放大器120之電流消耗將增加。詳言之，因為行動應用之電流消耗係關鍵的考慮因素，所以此方案對行動應用而言並非有效的解決方案。
為解決上述限制，該LDO調節器100包括一控制器140，其在輸出節點OUTN之電壓達到目標電壓VTARG後啟用負載200。
圖2為控制器140之電路圖。
參看圖2，控制器140包括：一緩衝該調節器啟用信號 XREN之緩衝器141；一使該緩衝器141之一輸出延遲一第一延遲時間之延遲單元142；及一邏輯交集執行單元143，其對於該緩衝器141之該輸出及該延遲單元142之一輸出執行邏輯交集運算，且輸出一控制該負載200之啟用的負載啟用信號XLEN。
該負載啟用信號XLEN可為藉由延遲該調節器啟用信號XREN而獲得之信號。就此而言，控制器140可包括一或多個延遲單元142。
控制器140進一步包括：一使該延遲單元142之輸出反相之反相器144；及一薛佛衝程執行單元145，其對於該緩衝器141之該輸出及該反相器144之一輸出執行反及運算，且輸出一控制通路電晶體PASSTr之閘控的第二閘控信號XGAT2。
參看圖1，LDO調節器100進一步包括一PMOS電晶體PTr，其由第二閘控信號XGAT2閘控，且其有一端子連接至通路電晶體PASSTr之一閘極且另一端連接至一PMOS二極體PDIO之一端子。PMOS二極體PDIO之另一端子可連接至電源電壓VDD。PMOS電晶體PTr由第二閘控信號XGAT2閘控，且在第二閘控信號XGAT2處於邏輯低狀態L時為作用中的，並將一閘極電壓施加至通路電晶體PASSTr。
圖3為控制器140之操作之時序圖。現將參看圖1至3來描述控制器140之操作。
在第一時間T1，此時調節器啟用信號XREN自邏輯低狀態L轉變至邏輯高狀態H，第二閘控信號XGAT2自邏輯高 狀態H轉變至邏輯低狀態L。PMOS電晶體PTr及PMOS二極體PDIO由處於邏輯低狀態L之第二閘控信號XGAT2接通，以使得通路電晶體PASSTr之閘極電壓的電壓位準保持更接近電源電壓VDD的電壓位準。
因此，因為通路電晶體PASSTr之源極-閘極電壓相當低，所以，根據通路電晶體PASSTr之極低電流ltr，電容器CAP被充電。就此而言，薛佛衝程執行單元145對於第二時間T2之前的處於邏輯高狀態H之調節器啟用信號XREN與經延遲反相之調節器啟用信號B執行反及運算，以使得第二閘控信號XGAT2保持處於邏輯低狀態L，該第二時間T2經過了延遲單元142產生之第一延遲時間Tdelay。
因此，在第一時間T1與第二時間T2之間對電容器CAP充電。若輸出節點OUTN之電壓隨著電容器CAP被充電而達到目標電壓VTARG，則參考電壓VREF與反饋電壓VFEDB彼此相同，因此切斷通路電晶體PASSTr。亦即，將輸出節點OUTN設置成具有目標電壓VTARG。在一實施例中，可將第一延遲時間Tdelay設為大於輸出節點OUTN之電壓達到目標電壓VTARG所需的時間。
第二時間T2(其在第一延遲時間Tdelay之後過去)，經延遲之調節器啟用信號A自邏輯低狀態L轉變至邏輯高狀態H。因為反相器144使經延遲之調節器啟用信號A反相，所以薛佛衝程執行單元輸出處於邏輯高狀態H之第二閘控信號XGAT2。亦即，第二閘控信號XGAT2在第二時間T2段之後被置於邏輯高狀態H。
PMOS電晶體PTr及PMOS電晶體PDIO由處於邏輯高狀態H之第二閘控信號XGAT2切斷。因而，在第二時間T2之後，第一閘控信號XGAT1控制通路電晶體PASSTr之閘控。在一實施例中，作為誤差放大器120之輸出之第一閘控信號XGAT1以上述方式控制通路電晶體PASSTr之閘控。
在第二時間T2，對於處於邏輯高狀態H之調節器啟用信號XREN與經延遲之調節器啟用信號A執行及(AND)運算的邏輯交集執行單元143輸出處於邏輯高狀態H之負載啟用信號XLEN。因而，啟用負載200，且因為輸出節點OUTN在第二時間T2具有目標電壓VTARG，所以目標電壓VTARG被施加至負載200。
在調節器啟用信號XREN在第三時間T3被停用而處於邏輯低狀態L以前，誤差放大器120如上所述根據目標電壓VTARG與對應於電容器CAP之電壓的輸出節點OUTN之電壓位準之間的差來控制通路電晶體PASSTr之閘控。因而，反覆接通/切斷通路電晶體PASSTr，以使得輸出節點OUTN之電壓維持於目標電壓VTARG。
LDO調節器100藉由在初始啟用階段設立通路電晶體PASSTr之大的閘極電壓來減少供應給輸出節點OUTN之電流的量，進而防止過沖電壓及湧入電流，且因此防止負載200之故障及損壞。
圖4為根據一例示性實施例之包括LDO調節器100之半導體裝置400的圖。
參看圖4，半導體裝置400藉由利用LDO調節器100來調 節施加至半導體裝置400的USB之電壓或電池之電壓，且可使用經調節之電壓作為半導體裝置400之操作電壓。就此而言，半導體裝置400可為行動裝置，諸如行動電話、PDA、PMP及其類似者。
儘管本文已參看本發明之例示性實施例特定展示並描述本發明，但應理解，在不背離本發明之精神及範疇的情況下，可作形式及細節上的各種改動。
100‧‧‧LDO調節器
120‧‧‧誤差放大器
140‧‧‧控制器
141‧‧‧緩衝器
142‧‧‧延遲單元
143‧‧‧邏輯交集執行單元
144‧‧‧反相器
145‧‧‧薛佛衝程執行單元
200‧‧‧負載
400‧‧‧半導體裝置
圖1為根據一例示性實施例之低壓降(LDO)調節器之方塊電路圖；圖2為圖1之控制器之電路圖；圖3為圖2之控制器之操作之時序圖；及圖4為根據一例示性實施例之包括圖1之LDO調節器的半導體裝置之圖。
100‧‧‧LDO調節器
120‧‧‧誤差放大器
140‧‧‧控制器
200‧‧‧負載

Claims (19)

  1. 一種低壓降(LDO)調節器，其調節一電源電壓並將該經調節之電源電壓施加至一負載，該LDO調節器包含：一連接至該負載之輸出節點；一用於將該電源電壓施加至該輸出節點之通路電晶體；及一控制器，其藉由使一調節器啟用信號延遲一第一延遲時間來產生一啟用該負載之負載啟用信號，並將該負載啟用信號輸出至該負載，且在該控制器接收到該調節器啟用信號後，該控制器增大該通路電晶體之一閘極電壓，藉此減小一流過該通路電晶體之電流。
  2. 如請求項1之LDO調節器，其進一步包含一誤差放大器，該誤差放大器輸出一控制該通路電晶體之閘控的第一閘控信號，該第一閘控信號之一電壓對應於一參考電壓與一反饋電壓之間的一差，該反饋電壓對應於該輸出節點之一電壓。
  3. 如請求項1之LDO調節器，其中該電源電壓係一通用串列匯流排(USB)之一電壓。
  4. 如請求項1之LDO調節器，其中該電源電壓係一電池之一電壓。
  5. 如請求項1之LDO調節器，其中該控制器包含：一緩衝該調節器啟用信號之緩衝器；一使該緩衝器之一輸出延遲該第一延遲時間之延遲單元； 一使該延遲單元之一輸出反相之反相器；一薛佛衝程(Sheffer stroke)執行單元，其對於該緩衝器之該輸出及該反相器之一輸出執行一薛佛衝程運算，且輸出一第二閘控信號，該第二閘控信號使該通路電晶體之該閘極電壓增大至對應於該電源電壓之一電壓；及一邏輯交集執行單元，其對於該緩衝器之該輸出及該延遲單元之該輸出執行一邏輯交集運算，且輸出該負載啟用信號。
  6. 如請求項5之LDO調節器，其進一步包含：一PMOS二極體，其有一端子連接至該電源電壓；及一PMOS電晶體，其有一端子連接至該PMOS二極體之另一端子且具有另一端子連接至該通路電晶體之閘極，該PMOS電晶體由該第二閘控信號啟動，且該PMOS電晶體將對應於該電源電壓之該電壓施加至該通路電晶體之該閘極電壓。
  7. 一種低壓降(LDO)調節器，其調節一電源電壓並將該經調節之電源電壓施加至一負載，該LDO調節器包含：一連接至該負載之輸出節點；一用於將該電源電壓施加至該輸出節點之通路電晶體；及一控制器，其藉由使一調節器啟用信號延遲一第一延遲時間來產生一負載啟用信號，且將該負載啟用信號輸出至該負載以啟用該負載。
  8. 如請求項7之LDO調節器，其中該控制器包含： 一緩衝該調節器啟用信號之緩衝器；一使該緩衝器之一輸出延遲該第一延遲時間之延遲單元；及一邏輯交集執行單元，其對於該緩衝器之該輸出及該延遲單元之一輸出執行一邏輯交集運算，且輸出該負載啟用信號。
  9. 一種低壓降(LDO)調節器，其調節一電源電壓並將該經調節之電源電壓施加至一負載，該LDO調節器包含：一連接至該負載之輸出節點；一用於將該電源電壓施加至該輸出節點之通路電晶體；及一控制器，其在接收到一調節器啟用信號後藉由增大該通路電晶體之一閘極電壓來減小一流過該通路電晶體之電流，其中該控制器包含：一緩衝該調節器啟用信號之緩衝器；一使該緩衝器之一輸出延遲該第一延遲時間之延遲單元；一使該延遲單元之一輸出反相之反相器；及一薛佛衝程執行單元，其對於該緩衝器之該輸出及該反相器之一輸出執行一薛佛衝程運算，且輸出一第二閘控信號，該第二閘控信號使該通路電晶體之該閘極電壓增大至對應於該電源電壓之電壓，及其中該LDO調節器進一步包含： 一PMOS二極體，其有一端子連接至該電源電壓；及一PMOS電晶體，其有一端子連接至該PMOS二極體之另一端子且具有另一端子連接至該通路電晶體之一閘極，該PMOS電晶體由該第二閘控信號啟動，且該PMOS電晶體將對應於該電源電壓之該電壓施加至該通路電晶體之該閘極電壓。
  10. 一種包含一低壓降(LDO)調節器之半導體裝置，該LDO調節器調節一電源電壓並將該經調節之電源電壓施加至一負載，該LDO調節器包含：一連接至該負載之輸出節點；一用於將該電源電壓施加至該輸出節點之通路電晶體；及一控制器，其藉由使一調節器啟用信號延遲一第一延遲時間來產生一啟用該負載之負載啟用信號，並將該負載啟用信號輸出至該負載，且該控制器在接收到該調節器啟用信號後該控制器增大該通路電晶體之一閘極電壓，藉此減小一流過該通路電晶體之電流。
  11. 如請求項10之半導體裝置，其中該LDO調節器進一步包含一誤差放大器，該誤差放大器輸出一控制該通路電晶體之閘控的第一閘控信號，該第一閘控信號之一電壓對應於一參考電壓與一反饋電壓之間的一差，該反饋電壓對應於該輸出節點之一電壓。
  12. 如請求項10之半導體裝置，其中該電源電壓係一通用串列匯流排(USB)之一電壓。
  13. 如請求項10之半導體裝置，其中該電源電壓係一電池之一電壓。
  14. 如請求項10之半導體裝置，其中該控制器包含：一緩衝該調節器啟用信號之緩衝器；一使該緩衝器之一輸出延遲該第一延遲時間之延遲單元；一使該延遲單元之一輸出反相之反相器；一薛佛衝程執行單元，其對於該緩衝器之該輸出及該反相器之一輸出執行一薛佛衝程運算，且輸出一第二閘控信號，該第二閘控信號使該通路電晶體之該閘極電壓增大至對應於該電源電壓之該電壓；及一邏輯交集執行單元，其對於該緩衝器之該輸出及該延遲單元之該輸出執行一邏輯交集運算，且輸出該負載啟用信號。
  15. 如請求項14之半導體裝置，其中該控制器包含：一PMOS二極體，其有一端子連接至該電源電壓；及一PMOS電晶體，其有一端子連接至該PMOS二極體之另一端子且具有另一端子連接至該通路電晶體之閘極，該PMOS電晶體由該第二閘控信號啟動，且該PMOS電晶體將對應於該電源電壓之該電壓施加至該通路電晶體之該閘極電壓。
  16. 如請求項15之半導體裝置，其中該控制器進一步包含一電容器，該電容器與該負載並聯地連接至該輸出節點。
  17. 如請求項16之半導體裝置，其中該電容器具有一對應於 一目標電壓之一電壓位準的值，該目標電壓被施加至該負載。
  18. 如請求項17之半導體裝置，當該電容器被充電且該輸出節點具有該目標電壓之該電壓位準時，該輸出節點之該電壓作為該目標電壓被施加至該負載。
  19. 如請求項10之半導體裝置，其係一行動裝置。
TW099107685A 2009-04-07 2010-03-16 低壓降（ｌｄｏ）調節器及包含低壓降調節器之半導體裝置 TWI516890B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090029881A KR101620345B1 (ko) 2009-04-07 2009-04-07 Ｌｄｏ 레귤레이터 및 이를 구비하는 반도체 장치

Publications (2)

Publication Number Publication Date
TW201040685A TW201040685A (en) 2010-11-16
TWI516890B true TWI516890B (zh) 2016-01-11

Family

ID=42825644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099107685A TWI516890B (zh) 2009-04-07 2010-03-16 低壓降（ｌｄｏ）調節器及包含低壓降調節器之半導體裝置

Country Status (3)

Country Link
US (1) US8536845B2 (zh)
KR (1) KR101620345B1 (zh)
TW (1) TWI516890B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140032938A1 (en) * 2012-07-27 2014-01-30 Texas Instruments Incorporated Power Management
KR101382721B1 (ko) * 2012-09-28 2014-04-08 한양대학교 산학협력단 출력전압 감지회로를 가지는 저 드롭 아웃 전압 레귤레이터
EP2778823B1 (en) * 2013-03-15 2018-10-10 Dialog Semiconductor GmbH Method to limit the inrush current in large output capacitance LDOs
CN104765401B (zh) * 2015-03-27 2017-08-22 西安紫光国芯半导体有限公司 一种利用负载变化信号调节功率器件的装置
KR20160118026A (ko) 2015-04-01 2016-10-11 에스케이하이닉스 주식회사 내부전압 생성회로
CN104898754B (zh) * 2015-05-15 2017-01-04 合肥格易集成电路有限公司 一种低压差线性稳压器
CN104881072B (zh) * 2015-05-22 2016-05-11 无锡中感微电子股份有限公司 低压差电压调节器及供电系统
KR102365143B1 (ko) 2015-09-22 2022-02-18 삼성전자주식회사 멀티-파워와 게인-부스팅 기술을 이용하는 전압 레귤레이터와 이를 포함하는 모바일 장치들
US9625926B1 (en) 2015-11-18 2017-04-18 Qualcomm Incorporated Multiple input regulator circuit
KR102398570B1 (ko) * 2017-12-14 2022-05-17 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN109450417B (zh) * 2018-09-26 2022-11-18 深圳芯智汇科技有限公司 一种用于ldo的启动过冲抑制电路
KR20200114864A (ko) 2019-03-29 2020-10-07 삼성전자주식회사 복수의 ldo 레귤레이터들을 포함하는 레귤레이팅 회로 및 이의 동작 방법
US11262778B2 (en) 2019-06-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Reference voltage generation
KR20210011706A (ko) * 2019-07-23 2021-02-02 매그나칩 반도체 유한회사 저전압 강하 레귤레이터 및 그 구동방법
CN114460994A (zh) * 2020-11-09 2022-05-10 扬智科技股份有限公司 电压调整器
KR102444126B1 (ko) 2021-06-17 2022-09-15 단국대학교 산학협력단 슈퍼 버퍼 구조를 이용한 ldo 레귤레이터
CN116301167B (zh) * 2023-05-17 2023-07-25 此芯科技(上海)有限公司 一种低压差线性稳压器及片上系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125622B2 (ja) * 1995-05-16 2001-01-22 富士電機株式会社 半導体装置
US6414537B1 (en) * 2000-09-12 2002-07-02 National Semiconductor Corporation Voltage reference circuit with fast disable
US6617833B1 (en) * 2002-04-01 2003-09-09 Texas Instruments Incorporated Self-initialized soft start for Miller compensated regulators
KR100449558B1 (ko) 2002-05-16 2004-09-22 주식회사 하이닉스반도체 차지 펌프 회로
JP2004252891A (ja) * 2003-02-21 2004-09-09 Mitsumi Electric Co Ltd レギュレータ回路
KR100643913B1 (ko) 2004-11-03 2006-11-10 매그나칩 반도체 유한회사 출력 버퍼
US7285942B2 (en) 2005-03-07 2007-10-23 Tsz Yin Man Single-transistor-control low-dropout regulator
US7502719B2 (en) 2007-01-25 2009-03-10 Monolithic Power Systems, Inc. Method and apparatus for overshoot and undershoot errors correction in analog low dropout regulators
US7498780B2 (en) * 2007-04-24 2009-03-03 Mediatek Inc. Linear voltage regulating circuit with undershoot minimization and method thereof
US7855535B2 (en) * 2007-09-19 2010-12-21 Texas Instruments Incorporated Inrush current control
US8169202B2 (en) * 2009-02-25 2012-05-01 Mediatek Inc. Low dropout regulators

Also Published As

Publication number Publication date
KR101620345B1 (ko) 2016-05-12
US20100253299A1 (en) 2010-10-07
US8536845B2 (en) 2013-09-17
TW201040685A (en) 2010-11-16
KR20100111446A (ko) 2010-10-15

Similar Documents

Publication Publication Date Title
TWI516890B (zh) 低壓降（ｌｄｏ）調節器及包含低壓降調節器之半導體裝置
TWI440273B (zh) 用於保護的疊接輸入-輸出裝置與其使用方法
TWI486739B (zh) 訊號產生電路
US8166331B2 (en) Computer system and operating method thereof
KR100623614B1 (ko) 반도체 기억 소자에서의 내부전원 발생기
CN107924205B (zh) 具有改进的栅极至源极电压调节的可配置高侧nmos栅极控制的方法与装置
US8299831B2 (en) Semiconductor device
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
JP2003051187A (ja) 内部電源電圧発生装置
US9966956B2 (en) Semiconductor integrated circuit device
TWI668562B (zh) 系統晶片
KR100727320B1 (ko) 반도체 장치의 전원공급 회로 및 전원공급 방법
KR102445814B1 (ko) 반도체 장치
US7973526B2 (en) Reference voltage generator having improved setup voltage characteristics and method of controlling the same
US20220317762A1 (en) Cross-Domain Power Control Circuit
JPH08116249A (ja) データ出力バッファ
KR100904426B1 (ko) 내부 전압 생성 회로
JP2001044813A (ja) パワーオンリセット回路
US20160161969A1 (en) Semiconductor device
KR20180047209A (ko) 레퍼런스 선택 회로
US8649237B2 (en) Power-up signal generation circuit
JP6530226B2 (ja) 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法
JP2008152433A (ja) ボルテージレギュレータ
US10958225B2 (en) Amplifier circuit and semiconductor apparatus and semiconductor system employing the same
KR101051794B1 (ko) 멀티 레벨 입/출력 회로, 중간전위 발생 회로 및 전위비교 회로