TWI512988B - 鰭式場效電晶體 - Google Patents
鰭式場效電晶體 Download PDFInfo
- Publication number
- TWI512988B TWI512988B TW101146344A TW101146344A TWI512988B TW I512988 B TWI512988 B TW I512988B TW 101146344 A TW101146344 A TW 101146344A TW 101146344 A TW101146344 A TW 101146344A TW I512988 B TWI512988 B TW I512988B
- Authority
- TW
- Taiwan
- Prior art keywords
- fin
- finfet
- field effect
- effect transistor
- tapered sidewall
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 108
- 238000000034 method Methods 0.000 description 49
- 239000000463 material Substances 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052684 Cerium Inorganic materials 0.000 description 5
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係有關於一種積體電路之製法,且特別是有關於一種具有閘極堆疊(gate stack)結構之鰭式場效電晶體(fin field effect transistor,FinFET)。
當半導體工業因追求高元件密度、高效能及低成本而發展至奈米級技術節點時,在製造與設計方面皆面臨許多挑戰,因而發展了各種三維(three-dimensional,3D)設計,例如鰭式場效電晶體(FinFET)。典型的鰭式場效電晶體(FinFET)是藉由一製程,例如蝕刻並移除基板的矽層之一部份,形成自基板向上延伸的一片薄且垂直的「鰭」(或鰭狀結構)。鰭式場效電晶體(FinFET)的通道(channel)形成於此垂直的鰭狀結構中。提供一閘極位於鰭狀結構之上(例如:閘極包覆此鰭狀結構)。使閘極位於通道的兩側,可使閘極從兩側控制通道。此外,位於鰭式場效電晶體(FinFET)的嵌壁式(recessed)源極/汲極(source/drain,S/D)部份中的應變材料(strained materials)可用於提升載子遷移率(carrier mobility),其中該應變材料(strained materials)是利用選擇性地成長矽鍺(silicon germanium)而形成。
然而,將此種結構特徵與製程整合到互補式金屬氧化物半導體(complementary metal-oxide-semiconductor,CMOS)製程仍然是個挑戰。當相鄰的垂直鰭之間的間距降低時,這些問題變得更為明顯。舉例而言,若閘極電極並
未完全包覆鰭式場效電晶體(FinFET)之通道,鰭式場效電晶體並未完全耗盡(depleted),因而增加元件不穩定及/或元件失敗之可能性。
本發明提供一種鰭式場效電晶體(fin field effect transistor,FinFET),包括:一基板,其中該基板包括一第一表面;一絕緣區域覆蓋該第一表面之一部份,其中該絕緣區域之一頂部定義出一第二表面;一鰭(fin)設置於通過該絕緣區域中的一開口到高於該第二表面之一第一高度,其中該鰭之一上部份之底部(base)寬於該上部份之頂部,其中該上部份具有一第一錐形化側壁(first tapered sidewall)與一第三表面;一閘極介電層覆蓋該第一錐形化側壁與該第三表面;以及一導電閘極帶(conductive gate strip)橫越(traversing)於該閘極介電層之上,其中該導電閘極帶沿著該鰭之一縱向(longitudinal direction)具有一第二錐形化側壁。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
依據本發明之實施例,第1圖為一流程圖100,顯示鰭式場效電晶體(FinFET)之閘極堆疊結構的製法。製法100開始於步驟102,在步驟102中,提供基板。製法100接
著進行步驟104,在步驟104中,鰭(fin)形成於基板中,其中鰭之上部份之底部較該上部份之頂部(apex)寬,其中鰭之上部份具有第一錐形化側壁(first tapered sidewall)與頂表面。製法100接著進行步驟106,在步驟106中,形成閘極介電層覆蓋第一錐形化側壁(first tapered sidewall)與頂表面。製法100接著進行步驟108,在步驟108中,導電閘極帶(conductive gate strip)橫越(traversing)於該閘極介電層之上,其中導電閘極帶沿著該鰭之縱向(longitudinal direction)具有第二錐形化側壁(second tapered sidewall)。下文將依據本發明之實施例討論利用第1圖製法所形成之鰭式場效電晶體(FinFET)。
依據本發明之實施例,第2A-8C圖為錐形化閘極堆疊結構230之鰭式場效電晶體(FinFET)200的透視圖、俯視圖、側視圖及剖面圖,其顯示鰭式場效電晶體(FinFET)200在製程之各個階段的狀態。本發明之實施例中所提及的鰭式場效電晶體(FinFET)200歸類於任何具有鰭狀結構且多閘極之電晶體。鰭式場效電晶體(FinFET)200可屬於下列元件的一部份,包括:微處理器(microprocessor)、記憶單元(memory cell)及/或其他積體電路(IC)。需注意的是,在本發明之部分實施例中,實施第1圖中所提及之製法及其操作步驟無法製作完整的鰭式場效電晶體(FinFET)200。可藉由互補式金屬氧化物半導體(CMOS)之技術製程製作完整的鰭式場效電晶體(FinFET)200。因此,能夠了解的是,可以在第1圖中所提及之製法100的實施之前、實施期間及/或實施之後,實施一額外的製程步驟,而且對於某些其他
的製程步驟在本文中將僅會簡單描述。此外,為易於理解本發明之概念,第2A-8C圖為經過簡化的圖式。舉例而言,雖然圖式顯示鰭式場效電晶體(FinFET)200,然而應可了解積體電路可包括一些其他元件,例如:電阻(resistor)、電容(capacitor)、電感(inductor)、保險絲(fuse)等等。
請參照第2A圖與第2B圖以及第1圖中之步驟102,提供一基板202。依據本發明之實施例,第2A圖為具有基板202之鰭式場效電晶體(FinFET)200的透視圖,其顯示鰭式場效電晶體(FinFET)200在製程之某一階段的狀態,而第2B圖為鰭式場效電晶體(FinFET)200的剖面圖,其係沿著第2A圖中a-a線所繪製。在本發明之至少一實施例中,基板202包括結晶矽基板(例如:晶圓)。依照設計需求的不同,基板202可包括各種摻雜區域(例如:p型基板或n型基板)。在本發明之部分實施例中,摻雜區域可摻雜p型摻雜質或n型摻雜質。舉例而言,摻雜區域可摻雜p型摻雜質,例如硼(boron)或二氟化硼(BF2
);或摻雜n型摻雜質,例如磷(phosphorus)或砷(arsenic);及/或摻雜上述摻雜質之組合。可裝配摻雜區域為n型鰭式場效電晶體(FinFET),亦可裝配摻雜區域為p型鰭式場效電晶體(FinFET)。
在本發明之其他部分實施例中,基板202可由其他材料所組成,包括:合適的元素半導體,例如鑽石或鍺(germanium);合適的化合物半導體,例如砷化鎵(gallium arsenide)、碳化矽(silicon carbide)、砷化銦(indium arsenide)、或磷化銦(indium phosphide);合適的合金半導體,例如碳矽鍺合金(silicon germanium carbide)、磷砷化
鎵(gallium arsenic phosphide)或磷銦化鎵(gallium indium phosphide)。此外,基板202可包括磊晶層(epitaxial layer,epilayer),可為了效能提升而受到應變力(strained)及/或可包括絕緣層上覆矽(silicon-on-insulator,SOI)結構。
在本發明之一實施例中,墊層(pad layer)204a罩幕層(mask layer)204b形成於半導體基板202之上。墊層(pad layer)204a為包括氧化矽的薄膜,舉例而言,其中墊層(pad layer)204a可利用熱氧化製程(thermal oxidation process)形成。墊層(pad layer)204a可作為介於半導體基板202與罩幕層(mask layer)204b之間的黏著層。墊層(pad layer)204a亦可作為蝕刻罩幕層(mask layer)204b時的蝕刻停止層。在本發明之至少一實施例中,罩幕層(mask layer)204b由氮化矽所形成,舉例而言,其中罩幕層(mask layer)204b可利用低壓化學氣相沉積(low-pressure chemical vapor deposition,LPCVD)製程或電漿增強化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)製程形成。在後續的光微影(photolithography)製程中,罩幕層(mask layer)204b可作為硬罩幕(hard mask)。形成感光層(photo-sensitive layer)206於罩幕層(mask layer)204b之上,之後對感光層206進行圖案化,藉此在感光層206之中形成開口208。
請參照第3A圖、第3B圖與第3C圖以及第1圖中之步驟104,在感光層206之中形成開口208之後,在基板202之中形成鰭(fin)212,藉以產生如第3A圖、第3B圖與第3C圖所示之結構,其中鰭212之上部份214的底部214b較鰭212之上部份214的頂部214t寬,其中鰭212之上部
份214具有第一錐形化側壁(first tapered sidewall)214w與頂表面214s(如第6A圖、第6B圖所示)。依據本發明之實施例,第3A圖為鰭式場效電晶體(FinFET)200的透視圖,其顯示鰭式場效電晶體(FinFET)200在製程之某一階段的狀態。第3B圖為鰭式場效電晶體(FinFET)200的剖面圖,其係沿著第3A圖中a-a線所繪製,而第3C圖為第3A圖中鰭式場效電晶體(FinFET)200的俯視圖。
蝕刻罩幕層204b與墊層204a穿過開口208,藉以暴露出位於其下方的基板202。接著蝕刻暴露出的基板202,藉以形成具有第一表面202s的溝槽210,其中第一表面202s係為半導體基板202的一部份。介於溝槽210之間的一部份半導體基板202形成半導體鰭212。在本發明所描述之實施例中,半導體鰭212包括上部份214以及下部份216(藉由虛線加以區隔)。在本實施例中,上部份214以及下部份216包括相同的材料,例如矽。
溝槽210是彼此相互平行並且緊密地間隔排列的帶狀物(從鰭式場效電晶體200的上方觀察)。溝槽210各自具有其寬度與深度,並且相鄰之溝槽區藉由間距(spacing)S而隔開。舉例而言,介於溝槽210之間的間距(spacing)S小於約30 nm。在本發明之另一實施例中,溝槽210為連續排列的,並且圍繞半導體鰭212(顯示於第3C圖之中)。之後移除感光層206。接著,實施清潔步驟以移除半導體基板202原有的氧化物。可使用稀釋的氫氟酸(diluted hydrofluoric acid,DHF)進行清潔步驟。
之後可視需要形成襯層氧化物(liner oxide)於溝槽210
之中(未顯示於圖式中)。在本發明之一實施例中,襯層氧化物(liner oxide)為熱氧化物(thermal oxide),其厚度範圍介於約20 Å-500 Å。在本發明之部分實施例中,可利用原處蒸氣成長法(in-situ steam generation,ISSG)或其他類似之方法形成襯層氧化物(liner oxide)。襯層氧化物(liner oxide)的形成發生於溝槽210之各個角落,因此降低其電場,也因而改善所製成之積體電路的效能。
依據本發明之實施例,第4A圖為鰭式場效電晶體(FinFET)200的透視圖,其顯示鰭式場效電晶體(FinFET)200在製程之某一階段的狀態,而第4B圖為鰭式場效電晶體(FinFET)200的剖面圖,其係沿著第4A圖中a-a線所繪製。利用介電材料218填充溝槽210。介電材料218可包括氧化矽,因此在本發明中亦被稱為氧化物218。在本發明之部分實施例中,也可使用其他介電材料,例如氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、摻雜氟之矽酸鹽玻璃(fluoride-doped silicate glass,FSG)或其他低介電常數(low-K)材料。在本發明之一實施例中,可藉由高密度電漿化學氣相沉積製程(high-density-plasma chemical vapor deposition,HDPCVD),使用矽烷(SiH4
)與氧氣(O2
)作為反應前驅物,以形成氧化物218。在本發明之其他實施例中,可藉由次大氣壓化學氣相沉積製程(sub-atmospheric chemical vapor deposition,SACVD)或高深寬比製程(high aspect ratio process,HARP),其中製程氣體可包括四乙氧基矽烷(tetraethylorthosilicate,TEOS)及/或臭氧(O3
),以形成氧化物218。在本發明之其他實施例中,可藉由轉塗佈介
電質製程(spin-on dielectric,SOD)形成氧化物218,其中介電質可包括,例如氫化倍半矽氧烷(hydrogen silsesquioxane,HSQ)或甲基倍半矽氧烷(methyl silsesquioxane,MSQ)。
第4A圖與第4B圖描述經過沉積介電材料218之後的結構。之後實施化學機械研磨(chemical mechanical polish)製程,接著移除罩幕層204b與墊層204a。所產生的結構顯示於第5A圖與第5B圖中。依據本發明之實施例,第5A圖為鰭式場效電晶體(FinFET)200的透視圖,其顯示鰭式場效電晶體(FinFET)200在製程之某一階段的狀態,而第5B圖為鰭式場效電晶體(FinFET)200的剖面圖,其係沿著第5A圖中a-a線所繪製。
位於溝槽210中的氧化物218之殘留部份在下文中將稱為絕緣區域218a。在雙閘極(double-gate)的實施例中,罩幕層204b與墊層204a繼續保留在鰭212的頂部之上(未顯示於圖中)。在三閘極(triple-gate)的實施例中,罩幕層204b由氮化矽所形成,可藉由溼式製程(wet process)利用熱磷酸(H3
PO4
)移除罩幕層204b,同時若墊層204a由氧化矽所形成,可藉由溼式製程(wet process)利用稀釋的氫氟酸(HF)移除墊層204a。在鰭的頂部之上的罩幕層與墊層可保護鰭的頂部免於受到刺激(turn-on),以形成雙閘極。在本發明之部分實施例中,對絕緣區域218a進行凹化(recess)步驟之後,實施移除罩幕層204b與墊層204a的步驟,其中凹化步驟顯示於第6A圖、第6B圖及第6C圖之中。
在本發明之另一實施例中,可使用其他半導體材料取代鰭212之上部份214以提升元件效能。利用絕緣區域218a
作為硬罩幕(hard mask),藉由蝕刻步驟對鰭212之上部份214進行凹化(recess)。接著磊晶成長(epi-grown)不同的材料(例如鍺)以填充凹口部份。在本實施例中,鰭212之上部份214(例如鍺)與鰭212之下部份216(例如矽)包括不同的材料。
如第6A圖、第6B圖及第6C圖所示,移除罩幕層204b與墊層204a之後,藉由蝕刻步驟對絕緣區域218a進行凹化(recess),以產生凹口220。依據本發明之實施例,第6A圖為鰭式場效電晶體(FinFET)200的透視圖,其顯示鰭式場效電晶體(FinFET)200在製程之某一階段的狀態。第6B圖為鰭式場效電晶體(FinFET)200的剖面圖,其係沿著第6A圖中a-a線所繪製,而第6C圖為第6A圖中鰭式場效電晶體(FinFET)200的俯視圖。在本發明之一實施例中,可藉由溼式蝕刻製程(wet process)實施蝕刻步驟,例如,浸泡基板202於氫氟酸(HF)之中。在本發明之另一實施例中,可藉由乾式蝕刻製程(dry process)實施蝕刻步驟,例如,利用三氟甲烷(CHF3
)或三氟化硼(BF3
)作為蝕刻氣體實施乾式蝕刻製程。
絕緣區域殘留部份218b是彼此相互平行並且緊密地間隔排列的帶狀物(從鰭式場效電晶體200的上方觀察)。在本發明之另一實施例中,絕緣區域殘留部份218b為連續排列的,並且圍繞半導體鰭212(顯示於第6C圖之中)。第6C圖為第6A圖中鰭式場效電晶體(FinFET)200的俯視圖。此外,絕緣區域殘留部份218b覆蓋於第一表面202s的一部份之上,其中絕緣區域的頂部表面定義為第二表面218s。
在本實施例中,鰭212穿過位於絕緣區域218b之中的開口突出於第二表面218s之上,此部份具有第一高度H1
,其中鰭212之上部份214的底部214b(以虛線表示)寬於鰭212之上部份214的頂部214t,其中鰭212之上部份214具有第一錐形化側壁(first tapered sidewall)214w與頂表面214s(或定義為第三表面214s)。在本發明之一實施例中,底部214b與第二表面218s共平面,然而,底部214b亦可較第二表面218s高或低。因此,鰭212之上部份214被用於形成鰭式場效電晶體(FinFET)200的通道區域。
在本發明之至少一實施例中,第一錐形化側壁(first tapered sidewall)214w相對於第一表面202s的角度214a為約84°-88°。在本發明之部分實施例中,第一錐形化側壁(first tapered sidewall)214w之最大寬度W2
與第一表面202s之寬度W1
之間的差異為約1.5-5 nm。在本發明之部分實施例中,上部份214突出於第二表面218s之上的第一高度H1
為約20-50 nm。
在本發明之部分實施例中,半導體鰭212尚包括下部份216自底部214b向下延伸至第一表面202s,下部份216具有第二高度H2
。下部份216具有第三錐形化側壁(third tapered sidewall)216w。在本發明之至少一實施例中,第三錐形化側壁(third tapered sidewall)216w相對於第一表面202s的角度214a為約60°-85°。在本發明之部分實施例中,第三錐形化側壁(third tapered sidewall)216w之最大寬度W3
與第一錐形化側壁(first tapered sidewall)214w之最大寬度W2
之間的差異為約3-10 nm。在本發明之其他部分實
施例中,第一高度H1
與第二高度H2
的比例為約0.2-0.5。由於具有較上部份214更堅固的體積(rigid volume),下部份216能夠避免鰭式場效電晶體(FinFET)200的鰭212因受到絕緣區域218b的高應力而損毀變形。
接著形成錐形化閘極堆疊(tapered gate stack)230於基板202之上,其中錐形化閘極堆疊(tapered gate stack)230係位於上部份214的第一錐形化側壁(first tapered sidewall)214w與第三表面214s之上,並且延伸跨越(across)絕緣區域218b的第二表面218s。在本發明之部分實施例中,錐形化閘極堆疊(tapered gate stack)230包括閘極介電層222b以及閘極電極層224b位於該閘極介電層222b之上(顯示於第8A圖、第8B圖及第8C圖之中)。
如第7A圖與第7B圖以及第1圖中的步驟106所描述,為了製造閘極堆疊(例如顯示於第8A圖、第8B圖與第8C圖之錐形化閘極堆疊230),顯示於第7A圖與第7B圖中的結構係藉由下述步驟而製造:形成閘極介電層222覆蓋於上部份214的第一錐形化側壁(first tapered sidewall)214w與第三表面214s之上,並且延伸跨越絕緣區域218b的第二表面218s。第7A圖為鰭式場效電晶體(FinFET)200的透視圖,其顯示鰭式場效電晶體(FinFET)200在製程之某一階段的狀態,而第7B圖為鰭式場效電晶體(FinFET)200的剖面圖,其係沿著第7A圖中a-a線所繪製。
在本發明之部分實施例中,閘極介電層222包括氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon
oxy-nitride)或高介電常數(high-k)材料。高介電常數(high-k)材料包括下列金屬之氧化物:鋰(Li)、鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鈧(Sc)、釔(Y)、鋯(Zr)、鉿(Hf)、鋁(Al)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)及/或上述之組合。在本實施例中,閘極介電層222為高介電常數(high-k)材料層,其厚度為約10 Å-30 Å。可藉由下列方法形成閘極介電層222,例如:原子層沉積(atomic layer deposition,ALD)、化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、熱氧化法(thermal oxidation)、紫外線-臭氧氧化法(UV-ozone xidation)或上述方法之組合。閘極介電層222尚可包括介面層(interfacial layer,未顯示於圖中)以降低介於閘極介電層222與鰭212之上部份214(亦即鰭式場效電晶體200的通道區域)之間的傷害。介面層(interfacial layer)可包括氧化矽(silicon oxide)。
接著,如第7A圖與第7B圖以及第1圖中的步驟108所描述,形成閘極電極層224於閘極介電層222之上。在本實施例中,覆蓋於鰭212的上部份214之上的閘極電極層224用於形成獨立的鰭式場效電晶體(FinFET)200。在本發明之另一實施例中,閘極電極層224覆蓋於複數個鰭212的上部份214之上(未顯示於圖中),因此所產生的鰭式場效電晶體(FinFET)包括複數個鰭。
在本發明之部分實施例中,閘極電極層224可包括單層(single-layer)或多層(multilayer)結構。在本發明之部分實
施例中,閘極電極層224包括多晶矽(poly-silicon)。此外,閘極電極層224可以是均勻摻雜(uniform doping)或不均勻摻雜(nonuniform doping)的經摻雜之多晶矽。在本發明之部分實施例中,閘極電極層224包括下列金屬:鎢(W)、銅(Cu)、鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁合金(TiAl)、氮化鈦鋁(TiAlN)、碳化鈦(TaC)、碳氮化鈦(TaCN)、氮化矽鈦(TaSiN)、錳(Mn)與鋯(Zr)。在本發明之部分實施例中,閘極電極層224包括下列金屬:氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)與釕(Ru)。在本實施例中,閘極電極層224之厚度為約30-60 nm。可藉由下列方法形成閘極電極層224,例如:原子層沉積(atomic layer deposition,ALD)、化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、電鍍(plating)、或上述方法之組合。
製程步驟進行至此,已提供具有閘極介電層222與閘極電極層224之基板202,其中閘極介電層222覆蓋於上部份214的第一錐形化側壁(first tapered sidewall)214w與第三表面214s之上,並且延伸跨越絕緣區域218b的第二表面218s,而閘極電極層224形成於閘極介電層222之上。在本發明之部分實施例中,藉由合適的製程,例如旋轉塗佈(spin-on coating),形成光阻層於閘極電極層224之上,並且藉由合適的微影圖案形技術(lithography patterning method)進行圖案化,以形成圖案化光阻特徵(patterned photoresist feature)226於閘極電極層224之上。接著利用乾式蝕刻(dry etching)製程轉移圖案化光阻特徵226至其下
方的各層(亦即閘極介電層222與閘極電極層224),藉以沿著鰭212的縱向(longitudinal direction)形成閘極堆疊。經圖案化的閘極電極層稱為導電閘極帶(conductive gate strip)。導電閘極帶(conductive gate strip)因而包覆鰭212之暴露的上部份214之通道部份。
然而,沿著鰭212(具有第一錐形化側壁(first tapered sidewall)214w)之縱向的導電閘極帶係垂直於第一表面202s。因此,具有較導電閘極帶更寬的底部之第一錐形化側壁(first tapered sidewall)214w並未完全受到導電閘極帶的包覆,因此導致所產生的鰭式場效電晶體(FinFET)處於開啟狀態(on-state)時成為非全空乏(non-fully depleted)的鰭式結構。在第一錐形化側壁(first tapered sidewall)214w的較低部份之上,上述特性降低汲極引致能障下降(drain induced-barrier-lowering,DIBL)並且提升次臨界漏電流(sub-threshold leakage),因而降低元件效能。
因此請參照第8A圖、第8B圖及第8C圖,下文中要討論的製程包括蝕刻閘極介電層222與閘極電極層224,以沿著鰭212的縱向(longitudinal direction)形成錐形化閘極堆疊(tapered gate stack),藉此完全包覆第一錐形化側壁(first tapered sidewall)214w之較寬的底部。如此一來,當鰭式場效電晶體(FinFET)處於開啟狀態(on-state)時成為全空乏(fully depleted)的鰭式結構,因而改善鰭式場效電晶體(FinFET)200的汲極引致能障下降(drain induced-barrier-lowering,DIBL)與次臨界漏電流(sub-threshold leakage)現象,進而提升元件效能。
如第8A圖、第8B圖與第8C圖以及第1圖中之步驟108所示,為了形成錐形化閘極堆疊(tapered gate stack)230,藉由形成橫越閘極介電層222之上的導電閘極帶224b,產生如第8A圖、第8B圖與第8C圖所示之結構,其中導電閘極帶224b沿著鰭212之縱向具有第二錐形化側壁(second tapered sidewall)224w。依據本發明之實施例,第8A圖為鰭式場效電晶體(FinFET)200的透視圖,其顯示鰭式場效電晶體(FinFET)200在製程之某一階段的狀態。第8B圖為鰭式場效電晶體(FinFET)200的剖面圖,其係沿著第8A圖中a-a線所繪製,而第8C圖為第8A圖中鰭式場效電晶體(FinFET)200的側視圖,其係沿著垂直於第8A圖中a-a線的平面所繪製。
如第8A圖、第8B圖與第8C圖所示,可利用乾式蝕刻(dry etch)製程轉移圖案化光阻特徵226至其下方的各層(亦即閘極介電層222與閘極電極層224),藉以沿著鰭212的縱向(longitudinal direction)形成閘極堆疊230。在本發明之至少一實施例中,其中閘極電極層224為多晶矽(poly-silicon),乾式蝕刻(dry etch)製程係以氯氣(Cl2
)、溴化氫(HBr)及氦氣(He)作為蝕刻氣體,在電漿源功率(source power)約650-800瓦特(W),偏壓(bias power)約100-120瓦特(W),壓力60-200毫托爾(mTorr)的條件下進行。之後可剝除圖案化光阻特徵226。
在本實施例中,閘極介電層的殘留部份222b覆蓋於第一錐形化側壁(first tapered sidewall)214w與第三表面214s,同時閘極電極層的殘留部份224b(或稱為導電閘極帶
224b)橫越閘極介電層的殘留部份222b之上,其中導電閘極帶224b沿著鰭212之縱向具有第二錐形化側壁(second tapered sidewall)224w。在本發明之至少一實施例中,第二錐形化側壁(second tapered sidewall)224w相對於第一表面202s的角度224a為約85°-88°。在本發明之部分實施例中,第二錐形化側壁(second tapered sidewall)224w之最大寬度W5
與第二錐形化側壁(second tapered sidewall)224w之最小寬度W4
的比值為約1.05-1.25。在本發明之部分實施例中,導電閘極帶224b尚包括大致上垂直的部份224c,此導電閘極帶之垂直部份224c位於第二錐形化側壁(second tapered sidewall)224w之上。
在本實施例中,閘極介電層的殘留部份222b與導電閘極帶224b合稱為錐形化閘極堆疊(tapered gate stack)230。錐形化閘極堆疊(tapered gate stack)230包覆第一錐形化側壁(first tapered sidewall)2l4w之較寬的底部部份。因此,方法100有助於形成一鰭式結構,當鰭式場效電晶體(FinFET)處於開啟狀態(on-state)時,此鰭式結構為全空乏(fully depleted)的鰭式結構,因而改善鰭式場效電晶體(FinFET)200的汲極引致能障下降(drain induced-barrier-lowering,DIBL)與次臨界漏電流(sub-threshold leakage)現象,進而提升元件效能。
在本實施例中,採用閘極先行(gate-first)製程形成錐形化閘極堆疊(tapered gate stack)230。在另一實施例中,採用閘極後行(gate-last)製程形成錐形化閘極堆疊(tapered gate stack)230。在一實施例中,閘極後行(gate-last)製程包括形
成層間介電層(inter-layer dielectric,ILD)圍繞於虛擬錐形化閘極堆疊(dummy tapered gate stack)230,移除虛擬導電閘極帶(dummy conductive gate strip)以形成溝槽於層間介電層中,接著以導電閘極帶填滿該溝槽。在本發明之部分實施例中,閘極後行(gate-last)製程包括形成層間介電層(ILD)圍繞於虛擬錐形化閘極堆疊(dummy tapered gate stack),移除虛擬導電閘極帶(dummy conductive gate strip)224b與虛擬閘極介電層(dummy gate dielectric)以形成溝槽於層間介電層中,接著以閘極介電層與導電閘極帶填滿該溝槽。
需了解的是,鰭式場效電晶體(FinFET)200尚可實施互補式金屬氧化物半導體製程(CMOS processes),以形成各種結構特徵,例如源極/汲極區域(source/drain regions)、接觸插塞/導電通孔(contacts/vias)、內連線金屬層(interconnect metal layers)、介電層(dielectric layers)、保護層(passivation layers)等等。可觀察到的是,經過修飾的閘極堆疊(gate stack)可包覆第一錐形化側壁(first tapered sidewall)214w之較寬的底部部份,以形成一鰭式結構,當鰭式場效電晶體(FinFET)處於開啟狀態(on-state)時,此鰭式結構為全空乏(fully depleted)的鰭式結構,因而改善鰭式場效電晶體(FinFET)200的汲極引致能障下降(drain induced-barrier-lowering,DIBL)與次臨界漏電流(sub-threshold leakage)現象,進而提升元件效能。
依據本發明之實施例,鰭式場效電晶體(fin field effect transistor,FinFET)包括:一基板,其中該基板包括一第一
表面;一絕緣區域覆蓋該第一表面之一部份,其中該絕緣區域之一頂部定義出一第二表面;一鰭(fin)設置於通過該絕緣區域中的一開口到高於該第二表面之一第一高度,其中該鰭之一上部份之底部(base)寬於該上部份之頂部,其中該上部份具有一第一錐形化側壁(first tapered sidewall)與一第三表面;一閘極介電層覆蓋該第一錐形化側壁與該第三表面;以及一導電閘極帶(conductive gate strip)橫越(traversing)於該閘極介電層之上,其中該導電閘極帶沿著該鰭之一縱向(longitudinal direction)具有一第二錐形化側壁。
依據本發明之其他實施例,鰭式場效電晶體(FinFET)包括一基板,其中該基板包括一第一表面;一絕緣區域覆蓋於該第一表面之一部分,其中該絕緣區域之一頂部定義為一第二表面;一鰭狀構造設置於通過位於該絕緣區域中之一開口,到達高於該第二表面之一第一高度,其中該鰭狀構造之一上部份的一底部較該上部份的一頂部寬,其中該上部份具有一第一錐形化側壁(first tapered sidewall)以及一第三表面,其中該鰭狀構造尚包括一下部份自該上部份的底部向下延伸至第一表面並具有一第二高度,其中該下部份具有一第二錐形化側壁(second tapered sidewall);一閘極介電層覆蓋於該第一錐形化側壁(first tapered sidewall)以及該第三表面之上;以及一導電閘極帶橫越於該閘極介電層之上,其中該導電閘極帶沿著該鰭狀構造之縱向具有一第三錐形化側壁(third tapered sidewall)。
依據本發明之又一實施例,一鰭式場效電晶體(FinFET)
包括一基板,,其中該基板包括一第一表面;一絕緣區域覆蓋於該第一表面之一部分,其中該絕緣區域之一頂部定義為一第二表面;一鰭狀構造設置於通過位於該絕緣區域中之一開口,到達高於該第二表面之一第一高度,其中該鰭狀構造之一上部份的一底部較該上部份的一頂部寬,其中該上部份具有一第一錐形化側壁(first tapered sidewall)以及一第三表面;一閘極介電層覆蓋於該第一錐形化側壁(first tapered sidewall)以及該第三表面之上;以及一導電閘極帶橫越於該閘極介電層之上,其中該導電閘極帶沿著該鰭狀構造之縱向具有一第二錐形化側壁(second tapered sidewall),其中該導電閘極帶尚包括一大致上垂直的部份位於該第二錐形化側壁(second tapered sidewall)之上。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧製法
102‧‧‧提供基板
104‧‧‧鰭(fin)形成於基板中,其中鰭之上部份之底部寬於上部份之頂部,其中上部份具有第一錐形化側壁(first tapered sidewall)與頂表面
106‧‧‧形成閘極介電層覆蓋第一錐形化側壁與頂表面
108‧‧‧導電閘極帶橫越於閘極介電層之上,其中導電閘極帶沿著鰭之縱向具有第二錐形化側壁
200‧‧‧鰭式場效電晶體(FinFET)
202‧‧‧基板
202s‧‧‧第一表面
204a‧‧‧墊層(pad layer)
204b‧‧‧罩幕層(mask layer)
206‧‧‧感光層(photo-sensitive layer)
208‧‧‧開口
210‧‧‧溝槽
212‧‧‧鰭(fin)
214‧‧‧鰭之上部份
214a‧‧‧角度
214b‧‧‧鰭之上部份的底部
214t‧‧‧鰭之上部份的頂部
214w‧‧‧第一錐形化側壁(first tapered sidewall)
214s‧‧‧頂表面(或第三表面)
216a‧‧‧角度
216‧‧‧鰭之下部份
216w‧‧‧第三錐形化側壁(third tapered sidewall)
218‧‧‧介電材料
218a‧‧‧絕緣區域
218b‧‧‧絕緣區域殘留部份
218s‧‧‧第二表面
220‧‧‧凹口
222‧‧‧閘極介電層
222b‧‧‧閘極介電層殘留部份
224‧‧‧閘極電極層
224a‧‧‧角度
224b‧‧‧閘極電極層殘留部份(導電閘極帶)
224c‧‧‧導電閘極帶之垂直部份
226‧‧‧圖案化光阻特徵(patterned photoresist feature)
230‧‧‧錐形化閘極堆疊(tapered gate stack)
W1
‧‧‧第一寬度
W2
‧‧‧第二寬度
W3
‧‧‧第三寬度
H1
‧‧‧第一高度
H2
‧‧‧第二高度
第1圖為一流程圖,用以說明依據本發明之實施例之鰭式場效電晶體(FinFET)之閘極堆疊結構的製法。
第2A、2B、3A~3C、4A、4B、5A、5B、6A~6C、7A、7B及8A~8C圖為依據本發明之實施例之包括閘極堆疊結構之鰭式場效電晶體(FinFET)在製程之各個階段的狀態之的透視圖、俯視圖、側視圖及剖面圖。
200‧‧‧鰭式場效電晶體(FinFET)
202‧‧‧基板
218b‧‧‧絕緣區域殘留部份
230‧‧‧錐形化閘極堆疊(tapered gate stack)
Claims (10)
- 一種鰭式場效電晶體(fin field effect transistor,FinFET),包括:一基板,其中該基板包括一第一表面;一絕緣區域覆蓋該第一表面之一部份,其中該絕緣區域之一頂部定義出一第二表面;一鰭(fin)設置於通過該絕緣區域中的一開口到高於該第二表面之一第一高度,其中該鰭之一上部份之底部(base)寬於該上部份之頂部,其中該上部份具有一第一錐形化側壁(first tapered sidewall)與一第三表面;一閘極介電層覆蓋該第一錐形化側壁與該第三表面;以及一導電閘極帶(conductive gate strip)橫越(traversing)於該閘極介電層之上,其中該導電閘極帶沿著垂直於該第一高度的該鰭之一縱向(longitudinal direction)具有一第二錐形化側壁,且沿著該鰭之該縱向,該導電閘極帶在該第二錐形化側壁的一底部處寬於在該第二錐形化側壁的一頂部處。
- 如申請專利範圍第1項所述之鰭式場效電晶體(fin field effect transistor,FinFET),其中該第一錐形化側壁相對於該第一表面為約84度-88度。
- 如申請專利範圍第1項所述之鰭式場效電晶體(fin field effect transistor,FinFET),其中該第一高度為約20nm-50nm。
- 如申請專利範圍第1項所述之鰭式場效電晶體(fin field effect transistor,FinFET),其中該鰭包括矽(Si)、鍺(Ge)、化合物半導體或合金半導體。
- 如申請專利範圍第1項所述之鰭式場效電晶體(fin field effect transistor,FinFET),其中該鰭尚包括一下部份從該上部份之底部向下延伸到該第一表面,且該下部份具有一第二高度,其中該下部份具有一第三錐形化側壁(third tapered sidewall)。
- 如申請專利範圍第5項所述之鰭式場效電晶體(fin field effect transistor,FinFET),其中該第三錐形化側壁相對於該第一表面之角度為約60度-85度。
- 如申請專利範圍第1項所述之鰭式場效電晶體(fin field effect transistor,FinFET),其中該第二錐形化側壁相對於該第一表面之角度為約85度-88度。
- 如申請專利範圍第1項所述之鰭式場效電晶體(fin field effect transistor,FinFET),其中該第二錐形化側壁之一最大寬度與該第二錐形化側壁之一最小寬度之比率為約1.05-1.25。
- 如申請專利範圍第1項所述之鰭式場效電晶體(fin field effect transistor,FinFET),其中該導電閘極帶尚包括一大致上垂直部份位於該第二錐形化側壁之上。
- 如申請專利範圍第1項所述之鰭式場效電晶體(fin field effect transistor,FinFET),尚包括一界面層(interfacial layer)位於該第三表面與該閘極介電層之間。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261616965P | 2012-03-28 | 2012-03-28 | |
US13/476,252 US8629512B2 (en) | 2012-03-28 | 2012-05-21 | Gate stack of fin field effect transistor with slanted sidewalls |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201340322A TW201340322A (zh) | 2013-10-01 |
TWI512988B true TWI512988B (zh) | 2015-12-11 |
Family
ID=49154620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101146344A TWI512988B (zh) | 2012-03-28 | 2012-12-10 | 鰭式場效電晶體 |
Country Status (5)
Country | Link |
---|---|
US (5) | US8629512B2 (zh) |
KR (1) | KR101372603B1 (zh) |
CN (1) | CN103367442B (zh) |
DE (1) | DE102012111082B4 (zh) |
TW (1) | TWI512988B (zh) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8735235B2 (en) | 2008-08-20 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure and method of fabrication |
US8440517B2 (en) * | 2010-10-13 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
US20130193513A1 (en) * | 2012-02-01 | 2013-08-01 | International Business Machines Corporation | Multi-Gate Field Effect Transistor with a Tapered Gate Profile |
US8629512B2 (en) | 2012-03-28 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate stack of fin field effect transistor with slanted sidewalls |
US9564367B2 (en) * | 2012-09-13 | 2017-02-07 | Globalfoundries Inc. | Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices |
KR20140052734A (ko) * | 2012-10-25 | 2014-05-07 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
KR102017616B1 (ko) * | 2013-01-02 | 2019-09-03 | 삼성전자주식회사 | 전계 효과 트랜지스터 |
US9041125B2 (en) * | 2013-03-11 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin shape for fin field-effect transistors and method of forming |
CN103346086B (zh) * | 2013-05-31 | 2016-08-10 | 上海华力微电子有限公司 | 嵌入式锗硅结构的制造方法 |
KR20160029005A (ko) * | 2013-06-28 | 2016-03-14 | 인텔 코포레이션 | III-N 에피택시를 위한 Si (100) 웨이퍼들 상의 Si (111) 평면들을 가진 나노구조들 및 나노피처들 |
US20150014808A1 (en) * | 2013-07-11 | 2015-01-15 | United Microelectronics Corp. | Semiconductor structure and fabrication method thereof |
US9299784B2 (en) * | 2013-10-06 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device with non-linear surface |
US9142474B2 (en) | 2013-10-07 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation structure of fin field effect transistor |
US9287262B2 (en) | 2013-10-10 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivated and faceted for fin field effect transistor |
KR102148336B1 (ko) * | 2013-11-26 | 2020-08-27 | 삼성전자주식회사 | 표면 처리 방법, 반도체 제조 방법 및 이에 의해 제조된 반도체 장치 |
US9136356B2 (en) * | 2014-02-10 | 2015-09-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-planar field effect transistor having a semiconductor fin and method for manufacturing |
US9209304B2 (en) * | 2014-02-13 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | N/P MOS FinFET performance enhancement by specific orientation surface |
US20160049488A1 (en) * | 2014-08-13 | 2016-02-18 | Globalfoundries Inc. | Semiconductor gate with wide top or bottom |
US9614088B2 (en) * | 2014-08-20 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Metal gate structure and manufacturing method thereof |
KR20160033865A (ko) * | 2014-09-18 | 2016-03-29 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조방법 |
US9287264B1 (en) | 2014-12-05 | 2016-03-15 | Globalfoundries Inc. | Epitaxially grown silicon germanium channel FinFET with silicon underlayer |
US9685555B2 (en) * | 2014-12-29 | 2017-06-20 | Stmicroelectronics, Inc. | High-reliability, low-resistance contacts for nanoscale transistors |
KR102327143B1 (ko) | 2015-03-03 | 2021-11-16 | 삼성전자주식회사 | 집적회로 소자 |
US9748394B2 (en) * | 2015-05-20 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET having a multi-portioned gate stack |
TWI671819B (zh) | 2015-07-01 | 2019-09-11 | 聯華電子股份有限公司 | 半導體裝置及其製作方法 |
US10262870B2 (en) * | 2015-07-02 | 2019-04-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure and method for forming the same |
US10269651B2 (en) | 2015-07-02 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (FinFET) device structure and method for forming the same |
US10157748B2 (en) * | 2016-02-08 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin profile improvement for high performance transistor |
US9882000B2 (en) | 2016-05-24 | 2018-01-30 | Northrop Grumman Systems Corporation | Wrap around gate field effect transistor (WAGFET) |
US9837405B1 (en) * | 2016-08-02 | 2017-12-05 | International Business Machines Corporation | Fabrication of a vertical fin field effect transistor having a consistent channel width |
US9859420B1 (en) * | 2016-08-18 | 2018-01-02 | International Business Machines Corporation | Tapered vertical FET having III-V channel |
CN106653853B (zh) * | 2016-10-28 | 2019-08-02 | 沈阳工业大学 | 具有低泄漏电流的无结折叠i形栅场效应晶体管 |
US10134893B2 (en) * | 2017-02-22 | 2018-11-20 | International Business Machines Corporation | Fabrication of a vertical field effect transistor device with a modified vertical fin geometry |
US10068980B1 (en) | 2017-04-26 | 2018-09-04 | International Business Machines Corporation | Vertical fin with a gate structure having a modified gate geometry |
US10153353B1 (en) | 2017-06-05 | 2018-12-11 | United Microelectronics Corp. | Semiconductor structure |
DE102017126027B4 (de) * | 2017-07-31 | 2022-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metallgatestruktur und Verfahren |
US10283503B2 (en) | 2017-07-31 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal gate structure and methods thereof |
KR102303300B1 (ko) | 2017-08-04 | 2021-09-16 | 삼성전자주식회사 | 반도체 장치 |
US10811320B2 (en) * | 2017-09-29 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Footing removal in cut-metal process |
KR102492733B1 (ko) | 2017-09-29 | 2023-01-27 | 삼성디스플레이 주식회사 | 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법 |
US10566444B2 (en) | 2017-12-21 | 2020-02-18 | International Business Machines Corporation | Vertical fin field effect transistor with a reduced gate-to-bottom source/drain parasitic capacitance |
CN109994384B (zh) * | 2017-12-29 | 2022-07-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110957219B (zh) * | 2018-09-26 | 2023-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US11094826B2 (en) * | 2018-09-27 | 2021-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device and method of forming same |
CN111312817B (zh) * | 2018-12-12 | 2023-03-24 | 联华电子股份有限公司 | 具有特殊栅极外型的鳍式场效晶体管结构 |
US11430893B2 (en) | 2020-07-10 | 2022-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050218438A1 (en) * | 2004-03-31 | 2005-10-06 | Nick Lindert | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US20080277745A1 (en) * | 2007-05-07 | 2008-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin filled effect transistor and method of forming the same |
US20080296702A1 (en) * | 2007-05-30 | 2008-12-04 | Tsung-Lin Lee | Integrated circuit structures with multiple FinFETs |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61170064A (ja) * | 1985-01-24 | 1986-07-31 | Oki Electric Ind Co Ltd | Mis型電界トランジスタの製造方法 |
US6583469B1 (en) * | 2002-01-28 | 2003-06-24 | International Business Machines Corporation | Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same |
US6960517B2 (en) * | 2003-06-30 | 2005-11-01 | Intel Corporation | N-gate transistor |
KR100496891B1 (ko) | 2003-08-14 | 2005-06-23 | 삼성전자주식회사 | 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법 |
WO2005022637A1 (ja) * | 2003-08-28 | 2005-03-10 | Nec Corporation | フィン型電界効果トランジスタを有する半導体装置 |
US20070075372A1 (en) * | 2003-10-20 | 2007-04-05 | Nec Corporation | Semiconductor device and manufacturing process therefor |
EP1555688B1 (en) * | 2004-01-17 | 2009-11-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a multi-sided-channel finfet transistor |
US7355233B2 (en) * | 2004-05-12 | 2008-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for multiple-gate semiconductor device with angled sidewalls |
KR100560818B1 (ko) * | 2004-06-02 | 2006-03-13 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
JP4675585B2 (ja) | 2004-06-22 | 2011-04-27 | シャープ株式会社 | 電界効果トランジスタ |
JP4473741B2 (ja) * | 2005-01-27 | 2010-06-02 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US7547637B2 (en) * | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
KR100652433B1 (ko) * | 2005-09-08 | 2006-12-01 | 삼성전자주식회사 | 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법 |
US7569896B2 (en) * | 2006-05-22 | 2009-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistors with stressed channels |
US7678648B2 (en) * | 2006-07-14 | 2010-03-16 | Micron Technology, Inc. | Subresolution silicon features and methods for forming the same |
JP2008300384A (ja) | 2007-05-29 | 2008-12-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7939889B2 (en) * | 2007-10-16 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistance in source and drain regions of FinFETs |
US7906802B2 (en) * | 2009-01-28 | 2011-03-15 | Infineon Technologies Ag | Semiconductor element and a method for producing the same |
US8319311B2 (en) * | 2009-03-16 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid STI gap-filling approach |
CN102117737B (zh) * | 2009-12-30 | 2015-01-07 | 中国科学院微电子研究所 | 减小半导体器件中ler的方法及半导体器件 |
CN102117748B (zh) * | 2009-12-31 | 2012-06-20 | 上海华虹Nec电子有限公司 | 双极晶体管的集电区和集电区埋层的制造方法 |
JP5166458B2 (ja) * | 2010-01-22 | 2013-03-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
US8729627B2 (en) * | 2010-05-14 | 2014-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel integrated circuit devices |
EP2455967B1 (en) * | 2010-11-18 | 2018-05-23 | IMEC vzw | A method for forming a buried dielectric layer underneath a semiconductor fin |
US9105654B2 (en) * | 2012-03-21 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain profile for FinFET |
US8629512B2 (en) * | 2012-03-28 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate stack of fin field effect transistor with slanted sidewalls |
-
2012
- 2012-05-21 US US13/476,252 patent/US8629512B2/en active Active
- 2012-08-21 KR KR1020120091127A patent/KR101372603B1/ko active IP Right Grant
- 2012-11-19 DE DE102012111082.4A patent/DE102012111082B4/de active Active
- 2012-12-10 TW TW101146344A patent/TWI512988B/zh active
-
2013
- 2013-02-16 CN CN201310051230.6A patent/CN103367442B/zh active Active
- 2013-12-11 US US14/102,644 patent/US9196732B2/en active Active
-
2015
- 2015-11-05 US US14/933,120 patent/US9825150B2/en active Active
-
2017
- 2017-11-08 US US15/806,935 patent/US10388767B2/en active Active
-
2019
- 2019-07-22 US US16/518,046 patent/US11257930B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050218438A1 (en) * | 2004-03-31 | 2005-10-06 | Nick Lindert | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
US20080277745A1 (en) * | 2007-05-07 | 2008-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin filled effect transistor and method of forming the same |
US20080296702A1 (en) * | 2007-05-30 | 2008-12-04 | Tsung-Lin Lee | Integrated circuit structures with multiple FinFETs |
Also Published As
Publication number | Publication date |
---|---|
US20130256764A1 (en) | 2013-10-03 |
US20140097506A1 (en) | 2014-04-10 |
US9825150B2 (en) | 2017-11-21 |
US20160056271A1 (en) | 2016-02-25 |
DE102012111082B4 (de) | 2017-08-24 |
US20190348528A1 (en) | 2019-11-14 |
US9196732B2 (en) | 2015-11-24 |
CN103367442A (zh) | 2013-10-23 |
TW201340322A (zh) | 2013-10-01 |
KR20130109909A (ko) | 2013-10-08 |
US20180069102A1 (en) | 2018-03-08 |
US11257930B2 (en) | 2022-02-22 |
DE102012111082A1 (de) | 2013-10-02 |
CN103367442B (zh) | 2016-01-13 |
KR101372603B1 (ko) | 2014-03-10 |
US8629512B2 (en) | 2014-01-14 |
US10388767B2 (en) | 2019-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI512988B (zh) | 鰭式場效電晶體 | |
US10535757B2 (en) | Structure of a fin field effect transistor (FinFET) | |
US9306037B2 (en) | Dummy gate electrode of semiconductor device | |
US9685344B2 (en) | Method of fabricating a semiconductor device including a plurality of isolation features | |
TWI431778B (zh) | 鰭式場效應電晶體及其製造方法 | |
TWI625858B (zh) | 鰭式場效電晶體、半導體裝置及其製造方法 | |
TWI495106B (zh) | 鰭式場效電晶體及其製造方法 | |
US9449882B1 (en) | Semiconductor device and manufacturing method thereof | |
US11211293B2 (en) | FinFET device and methods of forming the same |