TWI485723B - 陣列類型晶片電阻器及製造該電阻器的方法 - Google Patents

陣列類型晶片電阻器及製造該電阻器的方法 Download PDF

Info

Publication number
TWI485723B
TWI485723B TW102129101A TW102129101A TWI485723B TW I485723 B TWI485723 B TW I485723B TW 102129101 A TW102129101 A TW 102129101A TW 102129101 A TW102129101 A TW 102129101A TW I485723 B TWI485723 B TW I485723B
Authority
TW
Taiwan
Prior art keywords
resistor
electrode
array type
wafer
electrodes
Prior art date
Application number
TW102129101A
Other languages
English (en)
Other versions
TW201447933A (zh
Inventor
Jung Il Kim
Ha Sung Hwang
Hae In Kim
Ichiro Tanaka
Oh Sung Kwon
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201447933A publication Critical patent/TW201447933A/zh
Application granted granted Critical
Publication of TWI485723B publication Critical patent/TWI485723B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

陣列類型晶片電阻器及製造該電阻器的方法 相關申請案對照參考
本申請案主張2013年6月5日在韓國智慧財產局所申請韓國專利申請案第10-2013-0064483號的優先權，其揭露係合併引用於本文中。
本發明係關於陣列類型晶片電阻器及其製造方法，並且尤指能夠緊固粘附強度並且具有改良型可靠度的陣列類型晶片電阻器及其製造方法。
陣列類型晶片電阻器適用於實現精密電阻器並且用在攝錄影機、數位相機、以及機動車輛等各種電子裝置時對所述精密電阻器的需求已有擴展。
一般而言，具有陣列類型晶片電阻器形式的記憶體模組電阻器係相鄰於模組基板的外部連接端子而予以安裝。
陣列類型晶片電阻器用於調整電流以及降低整體電路內的電壓。
通用晶片電阻器的結構如下所述。就晶片電阻器來說，電阻器係藉由濺鍍、沉積、或諸如此類如鎳鉻合金(NiCr)等材 料予以在絕緣基板上形成，以及可提供連接至電阻器並且在絕緣基板兩側部上形成的側部電極。另外，由玻璃或樹脂聚合物之類材料所製成用以保護電阻器的保護層係形成於電阻器上。
在半導體記憶體模組之模組基板上安裝陣列類型晶片電阻器的方法，包括安裝陣列類型晶片電阻器以容許具有電阻器本體面朝上之表面的方法，以及安裝陣列類型晶片電阻器以容許具有電阻器本體面朝下之表面的方法。
在陣列類型晶片電阻器係經安裝而容許電阻器本體面朝上的情況下，電阻器部位係經曝露，以致電阻器部位或電極部位在組裝過程期間或使用者處操控期間，可易受實體損害所影響。因此，電極可能剥落或電阻器可能折斷，而可產生電開路缺陷。
因此，為了解決上述問題，可使用藉由容許表面具有電阻器本體面朝下而安裝電鍍層的方法。
尤其是，在陣列類型晶片電阻器係安裝於基板的情況下(其中，該陣列類型晶片電阻器具有安裝配置，在該安裝配置中，具有該電阻器本體的表面係朝向下)，電鍍層係形成於側部電極的表面上而電連接至陣列類型晶片電阻器，並且陣列類型晶片電阻器可黏附於基板。
根據相關技術，側部電極係經形成而依長度方向，於陣列類型晶片電阻器的兩端以「」字形式，從陣列類型晶片電阻器的下表面上的電阻器本體擴展到其側部與上表面的部位上，並且係電連接至電阻器。
因此，在組裝過程期間或使用者操控期間對陣列類 型晶片電容器造成實體影響或破壞的情況下，置於陣列類型晶片電阻器上的電極與相鄰電極接觸，以至於可產生電短路，或可使陣列類型晶片電阻器與基板分開。
尤其是，為了在基板上安裝陣列類型晶片電阻器，在側部電極的上部分形成電鍍層，其中電鍍層較軟，使其有可能在外部對其施加衝擊時接觸相鄰電極。
因此，為了解決陣列類型晶片電阻器與基板分開的問題，已需要能夠緊固黏附強度並且解決因相鄰電極之間接觸所產生短路問題的方案。
底下相關技術文件係關於陣列類型晶片電阻器。然而，上述專利文件未揭露相鄰側部電極彼此間距與其高度之間的關係。
〔相關技術文件〕
韓國專利公開文件第2011-0025452號
本發明提供能夠緊固黏附強度並且防止可在相鄰側部電極之間產生之短路的陣列類型晶片電阻器，以及其製造方法。
根據本發明的一個態樣，提供有陣列類型晶片電阻器，其包括：晶片本體；四對下層電極，置於晶片本體的下表面的兩側上，並且經形成而擴展至晶片本體的邊緣；側部電極，經形成以致下層電極係擴展至晶片本體的側部；以及電阻器，插置於晶片本體的下表面上之下層電極之間，並且透過接觸部位而電連接至下層電極，其中當側部電極的寬度係界定為d1、相鄰側部 電極之間的距離係界定為d2、以及側部電極的高度係界定為h時，在d1/d2為0.5至1.5的情況下，h值等於或大於4,300/d1微米並且等於或小於0.24d2+87.26微米。
晶片本體可具有1400微米的長度。
側部電極可具有140至233微米的寬度d1。
介於相鄰側部電極之間的距離d2可為200至400微米。
接觸部位可具有形成於下層電極下方的電阻器。
接觸部位可具有形成於電阻器下方的下層電極。
陣列類型晶片電阻器可復包括：保護層，覆蓋電阻器，並且具有同時覆蓋一部分下層電極之兩側部；調平電極，與曝露於保護層外側之下層電極接觸；電鍍層，在調平電極上形成；以及絕緣層，覆蓋保護層於其下側。
側部電極置於晶片本體的一端的寬度以及側部電極置於四對側部電極間的中央部位的寬度可彼此不同。
根據本發明的一個態樣，提供有陣列類型晶片電阻器，其包括：晶片本體；兩對下層電極，置於晶片本體的下表面的兩側，並且經形成而擴展至晶片本體的邊緣；側部電極，經形成以致下層電極係擴展至晶片本體四側部；以及電阻器，插置於晶片本體的下表面上之下層電極之間，並且透過接觸部位而電連接至下層電極，其中當側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、以及側部電極的高度係界定為h時，在d1/d2為0.5至1.5的情況下，h值等於或大於7,000/d1微米並且等於或小於0.15d2+105微米。
晶片本體可具有800微米的長度。
側部電極可具有200至300微米的寬度d1。
介於相鄰側部電極之間的距離d2可為200至400微米。
接觸部位可具有形成於下層電極下方的電阻器。
接觸部位可具有形成於電阻器下方的下層電極。
陣列類型晶片電阻器可復包括：保護層，覆蓋電阻器，並且具有同時覆蓋一部分下層電極之兩側部；調平電極，與曝露於保護層的外側之下層電極接觸；電鍍層，在調平電極上形成；以及絕緣層，覆蓋保護層於其下側。
根據本發明的一個態樣，提供有製造陣列類型晶片電阻器的方法，本方法包括：製備基板；在基板的下表面上印製下層電極和電阻器；以預定高度蝕刻基板的上表面以便具有其中包括二或四對下層電極的形狀；在經蝕刻基板的上表面上形成上遮罩層；根據蝕刻所形成的形狀藉由區分具有上遮罩層形成於其上之基板而製備晶片本體；堆疊晶片本體；以及在經堆疊晶片本體的兩側部上形成側部電極，該側部電極從下層電極擴展。
形成側部電極可包括：在相鄰側部電極之間形成側部遮罩層；以及於具有側部遮罩層形成於其上的經堆疊晶片本體的側部形成側部電極。
本方法可復包括移除上遮罩層以及側部遮罩層。
在以預定高度蝕刻基板的上表面以便具有其中包括有四對下層電極之形狀的情況下，當側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、側部電極的高度係界 定為h、以及基板的厚度係界定為t時，基板的經蝕刻高度可等於或大於t-(0.24d2+87.26)微米並且可等於或小於t-(4,300/d1)微米。
在以預定高度蝕刻基板的上表面以便具有其中包括有兩對下層電極之形狀的情況下，當側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、側部電極的高度係界定為h、以及基板的厚度係界定為t時，基板的經蝕刻高度可等於或大於t-(0.15d2+105)微米並且可等於或小於t-(7,000/d1)微米。
100、200‧‧‧陣列類型晶片電阻器
110、210‧‧‧晶片本體
120、200‧‧‧電阻器
130、230‧‧‧下層電極
140、240‧‧‧側部電極
160、260‧‧‧保護層
170、270‧‧‧調平電極
180、280‧‧‧電鍍層
190、290‧‧‧絕緣層
C‧‧‧接觸部位
S‧‧‧焊料
S110、S120、S130、S140、S150、S160、S170‧‧‧步驟
配合附圖經由下文的詳細說明將更清楚理解本發明的上述以及其它態樣、特徵和其它優點，其中：第1圖是根據本發明的具體實施例的陣列類型晶片電阻器的概要透視圖；第2圖是沿著第1圖的陣列類型晶片電阻器的劃線A-A’所取得的概要剖面圖；第3A和3B圖是第2圖的部分C的放大圖；第4圖是第1圖的陣列類型晶片電阻器依長度方向1的概要側視圖；第5圖是根據本發明的另一具體實施例的陣列類型晶片電阻器的概要透視圖；第6圖是沿著第5圖的陣列類型晶片電阻器的劃線B-B’所取得的概要剖面圖；第7圖是第5圖的陣列類型晶片電阻器依長度方向1的概要側視圖；以及第8圖是用於製造根據本發明的具體實施例的陣列類型晶片 電阻器之方法的概要流程圖。
在下文中，將參照附圖詳細說明本發明的具體實施例。然而，本發明可用許多不同形式予以具體實現並且不應該予以推斷為受限於本文所提的具體實施例。反而，這些具體實施例係經提供以至於本揭露將透徹並且完整，以及將傳達本發明的範疇予所屬領域的技術人員。在圖式中，元件的形狀及尺寸可為了清晰而誇大，並且相同的參考元件符號將全文用於表示相同或相稱的組件。
第1圖是根據本發明的具體實施例的陣列類型晶片電阻器的概要透視圖，而第2圖是沿著第1圖的陣列類型晶片電阻器的劃線A-A’所取得的概要剖面圖。
將參照第1及2圖說明根據本發明的具體實施例的陣列類型晶片電阻器。
根據本發明的具體實施例的陣列類型晶片電阻器100可包括晶片本體110；四對下層電極130，置於晶片本體110的下表面的兩側上，並且經形成而擴展至晶片本體110的邊緣；側部電極140，藉由容許下層電極130擴展至晶片本體的側部而形成；以及電阻器120，插置於晶片本體的下表面上之下層電極130之間，並且透過接觸部位C而電連接於下層電極130。
如圖所示，根據本發明的具體實施例的晶片本體110可經配置而具有呈長方體形狀的薄板形狀，並且可由其表面經陽極化而呈絕緣之氧化鋁材料所製成。
另外，由於晶片本體110係由具有優良熱傳導性的 材料所製成，因此，晶片本體110作用為進行晶片本體110表面安裝時發出(radiate)藉由電阻器120所產生熱量的熱擴散通道。
晶片本體110可具有長方體形狀，但不侷限於此。
晶片本體110可具有1400微米的長度1。
晶片本體110可具有180微米的厚度t。
晶片本體110的下表面置有複數下層電極130，複數下層電極130在下表面的兩側之間以預定間距而設置。
主要具有氧化钌(RuO)作為其主要成分的電阻器120，係以下層電極130朝內，而印製在晶片本體110的中央部位。
在此種情況下，電阻器120和置於其外側的複數下層電極130係透過接觸部位C彼此電連接。
當電阻器120以晶片本體110的下表面的兩側上所形成下層電極130朝內印製時，可印製電阻器而覆蓋下層電極130的部位，以便穩定地電連接電阻120和下層電極130。
另外，當陣列類型晶片電阻器100安裝在印刷電路板(PCB)上時，下層電極130面向PCB上所形成的接墊，而透過焊料S電黏附。
同時，用於保護電阻器120免受外部影響的保護層160可覆蓋經印製而在下層電極130之間具有預定厚度的電阻器120。
在此種情況下，保護層160可由二氧化矽(SiO2 )或玻璃所製成，並且可藉由被覆(over-coating)予以在電阻器120上形成。
為了保護電阻器120，保護層160係在電阻器120 的經曝露的整體表面上形成，但為了完全密封電阻器120，置於電阻器120的外部以下層電極130朝內的部位也可予以同時覆蓋。
具有保護層160(其在表面安裝時，藉由中斷經過陣列類型晶片電阻器100的電流，以實現電阻特性)形成於其上的電阻器120需要實現合適的電容值，並且可藉由進行雷射修整製程，而具有合適電容之電阻值，以便在形成保護層160之後能夠實現合適的電容值。
亦即，當可在陣列類型晶片電阻器100中實現的電阻值為100Ω時，由於難以在印製電阻器120時形成具有精確100Ω的電阻器120，故電阻器120係經形成以便實現大約80至90Ω的電阻值，而具有經蝕刻形狀的凹槽部位係使用雷射藉由修整電阻器120予以形成，以致電阻值增加並且可實現100Ω的設計值。
在此種情況下，於電阻器120上形成保護層160並且接著進行電阻器120修整的理由，在於防止雷射修整製程期間電阻器120因保護層160而破裂。
在形成覆蓋電阻器120的保護層160後，提供電接觸下層電極130的調平電極(leveling electrodes)170。
調平電極170可予以在下層電極130和保護層160覆蓋下層電極130的部位的邊緣上形成，並且作用在於藉由擴大下層電極130的經縮減的有效面積而能使電極接觸穩定。
另外，調平電極170係形成於下層電極130下，而具有預定高度，並且除了下層電極130外，還再形成調平電極170的理由在於使最終電極的高度增加到高於絕緣層(下文有說明)加上晶片本體110下表面上所印製電阻器120及保護層160的高度。
亦即，調平電極170是要匹配其高度到與電阻器120及晶片本體110的下表面的中央部位上所形成的保護層160之高度大約相同的高度，並且要在形成電阻120和保護層160時，與下層電極130經縮減有效面積接觸以擴展電極區域，以致得以輕易地緊固電極的穩定度並且得以接著輕易地形成電鍍層。
同時，電鍍層180係形成於調平電極170上，用以形成最終外部電極。
可藉由循序進行鎳(Ni)電鍍和錫(Sn)電鍍而形成電鍍層180，並且可透過電鍍或無電解電鍍而形成電鍍層180。
在此種情況下，鎳電鍍層是一種在焊接時用於保護調平電極170的電鍍層，而錫電鍍層係經形成用於在焊接時易於焊接。
另外，根據本發明的具體實施例的陣列類型晶片電阻器100可復包括絕緣層190，絕緣層190在使用電鍍層180以形成外部電極時，覆蓋整體保護層160。絕緣層190可由類似於保護層160的玻璃或聚合物材料所製成，並且最終作用為保護電阻器120。
此外，絕緣層190完全阻隔電阻器120，使電阻器120免於曝露於外部，以保護電阻器120免於外部影響，並且覆蓋保護層160的整體表面以及調平電極170中屬於額外電極的部位，以致在形成用於形成外部電極的電鍍層180時，可防止電鍍液滲透到電阻器120內。
在此種情況下，在絕緣層190的兩側部位上所形成的電鍍層180，可經形成而具有大於絕緣層190的中央部位的高度 的高度。
形成絕緣層190的兩側部位的電鍍層180的高度較高的理由，在於根據本發明的具體實施例而將陣列類型晶片電阻器100安裝在主要基板(PCB)上時，能使安裝穩固，並且更具體地說，是要防止產生墓碑缺陷(Tombstone defect)，其中墓碑缺陷是指，在絕緣層190的凸出中央部位經形成高於電鍍層180的情況下，焊接陣列類型晶片電阻器100時，PCB上的陣列類型晶片電阻器100經安裝而靠中央凸出部位傾向一側。
第3A和3B圖是第2圖的部分C的放大圖。請參閱第3A圖，在接觸部位C中，可在下層電極130下方形成電阻器120。
在下層電極130係如第3A圖所示予以形成的情況下，藉由印製下層電極130之後才形成電阻器120，可輕易地形成電阻接近設計值的電阻器120。
另外，請參閱第3B圖，在接觸部位C中，可在電阻器120下方形成下層電極130。
在如第3B圖所示形成下層電極130的情況下，藉由印製電阻器120之後才形成下層電極130，可輕易地進行電阻器120與下層電極130之間的電連接。
第4圖是第1圖的陣列類型晶片電阻器依長度方向1的概要側視圖。
當側部電極140的寬度係界定為d1，並且彼此相鄰之側部電極140之間的距離係界定為d2時，可界定側部電極140的高度為h。
在此種情況下，底下第1表將說明根據側部電極140 的寬度d1以及彼此相鄰之側部電極140之間的距離d2對於側部電極140之高度的關係。
短路測試以及電極之間焊料所致的短路測試於藉由外力衝擊測試短路時，在產生短路的情況下係以X予以標示，而在未產生短路的情況下係以O予以標示。
當800gf或1,500gf的力量係施加至黏附於PCB之陣列類型晶片電阻器100時，黏附強度(adhesion strength)在10個樣本至少其一分開的情況下係標示為X、以及在沒有樣本分開的情況下係標示為O。
請參閱第1表，可了解若側部電極140的高度變高，則黏附強度在施加800gf和1500gf之力量的情況下增大。
尤其是，當一側部電極140具有等於或大於4,300μm2 的面積時，即使施加1500gf的力量，仍未產生黏附於PCB的陣列類型晶片電阻器100分開的情況。
因此，為了緊固能夠防止陣列類型晶片電阻器100的分開現象的黏附強度，在使用者操控期間對陣列類型晶片電阻器100施加外部衝擊的情況下，若d1/d2為0.5至1.5，則側部電極140的高度需要等於或大於4,300/d1微米。
亦即，在側部電極140的高度等於或小於4,300/d1微米的情況下，當具有陣列類型晶片電阻器100對其黏附之基板調整期間對陣列類型晶片電阻器100施加衝擊或碰觸陣列類型晶片電阻器100時，陣列類型晶片電阻器100可分開，以致可產生缺陷。
請參閱第1表，在焊料短路或短路測試的情況下，可了解隨著側部電極140之間的距離d2增加，產生短路的可能性降低。
為了防止電阻器120受衝擊而折斷的現象，可在晶片本體110的下表面上形成電阻器120。
根據相關技術，側部電極140係經擴展而到達上表面或予以形成至晶片本體110的側部的最上方部位。
在陣列類型晶片電阻器100(具有電阻器120形成於其下表面上)係安裝在PCB上的情況下，對上方部位施加衝擊的可能性非常高。因此，有許多上方部位所形成電極係經外推藉以產生短路、或者上方角落中所形成電極係經外推藉以產生短路的情況。
尤其是，為了在PCB上安裝陣列類型晶片電阻器100，在側部電極中使用焊料，其中短路因藉由焊料在上方或下方角落產生衝擊而產生的可能性非常高。
為防止此點，側部電極140的高度h必需隨彼此相鄰之側部電極140之間的距離d2而變。
亦即，當彼此相鄰之側部電極140之間的距離d2增加時，側部電極140的高度h必需較短，並且當彼此相鄰之側部電極140之間的距離d2減少時，側部電極140的高度h必需較長。
請參閱第1表，當d1/d2為0.5至1.5時，在側部電極140的高度h等於或小於0.24d2+87.26微米的情況下，未產生焊料短路以及短路測試中之短路所導致的缺陷。
亦即，在側部電極140的高度h超過0.24d2+87.26微米的情況下，側部電極140的高度h對照於彼此相鄰之側部電極140之間的距離d2太高，以致甚至在僅對陣列類型晶片電阻器100施加少量衝擊的情況下，側部電極140的上方部位或焊料S 係經外推藉以產生短路，從而降低可靠度。
因此，為了藉由緊固黏附度防止陣列類型晶片電阻器100因外部衝擊而分開同時又防止因側部電極或焊料而造成短路，在d1/d2為0.5至1.5的情況下，h值可等於或大於4,300/d1微米並且可等於或小於0.24d2+87.26微米。
可藉由檢測1000個陣列類型晶片電阻器100。而測量是否有產生電鍍缺陷。
在側部電極的高度較低的情況下，可未妥適形成電鍍，以致可產生電鍍缺陷。
在根據本發明的另一具體實施例具有h值等於或大於4,300/d1微米的陣列類型晶片電阻器100中，1000個陣列類型晶片電阻器100中沒有晶片電阻器具有電鍍缺陷產生於其中。
在陣列類型晶片電阻器100具有h值小於4,300/d1微米的情況下，可了解側部電極140的高度h得以減小，具有電鍍缺陷產生於其中的陣列類型晶片電阻器100得以漸增。
藉由分別於125℃及-45℃加熱及冷卻15分鐘陣列類型晶片電阻器100並且進行1000次維持於最高溫度及最低溫度3分鐘的周期，電極強度在陣列類型晶片電阻器100之一或多個中產生缺陷的情況下係標示為X，而在沒有缺陷的情況下係標示為O。
對於電極在焊接後的破裂，陣列類型晶片電阻器100係分別於125℃及-45℃加熱及冷卻15分鐘，並且對10個陣列類型晶片電阻器100進行1000次維持最高溫度及最低溫度3分鐘的周期。
就電極在焊接後的破裂而言，當側部電極140較窄及較長時，出自晶片本體110的破裂因焊料S出自上方部位的應力而產生。
因此，對於側部電極140的寬度d1，當側部電極140的高度h大時，可在焊接之後產生電極破裂。
具體而言，在h等於或小於170微米的情況下，對10個陣列類型晶片電阻器100進行電極破裂測試時無電極破裂產生。
然而，在h超出170微米的情況下，在10個陣列類型晶片電阻器100有一或多個陣列類型晶片電阻器100產生電極破裂。
由於根據本發明具體實施例晶片本體110的長度1為1400微米，因此，可藉由d1/d2的比率決定d1和d2的數值。
具體而言，側部電極的寬度d1可為140至223微米，而相鄰側部電極之間的距離d2可為200至400微米。
第5圖是根據本發明的另一具體實施例的陣列類型晶片電阻器200的概要透視圖，而第6圖是沿著第5圖的陣列類型晶片電阻器200的劃線B-B’所取得的概要剖面圖。
將參照第5及6圖說明根據本發明的另一具體實施例的陣列類型晶片電阻器200。
關於第5及6圖，根據本發明的另一具體實施例的陣列類型晶片電阻器200可包括晶片本體210；兩對下層電極230，置於晶片本體210的下表面的兩側，並且經形成以致晶片本體的兩端側部所置電極得以擴展至晶片本體210邊緣；側部電極 240，藉由容許下層電極230擴展至晶片本體210的側部所形成；以及電阻器220，插置於晶片本體210的下表面之下層電極230之間，並且透過接觸部位C而電連接至下層電極230。
如圖所示，根據本發明的具體實施例的晶片本體210可經配置而具有呈長方體狀的薄板形狀，並且可由其表面經陽極化而呈絕緣的氧化鋁所製成。
另外，當晶片本體210係由具有優良熱傳導性的材料所製成，晶片本體210作用為進行晶片本體210的表面安裝時發出從電阻器220所產生熱量的熱擴散通道。
晶片本體210可具有800微米的長度1。
晶片本體210可具有180微米的厚度t。
晶片本體210的下表面置有複數下層電極230，複數下層電極230在下表面四兩側以預定間距而設置。
主要具有氧化钌(RuO)作為主要成分的電阻器220係以下層電極230朝內印製在晶片本體210的下表面的中央部位。
在此種情況下，電阻器220和置於其外側的複數下層電極230係透過接觸部位C而彼此電連接。
當電阻器220以晶片本體210的下表面的兩側上所形成下層電極230朝內印製時，可印製電阻器而覆蓋下層電極230的部位，以便穩定地在電阻220和下層電極230之間的電連接。
另外，當陣列類型晶片電阻器200安裝在印刷電路板(PCB)上時，下層電極230面向PCB上所形成的接墊而透過焊料S電黏附。
同時，用於保護電阻器220免受外部影響的保護層 260可覆蓋經印製而在下層電極230之間具有預定厚度的電阻器220。
在此種情況下，保護層260可由二氧化矽(SiO2 )或玻璃材料所製成，並且可藉由被覆予以在電阻器220上形成。
為了保護電阻器220，保護層260係在電阻器220的經曝露的整體表面上形成，但為了完全密封電阻器220，置於電阻器220的外部以下層電極230朝內的部位也可予以同時覆蓋。
具有保護層260(在表面安裝時藉由中斷經過陣列類型晶片電阻器200的電流，而實現電阻特性)形成於其上的電阻器220需要實現合適的電容值，並且可藉由透過雷射進行修整製程而具有合適電容之電阻值，以便在形成保護層260之後，能夠實現合適的電容值。
亦即，當可在陣列類型晶片電阻器200中實現的電阻值為100Ω時，由於難以在印製電阻器220時形成具有精確100Ω的電阻器220，故電阻器220係經形成以便實現大約80至90Ω的電阻值，以及具有經蝕刻形狀的凹槽部位係使用雷射藉由修整電阻器220予以形成，以致電阻值增加並且可實現100Ω的設計值。
在此種情況下，於電阻器220上形成保護層260並且接著形成電阻器220修整的理由在於防止雷射修整製程期間電阻器220因保護層260而破裂。
在形成覆蓋電阻器220的保護層260後，提供電接觸下層電極230的調平電極270。
調平電極270可予以在下層電極230和保護層260 覆蓋下層電極230的部位之邊緣上形成，並且作用在於藉由擴大下層電極230經縮減的有效面積，而能使電極接觸穩定。
另外，調平電極270係形成於下層電極230上而具有預定高度，並且除了下層電極230外，還再形成調平電極270的理由在於使最終電極的高度增加到高於絕緣層(下文有說明)加上晶片本體210下表面上所印製電阻器220及保護層260的高度。
亦即，調平電極270的高度必須與電阻器220及晶片本體210的下表面的中央部位上所形成保護層260之高度大約相同，並且調平電極270在形成電阻220和保護層260時與下層電極230經縮減有效面積接觸藉以擴展電極區域，以致得以輕易地緊固電極的穩定度並且得以接著輕易地形成電鍍層。
同時，電鍍層280係形成於調平電極270上，用以形成最終外部電極。
可藉由循序進行鎳(Ni)電鍍和錫(Sn)電鍍而形成電鍍層280，並且可透過電鍍或無電解電鍍而形成電鍍層280。
在此種情況下，鎳電鍍層在焊接時為用於保護調平電極270的電鍍層，而錫電鍍層係經形成用於在焊接時易於焊接。
另外，根據本發明的具體實施例的陣列類型晶片電阻器200可復包括絕緣層290，其於使用電鍍層280形成外部電極時，覆蓋整體保護層260。絕緣層290可由類似於保護層260的玻璃或聚合物材料所製成，並且最終作用為保護電阻器220。
此外，絕緣層290完全阻隔電阻器220，使電阻器220免於曝露於外部，而使電阻器220免於外部影響，並且覆蓋保護層260的整體表面以及調平電極270中屬於額外電極的部位， 以致在形成用於形成外部電極的電鍍層280時，可防止電鍍液滲透到電阻器120內。
在此種情況下，在絕緣層290的兩側部位上形成的電鍍層280可經形成，而具有大於絕緣層290中央部位的高度。
形成絕緣層290兩側部位電鍍層280高度較高的理由在於根據本發明的具體實施例的主要基板(PCB)上安裝陣列類型晶片電阻器200時能使安裝穩固，並且更具體地說，是要防止產生墓碑缺陷(Tombstone defect)，其中墓碑缺陷表示在絕緣層290的凸出中央部位經形成高於電鍍層280的情況下焊接陣列類型晶片電阻器200時PCB上的陣列類型晶片電阻器200經安裝而靠中央凸出部位傾向一側。
第7圖是第5圖的陣列類型晶片電阻器依長度方向1的概要側視圖。
當側部電極240的寬度係界定為d1，並且彼此相鄰之側部電極240之間的距離係界定為d2時，可界定側部電極240的高度為h。
在此種情況下，底下第2表將說明根據側部電極240的寬度d1以及彼此相鄰之側部電極240之間的距離d2對於側部電極240之高度的關係。
短路測試以及電極之間焊料所致的短路測試於藉由外力衝擊測試短路時，在產生短路的情況下係以X予以標示，並且在未產生短路的情況下係以O予以標示。
當800gf的力量係施加至黏附於PCB之陣列類型晶片電阻器200時，黏附強度在10個樣本至少其一分開的情況下係標示為X、以及在沒有樣本分開的情況下係標示為O。
請參閱第2表，可了解若側部電極240的高度h增加，則黏附強度在施加800gf之力量的情況下增大。
尤其是，當一側部電極240具有等於或大於7,000μm2 的面積時，即使施加800gf的力量，仍未產生黏附於PCB的陣列類型晶片電阻器200分開的情況。
因此，為了緊固能夠防止陣列類型晶片電阻器200分開現象的黏附強度，在使用者操控期間對陣列類型晶片電阻器200施加外部衝擊的情況下，若d1/d2為0.5至1.5，則側部電極240的高度必需等於或大於7,000/d1微米。
亦即，在側部電極240的高度等於或小於7,000/d1微米的情況下，當具有陣列類型晶片電阻器200對其黏附之基板調整期間對陣列類型晶片電阻器200施加衝擊或碰觸陣列類型晶片電阻器200時，陣列類型晶片電阻器200可分開，以致可產生缺陷。
請參閱第2表，在焊料短路或短路測試的情況下，可了解隨著側部電極240之間的距離d2增加，產生短路的可能性降低。
為了防止電阻器220受衝擊而折斷的現象，可在晶 片本體210的下表面上形成電阻器220。
根據相關技術，側部電極240係經擴展而到達上表面或予以形成至晶片本體210的側部的最上方部位。
在具有電阻器220形成於其下表面上之陣列類型晶片電阻器200係安裝在PCB上的情況下，對上方部位施加衝擊的可能性相對非常高。因此，有許多上方部位所形成電極係經外推藉以產生短路、或者上方角落中所形成電極係經外推藉以產生短路的情況。
尤其是，為了在PCB上安裝陣列類型晶片電阻器200，在側部電極中使用焊料，其中短路因藉由焊料在上方或下方角落產生衝擊而產生的可能性非常高。
為防止此點，側部電極240的高度h必需隨彼此相鄰之側部電極240之間的距離d2而變。
亦即，當彼此相鄰之側部電極240之間的距離d2增加時，側部電極240的高度h必需短，而當彼此相鄰之側部電極240之間的距離d2減少時，側部電極240的高度h必需長。
請參閱第2表，當d1/d2為0.5至1.5時，在側部電極240的高度h等於或小於0.15d2+105微米的情況下，未產生焊料短路以及短路測試中之短路所導致的缺陷。
亦即，在側部電極240的高度h超過0.15d2+105微米的情況下，側部電極240的高度h對照於彼此相鄰之側部電極240之間的距離d2太高，以致甚至在僅對陣列類型晶片電阻器200施加少量衝擊的情況下，側部電極240的上方部位或焊料S係經外推藉以產生短路，從而降低可靠度。
因此，為了藉由緊固黏附度防止陣列類型晶片電阻器200因外部衝擊而分開同時又防止因側部電極或焊料而造成短路，在d1/d2為0.5至1.5的情況下，h值可等於或大於7,000/d1微米並且可等於或小於0.15d2+105微米。
可藉由檢測1000個陣列類型晶片電阻器200，測量是否有產生電鍍缺陷。
在側部電極高度較低的情況下，可未妥適形成電鍍，以致可產生電鍍缺陷。
在根據本發明的另一具體實施例具有h值等於或大於7,000/d1微米的陣列類型晶片電阻器200中，1000個陣列類型晶片電阻器200中沒有晶片電阻器具有電鍍缺陷產生於其中。
在陣列類型晶片電阻器200具有h值小於7,000/d1微米的情況下，可了解側部電極240的高度h得以減小，具有電鍍缺陷產生於其中的陣列類型晶片電阻器200得以漸增。
藉由分別於125℃及-45℃加熱及冷卻15分鐘陣列類型晶片電阻器200並且進行1000次維持於最高溫度及最低溫度3分鐘的周期，電極強度在陣列類型晶片電阻器200之一或多個中產生缺陷的情況下係標示為X並且在沒有缺陷的情況下係標示為O。
對於電極在焊接後的破裂，陣列類型晶片電阻器200係分別於125℃及-45℃加熱及冷卻15分鐘，並且對10個陣列類型晶片電阻器200進行1000次維持最高溫度及最低溫度3分鐘的周期。
就電極在焊接後的破裂而言，當側部電極240較窄 及較長時，出自晶片本體210的破裂因焊料S出自上方部位的應力而產生。
因此，對於側部電極240的寬度d1，當側部電極240的高度h相對大時，可在焊接之後產生電極破裂。
具體而言，在h等於或小於170微米的情況下，對10個陣列類型晶片電阻器200進行電極破裂測試時無電極破裂產生。
然而，在h超出170微米的情況下，在10個陣列類型晶片電阻器200有一或多個陣列類型晶片電阻器200產生電極破裂。
由於根據本發明具體實施例晶片本體210的長度1為800微米而可藉由d1/d2的比率決定d1和d2的數值。
具體而言，側部電極的寬度d1可為200至300微米，而相鄰側部電極之間的距離d2可為200至400微米。
第8圖是用於製造根據本發明四具體實施例四陣列類型晶片電阻器100及200之方法的概要流程圖。
請參閱第8圖，根據本發明的具體實施例製造陣列類型晶片電阻器的方法包括製備基板S110；在基板的下表面上印製下層電極和電阻器S120；以預定高度蝕刻基板的上表面，以便具有其中包括二或四對下層電極的形狀S130；在經蝕刻基板的上表面上形成上遮罩層S140；根據經蝕刻形狀藉由區分具有遮罩層形成於其上的基板而製備晶片本體S150；堆疊晶片本體S160；以及在晶片本體的兩側形成從下層電極擴展的側部電極S170。
可藉由選擇能夠輕易進行附著和清理的化學遮罩材 料或物理遮罩材料而形成上遮罩層。
上遮罩層可由選自用於遮罩之光硬化劑或膏體所組成群組的至少其一所製成，但不侷限於此。
用於遮罩的膏體可包括乙基纖維素及添加物(玻璃料、陶瓷粉末)。
尤其是，在以膏體用於遮罩的情況下，用於遮罩的膏體係由水(H2 O)、NaOH、C2 H5 OH、以及諸如此類予以輕易地清理，以致可輕易地將其移除。
至於用於遮罩的膏體，可用噴塗、印製、或旋轉塗佈方案輕易地塗敷膏體，但不侷限於此。
用於遮罩的膏體可利用適當的方法及條件於側部電極140不需予以形成於其中的部位形成側部遮罩層。
將明確說明用於形成側部電極的方法。側部電極可藉由蝕刻基板的上表面S130，並且形成上遮罩層S140而具有適當高度。
在蝕刻基板的上表面S130時，進行深度的蝕刻，而以將所要形成側部電極之高度h減去晶片本體之厚度t所取得的數值蝕刻基板。
其次，在基板上方部位的經蝕刻部位或整體表面上形成上遮罩層S140之後，藉由區分基板製備晶片本體以及堆疊晶片本體S150以及S160。
在此種情況下，觀視經堆疊晶片本體的剖面，可了解上遮罩層係形成於晶片本體的上表面和經蝕刻部位上或僅於經蝕刻部位上，理由在於上遮罩層係形成於以所要形成之側部電極 之高度h減去晶片本體之厚度t的數值蝕刻基板之後。
因此，在進行側部電極形成於經堆疊晶片本體的側部S170的情況下，由於側部電極未藉由形成於經蝕刻部位之上遮罩層予以形成於經蝕刻部位，故可輕易地形成具有按需要之高度的側部電極。
為了緊固經完成陣列類型晶片電阻器的黏附強度從而使陣列類型晶片電阻器免於因外部衝擊而分開並且防止側部電極或焊料所造成的短路，可如後述形成側部電極的高度。
首先，在以預定高度蝕刻基板上表面以便具有四對下層電極的情況下，當側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、側部電極的高度係界定為h、以及基板的厚度係界定為t時，基板的經蝕刻高度可等於或大於t-(0.24d2+87.26)微米並且可等於或小於t-(4,300/d1)微米。
接著，在以預定高度蝕刻基板上表面以便具有兩對下層電極的情況下，當側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、側部電極的高度係界定為h、以及基板的厚度係界定為t時，基板的經蝕刻高度可等於或大於t-(0.15d2+105)微米並且可等於或小於t-(7,000/d1)微米。
根據本發明的具體實施例，可進行側部電極的形成S170，以包括形成介於相鄰側部電極之間的遮罩層；以及於具有遮罩層形成於其上之經堆疊晶片本體的側部形成側部電極。
可藉由選擇能夠予以輕易附著並且清理的化學遮罩材料或物理遮罩材料形成側部遮罩層。
側部遮罩層可由選自遮罩用光硬化劑或膏體所組成 群組至少其一製成，但不侷限於此。
用於遮罩的膏體可包括乙基纖維素及添加物(玻璃料、陶瓷粉末)。
尤其是，在以膏體用於遮罩的情況下，用於遮罩的膏體係由水(H2 O)、NaOH、C2 H5 OH、以及諸如此類予以輕易地清理，以致可輕易地將其移除。
至於用於遮罩的膏體，其可用噴塗、印製、或旋轉塗佈方案輕易地予以塗敷，但不侷限於此。
用於遮罩的膏體可利用適當的方法及條件於側部電極140不需予以形成於其中的部位形成側部遮罩層。
此外，在使用光硬化劑的情況下，根據光硬化劑是正光硬化劑或負光硬化劑，可於不需形成電極的部位或需要形成電極的部位適當地進行側部遮罩層的形成。
亦即，至於正光硬化劑，於晶片本體110側部形成側部遮罩層150之後，與光硬化劑反應的來源係塗敷於形成側部電極140的部位以及可藉著用物理或化學方法移除來源。
亦即，至於負光硬化劑，不同於正光硬化劑，與光硬化劑反應的來源係塗敷於不形成側部電極140的部位並且可藉著用物理或化學方法移除來源。
在適當地形成側部遮罩層之後，可接著使用如濺鍍、浸漬、印製、或諸如此類的方法輕易地進行側部電極的形成。
根據相關技術，側部電極係形成於形成遮罩並且進行濺鍍的方案中，有別於形成遮罩層以便形成側部電極。
在此種情況下，經濺鍍材料也予以沉積在遮罩上， 藉以逐漸減少遮罩之間的間距。
再者，在藉由根據相關技術之方法形成側部電極的情況下，當未以所要求形狀形成側部電極時，必需丟棄所有經堆疊晶片本體，以致可降低良率。
然而，由於根據本發明具體實施例製造陣列類型晶片電阻器的方法使用能夠輕易地予以移除的材料，當遮罩未依所要求側部電極形狀予以形成時，在進行清理之後，可再次進行程序，以致可提升良率。
另外，由於未出現如相關技術所述情況中在遮罩上沉積經濺鍍材料並且遮罩形狀變更的問題，故可保障側部電極形狀的一致性。
根據本發明的具體實施例製造陣列類型晶片電阻器的方法可復包括移除上遮罩層及側部遮罩層。
可根據所用材料使用化學或物理方法進行遮罩層的移除。
本發明不侷限於以上所述並且具體而言，形成於陣列類型晶片電阻器中的側部電極寬度、側部電極間之間距、側部電極間之高度、以及諸如此類可在滿足本發明數值範圍的範圍內予以形成。
例如，在包括四對側部電極形成於其中的陣列類型晶片電阻器中，置於一端之側部電極的寬度係予以形成為較寬，而置於中央部位之側部電極的寬度係予以形成為較窄，以致可緊固黏附強度並且可緊固較寬的電極間距。
如上所述，根據本發明的具體實施例，藉由根據陣 列類型晶片電阻器中的側部電極寬度及相鄰側部電極之間的間距設定側部電極的高度，陣列類型晶片電阻器的黏附強度得以緊固並且側部電極之間可在外部衝擊或使用者操控時產生的短路得以避免，以致可緊固陣列類型晶片電阻器的可靠度。
儘管已結合具體實施例顯示並說明本發明，熟悉本技術之人士將明顯得知可作修改及變化而不違背如附加之申請專利範圍所界定之本發明之精神與範疇。

Claims (20)

  1. 一種陣列類型晶片電阻器，其包含：晶片本體；四對下層電極，置於該晶片本體的下表面的兩側上，並且經形成而擴展至該晶片本體的邊緣；側部電極，經形成以致該等下層電極係擴展至該晶片本體的側部；以及電阻器，插置於該晶片本體的該下表面上之該等下層電極之間，並且透過接觸部位而電連接至該下層電極，其中當該側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、以及該側部電極的高度係界定為h時，在d1/d2為0.5至1.5的情況下，h值等於或大於4,300/d1微米並且等於或小於0.24d2+87.26微米。
  2. 如申請專利範圍第1項所述的陣列類型晶片電阻器，其中該晶片本體具有1400微米的長度。
  3. 如申請專利範圍第1項所述的陣列類型晶片電阻器，其中該側部電極具有140至233微米的寬度。
  4. 如申請專利範圍第1項所述的陣列類型晶片電阻器，其中相鄰側部電極之間的該距離為200至400微米。
  5. 如申請專利範圍第1項所述的陣列類型晶片電阻器，其中該接觸部位具有形成於該下層電極下方的該電阻器。
  6. 如申請專利範圍第1項所述的陣列類型晶片電阻器，其中該接觸部位具有形成於該電阻器下方的該下層電極。
  7. 如申請專利範圍第1項所述的陣列類型晶片電阻器，復包含： 保護層，覆蓋該電阻器，並且具有同時覆蓋一部分該下層電極之兩側部；調平電極，與曝露於該保護層的外側之該下層電極接觸；電鍍層，在該調平電極上形成；以及絕緣層，覆蓋該保護層於其下側。
  8. 如申請專利範圍第1項所述的陣列類型晶片電阻器，其中該側部電極置於該晶片本體的一端上的寬度以及該側部電極置於該四對側部電極間的中央部位的寬度彼此不同。
  9. 一種陣列類型晶片電阻器，其包含：晶片本體；兩對下層電極，置於該晶片本體的下表面的兩側，並且經形成而擴展至該晶片本體的邊緣；側部電極，經形成以致該等下層電極係擴展至該晶片本體的側部；以及電阻器，插置於該晶片本體的該下表面上之該等下層電極之間，並且透過接觸部位而電連接至該下層電極，其中當該側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、以及該側部電極的高度係界定為h時，在d1/d2為0.5至1.5的情況下，h值等於或大於7,000/d1微米並且等於或小於0.15d2+105微米。
  10. 如申請專利範圍第9項所述的陣列類型晶片電阻器，其中該晶片本體具有800微米的長度。
  11. 如申請專利範圍第9項所述的陣列類型晶片電阻器，其中該側部電極具有200至300微米的寬度。
  12. 如申請專利範圍第9項所述的陣列類型晶片電阻器，其中相鄰側部電極之間的該距離為200至400微米。
  13. 如申請專利範圍第9項所述的陣列類型晶片電阻器，其中該接觸部位具有形成於該下層電極下方的該電阻器。
  14. 如申請專利範圍第9項所述的陣列類型晶片電阻器，其中該接觸部位具有形成於該電阻器下方的該下層電極。
  15. 如申請專利範圍第9項所述的陣列類型晶片電阻器，復包含：保護層，覆蓋該電阻器，並且具有同時覆蓋一部分該下層電極之兩側部；調平電極，與曝露於該保護層的外側之該下層電極接觸；電鍍層，在該調平電極上形成；以及絕緣層，覆蓋該保護層於其下側。
  16. 一種製造陣列類型晶片電阻器的方法，該方法包含：製備基板；在該基板的下表面上印製下層電極和電阻器；以預定高度蝕刻該基板的上表面，以便具有其中包括二或四對下層電極的形狀；在該經蝕刻基板的該上表面上形成上遮罩層；根據該經蝕刻形狀藉由區分具有該上遮罩層形成於其上之該基板而製備晶片本體；堆疊該晶片本體；以及在該經堆疊晶片本體的兩側部上形成側部電極，該側部電極從該等下層電極擴展。
  17. 如申請專利範圍第16項所述的方法，其中該形成該等側部電 極包括：在相鄰側部電極之間形成側部遮罩層；以及於該經堆疊晶片本體具有該側部遮罩層形成於其上的側部形成該側部電極。
  18. 如申請專利範圍第17項所述的方法，復包含移除該上遮罩層以及該側部遮罩層。
  19. 如申請專利範圍第16項所述的方法，其中在以預定高度蝕刻該基板的該上表面以便具有其中包括有四對下層電極之形狀的情況下，當該側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、該側部電極的高度係界定為h、以及該基板的厚度係界定為t時，該基板的經蝕刻高度等於或大於t-(0.24d2+87.26)微米並且等於或小於t-(4,300/d1)微米。
  20. 如申請專利範圍第16項所述的方法，其中在以預定高度蝕刻該基板的該上表面以便具有其中包括有兩對下層電極之形狀的情況下，當該側部電極的寬度係界定為d1、相鄰側部電極之間的距離係界定為d2、該側部電極的高度係界定為h、以及該基板的厚度係界定為t時，該基板的經蝕刻高度等於或大於t-(0.15d2+105)微米並且等於或小於t-(7,000/d1)微米。
TW102129101A 2013-06-05 2013-08-14 陣列類型晶片電阻器及製造該電阻器的方法 TWI485723B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064483A KR101499716B1 (ko) 2013-06-05 2013-06-05 어레이 타입 칩 저항기 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201447933A TW201447933A (zh) 2014-12-16
TWI485723B true TWI485723B (zh) 2015-05-21

Family

ID=52004771

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129101A TWI485723B (zh) 2013-06-05 2013-08-14 陣列類型晶片電阻器及製造該電阻器的方法

Country Status (5)

Country Link
US (1) US8987864B2 (zh)
JP (1) JP5819366B2 (zh)
KR (1) KR101499716B1 (zh)
CN (1) CN104240881B (zh)
TW (1) TWI485723B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262458B2 (ja) 2013-07-17 2018-01-17 ローム株式会社 チップ抵抗器、チップ抵抗器の実装構造
WO2015087705A1 (ja) * 2013-12-10 2015-06-18 ソニー株式会社 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
EP3503128B1 (en) * 2017-12-22 2023-11-29 Nokia Technologies Oy An apparatus, system and method for electrical connection
CN108538527B (zh) * 2018-06-19 2024-01-26 常德思高技术有限公司 一种片式电阻器及其制造方法
JP7099158B2 (ja) * 2018-08-09 2022-07-12 富士電機株式会社 模擬素子及び抵抗素子の不良検査方法
CN112071541A (zh) * 2020-09-11 2020-12-11 翔声科技（厦门）有限公司 反贴式芯片电阻器及其生产工艺及软灯条

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202736613U (zh) * 2012-04-28 2013-02-13 苏州达方电子有限公司 晶片电阻器
TWI394175B (zh) * 2008-09-05 2013-04-21 Vishay Dale Electronics Inc 電阻器及其製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349309A (ja) * 1989-07-17 1991-03-04 Murata Mfg Co Ltd 電子部品およびその製造方法
JPH09306709A (ja) * 1996-05-13 1997-11-28 Rohm Co Ltd チップネットワーク電子部品
JP3765225B2 (ja) * 2000-06-14 2006-04-12 株式会社村田製作所 チップ型多連電子部品
CN1503279A (zh) * 2002-08-12 2004-06-09 兴亚株式会社 小型电子零件
JP2004153074A (ja) * 2002-10-31 2004-05-27 Rohm Co Ltd 固定ネットワーク抵抗器
JP2006278903A (ja) * 2005-03-30 2006-10-12 Rohm Co Ltd 二連チップ抵抗器
JP2007053135A (ja) * 2005-08-15 2007-03-01 Fuji Xerox Co Ltd ネットワーク抵抗器
WO2009005108A1 (ja) * 2007-06-29 2009-01-08 Koa Corporation 抵抗器
JP3146570U (ja) 2008-09-10 2008-11-20 華新科技股▲分▼有限公司 凹型電極を有するチップ抵抗アレイ
KR101058606B1 (ko) * 2009-09-04 2011-08-22 삼성전기주식회사 어레이 타입 칩 저항기
CN104637637A (zh) * 2009-09-04 2015-05-20 三星电机株式会社 阵列式片状电阻器
KR101058664B1 (ko) * 2009-09-04 2011-08-22 삼성전기주식회사 어레이 타입 칩 저항기
CN102013297B (zh) * 2009-09-04 2013-08-28 三星电机株式会社 阵列式片状电阻器
KR101058602B1 (ko) 2009-09-04 2011-08-22 삼성전기주식회사 어레이 타입 칩 저항기
KR101228688B1 (ko) * 2010-11-25 2013-02-01 삼성전기주식회사 적층형 세라믹 캐패시터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394175B (zh) * 2008-09-05 2013-04-21 Vishay Dale Electronics Inc 電阻器及其製造方法
CN202736613U (zh) * 2012-04-28 2013-02-13 苏州达方电子有限公司 晶片电阻器

Also Published As

Publication number Publication date
US20140361405A1 (en) 2014-12-11
TW201447933A (zh) 2014-12-16
CN104240881B (zh) 2017-09-29
US8987864B2 (en) 2015-03-24
CN104240881A (zh) 2014-12-24
KR101499716B1 (ko) 2015-03-09
JP2014239198A (ja) 2014-12-18
KR20140142847A (ko) 2014-12-15
JP5819366B2 (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
TWI485723B (zh) 陣列類型晶片電阻器及製造該電阻器的方法
US10290402B2 (en) Chip resistor and method of making the same
JP2024010234A (ja) チップ抵抗器
US20160125981A1 (en) Resistor, method of manufacturing the same, and board having the same
JP2022166270A (ja) チップ抵抗器
CN107615410B (zh) 芯片电阻器
KR101892751B1 (ko) 칩 저항기 및 그 제조 방법
JP2014135427A (ja) チップ抵抗器
US9668348B2 (en) Multi-terminal electronic component, method of manufacturing the same, and board having the same
JP2010287844A (ja) パワーモジュール
JP2022012055A (ja) 抵抗器
KR101474133B1 (ko) 어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 칩 저항기
US9824798B2 (en) Resistor element and method of manufacturing the same
RU2552626C1 (ru) Способ изготовления толстопленочных резисторов
JP7227462B2 (ja) サージ防護素子およびその製造方法
JPH0969406A (ja) 角形薄膜チップ抵抗器の製造方法
WO2022091644A1 (ja) チップ抵抗器
KR101027122B1 (ko) 정전방전 보호소자
CN114284665A (zh) 一种大功率微波负载片及其制备方法
JP3981273B2 (ja) チップ抵抗器
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
JP2010097791A (ja) 過電圧保護部品
KR20170068864A (ko) 어레이 타입 칩 저항기의 제조 방법 및 그 방법으로 제조된 어레이 타입 칩 저항기
JPH11204302A (ja) 抵抗器