JP5819366B2 - アレイ型チップ抵抗器及びその製造方法 - Google Patents

Description

本発明はアレイ型チップ抵抗器及びその製造方法に関し、より詳細には、アレイ型チップ抵抗器の固着強度を確保し、信頼性を向上させることができるアレイ型チップ抵抗器及びその製造方法に関する。

アレイ型チップ抵抗器は、精密抵抗を具現するのに適し、カムコーダー、デジタルカメラ、自動車など多様な電子部品においてその需要が拡大されている。

通常、メモリモジュールの抵抗は、アレイ型チップ抵抗器（ｃｈｉｐ ｒｅｓｉｓｔｏｒ）の形態でモジュール基板の外部接続端子の隣に実装される。

アレイ型チップ抵抗器は、全体回路内の電流を調節し、電圧を降下させる役割を担う。

一般的なチップ抵抗器の構造は次のようである。チップ抵抗器は、ニッケルクロム（ＮｉＣｒ）などの材料のスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）や蒸着工程などにより、絶縁基板に抵抗体を形成し、上記抵抗体に連結され、上記絶縁基板の両端面に形成される側面電極を備えてもよい。そして、抵抗体の上側には、抵抗体を保護するためにガラス質（Ｇｌａｓｓ）または樹脂ポリマーからなる保護層が形成されている。

アレイ型チップ抵抗器を半導体メモリモジュールのモジュール基板に実装する方法には、抵抗体のある面を上にして実装する方法、及び抵抗体のある面を下にして実装する方法がある。

抵抗体を上にして実装する場合、抵抗体が露出するため、組立て工程または使用者のハンドリングの際に、抵抗体または電極部分が物理的な損傷を受けやすい。これによって、電極が剥がれたり、抵抗体が割れて電気的オープン不良が発生することがある。

従って、上記した問題を解決するために、抵抗体のある面を下にして実装する方法を用いることができる。

特に、抵抗体のある面を下にして実装する形態のアレイ型チップ抵抗器を基板に実装する場合、側面電極の表面にめっき層を形成させて電気的に連結すると共に、アレイ型チップ抵抗器を基板に固着させることができる。

従来では、側面電極は、アレイ型チップ抵抗器の長さ方向の両側面に「コ」の字形に、アレイ型チップ抵抗器の下面の抵抗体から側面及び上面の一部まで延長形成され、抵抗体と電気的に連結されていた。

従って、組立て工程または使用者のハンドリングの際に、アレイ型チップ抵抗器に物理的な衝撃または損傷が加えられると、アレイ型チップ抵抗器の上部に位置する電極が隣接する電極と接触して短絡が発生したり、アレイ型チップ抵抗器が基板から離脱するという問題が発生していた。

特に、基板に実装するために側面電極の上部にめっき層を形成させるが、該めっき層は比較的柔らかいため、外部から衝撃が加えられると、隣接する電極と接触する可能性がさらに高い。

従って、アレイ型チップ抵抗器が基板から離脱する問題を解決するために固着強度を確保すると共に、隣接する電極と接触して短絡が発生する問題を解決することができる方案が必要である。

下記先行技術文献に記載された特許文献は、アレイ型チップ抵抗器に関する特許である。しかし、当該特許文献は、隣接する側面電極間の間隔と側面電極の高さの関係に対して開示していない。

韓国公開特許公報第２０１１−００２５４５２号

本発明は、上記した従来技術の問題点を解決するためのものであって、固着強度を確保し、隣接する側面電極同士に発生し得る短絡を防止することができるアレイ型チップ抵抗器及びその製造方法を提供するものである。

本発明の一形態によるアレイ型チップ抵抗器は、チップ本体と、上記チップ本体の下面両側部に配置され、上記チップ本体の角まで延長形成された４対の下部電極と、上記下部電極が上記チップ本体の側面に延長されて形成された側面電極と、上記チップ本体の下面の上記下部電極の間に介在され、上記下部電極と接触部を通じて電気的に連結される抵抗体と、を含み、上記側面電極の幅をｄ１、隣接する上記側面電極間の距離をｄ２、上記側面電極の高さをｈとするとき、ｄ１／ｄ２が０．５〜１．５の場合、ｈの値は４，３００／ｄ１μｍ以上で、０．２４ｄ２＋８７．２６μｍ以下であってもよい。

一実施形態における上記チップ本体の長さｌは、１４００μｍであってもよい。

一実施形態における上記側面電極の幅ｄ１は、１４０〜２３３μｍであってもよい。

一実施形態において、上記隣接する上記側面電極間の距離ｄ２は２００〜４００μｍであってもよい。

一実施形態における上記接触部は、上記下部電極の下部に上記抵抗体が形成される部分であってもよい。

一実施形態における上記接触部は、上記抵抗体の下部に上記下部電極が形成される部分であってもよい。

一実施形態において、上記抵抗体を覆うように形成され、両側部が上記下部電極の一部を同時に覆う保護層と、上記保護層の外側に露出した上記下部電極と接触するレベリング電極と、上記レベリング電極上に形成されためっき層と、上記保護層の外部を覆う絶縁層をさらに備えてもよい。

一実施形態において、上記４対の側面電極のうち上記チップ本体の外郭に位置する上記側面電極の幅と中心部に位置する上記側面電極の幅は互いに異なってもよい。

本発明の他の形態によるアレイ型チップ抵抗器は、チップ本体と、上記チップ本体の下面両側部に配置され、上記チップ本体の角まで延長形成された２対の下部電極と、上記下部電極が上記チップ本体の側面に延長されて形成された側面電極と、上記チップ本体の下面の上記下部電極の間に介在され、上記下部電極と接触部を通じて電気的に連結される抵抗体と、を含み、上記側面電極の幅をｄ１、隣接する上記側面電極間の距離をｄ２、上記側面電極の高さをｈとするとき、ｄ１／ｄ２が０．５〜１．５の場合、ｈの値は７，０００／ｄ１μｍ以上で、０．１５ｄ２＋１０５μｍ以下であってもよい。

他の実施形態における上記チップ本体の長さｌは、８００μｍであってもよい。

他の実施形態における上記側面電極の幅ｄ１は、２００〜３００μｍであってもよい。

他の実施形態において、上記隣接する上記側面電極間の距離ｄ２は２００〜４００μｍであってもよい。

他の実施形態における上記接触部は、上記下部電極の下部に上記抵抗体が形成される部分であってもよい。

他の実施形態における上記接触部は、上記抵抗体の下部に上記下部電極が形成される部分であってもよい。

他の実施形態において、上記抵抗体を覆うように形成され、両側部が上記下部電極の一部を同時に覆う保護層と、上記保護層の外側に露出した上記下部電極と接触するレベリング電極と、上記レベリング電極上に形成されためっき層と、上記保護層の外部を覆う絶縁層をさらに備えてもよい。

本発明の一形態によるアレイ型チップ抵抗器の製造方法は、基板を設ける段階と、上記基板の下面に下面電極及び抵抗体を印刷する段階と、上記基板の上面を２対または４対の下面電極が含まれる形状を有するように一定高さにエッチングする段階と、上記エッチングした基板の上面に上部マスク層を形成する段階と、上記上部マスク層が形成された基板を上記エッチングした形状に応じてそれぞれ分割しチップ本体を設ける段階と、上記チップ本体を積層する段階と、上記積層されたチップ本体の両側面に、上記下面電極を延長して側面電極を形成する段階と、を含んでもよい。

本発明の一実施形態における上記側面電極を形成する段階は、上記隣接する側面電極の間に側面マスク層を形成する段階と、上記側面マスク層が形成された上記積層されたチップ本体の側面に側面電極を形成する段階と、を含んで行われてもよい。

本発明の一実施形態において、上記上部マスク層及び上記側面マスク層を除去する段階をさらに含んでもよい。

本発明の一実施形態において、上記上部マスク層及び上記側面マスク層は光硬化剤またはマスキング用ペーストから選択された少なくとも一つであってもよい。

本発明の一実施形態において、上記４対の下面電極が含まれる形状を有するように一定高さにエッチングする場合、上記側面電極の幅をｄ１、隣接する上記側面電極間の距離をｄ２、上記側面電極の高さをｈ、上記基板の厚さをｔとするとき、上記基板のエッチングされた高さはｔ−（０．２４ｄ２＋８７．２６）μｍ以上で、ｔ−（４，３００／ｄ１）μｍ以下であってもよい。

本発明の一実施形態において、上記２対の下面電極が含まれる形状を有するように一定高さにエッチングする場合、上記側面電極の幅をｄ１、隣接する上記側面電極間の距離をｄ２、上記側面電極の高さをｈ、上記基板の厚さをｔとするとき、上記基板のエッチングされた高さはｔ−（０．１５ｄ２＋１０５）μｍ以上で、ｔ−（７，０００／ｄ１）μｍ以下であってもよい。

本発明の一形態によると、アレイ型チップ抵抗器において、側面電極の幅と隣接する側面電極の間隔に応じて側面電極の高さを設定することで、アレイ型チップ抵抗器の固着強度を確保し、外部衝撃または使用者のハンドリングの際に発生し得る側面電極間の短絡を防止して、アレイ型チップ抵抗器の信頼性を確保することができる。

本発明の一実施形態によるアレイ型チップ抵抗器の概略的な斜視図を示したものである。 図１のアレイ型チップ抵抗器のＡ−Ａ’による概略的な断面図を示したものである。 図２のＣ部分の拡大図を示したものである。 図１のアレイ型チップ抵抗器の長さ方向ｌの概略的な側面図を示したものである。 本発明の他の実施形態によるアレイ型チップ抵抗器の概略的な斜視図を示したものである。 図５のアレイ型チップ抵抗器のＡ−Ａ’による概略的な断面図を示したものである。 図５のアレイ型チップ抵抗器の長さ方向ｌの概略的な側面図を示したものである。 本発明の一実施形態によるアレイ型チップ抵抗器の製造方法に対する概略的なフローチャートを示したものである。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は本発明の一実施形態によるアレイ型チップ抵抗器の概略的な斜視図を示したものであり、図２は図１のアレイ型チップ抵抗器のＡ−Ａ’による概略的な断面図を示したものである。

図１及び図２を参照し、本発明の一実施形態によるアレイ型チップ抵抗器について説明する。

本発明の一実施形態によるアレイ型チップ抵抗器１００は、チップ本体１１０と、上記チップ本体１１０の下面両側部に配置され、上記チップ本体１１０の角まで延長形成された４対の下部電極１３０と、上記下部電極１３０が上記チップ本体の側面に延長されて形成された側面電極１４０と、上記チップ本体の下面の上記下部電極１３０との間に介在され、上記下部電極１３０と接触部Ｃを通じて電気的に連結される抵抗体１２０と、を含んでもよい。

図示されたように、本実施形態によるチップ本体１１０は、直方体の薄い板状からなってもよく、表面が陽極処理されて絶縁されたアルミナ材質からなってもよい。

また、チップ本体１１０は、熱伝導度に優れた材質で形成されることにより、チップ本体１１０の表面実装時に、抵抗体１２０で生成した熱を外部に発散する熱拡散通路としての役割をする。

上記チップ本体１１０は直方体であってもよいが、これに制限されない。

上記チップ本体１１０の長さｌは１４００μｍであってもよい。

上記チップ本体１１０の厚さｔは１８０μｍであってもよい。

上記チップ本体１１０の下面の両側部には、所定の間隔に配置される複数の下部電極１３０が形成される。

そして、下部電極１３０内側のチップ本体１１０の中央部には、主に酸化ルテニウム（ＲｕＯ）を主成分とする抵抗体１２０が印刷される。

このとき、抵抗体１２０とその外側に配置される複数の下部電極１３０は、接合部Ｃにより電気的に連結される。

上記抵抗体１２０は、上記チップ本体１１０の下面の両側部に形成された下部電極１３０の内側に印刷されるが、上記抵抗体１２０と上記下部電極１３０の安定した電気的連結のために、上記下部電極１３０の一部を覆うように印刷されてもよい。

また、アレイ型チップ抵抗器１００をＰＣＢに実装するとき、下部電極１３０がＰＣＢに形成されたパッドと対面して半田付けにより電気的に接合される。

一方、下部電極１３０の間に所定の厚さで印刷された抵抗体１２０上には、抵抗体１２０を外部衝撃から保護するための保護層１６０が覆われるように形成されてもよい。

このとき、保護層１６０はシリコン（ＳｉＯ_２）やガラス質（ｇｌａｓｓ）の材質で構成されることが好ましく、オーバーコートにより抵抗体１２０上に形成されてもよい。

上記保護層１６０は、抵抗体１２０を保護する目的で抵抗体１２０の露出した全面に形成されるが、抵抗体１２０の完全な密封のために抵抗体１２０の外側に備えられた下部電極１３０の内側の一部分も同時に覆うように形成されることが好ましい。

上記保護層１６０が形成された抵抗体１２０は、表面実装時にアレイ型チップ抵抗器１００を通じた電流の流れを妨害して抵抗特性を具現させるもので、適正な容量値が具現されなければならず、保護層１６０の形成後、適正な容量値が具現できるようにレーザーを通じてトリミング工程を行うことによって適正容量の抵抗値を有するようにすることができる。

即ち、アレイ型チップ抵抗器１００で具現可能な抵抗値が１００ Ωであれば、抵抗体１２０の印刷時に、正確に１００Ωを有する抵抗体１２０を形成することが困難であるため、およそ８０〜９０Ωの抵抗値が具現できるように抵抗体１２０を形成し、抵抗体１２０をレーザーでトリミングして削られた形状の溝部を形成することにより抵抗値を上昇させて設計値の１００Ωを具現可能にすることができる。

このとき、抵抗体１２０上に保護層１６０を形成し、抵抗体１２０に溝部を形成する理由は、レーザーを通じたトリミング工程の際に保護層１６０により抵抗体１２０のクラックを防止するためである。

抵抗体１２０を覆う保護層１６０が形成された後に、上記下部電極１３０と電気的に接触するレベリング電極１７０が備えられる。

レベリング電極１７０は、下部電極１３０と下部電極１３０の一部分を覆っている保護層１６０の縁部上に形成されてもよく、下部電極１３０の小さくなった有効面積を拡張させて安定的な電極接触を可能にする役割を担う。

また、下部電極１３０上に所定の高さで形成されるレベリング電極１７０は、チップ本体１１０の下面に印刷された抵抗体１２０と保護層１６０を含む絶縁層（以下で説明する）の高さより最終的な電極の高さを高めるために形成されるものである。

即ち、上記レベリング電極１７０は、チップ本体１１０の下面中央部に形成された抵抗体１２０及び保護層１６０の高さと電極の高さを略同じ高さに合わせ、また、抵抗体１２０と保護層１６０を形成することによって小さくなった下部電極１３０の有効面積に接触し電極の面積を拡張させて電極の安全性を確保し、その後のめっき層の形成を容易にするためのものである。

一方、上記レベリング電極１７０上には、最終的な外部電極の形成のためのめっき層１８０が形成される。

上記めっき層１８０は、ニッケル（Ｎｉ）めっきとすず（Ｓｎ）めっきが順に施されて形成されてもよく、電解めっきや無電解めっきにより形成されてもよい。

このとき、ニッケルめっき層は、半田付け時にレベリング電極１７０を保護するためのめっき層であり、すずめっき層は、容易な半田付けのために形成される。

本実施形態のアレイ型チップ抵抗器１００には、外部電極の形成時、保護層１６０の全体を覆う絶縁層１９０がさらに備えられてもよい。上記絶縁層１９０は、保護層１６０と同様にガラス質またはポリマー材質からなることが好ましく、最終的に抵抗体１２０を保護する役割をする。

また、上記絶縁層１９０は、抵抗体１２０の外部露出を完全に遮断して外部衝撃から抵抗体１２０を保護するとともに、保護層１６０の全面と追加電極であるレベリング電極１７０の一部を覆うように形成されることで、外部電極の形成時、めっき液が抵抗体１２０に浸透することを防止する。

このとき、上記絶縁層１９０の両側部に形成されるめっき層１８０は、絶縁層１９０の中央部より高く形成されることが好ましい。

絶縁層１９０の両側部のめっき層１８０を高く形成する理由は、一実施形態によるアレイ型チップ抵抗器１００のメイン基板（ＰＣＢ）への実装時に安定的な実装を可能にするためである。より詳しくは、絶縁層１９０の凸状の中央部がめっき層１８０より高く形成される場合にはアレイ型チップ抵抗器１１０の半田付け時に中央の凸状部分によりＰＣＢ上でアレイ型チップ抵抗器１１０が一側に傾いて実装されるツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良が発生することがあり、これを防止するためにめっき層を高く形成する。

図３は図２のＣ部分の拡大図を示したものである。図３の（ａ）を参照すると、上記接触部Ｃは上記下部電極１３０の下部に上記抵抗体１２０が形成された部分であってもよい。

図３の（ａ）のように下部電極１３０が形成される場合、上記下部電極１３０が印刷された後に上記抵抗体１２０を形成させることで、上記抵抗体１２０の抵抗を設計値に近く形成させることが容易になる。

また、図３の（ｂ）を参照すると、上記接触部Ｃは上記抵抗体１２０の下部に上記下部電極１３０が形成された部分であってもよい。

図３の（ｂ）のように下部電極１３０が形成される場合、上記抵抗体１２０が印刷された後に上記下部電極１３０を形成させることで、上記抵抗体１２０と上記下部電極１３０間の電気的連結を容易に行うことができる。

図４は図１のアレイ型チップ抵抗器の長さ方向ｌの概略的な側面図を示したものである。

上記側面電極１４０の幅をｄ１、隣接する上記側面電極１４０間の距離をｄ２、上記側面電極１４０の高さをｈと定義することができる。

このとき、本発明の一実施形態によるアレイ型チップ抵抗器１００において、上記側面電極１４０の幅ｄ１と隣接する側面電極１４０間の距離ｄ２による上記側面電極１４０の高さの関係を下記表１に示した。

短絡テスト及び電極間の半田による短絡テストは、外部強制衝撃による短絡実験時に短絡が発生した場合をＸ、短絡が発生しない場合をＯと表示した。

固着強度は、８００ｇｆまたは１，５００ｇｆの力をＰＣＢに付着されたアレイ型チップ抵抗器１００に印加したとき、１０個の試料のうち１個以上が離脱した場合をＸ、離脱しない場合をＯと表示した。

表１を参照すると、８００ｇｆ及び１，５００ｇｆの力が印加された場合、側面電極１４０が高くなるほど、固着強度が増加することが分かる。

特に、１個の側面電極１４０の広さが４，３００μｍ^２以上の場合、１５００ｇｆの力を印加してもＰＣＢに付着されたアレイ型チップ抵抗器１００が離脱しなかった。

従って、アレイ型チップ抵抗器１００に外部衝撃が印加される場合や使用者のハンドリング中にアレイ型チップ抵抗器１００が離脱する現象を防止することができる固着強度を確保するためには、ｄ１／ｄ２が０．５〜１．５のとき、上記側面電極１４０の高さが４，３００／ｄ１μｍ以上でなければならない。

即ち、上記側面電極１４０の高さが４，３００／ｄ１μｍ以下では、上記アレイ型チップ抵抗器１００に衝撃が印加されたり、上記アレイ型チップ抵抗器１００が付着された基板の調節中に上記アレイ型チップ抵抗器１００に触れると、上記アレイ型チップ抵抗器１００が離脱して不良が発生する恐れがある。

表１を参照すると、半田短絡（ｓｏｌｄｅｒ ｓｈｏｒｔ）または短絡（ｓｈｏｒｔ）テストでは、上記側面電極１４０間の距離ｄ２が遠くなるほど、短絡が発生する可能性が減少することが分かる。

抵抗体１２０が衝撃により割れる現象を防止するために、チップ本体１１０の下面に抵抗体１２０を形成させることができる。

従来の場合、側面電極１４０が延長されて上面まで繋がるか、チップ本体１１０の側面の最上部まで形成された。

ＰＣＢに、このような抵抗体１２０が下面に形成されたアレイ型チップ抵抗器１００を実装する場合、一般的に上部に衝撃が加えられる可能性が非常に高い。従って、上部に形成されている電極がずれて短絡が発生したり、上部角に形成された電極がずれて短絡が発生する場合が非常に多かった。

特に、ＰＣＢにアレイ型チップ抵抗器１００を実装するため、側面電極に半田付けをするが、半田により上部または上部角において衝撃による短絡が発生する可能性が非常に大きかった。

これを防止するために、側面電極１４０の高さｈは隣接する側面電極１４０間の距離ｄ２に応じて変わらなければならない。

即ち、隣接する側面電極１４０間の距離ｄ２が増加する場合には上記側面電極１４０の高さｈは短くなり、隣接する側面電極１４０間の距離ｄ２が減少する場合には上記側面電極１４０の高さｈは長くならなければならない。

上記表１を参照すると、ｄ１／ｄ２が０．５〜１．５の場合、上記側面電極１４０の高さｈが０．２４ｄ２＋８７．２６μｍ以下では、半田短絡及び短絡テストで短絡による不良が発生しなかった。

即ち、上記側面電極１４０の高さｈが０．２４ｄ２＋８７．２６μｍを超えると、上記隣接する側面電極１４０間の距離ｄ２に比べて上記側面電極１４０の高さｈが高すぎるため、アレイ型チップ抵抗器１００に若干の衝撃が印加されても上記側面電極１４０の上部または半田Ｓがずれて短絡が発生し、信頼性が減少する。

従って、固着強度を確保して、外部衝撃によりアレイ型チップ抵抗器１００が離脱することを防止するとともに、側面電極または半田による短絡を防止するために、ｄ１／ｄ２が０．５〜１．５の場合、ｈの値は４，３００／ｄ１μｍ以上で、０．２４ｄ２＋８７．２６μｍ以下であることができる。

１０００個のアレイ型チップ抵抗器１００を検査し、めっき不良の発生有無を測定した。

側面電極の高さが小さい場合にはめっきがうまく形成されず、めっき不良が発生することがある。

ｈの値が４，３００／ｄ１μｍ以上の本発明の他の実施形態によるアレイ型チップ抵抗器１００では、１０００個のアレイ型チップ抵抗器１００のうちめっき不良が発生したチップ抵抗器はなかった。

ｈの値が４，３００／ｄ１μｍ未満のアレイ型チップ抵抗器１００の場合、側面電極１４０の高さｈが小さくなるほど、めっき不良が発生するアレイ型チップ抵抗器１００が徐々に増加することが分かった。

電極強度はアレイ型チップ抵抗器１００を１２５℃と−４５℃で１５分間加熱冷却し、最高温度と最低温度で３分ずつ保持するサイクルを１０００回行い、１０個のうち１個以上不良が発生した場合をＸ、不良がない場合をＯと表示した。

半田付け後の電極分離は、上記アレイ型チップ抵抗器１００を１２５℃と−４５℃で１５分間加熱冷却し、最高温度と最低温度で３分ずつ保持するサイクルを１０００回、１０個のアレイ型チップ抵抗器１００に対して行った。

半田付け後の電極分離は、上記側面電極１４０が細長い場合、電極上部における半田Ｓの収縮による応力によってチップ本体１１０と電極が分離して発生する。

従って、上記側面電極１４０の幅ｄ１に対し、上記側面電極１４０の高さｈが長い場合、半田付け後の電極分離が発生することがある。

具体的には、ｈが１７０μｍ以下の場合、１０個のアレイ型チップ抵抗器１００に対して電極分離テストを行ったとき、電極分離が発生しなかった。

しかし、ｈが１７０μｍを超えると、１０個のうち１個以上のアレイ型チップ抵抗器１００で電極分離が発生した。

ｄ１及びｄ２の値は、本発明のチップ本体１１０の長さｌが１４００μｍであるため、ｄ１／ｄ２の比により決まる。

具体的には、上記側面電極の幅ｄ１は１４０〜２３３μｍであってもよく、上記隣接する上記側面電極間の距離ｄ２は２００〜４００μｍであってもよい。

図５は本発明の他の実施形態によるアレイ型チップ抵抗器２００の概略的な斜視図を示したものであり、図６は図５のアレイ型チップ抵抗器２００のＡ−Ａ’による概略的な断面図を示したものである。

図５及び図６を参照して、本発明の他の実施形態によるアレイ型チップ抵抗器２００について説明する。

図５及び図６を参照すると、本発明の他の実施形態によるアレイ型チップ抵抗器２００は、チップ本体２１０と、上記チップ本体２１０の下面両側部に配置され、上記チップ本体の両端部側に配置された電極が上記チップ本体２１０の角まで延長形成された２対の下部電極２３０と、上記下部電極２３０が上記チップ本体２１０の側面に延長されて形成された側面電極２４０と、上記チップ本体２１０の下面の上記下部電極２３０との間に介在され、上記下部電極２３０と接触部Ｃを通じて電気的に連結される抵抗体２２０と、を含んでもよい。

図示されたように、本実施形態によるチップ本体２１０は、直方体の薄い板型であってもよく、表面が陽極処理され絶縁されたアルミナ材質で形成されてもよい。

また、チップ本体２１０は、熱伝導度に優れた材質で形成されることにより、チップ本体２１０の表面実装時に抵抗体２２０で生成した熱を外部に発散する熱拡散通路の役割をする。

上記チップ本体２１０の長さｌは８００μｍであってもよい。

上記チップ本体２１０の厚さｔは１８０μｍであってもよい。

上記チップ本体２１０の下面の両側部には、所定の間隔に配置される複数の下部電極２３０が形成される。

そして、下部電極２３０内側のチップ本体２１０の中央部には、主に酸化ルテニウム（ＲｕＯ）を主成分とする抵抗体２２０が印刷される。

このとき、抵抗体２２０とその外側に配置される複数の下部電極２３０は接合部Ｃを通じて電気的に連結される。

上記抵抗体２２０は、上記チップ本体２１０の下面の両側部に形成された下部電極１３０の内側に印刷されるが、上記抵抗体２２０と上記下部電極２３０の安定した電気的連結のために上記下部電極２３０の一部を覆うように印刷されてもよい。

また、アレイ型チップ抵抗器２００をＰＣＢに実装するとき、下部電極２３０がＰＣＢに形成されたパッドと対面して半田付けにより電気的に接合される。

一方、下部電極２３０の間に所定の厚さで印刷された抵抗体２２０上には、抵抗体２２０を外部衝撃から保護するための保護層２６０が覆われるように形成されてもよい。

このとき、保護層２６０はシリコン（ＳｉＯ２）やガラス質（ｇｌａｓｓ）材質で構成されることが好ましく、オーバーコートにより抵抗体２２０上に形成されてもよい。

上記保護層２６０は、抵抗体２２０を保護する目的で抵抗体２２０が露出した全面に形成されるが、抵抗体２２０の完全な密封のために抵抗体２２０の外側に備えられた下部電極２３０の内側の一部分も同時に覆うようにすることが好ましい。

上記保護層２６０が形成された抵抗体２２０は、表面実装時にアレイ型チップ抵抗器２００を通じた電流の流れを妨害して抵抗特性を具現させるもので、適正な容量値が具現されなければならず、保護層２６０の形成後、適正な容量値が具現できるようにレーザーを通じてトリミング工程を行うことによって適正容量の抵抗値を有するようにすることができる。

即ち、アレイ型チップ抵抗器２００で具現可能な抵抗値が１００Ωであれば、抵抗体２２０の印刷時に、正確に１００Ωを有する抵抗体２２０を形成することが困難であるため、およそ８０〜９０Ωの抵抗値が具現できるように抵抗体２２０を形成し、抵抗体２２０をレーザーでトリミングして削られた形状の溝部を形成することにより抵抗値を上昇させて設計値の１００Ωを具現可能にすることができる。

このとき、抵抗体２２０上に保護層２６０を形成し、抵抗体２２０に溝部を形成する理由は、レーザーを通じたトリミング工程の際に保護層２６０により抵抗体２２０のクラックを防止するためである。

抵抗体２２０を覆う保護層２６０が形成された後に、上記下部電極２３０と電気的に接触するレベリング電極２７０が備えられる。

レベリング電極２７０は、下部電極２３０と下部電極２３０の一部分を覆っている保護層２６０の縁部上に形成されてもよく、下部電極２３０の小さくなった有効面積を拡張させて安定的な電極接触を可能にする役割を担う。

また、下部電極２３０上に所定の高さで形成されるレベリング電極２７０は、チップ本体２１０の下面に印刷された抵抗体２２０と保護層２６０を含む絶縁層（以下で説明する）の高さより最終的な電極の高さを高めるために形成されるものである。

即ち、上記レベリング電極２７０は、チップ本体２１０の下面中央部に形成された抵抗体２２０及び保護層２６０の高さと電極の高さを略同じ高さに合わせ、また、抵抗体２２０と保護層２６０を形成することによって小さくなった下部電極２３０の有効面積に接触し電極の面積を拡張させて電極の安全性を確保し、その後のめっき層の形成を容易にするためのものである。

一方、上記レベリング電極２７０上には、最終的な外部電極の形成のためのめっき層２８０が形成される。

上記めっき層２８０は、ニッケル（Ｎｉ）めっきとすず（Ｓｎ）めっきが順に施されても形成されてもよく、電解めっきや無電解めっきにより形成されてもよい。

このとき、ニッケルめっき層は半田付け時にレベリング電極２７０を保護するためのめっき層であり、すずめっき層は容易な半田付けのために形成される。

本実施形態のアレイ型チップ抵抗器２００は、外部電極の形成時、保護層２６０の全体を覆う絶縁層２９０をさらに備えてもよい。上記絶縁層２９０は、保護層２６０と同様にガラス質またはポリマー材質からなることが好ましく、最終的に抵抗体２２０を保護する役割をする。

また、上記絶縁層２９０は、抵抗体２２０の外部露出を完全に遮断して外部衝撃から抵抗体２２０を保護するとともに、保護層２６０の全面と追加電極であるレベリング電極２７０の一部を覆うように形成されることで、外部電極の形成の形成時、めっき液が抵抗体２２０に浸透することを防止する。

このとき、上記絶縁層２９０の両側部に形成されるめっき層２８０は、絶縁層２９０の中央部より高く形成されることが好ましい。

絶縁層２９０の両側部のめっき層２８０を高く形成する理由は、一実施形態によるアレイ型チップ抵抗器２００のメイン基板（ＰＣＢ）への実装時に安定的な実装を可能にするためである。より詳しくは、絶縁層２９０の凸状の中央部がめっき層２８０より高く形成される場合にはアレイ型チップ抵抗器２１０の半田付け時に中央の凸状部分によりＰＣＢ上でアレイ型チップ抵抗器２１０が一側に傾いて実装されるツームストーン（Ｔｏｍｂｓｔｏｎｅ）不良が発生することがあり、これを防止するためにめっき層を高く形成する。

図７は図５のアレイ型チップ抵抗器の長さ方向ｌの概略的な側面図を示したものである。

上記側面電極２４０の幅をｄ１、隣接する上記側面電極２４０間の距離をｄ２、上記側面電極２４０の高さをｈと定義することができる。

このとき、本発明の一実施形態によるアレイ型チップ抵抗器２００において、上記側面電極２４０の幅ｄ１と隣接する側面電極２４０間の距離ｄ２による上記側面電極２４０の高さの関係を下記表１に示した。

短絡テスト及び電極間の半田による短絡テストは、外部の強制衝撃による短絡実験時に短絡が発生した場合をＸ、短絡が発生しない場合をＯと表示した。

固着強度は、８００ｇｆの力をＰＣＢに付着されたアレイ型チップ抵抗器２００に印加したとき、１０個の試料のうち１個以上が離脱した場合をＸ、離脱ない場合をＯと表示した。

表２を参照すると、８００ｇｆの力が印加された場合、側面電極２４０が高くなるほど、固着強度が増加することが分かる。

特に、１個の側面電極２４０の広さが７，０００μｍ^２以上の場合、８００ｇｆの力を印加してもＰＣＢに付着されたアレイ型チップ抵抗器２００が離脱しなかった。

従って、アレイ型チップ抵抗器２００に外部衝撃が印加される場合や使用者のハンドリング中にアレイ型チップ抵抗器２００が離脱する現象を防止することができる固着強度を確保するためには、ｄ１／ｄ２が０．５〜１．５のとき、上記側面電極２４０の高さが７，０００／ｄ１μｍ以上でなければならない。

即ち、上記側面電極２４０の高さが７，０００／ｄ１μｍ以下では、上記アレイ型チップ抵抗器２００に衝撃が印加されたり、上記アレイ型チップ抵抗器２００が付着された基板の調節中に上記アレイ型チップ抵抗器２００に触れると、上記アレイ型チップ抵抗器２００が離脱して不良が発生する恐れがある。

表２を参照すると、半田短絡（ｓｏｌｄｅｒ ｓｈｏｒｔ）または短絡（ｓｈｏｒｔ）テストの場合には、上記側面電極２４０間の距離ｄ２が遠くなるほど、短絡が発生する可能性が減少することが分かる。

抵抗体２２０が衝撃により割れる現象を防止するために、チップ本体２１０の下面に抵抗体２２０を形成させることができる。

従来の場合、側面電極２４０が延長されて上面まで繋がるか、チップ本体２１０の側面の最上部まで形成された。

ＰＣＢに、このような抵抗体２２０が下面に形成されたアレイ型チップ抵抗器２００を実装する場合、一般的に上部に衝撃が加えられる可能性が非常に高い。従って、上部に形成されている電極がずれて短絡が発生したり、上部角に形成された電極がずれて短絡が発生する場合が非常に多かった。

特に、ＰＣＢにアレイ型チップ抵抗器２００を実装するため、側面電極に半田付けをするが、半田により上部または上部角において衝撃による短絡が発生する可能性が非常に大きかった。

これを防止するために、側面電極２４０の高さｈは隣接する側面電極２４０間の距離ｄ２に応じて変わらなければならない。

即ち、隣接する側面電極２４０間の距離ｄ２が増加する場合には上記側面電極２４０の高さｈは短くなり、隣接する側面電極２４０間の距離ｄ２が減少する場合には上記側面電極２４０の高さｈは長くならなければならない。

上記表２を参照すると、ｄ１／ｄ２が０．５〜１．５の場合、上記側面電極２４０の高さｈが０．１５ｄ２＋１０５μｍ以下では、半田短絡及び短絡テストで短絡による不良が発生しなかった。

即ち、上記側面電極２４０の高さｈが０．１５ｄ２＋１０５μｍを超えると、上記隣接する側面電極２４０間の距離ｄ２に比べて上記側面電極２４０の高さｈが高すぎるため、アレイ型チップ抵抗器２００に若干の衝撃が印加されても上記側面電極２４０の上部または半田Ｓがずれて短絡が発生し、信頼性が減少する。

従って、固着強度を確保して、外部衝撃によってアレイ型チップ抵抗器２００が離脱することを防止するとともに、側面電極または半田による短絡を防止するため、ｄ１／ｄ２が０．５〜１．５の場合、ｈの値は７，０００／ｄ１μｍ以上で、０．１５ｄ２＋１０５μｍ以下であることができる。

１０００個のアレイ型チップ抵抗器２００を検査し、めっき不良の発生有無を測定した。

側面電極の高さが小さい場合にはめっきがうまく形成されず、めっき不良が発生することがある。

ｈの値が７，０００／ｄ１μｍ以上の本発明の他の実施形態によるアレイ型チップ抵抗器２００では、１０００個のアレイ型チップ抵抗器２００のうちめっき不良が発生したチップ抵抗器はなかった。

ｈの値が７，０００／ｄ１μｍ未満のアレイ型チップ抵抗器２００の場合、側面電極２４０の高さｈが小さくなるほど、めっき不良が発生するアレイ型チップ抵抗器２００が徐々に増加することが分かった。

電極強度はアレイ型チップ抵抗器２００を１２５℃と−４５℃で１５分間加熱冷却して、最高温度と最低温度で３分ずつ保持するサイクルを１０００回行い、１０個のうち１個以上不良が発生した場合をＸ、不良がない場合をＯと表示した。

半田付け後の電極分離テストは、上記アレイ型チップ抵抗器２００を１２５℃と−４５℃で１５分間加熱冷却して、最高温度と最低温度で３分ずつ保持するサイクルを１０００回、１０個のアレイ型チップ抵抗器２００に対して行った。

半田付け後の電極分離は、上記側面電極２４０が細長い場合、電極上部における半田Ｓの収縮による応力によってチップ本体２１０と電極が分離して発生する。

従って、上記側面電極２４０の幅ｄ１に対し、上記側面電極２４０の高さｈが長い場合、半田付け後に電極分離が発生することがある。

具体的には、ｈが１７０μｍ以下の場合、１０個のアレイ型チップ抵抗器２００に対して電極分離テストを行ったとき、電極分離が発生しなかった。

しかし、ｈが１７０μｍを超えると、１０個のうち１個以上のアレイ型チップ抵抗器２００で電極分離が発生した。

ｄ１及びｄ２の値は、本発明のチップ本体２１０の長さｌが８００μｍであるため、ｄ１／ｄ２の比により決まる。

具体的には、上記側面電極の幅ｄ１は２００〜３００μｍであってもよく、上記隣接する上記側面電極間の距離ｄ２は２００〜４００μｍであってもよい。

図８は本発明の一実施形態によるアレイ型チップ抵抗器１００、２００の製造方法に対する概略的なフローチャートを示したものである。

図８を参照すると、本発明の一実施形態によるアレイ型チップ抵抗器の製造方法は、基板を設ける段階（Ｓ１１０）と、上記基板の下面に下面電極及び抵抗体を印刷する段階（Ｓ１２０）と、上記基板の上面を２対または４対の下面電極が含まれる形状を有するように一定高さでエッチングする段階（Ｓ１３０）と、上記エッチングした基板の上面に上部マスク層を形成する段階（Ｓ１４０）と、上記上部マスク層が形成された基板を上記エッチングした形状に応じてそれぞれ分割しチップ本体を設ける段階（Ｓ１５０）と、上記チップ本体を積層する段階（Ｓ１６０）と、上記積層されたチップ本体の両側面に、上記下面電極を延長して側面電極を形成する段階（Ｓ１７０）と、を含んでもよい。

上記上部マスク層は、付着及び洗浄が容易な化学的マスキング材料または物理的マスキング材料で形成してもよい。

上記上部マスク層は、光硬化剤またはマスキング用ペーストからなる群より選択された少なくとも一つであってもよいが、これに制限されない。

上記マスキング用ペーストは、エチルセルロース（Ｅｔｈｙｌ Ｃｅｌｌｕｌｏｓｅ）と添加物（ガラスフリット、セラミック粉末）を含んでもよい。

特に、マスキング用ペーストを利用する場合には水（Ｈ_２Ｏ）、ＮａＯＨ、Ｃ_２Ｈ_５ＯＨなどで容易に洗浄され容易に除去できるという長所がある。

上記マスキング用ペーストの場合、スプレー、プリンティング、スピンコート方式で容易に塗布できるが、これに制限されない。

側面電極を形成する方法について具体的に説明すると、上記エッチングする段階（Ｓ１３０）と上記上部マスク層を形成する段階（Ｓ１４０）を通じて上記側面電極が適切な高さを有するようにすることができる。

即ち、上記エッチングする段階（Ｓ１３０）でエッチングする深さは、チップ本体の厚さｔから形成する側面電極の高さｈを引いた分だけである。

その後、上記基板の上部の全面またはエッチングされた部分に上部マスク層を形成（Ｓ１４０）した後、上記基板を分割してチップ本体を用意し、これを積層（Ｓ１４０）する。

この場合、積層されたチップ本体の断面から、チップ本体の厚さｔから形成する側面電極の高さｈを引いた分だけ上記基板をエッチングした後、上部マスクング層を形成したため、チップ本体の上面及びエッチングされた部分またはエッチングされた部分のみに上部マスク層が形成されていることが分かる。

従って、上記積層されたチップ本体の側面に側面電極を形成する段階（Ｓ１７０）を行う場合、上記エッチングされた部分に形成された上部マスク層によりエッチングされた部分には側面電極が形成されないため、所望する高さの側面電極を容易に形成することができる。

上記側面電極の高さは、完成したアレイ型チップ抵抗器の固着強度を確保して外部衝撃によりアレイ型チップ抵抗器が離脱することを防止するとともに、側面電極または半田による短絡を防止するために、下記のように形成されることができる。

第一に、４対の下部電極が含まれる形状を有するように一定高さにエッチングする場合、上記側面電極の幅をｄ１、隣接する上記側面電極間の距離をｄ２、上記側面電極の高さをｈ、上記基板の厚さをｔとするとき、上記基板のエッチングされた高さはｔ−（０．２４ｄ２＋８７．２６）μｍ以上で、ｔ−（４，３００／ｄ１）μｍ以下であってもよい。

第二に、２対の下面電極が含まれる形状を有するように一定高さにエッチングする場合、上記側面電極の幅をｄ１、隣接する上記側面電極間の距離をｄ２、上記側面電極の高さをｈ、上記基板の厚さをｔとするとき、上記基板のエッチングされた高さはｔ−（０．１５ｄ２＋１０５）μｍ以上で、ｔ−（７，０００／ｄ１）μｍ以下であってもよい。

本発明の一実施形態において、上記側面電極を形成する段階（Ｓ１７０）は、上記隣接する側面電極の間に側面マスク層を形成する段階と、上記側面マスク層の形成された上記積層されたチップ本体の側面に側面電極を形成する段階と、を含んで行われてもよい。

上記側面マスク層は、付着及び洗浄が容易な化学的マスキング材料または物理的マスキング材料で形成してもよい。

上記側面マスク層は、光硬化剤またはマスキング用ペーストからなる群より選択された少なくとも一つであってもよいが、これに制限されない。

上記マスキング用ペーストは、エチルセルロース（Ｅｔｈｙｌ Ｃｅｌｌｕｌｏｓｅ）と添加物（ガラスフリット、セラミック粉末）を含んでもよい。

特にマスキング用ペーストを利用する場合には、水（Ｈ_２Ｏ）、ＮａＯＨ、Ｃ_２Ｈ_５ＯＨなどに容易に洗浄され除去が容易であるという長所がある。

上記マスキング用ペーストは、スプレー、プリント、スピンコート方式で容易に塗布できるが、これに制限されない。

側面電極１４０の形成を望まない部分に適切な方法と条件で、上記マスキング用ペーストにより上記側面マスク層を形成させてもよい。

また、光硬化剤を利用する場合、ポジティブ（ｐｏｓｉｔｉｖｅ）光硬化剤であるか、ネガティブ（ｎｅｇａｔｉｖｅ）光硬化剤であるかによって、電極の形成を望まない部分または電極の形成を望む部分に適切に側面マスク層を形成してもよい。

即ち、ポジティブ光硬化剤の場合には、側面マスク層をチップ本体１１０の側面に形成させた後、側面電極１４０が形成される部分に光硬化剤が反応するソースを照射または適用してから、これを物理的または化学的方法で除去することができる。

ネガティブ光硬化剤の場合はポジティブ光硬化剤と異なって、側面電極１４０が形成されない部分に光硬化剤が反応するソースを照射または適用してから、これを物理的または化学的方法で除去することができる。

側面マスク層を適切に形成した後、スパッタリング、ディッピング（ｄｉｐｐｉｎｇ）、プリンティング（ｐｒｉｎｔｉｎｇ）などの方法を利用して簡単に上記側面電極を形成してもよい。

従来の場合、側面電極を形成するためにマスク層を形成するのではない、マスクを置いてスパッタリングする方式で側面電極を形成した。

この場合には、マスクにもスパッタリングする物質が蒸着され、徐々にマスクの間隔が減少するという問題があった。

さらに、従来の方法で側面電極を形成する場合には、側面電極が所望する形状に形成されないと、積層されたチップ本体の全てを廃棄しなければならないという問題があり、収得率が減少するという問題があった。

しかし、本発明の一実施形態によるアレイ型チップ抵抗器の製造方法は、除去が容易な物質を使用するため、所望する側面電極の形状にマスクが形成されない場合、洗浄後に再び工程を進行させることができるため、収得率が増加することができる。

また、従来のように、マスクにスパッタリングする物質が蒸着されてマスクの形状が変化するという問題がないため、側面電極の形状の均一性が得られるという優れた効果がある。

本発明の一実施形態では、上記上部マスク層及び上記側面マスク層を除去する段階をさらに含んでもよい。

マスク層を除去する段階は、用いられる材料に応じて化学的または物理的方法を利用して行われてもよい。

本発明は以上の説明に限定されず、具体的に、アレイ型チップ抵抗器に形成されている側面電極の幅、側面電極間の間隔、側面電極間の高さなどは本発明の数値範囲を満たす限度内でそれぞれ異なるように形成されてもよい。

例えば、４対の側面電極が形成されたアレイ型チップ抵抗器において、外郭に位置する側面電極の幅は広くし、中心部に位置する側面電極の幅は狭く形成することで、固着強度を確保し、且つさらに広い電極間隔を確保することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００、２００ アレイ型チップ抵抗器
１１０、２１０ チップ本体
１２０、２２０ 抵抗体
１３０、２３０ 下面電極
１４０、２４０ 側面電極
１６０、２６０ 保護層
１７０、２７０ レベリング電極
１８０、２８０ めっき層
１８９、２９０ 絶縁層
Ｃ 接触部
Ｓ 半田

Claims (20)

1. チップ本体と、
   前記チップ本体の下面両側部に配置され、前記チップ本体の角まで延長形成された４対の下部電極と、
   前記下部電極が前記チップ本体の側面に延長されて形成された側面電極と、
   前記チップ本体の下面の前記下部電極の間に介在され、前記下部電極と接触部を通じて電気的に連結される抵抗体と、を含み、
   前記側面電極の幅をｄ１、隣接する前記側面電極間の距離をｄ２、前記側面電極の高さをｈとするとき、
   ｄ１／ｄ２が０．５〜１．５の場合、
   ｈの値は４，３００／ｄ１μｍ以上で、０．２４ｄ２＋８７．２６μｍ以下である、アレイ型チップ抵抗器。
2. 前記チップ本体の長さｌは１４００μｍである、請求項１に記載のアレイ型チップ抵抗器。
3. 前記側面電極の幅ｄ１は１４０〜２３３μｍである、請求項１に記載のアレイ型チップ抵抗器。
4. 前記隣接する前記側面電極間の距離ｄ２は２００〜４００μｍである、請求項１に記載のアレイ型チップ抵抗器。
5. 前記接触部は前記下部電極の下部に前記抵抗体が形成される部分である、請求項１に記載のアレイ型チップ抵抗器。
6. 前記接触部は前記抵抗体の下部に前記下部電極が形成される部分である、請求項１に記載のアレイ型チップ抵抗器。
7. 前記抵抗体を覆うように形成され、両側部が前記下部電極の一部を同時に覆う保護層と、
   前記保護層の外側に露出した前記下部電極と接触するレベリング電極と、
   前記レベリング電極上に形成されためっき層と、
   前記保護層の外部を覆う絶縁層をさらに備える、請求項１に記載のアレイ型チップ抵抗器。
8. 前記４対の側面電極のうち前記チップ本体の外郭に位置する前記側面電極の幅と中心部に位置する前記側面電極の幅は互いに異なる、請求項１に記載のアレイ型チップ抵抗器。
9. チップ本体と、
   前記チップ本体の下面両側部に配置され、前記チップ本体の角まで延長形成された２対の下部電極と、
   前記下部電極が前記チップ本体の側面に延長されて形成された側面電極と、
   前記チップ本体の下面の前記下部電極の間に介在され、前記下部電極と接触部を通じて電気的に連結される抵抗体と、を含み、
   前記側面電極の幅をｄ１、隣接する前記側面電極間の距離をｄ２、前記側面電極の高さをｈとするとき、
   ｄ１／ｄ２が０．５〜１．５の場合、
   ｈの値は７，０００／ｄ１μｍ以上で、０．１５ｄ２＋１０５μｍ以下である、アレイ型チップ抵抗器。
10. 前記チップ本体の長さｌは８００μｍである、請求項９に記載のアレイ型チップ抵抗器。
11. 前記側面電極の幅ｄ１は２００〜３００μｍである、請求項９に記載のアレイ型チップ抵抗器
12. 前記隣接する前記側面電極間の距離ｄ２は２００〜４００μｍである、請求項９に記載のアレイ型チップ抵抗器。
13. 前記接触部は前記下部電極の下部に前記抵抗体が形成される部分である、請求項９に記載のアレイ型チップ抵抗器。
14. 前記接触部は前記抵抗体の下部に前記下部電極が形成される部分である、請求項９に記載のアレイ型チップ抵抗器。
15. 前記抵抗体を覆うように形成され、両側部が前記下部電極の一部を同時に覆う保護層と、
    前記保護層の外側に露出した前記下部電極と接触するレベリング電極と、
    前記レベリング電極上に形成されためっき層と、
    前記保護層の外部を覆う絶縁層をさらに備える、請求項９に記載のアレイ型チップ抵抗器。
16. 基板を設ける段階と、
    前記基板の下面に下面電極及び抵抗体を印刷する段階と、
    前記基板の上面を４対の下面電極が含まれる形状を有するように一定高さにエッチングする段階と、
    前記エッチングした基板の上面に上部マスク層を形成する段階と、
    前記上部マスク層が形成された基板を前記エッチングした形状に応じてそれぞれ分割しチップ本体を設ける段階と、
    前記チップ本体を積層する段階と、
    前記積層されたチップ本体の両側面に、前記下面電極を延長して側面電極を形成する段階と、
    を含む、アレイ型チップ抵抗器の製造方法であって、
    前記４対の下面電極が含まれる形状を有するように一定高さにエッチングする際に、前記側面電極の幅をｄ１、隣接する前記側面電極間の距離をｄ２、前記側面電極の高さをｈ、前記基板の厚さをｔとするとき、前記基板のエッチングされた高さはｔ−（０．２４ｄ２＋８７．２６）μｍ以上で、ｔ−（４，３００／ｄ１）μｍ以下である、アレイ型チップ抵抗器の製造方法。
17. 基板を設ける段階と、
    前記基板の下面に下面電極及び抵抗体を印刷する段階と、
    前記基板の上面を２対の下面電極が含まれる形状を有するように一定高さにエッチングする段階と、
    前記エッチングした基板の上面に上部マスク層を形成する段階と、
    前記上部マスク層が形成された基板を前記エッチングした形状に応じてそれぞれ分割しチップ本体を設ける段階と、
    前記チップ本体を積層する段階と、
    前記積層されたチップ本体の両側面に、前記下面電極を延長して側面電極を形成する段階と、
    を含む、アレイ型チップ抵抗器の製造方法であって、
    前記２対の下面電極が含まれる形状を有するように一定高さにエッチングする際に、前記側面電極の幅をｄ１、隣接する前記側面電極間の距離をｄ２、前記側面電極の高さをｈ、前記基板の厚さをｔとするとき、前記基板のエッチングされた高さはｔ−（０．１５ｄ２＋１０５）μｍ以上で、ｔ−（７，０００／ｄ１）μｍ以下である、アレイ型チップ抵抗器の製造方法。
18. 前記側面電極を形成する段階は、
    前記隣接する側面電極の間に側面マスク層を形成する段階と、
    前記側面マスク層が形成された前記積層されたチップ本体の側面に側面電極を形成する段階と、を含んで行われる、請求項１６または１７に記載のアレイ型チップ抵抗器の製造方法。
19. 前記上部マスク層及び前記側面マスク層を除去する段階をさらに含む、請求項１８に記載のアレイ型チップ抵抗器の製造方法。
20. 前記上部マスク層及び前記側面マスク層は光硬化剤またはマスキング用ペーストから選択された少なくとも一つである、請求項１８に記載のアレイ型チップ抵抗器の製造方法。

Images