JPH09306709A - チップネットワーク電子部品 - Google Patents

チップネットワーク電子部品

Info

Publication number
JPH09306709A
JPH09306709A JP11743496A JP11743496A JPH09306709A JP H09306709 A JPH09306709 A JP H09306709A JP 11743496 A JP11743496 A JP 11743496A JP 11743496 A JP11743496 A JP 11743496A JP H09306709 A JPH09306709 A JP H09306709A
Authority
JP
Japan
Prior art keywords
portions
chip network
flat
electrode
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11743496A
Other languages
English (en)
Inventor
Masato Doi
眞人 土井
Yoshiji Matsumoto
美司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11743496A priority Critical patent/JPH09306709A/ja
Priority to US08/855,813 priority patent/US5844468A/en
Publication of JPH09306709A publication Critical patent/JPH09306709A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 本発明は、凸部電極を備えたチップネットワ
ーク電子部品の凸部電極間の半田等による短絡を防止す
るとともに、その防止をするために生じる凸部電極の割
れ等の問題を一挙に解決するチップネットワーク電子部
品を提供することを課題としている。 【解決手段】 基体の表面に複数の抵抗またはコンデン
サ等の素子を備えるとともに、その外周に一対の平面部
と両平面部につながる底面部とからなる凹状部を複数有
し、前記凹状部間の凸状部を電極としてなるチップネッ
トワーク電子部品であって、前記平面部と底面部とが交
わる部位を90度以上の多角形形状とすることによっ
て、凸状部にクラックが発生して不良品となり難いチッ
プネットワーク電子部品の構造を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば複数の抵抗
やコンデンサ、並びにコイル等を備えたチップネットワ
ーク電子部品、または前記抵抗、コンデンサ、コイル等
を組み合わせた複合チップネットワーク電子部品および
その製造方法に係わる。
【0002】
【従来の技術】従来、この種のチップネットワーク電子
部品としては、複数の抵抗器を備えたチップネットワー
ク抵抗器が知られている。このチップネットワーク抵抗
器を例にとって、図9乃至図13に基づき以下に従来の
技術を説明する。図9に示す符号20はネットワーク抵
抗器用のセラミック等の絶縁性を有する板厚を有する基
板で、該基板20はアルミ等の焼成用のいわゆるグリー
ンシート状基板20の上面及び下面に予め製品となる大
きさの略矩形状の基体21に分割(ブレーク)し、且つ
そのブレーク容易にするため、縦スリット線22と横ス
リット線23とを刻み設け、更に前記縦横スリット2
2、23との交点及び縦スリットの中途に、平面視長方
形状の孔28を基板20の板厚を貫通するように施した
後、摂氏700度程度の高温で焼成してなる。
【0003】このように形成した基板20の表面に、図
示しない例えば酸化ルテニュウムなどを主成分とした抵
抗体層と、その抵抗体層に通電する表面電極層29A、
前記抵抗体層と表面電極29の一部を覆う保護層30を
印刷や蒸着などにより設けた後、前記縦スリット22に
沿って基板20を割、短冊状の複数の基板に分離する。
このように分離された複数の基板の側面に印刷焼成によ
って、側面電極29Bを設け、更に前記横スリット23
で分離し、一つ一つのチップネットワーク抵抗器に分離
する。このように分離され外部に露出したチップネット
ワーク抵抗器の電極29表面部分をNiと半田でメッキ
して完成品とされる。この完成品のチップネットワ−ク
の外観平面図を図10に示すが、この図に示すように外
観は、基体21の外周から複数の電極29が突出し、結
果的に電極29、29間に凹状部を有し、凹状部の間に
凸状部21Aが形成される。この凹状部の形状について
は後で詳述する。
【0004】また、上述したようなネットワーク抵抗器
においては、同様に回路基板の配線パターン上に実装さ
れる他のICの電極ピッチと均一化を図るため、この電
極ピッチと電極29、29間の寸法を同一にする必要性
から、隣合う電極29、29の間隔P2を0.5mm以
下の寸法の極狭くに設定されている。また、基板20の
厚みも非常に薄く0.5、0.4、0.3mmのセラミ
ック基板が用いられる。
【0005】このように、電極29の間隔を0,5mm
以下にするとネットワーク抵抗をガラエポ等からなる回
路基板の配線パターンに半田付けする場合、その半田に
より隣合う電極同士が短絡されてしまうなどの恐れがあ
り、このような問題を改善するため、本願出願人は特公
平5−243020、米国特許第5、334、968号
に示すように、従来の丸孔や小判状孔から平面視長方形
状の孔28に変更することを提案している。
【0006】前述した孔の形状を平面視長方形状の孔2
8に変更することによって、図9に示すように、対向す
る一対の直線状の平面部28A、28Aと、この平面部
28A、28Aと直交する底部28Bとが形成される。
一つのチップネットワーク抵抗器になる段階では、平面
部28A、28Aがそれぞれその中央部で2つに分離さ
れ、図10に示すように前述した凹状部が形成される。
このように、凹状部が一つの直線状の底部28Bと、こ
れと直交する一対の平面部28Aとで構成することによ
り、前述した実装時の半田による短絡の問題が低減でき
る。このように低減できるのは実験的に判っているので
あるが、その技術的理由は様々考えられ、その一つを図
11に基づいて説明する。
【0007】電極29、29間の距離は、前述したよう
に他の配線パターン間隔と均一化を図る必要から0.5
mm以下に制限されるため、短絡を起こさないように大
きくとることはできない。しかし、電極29、29間を
上述したように一つの直線状の底部28Bと、これと直
交する一対の平面部28Aとで構成される凹状部で分離
することによって、基体21に沿った実質的な電極間距
離が長くすることができる。つまり、半田の伝搬は、図
11の矢印の方向に沿って、平面部28Aから底面部2
8B、そして平面部28Aへと伝搬するから、半田の伝
搬する実質的な電極29、29間距離を延長できるので
ある。例えば、前記凹状部を一点鎖線Kに示すような従
来(例えば、実開昭61−37994号参照)の半円状
の場合では、前述した平面部が平行していないことや底
面部が存在しないことから、実質的な電極間距離は前述
した凹状部の構成に比べ、電極29、29間の直線距離
(0.5mmのスケール)とその実質的半田の伝搬距離
が略同じであるため、短絡の恐れが高い。
【0008】
【発明が解決しようとする課題】しかしながら、前述し
たように一対の平面部28Aと底面部28Bとからなる
凹状部を形成した場合、その凹状部間に形成される凸状
部の強度は、前記実開昭61−37994号のように半
円状の凹状部間に形成した凸状部の強度に比べて、その
強度が小さくなる。これを解消するには、電極29の幅
P1を大きくすることが考えられるが、実装する配線パ
ターンピッチとの関係から1mm以下(通常0.5mm
程度)の幅しかとれず大きくできない問題がある。この
ように凸状部21Aの強度が低いと、製造工程中(例え
ば、バレル等のメッキ時、または図13に示す測定端子
31を上方から100g重程度の圧力によって押し当
て、抵抗値を測定する抵抗値測定時、並びに搬送時)に
凸状部21Aが割れて基体21から分離してしまい電極
29が一部なくなってしまったり、図12に示すように
平面部28Aと底面部28Bとの交点部分にマイクロク
ラックが発生し凸状部21Aの割れの原因になることが
ある。
【0009】
【課題を解決するための手段】前述の問題点を解決する
ために、本願の請求項1に記載した発明は、基体の表面
に複数の抵抗またはコンデンサ等の素子を備えるととも
に、その外周に一対の平面部と両平面部につながる底面
部とからなる凹状部を複数有し、前記凹状部間の凸状部
を電極としてなるチップネットワークであって、前記平
面部と底面部とが交わる部位を90度以上の多角形形状
としてなる。そして、請求項2では、請求項4のチップ
ネットワークにおいて、両平面部の距離P2が0.5m
m以下としたことを特徴としている。請求項3では、請
求項5のチップネットワーク電子部品において、前記凸
状部の電極の幅P1が前記平面部の距離P2より大きく
設定するようにしている。
【0010】
【発明の実施の形態】以下本発明のチップネットワーク
電子部品に抵抗素子を備えるに適用した場合の一つの実
施の形態を図1乃至図4に基づいて説明する。図1に示
すのがチップネットワーク抵抗器の平面図、図2に示す
のが図1のA−A断面図、図3に示すのがB−B断面図
である。
【0011】平面視矩形状の基体1の表面に複数の抵抗
素子2を備えるとともに、その外周Mの内の対向する2
つの辺M1、M1に、一対の平面部8A、8Aと両平面
部8A、8Aにつながる底面部8Bとからなる凹状部8
を複数有し、前記凹状部間の凸状部9を電極としてなる
チップネットワークであって、前記凹状部の向かい合う
一対の平面部8A、8Aは略平行に配置されている。前
記抵抗素子2は酸化ルテニュウム等の抵抗材料を印刷に
て形成し、レーザトリミング等によって抵抗値調整を行
うか、叉は蒸着によって抵抗材料を所定の抵抗値になる
ように設けるかされ、その上部には、抵抗素子2の保護
のために、ガラス叉は樹脂の被覆層3によって保護され
る。
【0012】前記両平面部8A、8Aの距離P2は、本
実施の態様で0.3mm、その平面部8Aと底面部8B
とが交わる部位を半径0.1mmより大きい面取り形状
としてなる。このように0.1mm以上の面取り形状と
すれば、前述した図12で説明した従来のように、前記
交わる部位にクラックが生じて凸状部9が割れ、基体1
から分離されるといった恐れを低減できる。実験によれ
ば、測定時や搬送時の割れがほとんどなくすことが可能
となる。
【0013】また、本実施の態様では、図1に示す凸状
部の電極9の幅P1は、前記P2より大きい0.5mm
としてあるが、このようにP1>P2として電極幅をで
きるだけ大きくすることによって、クラックによる割れ
の影響を少なくすることができる。さらに、凹状部8は
一対の平面部8A、8Aと両平面部8A、8Aにつなが
る底面部8Bとからなるように構成することによって、
このチップネットワーク抵抗器を実装する回路基板の配
線パターン間のピッチが0.5mm以下のファインピッ
チであっても、隣合う電極9、9間の実質的距離(図8
の矢印参照)を大きくすることができるので、半田リフ
ロー等の半田付けやメッキ時の短絡の問題を低減できる
メリットがある。図1および図2において、9Aは表面
電極、9Bは側面電極、9Cは裏面電極であり、側面電
極9Bは印刷にて形成される結果、前記平面部8Aの一
部に被るような構成Oとなる。
【0014】前記凹状部8の半径0.1mmより大きい
面取りをした平面部8Aと底面部8Bとの交わる部位は
次のようにして形成される。基体1の材料となるセラミ
ックは、アルミナ粉末をバインダ及び溶剤とを混合した
液状粘性物を、例えばスプレッダーのロール上にドクタ
ーブレード法等により厚みを調整して薄く伸ばし、乾燥
してシート状に成形して未焼成セラミックシート混ぜ合
わせた、いわゆるグリーンシートを焼成して形成される
が、前記凹状部は、図4に示す金型10で焼成前の状態
時に打ち抜きによって形成される。そして、前記平面部
8Aと底面部8Bとの交わる部位の形状(0.1mmよ
り大きい面取り形状)は金型10の角部分10Aが転写
して形成される。
【0015】前述したように、グリーンシートに矩形状
の穴をあける場合、焼成時に角部でクラックが生じない
ように半径0.08mm程度の面取りをすることが推奨
されるが、このような面取りでは製造過程でのバレルメ
ッキや測定時の負荷によってクラックが発生し、完成品
をテーピングに電極が分離した(不良)状態で収納され
てしまう問題に鑑み、試行錯誤の結果、半径0.1mm
より大きい面取りをした場合、前述したような不良の問
題がほとんどなくなることが判明した。
【0016】(他の形態1)次に前記平面部8Aと底面
部8Bとの交わる部位の形状を変えた、発明の他の形態
1について説明する。前述した形態では、前記交わる部
位を半径0.1mmより大きい面取り形状とするため、
金型10の角部分10Aも半径0.1mmより大きい面
取り形状としたが、この形態1の金型11では、その角
部分11Aに0.1mm以上のC面取りを施した(図5
参照)。このような金型11を利用して凹状部8を形成
したのが、図6に示す凹状部の部分拡大図である。
【0017】また、この形態1では、被覆層3を凹状部
を少し囲み、凸状部9の一部表面をも覆うように矢印方
向に入り込んで形成している。このように凸状部の根元
表面を被覆層3で覆うように構成することにより、覆わ
ないものより凸状部の根元の強度が大きくなって、凸状
部の割れによる電極9の基体1からの分離の問題が低減
できる効果がある。さらに、この形態1では被覆層3と
凹状部8との間には若干の隙間があるが、これを無く
し、底面部8Bや、平面部8Aの一部をも被覆層3によ
って覆うようにすると上述した効果は更に期待できるも
のとなる。
【0018】(他の形態2)図7に示すのが、形態2の
金型12の斜視図である。この金型12の角部分12A
は、3面でC面取りした形状としており、図8に示すよ
うに、外側の面取り部分Fと、もう一方外側の面取り部
分Gと、両面取り部分F、Gを直交した交点Qとの距離
が0.1mmより大きくなるように構成している。
【0019】前記形態1と形態2に示すように、平面部
8Aと底面部8Bとが交わる部位を90度以上の多角形
形状とすることによっても、マイクロクラックによる電
極9の割れなどの問題が低減することができる。90以
下の多角形状とした場合には、その角にマイクロクラッ
クが発生して従来同様またはそれ以上に割れの問題が生
じる可能性が増大する。
【0020】実施の形態1および2で示したように、金
型11、12の角部11A、12Aを多角形状とするこ
とにより、半径0.1mmより大きい面取り形状とする
と同様にマイクロクラックの発生を低減し前述した問題
を低減できることを発明者は見いだした。
【0021】
【発明の効果】本発明のような構成を採ることにより、
平面部と底面部とが交わる部位にマイクロクラックが発
生して、凸状部が割れてチップネットワーク電子部品が
ら電極が分離されるなどの恐れが低減できる効果を奏す
る。
【図面の簡単な説明】
【図1】本発明のチップネットワーク抵抗器の平面図で
ある。
【図2】図1のA−A断面図である。
【図3】図1のB−B断面図である。
【図4】グリーンシートを打ち抜く金型を示す斜視図で
ある。
【図5】図4の金型の変形例を示す斜視図である。
【図6】図5の金型で打ち抜いた凹状部を示す部分拡大
図である。
【図7】図4のもう一つの変形例を示す斜視図である。
【図8】図7の金型で打ち抜いた凹状部を示す部分拡大
図である。
【図9】個々のチップネットワーク抵抗器に分離する状
態を示す部分斜視図である。
【図10】従来のチップネットワーク抵抗器の平面図で
ある。
【図11】凹状部の拡大斜視図である。
【図12】従来の問題点を説明する説明図である。
【図13】従来の問題点を説明する説明図である。
【符号の説明】
28B・・・・底面部 28A・・・・平面部 10 ・・・・金型 10A・・・・角部分

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基体の表面に複数の抵抗またはコンデン
    サ等の素子を備えるとともに、その外周に一対の平面部
    と両平面部につながる底面部とからなる凹状部を複数有
    し、前記凹状部間の凸状部を電極としてなるチップネッ
    トワーク電子部品であって、前記平面部と底面部とが交
    わる部位を90度以上の多角形形状としてなることを特
    徴とする。
  2. 【請求項2】 基体の表面に複数の抵抗またはコンデン
    サ等の素子を備えるとともに、その外周に一対の平面部
    と両平面部につながる底面部とからなる凹状部を複数有
    し、前記凹状部間の凸状部を電極としてなるチップネッ
    トワーク電子部品であって、前記凹状部の向かい合う一
    対の平面部は略平行に配置され、両平面部の距離P2が
    0.5mmより小さく、その平面部と底面部とが交わる
    部位を90度以上の多角形形状としてなることを特徴と
    する。
  3. 【請求項3】 請求項2のチップネットワーク電子部品
    において、前記凸状部の電極の幅P1が前記平面部の距
    離P2より大きく設定されていることを特徴とするチッ
    プネットワーク電子部品。
JP11743496A 1996-05-13 1996-05-13 チップネットワーク電子部品 Pending JPH09306709A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11743496A JPH09306709A (ja) 1996-05-13 1996-05-13 チップネットワーク電子部品
US08/855,813 US5844468A (en) 1996-05-13 1997-05-12 Chip network electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11743496A JPH09306709A (ja) 1996-05-13 1996-05-13 チップネットワーク電子部品

Publications (1)

Publication Number Publication Date
JPH09306709A true JPH09306709A (ja) 1997-11-28

Family

ID=14711558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11743496A Pending JPH09306709A (ja) 1996-05-13 1996-05-13 チップネットワーク電子部品

Country Status (1)

Country Link
JP (1) JPH09306709A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239198A (ja) * 2013-06-05 2014-12-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. アレイ型チップ抵抗器及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239198A (ja) * 2013-06-05 2014-12-18 サムソン エレクトロ−メカニックス カンパニーリミテッド. アレイ型チップ抵抗器及びその製造方法
US8987864B2 (en) 2013-06-05 2015-03-24 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor and method of manufacturing thereof

Similar Documents

Publication Publication Date Title
JP3967553B2 (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
US5844468A (en) Chip network electronic component
JPH09306710A (ja) チップネットワーク電子部品
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JPH09306709A (ja) チップネットワーク電子部品
JPH09260187A (ja) セラミック電子部品の製造方法
JPH10189305A (ja) 角板型チップ抵抗器及びその製造方法
JP4295145B2 (ja) チップ抵抗器の製造方法
JPH0521204A (ja) 角形チツプ抵抗器およびその製造方法
JP2001345661A (ja) 高周波回路基板
JP2001118705A (ja) チップ型抵抗器
JP2001167914A (ja) 絶縁基板の分割溝形状
JPH02303005A (ja) 厚膜抵抗素子の製造方法
JPH04241401A (ja) セラミック製絶縁基板を備えた電子部品の製造方法
JP2023151388A (ja) 多数個取りセラミック基板、及びその製造方法
JP3712520B2 (ja) 多層セラミック基板の製造方法
WO2008023506A1 (en) Chip device
JPH0653004A (ja) 角形チップ抵抗器およびその製造方法
JPH10321421A (ja) チップ型抵抗器の製造方法
JPH0778701A (ja) ネットワーク抵抗器とその製造方法
JP2000357604A (ja) 集合基板
JP2022149755A (ja) 多数個取り基板及び配線基板並びに電子部品
TW202249039A (zh) 晶片電阻器及晶片電阻器之製造方法
JPH0648905Y2 (ja) 回路基板
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050719